JPS61114514A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS61114514A
JPS61114514A JP59236485A JP23648584A JPS61114514A JP S61114514 A JPS61114514 A JP S61114514A JP 59236485 A JP59236485 A JP 59236485A JP 23648584 A JP23648584 A JP 23648584A JP S61114514 A JPS61114514 A JP S61114514A
Authority
JP
Japan
Prior art keywords
film
single crystal
semiconductor layer
crystal semiconductor
silicon film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59236485A
Other languages
English (en)
Inventor
Ryoichi Mukai
良一 向井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59236485A priority Critical patent/JPS61114514A/ja
Publication of JPS61114514A publication Critical patent/JPS61114514A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体装置の製造方法のうち、特にＳＯ■構造
半導体装置における単結晶半導体層の形成方法に関する
。
半導体集積回路（ＩＣ）は需要の拡大と共に、ＬＳｌ、
ＶＬＳＩと二次元（平面的）領域で微細化、高集積化さ
れてきたが、その微細化にも限度があって、それを更に
高集積化するための手段として、現在、立体的に積み上
げる三次元ＬＳＩが大きくクローズアップしてきた。
このような三次元ＬＳＩの基礎になっているのが、Ｓ　
ＯＩ　（Ｓｉｌｉｃｏｎ　Ｏｎ　Ｉｎ５ｕｌａｔｏｒ）
構造の半導体素子で、それは、絶縁基板上に非単結晶性
半導体層を被着し、ビームアニールして単結晶化し、そ
の単結晶半導体層に素子を形成する方法によって作成さ
れる。
かくして、このような半導体素子が絶縁膜を介して多層
に積み上げられて三次元ＬＳＩに形成されるが、更に、
このＳＯ■構造の半導体素子は、従来の半導体基板上に
形成した半導体素子に比べて、一層高集積化・高性能化
される利点がある。
例えば、ＣＭＯ３素子からなるＩＣを形成する場合、半
導体領域が絶縁膜上にあるために、特性上からはラッチ
アンプの心配がなく、また、チャネルストツバが不要に
なって、集積度は更に高められる。
かように利点の多いＳＯＩ構造ではあるが、その製造方
法はできるだけ容易に、且つ、処理工数を少なくするこ
と、換言すればスルーブツトを高くすることが要望され
ている。
［従来の技術］ さて、従来の絶縁膜上に形成する単結晶半導体膜（単結
晶半導体層）の形成方法を説明すると、第２図（ａ）な
いしくＣ）にその工程順断面図を示している。まず、同
図（ａ）に示すように、シリコン基板１の上に選択的に
二酸化シリコン（ＳｉＯ２）　膜２を形成し、その上に
多結晶シリコン膜３′を化学気相成長（ＣＶ　Ｄ）法に
よって被着させる。
次いで、第２図山）に示すように、その多結晶シリコン
膜３′の上から連続アルゴンレーザ（ＣＷ−＾ｒ　Ｌａ
５ｅｒ）ビームをスキャンニング（走査）シて加熱熔融
し、多結晶シリコン膜を単結晶シリコン基板１の結晶方
位に沿った単結晶シリコン膜３に変成させる。これをラ
テラルシータング法と云うが、本例はレーザビームを用
いて横方向に走査し、単結晶シリコン基板を種（シード
）として単結晶化するアニール方式で、このようなシー
ドを用いたラテラルシータング法によれば結晶品質の良
い単結晶シリコン膜が形成される。
次いで、第２図（Ｃ）に示すように、５ｉ０２膜２上の
単結晶シリコン膜３の上面に、酸化防止マスク４を形成
し、その他のシリコシ基板１と接した単結晶シリコン膜
部分を露出させて、その露出部分を選択的に高温酸化し
て５ｉ０２膜５を生成する。
この場合、酸化防止マスク４には例えば、膜厚の薄いＳ
ｉＯ３膜を介した窒化シリコン（Ｓｉ３　Ｎ４）膜が用
いられ、このような選択酸化法をＬＯＣＯＳ法と云う。
そうして、次に、酸化防止マスク４を除去すれば、単結
晶シリコンｌＩ！１３領域が５ｉ０２膜（絶縁膜）２．
５に包囲された島状領域になり、この単結晶シリコン膜
３領域に半導体素子を形成すれば、その半導体素子は例
えばＣＭＯ５の場合にはラッチアンプが起こらない等、
高性能素子が形成される。
尚、この単結晶シリコン膜３の島状領域は、例えば面積
１０μｍ角、厚さ４０００人程度０大きさである。
［発明が解決しようとする問題点］ ところで、この従来の単結晶シリコン膜領域の形成方法
のうち、第２図（Ｃ１に説明した選択的高温酸化工程（
ＬＯＧＯＳ工程）は、膜厚の厚い単結晶シリコン膜３を
温度９５０℃程度の高湿雰囲気中で加熱して酸化させる
工程で、例えば膜厚４０００人の単結晶シリコン膜３を
酸化するためには約１０時間と云う長い酸化処理時間を
要する。
ここに、加熱温度を９５０℃程度とするのは、Ｓｉ３Ｎ
４膜の耐熱性から決められているもので、更に高温度に
するとＳｉ３Ｎ４膜が損傷する恐れがあるからである。
しかし、上記のような長時間処理は、当然多くの工数と
費用がかかる問題であり、又、膜厚４０００人の単結晶
シリコン膜３を酸化して約８０００人の厚いＳｉＯ２膜
５を生成すれば、横方向にも酸化が進んで、結晶シリコ
ン膜３領域の面積など、ディメンジョン（寸法）の精度
の良い制御が難しくなる欠点がある。
本発明は、このような問題点の多い長時間酸化処理工程
を除去した単結晶シリコン膜の形成方法を提案するもの
である。− ［問題点を解決するための手段］ その目的は、選択的に絶縁層が設けられた単結晶半導体
基板上に、非単結晶半導体層を気相成長し、更にビーム
アニールして、前記単結晶半導体基板の結晶方位に沿っ
た単結晶半導体層を形成した後、前記単結晶半導体基板
と接している該単結晶半導体層部分をエツチング除去し
、次いで、前記絶縁層上に残存する単結晶半導体層の周
囲に第２の絶縁層を被着する工程が含まれる半導体装置
の製造方法によって達成することができる。
［作用］ 即ち、ビームアニールして、厚い膜厚を有する単結晶半
導体層（単結晶半導体膜）を形成した後、従来の選択酸
化部分の単結晶半導体層をエツチング除去して、シード
とした単結晶半導体基板を露出させ、その上面に第２の
絶縁層を被着する。かくして、絶縁層上に残存させた単
結晶半導体層を、被着した第２の絶縁層で埋めて、表面
を平坦化させる。
そうすれば、高温度における酸化処理時間をなくするこ
とができて、処理工数を短縮させ、且つ、表面が平坦化
されて、残存させた単結晶半導体層に設ける半導体素子
のパターンニングを容易にすることができる。
［実施例］ 以下１図面を参照して実施例によって詳細に説明する。
第１図（ａ）〜（ｆ）は本発明にかかる形成方法の一実
施例の工程順断面図を示している。まず、第１図（ａ）
に示すように、選択的に５ｉ０２膜１２が形成されたシ
リコン基板１１の上面に、モノシランガスを分解して被
着するＣＶＤ法によって、膜厚４０００人の多結晶シリ
コン膜１３′を被着する。
次いで、第１図（ｂｌに示すように、連続アルゴンレー
ザビームを走査し、表面の多結晶シリコン膜を加熱溶融
して、すべて単結晶シリコン膜１３に変成する。この時
、シリコン基板は約４５０℃に加熱し、レーザアニール
条件はレーザ出力を１０Ｗ、ビームスポット径を３０〜
５０μｍφ、走査速度をｌ０ＣＩＩＩ／ｓｅｃ程度にす
る。そうすると、単結晶シリコン基板１１の結晶方位に
沿った結晶品質の良い単結晶シリコン膜１３が形成され
る。
次いで、第１図（０）に示すように、フォトプロセスを
用いて、単結晶シリコン膜１３の上面にレジスト膜マス
ク１４を形成する。このレジスト膜マスク１４は５ｉ０
２膜１２上の単結晶シリコン膜１３を被覆するマスクで
あり、且つ、レジスト膜マスク１４はポリイミドのよう
な耐熱性レジストを使用するのが。
都合が良い。
次いで、第１図（ｄ）に示すように、露出した単結晶シ
リコン膜１３部分（シリコン基板１１に接したシリコン
膜）をＣＦ４を用いたプラズマドライエツチングによっ
て、選択的に除去する。
次いで、第１図（ｅｌに示すように、レジスト膜マスク
１４を残存させたまま、ＣＶＤ法またはスパッタ法によ
って、膜厚４０００人の５ｉＯ２１＊！１５　（第２の
絶縁層）を被着する。
次いで、第１図（ｆｌに示すように、レジスト膜マスク
１４を有機溶剤に溶解し、そのレジスト膜１４の上の５
ｉ０２膜１５をリフトオフによって除去する。
そうすれば、従来のような長時間の酸化処理時間が不要
になり、且つ、表面は平坦化される。
以下の工程は、表出された単結晶シリコン膜１３領域に
、半導体素子が形成される。
尚、上記の形成方法において、第１図（ｅｌ、　（ｆ）
の工程の代わりに、レジスト膜マスク１４を除去した後
、５ｉ０２膜１５を被着し、再びフォトプロセスを用い
て、レジスト膜パターンを形成して、単結晶シリコン膜
１３上の５ｉ０２膜をエツチングする方法を採っても良
い。
［発明の効果］ 以上の説明から明らかなように、本発明によれば三次元
ＬＳＩの製造方法において、処理工数を著しく減少させ
て、製造コストが低下すると共に、半導体素子形成のパ
ターンニング精度が改善されて歩留が向上し、ＬＳＩの
スループット向上に大きく寄与するものである。
【図面の簡単な説明】
第１図（ａ）〜（ｆ）は本発明にかかる形成方法を説明
するための工程順断面図、 第２図（ａ）〜（ｅ）は従来のの形成方法を説明するた
めの工程断面図である。 図において、 １．１１は単結晶シリコン基板、 ２、　５．１２．１５は５ｉ０２膜、 ３’、１３°は多結晶シリコン膜、 ３．１３は単結晶シリコン膜、 ４は酸化防止マスク　（Ｓｉ０２膜を介在させた５ｉａ
Ｎ４膜からなるマスク）、 １４はレジスト膜マスク を示している。 第　１　図 第１図

Claims (1)

    【特許請求の範囲】
  1. 　選択的に絶縁層が設けられた単結晶半導体基板上に、
    非単結晶半導体層を気相成長し、更にビームアニールし
    て、前記単結晶半導体基板の結晶方位に沿った単結晶半
    導体層を形成した後、前記単結晶半導体基板と接してい
    る該単結晶半導体層部分をエッチング除去し、次いで、
    前記絶縁層上に残存する単結晶半導体層の周囲に第２の
    絶縁層を被着する工程が含まれてなることを特徴とする
    半導体装置の製造方法。
JP59236485A 1984-11-08 1984-11-08 半導体装置の製造方法 Pending JPS61114514A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59236485A JPS61114514A (ja) 1984-11-08 1984-11-08 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59236485A JPS61114514A (ja) 1984-11-08 1984-11-08 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS61114514A true JPS61114514A (ja) 1986-06-02

Family

ID=17001426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59236485A Pending JPS61114514A (ja) 1984-11-08 1984-11-08 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS61114514A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6417421A (en) * 1987-06-15 1989-01-20 Delco Electronics Corp Method of building up wafer on insulation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58175844A (ja) * 1982-04-08 1983-10-15 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS59117234A (ja) * 1982-12-24 1984-07-06 Mitsubishi Electric Corp 素子間分離膜の形成方法
JPS59178767A (ja) * 1983-03-29 1984-10-11 Hitachi Ltd 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58175844A (ja) * 1982-04-08 1983-10-15 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS59117234A (ja) * 1982-12-24 1984-07-06 Mitsubishi Electric Corp 素子間分離膜の形成方法
JPS59178767A (ja) * 1983-03-29 1984-10-11 Hitachi Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6417421A (en) * 1987-06-15 1989-01-20 Delco Electronics Corp Method of building up wafer on insulation

Similar Documents

Publication Publication Date Title
JPS61114514A (ja) 半導体装置の製造方法
JPS62194673A (ja) 半導体装置の製造方法
JPS61113230A (ja) 半導体装置の製造方法
JPH06163677A (ja) 半導体装置の製造方法
JPH04245662A (ja) 半導体装置の製造方法
JPS6185815A (ja) 多結晶シリコン膜の形成方法
JP2558289B2 (ja) 変質層の形成方法
JPS61117821A (ja) 半導体装置の製造方法
JPS61179522A (ja) 半導体装置の製造方法
JPS61135136A (ja) 半導体装置の製造方法
KR100479172B1 (ko) 선택적다결정실리콘산화법을이용한필드산화막형성방법
JPS6218719A (ja) 半導体装置の製造方法
JPS6218758A (ja) 半導体装置の製造方法
JPS58169929A (ja) 半導体装置の製造方法
JPS60144931A (ja) 半導体装置の製造方法
JPS60117748A (ja) 半導体装置の製造方法
JPS62145768A (ja) Ｓｏｉ膜の構造
JPS5893219A (ja) 半導体装置の製造方法
JPS5844748A (ja) 半導体装置の製造方法
JPS627112A (ja) 半導体単結晶層の製造方法
JPH0399421A (ja) Ｓｏｉ構造の形成方法
JPS61276341A (ja) 素子分離領域の形成方法
JPH04219922A (ja) 半導体基板の製造方法
JPS63308363A (ja) 半導体装置およびその製造方法
JPS6028142B2 (ja) 半導体装置の製造方法