JPS62145768A - Ｓｏｉ膜の構造 - Google Patents
Ｓｏｉ膜の構造Info
- Publication number
- JPS62145768A JPS62145768A JP28650685A JP28650685A JPS62145768A JP S62145768 A JPS62145768 A JP S62145768A JP 28650685 A JP28650685 A JP 28650685A JP 28650685 A JP28650685 A JP 28650685A JP S62145768 A JPS62145768 A JP S62145768A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- single crystal
- region
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は高密度化、高速化に適する牛導体デバイスに利
用されるＳ０１ （５ｉｌｉｃｏｎ ｏｎ Ｉｎ５ｕ
ｌａｔｏｒ：：）膜の構造に関する。
用されるＳ０１ （５ｉｌｉｃｏｎ ｏｎ Ｉｎ５ｕ
ｌａｔｏｒ：：）膜の構造に関する。
（ロ）従来の技術
ＳＯｘ膜の構造としては多くのもの妙Ｓ検討されている
。シリコン膜の方位が制御できる有効な方法として、例
えば第４図に示すように、シリコン基板（ｌ上に開口し
たＳｌ０ｇ膜（２）を設け、この上にアモルファスシリ
コン膜（３）を堆積し、同相エビタキＶヤル法により、
５１０２膜（２）の開口部（４）上に単結晶シリコン膜
を成長させ引続いて該単結晶シリコン膜を種結晶として
、５ｉ０２膜（２）上に単結晶シリコン領域を成長させ
ＳＯｘ膜の構造を得る方法がある。
。シリコン膜の方位が制御できる有効な方法として、例
えば第４図に示すように、シリコン基板（ｌ上に開口し
たＳｌ０ｇ膜（２）を設け、この上にアモルファスシリ
コン膜（３）を堆積し、同相エビタキＶヤル法により、
５１０２膜（２）の開口部（４）上に単結晶シリコン膜
を成長させ引続いて該単結晶シリコン膜を種結晶として
、５ｉ０２膜（２）上に単結晶シリコン領域を成長させ
ＳＯｘ膜の構造を得る方法がある。
この方法でけＳＯＩ膜上のシリコン膜はシリコン基板の
方位を引継いで成長するためシリコン膜の方位制御が容
易である。従って、他のレーザ再結晶化法？比較して方
位制御の点で優れた特徴を有している。しかしながら、
上七此の方法によれば、５１０２膜（２）上に成長する
Ｆリコン膜はシリコン基板と電気的に接続しており、こ
の５７リコン膜にデバイスを組込む際に、新たな素子分
離工程が必要となる等デバイス設計上の自由度に欠ける
面がある。
方位を引継いで成長するためシリコン膜の方位制御が容
易である。従って、他のレーザ再結晶化法？比較して方
位制御の点で優れた特徴を有している。しかしながら、
上七此の方法によれば、５１０２膜（２）上に成長する
Ｆリコン膜はシリコン基板と電気的に接続しており、こ
の５７リコン膜にデバイスを組込む際に、新たな素子分
離工程が必要となる等デバイス設計上の自由度に欠ける
面がある。
また、ＳＯｘ膜の構造でシリコン膜の方位制御が容易な
方法として、第５図に示すようにシリコン基板（１）上
に単結晶の絶Ｒ膜（例えばＭ２Ｏ・ＡＪ２Ｑ８膜、Ｃａ
Ｆ２膜）（４）をエピタキシャル成長させ、この上にＶ
リコン単結晶膜（５）をエピタキシャル成長するものも
検討されているが、エビタキンヤル成長する材料が限ら
れており材料選択の自由度に欠ける。
方法として、第５図に示すようにシリコン基板（１）上
に単結晶の絶Ｒ膜（例えばＭ２Ｏ・ＡＪ２Ｑ８膜、Ｃａ
Ｆ２膜）（４）をエピタキシャル成長させ、この上にＶ
リコン単結晶膜（５）をエピタキシャル成長するものも
検討されているが、エビタキンヤル成長する材料が限ら
れており材料選択の自由度に欠ける。
（ハ）発明が解決しようとする問題点
ＳＯＩ構造のシリコン膜の方位制御が容易な上記の方法
において、シリコン基板をシードとして用いる場合のシ
リコン基板とＳＯＩ膜との電気的な絶縁等による設計上
の自由度、夜いけ単結晶絶縁膜を用いる場合の材料の選
択等の自由度に欠ける而を改良し、本発明は、シリコン
膜の方位制御が容易で、上記の自由度を害なうことのな
いＳＯＩ膜を提供するものである。
において、シリコン基板をシードとして用いる場合のシ
リコン基板とＳＯＩ膜との電気的な絶縁等による設計上
の自由度、夜いけ単結晶絶縁膜を用いる場合の材料の選
択等の自由度に欠ける而を改良し、本発明は、シリコン
膜の方位制御が容易で、上記の自由度を害なうことのな
いＳＯＩ膜を提供するものである。
に）間順点を解決するための手段
本発明ｔｉシリコン基板上に単結晶絶縁膜からなる第１
の領域と非晶質絶縁膜カムらなる第２の領域とを備え、
更にこの第１の領域上から第２の領域上に向けて成長し
てなるシリコン膜とを備えてなるＳＯＩ膜の構造である
。これは、シリコン基板上に第１、第２の領域を形成し
た後、その上にアモルファスシリコン膜を堆積して、同
相エピタキシャル法により単結晶絶縁膜上にシリコン単
結晶を成長させ、このシリコン膜を種結晶として非晶質
絶縁膜上にシリコン単結晶を成長させることにより構成
される。
の領域と非晶質絶縁膜カムらなる第２の領域とを備え、
更にこの第１の領域上から第２の領域上に向けて成長し
てなるシリコン膜とを備えてなるＳＯＩ膜の構造である
。これは、シリコン基板上に第１、第２の領域を形成し
た後、その上にアモルファスシリコン膜を堆積して、同
相エピタキシャル法により単結晶絶縁膜上にシリコン単
結晶を成長させ、このシリコン膜を種結晶として非晶質
絶縁膜上にシリコン単結晶を成長させることにより構成
される。
０９作用
本発明は上述の如く構成されているのでシリコン基板と
ＳＯＴ膜とけ絶縁膜によって分離されており絶縁分離工
程は不要となる。また、単結晶絶縁膜の材料は制限され
るが、シードとするに必要十分なだけの狭い領域でよく
その周辺の非晶質絶縁膜は堆積方法、材料の選択ともに
選択幅が大きい。
ＳＯＴ膜とけ絶縁膜によって分離されており絶縁分離工
程は不要となる。また、単結晶絶縁膜の材料は制限され
るが、シードとするに必要十分なだけの狭い領域でよく
その周辺の非晶質絶縁膜は堆積方法、材料の選択ともに
選択幅が大きい。
（へ）実施例
第１図〜第３図は本発明になるＳＯＩ膜の構造の１実施
例の工程説明図であり、以下これらの図面に従って説明
する。
例の工程説明図であり、以下これらの図面に従って説明
する。
シリコン基板（ｌＯ）の（１００）面上に通常の真空蒸
着法により単結晶絶縁膜であるＣａＦ２膜（川を基板温
度約６００℃で厚さ０．ＩＩｔｍ成長させる。
着法により単結晶絶縁膜であるＣａＦ２膜（川を基板温
度約６００℃で厚さ０．ＩＩｔｍ成長させる。
次いで、稀Ｈｃｌ及びＨＦ溶液によりＧａＦ２膜を選択
的に除去する。その後、常圧ＣＶＤ法により基板温度４
２０℃で非晶質絶縁膜である５（０２膜θ匂を堆積後、
９００℃、Ｎ２雰囲気中で熱処理を行ない５１０２膜を
高密度化する。その後、厚いフォトレジスト膜０樽を回
転塗布して該フォトレジスト膜の表面（１３ａ）を平担
化化する。第１図は以上の処理工程を終了した直後の半
導体装置の部分断面図を示している。
的に除去する。その後、常圧ＣＶＤ法により基板温度４
２０℃で非晶質絶縁膜である５（０２膜θ匂を堆積後、
９００℃、Ｎ２雰囲気中で熱処理を行ない５１０２膜を
高密度化する。その後、厚いフォトレジスト膜０樽を回
転塗布して該フォトレジスト膜の表面（１３ａ）を平担
化化する。第１図は以上の処理工程を終了した直後の半
導体装置の部分断面図を示している。
この後、ＣＨＦ３＋（ｌガスを用いるドライよる５１０
２膜（：匂とを露出させる。そして、第２図に示す如く
シリコン基板（１０）上に単結晶絶縁膜（ＣａＦ２膜）
からなる第１の領域（８）と、非晶質絶縁膜（８１０２
膜）からなる第２の領域（Ｂ）とを形成する。
２膜（：匂とを露出させる。そして、第２図に示す如く
シリコン基板（１０）上に単結晶絶縁膜（ＣａＦ２膜）
からなる第１の領域（８）と、非晶質絶縁膜（８１０２
膜）からなる第２の領域（Ｂ）とを形成する。
次に、通常の減圧ＣＶＤ法により基板温度５５０℃でア
モルファスシリコン膜（１１ｅ０．３μｍ堆積する。そ
の後、電気炉中でＮ２雰囲気、６００℃で１５時間のア
ニールを行なうことにより、第１の領域内と第２の領域
（Ｂ）の境界０荀から第２の＠域（Ｂ）に向けて約５μ
ｍ程度の単結晶シリコン膜（１５）が得られた（第３図
）。ＣａＦ２膜（１１）の幅は１０〜２０μｍ程度であ
るので、全体として２０〜３０μｍのＳＯＩ膜０５）を
シリコン基板（１０１上に形成することができる。
モルファスシリコン膜（１１ｅ０．３μｍ堆積する。そ
の後、電気炉中でＮ２雰囲気、６００℃で１５時間のア
ニールを行なうことにより、第１の領域内と第２の領域
（Ｂ）の境界０荀から第２の＠域（Ｂ）に向けて約５μ
ｍ程度の単結晶シリコン膜（１５）が得られた（第３図
）。ＣａＦ２膜（１１）の幅は１０〜２０μｍ程度であ
るので、全体として２０〜３０μｍのＳＯＩ膜０５）を
シリコン基板（１０１上に形成することができる。
（ト）発明の効果
本発明のＳＯＩ膜はシリコン基板、その上の単結晶絶縁
膜の方位を引継いでエピタキシャル成長するので、方位
制御が容易である。又、本発明の８０１膜はシリコン基
板とは絶縁膜によって分離されており、新たな絶縁分離
工程は特に必要とせずデバイス設計上の自由度を損うこ
とはない。
膜の方位を引継いでエピタキシャル成長するので、方位
制御が容易である。又、本発明の８０１膜はシリコン基
板とは絶縁膜によって分離されており、新たな絶縁分離
工程は特に必要とせずデバイス設計上の自由度を損うこ
とはない。
更に、単結晶絶縁膜は材料はエピタキシャル成長するも
のに限られるが、シードとするに必要十分なだけの幅の
狭い（約２μｍ）領域でよく、この膜の周囲の非晶質絶
縁膜については材料及び形成方法の選択の幅は大きいと
いう効果がある。
のに限られるが、シードとするに必要十分なだけの幅の
狭い（約２μｍ）領域でよく、この膜の周囲の非晶質絶
縁膜については材料及び形成方法の選択の幅は大きいと
いう効果がある。
第１図、第２図、第３図は本発明のＳＯＩ暎の構造の１
実施例の工程説明のための概略断面図である。第４図、
第５図は従来法によるＳＯＩ膜の概略断面図である。 （１０）・・・シリコン基板、（Ａ）・・・第１の領域
、（Ｂ）・・・第２の領域、（１句・・・シリコン膜。
実施例の工程説明のための概略断面図である。第４図、
第５図は従来法によるＳＯＩ膜の概略断面図である。 （１０）・・・シリコン基板、（Ａ）・・・第１の領域
、（Ｂ）・・・第２の領域、（１句・・・シリコン膜。
Claims (1)
- （１）シリコン基板上に単結晶絶縁膜からなる第１の領
域と非晶質絶縁膜からなる第２の領域とを備え、更に前
記第１の領域上から前記第２の領域上に向けて成長して
なるシリコン膜とを備えてなるＳＯＩ膜の構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28650685A JPS62145768A (ja) | 1985-12-19 | 1985-12-19 | Ｓｏｉ膜の構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28650685A JPS62145768A (ja) | 1985-12-19 | 1985-12-19 | Ｓｏｉ膜の構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62145768A true JPS62145768A (ja) | 1987-06-29 |
Family
ID=17705289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28650685A Pending JPS62145768A (ja) | 1985-12-19 | 1985-12-19 | Ｓｏｉ膜の構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62145768A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5066610A (en) * | 1987-11-20 | 1991-11-19 | Massachusetts Institute Of Technology | Capping technique for zone-melting recrystallization of insulated semiconductor films |
-
1985
- 1985-12-19 JP JP28650685A patent/JPS62145768A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5066610A (en) * | 1987-11-20 | 1991-11-19 | Massachusetts Institute Of Technology | Capping technique for zone-melting recrystallization of insulated semiconductor films |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4868140A (en) | Semiconductor device and method of manufacturing the same | |
| JPH02191320A (ja) | 結晶物品及びその形成方法 | |
| JPS6158879A (ja) | シリコン薄膜結晶の製造方法 | |
| JPH0475649B2 (ja) | ||
| JPS62145768A (ja) | Ｓｏｉ膜の構造 | |
| JP2857456B2 (ja) | 半導体膜の製造方法 | |
| JPS6185815A (ja) | 多結晶シリコン膜の形成方法 | |
| JPS59148322A (ja) | 半導体装置の製造方法 | |
| JPS6163013A (ja) | Ｓｏｉ用シ−ド構造の製造方法 | |
| JPS5945996A (ja) | 半導体の気相成長方法 | |
| JPH0722315A (ja) | 半導体膜の製造方法 | |
| JPH0324719A (ja) | 単結晶膜の形成方法及び結晶物品 | |
| JPS60234312A (ja) | Ｓｏｉ膜形成方法 | |
| JPS6163015A (ja) | Ｓｏｉ用シ−ド構造の製造方法 | |
| JPH0529214A (ja) | 半導体基板の製造方法 | |
| JPH02106034A (ja) | Ｓｏｉ構造の形成方法 | |
| JP2755653B2 (ja) | Ｓｏｉ構造の形成方法 | |
| JPH01313974A (ja) | 珪素基体上の珪素の多結晶半導体抵抗層の製造方法及びこれにより製造する珪素圧力センサ | |
| JP2578917B2 (ja) | Ｃｄ系▲ＩＩ▼―▲ＶＩ▼族化合物半導体薄膜の製造方法 | |
| JPH04349619A (ja) | 単結晶半導体膜の製造方法 | |
| JPH02105517A (ja) | 半導体装置の製造方法 | |
| JP2532252B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH0669024B2 (ja) | 半導体装置の製造方法 | |
| JPS6219046B2 (ja) | ||
| JPH0195513A (ja) | 半導体結晶膜の製造方法 |