JPS5963739A - 半導体装置の絶縁分離方法 - Google Patents
半導体装置の絶縁分離方法Info
- Publication number
- JPS5963739A JPS5963739A JP17503282A JP17503282A JPS5963739A JP S5963739 A JPS5963739 A JP S5963739A JP 17503282 A JP17503282 A JP 17503282A JP 17503282 A JP17503282 A JP 17503282A JP S5963739 A JPS5963739 A JP S5963739A
- Authority
- JP
- Japan
- Prior art keywords
- phosphorus
- groove
- phosphosilicate glass
- isolation
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置、たとえば半導体集積回路における
素子間の絶縁分離領域の形成方法に関する。
素子間の絶縁分離領域の形成方法に関する。
従来例の構成とその問題点
半導体集積回路において、素子間に絶縁分離領域を形成
する場合、従来は半導体基板表面を薄く酸化しその上に
窒化シリコン(Si3N4)膜を被着し、フォレレジス
トを用いて半導体基板上にS s sN4膜のマスクパ
ターンを形成、しかる後、高温で選択的に半導体基板上
のS 1 s N 4膜のない部分を酸化する選択酸化
方法(通常LOCO8法と呼ばれている)を用いている
。この方法では選択酸化時、横方向にも酸化が進む。特
にb i 3N 4膜下の酸化シリコン膜を通って局部
的に横方向の版化が進み、いわゆるバードヘッド、バー
ドビークと呼ばれる酸化膜の凸起や横方向へのくい込み
を生ずる。バードヘッドによる凸起の段差は微細化配線
工程に断線等の悪影響を与える。又、バードビークによ
る活性領域の面積減少は微細化を要する高密度高集積回
路装置にとって不都合である。したがって、上記のよう
な従来のLQCO8法では集積化に限度がある。
する場合、従来は半導体基板表面を薄く酸化しその上に
窒化シリコン(Si3N4)膜を被着し、フォレレジス
トを用いて半導体基板上にS s sN4膜のマスクパ
ターンを形成、しかる後、高温で選択的に半導体基板上
のS 1 s N 4膜のない部分を酸化する選択酸化
方法(通常LOCO8法と呼ばれている)を用いている
。この方法では選択酸化時、横方向にも酸化が進む。特
にb i 3N 4膜下の酸化シリコン膜を通って局部
的に横方向の版化が進み、いわゆるバードヘッド、バー
ドビークと呼ばれる酸化膜の凸起や横方向へのくい込み
を生ずる。バードヘッドによる凸起の段差は微細化配線
工程に断線等の悪影響を与える。又、バードビークによ
る活性領域の面積減少は微細化を要する高密度高集積回
路装置にとって不都合である。したがって、上記のよう
な従来のLQCO8法では集積化に限度がある。
これに代わる方法として半導体基板の絶縁分離領域に予
め所定の幅、深さの溝を形成し、この溝内に絶縁物を選
択充填する方法が種々提案されている。例えば、素子分
離領域となる溝へ燐珪酸ガラスを熱処理にて溶融せしめ
選択的に充填せしめる方法が知られている。しかしこの
場合、燐珪酸ガラスを電気炉中で1000〜1100′
C迄加熱し溶融せしめるには8%あるいはそれ以上の燐
を含有させた高濃度の燐珪酸ガラスを使用する必要があ
る。ところで、高濃度の燐を含有する燐珪酸ガラスは吸
水性が強いから、燐珪酸ガラスの被着直後及び溶融後種
々のトラブルをひきおこす。従って、上記問題を解決す
べく低濃度の燐を含有する燐珪酸ガラス(燐濃度〉5
mo 1%)を溶融し溝を選択的に埋めるには、グラフ
ァイトヒーターを使用し真空中で瞬時加熱すれはよい。
め所定の幅、深さの溝を形成し、この溝内に絶縁物を選
択充填する方法が種々提案されている。例えば、素子分
離領域となる溝へ燐珪酸ガラスを熱処理にて溶融せしめ
選択的に充填せしめる方法が知られている。しかしこの
場合、燐珪酸ガラスを電気炉中で1000〜1100′
C迄加熱し溶融せしめるには8%あるいはそれ以上の燐
を含有させた高濃度の燐珪酸ガラスを使用する必要があ
る。ところで、高濃度の燐を含有する燐珪酸ガラスは吸
水性が強いから、燐珪酸ガラスの被着直後及び溶融後種
々のトラブルをひきおこす。従って、上記問題を解決す
べく低濃度の燐を含有する燐珪酸ガラス(燐濃度〉5
mo 1%)を溶融し溝を選択的に埋めるには、グラフ
ァイトヒーターを使用し真空中で瞬時加熱すれはよい。
しかし、燐珪酸ガラスは真空中で加熱され溶融された際
燐珪酸ガラス表面近傍より多量の燐が蒸発しその表面近
傍がポーラスとなるため、その後の工程に棟々の問題を
ひきおこす。
燐珪酸ガラス表面近傍より多量の燐が蒸発しその表面近
傍がポーラスとなるため、その後の工程に棟々の問題を
ひきおこす。
発明の目的
本発明は以上のような従来の半導体集積回路装置におけ
る素子間の絶縁分離の欠点をなくし高密度の集積回路を
製作することができる半導体装置の絶縁分離方法を提供
するものである。
る素子間の絶縁分離の欠点をなくし高密度の集積回路を
製作することができる半導体装置の絶縁分離方法を提供
するものである。
発明の構成
本発明は半導体基板上に酸化シリコン膜と、燐珪酸ガラ
スと融着反応をおこさないb 13N4 、 elN或
いはBN等の耐高温絶縁物膜を積層被着せしめ、素子間
の絶縁分離となる所定の場所に溝を形成し、イオン注入
によシボロンを樹のノ弐面下に注入せしめ、ついで熱酸
化で溝内壁全面を酸化後、まず高濃度の燐(5〜20%
)を含有させた燐珪酸ガラスを被着、続いて低濃度の燐
(0,5〜2%)を含有させた燐珪酸ガラスを積層被着
し、しかる後、フォトレジストパターンにて溝部のみ燐
珪酸ガラスを残し、真空中或いは不活性ガス中で、グラ
ファイトヒーター或いは赤外線ランプに代表される熱線
加熱器にて瞬時加熱し燐珪酸ガラスを溶融フローさせ、
溝を燐珪酸ガラスで充填する工程をそなえたものである
。この方法によれば、高濃度の燐を含有する燐珪酸ガラ
ス及び低濃度の燐を含有する燐珪酸ガラスは加熱され溶
融した時低濃度の燐を含有する燐珪酸ガラスは高濃度の
燐珪酸ガラスからの燐の蒸発を防止する役目を果すので
極めて良好に平坦化された素子分離領域が形成される。
スと融着反応をおこさないb 13N4 、 elN或
いはBN等の耐高温絶縁物膜を積層被着せしめ、素子間
の絶縁分離となる所定の場所に溝を形成し、イオン注入
によシボロンを樹のノ弐面下に注入せしめ、ついで熱酸
化で溝内壁全面を酸化後、まず高濃度の燐(5〜20%
)を含有させた燐珪酸ガラスを被着、続いて低濃度の燐
(0,5〜2%)を含有させた燐珪酸ガラスを積層被着
し、しかる後、フォトレジストパターンにて溝部のみ燐
珪酸ガラスを残し、真空中或いは不活性ガス中で、グラ
ファイトヒーター或いは赤外線ランプに代表される熱線
加熱器にて瞬時加熱し燐珪酸ガラスを溶融フローさせ、
溝を燐珪酸ガラスで充填する工程をそなえたものである
。この方法によれば、高濃度の燐を含有する燐珪酸ガラ
ス及び低濃度の燐を含有する燐珪酸ガラスは加熱され溶
融した時低濃度の燐を含有する燐珪酸ガラスは高濃度の
燐珪酸ガラスからの燐の蒸発を防止する役目を果すので
極めて良好に平坦化された素子分離領域が形成される。
実施例の説明
以下に本発明を実施例により詳細に説明する。
第1図に示すようにp型半導体基板10表面部に熱酸化
にて厚さ0.02〜0.1μm程度の熱酸化膜2を形成
する。ひき続きケミカルベーパーデポジション(CVD
)法により数千へのSi3N4膜3を形成する。次に、
フォトレジスト法によF) S i3N4膜3上に7オ
トレジストパターン膜4を形成する。このフォトレジス
トパターン膜4をマスクとして513N4膜3熱酸化膜
2を順次選択エツチングでパターンエッチし、続いて、
S l s N 4膜3をマスクとして、半導体基板1
を反応性スパッタエツチング法を用いて所定の深さく例
えば1〜2μm)迄エツチングし、素子間絶縁分離領域
となる溝5を形成する。なお、反応性スパッタエツチン
グによるダメージや汚染を除去するため溝5の内面を弗
硝酸にて軽くエツチングするのがよい。
にて厚さ0.02〜0.1μm程度の熱酸化膜2を形成
する。ひき続きケミカルベーパーデポジション(CVD
)法により数千へのSi3N4膜3を形成する。次に、
フォトレジスト法によF) S i3N4膜3上に7オ
トレジストパターン膜4を形成する。このフォトレジス
トパターン膜4をマスクとして513N4膜3熱酸化膜
2を順次選択エツチングでパターンエッチし、続いて、
S l s N 4膜3をマスクとして、半導体基板1
を反応性スパッタエツチング法を用いて所定の深さく例
えば1〜2μm)迄エツチングし、素子間絶縁分離領域
となる溝5を形成する。なお、反応性スパッタエツチン
グによるダメージや汚染を除去するため溝5の内面を弗
硝酸にて軽くエツチングするのがよい。
次にフィールドドーピングとしてボロンを既知のイオン
注入法により、例えば加速電圧30〜50KVで1〜5
X10 /儂 のボロンを溝6の底面に注入し、ボロ
ン含有層6を形成する。
注入法により、例えば加速電圧30〜50KVで1〜5
X10 /儂 のボロンを溝6の底面に注入し、ボロ
ン含有層6を形成する。
つぎに、第22図に示すように熱酸化を行ない溝5内面
に数すへの熱酸化膜7を形成する。ひき続きCVD法に
よりSi3N4膜3及び@ts内面上に高濃度の燐(5
〜20mo1%)を含有する燐珪酸ガラス8を0.5〜
1μm程度、ついで低濃度の燐(0,5〜2mo1%)
を含有せる燐珪酸ガラス9を0.1〜0.3μm程度績
層被着せしめる。
に数すへの熱酸化膜7を形成する。ひき続きCVD法に
よりSi3N4膜3及び@ts内面上に高濃度の燐(5
〜20mo1%)を含有する燐珪酸ガラス8を0.5〜
1μm程度、ついで低濃度の燐(0,5〜2mo1%)
を含有せる燐珪酸ガラス9を0.1〜0.3μm程度績
層被着せしめる。
しかる後、フォトエツチング法により燐珪酸ガラス8,
9のパターンニングを行ない、溝5とその周辺部にフォ
トレジストパターン膜1oを形成する。
9のパターンニングを行ない、溝5とその周辺部にフォ
トレジストパターン膜1oを形成する。
次に、第3図に示すように、このフォトレジストパター
ン膜10をマスクとして、反応性イオンエツチングで燐
珪酸ガラス8,9をエツチングし、フォトレジストパタ
ーン膜10下に燐珪酸ガラス膜8,9を残こす。しかる
後、フォトレジストパターン膜10を除去する。
ン膜10をマスクとして、反応性イオンエツチングで燐
珪酸ガラス8,9をエツチングし、フォトレジストパタ
ーン膜10下に燐珪酸ガラス膜8,9を残こす。しかる
後、フォトレジストパターン膜10を除去する。
次に、真空中あるいは不活性雰囲気(N2. Ar等)
で、グラファイトヒーター或いは赤外線ランプにて瞬時
加熱(10〜60秒)すれば輻射熱は主として燐を含有
する燐ガラス8,9に吸収され、これらの層は溶融フロ
ーを起こし、溝溶融し/(燐珪酸ガラス10により充填
される。この時、高濃度の燐を含有する燐珪酸ガラス8
上に積層された低濃度の燐を含有する燐珪酸ガラス9は
加熱溶融された時、高濃度の燐を含有する燐珪酸ガラス
8からの燐の蒸発を防止する役目を果すので第4図のよ
うに、表面が極めて滑らかで且つ良好に平坦化された素
子絶縁分離領域が形成される。
で、グラファイトヒーター或いは赤外線ランプにて瞬時
加熱(10〜60秒)すれば輻射熱は主として燐を含有
する燐ガラス8,9に吸収され、これらの層は溶融フロ
ーを起こし、溝溶融し/(燐珪酸ガラス10により充填
される。この時、高濃度の燐を含有する燐珪酸ガラス8
上に積層された低濃度の燐を含有する燐珪酸ガラス9は
加熱溶融された時、高濃度の燐を含有する燐珪酸ガラス
8からの燐の蒸発を防止する役目を果すので第4図のよ
うに、表面が極めて滑らかで且つ良好に平坦化された素
子絶縁分離領域が形成される。
実験結果では燐珪酸ガラス8,9の厚さ程度だけ横方向
に燐珪酸ガラス(8及び9)が溝5の周辺部よりはみだ
せば、熱処理による燐珪酸ガラス8.9の溶融フローに
よシ溶融した燐珪酸ガラス10は選択的に溝5のみを充
填する。したがって、燐珪酸カラス8,9の厚さと溝5
の周辺部からのはみだす距離のコントロールにより極め
て良好な平坦化された表面を有する絶縁分離領域が形成
された。
に燐珪酸ガラス(8及び9)が溝5の周辺部よりはみだ
せば、熱処理による燐珪酸ガラス8.9の溶融フローに
よシ溶融した燐珪酸ガラス10は選択的に溝5のみを充
填する。したがって、燐珪酸カラス8,9の厚さと溝5
の周辺部からのはみだす距離のコントロールにより極め
て良好な平坦化された表面を有する絶縁分離領域が形成
された。
発明の効果
以上2本発明によれば、高濃度の燐を含有する燐珪酸ガ
ラス8の燐抜けを防止する役目を果している低濃度の燐
を含有する燐珪酸ガラス9が積層されているため、高磯
反の燐を含イ]する’1kft三f實カラスの燐蒙度を
極めて高くすること力≦tjllj目−〇Aちる(燐磯
度< 20 mo1%)からフロー−ぎしV)るための
加熱温度を低くすることも大きな42t’−J(である
。
ラス8の燐抜けを防止する役目を果している低濃度の燐
を含有する燐珪酸ガラス9が積層されているため、高磯
反の燐を含イ]する’1kft三f實カラスの燐蒙度を
極めて高くすること力≦tjllj目−〇Aちる(燐磯
度< 20 mo1%)からフロー−ぎしV)るための
加熱温度を低くすることも大きな42t’−J(である
。
この様に本発明による方法では長時間の高r+、it熱
処理を不要とし拡散領域の再拡散を極ツノ帛II電11
−すると共に結晶欠陥の発生も防ぐことがL8来る。
処理を不要とし拡散領域の再拡散を極ツノ帛II電11
−すると共に結晶欠陥の発生も防ぐことがL8来る。
第1図〜第4図は本発明による半導体装置の絶縁分離方
法を説明するための工程断面図である。 1・・・・・・半導体基板、2,7・・・・・・熱酸化
膜、3・・・・・・Si N 膜、4・・・・・・
フォトレジストノくターンII莫、 4 5・・・・・・溝、8・・・・・・高濃度の燐を含有す
る燐fl二酸ガラス、9・・・・・・低濃度の燐を含有
する燐珪酸ガラス、10・・・・・・溶融した燐珪酸ガ
ラス。
法を説明するための工程断面図である。 1・・・・・・半導体基板、2,7・・・・・・熱酸化
膜、3・・・・・・Si N 膜、4・・・・・・
フォトレジストノくターンII莫、 4 5・・・・・・溝、8・・・・・・高濃度の燐を含有す
る燐fl二酸ガラス、9・・・・・・低濃度の燐を含有
する燐珪酸ガラス、10・・・・・・溶融した燐珪酸ガ
ラス。
Claims (2)
- (1)半導体基板上に酸化シリコン膜と耐高温絶縁物膜
とを積層被着する工程、前記耐高温絶縁物膜の所望部分
をエツチング除去して後、前記酸化シリコン膜の露出す
る部分をエツチング除去する工程、前記耐高温絶縁物膜
をマスクとして前記半導体基板を方向性(異方性)ドラ
イエツチングにて壁面が略垂直な溝を形成する工程、前
記有底面にボロンを注入する工程、前記縛内面に熱酸化
膜を形成する工程、全面に高濃度の燐を含有する燐珪酸
ガラス層と低濃度の燐を含有する燐珪酸ガラス層とを積
層被着した後、前記溝及びこの周辺部以は不活性ガス中
で、熱線加熱器にて瞬時加熱し溶゛融70−せしめる工
程を含むことを%徴とする半導体装置の絶縁分離方法。 - (2)耐高温絶縁物膜が窒化シリコン、窒化アルミ(3
ン 熱線加熱器がグラファイトヒータあるいは赤
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17503282A JPS5963739A (ja) | 1982-10-04 | 1982-10-04 | 半導体装置の絶縁分離方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17503282A JPS5963739A (ja) | 1982-10-04 | 1982-10-04 | 半導体装置の絶縁分離方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5963739A true JPS5963739A (ja) | 1984-04-11 |
Family
ID=15989021
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17503282A Pending JPS5963739A (ja) | 1982-10-04 | 1982-10-04 | 半導体装置の絶縁分離方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5963739A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4952524A (en) * | 1989-05-05 | 1990-08-28 | At&T Bell Laboratories | Semiconductor device manufacture including trench formation |
-
1982
- 1982-10-04 JP JP17503282A patent/JPS5963739A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4952524A (en) * | 1989-05-05 | 1990-08-28 | At&T Bell Laboratories | Semiconductor device manufacture including trench formation |
JPH02304947A (ja) * | 1989-05-05 | 1990-12-18 | American Teleph & Telegr Co <Att> | 半導体デバイスの製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0210575B2 (ja) | ||
EP0423722B1 (en) | Method of making complete dielectric isolation structure in semiconductor integrated circuit | |
JPS5913334A (ja) | 集積回路の酸化膜生成方法 | |
JPS6235267B2 (ja) | ||
JPS58210634A (ja) | 半導体装置の製造方法 | |
JPH09508754A (ja) | 基板内に溝に隣接した拡散領域を製造する方法 | |
JPH02143417A (ja) | 半導体装置の製造方法 | |
US4810668A (en) | Semiconductor device element-isolation by oxidation of polysilicon in trench | |
JPH0434296B2 (ja) | ||
JPS62290146A (ja) | 半導体装置の製造方法 | |
JPS5963739A (ja) | 半導体装置の絶縁分離方法 | |
JPS6325708B2 (ja) | ||
JPH04209534A (ja) | 半導体装置の製造方法 | |
JPH0555361A (ja) | 半導体装置及びその製造方法 | |
JPS6246543A (ja) | 半導体装置の製造方法 | |
JPS5929439A (ja) | 半導体装置の絶縁分離方法 | |
JP2671828B2 (ja) | 半導体装置の製造方法 | |
JPH04245662A (ja) | 半導体装置の製造方法 | |
JPS5856457A (ja) | 半導体装置の製造方法 | |
JPS6058636A (ja) | 絶縁分離領域の形成方法 | |
JPH0521592A (ja) | 半導体装置の製造方法及び半導体装置 | |
JPS63228730A (ja) | 半導体集積回路の製造方法 | |
JPH0223631A (ja) | 集積回路の製造方法 | |
JPS60161632A (ja) | 半導体装置及びその製造方法 | |
JPS6312381B2 (ja) |