JPH04324955A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体デバイスの微細
素子分離技術に関するものであり、特に、完全絶縁分離
による半導体装置の製造方法の改良に関するものである
。

【０００２】

【従来の技術】集積回路は共通の半導体シリコン基板上
において、互いに絶縁層分離された複数の能動素子を含
んでいる。従来の分離法による半導体装置の製造方法で
は、半導体基板は埋込絶縁物を介してアクテイブ領域と
フィールド領域とに分離され、素子はアクテイブ領域に
つくられるが、従来、上記分離は（図４）に示すような
工程によって行われていた。

【０００３】まず、半導体シリコン基板１１の表面上に
シリコン酸化膜層３１を６００ｎｍ厚程度形成し、さら
にシリコン酸化膜層上にＰＭＭＡ（ポリメチルメタクリ
レート）等の電子線レジスト３２を０．５μｍ厚塗布す
る（図４（ａ））。このレジスト膜に電子ビーム３３を
用いて、リソグラフィー技術によりレジストパターン３
３を形成し、このレジストパターンをマスクとして酸化
膜３１のエッチングを行い、パターン転写を行う（図４
（ｂ））。この時、シリコン酸化膜は完全に半導体シリ
コン基板が露出するまでエッチングしてしまうのではな
く、４００〜５００ｎｍ程度のエッチングでよく、１０
０〜２００ｎｍのシリコン酸化膜を残しておく。次に、
このシリコン酸化膜上全面にシリコン膜３５を１０００
ｎｍ程度堆積し、パターンの凹部にシリコン膜を埋め込
む（図４（ｃ））。次に、このシリコン膜上にレジスト
膜を塗布し、全面エッチングを行うことによって、パタ
ーンの凹部のみにシリコン膜を埋め込み、アニールする
ことによって結晶化を行い、素子分離を形成することが
できる（図４（ｄ））。

【０００４】以上のような方法により、半導体デバイス
の絶縁膜による素子分離を行うことができる。しかし、
この方法ではパターンの凹部にシリコン膜を埋め込むた
めに、エッチバック工程が必要であり、工程的に非常に
困難である。また、パターンの凹部へのシリコン膜の埋
め込みは、微細パターンでは完全に埋め込むことができ
ず、内部に空洞、すなわちボイドが残ることがある。さ
らに、ポリシリコン膜を能動素子として使用するには、
電気的に不安定である。

【０００５】

【発明が解決しようとする課題】上記のように、この従
来の製造方法では、（図４）に示すようにパターンの凹
部にのみポリシリコンを埋め込む必要があるため、ポリ
シリコンを堆積した後に全面エッチング、すなわちエッ
チバックを行う必要がある。このエッチバック工程は、
ポリシリコンを平坦に残さなければならず、工程的に非
常に困難である。また、パターンの凹部へのポリシリコ
ンの埋め込みは、パターンが微細になればなる程、困難
になり、特に０．５μｍ以下の微細パターンでアスペク
ト比が１以上の場合、パターンの凹部にポリシリコンを
埋め込むと、パターン内部にボイドが発生してしまい、
完全に埋め込むことができないという問題が生じる。さ
らに、埋め込んだポリシリコンを能動素子として使用す
る場合、ポリシリコン膜中の不純物の濃度が一定でない
ため、電気的に非常に不安定であり、使用することがで
きないという問題が生じる。

【０００６】そこで、パターン内部のボイドを抑えるた
めに、従来法を改良したさまざまの方法が提案されてき
ている。例えば、（図５）に示すような分離法が行われ
ている。

【０００７】まず、半導体シリコン基板１１の表面上に
シリコン酸化膜層４１を２００ｎｍ厚程度、さらに窒化
膜４２を４００ｎｍ厚程度形成し、電子ビームリソグラ
フィ技術を用いてパターン形成を行い、このレジストパ
ターンをマスクとして窒化膜、酸化膜、さらにシリコン
基板のエッチングを行う（図５（ａ））。この上に窒化
膜を３００ｎｍ厚程度堆積し、全面エッチングを行うこ
とによって、側壁に窒化膜４２を残す（図５（ｂ））。 この基板をピロカテコール溶液、または、ＫＯＨアルカ
リ水溶液等に浸すことによって、シリコン基板のウエッ
トエッチングを１００〜２００ｎｍ程度行う（図５（ｃ
））。次に、このシリコン基板を酸化することによって
、分離領域１００を形成することができる（図５（ｄ）
）。

【０００８】それらは工程がより複雑になり、表面段差
がきつくなったり、また、結晶欠陥も増加するためリー
ク電流が増えるという欠点をもちあわせている。さらに
、ウエットエッチングを用いているために、制御性が困
難であり、これらは半導体集積回路装置の高集積化にと
って大きな障害になるという欠点がある。本発明者らは
、これらの課題を解決するために、半導体デバイスの微
細素子分離技術における、完全絶縁分離による半導体装
置の製造方法を完成した。

【０００９】

【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体シリコン基板の表面に感光性高分子物
質からなるレジスト膜を塗布し、リソグラフィ技術を用
いてレジストパターンを形成する工程と、前記レジスト
パターンをマスクとして、ドライエッチング技術を用い
て前記半導体シリコン基板を逆テーパエッチングし、パ
ターンを転写させる工程と、前記半導体シリコン基板を
酸化雰囲気中において一定温度下で一定時間にわたり加
熱処理することによって、前記半導体シリコン基板の表
面を薄い酸化膜に変化させ、パターンの内部に半導体シ
リコンを残す工程とを備えて成る方法を提供するもので
ある。そして、望ましくは、半導体シリコン基板とレジ
スト膜との間にシリコン酸化膜が形成されており、前記
シリコン酸化膜をマスクとして前記半導体シリコン基板
を逆テーパエッチングし、パターンを転写させる方法を
提供する。

【００１０】さらに、また、本発明は、半導体シリコン
基板の表面にシリコン窒化膜層を形成し、前記シリコン
窒化膜層上に感光性高分子物質からなるレジスト膜を塗
布する工程と、リソグラフィ技術を用いてレジストパタ
ーンを形成し、前記レジストパターンをマスクとして、
前記シリコン窒化膜および半導体シリコン基板をエッチ
ングしパターンを転写し、前記半導体シリコン基板を選
択的に露出させる工程と、前記半導体シリコン基板上全
面にシリコン窒化膜を堆積し、全面エッチングすること
によって、再度前記半導体シリコン基板を選択的に露出
させる工程と、前記パターンをマスクとして前記半導体
シリコン基板の化学エッチングを行い、前記シリコン窒
化膜を除去する工程と、前記半導体シリコン基板を酸化
雰囲気中において一定温度下で一定時間にわたり加熱処
理することによって、前記半導体シリコン基板表面を薄
い酸化膜に変化させ、パターンの内部に半導体シリコン
を残す工程とを備えて成る方法を提供するものである。 また、望ましくは、前記シリコン窒化膜がシリコン酸化
膜である方法を提供する。

【００１１】すなわち、半導体シリコン基板をパターン
が逆テーパーになるようにエッチングした後、酸化雰囲
気中において一定温度下で一定時間にわたり酸化し、半
導体シリコン基板表面を薄い酸化層に変化させることに
よって、凸部パターンの内部に半導体シリコンをそのま
ま残すことができる。さらに、このパターンは逆テーパ
ーになっているので最もくびれた部分は、酸化すること
によって酸化膜がつながり、凸部パターンの内部に残さ
れた半導体シリコンは孤立することになり、このシリコ
ンは完全絶縁分離されたことになる。また、シリコン窒
化膜、またはシリコン酸化膜をパターンのマスクとして
化学エッチングを行うことによって、凸部パターンの下
部にくびれを生じさせ、酸化雰囲気中において一定温度
下で一定時間にわたり酸化し、半導体シリコン基板表面
を薄い酸化層に変化させることによって、凸部パターン
の内部に半導体シリコンをそのまま残すことができる。 さらに、このパターンの最もくびれた部分は、酸化する
ことによって酸化膜がつながり、凸部パターンの内部に
残された半導体シリコンは孤立することになり、このシ
リコンは完全絶縁分離されたことになり、容易に微細素
子分離を形成することができる。

【００１２】

【作用】本発明は、前記した半導体装置の製造方法によ
り、容易に半導体シリコン基板を用いて、微細素子分離
を形成することができる。すなわち、従来法のような困
難なエッチバック工程を行う必要がなく、また、パター
ンへの埋め込みも行う必要がないため、微細パターンに
発生するボイドの発生もない。特に、半導体シリコン基
板をエッチングし、凸部パターンの周辺を酸化すること
によって、凸部パターンの内部のみに半導体シリコンを
残し、容易に完全絶縁分離を形成することができる。す
なわち、凸部パターンの下部に細くなった部分を形成す
ることによって、半導体シリコン基板表面を酸化したと
き、凸部パターンの下部のくびれた部分が酸化膜として
つながり、パターンの内部の残された半導体シリコンは
完全に分離された状態となり、完全絶縁分離を形成する
ことができる。従って、本発明を用いることによって、
容易に、正確で欠陥の少ない、半導体デバイスの微細素
子分離形成に有効に作用する。

【００１３】

【実施例】以下本発明の一実施例の半導体装置の製造方
法について、図面を参照しながら説明する。

【００１４】（図１）は本発明の実施例における半導体
装置の製造方法の工程断面図を示すものである。半導体
シリコン基板１１の表面にＣＭＳ（クロロメチル化ポリ
スチレン）からなる電子線レジスト１２をスピンコート
法により０．５μｍ厚塗布し、１００゜Ｃ、２０分間の
プリベークをおこなった（図１（ａ））。この電子線レ
ジスト上にリソグラフィー技術を用いて電子ビーム１３
を５０μＣ／ｃｍ２照射し、ＭＩＢＫ（メチルイソブチ
ルケトン）で現像することによって、０．４μｍの微細
レジストパターン１４を形成した（図１（ｂ））。さら
に、このレジストパターンをマスクとしてＣＨＦ３等の
ガスを用いて、半導体シリコン基板を深さ０．５μｍ程
度エッチングし、パターンの転写を行った。この時、転
写されたパターンが逆テーパーになるようにエッチング
を行った（図１（ｃ））。その後、この半導体シリコン
基板に９００゜Ｃの熱酸化を行うことによって、半導体
シリコン基板表面に１００ｎｍ程度のシリコン酸化膜１
５を形成した。この時、パターンの下部はくびれている
ため、酸化することによって酸化膜がつながり、パター
ン内部の残された半導体シリコンは完全に分離すること
ができ、２００ｎｍ幅程度の微細素子分離領域１００を
形成することができた（図１（ｄ））。

【００１５】なお、本発明において、半導体シリコン基
板とレジスト膜との間にシリコン酸化膜が形成されてい
てもよく、この場合、シリコン酸化膜をマスクとして前
記半導体シリコン基板を逆テーパーエッチングし、パタ
ーンを転写させることもできる。

【００１６】以下本発明の第２の実施例について図面を
参照しながら説明する。 （図２）および（図３）は本発明の第２の実施例を示す
半導体装置の製造方法の工程断面図である。半導体シリ
コン基板１１の表面上にシリコン窒化膜層２１を化学気
相反応法により１００〜３００ｎｍ厚形成した。このシ
リコン窒化膜層上にＣＭＳからなる電子線レジスト２２
を、スピンコート法により０．５μｍ厚塗布した後、１
００゜Ｃ、２０分間のプリベークを行った（図２（ａ）
）。この電子線レジスト上にリソグラフィー技術を用い
て電子ビーム２３を５０μＣ／ｃｍ２照射し、ＭＩＢＫ
で現像することによって、０．４μｍの微細レジストパ
ターン２４を形成した（図２（ｂ））。このレジストパ
ターンをマスクとして、シリコン窒化膜、さらに半導体
シリコン基板を深さ０．５μｍ程度エッチングし、パタ
ーンの転写を行った（図２（ｃ））。この半導体シリコ
ン基板全面に、化学気相反応法により１００〜２００ｎ
ｍ厚のシリコン窒化膜２１を形成した（図２（ｄ））。

【００１７】このシリコン窒化膜を全面エッチングする
ことによって、凸部パターンの側壁にもシリコン窒化膜
を残した構造を形成した（図３（ａ））。その後、この
シリコン窒化膜をマスクとして、半導体シリコン基板の
化学ドライエッチングを行い、シリコン窒化膜マスクの
下部にサイドエッチの入った微細パターンの形成を行っ
た（図３（ｂ））。さらに、このシリコン窒化膜を除去
した（図３（ｃ））後、この半導体シリコン基板に９０
０゜Ｃの熱酸化を行うことによって、半導体シリコン基
板表面に１００ｎｍ程度のシリコン酸化膜２５を形成し
た。この時、パターンの下部はくびれているため、酸化
することによって酸化膜がつながり、パターン内部の残
された半導体シリコンは完全に分離することができ、２
００ｎｍ幅程度の微細素子分離領域１００を形成するこ
とができた（図３（ｄ））。

【００１８】なお、本発明において、半導体シリコン基
板上にシリコン窒化膜を形成したが、シリコン酸化膜で
パターン形成を行ってもよい。この場合、パターン転写
した後で堆積させる膜は、シリコン酸化膜であり、パタ
ーンの側壁に残るマスクとなるものは、シリコン酸化膜
である。

【００１９】

【発明の効果】以上説明したように、本発明によれば、
凸部パターンの下部に細くなった部分を形成することに
よって、半導体シリコン基板表面を酸化したとき、凸部
パターンの下部のくびれた部分が酸化膜としてつながり
、パターンの内部の残された半導体シリコンは完全に分
離された状態となり、完全絶縁分離を形成することがで
きる。また、従来法のように困難なエッチバック工程を
必要とせず、簡便な方法で完全絶縁分離を行うことが出
来る。特に、多結晶シリコンを素子として用いるのでは
なく、半導体シリコン基板そのものを素子として使用す
るため、電気的にも安定であり、また、パターンの埋め
込みが必要なく、そのため、ボイドが発生することもな
い。さらに、半導体プロセスとの整合性もよく、微細な
分離パターンを再現性よく容易に形成することができ、
しかも正確で欠陥の少ない微細素子分離として有効に作
用するので、超高密度集積回路の製造に大きく寄与する
ことができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例における半導体装置の製
造方法の工程断面図である。

【図２】本発明の第２の実施例における半導体装置の製
造方法の一部の工程断面図である。

【図３】同第２の実施例における他の部分の工程断面図
である。

【図４】従来の半導体装置の製造方法の工程断面図であ
る。

【図５】従来の半導体装置の製造方法の工程断面図であ
る。

【符号の説明】

１１　　半導体シリコン基板 １２　　電子線レジス １３　　電子ビーム １４　　レジストパターン １５　　シリコン酸化膜 １００　　分離領域

Claims (4)

【特許請求の範囲】
1. 【請求項１】　　半導体シリコン基板の表面に感光性高
   分子物質からなるレジスト膜を塗布し、リソグラフィ技
   術を用いてレジストパターンを形成する工程と、前記レ
   ジストパターンをマスクとして、ドライエッチング技術
   を用いて前記半導体シリコン基板を逆テーパエッチング
   し、パターンを転写させる工程と、前記半導体シリコン
   基板を酸化雰囲気中において一定温度下で一定時間にわ
   たり加熱処理することによって、前記半導体シリコン基
   板の表面を薄い酸化膜に変化させ、パターンの内部に半
   導体シリコンを残す工程とを備えて成ることを特徴とす
   る半導体装置の製造方法。
2. 【請求項２】　　前記半導体シリコン基板とレジスト膜
   との間にシリコン酸化膜が形成されており、前記シリコ
   ン酸化膜をマスクとして前記半導体シリコン基板を逆テ
   ーパエッチングし、パターンを転写させることを特徴と
   する請求項１記載の半導体装置の製造方法。
3. 【請求項３】　　半導体シリコン基板の表面にシリコン
   窒化膜層を形成し、前記シリコン窒化膜層上に感光性高
   分子物質からなるレジスト膜を塗布する工程と、リソグ
   ラフィ技術を用いてレジストパターンを形成し、前記レ
   ジストパターンをマスクとして、前記シリコン窒化膜お
   よび半導体シリコン基板をエッチングしパターンを転写
   し、前記半導体シリコン基板を選択的に露出させる工程
   と、前記半導体シリコン基板上全面にシリコン窒化膜を
   堆積し、全面エッチングすることによって、再度前記半
   導体シリコン基板を選択的に露出させる工程と、前記パ
   ターンをマスクとして前記半導体シリコン基板の化学エ
   ッチングを行い、前記シリコン窒化膜を除去する工程と
   、前記半導体シリコン基板を酸化雰囲気中において一定
   温度下で一定時間にわたり加熱処理することによって、
   前記半導体シリコン基板表面を薄い酸化膜に変化させ、
   パターンの内部に半導体シリコンを残す工程とを備えて
   成ることを特徴とする半導体装置の製造方法。
4. 【請求項４】　　前記シリコン窒化膜がシリコン酸化膜
   であることを特徴とする請求項３記載の半導体装置の製
   造方法。