JP3684433B2 - 二重ゲート絶縁膜を有するゲート電極の形成方法 - Google Patents

二重ゲート絶縁膜を有するゲート電極の形成方法 Download PDF

Info

Publication number
JP3684433B2
JP3684433B2 JP27344598A JP27344598A JP3684433B2 JP 3684433 B2 JP3684433 B2 JP 3684433B2 JP 27344598 A JP27344598 A JP 27344598A JP 27344598 A JP27344598 A JP 27344598A JP 3684433 B2 JP3684433 B2 JP 3684433B2
Authority
JP
Japan
Prior art keywords
insulating film
film
pattern
semiconductor substrate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27344598A
Other languages
English (en)
Other versions
JPH11204654A (ja
Inventor
クォン ジャエ−スーン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JPH11204654A publication Critical patent/JPH11204654A/ja
Application granted granted Critical
Publication of JP3684433B2 publication Critical patent/JP3684433B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体素子の製造方法に係るもので、詳しくは、半導体基板の上面に厚さの相異する複数のゲート絶縁膜を形成した二重ゲート絶縁膜を有するゲート電極の形成方法に関する。
【０００２】
【従来の技術】
従来の二重ゲート絶縁膜を有するゲート電極の形成方法について、図面に基づいて説明する。
まず、図３(A) に示したように、半導体基板１の上面にシリコン酸化膜の第１絶縁膜２を熱酸化により形成し、該第１絶縁膜２の上面に感光膜３を形成する。
【０００３】
次いで、図３(B) に示したように、前記第１絶縁膜２の一部が露出するように前記感光膜３をエッチングして、感光膜パターン３a を形成する。
次いで、図３(C) に示したように、前記感光膜パターン３a をマスクとして前記第１絶縁膜２をパターニングし、第１絶縁膜パターン２a を形成した後、感光膜パターン３a を包含する半導体基板１をエッチング溶液に所定時間浸漬して感光膜パターン３a を除去する。
【０００４】
次いで、図３(D) に示したように、前記第１絶縁膜パターン２a を包含する半導体基板１の上面にシリコン酸化膜の第２絶縁膜４を形成し、該第２絶縁膜４の上面に導電膜５を形成する。
次いで、図３(E) に示したように、前記導電膜５、前記第１絶縁膜パターン２ａ及び第２絶縁膜４をエッチングしてパターニングすることにより、前記基板１の上面に厚さの相異する二つの絶縁膜６、４を有するゲート電極７を形成する。
【０００５】
【発明が解決しようとする課題】
しかしながら、このような二重ゲート絶縁膜を有するゲート電極の形成方法においては、ゲート絶縁膜の上面に感光膜をパターニングして除去するとき、該感光膜中のメタル及びカーボンの成分が下方のゲート絶縁膜中に含浸、拡散して、損傷を与えるため、厚さの相異するゲート絶縁膜を得ることが難しく、ゲート電極の信頼性を低下するという問題点がある。
【０００６】
そこで、本発明は、このような従来の課題に鑑みてなされたもので、感光膜中のメタル及びカーボンの成分のゲート絶縁膜中への含浸、拡散を防止すると共に、半導体基板の上面に段差を形成し、該段差を利用して厚さが相異する二重ゲート絶縁膜を正確に形成し、ゲート電極の信頼性を向上し得る二重ゲート絶縁膜を有するゲート電極の形成方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
請求項１に係る発明は、半導体基板の上面に第１絶縁膜及び第２絶縁膜を順次形成する工程と、前記第１絶縁膜の上面一部が露出されるように第２絶縁膜をエッチングして、第２絶縁膜パターンを形成する工程と、該第２絶縁膜パターンをマスクとして、前記露出された第１絶縁膜を選択的酸化成長させる工程と、前記第１絶縁膜及び第２絶縁膜パターンを除去して半導体基板の上面に段差を有する上段面側と下段面側とをそれぞれ形成する工程と、前記半導体基板の段差の上面に熱酸化法を施して第３絶縁膜を、該第３絶縁膜の上面に第１導電膜及び第４絶縁膜を順次形成する工程と、前記半導体基板の上段面側にのみマスクを施して、前記下段面上の第４絶縁膜、第１導電膜及び第３絶縁膜を順次エッチングして該下段面側を露出させ、上段面側のみに第３絶縁膜パターン、第１導電膜パターン及び第４絶縁膜パターンを順次形成する工程と、前記露出された半導体基板の下段面側の上面に熱酸化法を施して、前記第３絶縁膜よりも厚い第５絶縁膜を形成する工程と、前記第４絶縁膜パターン及び第５絶縁膜の上面に第２導電膜及び平坦化膜を順次形成する工程と、前記半導体基板上の上段面側の第２導電膜の上面が露出されるように前記平坦化膜をエッチバックする工程と、該エッチバックされた平坦化膜をマスクとして、前記第１導電膜パターンの上面が露出されるように、前記第２導電膜、平坦化膜及び第４絶縁膜パターンを順次エッチングする工程と、前記第３絶縁膜パターン、第５絶縁膜、第１導電膜パターン及び第２導電膜をエッチングして、半導体基板の上段面側及び下段面側の上面に二重ゲート絶縁膜を有するゲート電極を形成する工程と、を順次行うことを特徴とする。
【０００９】
請求項２に係る発明は、前記第４絶縁膜は、シリコン窒化膜であることを特徴とする。
【００１０】
請求項３に係る発明は、前記平坦化膜がＳＯＧ膜であることを特徴とする。
【００１１】
【発明の効果】
請求項１に係る発明によれば、半導体基板を選択的に酸化して、上面の高い上段面側と上面の低い下段面側を夫々形成し、各領域に厚さの相異する二つのゲート絶縁膜を選択的に熱酸化法を施して形成することにより、半導体基板の上面に複数のゲート電極を形成するとき、ゲート電極を構成する各ゲート絶縁膜の上面に直接感光膜を形成しないため、該各ゲート絶縁膜へのメタル及びカーボンの微粒子の含浸、拡散による損傷を防止しつつ、該各ゲート絶縁膜の厚さになるように形成することができるため、ゲート電極の信頼性が大いに向上する。また、請求項２に係る発明によれば、第４絶縁膜をシリコン窒化膜で形成したことにより、熱酸化工程を施して熱酸化膜の第５絶縁膜を形成する際に、第４絶縁膜の下への酸化膜の拡散を抑制することができる。そして、請求項３に係る発明によれば、平坦化膜をＳＯＧ膜としたことにより、ＳＯＧ液をスピンコートして形成することができる。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態について図面に基づいて説明する。
まず、図１(A) に示したように、半導体基板１０の上面にシリコン酸化膜を用いてパッド酸化膜の第１絶縁膜２０を形成し、該第１絶縁膜２０の上面にシリコン窒化膜の第２絶縁膜パターン３０を形成する。
【００１３】
次いで、図１(B) に示したように、該第２絶縁膜パターン３０をマスクとして露出された前記第１絶縁膜２０を選択的酸化成長（selective oxidation growth）させると、該選択的酸化成長は下方まで進行して第１絶縁膜２０にバーズビーク（Bird’s beak ）が形成される。次いで、図１(C) に示したように、前記第１絶縁膜２０及び第２絶縁膜パターン３０を除去して半導体基板１０の上面に段差を形成し、該段差を有する半導体基板１０の上面に熱酸化法によるシリコン酸化膜の第３絶縁膜４０、該第３絶縁膜４０上にポリシリコン膜の第１導電膜５０、該第１導電膜５０上にシリコン窒化膜の第４絶縁膜６０及び前記半導体基板の上段面側の前記第４絶縁膜６０上に前記感光膜パターン７０を順次形成する。
【００１４】
このとき、半導体基板１０の上面が高い部分を“上段面側１１”と称し、該上面が低い部分を“下段面側１２”と称す。
次いで、図１(D) に示したように、前記感光膜パターン７０をマスクとして、前記半導体基板１０の下段面側１２が露出されるまで、前記第４絶縁膜６０、第１導電膜５０及び第３絶縁膜４０を順次エッチングして、前記感光膜パターン７０を除去する。その結果、前記半導体基板１０の上段面側１１のみに第４絶縁膜パターン６０a 、第１導電膜パターン５０a 及び第３絶縁膜パターン４０a が順次形成され、前記半導体基板１０の下段面側１２の上面が露出される。
【００１５】
次いで、露出された半導体基板１０の下段面側１２の上面に、熱酸化工程を施して熱酸化膜の第５絶縁膜８０を形成するが、このとき、シリコン窒化膜の第４絶縁膜パターン６０ａは、熱酸化を施す際、他の部位への酸化膜の拡散を抑制する酸化防止膜の役割を担い、該前記第４絶縁膜パターン６０ａによりカバーされない前記第１導電層パターン５０ａの側面一部が酸化されて、酸化層（ゲート電極の形成のため、パターニングするとき除去される。）が形成され、前記第５絶縁膜８０は、第３絶縁膜パターン４０a よりも厚く形成される。
【００１６】
前記第５絶縁膜８０及び上段面側１１の第４絶縁膜パターン６０ａの上面にポリシリコンの第２導電膜９０を形成し、前記第２導電膜９０の上面にＳＯＧ膜の平坦化膜１００を形成する。
次いで、図２(A) に示したように、半導体基板１０の上段面側１１の第２導電膜９０の上面が露出されるように前記平坦化膜１００をエッチバックした後、該平坦化膜１００をマスクとして、図２(B) に示したように、前記第１導電膜パターン５０a の上面が露出されるように前記第２導電膜９０、平坦化膜１００及び第４絶縁膜パターン６０a を順次エッチングする。
【００１７】
次いで、図２(C) に示したように、第３絶縁膜パターン４０a 及び第１導電膜パターン５０a をエッチングして、半導体基板１０上の上段面側１１に夫々第１ゲート絶縁膜４０a 及び第１ゲート電極１１０を形成し、前記第５絶縁膜８０及び第２導電膜９０をエッチングして、半導体基板１０の上面の下段面側１２に、第２ゲート絶縁膜８０及び第２ゲート電極１２０を形成することにより、本発明に係る二重ゲート絶縁膜を有するゲート電極の形成方法を終了する。
【図面の簡単な説明】
【図１】本発明に係る二重ゲート絶縁膜を有するゲート電極の形成方法の前段工程を工程順に示した縦断面図
【図２】本発明に係る二重ゲート絶縁膜を有するゲート電極の形成方法の後段工程を工程順に示した縦断面図
【図３】従来の二重ゲート絶縁膜を有するゲート電極の形成方法を示した工程縦断面図
【符号の説明】
１：半導体基板 ３０：第２絶縁膜パターン
２：第１絶縁膜 ４０：第３絶縁膜（第１ゲート絶縁膜）
２a ：第１絶縁膜パターン ４０ a ：第３絶縁膜パターン
３：感光膜 ５０：第１導電膜
３a:感光膜パターン ５０a ：第１導電膜パターン
４：第２絶縁膜（第１ゲート絶縁膜） ６０：第４絶縁膜
５：第１導電膜 ６０a ：第４絶縁膜パターン
６：第２ゲート絶縁膜 ７０：感光膜パターン
７：第１導電膜（ゲート電極） ８０：第５絶縁膜（第２ゲート絶縁膜）
１０：半導体基板 ９０：第２導電膜
１１：上段面側 １００：平坦化膜
１２：下段面側 １１０：第１ゲート電極
２０：第１絶縁膜 １２０：第２ゲート電極

Claims (3)

  1. 半導体基板の上面に第１絶縁膜及び第２絶縁膜を順次形成する工程と、
    前記第１絶縁膜の上面一部が露出されるように第２絶縁膜をエッチングして、第２絶縁膜パターンを形成する工程と、
    該第２絶縁膜パターンをマスクとして、前記露出された第１絶縁膜を選択的酸化成長させる工程と、
    前記第１絶縁膜及び第２絶縁膜パターンを除去して半導体基板の上面に段差を有する上段面側と下段面側とをそれぞれ形成する工程と、
    前記半導体基板の段差の上面に熱酸化法を施して第３絶縁膜を、該第３絶縁膜の上面に第１導電膜及び第４絶縁膜を順次形成する工程と、
    前記半導体基板の上段面側にのみマスクを施して、前記下段面上の第４絶縁膜、第１導電膜及び第３絶縁膜を順次エッチングして該下段面側を露出させ、上段面側のみに第３絶縁膜パターン、第１導電膜パターン及び第４絶縁膜パターンを順次形成する工程と、
    前記露出された半導体基板の下段面側の上面に熱酸化法を施して、前記第３絶縁膜よりも厚い第５絶縁膜を形成する工程と、
    前記第４絶縁膜パターン及び第５絶縁膜の上面に第２導電膜及び平坦化膜を順次形成する工程と、
    前記半導体基板上の上段面側の第２導電膜の上面が露出されるように前記平坦化膜をエッチバックする工程と、
    該エッチバックされた平坦化膜をマスクとして、前記第１導電膜パターンの上面が露出されるように、前記第２導電膜、平坦化膜及び第４絶縁膜パターンを順次エッチングする工程と、
    前記第３絶縁膜パターン、第５絶縁膜、第１導電膜パターン及び第２導電膜をエッチングして、半導体基板の上段面側及び下段面側の上面に二重ゲート絶縁膜を有するゲート電極を形成する工程と、を順次行うことを特徴とする二重ゲート絶縁膜を有するゲート電極の形成方法。
  2. 前記第４絶縁膜は、シリコン窒化膜であることを特徴とする請求項１記載の二重ゲート絶縁膜を有するゲート電極の形成方法。
  3. 前記平坦化膜は、ＳＯＧ膜であることを特徴とする請求項１記載の二重ゲート絶縁膜を有するゲート電極の形成方法。
JP27344598A 1997-12-29 1998-09-28 二重ゲート絶縁膜を有するゲート電極の形成方法 Expired - Fee Related JP3684433B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR76817/1997 1997-12-29
KR1019970076817A KR100253394B1 (ko) 1997-12-29 1997-12-29 듀얼 게이트절연막을 가지는 게이트전극의 제조방법

Publications (2)

Publication Number Publication Date
JPH11204654A JPH11204654A (ja) 1999-07-30
JP3684433B2 true JP3684433B2 (ja) 2005-08-17

Family

ID=19529347

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27344598A Expired - Fee Related JP3684433B2 (ja) 1997-12-29 1998-09-28 二重ゲート絶縁膜を有するゲート電極の形成方法

Country Status (3)

Country Link
US (1) US6194257B1 (ja)
JP (1) JP3684433B2 (ja)
KR (1) KR100253394B1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002164439A (ja) * 2000-11-24 2002-06-07 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JP2003152102A (ja) * 2001-11-15 2003-05-23 Hitachi Ltd 半導体集積回路装置の製造方法
CN100334732C (zh) * 2001-11-30 2007-08-29 株式会社瑞萨科技 半导体集成电路器件及其制造方法
US20060011949A1 (en) * 2004-07-18 2006-01-19 Chih-Wei Yang Metal-gate cmos device and fabrication method of making same
KR100865365B1 (ko) * 2005-01-12 2008-10-24 샤프 가부시키가이샤 반도체 장치의 제조방법 및 반도체 장치
DE102005004708B4 (de) * 2005-02-02 2006-11-02 Atmel Germany Gmbh Verfahren zur Herstellung integrierter Schaltkreise mit mindestens einem Silizium-Germanium-Heterobipolartransistor
JP4505349B2 (ja) * 2005-02-28 2010-07-21 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
US7364997B2 (en) * 2005-07-07 2008-04-29 Micron Technology, Inc. Methods of forming integrated circuitry and methods of forming local interconnects
US7671421B2 (en) 2006-05-31 2010-03-02 International Business Machines Corporation CMOS structure and method for fabrication thereof using multiple crystallographic orientations and gate materials

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56120166A (en) * 1980-02-27 1981-09-21 Hitachi Ltd Semiconductor ic device and manufacture thereof
US4516316A (en) * 1984-03-27 1985-05-14 Advanced Micro Devices, Inc. Method of making improved twin wells for CMOS devices by controlling spatial separation
JPH0821682B2 (ja) * 1987-04-24 1996-03-04 株式会社日立製作所 半導体装置の製造方法
KR950005464B1 (ko) * 1992-02-25 1995-05-24 삼성전자주식회사 반도체장치의 제조방법
JPH05308128A (ja) 1992-04-30 1993-11-19 Fuji Electric Co Ltd 半導体装置およびその製造方法
KR0136935B1 (ko) * 1994-04-21 1998-04-24 문정환 메모리 소자의 제조방법
JP3532625B2 (ja) * 1994-10-06 2004-05-31 東芝マイクロエレクトロニクス株式会社 半導体装置の製造方法
US5595922A (en) * 1994-10-28 1997-01-21 Texas Instruments Process for thickening selective gate oxide regions
US5502009A (en) * 1995-02-16 1996-03-26 United Microelectronics Corp. Method for fabricating gate oxide layers of different thicknesses
JP3323051B2 (ja) * 1995-04-26 2002-09-09 シャープ株式会社 半導体装置の製造方法
JP3243151B2 (ja) * 1995-06-01 2002-01-07 東芝マイクロエレクトロニクス株式会社 半導体装置の製造方法
US5866445A (en) * 1997-07-11 1999-02-02 Texas Instruments Incorporated High density CMOS circuit with split gate oxide
US5989962A (en) * 1997-09-26 1999-11-23 Texas Instruments Incorporated Semiconductor device having dual gate and method of formation
US5960289A (en) * 1998-06-22 1999-09-28 Motorola, Inc. Method for making a dual-thickness gate oxide layer using a nitride/oxide composite region

Also Published As

Publication number Publication date
US6194257B1 (en) 2001-02-27
KR19990056800A (ko) 1999-07-15
KR100253394B1 (ko) 2000-04-15
JPH11204654A (ja) 1999-07-30

Similar Documents

Publication Publication Date Title
KR100359780B1 (ko) 반도체 소자의 제조방법
US5776821A (en) Method for forming a reduced width gate electrode
JP3684433B2 (ja) 二重ゲート絶縁膜を有するゲート電極の形成方法
JP3229550B2 (ja) Ｔ型ゲート電極の重畳方法およびｔ型低抵抗金属の重畳方法
JPH0669351A (ja) 多層金属配線構造のコンタクトの製造方法
JPH10247661A (ja) ボンディング用構造の形成方法
KR0182176B1 (ko) 반도체 소자의 접촉부 제조 공정
JPH0231448A (ja) 半導体装置の製造方法
KR0124637B1 (ko) 반도체소자의 격리막 형성방법
JP3285147B2 (ja) 微細コンタクト及びビアホールの形成方法
JPH0621432A (ja) 半導体装置の製造方法
KR100221633B1 (ko) 소자격리 방법
JPS63102340A (ja) 半導体装置の製造方法
KR960008563B1 (ko) 더블 스페이서를 이용한 반도체 소자의 미세 콘택홀 형성방법
JPH0418691B2 (ja)
JPH07147323A (ja) 半導体装置の製造方法
JPS58182228A (ja) 半導体装置の製造方法
JPS6279625A (ja) 半導体装置の製造方法
JPH0817909A (ja) 半導体装置の製造方法
JPH0286130A (ja) 半導体装置の製造方法
KR19980046320A (ko) 반도체 소자 제조 방법
JPS61224425A (ja) 半導体装置のパタ−ン形成方法
JPH05175344A (ja) 半導体装置の製造方法
JPH06151605A (ja) 半導体装置の製造方法
JPH0870040A (ja) 絶縁保護膜パターン形成方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041102

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050201

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050413

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050506

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050509

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080610

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090610

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100610

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110610

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120610

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130610

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees