JPS6097675A - 自己整合形ゲートを備えた薄膜トランジスタの製造法 - Google Patents

自己整合形ゲートを備えた薄膜トランジスタの製造法

Info

Publication number
JPS6097675A
JPS6097675A JP59212797A JP21279784A JPS6097675A JP S6097675 A JPS6097675 A JP S6097675A JP 59212797 A JP59212797 A JP 59212797A JP 21279784 A JP21279784 A JP 21279784A JP S6097675 A JPS6097675 A JP S6097675A
Authority
JP
Japan
Prior art keywords
layer
grid
transistor
resin
coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59212797A
Other languages
English (en)
Other versions
JPH0523057B2 (ja
Inventor
アンドレ・シエネーバ‐ポール
ベルナール・デイエム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of JPS6097675A publication Critical patent/JPS6097675A/ja
Publication of JPH0523057B2 publication Critical patent/JPH0523057B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651Silicon transistors
    • H01L29/7866Non-monocrystalline silicon transistors
    • H01L29/78663Amorphous silicon transistors
    • H01L29/78669Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/091Laser beam processing of fets
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/942Masking
    • Y10S438/948Radiation resist
    • Y10S438/949Energy beam treating radiation resist on semiconductor

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、自動調心性グリッドを備えた薄膜、トラン・
クスタの製造法に関する。
本発明に心とづき、特に、偏平な液晶スクリーンの能動
マトリックス、フォトダイオードのマトリックス、即ち
、一般的に云えば、マトリックス形状の多重コンポーネ
ントおよび電荷結合デ、qイス(CCD)−の作成に役
立つ薄膜半導体コンポーネントを製造できる。
薄膜トランジスタの公知の各種の製造法(特に、マスク
を使用する写真平版法、マスクを使用するcase半導
体の蒸着法)の場合、トランジスタのグリシPをトラン
・クスタのソースおよびドレイン〒被覆しなければなら
ない。この被覆に伴い、トランジスタJチャンネ・・長
さの減少とともに増加する寄生容量が生ずる。この寄生
容量は、非晶質水素化ケイ素に形成した薄膜トランジス
タの機能に対して特に有害である。例数ならば、特に、
上記コンポーネントを液晶表示装置に使用した場合、こ
の寄生容量によって、コンポーネントの応答時間および
 電圧レベルがWl:容できないほど増大されるからで
ある。
最近、トランジスタのグリッドをトラン・クスタのドレ
インおよびソースに調心でき、従って、被覆容量をほぼ
完全に抑制できる、薄膜トラン・ジスタの新規の製造法
が提案されている。この種の方法は、LEEE Ele
ctron Device Letters。
Vol、EDL3.A7 (1982年7月)のT 、
’Kodam aの論文゛非晶質シリコン薄膜トランジ
スタの自動調心法”に記載されている。
残念ながら、この新規の方法は、′a、雑すぎて、薄膜
トランジスタの量産には利用できない。府に、この方法
は、多数の工程から成り、更に、非晶質氷水化ケイ素層
のレベルにおけるインターフェース、即ち、コン月?−
ネントの最終機能に有害なインターフェースの煩瑣な横
歪工程を必要とする(因みに、インターフェースが不良
であると、寄生チャンネルなどが生ずる)。史に、この
方法で作製したトラン・クスタは、 ゛電気的に”共面
ではない。即ち、トランジスタのチャンネル、ドレイン
およびソースが、同一面内にない。
本発明の対象は、正に、上記欠点を排除でさる薄膜トラ
ンジスタ製造法である。本発明にもとづき、特に、トラ
ンジスタのグリッドをトランジスタのドレインおよびノ
ースに調心でき、従って、非晶質水素化ケイ素層のイン
ターフェースを抑制できる。更に、得られたトラン、ジ
スタの構造は、”電気的に”共面である。
更に詳細に云えば、本発明の対象は、(a)ガラス基体
上にトランジスタのグリッドを形成する工程と、(b)
基体およびグリッドに絶縁看ヲ被孜する工程と、(C)
絶縁層に非晶質の水素化ケイ素の厚い層を被覆する工程
と、(d)ケイ素層に、550nm、l:9も大きい波
長を有する光に感する感光性ポジ形樹脂層を被覆する工
程と、(e)グリッドを照射マスクとして利用して基体
を介して樹脂層を照射する工程と、(f)樹脂ノーを現
像して上記樹脂層の被照射層を除去する工程と、(g)
残存樹脂層をエツチングマスクとして利用して、絶縁層
が露出するまでケイ素層をエツチングする工程と、(h
)トランジスタの電気接点、ソースおよびドレインを形
成する工程と、(i)残存樹脂層を除去する工程とから
成る、2自動調心性グリツドを備えた薄膜トランジスタ
の製造法である。
非晶質水素化ケイ素層の厚さが150〜300nm(1
,500A〜6,0OOA)であれば有利である。
上述の製品に使用した層厚、よりも厚い非晶質水素化ケ
イ累j−を使用すれば、上記り゛イ索)iのレベルにお
けるインターフェースの問題を避けることができる。即
ち、電気的に共面の構造を得ることができる。
感光性樹脂は、600rlL のオーダの波長を有する
可視光に感するのか好ましい。
550nmよりも大きい、好ましくは、600 n W
tのオーダの波長を有する光に感する感光樹脂を欧州す
れば、感光性樹脂の不溶化時間を、紫外光に感する樹脂
に比して、少くとも1イ。に減少でさる。
本発明の好ましい実施例にもとづき、本方法は、工程(
8)の後ろに、構造ユニットにn+形の非晶質ケイ素層
を被覆する工程と、n十形ケイ素層に導電層を被覆する
工程と、導電層および♂形ケイ素層の、グリッドの範囲
にある部分を除去する工程と、写真平版法によって導電
層にソースおよびドレインを形成する工程とを含む。
導電層をクロム層から構成し、絶縁層を酸化ケイ素層か
ら構成すれば、有利である。
実施例を示す添付め図面を参照して以下に本発明の詳細
な説明する。
第1図に示した如く、本製造法の第1工程では、公知の
写真平版法(マスキングおよびエツチング)を使用して
、ガラス基体2上にトランジスタのグリッド4を形成す
る。このグリッド4は、厚さが、例エバ、100100
n、0OOX) であり、クロム力ら構成するのが好ま
しい。
次いで、基体2およびトランジスタのグリッド4に、好
ましくは、・酸化ケイ素から成る、絶縁層6を被覆する
。この絶縁層は、厚さが、例えば、100’nm(1,
000大)であり、低圧または真空蒸着法によって作成
でき、あるいは、放電装置において5tH4ガス102
ガス混岑′物7な使用してグロー放電法によって形成で
きる。
次いで、絶縁層6に、非晶質水素化ケイ素の厚い、有利
には、150〜300nm(1,500〜3,0OOX
)の範囲の厚さを有する層8を被覆する。ケイ素層a)
厚さは、150 n rn (1* 500A ) ノ
近傍K アルツカ好ましい。このケイ素層ば、SiH4
ガスを使用してグロー放電によって作製できる。
本方法の次の工程では、厚い非晶質ケイ素層8に、55
0nmよりも太きい、例えば、600〜700nmの波
長を有する光に感する感光性ポジ形樹脂層10を被覆す
る。この樹脂層は、特に、遠心法によって被覆できる。
樹脂としては、HUNT社からMPR204として市販
されている如き、フェノールホルムアルデヒド基梢脂を
使用できる。
次し・で、第2図に示した如く、基体2をブ「して感光
性樹脂層10を照射する。この場合、グリッド4が、照
射マスクとして役立つ。可視光に感する樹脂を使用すれ
ば一照射時間を短縮できる。樹脂層の現像時、上記層の
うちトランジスタのグリッドの範囲にあるゾーン10a
のみが保持され、照射されたゾーンは除去される。
本方法の次の工程では、特に、六フッ化硫黄プラズマを
使用して、非晶質水素化ケイ素N8をエツチングする。
この場合、残存樹脂10aが、エツチングマスクとして
役立つ。
次いで、第6図に示した如く、構造ユニットに、場合に
よっては、水素化した、厚さが1例えば、sOnm(s
oOX)の非晶質のn+十形イ素層12を被覆する。非
晶質木葉化ケイ素と同一の方法で被覆したこのケイ素層
12によって、トランジスタのソースおよびドレインの
オーム性接点を作成できる。次いで、この層12に、好
ましくはクロムから成る、導電層14を被覆する。この
導電J@14は、厚すカ、例エバー 150nm(1,
500X) テあり、例えば、真空蒸着法またはスプレ
ー法によって作成できる。
11リフト−オフ(Lift−off)”なる名柄で知
られてる方法によって、トランジスタのグリッド4およ
び残存樹脂10aの範囲にある導電層およびn+十形イ
素層12の部分を除去する。次いで、公知の写真平版法
(マスキングおよびエツチング)によって、導電層14
の残存部分にトランジスタのソースおよびドレインを作
成する。
上述の方法にもとづき、非晶賀水素化ケイ素を使用する
ので、トランジスタのソースおよびドレインに対して自
動調心されたグリッドを得ることができる。
更に、MOS)ランジスタの場合と同様、トランジスタ
のチャンネル、ドレインおよびソースが同一面内にある
°′電気的に”′共面の構造が得られる。
かくして、トランジスタのアクセス抵抗を限定でき一公
知のトランジスタとは異なり、トランジスタのチャンネ
ルを直接にアクセスできる。
更に、本発明に係る方法は、実施し易(、クリチルカル
な工程を含んでいない。
【図面の簡単な説明】
第1〜4図は、本発明に係る方法の各工程な示す図面で
ある。 2・・・ガラス基体、 4・・・トランジスタのグリッ
ド。 6・・・絶縁層、 8・・・水素化ケイ素層、10・・
・感光性樹脂層、10a・・・残存樹脂層 、−CJ h寸

Claims (1)

  1. 【特許請求の範囲】 1)(a)ガラス基体(2)上にトランジスタのグリッ
    ド(4)を形成する工程と、(b)基体(2)およびグ
    リッド(4)に絶縁層(6)を被覆する工程と、(c)
    絶縁層(6)に非晶質の水素化ケイ素の厚い層(8)を
    被覆する工程と、(d)ケイ素層に、550μmよシも
    大きい波長を有する光に感じる感光性ポジ形樹脂層(1
    0)を被覆する工程と、(e)グリッド(4)を照射マ
    スクとして利用して基体(2)を介して樹脂層(10)
    を照射する工程と、(f)樹脂7t!t(10)を現像
    して上記樹脂層の被照射ゾーンを除去する工程と、(g
    )残存樹脂層(10a)をエツチングマスクとして利用
    して、絶縁層(6)が露出するまでケイ累層(8)をエ
    ツチングする工程と、(11) )ランジスタの電気接
    点、ソースおよびドレインを形成iる工程と、(i)残
    存樹脂層(10a)を除去する工程とから成る、自動調
    心性グリッドを備えた薄膜トラン・クスタの製造法。 2)非晶質水素化ケイ素/−(8)の厚さ力1,150
    〜る口Qnm’?%あることを特徴とするt=g+g請
    求の範囲第1項記載の製造法。 6)感光性樹脂が、60Q、nmのオーダの波長を有す
    る光に感することを特徴とする特許d請求の範囲第1項
    および第2項記載の製造法。 4)工程(g)の後に、構造ユニット(構造体全体)に
    ?形の非晶質ケイ素層(12)を被覆する工程と、n+
    形ケイ素層(j2)に導電層(14)を被覆する工場1
    i(i4)内にソースおよびドレインを形成する工程と
    を含むことをli?徴とする特許請求の範囲第1〜6項
    の1つに記載の製造法。 5)導電層(14)が、クロム層であることを特徴とす
    る特許請求の範囲第4項記載の製造法。 6)絶縁層が、酸化ケイ素層であることを特徴とする特
    許請求の範囲第1〜5項の1つりこ≧上載の製造法。
JP59212797A 1983-10-12 1984-10-12 自己整合形ゲートを備えた薄膜トランジスタの製造法 Granted JPS6097675A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8316203 1983-10-12
FR8316203A FR2553579B1 (fr) 1983-10-12 1983-10-12 Procede de fabrication d'un transistor en film mince a grille auto-alignee

Publications (2)

Publication Number Publication Date
JPS6097675A true JPS6097675A (ja) 1985-05-31
JPH0523057B2 JPH0523057B2 (ja) 1993-03-31

Family

ID=9293041

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59212797A Granted JPS6097675A (ja) 1983-10-12 1984-10-12 自己整合形ゲートを備えた薄膜トランジスタの製造法

Country Status (5)

Country Link
US (1) US4587720A (ja)
EP (1) EP0139585B1 (ja)
JP (1) JPS6097675A (ja)
DE (1) DE3464442D1 (ja)
FR (1) FR2553579B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62140467A (ja) * 1985-12-13 1987-06-24 Sharp Corp 薄膜トランジスタの製造方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6784033B1 (en) * 1984-02-15 2004-08-31 Semiconductor Energy Laboratory Co., Ltd. Method for the manufacture of an insulated gate field effect semiconductor device
JPH0752776B2 (ja) * 1985-01-24 1995-06-05 シャープ株式会社 薄膜トランジスタおよびその製造法
FR2590409B1 (fr) * 1985-11-15 1987-12-11 Commissariat Energie Atomique Procede de fabrication d'un transistor en couches minces a grille auto-alignee par rapport au drain et a la source de celui-ci et transistor obtenu par le procede
FR2590406B1 (fr) * 1985-11-15 1988-10-28 Commissariat Energie Atomique Procede de fabrication d'un transistor en couches minces a grille auto-alignee par rapport au drain et a la source de celui-ci
FR2593327B1 (fr) * 1986-01-23 1988-10-28 Commissariat Energie Atomique Procede de fabrication d'un transistor en couches minces utilisant deux ou trois niveaux de masquage
JPS62291067A (ja) * 1986-06-10 1987-12-17 Nec Corp 薄膜トランジスタの製造方法
EP0251563A3 (en) * 1986-06-17 1991-01-09 Tokyo Electric Co. Ltd. Photoelectric conversion device
US4678542A (en) * 1986-07-25 1987-07-07 Energy Conversion Devices, Inc. Self-alignment process for thin film diode array fabrication
DE3752301T2 (de) 1986-11-29 2000-03-23 Sharp Kk Verfahren zur Herstellung eines Dünnschichttransistors
US4918504A (en) * 1987-07-31 1990-04-17 Nippon Telegraph And Telephone Corporation Active matrix cell
JPH01173650A (ja) * 1987-12-26 1989-07-10 Seikosha Co Ltd 非晶質シリコン薄膜トランジスタの製造方法
US5173753A (en) * 1989-08-10 1992-12-22 Industrial Technology Research Institute Inverted coplanar amorphous silicon thin film transistor which provides small contact capacitance and resistance
US5010027A (en) * 1990-03-21 1991-04-23 General Electric Company Method for fabricating a self-aligned thin-film transistor utilizing planarization and back-side photoresist exposure
KR940008227B1 (ko) * 1991-08-27 1994-09-08 주식회사 금성사 박막 트랜지스터 제조방법
US5597747A (en) * 1995-12-15 1997-01-28 Industrial Technology Research Institute Method of making inverted thin film transistor using backsick exposure and negative photoresist
GB9606083D0 (en) * 1996-03-22 1996-05-22 Philips Electronics Nv Electronic device manufacture
JP2005235860A (ja) * 2004-02-17 2005-09-02 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US7527994B2 (en) * 2004-09-01 2009-05-05 Honeywell International Inc. Amorphous silicon thin-film transistors and methods of making the same
KR101769612B1 (ko) * 2010-12-10 2017-08-21 삼성디스플레이 주식회사 기판 평탄화 방법
US10679847B2 (en) 2018-03-01 2020-06-09 International Business Machines Corporation Self-aligned spacerless thin film transistor

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56165371A (en) * 1980-05-26 1981-12-18 Shunpei Yamazaki Semiconductor device
US4380864A (en) * 1981-07-27 1983-04-26 The United States Of America As Represented By The Secretary Of The Air Force Method for providing in-situ non-destructive monitoring of semiconductors during laser annealing process
US4404731A (en) * 1981-10-01 1983-09-20 Xerox Corporation Method of forming a thin film transistor
JPS58170067A (ja) * 1982-03-31 1983-10-06 Fujitsu Ltd 薄膜トランジスタの製造方法
US4456490A (en) * 1983-03-09 1984-06-26 Westinghouse Electric Corp. Laser annealing of MIS devices by back surface laser treatment

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62140467A (ja) * 1985-12-13 1987-06-24 Sharp Corp 薄膜トランジスタの製造方法

Also Published As

Publication number Publication date
EP0139585A1 (fr) 1985-05-02
FR2553579A1 (fr) 1985-04-19
US4587720A (en) 1986-05-13
JPH0523057B2 (ja) 1993-03-31
EP0139585B1 (fr) 1987-06-24
DE3464442D1 (en) 1987-07-30
FR2553579B1 (fr) 1985-12-27

Similar Documents

Publication Publication Date Title
JPS6097675A (ja) 自己整合形ゲートを備えた薄膜トランジスタの製造法
US4715930A (en) Process for producing by sloping etching a thin film transistor with a self-aligned gate with respect to the drain and source thereof
JPS60116135A (ja) エツチ可能層に対する非共面的表面の形成方法及び薄膜電界効果トランジスタの形成方法
JPH01500946A (ja) 電界効果トランジスタ用tゲート電極およびそれを形成する電界効果トランジスタ
JPS61230186A (ja) 平坦な電気光学デイスプレイスクリーン用の非線形制御素子の組立て法及び同方法による平坦なスクリーン
JPS6110279A (ja) 薄膜電界効果トランジスタの製造方法およびその方法によつて得られるトランジスタ
JPH0618215B2 (ja) 薄膜トランジスタの製造方法
US4654295A (en) Method of making short channel thin film field effect transistor
JPH0612780B2 (ja) 薄膜トランジスタアレイの製造法
JPH03116737A (ja) 半導体装置の製造方法
JPH07312426A (ja) 薄膜トランジスタおよびその製造方法
CN111192855A (zh) 一种阵列基板的制造方法、显示面板及显示装置
JP2838943B2 (ja) 薄膜トランジスタの製造方法
US20240063058A1 (en) Method for producing an individualization zone of an integrated circuit
JP3304263B2 (ja) Itoのパターニング方法
JPH02295132A (ja) 薄膜トランジスタの製造方法
KR100333370B1 (ko) 반도체 소자의 제조 방법
JPS6143484A (ja) 半導体装置の電極形成方法
JPH0864931A (ja) 電子部品の微細電極形成方法
JPS6029921B2 (ja) 回折格子作製方法
SU841071A1 (ru) Способ изготовлени тонкопленочныхСХЕМ
JPS61283119A (ja) コンタクトホ−ルの形成方法
JPS60121611A (ja) 透明電極の製造方法
JPS56129324A (en) Manufacture of semiconductor device
JPH04199633A (ja) ダイオードの製造方法