JPH04199633A - ダイオードの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、ダイオードの製造方法に関し、さらに詳細に
は、半導体薄膜を同種の金属で形成された上下電極層で
挾んだ形状のダイオードの製造方法に関するものである
。

（従来の技術） 上記の種類のダイオードは、従来、例えば、第２図に示
したような、フォトリソエツチング法によって製造され
ている。

すなわち、第２図（ｉ）に示したように、ガラス基板１
０上に抵抗体層１】を形成し、その上に、所定の金属あ
るいは合金からなる下部電極層１２、半導体層１３、前
記下部電極層と同じ材料からなる上部電極層１４、所定
のパターンのレジスト層１５を順に形成する。次いで、
第２図（ｉｉ）に示したように、上記所定のパターンの
レジスト層１５をマスクとして、上記上部電極層１４を
例えばウェットエツチング法によりエツチングする。続
いて、第２図（ｉｉｉ　）に示したように、上記レジス
ト層１５をマスクとして、半導体層１３を、例えばドラ
イエツチング法によりエツチングする。最後に、上記レ
ジスト層１５をマスクとして、第２図（１ｖ）に示した
ように、下部電極層１２を例えば再びウェットエツチン
グ法によりエツチングして、ダイオードを形成する。

（発明が解決しようとする課題） しかしながら、上記のように、上部電極と下部電極を同
種金属で形成した場合には、下部電極層のエツチングの
際に、このエツチングは、上部電極層の平面方向にも進
むため、第２図（１ｖ）に示したように、上部電極のエ
ツジ１６が半導体層から突き出た状態となってしまう。

この突き出した上部電極のエツジ部分は、最後には第２
図（ｖ）に示したように、折れて垂れ下がり、下部電極
または半導体層の側面に接触し、不良を生ずるおそれが
あった。

さて、上記不良から回避するためには、上記上部電極の
突き出したエツジ部分を、第２図（ｖｌ）に示したよう
に、エツチングしてしまうまで、下部電極層のエツチン
グを超過して行う方法が考えられるが、この方法を採る
と、同図に示したように、今度は、半導体層の下部が外
方に突き出した形態となり、第２図（ｖｉｉ）に示した
ように、この突き出した部分１７が折れ曲がって、垂れ
下がったり、垂離を起こして、不良の原因となるおそれ
があった。

なお、異方性エツチングを採用すれば、これらの不良は
防止できる。しかし、異方性エツチング性置としてＲＩ
Ｅ装置が知られているが、これを用いると、選択エツチ
ング性が不十分なため、プロセスの自由度が低くなった
り、また、ダイオードへのダメージが大きく、特にダイ
オードの逆方向電流を増大させたり、更に、装置が高価
であるため、結果として製品のコストが高くなってしま
うという問題がある。

そこで、本発明は、簡単な方法で、上記不良を回避する
ことができるダイオードの製造方法を提供することを目
的とするものである。

（課題を解決するための手段） 本発明のダイオードの製造方法は、所定の金属あるいは
合金からなる下部電極層、半導体層、上記下部電極層と
同種材料からなる上部電極層を順に形成し、上部電極上
に所定のパターンのレジスト層を形成し、上記レジスト
層をマスクとして、上記上部電極層をエツチングし、上
記レジスト層をマスクとして、上記半導体薄膜をエツチ
ングし、続いて、上記下部電極層をエツチングする前に
、上記レジスト層をライトアラソングし、最後にこのア
ッシングされたレジスト層をマスクとして、下部電極を
エツチングすることを特徴とするものである。

（作用） 本発明のダイオードの製造方法においては、レジスト層
の上記ライトアラソングにより、上記上部電極層のレジ
スト層の幅が狭くなるために、下部電極をエツチング中
に、上部電極の突き出したエツジ部分がエツチングされ
やすくなり、下部電極のエツチングを超過させることな
しに、上部電極の突き出しエツジ部分を容易に除去する
ことができる。

（実施例） 以下、添付図面を参照しつつ、本発明の好ましい実施例
によるダイオードの製造方法を詳細に説明する。

まず、第１図（ｉ）に示すように、ガラス製の絶縁基板
１上に、抵抗層２と、下部電極３と、Ｎ型の水素化卵質
シリコン膜すなわちＮ型膜、Ｉ型（真性半導体）の水素
化卵質シリコン膜すなわちＩ型膜、およびＰ型の水素化
非晶質ンリコン膜すなわちＰ型膜からなる半導体層４と
、上部電極５とを順に形成した。

上記各層の形成方法を以下詳細に説明する。

上記抵抗層２は、Ｔ　ａ　Ｓ　ｉ　０２サーメントをタ
ーゲットとしたＲＦスパッタにより０．１μｍ成膜して
形成した。上記上部電極層５と下部電極層３は、クロム
（Ｃ「）を膜厚１０００人にスパッタリングすることに
より形成した。

上記Ｎ型膜、Ｉ型膜、およびＰ型膜は、グロー放電法に
よりそれぞれ形成した。詳しくは、Ｎ型膜は、ＳｉＨ＜
、ＰＨｓおよびＨ２の混合ガスを用いて、約３００人の
膜厚に形成し、Ｐ（リン）のドープ量を０，６％とした
。Ｉ型膜は、ＳｉＨ４、Ｈ２の混合ガスを用いて、膜厚
約５０００人に形成し、導電型決定不純物は勿論添加し
なかった。Ｐ型膜は、Ｓ　ＩＨ−、Ｂ−Ｈ６、Ｈ２の混
合ガスを用いて、約３００人の膜厚に形成し、Ｂ（ボロ
ン）のドープ量を０．６％とした。

次に、フォトリソ法により、所定パターンのレジスト層
６を形成した。レジスト層厚を４μｍとし、露光を不足
ぎみにして、現像を超過させると、第１図（ｉ）に示す
ように、幅１０μｍ程度の傾斜部７を持ったレジスト層
となる。

次いで、レジスト層６をマスクとして、上部電極層５を
、ウェットエツチング法によって第１図（１１）に示す
ようにエツチングした。このウェットエツチングは、硝
酸第２セリウムアンモンを主成分とするエッチャントに
、室温にてデイツプすることにより行った。

次に、上記Ｎ型膜、Ｉ型膜、およびＰ型膜からなる半導
体層４を、レジスト層６をマスクとして、第１図（ｉｉ
ｉ　）に示すようにドライエツチング法によりエツチン
グした。なお、このドライエツチングは、ＣＦ　４およ
び０□５％の混合ガスをドライエツチング装置に導入し
、圧力０．　６　　Ｔｏｒｒに保持し、高周波電力１０
０Ｗを４分間印加することによって行った。

この半導体層４部分のエツチングは、深さ方向く縦方向
）に進行すると同時に平面方向（横方向）にも進行する
。その結果、上部電極５に、第１図（ｉｉｉ　）に示さ
れているように、その周辺に突出エツジ部５ａが生じる
。

次に、レジスト層６を、第１図（１ｖ）に示すように、
ライトアラソングにより、周囲から約２μｍ程エツチン
グする。このアラソングされた部分を、符号８で示した
。このアラソングは、湿った空気をアラソング装置に導
入し、圧力０．　７　　Ｔｏｒｒに保持し、高周波電力
５００Ｗを２０分間印加することによって行った。

続いて、アラソングされたレジスト層６をマスクとして
、第１図（ｖ）に示すように、下部電極層３をエツチン
グした。エンチャントは、上記Ｃ「エッチャントを用い
た。

最後に、レジスト層を剥離して、第１図（Ｖ］）に示し
たようなダイオードＤを得た。

（発明の効果） 以上説明した本発明のダイオードの製造方法によれば、
下部電極のエツチングの前に、レジスト層のライトアラ
ソングを行うようにしたので、上部電極や半導体層のエ
ツジに突出部が形成され、それが垂れ下がって、他の電
極や半導体層に触れて不良が生じるのを防止することが
できる。

【図面の簡単な説明】 １ｇ１図（ｉ）、（１１）、（ｉｉｉ　）、（１ｖ）、
（■）、（ｖｌ）は、本発明の実施例によるダイオード
の製造方法を説明する説明図、 第２図（ｉ）、（ｉｉ）、（ｉｉｉ　）、（１ｖ）、（
Ｖ）、（ｖｉ）、（ｖｊ）は、従来のダイオードの製造
方法を説明する説明図である。 １　　絶縁基板、２　　抵抗層、３　　下部電極、４　
　半導体層、５　　上部電極、６　　レジスト層。 外３名 第１図 第２ｒＩＡ

Claims (1)

【特許請求の範囲】
1. 　所定の金属あるいは合金からなる下部電極層、半導体
   層、前記下部電極層と同種材料からなる上部電極層を順
   に形成し、上部電極上に所定のパターンのレジスト層を
   形成し、前記レジスト層をマスクとして、前記上部電極
   層をエッチングし、前記レジスト層をマスクとして、前
   記半導体薄膜をエッチングし、続いて、前記下部電極層
   をエッチングする前に、前記レジスト層をライトアッシ
   ングし、最後にこのアッシングされたレジスト層をマス
   クとして、下部電極をエッチングすることを特徴とする
   ダイオードの製造方法。