KR0156221B1 - 반도체장치의 콘택형성방법 - Google Patents

Abstract

본 발명은 반도체장치의 콘택형성방법에 관한 것으로 에피택셜층을 이용하여 콘택저항을 감소시킨 반도체장치의 콘택형성방법에 관한 것이다.

본 발명은 반도체기판상에 제 1 폭의 콘택홀을 갖는 제 1 절연막을 형성하는 공정과, 상기 기판을 씨드층으로하여 상기 콘택홀내에 에피택셜층을 성장시키는 공정과, 상기 에피택셜층이 노출되도록 상기 제 1 폭의 콘택홀보다 더 큰 제 2 폭의 콘택홀을 갖는 제 2 절연막을 형성하는 공정과, 상기 제 2 절연막과 에피택셜층을 마스크로 이용한 식각공정으로 상기 에피택셜층 양측의 제 1 절연막을 소정부분 제거하여 기판을 노출시키는 공정과, 상기 에피택셜층을 포함한 기판과 접촉되는 상부도전층을 형성하는 공정으로 이루어져 기판과 콘택홀상부에 형성되는 상부도전층 사이의 접촉면적을 증가시켜 접촉저항을 감소시킨다.

Description

반도체장치의 콘택형성방법

본 발명은 반도체장치의 콘택형성방법에 관한 것으로 특히 에피택셜층을 이용하여 콘택저항을 감소시킨 반도체장치의 콘택형성방법에 관한 것이다.

종래의 반도체장치의 콘택형성방법은 도 1a 내지 1d에 도시된 바와 같다.

먼저, 도 1a에 도시된 바와 같이, 반도체기판(1)상에 절연막(2)을 형성한 후, 도 1b에 도시된 바와 같이, 상기 절연막(2)상에 형성하고자 하는 콘택홀 패턴을 가진 포토레지스트패턴(3)을 형성하고 도 1c에 도시된 바와 같이, 상기 포토레지스트패턴을 마스크로하여 그 하부의 절연막(2)을 식각하여 콘택홀을 형성한 다음, 콘택부위에 오믹콘택을 형성시키기 위해 이온주입을 행한다.

이어서 도 1d에 도시된 바와 같이, 상기 이온주입공정후 콘택 프로파일을 좋게 하기 위하여 어닐링 공정을 행한 후, 스퍼터링에 의해 금속을 증착하고, 이를 패터닝함으로써 상기 콘택홀을 통해 금속막(4)과 반도체기판(1)이 접속되도록 한다.

그러나 이와 같은 종래의 기술은 콘택홀의 정해진 크기내에서 저항이 높으며, 이 저항을 낮추는데 한계가 따르는 문제점이 있었다.

본 발명은 상술한 문제점을 해결하기 위한 것으로 콘택저항을 감소시킬 수 있는 반도체장치의 콘택형성방법을 제공하는데 그 목적이 있다.

도 1a 내지 1d은 종래 반도체장치의 콘택형성방법을 도시한 공정순서도

도 2a 내지 2g는 본 발명에 의한 반도체장치의 콘택형성방법을 설명하기 위한 공정순서도

도면의 주요부분에 대한 부호의 설명

1.반도체기판 2.절연막

3.포토레지스트패턴 4.상부도전층

5.에피택셜층

상기 목적을 달성하기 위한 본 발명의 반도체장치의 콘택형성방법은 반도체기판상에 제 1 폭의 콘택홀을 갖는 절연막을 형성하는 공정과, 상기 기판을 씨드층으로하여 상기 콘택홀내에 에피택셜층을 성장시키는 공정과, 상기 에피택셜층이 노출되도록 상기 제 1 폭의 콘택홀보다 더 큰 제 2 폭의 콘택홀을 갖는 포토레지스트패턴을 형성하는 공정과, 상기 포토레지스트패턴과 에피택셜층을 마스크로 이용한 식각공정으로 상기 에피택셜층 양측의 절연막을 소정부분 제거하여 기판을 노출시키는 공정과, 상기 에피택셜층을 포함한 기판과 접촉되는 상부도전층을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.

본 발명은 콘택홀 내부에 에피택셜층이 형성되어 있으므로 기판과 상부도전층 사이의 접촉면적이 넓어져 콘택저항이 감소하게 된다.

도 2a 내지 2g를 참조하여 본 발명에 의한 콘택형성방법을 설명하면 다음과 같다.

먼저, 도 2a에 도시한 바와 같이, 반도체기판(1)상에 절연막(2)을 형성한 후, 도 2b에 도시한 바와 같이, 상기 절연막(2)상에 포토레지스트패턴(3)을 형성하고 도 2c에 도시한 바와 같이, 상기 포토레지스트패턴을 마스크로하여 그 하부의 절연막(2)을 식각하여 콘택홀을 형성하여 기판 소정부위를 노출시킨 다음, 포토레지스트패턴을 제거한다.

이때, 콘택홀의 크기는 궁극적으로 형성하고자 하는 콘택홀 크기보다 작은 크기로 형성한다.

이때, 상기 포토레지스트패턴(3)대신에 상기 절연막(2)과 식각선택비가 큰 절연물질을 이용한 절연패턴을 형성하여도 무방하다.

이어서 도 2d에 도시한 바와 같이, 상기 콘택홀 부위의 노출된 실리콘기판상에 에피택셜층(5)을 성장시킨 후, 도 2e에 도시한 바와 같이, 상기 절연막(2)상에 다시 형성하고자 하는 콘택홀 패턴을 갖는 포토레지스트패턴(3)을 형성하고, 도 2f에 도시한 바와 같이, 상기 포토레지스트패턴(3)을 마스크로하여 상기 절연막(2)을 식각하여 콘택홀을 형성한 다음, 콘택부위의 오믹콘택을 위한 이온주입을 실시한다.

이때, 상기 에피택셜층(5)을 2개 이상 형성하는 것도 가능한데 이경우에는 도 2c의 콘택홀 형성시 절연막(2)에 2개 이상의 콘택홀을 형성한 후, 이에따라 노출되는 실리콘기판 부위상에 에피택셜층을 형성한다.

다음에 도2g에 도시한 바와 같이, 상기 포토레지스트패턴을 제거한 후, 상부도전층(4)으로서, 금속을 스퍼터링에의해 증착한 후, 이를 소정패턴으로 패터닝하여 금속막을 형성함으로써 상기 콘택홀을 통해 반도체기판(1)과 전기적으로 연결되는 상부도전층을 형성한다.

이상 상술한 바와 같이 본 발명에 의하면, 콘택홀 내부의 실리콘기판상에 에피택셜층을 형성하여 기판과 콘택홀 상부에 형성되는 상부도전층사이의 접촉면적을 증가시킴으로써 콘택저항을 감소시킬 수 있으며, 이에 따라 소자의 특성 및 동작속도가 형상되는 효과를 얻을 수 있다.

Claims (2)

1. 반도체기판상에 제 1 폭의 콘택홀을 갖는 절연막을 형성하는 공정과,

   상기 콘택홀내 기판을 씨드층으로하여 상기 콘택홀내에 에피택셜층을 성장시키는 공정과,

   상기 에피택셜층이 노출되도록 상기 제 1 폭의 콘택홀보다 더 넓은 제 2 폭의 콘택홀을 갖는 포토레지스트패턴을 형성하는 공정과,

   상기 포토레지스트패턴과 에피택셜층을 마스크로 이용한 식각공정으로 상기 에피택셜층에 인접한 상기 절연막을 소정부분 제거하여 기판을 노출시키는 공정과,

   상기 에피택셜층을 포함한 기판과 접촉되는 상부도전층을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체장치의 콘택형성방법.
2. 제 1 항에 있어서,

   상기 포토레지스패턴 대신에 상기 절연막과 식각선택비가 큰 절연패턴으로 형성하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 콘택형성방법.