KR100607816B1 - 반도체 소자의 이중 구조의 다마신 패턴 형성 방법 - Google Patents
반도체 소자의 이중 구조의 다마신 패턴 형성 방법 Download PDFInfo
- Publication number
- KR100607816B1 KR100607816B1 KR1020000080434A KR20000080434A KR100607816B1 KR 100607816 B1 KR100607816 B1 KR 100607816B1 KR 1020000080434 A KR1020000080434 A KR 1020000080434A KR 20000080434 A KR20000080434 A KR 20000080434A KR 100607816 B1 KR100607816 B1 KR 100607816B1
- Authority
- KR
- South Korea
- Prior art keywords
- resist
- forming
- insulating film
- interlayer insulating
- damascene pattern
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- 230000009977 dual effect Effects 0.000 title claims abstract description 18
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 239000011229 interlayer Substances 0.000 claims abstract description 28
- 238000005530 etching Methods 0.000 claims abstract description 20
- 239000010410 layer Substances 0.000 claims description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 238000009832 plasma treatment Methods 0.000 claims description 3
- 239000002356 single layer Substances 0.000 abstract description 2
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 이중 구조의 다마신 패턴 형성 방법에 관한 것으로, 층간 절연막의 상부 요소와 하부 요소의 수직 배선을 위하여 층간 절연막에 콘택홀을 형성하고, 배선 라인을 위하여 트랜치를 형성해 이중 구조의 다마신 패턴을형성하는 과정에서, 단일층으로 이루어진 절연막에 콘택홀 마스크로 제 1 레지스트를 형성하고, 트랜치 마스크로 제 2 레지스트를 형성한 후 식각 공정으로 콘택홀과 트랜치를 동시에 형성함으로써 공정의 단계를 줄이고 신뢰성을 향상시키면서 용이하게 형성할 수 있는 반도체 소자의 이중 구조의 다마신 패턴 형성 방법이 개시된다.
다마신 공정, 레지스트
Description
도 1a 내지 도 1g는 본 발명에 따른 반도체 소자의 이중 구조의 다마신 패턴 형성 방법을 설명하기 위하여 순차적으로 도시한 소자의 단면도.
<도면의 주요 부분에 대한 부호 설명>
1 : 반도체 기판 2 : 층간 절연막
3 : 제 1 레지스트 3a : 레지스트 산화층
4 : 제 2 레지스트 5a : 콘택홀
5b : 트랜치 5 : 이중 구조의 다마신 패턴
6 : 구리 배선
본 발명은 반도체 소자의 이중 구조의 다마신 패턴 형성 방법에 관한 것으 로, 특히 이중 구조의 다마신 패턴의 공정 단계를 줄이고 난이도를 낮추어 용이하게 형성하는 반도체 소자의 이중 구조의 다마신 패턴 형성 방법에 관한 것이다.
최근 들어, 고속의 동작을 요하는 소자의 제조 공정에서 배선의 저항에 의해 소자의 동작 속도가 낮아지는 것을 방지하기 위하여, 금속 배선을 알루미늄 대신에 저항이 적고 EM(Electron Migration) 특성이 좋은 구리를 사용한다. 또한, 절연막의 커패시턴스(Capacitance)를 낮추기 위하여, 종래에 사용하는 산화막(Oxide) 대신으로 폴리머(Polymer)로 이루어져 저 유전율(low k)값을 가지는 물질을 사용하기 위한 연구가 진행중이다.
구리는 패터닝을 위한 식각이 어렵게 때문에, 최근 들어서는 절연막을 패터닝한 후 패터닝에 구리를 매립하여 배선을 형성하는 방법인 다마신 공정(Damascene Process)을 적용하고 있다.
일반적으로 층간 절연막에는 하부 요소와의 수직 배선을 위한 콘택홀이 형성되고, 또한, 금속 배선 라인으로 트랜치가 형성되어 콘택홀과 트랜치로 이루어진 듀얼 다마신 패턴이 형성된다. 이러한 듀얼 다마신 패턴을 형성하기 위해서는 사진 현상 공정과 절연체 식각 공정을 각각 2회 이상 실시해야 한다. 또한, 절연막으로 사용된 저 유전율 물질과 레지스트(Resist)간의 식각 선택비가 떨어지기 때문에 2 회의 식각 마스크(Etch mask)를 이용하는 등 공정수가 많아지고 복잡해져서 공정의 시간이 길어지고 공정의 신뢰성이 저하되는 문제가 있다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 제 1 및 제 2 레지스트를 이용하여 단일층의 절연막에 트랜치와 콘택홀을 동시에 형성하여 이중 구조의 다마신 패턴을 형성함으로써 공정의 단계를 줄이고 용이하게 형성할 수 있는 반도체 소자의 이중 구조의 다마신 패턴 형성 방법을 제공하는데 그 목적이 있다.
본 발명에 따른 반도체 소자의 이중 구조의 다마신 패턴 형성 방법은 소정의 공정이 이루어진 반도체 기판 상에 층간 절연막을 형성하는 단계와, 상기 층간 절연막 상에 실리콘이 함유된 제 1 레지스트를 형성한 후 패터닝 하여 상기 층간 절연막의 일부분을 노출시키는 단계와, 산소계 플라즈마 처리를 실시하여 상기 제 1 레지스트상에 레지스트 산화층을 형성하는 단계와, 상기 전체 상부에 실리콘이 함유된 제 2 레지스트를 형성한 후 패터닝하여 상기 층간 절연막의 상기 일부분 및 이에 인접한 상기 레지스트 산화층을 노출시키는 단계와, 상기 제 2 레지스트 및 상기 레지스트 산화층을 마스크로 상기 층간 절연막을 식각하여 콘택홀을 형성하는 단계와, 상기 제 2 레지스트를 마스크로 상기 레지스트 산화층 및 상기 제 1 레지스트를 제거하는 단계와, 상기 제 2 레지스트를 마스크로 상기 층간 절연막을 목표 깊이까지 식각하여 트랜치를 형성해 상기 콘택홀과 함께 이중 구조의 다마신 패턴을 형성하는 단계와, 상기 제 1 및 제 2 레지스트 및 상기 레지스트 산화층을 제거하는 단계로 이루어진다.
제 1 레지스트 또는 제 2 레지스트의 실리콘 함유 농도는 5 내지 30%의 범위로 한다. 제 1 레지스트는 1900 내지 2100Å의 두께로 형성하며, 이상적으로는 2000Å의 두께로 형성한다. 제 2 레지스트는 상기 층간 절연막을 식각할 때의 식각 선택비를 고려하여 5500 내지 6500Å의 두께로 형성하며, 이상적으로는 6000Å의 두께로 형성한다.
제 1 레지스트 또는 제 2 레지스트의 실리콘 함유 농도는 5 내지 30%의 범위로 한다. 제 1 레지스트는 1900 내지 2100Å의 두께로 형성하며, 이상적으로는 2000Å의 두께로 형성한다. 제 2 레지스트는 상기 층간 절연막을 식각할 때의 식각 선택비를 고려하여 5500 내지 6500Å의 두께로 형성하며, 이상적으로는 6000Å의 두께로 형성한다.
삭제
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다.
도 1a 내지 도 1g는 본 발명에 따른 반도체 소자의 이중 구조의 다마신 패턴 형성 방법을 설명하기 위하여 순차적으로 도시한 소자의 단면도이다.
도 1a를 참조하면, 반도체 소자를 형성하기 위한 여러 요소가 형성된 반도체 기판(1) 상에 상부 요소와의 절연을 위한 층간 절연막(2)을 형성한다. 층간 절연막(2) 상부에는 콘택홀 식각 마스크로 사용하기 위한 제 1 레지스트(3)를 형성한다.
제 1 레지스트(3)는 실리콘(Si) 함유 레지스트를 사용하여 1900 내지 2100Å의 두께로 형성하며, 이상적으로는 2000Å의 두께로 형성한다. 이때, 실리콘의 함유 농도는 5 내지 30%의 범위로 한다.
도 1b를 참조하면, 제 1 레지스트(3)를 패터닝하여 층간 절연막(2)의 콘택홀 형성 예정 영역을 노출시킨다. 이후 산소계 플라즈마 처리를 실시하여 제 1 레지스트의 상부 및 패터닝된 측벽 부분에 레지스트 산화층(3a)을 형성한다.
도 1c를 참조하면, 전체 상부에 제 2 레지스트(4)를 형성한다.
이때, 제 2 레지스트(4)는 층간 절연막(2)을 식각할 때의 식각 선택비를 고려하여 5500 내지 6500Å의 두께로 형성하며, 이상적으로는 6000Å의 두께로 형성한다.
도 1d를 참조하면, 제 2 레지스트(4)를 패터닝하여 금속 배선 라인 형성 예정 영역에 형성되어 있는 레지스트 산화층(3a)과 층간 절연막(2)을 노출시킨다.
상기까지의 공정에서, 제 1 레지스트(3)의 상부 및 패터닝된 측벽에 레지스트 산화층(3a)을 형성하기 때문에 식각 저항 특성이 증가한다. 이로 인해, 절연막으로 쓰인 폴리머로 구성된 저유전 물질과 식각 선택비가 크기 때문에 2000Å 정도의 두께로도 공정이 가능하다. 또한, 제 2 레지스트(4) 패터닝시 탑폴러지 이펙트(Topology effect)를 최소화할 수 있는 장점이 있다.
도 1e를 참조하면, 제 2 레지스트(4) 및 레지스트 산화층(3a) 마스크로 층간 절연막(2)의 노출된 영역을 식각해 반도체 기판(1)의 접합부가 노출되는 콘택홀(5a)을 형성한다. 이후, 제 2 레지스트(4)를 마스크로 레지스트 산화층(3a)과 제 1 레지스트(3)를 제거하여 금속 배선 라인 형성 예정 영역의 층간 절연막(2)을 노출시킨다. 식각 공정을 실시하는 과정에서 상부에 형성되어 있는 제 2 레지스트(4)도 일부분 식각되어 두께가 얇아진다.
도 1f를 참조하면, 제 2 레지스트(4)를 식각 마스크로 하는 식각 공정을 계속 실시하여 층간 절연막(2)의 노출된 부분을 소정의 깊이로 식각하여 금속 배선 라인인 트랜치(5b)를 형성한다. 이로써 콘택홀(5a)과 트랜치(5b)로 이루어진 이중 구조의 다마신 패턴(5)이 형성된다. 이후, 제 1 및 제 2 레지스트(3, 4) 및 레지스트 산화층(3a)을 완전히 제거한다. 여기서, 트랜치(5b) 형성을 위해 층간 절연막(2)이 식각되는 깊이는 식각 공정의 압력, 식각 가스의 유량, 온도, 시간을 적절히 조절함으로서 제어할 수 있다.
도 1g를 참조하면, 이중 구조의 다마신 패턴(5)이 충분히 매립될 수 있도록 전체 상부에 금속 배선을 위한 금속층 충분히 증착한 후 층간 절연막(2) 상의 금속층을 제거하여 이중 구조의 다마신 패턴(5) 내부에만 잔류시켜 금속 배선(6)을 형성한다.
상술한 바와 같이, 본 발명은 이중 구조의 다마신 패턴을 동시에 구현함으로써 공정을 단순화하고 공정 비용 및 시간을 줄일 수 있어 공정의 신뢰성을 향상시키는 효과가 있다.
Claims (4)
- 소정의 공정이 이루어진 반도체 기판 상에 층간 절연막을 형성하는 단계;상기 층간 절연막 상에 실리콘이 함유된 제 1 레지스트를 형성한 후 패터닝 하여 상기 층간 절연막의 일부분을 노출시키는 단계;산소계 플라즈마 처리를 실시하여 상기 제 1 레지스트상에 레지스트 산화층을 형성하는 단계;상기 전체 상부에 실리콘이 함유된 제 2 레지스트를 형성한 후 패터닝하여 상기 층간 절연막의 상기 일부분 및 이에 인접한 상기 레지스트 산화층을 노출시키는 단계;상기 제 2 레지스트 및 상기 레지스트 산화층을 마스크로 상기 층간 절연막을 식각하여 콘택홀을 형성하는 단계;상기 제 2 레지스트를 마스크로 상기 레지스트 산화층 및 상기 제 1 레지스트를 제거하는 단계;상기 제 2 레지스트를 마스크로 상기 층간 절연막을 목표 깊이까지 식각하여 트랜치를 형성해 상기 콘택홀과 함께 이중 구조의 다마신 패턴을 형성하는 단계; 및상기 제 1 및 제 2 레지스트 및 상기 레지스트 산화층을 제거하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 이중 구조의 다마신 패턴 형성 방법.
- 제 1 항에 있어서,상기 제 1 레지스트 또는 제 2 레지스트의 실리콘 함유 농도는 5 내지 30%의 범위로 하는 것을 특징으로 하는 반도체 소자의 이중 구조의 다마신 패턴 형성 방법.
- 제 1 항에 있어서,상기 제 1 레지스트는 1900 내지 2100Å의 두께로 형성하며, 이상적으로는 2000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 이중 구조의 다마신 패턴 형성 방법.
- 제 1 항에 있어서,상기 제 2 레지스트는 상기 층간 절연막을 식각할 때의 식각 선택비를 고려하여 5500 내지 6500Å의 두께로 형성하며, 이상적으로는 6000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 이중 구조의 다마신 패턴 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000080434A KR100607816B1 (ko) | 2000-12-22 | 2000-12-22 | 반도체 소자의 이중 구조의 다마신 패턴 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000080434A KR100607816B1 (ko) | 2000-12-22 | 2000-12-22 | 반도체 소자의 이중 구조의 다마신 패턴 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020051404A KR20020051404A (ko) | 2002-06-29 |
| KR100607816B1 true KR100607816B1 (ko) | 2006-08-02 |
Family
ID=27684743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000080434A KR100607816B1 (ko) | 2000-12-22 | 2000-12-22 | 반도체 소자의 이중 구조의 다마신 패턴 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100607816B1 (ko) |
-
2000
- 2000-12-22 KR KR1020000080434A patent/KR100607816B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020051404A (ko) | 2002-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0661193A (ja) | 半導体ウエーハを処理する方法 | |
| JP2000077625A5 (ko) | ||
| KR100875660B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| KR100458360B1 (ko) | 고체디바이스에서높은에스팩트의콘택홀에칭방법 | |
| US20080122107A1 (en) | Poly silicon hard mask | |
| KR100299379B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100607816B1 (ko) | 반도체 소자의 이중 구조의 다마신 패턴 형성 방법 | |
| KR100325600B1 (ko) | 반도체 소자의 접촉구 형성 방법 | |
| KR100909174B1 (ko) | 듀얼 다마신 패턴 형성 방법 | |
| KR0161878B1 (ko) | 반도체장치의 콘택홀 형성방법 | |
| KR100390941B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성 방법 | |
| KR100268935B1 (ko) | 반도체소자의 플러그 형성방법 | |
| KR100598246B1 (ko) | 반도체 소자의 다마신 패턴 형성 방법 | |
| KR100236079B1 (ko) | 배선 형성 방법 | |
| KR100281129B1 (ko) | 배선 형성 방법 | |
| KR100425935B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR19990003924A (ko) | 콘택홀 형성을 위한 반도체 장치 제조 방법 | |
| KR100456421B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100682167B1 (ko) | 금속 배선 형성 방법 | |
| KR100245136B1 (ko) | 반도체 소자의 자기정렬 콘택형성방법 | |
| KR100539447B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR20020066585A (ko) | 반도체 소자의 비트라인 콘택 형성방법 | |
| KR0156221B1 (ko) | 반도체장치의 콘택형성방법 | |
| KR100590393B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JPH0590420A (ja) | 接続孔の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130620 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140618 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20150617 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20160620 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20170626 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20180618 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20190619 Year of fee payment: 14 |