JP2746285B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2746285B2 JP2746285B2 JP7292986A JP29298695A JP2746285B2 JP 2746285 B2 JP2746285 B2 JP 2746285B2 JP 7292986 A JP7292986 A JP 7292986A JP 29298695 A JP29298695 A JP 29298695A JP 2746285 B2 JP2746285 B2 JP 2746285B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- opening
- impurity
- silicon
- impurity diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、基板上の絶縁膜に設けた開孔部を介
して不純物拡散層にイオン注入を行う半導体装置の製造
方法に関する。
方法に関し、特に、基板上の絶縁膜に設けた開孔部を介
して不純物拡散層にイオン注入を行う半導体装置の製造
方法に関する。
【０００２】
【従来の技術】従来、図３に示すように、シリコン等の
半導体基板であるシリコン基板３０１上にシリコン酸化
膜３０２、不純物拡散層３０３を形成し、これらの上に
形成されたの層間膜（以後、ＢＰＳＧ膜と記す）３０５
に対して開孔部３０６を設け、電気的接続を図る必要が
ある。このとき、開孔部３０６を設けた後、配線金属と
して、チタン膜３１０、窒化チタン膜３１１を順次形成
する。その後、窒素雰囲気中において、アニールを施
し、窒化チタン膜のバリア性を増加させる。このとき、
基板上の開孔部３０６においては、チタンが基板と接し
ているため、上記のアニールにおいてチタンと基板のシ
リコンとが反応し、ＴｉＳｉ2 層３１２が形成される。
極めて微細化された近年のデバイスにおいては、不純物
拡散層３０３は０．１μｍ前後と極めて浅く形成されて
いるため、ＴｉＳｉ2 層３１２の形成により、開孔部３
０６直下の不純物拡散層３０３中の不純物の大部分はＴ
ｉＳｉ2 層３１２中に取り込まれ、開孔部３０６の直下
においては濃度の低下をまねき、ひいては接合リークを
生ずる。
半導体基板であるシリコン基板３０１上にシリコン酸化
膜３０２、不純物拡散層３０３を形成し、これらの上に
形成されたの層間膜（以後、ＢＰＳＧ膜と記す）３０５
に対して開孔部３０６を設け、電気的接続を図る必要が
ある。このとき、開孔部３０６を設けた後、配線金属と
して、チタン膜３１０、窒化チタン膜３１１を順次形成
する。その後、窒素雰囲気中において、アニールを施
し、窒化チタン膜のバリア性を増加させる。このとき、
基板上の開孔部３０６においては、チタンが基板と接し
ているため、上記のアニールにおいてチタンと基板のシ
リコンとが反応し、ＴｉＳｉ2 層３１２が形成される。
極めて微細化された近年のデバイスにおいては、不純物
拡散層３０３は０．１μｍ前後と極めて浅く形成されて
いるため、ＴｉＳｉ2 層３１２の形成により、開孔部３
０６直下の不純物拡散層３０３中の不純物の大部分はＴ
ｉＳｉ2 層３１２中に取り込まれ、開孔部３０６の直下
においては濃度の低下をまねき、ひいては接合リークを
生ずる。
【０００３】これに対する対策として、図４に示すよう
に、ＢＰＳＧ膜４０５に対する開孔部４０６を設けた後
にイオン注入を行う方法が提案されている。即ち、開孔
部４０６を形成した後に、Ｎ型不純物領域にはＮ型の、
Ｐ型不純物領域にはＰ型の不純物をそれぞれイオン注入
し、開孔部４０６直下の不純物拡散層として第２の拡散
層４０９のみを選択的に深く形成するものである。
に、ＢＰＳＧ膜４０５に対する開孔部４０６を設けた後
にイオン注入を行う方法が提案されている。即ち、開孔
部４０６を形成した後に、Ｎ型不純物領域にはＮ型の、
Ｐ型不純物領域にはＰ型の不純物をそれぞれイオン注入
し、開孔部４０６直下の不純物拡散層として第２の拡散
層４０９のみを選択的に深く形成するものである。
【０００４】上記の技術の製造方法としては、次のよう
な工程が一般的である。即ち、第１の不純物拡散層４０
３、シリコン酸化膜４０２を含むトランジスタが形成さ
れたシリコン基板４０１上の全面にＣＶＤ法によりＢＰ
ＳＧ膜４０５を形成し、８００℃前後の熱処理を施す。
ひきつづき、通常のリングラフィ技術により、所定の位
置に開孔部パターンを設け、ＣＦ4 系のガスを用いたド
ライエッチング技術により開孔部４０６を設ける。
な工程が一般的である。即ち、第１の不純物拡散層４０
３、シリコン酸化膜４０２を含むトランジスタが形成さ
れたシリコン基板４０１上の全面にＣＶＤ法によりＢＰ
ＳＧ膜４０５を形成し、８００℃前後の熱処理を施す。
ひきつづき、通常のリングラフィ技術により、所定の位
置に開孔部パターンを設け、ＣＦ4 系のガスを用いたド
ライエッチング技術により開孔部４０６を設ける。
【０００５】この後、ＣＶＤ法により、２００オングス
トローム程度のシリコン酸化膜４１６を形成し、リソグ
ラフィ技術を用いて、ホトレジスト４１７でもって、Ｎ
ＭＯＳトランジスタの形成された拡散層領域のみに開孔
部４１８を設け、リンのイオン注入を、例えば、７０ｋ
ｅＶ、１．０Ｅ１５ｃｍ-2の条件にて行う。ひきつづ
き、同様にしてＰＭＯＳトランジスタの形成された拡散
層領域のみに開孔部を設け、ＢＦ2 の注入を例えば、７
０ｋｅＶ、１．０Ｅ１５ｃｍ-2の条件にて行う。これに
より、開孔部のみに、より深いイオン注入がなされる。
トローム程度のシリコン酸化膜４１６を形成し、リソグ
ラフィ技術を用いて、ホトレジスト４１７でもって、Ｎ
ＭＯＳトランジスタの形成された拡散層領域のみに開孔
部４１８を設け、リンのイオン注入を、例えば、７０ｋ
ｅＶ、１．０Ｅ１５ｃｍ-2の条件にて行う。ひきつづ
き、同様にしてＰＭＯＳトランジスタの形成された拡散
層領域のみに開孔部を設け、ＢＦ2 の注入を例えば、７
０ｋｅＶ、１．０Ｅ１５ｃｍ-2の条件にて行う。これに
より、開孔部のみに、より深いイオン注入がなされる。
【０００６】この後、配線金属として、チタン膜、窒化
チタン膜を順に、スパッタリング法により形成した後、
窒素雰囲気中において、８００℃前後のアニールを施
す。本方法では、開孔部４０６直下のみに深いイオン注
入がなされているため、前記のチタン膜とシリコン基板
の反応によるチタンの珪化物層の形成が生じても、開孔
部４０６直下の濃度低下による接合リークは生じない。
チタン膜を順に、スパッタリング法により形成した後、
窒素雰囲気中において、８００℃前後のアニールを施
す。本方法では、開孔部４０６直下のみに深いイオン注
入がなされているため、前記のチタン膜とシリコン基板
の反応によるチタンの珪化物層の形成が生じても、開孔
部４０６直下の濃度低下による接合リークは生じない。
【０００７】また、開孔部直下の拡散層を深くする方法
としては、特開平３−１９３３０に記載されたような方
法が知られている。この方法は、図５を参照して、シリ
コン酸化膜５０２を含むトランジスタが形成されたシリ
コン基板５０１上にて、第１の拡散層５０３を形成した
後に、５０００オングストロームのシリコン窒化膜５１
４による第１の拡散層５０３よりも狭い開孔部５１５を
設け、シリコン窒化膜５１４をマスクに、第１の拡散層
を形成する不純物と同一の導電型を有する不純物をイオ
ン注入し、第１の拡散層５０３よりも狭い第２の拡散層
５０９を設けるものである。
としては、特開平３−１９３３０に記載されたような方
法が知られている。この方法は、図５を参照して、シリ
コン酸化膜５０２を含むトランジスタが形成されたシリ
コン基板５０１上にて、第１の拡散層５０３を形成した
後に、５０００オングストロームのシリコン窒化膜５１
４による第１の拡散層５０３よりも狭い開孔部５１５を
設け、シリコン窒化膜５１４をマスクに、第１の拡散層
を形成する不純物と同一の導電型を有する不純物をイオ
ン注入し、第１の拡散層５０３よりも狭い第２の拡散層
５０９を設けるものである。
【０００８】
【発明が解決しようとする課題】前述した従来の半導体
装置の製造方法ならびにそれによって得られる半導体装
置には、以下に示す問題点がある。
装置の製造方法ならびにそれによって得られる半導体装
置には、以下に示す問題点がある。
【０００９】第１の問題点は、基板上に設けられた開孔
部において接合リーク電流を生ずることである。これ
は、開孔部において、配線金属チタンと、基板のシリコ
ンが反応し、チタンの珪化物が生じ、基板中の不純物の
大部分がチタンの珪化物中にとり込まれるためである。
部において接合リーク電流を生ずることである。これ
は、開孔部において、配線金属チタンと、基板のシリコ
ンが反応し、チタンの珪化物が生じ、基板中の不純物の
大部分がチタンの珪化物中にとり込まれるためである。
【００１０】第２の問題点は、接続孔を開孔部した後
に、イオン注入を行う技術においてマスク工程が増加す
ることである。これは、Ｎ型の不純物拡散層にＮ型の不
純物を、Ｐ型の不純物拡散層にＰ型の不純物をイオン注
入する必要があるためである。
に、イオン注入を行う技術においてマスク工程が増加す
ることである。これは、Ｎ型の不純物拡散層にＮ型の不
純物を、Ｐ型の不純物拡散層にＰ型の不純物をイオン注
入する必要があるためである。
【００１１】第３の問題点は、第１の拡散層よりも狭
い、第２の拡散層を設ける技術において、マスク工程が
増加することである。これは、第２の拡散層を、第１の
拡散層よりも狭く形成する必要があるためである。
い、第２の拡散層を設ける技術において、マスク工程が
増加することである。これは、第２の拡散層を、第１の
拡散層よりも狭く形成する必要があるためである。
【００１２】本発明の技術的課題は、開孔部における接
合リーク電流が生じない半導体装置を得られる半導体装
置の製造方法を提供することである。
合リーク電流が生じない半導体装置を得られる半導体装
置の製造方法を提供することである。
【００１３】本発明の他の技術的課題は、マスク工程の
増加がない半導体装置の製造方法を提供することであ
る。
増加がない半導体装置の製造方法を提供することであ
る。
【００１４】
【課題を解決するための手段】本発明によれば、シリコ
ン基板上に該シリコン基板と逆導電型の不純物拡散層を
形成する工程と、前記不純物拡散層を覆う層間絶縁膜上
の所定の領域に開孔部を設ける工程と、この後ＩＶ族元
素のイオンを注入することにより前記不純物拡散層を構
成する不純物原子を結晶格子から外して該不純物原子と
空孔とのペアをつくる工程と、この後熱処理を加えるこ
とにより前記開孔部の直下の前記不純物拡散層のみ、そ
の深さを深くする工程とを有することを特徴とする半導
体装置の製造方法が得られる。
ン基板上に該シリコン基板と逆導電型の不純物拡散層を
形成する工程と、前記不純物拡散層を覆う層間絶縁膜上
の所定の領域に開孔部を設ける工程と、この後ＩＶ族元
素のイオンを注入することにより前記不純物拡散層を構
成する不純物原子を結晶格子から外して該不純物原子と
空孔とのペアをつくる工程と、この後熱処理を加えるこ
とにより前記開孔部の直下の前記不純物拡散層のみ、そ
の深さを深くする工程とを有することを特徴とする半導
体装置の製造方法が得られる。
【００１５】前記熱処理は、例えば、ランプアニールで
ある。また、前記ＩＶ族元素は、例えば、シリコンまた
はゲルマニウムである。
ある。また、前記ＩＶ族元素は、例えば、シリコンまた
はゲルマニウムである。
【００１６】
【作用】不純物拡散層上に形成された層間絶縁膜に対し
て開孔部を設け、シリコンまたはゲルマニウム等のＩＶ
族の元素を注入し、開孔部直下の不純物拡散層におい
て、不純物イオンと空孔とのペアを作ることにより、ひ
きつづき行われる熱処理により開孔部直下の不純物の拡
散を促進させ（不純物の増速拡散）、開孔部直下のみ選
択的に接合を深く形成できる。即ち、注入するイオンは
ＩＶ族の元素であるため、不純物としての働きを示さ
ず、単に拡散層を形成する不純物を結晶格子から外し、
不純物原子と空孔のペアをつくることのみに使用され
る。
て開孔部を設け、シリコンまたはゲルマニウム等のＩＶ
族の元素を注入し、開孔部直下の不純物拡散層におい
て、不純物イオンと空孔とのペアを作ることにより、ひ
きつづき行われる熱処理により開孔部直下の不純物の拡
散を促進させ（不純物の増速拡散）、開孔部直下のみ選
択的に接合を深く形成できる。即ち、注入するイオンは
ＩＶ族の元素であるため、不純物としての働きを示さ
ず、単に拡散層を形成する不純物を結晶格子から外し、
不純物原子と空孔のペアをつくることのみに使用され
る。
【００１７】このため、この後に行われるチタン膜、窒
化チタン膜の形成と窒素雰囲気中におけるアニール工程
を経た後も、開孔部のチタンと基板のシリコンの反応に
よる不純物の吸収は少なく、濃度の低下を低く抑えるこ
とができる。したがって、開孔部における接合リークの
増大は生じない。
化チタン膜の形成と窒素雰囲気中におけるアニール工程
を経た後も、開孔部のチタンと基板のシリコンの反応に
よる不純物の吸収は少なく、濃度の低下を低く抑えるこ
とができる。したがって、開孔部における接合リークの
増大は生じない。
【００１８】
【発明の実施の形態】以下、図面を参照して、本発明に
よる半導体装置の製造方法を説明する。
よる半導体装置の製造方法を説明する。
【００１９】［実施の形態１］図１（ａ）〜（ｄ）は、
本発明の実施の形態１を示す半導体装置の製造工程図で
ある。本製造方法は、まず、図１（ａ）を参照して、シ
リコン基板１０１上の、素子分離領域としてのシリコン
酸化膜１０２および不純物拡散層領域である第１の拡散
層１０３の全面に形成されたＢＰＳＧ膜１０５の所定の
場所に、ホトリソグラフィによる開孔部を設けた後、Ｃ
Ｆ4 系のガスプラズマ中においてプラズマエッチングを
行い、開孔部１０６を設ける。
本発明の実施の形態１を示す半導体装置の製造工程図で
ある。本製造方法は、まず、図１（ａ）を参照して、シ
リコン基板１０１上の、素子分離領域としてのシリコン
酸化膜１０２および不純物拡散層領域である第１の拡散
層１０３の全面に形成されたＢＰＳＧ膜１０５の所定の
場所に、ホトリソグラフィによる開孔部を設けた後、Ｃ
Ｆ4 系のガスプラズマ中においてプラズマエッチングを
行い、開孔部１０６を設ける。
【００２０】次に、図１（ｂ）を参照して、レジストを
除去した後、ＢＰＳＧ膜１０５および開孔部１０６の全
面に、３０ｋｅＶのエネルギーにて、１×１０14ｃｍ-2
のドーズ量のシリコンをイオン注入する。このイオン注
入により、シリコンは開孔部１０６の直下のみに選択的
に注入され、開孔部１０６の直下のみに基板の結晶格子
から外れた不純物原子（Ａｓ）１０７と空孔１０８との
ペアが形成される。
除去した後、ＢＰＳＧ膜１０５および開孔部１０６の全
面に、３０ｋｅＶのエネルギーにて、１×１０14ｃｍ-2
のドーズ量のシリコンをイオン注入する。このイオン注
入により、シリコンは開孔部１０６の直下のみに選択的
に注入され、開孔部１０６の直下のみに基板の結晶格子
から外れた不純物原子（Ａｓ）１０７と空孔１０８との
ペアが形成される。
【００２１】この後、図１（ｃ）を参照して、８００℃
×３０秒のランプアニールを行い、結晶格子から外れた
不純物原子（Ａｓ）１０７の拡散および再結晶化を行
う。このとき、格子から外れた不純物原子と空孔とがペ
アになって平衡状態よりも過剰に存在する場合には、通
常の格子中に存在する不純物に比較して拡散を生じやす
く（増速拡散が生ずる）、したがって、開孔部１０６の
直下のみ選択的に第１の拡散層１０３よりも深い第２の
拡散層１０９を形成できる。
×３０秒のランプアニールを行い、結晶格子から外れた
不純物原子（Ａｓ）１０７の拡散および再結晶化を行
う。このとき、格子から外れた不純物原子と空孔とがペ
アになって平衡状態よりも過剰に存在する場合には、通
常の格子中に存在する不純物に比較して拡散を生じやす
く（増速拡散が生ずる）、したがって、開孔部１０６の
直下のみ選択的に第１の拡散層１０３よりも深い第２の
拡散層１０９を形成できる。
【００２２】この後、図１（ｄ）を参照して、スパッタ
リング法により、５００オングストロームのチタン膜１
１０および１０００オングストロームの窒化チタン膜１
１１を順次形成し、８００℃における１０秒程度のラン
プアニールを施す。このとき、チタン膜１１０と基板１
０１のシリコンとが反応し、ＴｉＳｉ2 層１１２が形成
される。ひきつづき、スパッタリング法により、１．０
μｍのアルミニウム膜を形成し、ホトリソグラフィ技術
による配線パターンの形成を行った後、プラズマエッチ
ングによりアルミニウム配線を形成する。
リング法により、５００オングストロームのチタン膜１
１０および１０００オングストロームの窒化チタン膜１
１１を順次形成し、８００℃における１０秒程度のラン
プアニールを施す。このとき、チタン膜１１０と基板１
０１のシリコンとが反応し、ＴｉＳｉ2 層１１２が形成
される。ひきつづき、スパッタリング法により、１．０
μｍのアルミニウム膜を形成し、ホトリソグラフィ技術
による配線パターンの形成を行った後、プラズマエッチ
ングによりアルミニウム配線を形成する。
【００２３】以上説明した実施の形態１によれば、コン
タクト開孔部直下のみ、選択的に不純物の増速拡散を生
じさせることにより、深い接合を形成することができ
る。したがって、開孔部１０６直下にＴｉＳｉ2 層１１
２が形成された場合にも、コンタクト開孔部における接
合リーフを生ずることがない。また、本発明において
は、注入イオンとして、例えばシリコンもしくはゲルマ
ニウム等のＩＶ族元素を用いているため、通常のコンタ
クトイオン注入で必要となるホトマスク工程が不要とな
る。これは、シリコンやゲルマニウムの様なＩＶ族元素
を用いることにより、ドナーにもアクセプタにもなら
ず、単に、基板中の不純物原子を結晶格子から外し、空
孔とのペアを形成する作用のみを有することによる。
タクト開孔部直下のみ、選択的に不純物の増速拡散を生
じさせることにより、深い接合を形成することができ
る。したがって、開孔部１０６直下にＴｉＳｉ2 層１１
２が形成された場合にも、コンタクト開孔部における接
合リーフを生ずることがない。また、本発明において
は、注入イオンとして、例えばシリコンもしくはゲルマ
ニウム等のＩＶ族元素を用いているため、通常のコンタ
クトイオン注入で必要となるホトマスク工程が不要とな
る。これは、シリコンやゲルマニウムの様なＩＶ族元素
を用いることにより、ドナーにもアクセプタにもなら
ず、単に、基板中の不純物原子を結晶格子から外し、空
孔とのペアを形成する作用のみを有することによる。
【００２４】［実施の形態２］次に、本発明の実施の形
態２について説明する。図２（ａ）〜（ｄ）は、本発明
の実施の形態２を示す半導体装置の製造工程図である。
図２（ａ）〜（ｄ）を参照して、本製造方法は、不純物
拡散層としての第１の拡散層２０３上の全面にチタン珪
化物（ＴｉＳｉ2 ）層が形成されている点を除き、実施
例の形態１と同様の内容である。
態２について説明する。図２（ａ）〜（ｄ）は、本発明
の実施の形態２を示す半導体装置の製造工程図である。
図２（ａ）〜（ｄ）を参照して、本製造方法は、不純物
拡散層としての第１の拡散層２０３上の全面にチタン珪
化物（ＴｉＳｉ2 ）層が形成されている点を除き、実施
例の形態１と同様の内容である。
【００２５】まず、図１（ａ）を参照して、シリコン基
板２０１上の素子分離領域としてのシリコン酸化膜２０
２および第１の拡散層２０３の全面に形成されたＢＰＳ
Ｇ膜２０５の所定の場所に、ホトリソグラフィ技術を用
いて開孔部を設けた後、ＣＦ4 系のガスプラズマ中にお
いて、プラズマエッチングを行い、開孔部２０６を設け
る。このとき、第１のＴｉＳｉ2 層２０４のうちの開孔
部２０６直下の部分は、通常同時に除去されてしまい、
シリコン基板が露出する。即ち、このときの基板表面か
ら見た開孔部直下の不純物拡散層の厚さは、実施例の形
態１で示したチタンの珪化物層が存在しない場合に比べ
て浅くなる。これは、チタン珪化物層である第１のＴｉ
Ｓｉ2 層２０４の形成時に、不純物拡散層のある膜厚分
がチタンの珪化反応に使用されるためである。
板２０１上の素子分離領域としてのシリコン酸化膜２０
２および第１の拡散層２０３の全面に形成されたＢＰＳ
Ｇ膜２０５の所定の場所に、ホトリソグラフィ技術を用
いて開孔部を設けた後、ＣＦ4 系のガスプラズマ中にお
いて、プラズマエッチングを行い、開孔部２０６を設け
る。このとき、第１のＴｉＳｉ2 層２０４のうちの開孔
部２０６直下の部分は、通常同時に除去されてしまい、
シリコン基板が露出する。即ち、このときの基板表面か
ら見た開孔部直下の不純物拡散層の厚さは、実施例の形
態１で示したチタンの珪化物層が存在しない場合に比べ
て浅くなる。これは、チタン珪化物層である第１のＴｉ
Ｓｉ2 層２０４の形成時に、不純物拡散層のある膜厚分
がチタンの珪化反応に使用されるためである。
【００２６】この後、図１（ｂ）を参照して、レジスト
を除去し、ＢＰＳＧ膜２０５および開孔部２０６の全面
に、３０ｋｅＶのエネルギーにて、１×１０14ｃｍ-2の
ドーズ量のシリコンをイオン注入する。このとき、実施
の形態１と同様に、開孔部２０６の直下のみに、基板の
結晶格子から外れた不純物原子（Ａｓ）２０７と空孔２
０８とのペアが形成される。
を除去し、ＢＰＳＧ膜２０５および開孔部２０６の全面
に、３０ｋｅＶのエネルギーにて、１×１０14ｃｍ-2の
ドーズ量のシリコンをイオン注入する。このとき、実施
の形態１と同様に、開孔部２０６の直下のみに、基板の
結晶格子から外れた不純物原子（Ａｓ）２０７と空孔２
０８とのペアが形成される。
【００２７】つづいて、図１（ｃ）を参照して、実施の
形態１と同様に、８００℃×３０秒のランプアニールに
よる熱処理により、不純物原子（Ａｓ）２０７の拡散お
よび再結晶化が図られ、開孔部２０６直下のみに第１の
拡散層２０３よりも深い不純物拡散層である第２の拡散
層２０９が形成される。
形態１と同様に、８００℃×３０秒のランプアニールに
よる熱処理により、不純物原子（Ａｓ）２０７の拡散お
よび再結晶化が図られ、開孔部２０６直下のみに第１の
拡散層２０３よりも深い不純物拡散層である第２の拡散
層２０９が形成される。
【００２８】次に、図１（ｄ）を参照して、実施の形態
１と同様に、スパッタリング法によりチタン膜２１０、
窒化チタン膜２１１を形成し、８００℃×１０秒程度の
ランプアニールを施した後、さらにスパッタリング法に
よりアルミニウム膜を形成、配線のパターンニングを行
う。このときも開孔部直下に第２のＴｉＳｉ2 層である
ＴｉＳｉ2 層２１２が形成される。
１と同様に、スパッタリング法によりチタン膜２１０、
窒化チタン膜２１１を形成し、８００℃×１０秒程度の
ランプアニールを施した後、さらにスパッタリング法に
よりアルミニウム膜を形成、配線のパターンニングを行
う。このときも開孔部直下に第２のＴｉＳｉ2 層である
ＴｉＳｉ2 層２１２が形成される。
【００２９】実施の形態２によれば、開孔部直下の不純
物拡散層の厚さは、実施の形態１に比較して浅くなる。
しかしながら、シリコンのイオン注入は、基板表面から
同一のＲP を有するシリコンの分布を持つはずであるか
ら、基板の結晶格子から外れた不純物原子（Ａｓ）２０
７と空孔２０８とのペアは、実施の形態１とほぼ同程度
の量が得られる。したがって、シリコンイオン注入およ
びランプアニールを行った後の開孔部直下の不純物拡散
層の深さは、実施の形態１と同程度のものが得られる。
このように、本発明は実質的に浅く形成された拡散層に
対する効果をも有している。
物拡散層の厚さは、実施の形態１に比較して浅くなる。
しかしながら、シリコンのイオン注入は、基板表面から
同一のＲP を有するシリコンの分布を持つはずであるか
ら、基板の結晶格子から外れた不純物原子（Ａｓ）２０
７と空孔２０８とのペアは、実施の形態１とほぼ同程度
の量が得られる。したがって、シリコンイオン注入およ
びランプアニールを行った後の開孔部直下の不純物拡散
層の深さは、実施の形態１と同程度のものが得られる。
このように、本発明は実質的に浅く形成された拡散層に
対する効果をも有している。
【００３０】
【発明の効果】本発明による半導体装置の製造方法は、
シリコン基板上にシリコン基板と逆導電型の不純物拡散
層を形成する工程と、不純物拡散層を覆う層間絶縁膜上
の所定の領域に開孔部を設ける工程と、ＩＶ族元素のイ
オンを注入する工程と、熱処理を加える工程とを有し、
不純物と空孔とのペアを形成し、熱処理を行うことによ
り、開孔部直下の拡散層を深く形成できるため、製造さ
れる半導体装置は、その開孔部における接合リーク電流
が生じない。
シリコン基板上にシリコン基板と逆導電型の不純物拡散
層を形成する工程と、不純物拡散層を覆う層間絶縁膜上
の所定の領域に開孔部を設ける工程と、ＩＶ族元素のイ
オンを注入する工程と、熱処理を加える工程とを有し、
不純物と空孔とのペアを形成し、熱処理を行うことによ
り、開孔部直下の拡散層を深く形成できるため、製造さ
れる半導体装置は、その開孔部における接合リーク電流
が生じない。
【００３１】前記熱処理は、例えば、ランプアニールで
ある。また、前記ＩＶ族元素は、例えば、シリコンまた
はゲルマニウムである。
ある。また、前記ＩＶ族元素は、例えば、シリコンまた
はゲルマニウムである。
【００３２】また、注入するイオンがＩＶ族の元素であ
り、不純物としての働きを示さず、単に拡散層を形成す
る不純物を結晶格子から外し、不純物原子と空孔とのペ
アを形成することのみに使用されるため、マスク工程の
増加がない。
り、不純物としての働きを示さず、単に拡散層を形成す
る不純物を結晶格子から外し、不純物原子と空孔とのペ
アを形成することのみに使用されるため、マスク工程の
増加がない。
【図面の簡単な説明】
【図１】（ａ）〜（ｄ）は、本発明の実施の形態１によ
る半導体装置の製造方法の工程図である。
る半導体装置の製造方法の工程図である。
【図２】（ａ）〜（ｄ）は、本発明の実施の形態２によ
る半導体装置の製造方法の工程図である。
る半導体装置の製造方法の工程図である。
【図３】従来例による半導体装置の製造方法を説明する
ための図である。
ための図である。
【図４】他の従来例による半導体装置の製造方法を説明
するための図である。
するための図である。
【図５】さらに他の従来例による半導体装置の製造方法
を説明するための図である。
を説明するための図である。
１０１、２０１、３０１、４０１、５０１ シリコン
基板 １０２、２０２、３０２、４０２、５０２ シリコン
酸化膜 １０３、２０３、４０３、５０３ 第１の拡散層 １０５、２０５、３０５、４０５ ＢＰＳＧ層 １０６、２０６、３０６、４０６ 開孔部 １０７、２０７ 不純物原子（Ａｓ） １０８、２０８ 空孔 １０９、２０９、４０９、５０９ 第２の拡散層 １１０、２１０、３１０ チタン層 １１１、２１１、３１１ 窒化チタン層 １１２、２１２、３１２ ＴｉＳｉ2 層 ２０４ 第１のＴｉＳｉ2 層 ３０３ 不純物拡散層 ４１６ シリコン酸化膜 ４１７ ホトレジスト ４１８ 開孔部 ５１３ シリコン酸化膜 ５１４ シリコン窒化膜 ５１５ 開孔部
基板 １０２、２０２、３０２、４０２、５０２ シリコン
酸化膜 １０３、２０３、４０３、５０３ 第１の拡散層 １０５、２０５、３０５、４０５ ＢＰＳＧ層 １０６、２０６、３０６、４０６ 開孔部 １０７、２０７ 不純物原子（Ａｓ） １０８、２０８ 空孔 １０９、２０９、４０９、５０９ 第２の拡散層 １１０、２１０、３１０ チタン層 １１１、２１１、３１１ 窒化チタン層 １１２、２１２、３１２ ＴｉＳｉ2 層 ２０４ 第１のＴｉＳｉ2 層 ３０３ 不純物拡散層 ４１６ シリコン酸化膜 ４１７ ホトレジスト ４１８ 開孔部 ５１３ シリコン酸化膜 ５１４ シリコン窒化膜 ５１５ 開孔部
Claims (3)
- 【請求項１】 シリコン基板上に該シリコン基板と逆導
電型の不純物拡散層を形成する工程と、前記不純物拡散
層を覆う層間絶縁膜上の所定の領域に開孔部を設ける工
程と、この後ＩＶ族元素のイオンを注入することにより
前記不純物拡散層を構成する不純物原子を結晶格子から
外して該不純物原子と空孔とのペアをつくる工程と、こ
の後熱処理を加えることにより前記開孔部の直下の前記
不純物拡散層のみ、その深さを深くする工程とを有する
ことを特徴とする半導体装置の製造方法。 - 【請求項２】 前記熱処理は、ランプアニールによるも
のである請求項１記載の半導体装置の製造方法。 - 【請求項３】 前記ＩＶ族元素は、シリコンまたはゲル
マニウムである請求項１または２に記載の半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7292986A JP2746285B2 (ja) | 1995-11-10 | 1995-11-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7292986A JP2746285B2 (ja) | 1995-11-10 | 1995-11-10 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09134890A JPH09134890A (ja) | 1997-05-20 |
| JP2746285B2 true JP2746285B2 (ja) | 1998-05-06 |
Family
ID=17788998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7292986A Expired - Lifetime JP2746285B2 (ja) | 1995-11-10 | 1995-11-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2746285B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6482620A (en) * | 1987-09-25 | 1989-03-28 | Toshiba Corp | Manufacture of semiconductor device |
| JP2702595B2 (ja) * | 1990-08-13 | 1998-01-21 | 沖電気工業株式会社 | 不純物拡散層 |
| JPH05183160A (ja) * | 1991-12-26 | 1993-07-23 | Toshiba Corp | 半導体装置及びその製造方法 |
-
1995
- 1995-11-10 JP JP7292986A patent/JP2746285B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09134890A (ja) | 1997-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6720630B2 (en) | Structure and method for MOSFET with metallic gate electrode | |
| US5998849A (en) | Semiconductor device having highly-doped source/drain regions with interior edges in a dislocation-free state | |
| JPH04253341A (ja) | トランジスタ製作方法 | |
| US6245622B1 (en) | Method for fabricating semiconductor integrated circuit device including step of forming self-aligned metal silicide film | |
| US6057215A (en) | Process for forming a refractory metal silicide film having a uniform thickness | |
| US6242312B1 (en) | Advanced titanium silicide process for very narrow polysilicon lines | |
| JP3190858B2 (ja) | 半導体装置およびその製造方法 | |
| JP2746285B2 (ja) | 半導体装置の製造方法 | |
| US6586289B1 (en) | Anti-spacer structure for improved gate activation | |
| JP3371875B2 (ja) | 半導体装置の製造方法 | |
| JPH0322539A (ja) | 半導体装置の製造方法 | |
| JPH04715A (ja) | 半導体装置の製造方法 | |
| JPH0982812A (ja) | 半導体装置の製造方法 | |
| JPH08148677A (ja) | 半導体装置の製造方法 | |
| JPH0982949A (ja) | 半導体装置及びその製造方法 | |
| JP2746100B2 (ja) | 半導体装置の製造方法 | |
| US6242295B1 (en) | Method of fabricating a shallow doped region for a shallow junction transistor | |
| KR100995332B1 (ko) | 반도체 소자의 제조 방법 | |
| JP3893997B2 (ja) | 半導体装置の製造方法 | |
| JP3311082B2 (ja) | 半導体装置の製造方法 | |
| JPH04303944A (ja) | 半導体装置の製造方法 | |
| JP2818060B2 (ja) | 半導体装置の製造方法 | |
| KR100247811B1 (ko) | 반도체장치의 제조방법 | |
| JPH08195489A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JP3061024B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980114 |