JP3893997B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3893997B2 JP3893997B2 JP2002041398A JP2002041398A JP3893997B2 JP 3893997 B2 JP3893997 B2 JP 3893997B2 JP 2002041398 A JP2002041398 A JP 2002041398A JP 2002041398 A JP2002041398 A JP 2002041398A JP 3893997 B2 JP3893997 B2 JP 3893997B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor layer
- layer
- gate electrode
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に、電界効果トランジスタ(FET)のゲート電極形成工程を含む半導体装置の製造方法に関する。
【0002】
【従来の技術】
近年、半導体集積回路の高集積化に伴い、微細加工技術への要求が厳しいものとなっている。例えば、ポリシリコンをはじめとするシリコン系材料を用いたゲート加工に関しても、異方性と高選択比を両立するプロセスの開発が強く望まれている。
【0003】
酸化膜系以外の材料をプラズマエッチングした場合における、異方性形状の確保については、エッチング断面に形成される側壁保護膜によってなされている。側壁保護膜は、プラズマエッチング時に生成して気化した反応生成物が、プラズマ中で再解離あるいは反応し、エッチング断面に堆積することにより形成される。
【0004】
側壁保護膜が厚く形成された場合、設計寸法とエッチング後の実際の寸法との寸法変換差が大きくなったり、寸法変換差のばらつきが大きくなったりしやすい。そこで、最近、寸法変換差の絶対値とばらつきを小さくする目的で、高速排気を行いながらエッチングが行われている。この場合、エッチング処理中に反応生成物がプラズマ中で再解離するのが抑制され、堆積物が少なくなり、側壁保護膜が薄膜化する。
【0005】
しかしながら、このように側壁保護膜を薄膜化すると、エッチング断面が局所的に過剰にエッチングされるサイドエッチングやノッチングが発生しやすくなる。サイドエッチングやノッチングを防止する方法としては、基板印加バイアスを上昇させ、エッチング速度を高くする方法があるが、この場合には、下地のゲート絶縁膜とゲート材料とのエッチング選択比が低下したり、ゲート絶縁膜にプラズマダメージが発生したりするおそれがある。
【0006】
一方、nチャネルMOSFET(nMOSFET)とpチャネルMOSFET(pMOSFET)とで構成されるCMOS半導体装置においては、pMOSFETとnMOSFETのゲート電極として、ともにn型ポリシリコンゲート電極が用いられることが多い。この場合は、nMOSFETは表面チャネル型、pMOSFETは埋め込みチャネル型として使用される。
【0007】
しかしながら、CMOS半導体装置を微細化するに伴い、埋め込みチャネル型では短チャネル効果の抑制が困難となって来ている。pMOSFETも埋め込みチャネル型でなく表面チャネル型とするためには、nMOSFETのゲート電極としてn型ポリシリコンゲート電極を用いるのと同様に、pMOSFETのゲート電極としてp型ポリシリコンゲート電極を用いる、デュアルゲート構造を採用する必要がある。デュアルゲート構造を採用した場合、同一のポリシリコン膜からなるゲート電極にp型領域とn型領域とが混在することになる。
【0008】
このようなp型領域とn型領域を作製するには、化学的気相成長法(CVD)またはスパッタリング法等でポリシリコン膜を成長させた後、nMOSFETの形成予定領域にn型不純物を、また、pMOSFETの形成予定領域にp型不純物を、イオン注入法で打ち分けて導入し、それぞれn型ドープトポリシリコン、p型ドープトポリシリコンとする。
【0009】
【発明が解決しようとする課題】
上記のように、ポリシリコン膜に不純物のイオン注入を行うことにより、ポリシリコン表層部は損傷を受け、アモルファス化する。その後、ゲート電極の加工、すなわち、不純物を導入したポリシリコン膜のドライエッチングを行うと、局所的にサイドエッチングが入る問題がある。
【0010】
図8(a)は、サイドエッチングが入ったゲート電極を示す断面図である。図8(a)に示すように、シリコン基板31上にゲート絶縁膜としてシリコン酸化膜32が形成されている。シリコン酸化膜32上にゲート電極としてポリシリコン膜33が形成されている。アモルファス化部分34は、ポリシリコン膜33の表層部がイオン注入によりアモルファス化した部分である。
【0011】
ポリシリコン膜33にイオン注入を行い、アモルファス化部分34が形成された後、アモルファス化部分34の上層にシリコン酸化膜35が形成される。シリコン酸化膜35は、ゲート電極の加工を行うためのエッチングマスクとして用いられる。シリコン酸化膜35は、レジスト(不図示)をマスクとしたエッチングにより、図8(a)に示すように、ゲート電極のパターンに加工される。
【0012】
シリコン酸化膜35をマスクとして、高速排気プロセスによりポリシリコン膜33およびアモルファス化部分34にドライエッチングを行うと、アモルファス化部分34に局所的にサイドエッチング36が入る。また、高速排気プロセスの場合、ゲート電極の側壁保護膜は薄膜化されるため、図示していない。
【0013】
このようなサイドエッチング36は、高速排気プロセスにより側壁保護膜が薄膜化され、ゲート電極の側壁保護が弱くなることに加えて、アモルファス化部分34でアモルファス化していないポリシリコン膜33よりもエッチングレートが速くなることに起因して発生する。
【0014】
ゲート電極の加工後、ゲート電極の側壁には絶縁膜からなるサイドウォールスペーサが形成される。サイドウォールスペーサは、ゲート電極上およびソース/ドレイン領域上に自己整合的にシリサイドを形成するプロセス(サリサイドプロセス)において、ゲート電極側壁のシリサイド化によりゲート上のシリサイドとソース/ドレイン領域上のシリサイドが短絡するのを防止する目的で設けられる。
【0015】
サイドウォールスペーサを形成するには、ゲート電極を被覆するように、全面に絶縁膜を形成してから、絶縁膜にエッチバックを行ってゲート電極側壁のみに絶縁膜を残す。サイドウォールスペーサ形成用の膜としては、段差被覆性に優れたシリコン窒化膜が用いられることが多い。
【0016】
図8(b)は、図8(a)に示すゲート電極に、シリコン窒化膜を用いてサイドウォールスペーサを形成した状態を示す断面図である。図8(b)に示すように、シリコン窒化膜が段差被覆性に優れることから、サイドウォールスペーサ37のシリコン窒化膜は、サイドエッチング36部分に入り込む。これにより、サイドエッチング36が発生した部分においては、ポリシリコン膜33からなるゲート電極の上面がシリコン窒化膜(サイドウォールスペーサ37)の一部によって覆われてしまう。
【0017】
サイドウォールスペーサの形成後、ゲート電極の低抵抗化の目的で、ゲート電極の表面をシリサイド化する場合には、ゲート電極上の絶縁膜が除去される。図9(c)は、図8(b)のシリコン酸化膜35を除去した状態を示す断面図である。図9(c)に示すように、サイドエッチング36部分に入り込んだサイドウォールスペーサ37は除去されず、ポリシリコン膜33を被覆したままとなる。
【0018】
その後、全面に高融点金属層を形成してから、熱処理を行うことにより、シリコン上に高融点金属シリサイド層が形成される。また、未反応部分の高融点金属層は除去される。図9(d)は、ゲート電極上およびゲート電極以外の部分のシリコン基板31上に、高融点金属シリサイド層として例えばチタンシリサイド層38が形成された状態を示す断面図である。
【0019】
図9(d)に示すように、サイドエッチング36部分のポリシリコン膜33がシリサイド化されないため、ゲート電極上のチタンシリサイド層38の形成面積が小さくなる。したがって、実質的に配線が微細化され、細線効果により配線抵抗が上昇する可能性がある。
【0020】
上記のような局所的なサイドエッチングは、エッチング前に被エッチング膜に熱処理を加えることで抑制できる(第45回応用物理学関係連合講演会講演予稿集、28a-YA-2(1998)参照)。例えば、ノンドープトポリシリコン膜にリンをイオン注入した後、窒素ガス雰囲気中、600℃で30分の熱処理を行ってから、プラズマエッチングを行う。
【0021】
この場合、サイドエッチングを防止できることが、断面走査電子顕微鏡(断面SEM)により確認されている。また、熱処理に伴い、ポリシリコン膜の膜質も変化することが昇温脱離分析(TDS)、2次イオン質量分析(SIMS)等により確認されている。
【0022】
しかしながら、例えば800℃以上の高温で加熱すると、不純物の拡散が生じる。一般に、n型不純物はドライエッチング時のエッチャントであるイオン等に電子を供与しやすい。したがって、被エッチング膜がポリシリコン膜であり、ポリシリコン膜中にリン、ヒ素等の周期律表第5B族元素のn型不純物が拡散した場合、ポリシリコン膜のエッチングレートは増加する。
【0023】
逆に、p型不純物はエッチャントに電子を供与しにくいことから、ホウ素に代表される周期律表第3B族元素のp型不純物がポリシリコン膜に拡散した場合、ポリシリコン膜のエッチングレートは減少することが知られている。
【0024】
したがって、ゲート電極に導入された不純物がゲート絶縁膜近傍まで拡散した場合、ゲート絶縁膜に接する部分のゲート電極の線幅、すなわちゲート長がエッチングレートの増減の影響を受けて変動する。さらに、ゲート絶縁膜や基板への不純物の突き抜けが発生し、所望のデバイス特性が得られなくなるおそれがあった。
【0025】
ゲート形成時のサイドエッチングを抑制できる方法として、特開2001−7222号公報には、ポリシリコン膜にn型不純物を注入した後、n型不純物を拡散させる熱処理を行い、p型不純物を注入した後は熱処理を行わない半導体装置の製造方法が開示されている。この公報においては、サイドエッチングの原因が、高濃度にリンが存在することであると推察している。また、ホウ素の基板への突き抜けを防止するため、p型不純物の注入後に熱処理を行っていない。
【0026】
この方法によれば、リン濃度に依存したエッチングレートの増大を抑制することは可能であるが、イオン注入による点欠陥等の損傷や、アモルファス化によるエッチングレートの増大は考慮されていない。したがって、特にp型ポリシリコンゲートが形成されるpMOSFETで、不純物濃度以外の要因によるエッチングレートの増大を抑制できない。また、n型不純物の注入後の熱処理でn型不純物の拡散が起こった場合、ゲート絶縁膜近傍のポリシリコン膜でエッチングレートの増大が起こり、ゲート長が変動する可能性がある。
【0027】
本発明は上記の問題点に鑑みてなされたものであり、したがって本発明は、不純物が導入されたゲート電極でサイドエッチングや下地の損傷を防止できる半導体装置の製造方法を提供することを目的とする。
【0028】
【課題を解決するための手段】
上記の目的を達成するため、本発明の半導体装置の製造方法は、ゲート電極を含む電界効果型トランジスタ構造を有する半導体装置の製造方法であって、前記ゲート電極を形成する工程は、半導体基板の上面にゲート絶縁膜を介してSiまたはSiGeからなる多結晶の半導体層を形成する工程と、前記半導体層にn型不純物およびp型不純物の少なくとも一方のイオン注入を行い、前記半導体層の少なくとも表層部分をアモルファス化させながら、前記半導体層に前記不純物を導入する工程と、前記表層部分がアモルファス化された半導体層の上面に、少なくとも1層の金属を含む層を形成する工程と、前記金属を含む層が形成された前記半導体層において、前記イオン注入により発生した欠陥の回復と前記アモルファス化された表層部分の結晶化とを進行させ、かつ、当該半導体層の底部へ前記不純物を拡散させない程度に熱処理を行う工程と、前記半導体層にドライエッチングを行う工程とを有し、前記熱処理を行う工程においては、前記金属を含む層の上面にマスクとなる絶縁膜を形成しながら、600℃から650℃の温度の熱処理条件にて当該熱処理を行い、前記ドライエッチング工程に対する前記半導体層のエッチングレートを低くし、前記半導体層をドライエッチングする工程においては、前記絶縁膜をマスクとして、前記金属を含む層および前記半導体層をドライエッチングする。
【0029】
好適には、前記イオン注入を行う工程は、nチャネル型電界効果トランジスタ形成領域の前記半導体層に前記n型不純物をイオン注入する工程と、pチャネル型電界効果トランジスタ形成領域の前記半導体層に前記p型不純物をイオン注入する工程を含む。
【0031】
これにより、イオン注入された半導体層にドライエッチングを行った場合にも、サイドエッチングが防止され、線幅の変動が抑制される。イオン注入後の被エッチング膜には、注入されたイオンによってもたらされる点欠陥等の損傷、結晶のアモルファス化がみられ、エッチングレートが大きい。
【0032】
加熱を行うことにより、損傷を受けた部分に存在する点欠陥等の回復や、アモルファス部分の結晶化を進行させることができる。その結果、損傷の影響が低減され、エッチングレートも小さくなるため、局所的なサイドエッチングを防止しながらドライエッチングを行うことが可能となる。
【0033】
また、加熱温度を不純物が拡散する温度よりも低温とすることにより、不純物の拡散に起因する、例えばゲート絶縁膜等の下地の損傷を防止できる。さらに、不純物の拡散によってエッチングレートが変化するのも防止できるため、ドライエッチングで加工される線幅を均一にできる。
【0034】
【発明の実施の形態】
以下に、本発明の半導体装置の製造方法の実施の形態について、図面を参照して説明する。
(実施形態1)
本実施形態は、n型ポリシリコンゲート電極の形成例であり、レジストマスクを用いてゲート電極を加工する前に、抵抗加熱の電気炉により熱処理を施すものである。
【0035】
まず、図1(a)に示すように、シリコン基板1上にゲート絶縁膜としてシリコン酸化膜2を形成し、その上層にゲート電極材料としてポリシリコン膜3を形成する。シリコン酸化膜2は通常の熱酸化法により、例えば膜厚1.8nmで形成する。ポリシリコン膜3は通常のCVDにより、例えば膜厚200nmで形成する。
【0036】
次に、図1(b)に示すように、イオン注入法によりポリシリコン膜3中へn型不純物であるリンを導入する。このイオン注入の条件は、例えばドーズ量を3.0×1015atoms/cm2 、注入エネルギーを30keVとする。このイオン注入により、ポリシリコン膜3の表層部分にアモルファス化部分4が形成される。アモルファス化部分4にリンイオンが導入されている。アモルファス化部分4ではそれ以外のポリシリコン膜3に比較してエッチングレートが大きくなる。
【0037】
次に、図1(c)に示すように、抵抗加熱の電気炉を用いて熱処理を行う。この加熱により、アモルファス化部分4で損傷の回復と結晶化の進行が起こり、結晶化されたリンイオン注入部5が形成される。リンイオン注入部5では図1(b)のアモルファス化部分4に比較してエッチングレートが小さくなる。
【0038】
熱処理条件は、例えば温度を600℃、窒素雰囲気、圧力を101kPa、時間を30分間とする。この加熱温度(600℃)では、n型不純物であるリンの拡散は生じない。したがって、シリコン酸化膜2近傍にリンが拡散せず、エッチングレートの増大によるゲート長の変動を防止できる。
【0039】
次に、図2(d)に示すように、ゲートエッチングのマスクとしてフォトレジスト6を、通常のフォトリソグラフィ法により膜厚400nmで形成する。ここで、ポリシリコン膜3(リンイオン注入部5)の最表面には、図示しない自然酸化膜が存在する。
【0040】
この自然酸化膜は、次の工程で行われるゲートエッチングの進行を阻害する。そこで、この自然酸化膜をプラズマエッチング処理により除去する。自然酸化膜の除去条件は、例えばCl2 ガスを流量120sccmで供給し、温度を20℃、マイクロ波(2.45GHz)出力を400W、基板バイアス高周波(400kHz)出力を50W、圧力を0.5Paとする。
【0041】
次に、図2(e)に示すように、フォトレジスト6をマスクとして、リンイオン注入部5を含むポリシリコン膜3のドライエッチングを行う。ドライエッチング条件は、例えばCl2 ガスを流量30sccm、O2 ガスを流量5sccm、HBrガスを流量90sccmで供給し、温度を20℃、マイクロ波(2.45GHz)出力を400W、基板バイアス高周波(400kHz)出力を25W、圧力を0.5Paとする。
【0042】
その後、図2(f)に示すように、常法でアッシングや洗浄を含むエッチング後処理を行い、フォトレジスト6および図示しない反応生成物を除去する。
以上の工程により、n型不純物であるリンが導入されたポリシリコン膜3の表層部分にサイドエッチングが発生することなく、ゲート電極が形成される。
【0043】
上記の本実施形態の半導体装置の製造方法によれば、イオン注入によりポリシリコン膜3の表層部分に発生する点欠陥等の損傷やアモルファス化部分4が、エッチング前の熱処理で回復する。その結果、熱処理前に比較してエッチングレートが小さくなり、ポリシリコン膜3の局所的なサイドエッチングが防止される。
【0044】
また、加熱温度を不純物が拡散する温度未満としていることから、n型不純物であるリンの拡散が防止される。したがって、ゲート絶縁膜(シリコン酸化膜2)近傍でゲート電極のエッチングレートの増減が起こらず、ゲート長の変動が抑制される。さらに、ゲート絶縁膜(シリコン酸化膜2)およびシリコン基板1への不純物の突き抜けも防止される。
【0045】
上記の本実施形態で形成されたゲート電極上をシリサイド化した場合、ポリシリコン膜3(リンイオン注入部5)の表面全体にシリサイド層が形成される。したがって、シリサイド層の細線効果が抑制され、ゲート電極を低抵抗化できる。
【0046】
(実施形態2)
本実施形態は、ポリメタルゲートの形成例であり、ハードマスクとして用いられるシリコン窒化膜の成膜時の熱を利用して、ポリシリコン膜に熱処理を施すものである。ポリメタルゲートは、単にメタルゲートとも呼ばれ、ポリシリコン上にバリアメタルを介してメタル膜が形成されたものである。
【0047】
ポリメタルゲートにおいては、不純物を導入するポリシリコン膜の表面がバリアメタルとなる窒化タングステンと、タングステン等のメタル膜で覆われるため、ゲート加工後の工程、例えばソース/ドレイン領域の形成工程等でゲートポリシリコンに不純物を導入するのは困難である。したがって、ポリメタルゲートを用いてデュアルゲートを形成するためには、バリアメタル形成前に予め、該当領域にn型不純物やp型不純物を導入しておく必要がある。
【0048】
以下、本実施形態の半導体装置の製造方法を説明する。まず、図3(a)に示すように、シリコン基板11上にゲート絶縁膜としてシリコン酸化窒化膜(SiON膜)12を形成する。シリコン酸化窒化膜12は、例えば熱酸化法で形成したシリコン酸化膜に、プラズマ窒化あるいは熱窒化等の方法で窒素を導入することにより形成できる。シリコン酸化窒化膜12の膜厚は例えば1.8nmとする。シリコン酸化窒化膜12の上層に、ゲート電極材料の一部としてポリシリコン膜13を形成する。ポリシリコン膜13は、CVDにより例えば膜厚200nmで形成する。
【0049】
次に、図3(b)に示すように、nMOSFET形成領域以外をフォトレジスト14で被覆する。続いて、図3(c)に示すように、フォトレジスト14をマスクとして、nMOSFET形成領域にイオン注入によりn型不純物であるリンを導入する。
【0050】
このイオン注入の条件は、例えばドーズ量を3.0×1015atoms/cm2 、注入エネルギー量を30keVとする。このイオン注入により、フォトレジスト14で被覆されていないポリシリコン膜13の表層部分にはアモルファス化部分15が形成される。アモルファス化部分15にリンイオンが導入されている。
【0051】
次に、図4(d)に示すように、フォトレジスト14を常法の処理、例えばアッシングと洗浄により除去する。
次に、図4(e)に示すように、pMOSFET形成領域以外をフォトレジスト16で被覆する。続いて、図4(f)に示すように、フォトレジスト16をマスクとして、pMOSFET形成領域にイオン注入によりp型不純物であるホウ素を導入する。
【0052】
このイオン注入の条件は、イオン種として二フッ化ホウ素(BF2 )を用い、ドーズ量を3.0×1015atoms/cm2 、注入エネルギー量を30keVとする。このイオン注入により、フォトレジスト16で被覆されていないポリシリコン膜13の表層部分にはアモルファス化部分17が形成される。アモルファス化部分17にホウ素が導入されている。その後、図5(g)に示すように、フォトレジスト16を常法の処理、例えばアッシングと洗浄により除去する。
【0053】
次に、図5(h)に示すように、ポリシリコン膜13上にバリアメタルとして窒化タングステン膜18を、例えば膜厚5nmで形成する。その上層に、タングステン膜19を、例えば膜厚100nmで形成する。これらの膜18、19は例えばスパッタリングにより形成する。
【0054】
次に、図5(i)に示すように、ゲートエッチング時のハードマスクとなるシリコン窒化膜20を、タングステン膜19上に形成する。シリコン窒化膜20は、CVDにより例えば膜厚120nmで形成する。シリコン窒化膜20の成膜条件は、例えばSiH2 Cl2 ガスを流量100sccm、NH3 ガスを流量500sccmで供給し、温度を650℃、圧力を26Paとする。
【0055】
成膜時の加熱によりポリシリコン膜13も加熱され、リンがイオン注入されたアモルファス化部分15と、ホウ素がイオン注入されたアモルファス化部分17で損傷の回復と結晶化の進行が起こる。これにより、結晶化されたリンイオン注入部21および結晶化されたホウ素イオン注入部22がそれぞれ形成される。この成膜温度(650℃)では、n型不純物であるリンおよびp型不純物であるホウ素の拡散は生じない。
【0056】
次に、図6(j)に示すように、シリコン窒化膜20上にフォトレジスト23を例えば膜厚400nmで形成する。フォトレジスト23は通常のフォトリソグラフィ法によりゲートパターンで形成する。
【0057】
次に、図6(k)に示すように、フォトレジスト23をマスクとしてシリコン窒化膜20にドライエッチングを行い、シリコン窒化膜20からなるハードマスクを形成する。シリコン窒化膜のエッチング条件は、例えばCF2 ガスを流量100sccm、Arガスを流量1000sccmで供給し、温度を30℃、高周波(13.56MHz)出力を1000W、圧力を133Paとする。
【0058】
次に、図7(l)に示すように、ハードマスク(シリコン窒化膜20)を用いてタングステン膜19、窒化タングステン膜18およびポリシリコン膜13にドライエッチングを行う。ここで、ポリシリコン膜13は熱処理後の結晶化されたリンイオン注入部21およびホウ素イオン注入部22を含む。
【0059】
タングステン膜19および窒化タングステン膜18のドライエッチング条件は、例えばCF4 ガスを流量30sccm、O2 ガスを流量10sccmで供給し、温度を30℃、マイクロ波(2.45GHz)出力を800W、基板バイアス高周波(400kHz)出力を30W、圧力を0.4Paとする。
【0060】
リンイオン注入部21およびホウ素イオン注入部22を含むポリシリコン膜13のドライエッチング条件は、例えばCl2 ガスを流量30sccm、O2 ガスを流量5sccm、HBrガスを流量90sccmで供給し、温度を30℃、マイクロ波(2.45GHz)出力を400W、基板バイアス高周波(400kHz)出力を25W、圧力を0.5Paとする。
その後、図7(m)に示すように、常法でアッシングおよび洗浄を含むエッチング後処理を行い、フォトレジスト23および図示しない反応生成物を除去する。
【0061】
以上の工程により、n型不純物であるリンおよびp型不純物であるホウ素が導入されたポリシリコン膜13の表層部分にサイドエッチングが発生することなく、ゲート電極を形成できる。
また、シリコン窒化膜20の成膜温度が、ポリシリコン膜13中での不純物の拡散を防止できる範囲内であることから、不純物の拡散に起因する線幅(ゲート長)変動やゲート絶縁膜、基板への不純物の突き抜けも発生しない。
【0062】
上記の本発明の実施形態の半導体装置の製造方法によれば、イオン注入によって損傷を受けた部分のゲート電極に局所的なサイドエッチングが発生せず、ゲート電極の線幅の変動を防止できる。また、ゲート電極に導入された不純物がゲート電極の下地に拡散し、ゲート絶縁膜が損傷したり、基板の抵抗が変化したりするのを防止できる。
【0063】
本発明の半導体装置の製造方法の実施形態は、上記の説明に限定されない。例えば、ゲート電極材料として実施形態1ではポリシリコン、実施形態2ではポリシリコンとメタル膜の積層膜を用いているが、シリコンゲルマニウム等、不純物がイオン注入により導入されるような他の材料に変更してもよい。
【0064】
また、加熱方法として、実施形態1では抵抗加熱の電気炉、実施形態2では成膜時の熱を利用しているが、ランプ加熱やレーザーアニール等、他の加熱方法に変更してもよい。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【0065】
【発明の効果】
本発明の半導体装置の製造方法によれば、ゲート電極の局所的なサイドエッチングや線幅の変動を抑制できる。また、ゲート電極下地への不純物の拡散に起因する半導体装置の性能の低下を防止できる。
【図面の簡単な説明】
【図1】図1(a)〜(c)は本発明の実施形態1に係る半導体装置の製造方法の製造工程を示す断面図である。
【図2】図2(d)〜(f)は本発明の実施形態1に係る半導体装置の製造方法の製造工程を示す断面図である。
【図3】図3(a)〜(c)は本発明の実施形態2に係る半導体装置の製造方法の製造工程を示す断面図である。
【図4】図4(d)〜(f)は本発明の実施形態2に係る半導体装置の製造方法の製造工程を示す断面図である。
【図5】図5(g)〜(i)は本発明の実施形態2に係る半導体装置の製造方法の製造工程を示す断面図である。
【図6】図6(j)および(k)は本発明の実施形態2に係る半導体装置の製造方法の製造工程を示す断面図である。
【図7】図7(l)および(m)は本発明の実施形態2に係る半導体装置の製造方法の製造工程を示す断面図である。
【図8】図8(a)および(b)は従来の半導体装置の製造方法の製造工程を示す断面図である。
【図9】図9(c)および(d)は従来の半導体装置の製造方法の製造工程を示す断面図である。
【符号の説明】
1…シリコン基板、2…シリコン酸化膜、3…ポリシリコン膜、4…アモルファス化部分、5…リンイオン注入部、6…フォトレジスト、11…シリコン基板、12…シリコン酸化窒化膜、13…ポリシリコン膜、14…フォトレジスト、15…アモルファス化部分、16…フォトレジスト、17…アモルファス化部分、18…窒化タングステン膜、19…タングステン膜、20…シリコン窒化膜、21…リンイオン注入部、22…ホウ素イオン注入部、23…フォトレジスト、31…シリコン基板、32…シリコン酸化膜、33…ポリシリコン膜、34…アモルファス化部分、35…シリコン酸化膜、36…サイドエッチング、37…サイドウォールスペーサ、38…チタンシリサイド層。
Claims (2)
- ゲート電極を含む電界効果型トランジスタ構造を有する半導体装置の製造方法であって、
前記ゲート電極を形成する工程は、
半導体基板の上面にゲート絶縁膜を介してSiまたはSiGeからなる多結晶の半導体層を形成する工程と、
前記半導体層にn型不純物およびp型不純物の少なくとも一方のイオン注入を行い、前記半導体層の少なくとも表層部分をアモルファス化させながら、前記半導体層に前記不純物を導入する工程と、
前記表層部分がアモルファス化された半導体層の上面に、少なくとも1層の金属を含む層を形成する工程と、
前記金属を含む層が形成された前記半導体層において、前記イオン注入により発生した欠陥の回復と前記アモルファス化された表層部分の結晶化とを進行させ、かつ、当該半導体層の底部へ前記不純物を拡散させない程度に熱処理を行う工程と、
前記半導体層にドライエッチングを行う工程と
を有し、
前記熱処理を行う工程においては、前記金属を含む層の上面にマスクとなる絶縁膜を形成しながら、600℃から650℃の温度の熱処理条件にて当該熱処理を行い、前記ドライエッチング工程に対する前記半導体層のエッチングレートを低くし、
前記半導体層をドライエッチングする工程においては、前記絶縁膜をマスクとして、前記金属を含む層および前記半導体層をドライエッチングする、
半導体装置の製造方法。 - 前記イオン注入を行う工程は、nチャネル型電界効果トランジスタ形成領域の前記半導体層に前記n型不純物をイオン注入する工程と、pチャネル型電界効果トランジスタ形成領域の前記半導体層に前記p型不純物をイオン注入する工程とを含む、
請求項1記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002041398A JP3893997B2 (ja) | 2002-02-19 | 2002-02-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002041398A JP3893997B2 (ja) | 2002-02-19 | 2002-02-19 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003243650A JP2003243650A (ja) | 2003-08-29 |
JP3893997B2 true JP3893997B2 (ja) | 2007-03-14 |
Family
ID=27781830
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002041398A Expired - Fee Related JP3893997B2 (ja) | 2002-02-19 | 2002-02-19 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3893997B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4946017B2 (ja) * | 2005-11-25 | 2012-06-06 | ソニー株式会社 | 半導体装置の製造方法 |
-
2002
- 2002-02-19 JP JP2002041398A patent/JP3893997B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003243650A (ja) | 2003-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5937315A (en) | Self-aligned silicide gate technology for advanced submicron MOS devices | |
US6500720B2 (en) | Method of manufacturing semiconductor device | |
JPH07202195A (ja) | 浅い接合のソース/ドレーン領域とシリサイドを有するmosトランジスタの製造方法 | |
JPH07142726A (ja) | 電界効果型トランジスタの製造方法 | |
JP3149414B2 (ja) | 浅い接合部を有する半導体デバイスを製作する方法 | |
US6200840B1 (en) | Method for producing PMOS devices | |
US6699744B2 (en) | Method of forming a MOS transistor of a semiconductor device | |
US6855592B2 (en) | Method for manufacturing semiconductor device | |
US6627527B1 (en) | Method to reduce metal silicide void formation | |
US7670952B2 (en) | Method of manufacturing metal silicide contacts | |
JP3893997B2 (ja) | 半導体装置の製造方法 | |
JPH05304108A (ja) | 半導体装置及び半導体装置の製造方法 | |
US20110001197A1 (en) | Method for manufacturing semiconductor device and semiconductor device | |
JPH0982812A (ja) | 半導体装置の製造方法 | |
JPH08288241A (ja) | 半導体装置およびその製造方法 | |
JP2004228351A (ja) | 半導体装置及びその製造方法 | |
KR100628253B1 (ko) | 반도체 소자의 자기 정렬 실리사이드 형성방법 | |
US6365471B1 (en) | Method for producing PMOS devices | |
JPH04245642A (ja) | Mosトランジスタおよびその製造方法 | |
JP3640079B2 (ja) | Cmosトランジスタの製造方法 | |
JPH05102074A (ja) | Mosトランジスタ | |
JP3327109B2 (ja) | 半導体装置の製造方法 | |
JP2746285B2 (ja) | 半導体装置の製造方法 | |
KR100565755B1 (ko) | 반도체 소자의 제조방법 | |
JP3920959B2 (ja) | 相補型半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040727 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060704 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060828 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060919 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061031 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061121 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061204 |
|
LAPS | Cancellation because of no payment of annual fees |