JPH0645271A - ケイ素中のアルミニウム拡散の制御方法 - Google Patents

ケイ素中のアルミニウム拡散の制御方法

Info

Publication number
JPH0645271A
JPH0645271A JP5088593A JP8859393A JPH0645271A JP H0645271 A JPH0645271 A JP H0645271A JP 5088593 A JP5088593 A JP 5088593A JP 8859393 A JP8859393 A JP 8859393A JP H0645271 A JPH0645271 A JP H0645271A
Authority
JP
Japan
Prior art keywords
germanium
silicon
aluminum
incorporated
diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5088593A
Other languages
English (en)
Inventor
Sheldon Aronowitz
シェルドン・アロノウィッツ
Amolak Ramde
アモラク・ラムデ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of JPH0645271A publication Critical patent/JPH0645271A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/761PN junctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251Diffusion into or out of group IV semiconductors
    • H01L21/2252Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Physical Vapour Deposition (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 モノリシックpn接合単離集積回路の製造の
ためにケイ素中のアルミニウム拡散を制御する方法を提
供すること。 【構成】 モノリシックpn接合単離集積回路の製造の
ためにケイ素中のアルミニウム拡散を制御する方法を開
示する。アルミニウムの単離又はp孔拡散が行われる予
定のケイ素中にゲルマニウムを配合する。アルミニウム
拡散はゲルマニウムの存在によって調節されるので、チ
ャネリングと外部拡散とは制御される。ホウ素をアルミ
ニウムと共にケイ素中に配合する場合にはこの制御が強
化される。

Description

【発明の詳細な説明】
【0001】
【発明の利用分野】アルミニウムは集積回路(IC)に
おいて単離の目的及びp孔形成のために用いられてい
る。アルミニウムをp孔形成又は単離への使用に魅力的
なものにする特徴は、アルミニウムが非常に迅速にケイ
素中に拡散することである。アルミニウムは典型的にイ
オンプランテーションによって付着(deposit)
する、イオンプランテーションによるとアルミニウムイ
オンは高電圧において加速されて、ケイ素表面に衝突さ
せられて、結晶格子中に短距離浸透する。この後に、高
温拡散が行われ、アルミニウム原子はケイ素体中にさら
に拡散する。
【0002】
【従来の技術】アルミニウムの場合には、インプラント
された原子は間入型(interstitial)種と
して比較的容易にケイ素結晶を通過することができる。
このことはチャネリングとして知られ、チャネリングで
は比較的大きい浸透が生じ、これは有利に利用される
が、制御されない場合には非常に多くのトラブルを生ず
ることがある。明らかに、ケイ素結晶格子は活性な(e
nergetic)アルミニウム原子に対して比較的透
過性である。アルミニウムが単離又はp孔形成に用いら
れる場合にチャネリングが特に有害であることもありう
る。アルミニウムの有効拡散を異方的に強化し、そのチ
ャネリングを減じ、アルミニウムのポピュレーションが
電気的に活性になる程度を高めることが望ましい。単一
のIII族種が間入型である場合には、非常に高濃度の
ゲルマニウムの存在下で拡散の遅延を示すが、置換の場
合には拡散の加速を示すことが判明している。III族
ドーパント(dopant)の組合せは互いに相互作用
することが知られている(米国特許第4,746,96
4号を参照のこと)。この相互作用を利用して、ゲルマ
ニウムが非常に高濃度で存在する場合にp形ドーパント
の拡散挙動に対してかなりの制御を及ぼすことができ
る。このことは我々の特許出願第710,646号(1
991年6月5日出願、名称「PNPデバイスのための
P埋め込み層の製造方法」)に開示されている。上記特
許と特許出願との教示は参考文献としてここに関係す
る。
【0003】
【発明が解決しようとする課題】アルミニウムによって
ドープされるべきケイ素基板中に高濃度のゲルマニウム
を配合して、チャネリングを回避することが、本発明の
目的である。
【0004】アルミニウムドープトp孔を与えられる予
定のケイ素基体に高濃度のゲルマニウムを配合すること
が、本発明の他の目的である。
【0005】単離のためにアルミニウムを用いるケイ素
モノリシック集積回路に用いるべきn形エピタキシャル
層中に高濃度のゲルマニウムを配合することが、本発明
のさらに他の目的である。
【0006】高濃度のゲルマニウムを含むn形ケイ素体
中にp孔又は単離領域を形成するためにアルミニウムと
ホウ素との組合せを用いることが、本発明のさらに他の
目的である。
【0007】
【課題を解決するための手段】上記その他の目的は下記
のように達成される。n形ケイ素体に高濃度のゲルマニ
ウムを配合する。ゲルマニウムは約10〜50原子%の
範囲内で、ケイ素とゲルマニウムとが同時付着するn形
エピタキシャル層としてケイ素に、又はゲルマニウムを
イオンインプラントされ、結晶構造の損傷を最少にする
ためにアニーリングされたn形ケイ素体に供給される。
ケイ素−ゲルマニウム層に、単離領域を形成すべき箇所
にインプラントされるアルミニウムとホウ素とをイオン
インプラントする。ケイ素中のゲルマニウムはアルミニ
ウムのチャネリング傾向を大きく低下させる。続いて起
こる拡散作用では、ホウ素とアルミニウムとの組合せが
間入型アルミニウムの拡散を減ずる。しかし、アルミニ
ウムがホウ素を越えてケイ素体中に達した場合には、ア
ルミニウムドーピング(doping)は間入型であ
り、拡散速度は強化される。特徴のこの組合せは、アル
ミニウムがケイ素中に垂直に迅速に拡散し、単離拡散が
エピタキシャル層中に完全に浸透して、単離を達成する
ことを意味する。しかし、ケイ素表面では、拡散が遅延
し、アルミニウムが側方拡散の減少を示す。さらに、ア
ルミニウムが酸化物によって吸収される場合にはアルミ
ニウムが外部拡散(outdiffuse)する傾向が
ない。このことはアルミニウムの表面消耗が減少するこ
とを意味する。
【0008】アルミニウムを用いるp孔形成では、エピ
タキシャル層の全体にゲルマニウムを供給することが好
ましい。これはエピタキシャル層の蒸気相成長中にケイ
素とゲルマニウムとを同時付着させることによってなさ
れる。ゲルマニウム含量に関する層組成は蒸気相ゲルマ
ニウム化合物の%と付着条件とによって決定される。ケ
イ素のゲルマニウム含量を10〜50原子%範囲内に維
持することは比較的容易である。
【0009】上記から、ケイ素中のゲルマニウムとホウ
素との存在がアルミニウム拡散を異方的にすることを知
ることができる。アルミニウムの拡散がホウ素が存在す
る近くの表面では非常に遅延されるが、ホウ素が存在し
ないケイ素中では強化される。このことはアルミニウム
の側方拡散(lateral diffusion)と
表面消耗とが最少になることを意味する。しかも、アル
ミニウムは深いp孔又は単離領域を迅速に形成すること
ができる。
【0010】図1〜4は単離プロセスの種々な段階にお
けるケイ素ICウェファーの断片を示す。
【0011】図5と6はp孔プロセスの種々な段階にお
けるケイ素ICウェファーの断片を示す。
【0012】図面は一定の縮尺に従うものではない。縦
の寸法は発明の詳細を良好に示すために拡大したもので
ある。例えば、好ましい実施態様では、基板ウェファー
は1500ミクロンを充分に越える厚さであることがで
き、エピタキシャル層は典型的に10ミクロンのオーダ
ーである。図面は、用量の明確な限定のために示される
通常の又はイオンインプランテーションの表示法を用い
る。例えば、B1E14は1x104ホウ素原子/cm2
を意味する。
【0013】図1から出発して、本発明の単離プロセス
を詳述する。p形基板ウェファー10は、周知のケイ素
プレーナ(planar)エピタキシャルpn接合単離
モノリシック集積回路製造方法において通常行われるよ
うに、頂部に成長したn形層11を有する。約20Å厚
さの薄い保護酸化物層12がウェファー上に成長する。
フォトレジストマスク13をウェファーに貼付し、処理
して、それに開口14を形成する。次に、ゲルマニウム
の大きい用量をイオンプラントする。好ましい用量は約
190keVの電位においてゲルマニウム5x1016
子/cm2である。これはケイ素表面中に短距離だけ達
するゲルマニウムインプラント層15を生ずる。インプ
ラント状態において酸化物層12は実質的に透明であ
る。
【0014】次に、レジスト13を剥離して、ウェファ
ーを非酸化性雰囲気中で約1000℃において約30分
間アニーリングした。このアニーリングはインプラント
損傷したケイ素結晶構造を直すように作用し、またゲル
マニウム原子を置換結晶格子部位に挿入する。このアニ
ーリングは、図2に示すように、ケイ素中へのゲルマニ
ウム拡散をも生じ、ゲルマニウムーケイ素領域16を形
成する、これは図1にはダッシュ線輪郭で示される。
【0015】好ましい実施態様では、ウェファー表面に
おけるケイ素中のゲルマニウム含量は10〜50原子%
の範囲内である。該含量が50原子%未満に維持される
場合には、ウェファーは酸化されると、SiO2によっ
て被覆される。50原子%の上限を越えると、酸化物は
シリカとゲルマニアとの複雑な混合物になりうる。この
ような混合物はプレーナIC処理において好ましくな
い。ゲルマニウム含量が約10原子%未満である場合に
は、その有利な効果は実質的に低下する。
【0016】図2に示すように、第2フォトレジスト層
17をウェファーに貼付し、開口を写真平板的に形成す
る。次にホウ素を図示するようにイオンインプラントす
る。ホウ素インプラント用量は、好ましい実施態様で
は、約40keVのエネルギーにおいて1014原子/c
2である。これは表面の露出面積を減じ、領域19の
縁を覆い隠す。次に、図3に示すように、アルミニウム
を70keVのエネルギーにおいて約1014原子/cm
2の用量までイオンインプラントする。従って、アルミ
ニウムインプラント済み領域22はホウ素インプラント
済み領域14の内側にあり、より高エネルギーであるた
めに、さらにケイ素中に浸透する。しかし、両領域1
9、22は図示するように領域16の内側に限定され
る。
【0017】次に、通常の高温単離拡散が行われる。時
間と温度は、領域22’のアルミニウムがエピタキシャ
ル層11に完全に浸透して、基板10に達する。
【0018】拡散中にホウ素原子はより低い程度に拡散
して、領域19’を形成する。従って、領域22’の表
面部分にホウ素富化層が供給され、この層がアルミニウ
ムと相互作用して、不純物作用を制御する。上記で指摘
したように、ホウ素とゲルマニウムとの両方の存在はア
ルミニウムチャネリングを防止するので、アルミニウム
の側方拡散は最少になる。さらに、ホウ素/ゲルマニウ
ム富化層はアルミニウムの外部拡散を最少にすることに
よって、通常遭遇されるアルミニウム表面消耗を減ず
る。最後に、ケイ素バルク(bulk)中に浸透するア
ルミニウムはホウ素とアルミニウムとの両方を越えるの
で、基板ウェファーにまで迅速に拡散し、所望の単離を
迅速に生ずる。実際に、ホウ素−ゲルマニウム組合せの
存在は異方的アルミニウム拡散を生じて、表面アルミニ
ウム拡散とバルクアルミニウム拡散との両方を独立的に
制御する。
【0019】本発明は、図5と6とに示すように、n形
ケイ素構造中のp孔生成に適用することができる。この
方法をp形基板ウェファー上に形成されるエピタキシャ
ル層に適用するものとして示すが、この方法は他の構造
に適用することもできる。例えば、この方法はCMOS
デバイス製造に用いられるN+ウェファーに適用するこ
とができた。また、この方法は上記特許第4,940,
671号と第4,908,328号とに教示されるよう
に、相補形トランジスター製造に用いられるp形ケイ素
領域中に同時に形成されるn形孔に適用することができ
る。
【0020】図5に示すように、p形基板ウェファー2
5にn形エピタキシャル層26を供給する。エピタキシ
ャル付着プロセスをゲルマニウムを含めるように改良す
る。付着条件は層26のゲルマニウム含量が約10原子
%を越えるように制御して、、拡散制御の効果が現れる
ようにする。50原子%の最大ゲルマニウム含量が存在
すると、成長した酸化物はケイ素のみを含み、それによ
ってプレーナ処理を強化する。約20Å厚さである保護
酸化物層27は熱酸化によって形成される。
【0021】フォトレジスト28はウェファーと、写真
平板的に形成された開口29との上に適用される。この
開口は形成されるp孔よりもやや小さい。図5に示すよ
うに、アルミニウムを180keVのエネルギーと約1
14原子/cm2の用量とにおいてイオンインプラント
する。ホウ素も約30keVのエネルギーと約1.5x
1012原子/cm2の用量とにおいてイオンインプラン
トする。従って、アルミニウムインプラント済み領域3
0はホウ素領域31よりも深くまで達し、より重度にド
ープされる。両領域30と31は同じ側方度を有する。
【0022】次に、このレジストを剥離して、ウェファ
ーにp孔拡散を受けさせて、図6の構造を形成する。ア
ルミニウムは拡散して、p孔を画定するp形領域30’
を形成し、ホウ素はより軽度に拡散して、キャップ領域
31’を形成する。アルミニウム垂直チャネリングはゲ
ルマニウムによって最少になるので、p孔深さは制御さ
れる。領域31’のホウ素とアルミニウムとがアルミニ
ウムの外部拡散を防止することによって、表面アルミニ
ウム消耗は回避される。また、アルミニウム側方チャネ
リングが避けられるので、好ましくないチャネリング結
果は弱められる。
【0023】本発明を説明し、好ましい実施態様を詳述
した。当業者は上記説明を読むならば、本発明の要旨及
び目的に含まれる代替え及び同等物が自明であろう。従
って、本発明は特許請求の範囲によってのみ限定される
ものとする。
【図面の簡単な説明】
【図1】単離プロセスの1段階におけるケイ素ICウェ
ファーの断片を示す図。
【図2】単離プロセスの1段階におけるケイ素ICウェ
ファーの断片を示す図。
【図3】単離プロセスの1段階におけるケイ素ICウェ
ファーの断片を示す図。
【図4】単離プロセスの1段階におけるケイ素ICウェ
ファーの断片を示す図。
【図5】p孔プロセスの1段階におけるケイ素ICウェ
ファーの断片を示す図。
【図6】p孔プロセスの1段階におけるケイ素ICウェ
ファーの断片を示す図。
【符号の説明】
10. p形基板ウェファー 11. n形層 12. 保護酸化物層 13. フォトレジストマスク 14. ホウ素インプラント済み領域 17. 第2フォトレジスト層 18. 開口 19. ホウ素富化領域 20. フォトレジスト層 21. 開口 22. アルミニウムインプラント済み領域
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 8617−4M H01L 21/265 U (72)発明者 アモラク・ラムデ アメリカ合衆国カリフォルニア州95129, サン・ホセ,ウエストデール・ドライブ 5002

Claims (15)

    【特許請求の範囲】
  1. 【請求項1】 アルミニウム拡散を制御するために充分
    な量でケイ素にゲルマニウムを配合する工程を含む、ケ
    イ素中のアルミニウム拡散の制御方法。
  2. 【請求項2】 前記ケイ素中へのホウ素の配合をさらに
    含む請求項1記載の方法。
  3. 【請求項3】 前記ゲルマニウムが約10原子%〜約5
    0原子%の範囲内である請求項1記載の方法。
  4. 【請求項4】 前記アルミニウムの配合前に前記ゲルマ
    ニウムを前記ケイ素中にイオンインプランテーションに
    よって配合する請求項1記載の方法。
  5. 【請求項5】 前記ゲルマニウムを含む前記ケイ素をア
    ニーリングすることによって、前記ゲルマニウムに置換
    ケイ素結晶格子部位を占めさせる請求項4記載の方法。
  6. 【請求項6】 前記ゲルマニウムを前記ケイ素中にエピ
    タキシャルケイ素層の成長中の蒸気相の同時付着によっ
    て配合する請求項1記載の方法。
  7. 【請求項7】 単離拡散領域中のモノリシックpn接合
    単離集積回路の製造において、前記ゲルマニウムとホウ
    素とを前記ケイ素に配合する請求項2記載の方法。
  8. 【請求項8】 モノリシックpn接合単離集積回路の製
    造においてpn接合単離p孔の形成中に前記ゲルマニウ
    ムとホウ素とを前記ケイ素に配合する請求項2記載の方
    法。
  9. 【請求項9】 モノリシックpn接合単離集積回路の製
    造においてケイ素基板中のアルミニウム拡散を制御する
    ためにアルミニウムドープトケイ素中へゲルマニウムを
    配合する方法において、 次の工程で前記アルミニウムを配合されるべき前記ケイ
    素基板中にゲルマニウムを配合する工程と;前記アルミ
    ニウムを配合されるべき、開口を有する前記ケイ素基板
    上にイオンインプランテーションマスクを形成する工程
    と;前記開口内の露出された前記ケイ素表面にアルミニ
    ウムをイオンインプラントする工程と;前記アルミニウ
    ムが前記ケイ素中に、前記ゲルマニウムによって調節さ
    れながら、拡散する工程とを含む方法。
  10. 【請求項10】 ホウ素を前記ケイ素基板中の前記アル
    ミニウムをインプラントすべき領域に配合する工程をさ
    らに含む請求項9記載の方法。
  11. 【請求項11】 前記ゲルマニウムを前記ケイ素基板中
    に約10〜約50原子%の範囲内で配合する請求項9記
    載の方法。
  12. 【請求項12】 次の工程で前記アルミニウムを配合さ
    れるべき前記ケイ素の表面中に前記ゲルマニウムをイオ
    ンインプラントする工程と;前記ゲルマニウムインプラ
    ントをアニーリングすることによって、前記ゲルマニウ
    ムに前記ケイ素基板中の置換結晶部位を占めさせる工程
    とによって、前記ゲルマニウムを前記ケイ素に配合する
    請求項11記載の方法。
  13. 【請求項13】 pn接合単離拡散のためにアルミニウ
    ムが用いられる予定の前記ケイ素基板上に配置されたn
    形エピタキシャル層の表面に前記ゲルマニウムをインプ
    ラントする請求項12記載の方法。
  14. 【請求項14】 前記基体がその上に付着したn形エピ
    タキシャル層を有し、前記ゲルマニウムが前記エピタキ
    シャル層の蒸気相成長中にその中に配合される請求項1
    1記載の方法。
  15. 【請求項15】 前記アルミニウムが前記ケイ素中に配
    合されて、その中にp孔を形成する請求項14記載の方
    法。
JP5088593A 1992-04-15 1993-04-15 ケイ素中のアルミニウム拡散の制御方法 Pending JPH0645271A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/868,808 US5192712A (en) 1992-04-15 1992-04-15 Control and moderation of aluminum in silicon using germanium and germanium with boron
US868808 1992-04-15

Publications (1)

Publication Number Publication Date
JPH0645271A true JPH0645271A (ja) 1994-02-18

Family

ID=25352352

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5088593A Pending JPH0645271A (ja) 1992-04-15 1993-04-15 ケイ素中のアルミニウム拡散の制御方法

Country Status (4)

Country Link
US (1) US5192712A (ja)
EP (1) EP0565901A1 (ja)
JP (1) JPH0645271A (ja)
KR (1) KR930022517A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69324003T2 (de) * 1993-06-28 1999-07-15 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno, Catania Bipolar-Leistungstransistor mit hoher Kollektor-Durchbrucksspannung und Verfahren zu seiner Herstellung
US5468974A (en) * 1994-05-26 1995-11-21 Lsi Logic Corporation Control and modification of dopant distribution and activation in polysilicon
EP0717435A1 (en) * 1994-12-01 1996-06-19 AT&T Corp. Process for controlling dopant diffusion in a semiconductor layer and semiconductor layer formed thereby
US6511893B1 (en) * 1998-05-05 2003-01-28 Aeroflex Utmc Microelectronics, Inc. Radiation hardened semiconductor device
US20010041461A1 (en) * 1998-10-06 2001-11-15 Rodney S. Ridley Process for forming high voltage junction termination extension oxide

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS492786B1 (ja) * 1969-03-28 1974-01-22
JPS53118367A (en) * 1977-03-25 1978-10-16 Hitachi Ltd Manufacture of semiconductor
JPS55151349A (en) * 1979-05-15 1980-11-25 Matsushita Electronics Corp Forming method of insulation isolating region
US4804634A (en) * 1981-04-24 1989-02-14 National Semiconductor Corporation Integrated circuit lateral transistor structure
US4940671A (en) * 1986-04-18 1990-07-10 National Semiconductor Corporation High voltage complementary NPN/PNP process
US4746964A (en) * 1986-08-28 1988-05-24 Fairchild Semiconductor Corporation Modification of properties of p-type dopants with other p-type dopants
US4962051A (en) * 1988-11-18 1990-10-09 Motorola, Inc. Method of forming a defect-free semiconductor layer on insulator
EP0397014A3 (en) * 1989-05-10 1991-02-06 National Semiconductor Corporation Aluminium/boron p-well
US4908328A (en) * 1989-06-06 1990-03-13 National Semiconductor Corporation High voltage power IC process
US5134447A (en) * 1989-09-22 1992-07-28 At&T Bell Laboratories Neutral impurities to increase lifetime of operation of semiconductor devices
US5095358A (en) * 1990-04-18 1992-03-10 National Semiconductor Corporation Application of electronic properties of germanium to inhibit n-type or p-type diffusion in silicon

Also Published As

Publication number Publication date
KR930022517A (ko) 1993-11-24
EP0565901A1 (en) 1993-10-20
US5192712A (en) 1993-03-09

Similar Documents

Publication Publication Date Title
US4431460A (en) Method of producing shallow, narrow base bipolar transistor structures via dual implantations of selected polycrystalline layer
US7816237B2 (en) Ultra shallow junction formation by epitaxial interface limited diffusion
US5137838A (en) Method of fabricating P-buried layers for PNP devices
JPH07226510A (ja) 半導体ポリシリコン層のドーピング方法とこれを用いたpmosfet製造方法
US6063682A (en) Ultra-shallow p-type junction having reduced sheet resistance and method for producing shallow junctions
US6074937A (en) End-of-range damage suppression for ultra-shallow junction formation
EP0852394B1 (en) Method for making very shallow junctions in silicon devices
JPH07101677B2 (ja) 半導体装置の製造方法
GB2085224A (en) Isolating sc device using oxygen duping
JPH0645271A (ja) ケイ素中のアルミニウム拡散の制御方法
US5460986A (en) Process for making a power MOSFET device and structure
JPH0334649B2 (ja)
JP2748326B2 (ja) イオン注入方法
JPH0521461A (ja) 半導体装置の製造方法
US7429749B2 (en) Strained-silicon for CMOS device using amorphous silicon deposition or silicon epitaxial growth
JP2664416B2 (ja) 半導体装置の製造方法
TW200415779A (en) Method of manufacturing CMOS semiconductor device
JPH03265131A (ja) 半導体装置の製造方法
JPS60213019A (ja) 半導体装置の製造方法
JP3168310B2 (ja) 半導体デバイスの製造方法
KR100268862B1 (ko) 반도체소자의 제조방법
KR950002185B1 (ko) 얕은 접합 현상을 가진 반도체소자 및 그 제조방법
JPH02234422A (ja) オートドーピング抑制方法
KR20020012905A (ko) 반도체 소자의 열처리 방법
JPH0766399A (ja) 半導体装置及びその製造方法