JP3090669B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3090669B2 JP3090669B2 JP01281111A JP28111189A JP3090669B2 JP 3090669 B2 JP3090669 B2 JP 3090669B2 JP 01281111 A JP01281111 A JP 01281111A JP 28111189 A JP28111189 A JP 28111189A JP 3090669 B2 JP3090669 B2 JP 3090669B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- sio
- thickness
- field oxide
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Element Separation (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、反転防止用のチャネルストッパをフィール
ド酸化膜下に有する半導体装置の製造方法に関するもの
である。
ド酸化膜下に有する半導体装置の製造方法に関するもの
である。
本発明は、上記の様な半導体装置の製造方法におい
て、フィールド酸化膜を所望膜厚よりも1000Å以上厚く
形成した状態でチャネルストッパ形成用の不純物をイオ
ン注入し、その後にフィールド酸化膜を所望膜厚まで薄
くすることによって、フィールド反転の防止が可能で且
つ狭チャネル効果も抑制されており、しかも接合容量や
基板効果も小さい半導体装置を製造することができる様
にしたものである。
て、フィールド酸化膜を所望膜厚よりも1000Å以上厚く
形成した状態でチャネルストッパ形成用の不純物をイオ
ン注入し、その後にフィールド酸化膜を所望膜厚まで薄
くすることによって、フィールド反転の防止が可能で且
つ狭チャネル効果も抑制されており、しかも接合容量や
基板効果も小さい半導体装置を製造することができる様
にしたものである。
本願の発明者は、第２図に示す様に、Si基体11の表面
にフィールド酸化膜であるSiO2膜12をまず形成し、この
SiO2膜12下ではその直下つまりすぐ下の深さになる様に
不純物層13をイオン注入によって形成し、SiO2膜12下の
不純物13aをチャネルストッパにする方法を、特願昭63
−176772号において示した。
にフィールド酸化膜であるSiO2膜12をまず形成し、この
SiO2膜12下ではその直下つまりすぐ下の深さになる様に
不純物層13をイオン注入によって形成し、SiO2膜12下の
不純物13aをチャネルストッパにする方法を、特願昭63
−176772号において示した。
この方法では、SiO2膜12の形成時に不純物層13aが拡
散するということがないので、狭チャネル効果が抑制さ
れる。従って、微細化の進んだ半導体装置の製造には、
この方法が有効である。
散するということがないので、狭チャネル効果が抑制さ
れる。従って、微細化の進んだ半導体装置の製造には、
この方法が有効である。
ところが上述の方法では、SiO2膜12を形成した領域つ
まり素子分離領域のみではなく、SiO2膜12を形成してい
ない領域つまり活性領域にも、不純物層13bが形成され
る。
まり素子分離領域のみではなく、SiO2膜12を形成してい
ない領域つまり活性領域にも、不純物層13bが形成され
る。
このため、MOSトランジスタ14のソース・ドレイン領
域であるn+拡散層15のすぐ下におけるSi基体11の実効的
な不純物濃度が高くなり、接合容量が増大する。
域であるn+拡散層15のすぐ下におけるSi基体11の実効的
な不純物濃度が高くなり、接合容量が増大する。
また、MOSトランジスタ14のチャネル領域16の近傍に
おけるSi基体11の実効的な不純物濃度も高くなり、基板
効果も増大する。
おけるSi基体11の実効的な不純物濃度も高くなり、基板
効果も増大する。
本発明による半導体装置の製造方法は、半導体基体11
の表面にフィールド酸化膜12を選択的に且つ所望膜厚よ
りも1000Å以上厚く形成する工程と、前記フィールド酸
化膜12を形成した領域ではこのフィールド酸化膜12のす
ぐ下で不純物23の濃度が最も高くなる様に前記不純物23
を前記半導体基体11へイオン注入する工程と、前記イオ
ン注入の後に前記フィールド酸化膜12を前記所望膜厚ま
で薄くする工程とを夫々具備している。
の表面にフィールド酸化膜12を選択的に且つ所望膜厚よ
りも1000Å以上厚く形成する工程と、前記フィールド酸
化膜12を形成した領域ではこのフィールド酸化膜12のす
ぐ下で不純物23の濃度が最も高くなる様に前記不純物23
を前記半導体基体11へイオン注入する工程と、前記イオ
ン注入の後に前記フィールド酸化膜12を前記所望膜厚ま
で薄くする工程とを夫々具備している。
本発明による半導体装置の製造方法では、フィールド
酸化膜12を当初は所望膜厚より1000Å以上厚く形成して
も、フィールド酸化膜12を形成した領域つまり素子分離
領域では不純物層13aがフィールド酸化膜12の直下に形
成されるので、この不純物層13aがチャネルストッパに
なってフィールド反転の防止が可能である。
酸化膜12を当初は所望膜厚より1000Å以上厚く形成して
も、フィールド酸化膜12を形成した領域つまり素子分離
領域では不純物層13aがフィールド酸化膜12の直下に形
成されるので、この不純物層13aがチャネルストッパに
なってフィールド反転の防止が可能である。
しかも、不純物23のイオン注入はフィールド酸化膜12
を形成した後に行っているので、狭チャネル効果が抑制
される。
を形成した後に行っているので、狭チャネル効果が抑制
される。
一方、フィールド酸化膜12を形成していない領域つま
り活性領域では、フィールド酸化膜12を当初から所望膜
厚に形成する場合に比べて、不純物層13bが半導体基体1
1中の深い位置に形成される。従って、活性領域へも不
純物23をイオン注入しているにも拘らず、この活性領域
では半導体基体11の実効的な不純物濃度の上昇が少な
い。
り活性領域では、フィールド酸化膜12を当初から所望膜
厚に形成する場合に比べて、不純物層13bが半導体基体1
1中の深い位置に形成される。従って、活性領域へも不
純物23をイオン注入しているにも拘らず、この活性領域
では半導体基体11の実効的な不純物濃度の上昇が少な
い。
以下、MOS−LSIの製造に適用した本発明の一実施例
を、第１図を参照しながら説明する。
を、第１図を参照しながら説明する。
本実施例でも、第1A図に示す様に、Si基体11の表面に
パッド用のSiO2膜21を形成し、耐酸化膜であるSiN膜22
を活性領域のパターンにパターニングし、フィールド酸
化膜であるSiO2膜12をSi基体11の表面に形成する。
パッド用のSiO2膜21を形成し、耐酸化膜であるSiN膜22
を活性領域のパターンにパターニングし、フィールド酸
化膜であるSiO2膜12をSi基体11の表面に形成する。
但し本実施例では、SiO2膜12の膜厚を所望膜厚よりも
1000Å以上厚くする。SiO2膜12の所望膜厚は、デザイン
ルールの半分程度であり、0.5μｍルールでは2500Å程
度である。従って本実施例では、SiO2膜12の膜厚を3500
〜4000Å程度とする。
1000Å以上厚くする。SiO2膜12の所望膜厚は、デザイン
ルールの半分程度であり、0.5μｍルールでは2500Å程
度である。従って本実施例では、SiO2膜12の膜厚を3500
〜4000Å程度とする。
なお、SiO2膜12の膜厚を所望膜厚よりも厚くしたの
で、このSiO2膜12のバーズビークもこの時点では許容範
囲よりも長い。
で、このSiO2膜12のバーズビークもこの時点では許容範
囲よりも長い。
次に、SiN膜22及びSiO2膜21を除去し、第1B図に示す
様に、B+23を４×1012cm-2程度のドーズ量にイオン注入
して、Si基体11中に不純物層13を形成する。このイオン
注入は、素子分離領域における不純物層13aがSiO2膜12
のすぐ下に形成される様に行う。そのためには、SiO2膜
12の膜厚が4000Å程度であれば、150keV程度のエネルギ
で行う。
様に、B+23を４×1012cm-2程度のドーズ量にイオン注入
して、Si基体11中に不純物層13を形成する。このイオン
注入は、素子分離領域における不純物層13aがSiO2膜12
のすぐ下に形成される様に行う。そのためには、SiO2膜
12の膜厚が4000Å程度であれば、150keV程度のエネルギ
で行う。
ところが、この時点のSiO2膜12の膜厚が所望膜厚より
1000Å以上も厚いので、SiO2膜12の膜厚が所望膜厚の状
態で不純物のイオン注入を行う第２図の方法に比べて、
活性領域における不純物層13bがSi基体11中の深い位置
に形成される。
1000Å以上も厚いので、SiO2膜12の膜厚が所望膜厚の状
態で不純物のイオン注入を行う第２図の方法に比べて、
活性領域における不純物層13bがSi基体11中の深い位置
に形成される。
次に、フッ化水素酸またはRIEによって、第1C図に示
す様に、SiO2膜12を所望膜厚までエッチバックする。こ
の時、SiO2膜12のバーズビークも後退し、バーズビーク
の長さが許容範囲内になる。
す様に、SiO2膜12を所望膜厚までエッチバックする。こ
の時、SiO2膜12のバーズビークも後退し、バーズビーク
の長さが許容範囲内になる。
つまり、第1C図の工程が終了した時点では、SiO2膜12
の膜厚もバーズビークの長さも第２図の場合と同じ値に
なっている。
の膜厚もバーズビークの長さも第２図の場合と同じ値に
なっている。
次に、第1D図に示す様に、MOSトランジスタ14のゲー
ト酸化膜であるSiO2膜24、ゲート電極である多結晶Si膜
25、ソース・ドレイン領域であるn+拡散層15等を形成す
る。
ト酸化膜であるSiO2膜24、ゲート電極である多結晶Si膜
25、ソース・ドレイン領域であるn+拡散層15等を形成す
る。
以上の様な本実施例によれば、活性領域における不純
物層13bが第２図の方法よりもSi基体11中の深い位置に
形成されるので、素子分離領域のみならず活性領域へも
B+23をイオン注入しているにも拘らず、n+拡散層15のす
ぐ下やチャネル領域16の近傍におけるSi基体11の実効的
な不純物濃度の上昇が少ない。
物層13bが第２図の方法よりもSi基体11中の深い位置に
形成されるので、素子分離領域のみならず活性領域へも
B+23をイオン注入しているにも拘らず、n+拡散層15のす
ぐ下やチャネル領域16の近傍におけるSi基体11の実効的
な不純物濃度の上昇が少ない。
従って、不純物層13aがSiO2膜12のすぐ下に位置して
いるためにこの不純物層13aがチャネルストッパとして
の十分な効果を有しているにも拘らず、接合容量や基板
効果は小さい。
いるためにこの不純物層13aがチャネルストッパとして
の十分な効果を有しているにも拘らず、接合容量や基板
効果は小さい。
本発明による半導体装置の製造方法では、フィールド
反転の防止が可能で且つ狭チャネル効果も抑制されてお
り、しかも活性領域では半導体基体の実効的な不純物濃
度の上昇が少ないために接合容量や基板効果も小さい半
導体装置を製造することができる。
反転の防止が可能で且つ狭チャネル効果も抑制されてお
り、しかも活性領域では半導体基体の実効的な不純物濃
度の上昇が少ないために接合容量や基板効果も小さい半
導体装置を製造することができる。
第１図は本発明の一実施例を順次に示す側断面図、第２
図は本願の発明者が先願で示した方法によって製造した
半導体装置の側断面図である。 なお、図面に用いられた符号において、 11……Si基体 12……SiO2膜 13a,13b……不純物層 23……B+ である。
図は本願の発明者が先願で示した方法によって製造した
半導体装置の側断面図である。 なお、図面に用いられた符号において、 11……Si基体 12……SiO2膜 13a,13b……不純物層 23……B+ である。
Claims (1)
- 【請求項１】半導体基体の表面にフィールド酸化膜を選
択的に且つ所望膜厚よりも1000Å以上厚く形成する工程
と、 前記フィールド酸化膜を形成した領域ではこのフィール
ド酸化膜のすぐ下で不純物の濃度が最も高くなる様に前
記不純物を前記半導体基体へイオン注入する工程と、 前記イオン注入の後に前記フィールド酸化膜を前記所望
膜厚まで薄くする工程と を夫々具備する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01281111A JP3090669B2 (ja) | 1989-10-27 | 1989-10-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01281111A JP3090669B2 (ja) | 1989-10-27 | 1989-10-27 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03142856A JPH03142856A (ja) | 1991-06-18 |
| JP3090669B2 true JP3090669B2 (ja) | 2000-09-25 |
Family
ID=17634508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01281111A Expired - Lifetime JP3090669B2 (ja) | 1989-10-27 | 1989-10-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3090669B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12004932B2 (en) | 2019-07-16 | 2024-06-11 | The Procter & Gamble Company | Apertured nonwoven webs |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2978345B2 (ja) * | 1992-11-26 | 1999-11-15 | 三菱電機株式会社 | 半導体装置の製造方法 |
| KR960006975B1 (ko) * | 1993-05-21 | 1996-05-25 | 현대전자산업주식회사 | 반도체 소자의 필드 산화막 형성 방법 |
| JP3390208B2 (ja) * | 1993-05-26 | 2003-03-24 | ローム株式会社 | 半導体装置製造方法 |
| JPH1050994A (ja) * | 1996-08-05 | 1998-02-20 | Sharp Corp | 半導体装置の製造方法 |
-
1989
- 1989-10-27 JP JP01281111A patent/JP3090669B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12004932B2 (en) | 2019-07-16 | 2024-06-11 | The Procter & Gamble Company | Apertured nonwoven webs |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03142856A (ja) | 1991-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5391907A (en) | Semiconductor device with buried inverse T-type field region | |
| JP2795565B2 (ja) | 半導体記憶素子の製造方法 | |
| JPS6116571A (ja) | 半導体装置の製造方法 | |
| JPH07201974A (ja) | 半導体装置の製造方法 | |
| JP3090669B2 (ja) | 半導体装置の製造方法 | |
| JPS60106142A (ja) | 半導体素子の製造方法 | |
| JP2870873B2 (ja) | 半導体装置の製造方法 | |
| US5668043A (en) | Method for forming isolated regions in a semiconductor device | |
| JPH0268930A (ja) | 半導体装置の製造法 | |
| JP2897215B2 (ja) | 半導体装置の製造方法 | |
| JPS59224141A (ja) | 半導体装置の製造方法 | |
| JP2606444B2 (ja) | 半導体装置の製造方法 | |
| KR0143709B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR910008978B1 (ko) | 반도체 장치의 제조방법 | |
| JPH01137645A (ja) | 半導体装置の製造方法 | |
| JPS6129539B2 (ja) | ||
| JPH0479336A (ja) | 半導体装置の製造方法 | |
| JP2532655B2 (ja) | 半導体装置の製造方法 | |
| JPH03222480A (ja) | 半導体装置およびその製造方法 | |
| KR19980046004A (ko) | 반도체 소자 및 그의 제조방법 | |
| JPH0691097B2 (ja) | 半導体装置の製造方法 | |
| JPS59181553A (ja) | 半導体装置の製法 | |
| JPH0513567A (ja) | 半導体装置の製造方法 | |
| JPH0214788B2 (ja) | ||
| JPH01297837A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080721 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090721 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090721 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100721 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100721 Year of fee payment: 10 |