JPH01109738A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01109738A JPH01109738A JP26778687A JP26778687A JPH01109738A JP H01109738 A JPH01109738 A JP H01109738A JP 26778687 A JP26778687 A JP 26778687A JP 26778687 A JP26778687 A JP 26778687A JP H01109738 A JPH01109738 A JP H01109738A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- antimony
- phosphorus
- buried
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000012535 impurity Substances 0.000 claims abstract description 15
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 13
- 239000011574 phosphorus Substances 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 12
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910052787 antimony Inorganic materials 0.000 claims abstract description 10
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims abstract description 9
- 229910052785 arsenic Inorganic materials 0.000 claims description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical group [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 abstract description 11
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052796 boron Inorganic materials 0.000 abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- 238000005468 ion implantation Methods 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- 230000006641 stabilisation Effects 0.000 abstract 1
- 238000011105 stabilization Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 3
- -1 phosphorus ions Chemical class 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特にバイポーラ
トランジスタの埋込層の形成方法に関する。
トランジスタの埋込層の形成方法に関する。
従来、バイポーラトランジスタを有する半導体装置の製
造工程において、埋込層の形成は、フォを用い半導体基
板に選択的に不純物を拡散し、その上にエピタキシャル
層を形成する方法が一般的に用いられていた。
造工程において、埋込層の形成は、フォを用い半導体基
板に選択的に不純物を拡散し、その上にエピタキシャル
層を形成する方法が一般的に用いられていた。
しかしながら、上述した従来のバイポーラトランジスタ
の埋込層の形成方法では、配管の汚れやスピンオンソー
ス内の不要の不純物に対して対策がとられていないので
、これら不要の不純物による所望しない拡散層が形成さ
れる。
の埋込層の形成方法では、配管の汚れやスピンオンソー
ス内の不要の不純物に対して対策がとられていないので
、これら不要の不純物による所望しない拡散層が形成さ
れる。
すなわち、バイポーラトランジスタの製造におおいては
、コレクタのシリーズ抵抗を下げるために埋込みコレク
タ層が半導体基板内て形成され、この半導体基板上にエ
ピタキシャル層が形成されるが、この埋込コレクタ層形
成時に不要の不純物が存在すると、埋込コレクタ層とエ
ビタキシャル層の間に反転層が形成され、コレクタのシ
リーズ抵抗が上りかつ抵抗値が不安定になるという欠点
がある。
、コレクタのシリーズ抵抗を下げるために埋込みコレク
タ層が半導体基板内て形成され、この半導体基板上にエ
ピタキシャル層が形成されるが、この埋込コレクタ層形
成時に不要の不純物が存在すると、埋込コレクタ層とエ
ビタキシャル層の間に反転層が形成され、コレクタのシ
リーズ抵抗が上りかつ抵抗値が不安定になるという欠点
がある。
本発明の半導体装置の製造方法は、半導体基板に選択的
に低濃度のリンをイオン注入する工程と、前記リンがイ
オン注入された領域に高濃度のＮ型不純物を導入する工
程と、Ｎ型不純物を導入した前記半導体基板上にエピタ
キシャル層を形成する工程とを含んで構成される。
に低濃度のリンをイオン注入する工程と、前記リンがイ
オン注入された領域に高濃度のＮ型不純物を導入する工
程と、Ｎ型不純物を導入した前記半導体基板上にエピタ
キシャル層を形成する工程とを含んで構成される。
次に、本発明について図面を参照して説明する。
第１図（ａ）〜（Ｃ）は本発明の一実施例を説明するた
めの半導体チップの断面図である。
めの半導体チップの断面図である。
第１図（ａ）に示す様に、比抵抗が１〜４０Ω−創程度
のＰ型シリコン基板１の表面にフォトリソグラフィー技
術を用いて酸化シリコン膜２を形成したのち埋込層形成
予定領域に開口部を設ける。次でイオン注入法を用い、
リンイオンを加速エネルギー１０ｋｅＶ、ドーズ量Ｉ
Ｘ １０８ｃｍ−”の条件で打ち込み、低濃度のリン拡
散層３を形成する。
のＰ型シリコン基板１の表面にフォトリソグラフィー技
術を用いて酸化シリコン膜２を形成したのち埋込層形成
予定領域に開口部を設ける。次でイオン注入法を用い、
リンイオンを加速エネルギー１０ｋｅＶ、ドーズ量Ｉ
Ｘ １０８ｃｍ−”の条件で打ち込み、低濃度のリン拡
散層３を形成する。
次に第１図（ｂ）に示すように、スピンオン法を用いて
高濃度のアンチモンを導入し、アンチモン拡散層４を形
成する。この時スビ／オンソース内には０．Ｏ５ｐｐｍ
程度の不要のボロ／が防害不純物として混在しているた
めアンチモンと同時に拡散されるが、前工程でリンがイ
オン注入されているため補償され、見かけ上ボロンが存
在しないのと同じ効果をもたらす。リンの拡散速度はボ
ロンとほぼ同じであるため、熱処理を行なっても補償効
果は失なわれない。
高濃度のアンチモンを導入し、アンチモン拡散層４を形
成する。この時スビ／オンソース内には０．Ｏ５ｐｐｍ
程度の不要のボロ／が防害不純物として混在しているた
めアンチモンと同時に拡散されるが、前工程でリンがイ
オン注入されているため補償され、見かけ上ボロンが存
在しないのと同じ効果をもたらす。リンの拡散速度はボ
ロンとほぼ同じであるため、熱処理を行なっても補償効
果は失なわれない。
次に第１図（Ｃ）に示す様に、全面にＮ型のエピタキシ
ャル層５を成長させる。この時、埋込みコレクタ層であ
るアンチモン拡散層４とエピタキシャル層５の間にはボ
ロンによる反転層は形成されることなく、抵抗の小さい
安定した埋込みコレクタ層が得られる。
ャル層５を成長させる。この時、埋込みコレクタ層であ
るアンチモン拡散層４とエピタキシャル層５の間にはボ
ロンによる反転層は形成されることなく、抵抗の小さい
安定した埋込みコレクタ層が得られる。
上記実施例においてはＮ型不純物としてアンチモ／を導
入した場合について説明したが、ガス拡散法を用いて砒
素を高濃度に拡散してもよい。この時の不要な不純物は
配管等の金属イオンであるが、この場合も前工程によシ
導入されたリンイオンによシ補償されるため、反転層が
形成されることはない。
入した場合について説明したが、ガス拡散法を用いて砒
素を高濃度に拡散してもよい。この時の不要な不純物は
配管等の金属イオンであるが、この場合も前工程によシ
導入されたリンイオンによシ補償されるため、反転層が
形成されることはない。
以上説明したように本発明は、半導体基板に選択的に低
濃度のリンをイオン注入したのち、同一領域に高濃度の
Ｎ型不純物を導入し、更にその上にエピタキシャル層を
形成することＫよシ、埋込層とエピタキシャル層間に不
要な不純物による反転層が形成されることがなくなるた
め、パ、イボーラトランジスタのコレクタのシリーズ抵
抗が小さくな）かつ安定するという効果がある。
濃度のリンをイオン注入したのち、同一領域に高濃度の
Ｎ型不純物を導入し、更にその上にエピタキシャル層を
形成することＫよシ、埋込層とエピタキシャル層間に不
要な不純物による反転層が形成されることがなくなるた
め、パ、イボーラトランジスタのコレクタのシリーズ抵
抗が小さくな）かつ安定するという効果がある。
第１図（ａ）〜（Ｃ）は本発明の一実施例を説明するた
めの工程順に配列した半導体チップの断面図である。 １・・・・・・Ｐ型シリコン基板、２・・・・・・酸化
シリコン膜、３・・・・・・リン拡散層、４・・・・・
・アンチモン拡散層、５・・・・・・エピタキシャル層
。 代理人 弁理士 内 原 晋
めの工程順に配列した半導体チップの断面図である。 １・・・・・・Ｐ型シリコン基板、２・・・・・・酸化
シリコン膜、３・・・・・・リン拡散層、４・・・・・
・アンチモン拡散層、５・・・・・・エピタキシャル層
。 代理人 弁理士 内 原 晋
Claims (2)
- （１）半導体基板に選択的に低濃度のリンをイオン注入
する工程と、前記リンがイオン注入された領域に高濃度
のＮ型不純物を導入する工程と、Ｎ型不純物を導入した
前記半導体基板上にエピタキシャル層を形成する工程と
を含むことを特徴とする半導体装置の製造方法。 - （２）Ｎ型不純物は砒素またはアンチモンである特許請
求の範囲第（１）項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26778687A JPH01109738A (ja) | 1987-10-22 | 1987-10-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26778687A JPH01109738A (ja) | 1987-10-22 | 1987-10-22 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01109738A true JPH01109738A (ja) | 1989-04-26 |
Family
ID=17449569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26778687A Pending JPH01109738A (ja) | 1987-10-22 | 1987-10-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01109738A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5705406A (en) * | 1996-03-27 | 1998-01-06 | Abb Research Ltd. | Method for producing a semiconductor device having semiconductor layers of SiC by the use of an ion-implantation technique |
-
1987
- 1987-10-22 JP JP26778687A patent/JPH01109738A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5705406A (en) * | 1996-03-27 | 1998-01-06 | Abb Research Ltd. | Method for producing a semiconductor device having semiconductor layers of SiC by the use of an ion-implantation technique |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01109738A (ja) | 半導体装置の製造方法 | |
| JPH02298023A (ja) | 半導体装置の製造方法 | |
| JPS624339A (ja) | 半導体装置及びその製造方法 | |
| JPH04251939A (ja) | 半導体装置及びその製造方法 | |
| JPS58138068A (ja) | 相補型ｍｏｓ半導体装置の製造方法 | |
| JPH03265131A (ja) | 半導体装置の製造方法 | |
| JP2828264B2 (ja) | 半導体装置の製造方法 | |
| JPS63144567A (ja) | 半導体装置の製造方法 | |
| JPH0316232A (ja) | 電荷結合素子の製造方法 | |
| JPH0579186B2 (ja) | ||
| JPH04239122A (ja) | 半導体装置の製造方法 | |
| JPS6129537B2 (ja) | ||
| JPH02181931A (ja) | 半導体装置の製造方法 | |
| JPS6321825A (ja) | 半導体装置の製造方法 | |
| JPH04152666A (ja) | Ｍｏｓ半導体装置の製造方法 | |
| JPS5613772A (en) | Preparation of semiconductor device | |
| JPH04213834A (ja) | バイポーラ集積回路の製造方法 | |
| JPH04262538A (ja) | 半導体装置とその製造方法 | |
| JPS60253264A (ja) | 半導体装置の製造方法 | |
| JPS58153337A (ja) | 半導体装置の製造方法 | |
| JPH0684816A (ja) | 半導体装置の製造方法 | |
| JPH01307216A (ja) | 半導体装置の製造方法 | |
| JPH03175680A (ja) | 半導体装置の製造方法 | |
| JPH02163933A (ja) | 半導体層の形成方法 | |
| JPS63291457A (ja) | 半導体装置の製造方法 |