JPH04262538A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法Info
- Publication number
- JPH04262538A JPH04262538A JP2187191A JP2187191A JPH04262538A JP H04262538 A JPH04262538 A JP H04262538A JP 2187191 A JP2187191 A JP 2187191A JP 2187191 A JP2187191 A JP 2187191A JP H04262538 A JPH04262538 A JP H04262538A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- diffusion
- diffusion region
- wall
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 49
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000009792 diffusion process Methods 0.000 claims abstract description 72
- 239000012535 impurity Substances 0.000 claims abstract description 43
- 238000001020 plasma etching Methods 0.000 claims abstract description 4
- 238000005530 etching Methods 0.000 claims abstract description 3
- 239000000758 substrate Substances 0.000 claims description 20
- 239000012212 insulator Substances 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 30
- 238000010438 heat treatment Methods 0.000 abstract description 6
- 238000000034 method Methods 0.000 description 13
- 229910052785 arsenic Inorganic materials 0.000 description 9
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- -1 arsenic ions Chemical class 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体層から不純物拡
散拡することによって拡散散領域を形成した半導体装置
と、その製造方法に関する。
散拡することによって拡散散領域を形成した半導体装置
と、その製造方法に関する。
【０００２】
【従来の技術】従来から、この種の半導体装置として図
４に示すＮＰＮ型トランジスタ３０がある。この図にお
いて、符号１はＰ型基板、２はＰ型基板１に形成された
Ｎ＋型埋込コレクタ、３は素子分離用のＰ＋型拡散領域
、４はＮ＋型コレクタ領域、５はＰ型基板１上に形成さ
れたＮ型エピタキシャル層（第１拡散領域）、６はＮ型
エピタキシャル層５上に形成された酸化膜、７は酸化膜
６に設けられたエミッタ拡散用開孔窓、８ａはエミッタ
拡散用開孔窓７を覆ってその上方に形成された多結晶シ
リコン層、９はエミッタ拡散用開孔窓７下方のＮ型エピ
タキシャル層に形成されたＰ型ベース領域、１０はＰ型
ベース領域９内に形成されたＮ＋型エミッタ層（第２拡
散領域）である。
４に示すＮＰＮ型トランジスタ３０がある。この図にお
いて、符号１はＰ型基板、２はＰ型基板１に形成された
Ｎ＋型埋込コレクタ、３は素子分離用のＰ＋型拡散領域
、４はＮ＋型コレクタ領域、５はＰ型基板１上に形成さ
れたＮ型エピタキシャル層（第１拡散領域）、６はＮ型
エピタキシャル層５上に形成された酸化膜、７は酸化膜
６に設けられたエミッタ拡散用開孔窓、８ａはエミッタ
拡散用開孔窓７を覆ってその上方に形成された多結晶シ
リコン層、９はエミッタ拡散用開孔窓７下方のＮ型エピ
タキシャル層に形成されたＰ型ベース領域、１０はＰ型
ベース領域９内に形成されたＮ＋型エミッタ層（第２拡
散領域）である。
【０００３】次に、このＮＰＮ型トランジスタの製造を
図６に基づいて説明する。すなわち、Ｐ型基板１にＮ＋
型埋込コレクタ２を形成したのち、Ｎ型エピタキシャル
層５を成長させる。さらに、Ｐ＋型拡散領域３、Ｎ＋型
コレクタ領域４、Ｐ型ベース領域９を順次形成する。そ
して、基板表面全面に酸化膜６を形成し、そこにエミッ
タ拡散用開孔窓７を開孔する。そのあと、酸化膜６全面
にノンドープの多結晶シリコン層８を形成し、この多結
晶シリコン層８全面にＮ型エピタキシャル層５とは反対
導電型の不純物、この例ではひ素（Ａｓ）のイオンを注
入する。 図６（ａ）参照 ついで、多結晶シリコン層８の上面にフォトレジスト１
０を塗布してパターニングを行い、パターニングしたレ
ジスト１０ａをマスクにして多結晶シリコン層８を除去
し、エミッタ拡散用の多結晶シリコン層８ａを形成する
。 図６（ｂ）参照 フォトレジスト１０ａを取り除いた後、全体に熱処理（
アニール処理）を施し、多結晶シリコン層８ａからＰ型
ベース領域９に向けてひ素イオンの拡散を行い、Ｐ型ベ
ース領域９内に浅いＮ＋型エミッタ層１０を形成する。 図４参照このように製造したＮＰＮ型トランジスタ
３０のエミッタ接合部の拡大図を図５に示す。
図６に基づいて説明する。すなわち、Ｐ型基板１にＮ＋
型埋込コレクタ２を形成したのち、Ｎ型エピタキシャル
層５を成長させる。さらに、Ｐ＋型拡散領域３、Ｎ＋型
コレクタ領域４、Ｐ型ベース領域９を順次形成する。そ
して、基板表面全面に酸化膜６を形成し、そこにエミッ
タ拡散用開孔窓７を開孔する。そのあと、酸化膜６全面
にノンドープの多結晶シリコン層８を形成し、この多結
晶シリコン層８全面にＮ型エピタキシャル層５とは反対
導電型の不純物、この例ではひ素（Ａｓ）のイオンを注
入する。 図６（ａ）参照 ついで、多結晶シリコン層８の上面にフォトレジスト１
０を塗布してパターニングを行い、パターニングしたレ
ジスト１０ａをマスクにして多結晶シリコン層８を除去
し、エミッタ拡散用の多結晶シリコン層８ａを形成する
。 図６（ｂ）参照 フォトレジスト１０ａを取り除いた後、全体に熱処理（
アニール処理）を施し、多結晶シリコン層８ａからＰ型
ベース領域９に向けてひ素イオンの拡散を行い、Ｐ型ベ
ース領域９内に浅いＮ＋型エミッタ層１０を形成する。 図４参照このように製造したＮＰＮ型トランジスタ
３０のエミッタ接合部の拡大図を図５に示す。
【０００４】
【発明が解決しようとする課題】ところで、上記のよう
にして製造されたＮＰＮトランジスタ３０はＮ＋型エミ
ッタ層１０の厚みが均一化しないというという問題があ
った。というのも、図６に示すように、多結晶シリコン
層８は、エミッタ拡散用開孔窓７の段差に沿って酸化膜
８表面に形成されており、そのために、エミッタ拡散用
開孔窓７内壁７ａ付近の厚みＢ１は開孔窓７中央部の厚
みＢ２より厚くなってしまう。
にして製造されたＮＰＮトランジスタ３０はＮ＋型エミ
ッタ層１０の厚みが均一化しないというという問題があ
った。というのも、図６に示すように、多結晶シリコン
層８は、エミッタ拡散用開孔窓７の段差に沿って酸化膜
８表面に形成されており、そのために、エミッタ拡散用
開孔窓７内壁７ａ付近の厚みＢ１は開孔窓７中央部の厚
みＢ２より厚くなってしまう。
【０００５】上記形状の多結晶シリコン層８に不純物（
ここではひ素）イオンを注入すると、開孔窓７内壁７ａ
付近は、中央部に比べて厚みが厚い分だけ、到達する不
純物が少なく、そのために、開孔窓７内に注入される不
純物層濃度は不均一であった。このような不純物の分布
状態で、熱処理によって不純物を拡散させるとエミッタ
接合面やベース幅が均一化せず、Ｎ＋型エミッタ層１０
の厚みが均一化しなかった。
ここではひ素）イオンを注入すると、開孔窓７内壁７ａ
付近は、中央部に比べて厚みが厚い分だけ、到達する不
純物が少なく、そのために、開孔窓７内に注入される不
純物層濃度は不均一であった。このような不純物の分布
状態で、熱処理によって不純物を拡散させるとエミッタ
接合面やベース幅が均一化せず、Ｎ＋型エミッタ層１０
の厚みが均一化しなかった。
【０００６】ところで、不純物を導入する方法としては
、イオン注入の他に、多結晶シリコンの堆積中に反応炉
内に不純物を導入する方法や、ガス拡散などがあり、こ
れらは比較的均一に不純物を拡散することができる。 しかしながら、これらの方法は不純物濃度を精度よく制
御することができないという問題があり、イオン注入に
よる不純物拡散の代替方法にはならなかった。
、イオン注入の他に、多結晶シリコンの堆積中に反応炉
内に不純物を導入する方法や、ガス拡散などがあり、こ
れらは比較的均一に不純物を拡散することができる。 しかしながら、これらの方法は不純物濃度を精度よく制
御することができないという問題があり、イオン注入に
よる不純物拡散の代替方法にはならなかった。
【０００７】本発明は、このような課題に鑑みてなされ
たものであって、拡散層の厚みを均一化することができ
る半導体装置、およびその製造方法を提供することを目
的としている。
たものであって、拡散層の厚みを均一化することができ
る半導体装置、およびその製造方法を提供することを目
的としている。
【０００８】
【課題を解決するための手段】本発明は上記の目的を達
成するために、半導体基板上に形成された第１拡散領域
と、この第１拡散領域上に形成されるとともに拡散用開
孔窓を備えた絶縁体層と、第１拡散領域とは反対導電型
であって拡散用開孔窓下方の第１拡散領域内に形成され
た第２拡散領域と、拡散用開孔窓を覆って形成された半
導体層とを備えた半導体装置であって、内壁付着部を備
え、この内壁付着部は半導体もしくは絶縁体からなると
ともに前記開孔窓内壁に面着しており、かつ前記第１拡
散領域とは反対導電型の不純物を含有しており、以上の
ものから半導体装置を構成した。
成するために、半導体基板上に形成された第１拡散領域
と、この第１拡散領域上に形成されるとともに拡散用開
孔窓を備えた絶縁体層と、第１拡散領域とは反対導電型
であって拡散用開孔窓下方の第１拡散領域内に形成され
た第２拡散領域と、拡散用開孔窓を覆って形成された半
導体層とを備えた半導体装置であって、内壁付着部を備
え、この内壁付着部は半導体もしくは絶縁体からなると
ともに前記開孔窓内壁に面着しており、かつ前記第１拡
散領域とは反対導電型の不純物を含有しており、以上の
ものから半導体装置を構成した。
【０００９】また、半導体基板上に設けた第１拡散領域
に主絶縁体層を形成するとともに、この主絶縁体層に拡
散用開孔窓を形成する工程と、前記第１拡散領域とは反
対導電型の不純物が含有された副半導体層ないし副絶縁
体層を前記絶縁層表面に形成する工程と、基板表面に反
応性イオンエッチングを行い、前記拡散用開孔窓内壁に
沿って残留する内壁付着部以外は前記副半導体層ないし
副絶縁体層を除去する工程と、基板表面に主半導体層を
形成するとともに、この主半導体層を介して前記第１拡
散領域とは反対導電型の不純物を第１拡散領域に導入す
る工程と、基板表面に選択エッチングを行い、前記開孔
窓上方を残して前記主半導体層を除去する工程と、半導
体基板に熱処理を施し、前記第１拡散領域内に第２拡散
領域を形成する工程とを含んで半導体装置の製造方法を
構成した。
に主絶縁体層を形成するとともに、この主絶縁体層に拡
散用開孔窓を形成する工程と、前記第１拡散領域とは反
対導電型の不純物が含有された副半導体層ないし副絶縁
体層を前記絶縁層表面に形成する工程と、基板表面に反
応性イオンエッチングを行い、前記拡散用開孔窓内壁に
沿って残留する内壁付着部以外は前記副半導体層ないし
副絶縁体層を除去する工程と、基板表面に主半導体層を
形成するとともに、この主半導体層を介して前記第１拡
散領域とは反対導電型の不純物を第１拡散領域に導入す
る工程と、基板表面に選択エッチングを行い、前記開孔
窓上方を残して前記主半導体層を除去する工程と、半導
体基板に熱処理を施し、前記第１拡散領域内に第２拡散
領域を形成する工程とを含んで半導体装置の製造方法を
構成した。
【００１０】
【作用】上記構成によれば、熱処理の際、内壁付着部に
含有されている不純物が、既に第１拡散領域に導入され
ている不純物と共に第１拡散領域内に拡散されて第２拡
散領域が形成されることになる。そのため、主半導体層
を介して第１拡散領域に導入された不純物層の不均一さ
、すなわち開孔窓内壁付近の不純物濃度が中央部に比べ
て低いことを内壁付着部からの拡散分によって補填され
ることになり、不純物は第１拡散領域へ均一な厚みで拡
散されることになる。
含有されている不純物が、既に第１拡散領域に導入され
ている不純物と共に第１拡散領域内に拡散されて第２拡
散領域が形成されることになる。そのため、主半導体層
を介して第１拡散領域に導入された不純物層の不均一さ
、すなわち開孔窓内壁付近の不純物濃度が中央部に比べ
て低いことを内壁付着部からの拡散分によって補填され
ることになり、不純物は第１拡散領域へ均一な厚みで拡
散されることになる。
【００１１】
【実施例】以下、本発明を図面に示す実施例に基づいて
詳細に説明する。図１は本発明の一実施例の断面図であ
る。この半導体装置２０は、従来例と同様ＮＰＮ型トラ
ンジスタであって、その構造は基本的には従来例と同様
であり、同一ないし同様の部分には同一の符号を付し、
詳細な説明は省略する。すなわち、符号１はＰ型基板、
２はＮ＋型埋込コレクタ、３は素子分離用のＰ＋型拡散
領域、４はＮ＋型コレクタ領域、５はＮ型エピタキシャ
ル層（第１拡散領域）、６は酸化膜（主絶縁体層）、７
はエミッタ拡散用開孔窓、８ａは多結晶シリコン層（主
半導体層）、９はＰ型ベース領域、１０はＮ＋型エミッ
タ層（第２拡散領域）である。
詳細に説明する。図１は本発明の一実施例の断面図であ
る。この半導体装置２０は、従来例と同様ＮＰＮ型トラ
ンジスタであって、その構造は基本的には従来例と同様
であり、同一ないし同様の部分には同一の符号を付し、
詳細な説明は省略する。すなわち、符号１はＰ型基板、
２はＮ＋型埋込コレクタ、３は素子分離用のＰ＋型拡散
領域、４はＮ＋型コレクタ領域、５はＮ型エピタキシャ
ル層（第１拡散領域）、６は酸化膜（主絶縁体層）、７
はエミッタ拡散用開孔窓、８ａは多結晶シリコン層（主
半導体層）、９はＰ型ベース領域、１０はＮ＋型エミッ
タ層（第２拡散領域）である。
【００１２】本実施例の特徴となる構成はエミッタ拡散
用開孔窓７の内壁７ａに沿って内壁付着部１１ａが形成
されていることである。この内壁付着部１１ａはＮ＋型
の不純物（本実施例ではひ素）を含有する多結晶シリコ
ンからなっている。また、この内壁付着部１１ａは酸化
膜６上端から開孔窓７底部にかけてなだらかな傾斜面を
有しており、そのために、多結晶シリコン層８ａはカバ
ーリングよく開孔窓７内に付設されている。
用開孔窓７の内壁７ａに沿って内壁付着部１１ａが形成
されていることである。この内壁付着部１１ａはＮ＋型
の不純物（本実施例ではひ素）を含有する多結晶シリコ
ンからなっている。また、この内壁付着部１１ａは酸化
膜６上端から開孔窓７底部にかけてなだらかな傾斜面を
有しており、そのために、多結晶シリコン層８ａはカバ
ーリングよく開孔窓７内に付設されている。
【００１３】次に、上記構成の半導体装置２０の製造を
図３に基づいて説明する。すなわち、Ｐ型基板１にＮ＋
型埋込コレクタ２を形成したのち、Ｎ型エピタキシャル
層５を成長させる。さらに、Ｐ＋型拡散領域３、Ｎ＋型
コレクタ領域４、Ｐ型ベース領域９を順次形成する。そ
して、基板表面全面に酸化膜６を形成し、そこにエミッ
タ拡散用開孔窓７を開孔する。ここまでは、従来例と同
様である。
図３に基づいて説明する。すなわち、Ｐ型基板１にＮ＋
型埋込コレクタ２を形成したのち、Ｎ型エピタキシャル
層５を成長させる。さらに、Ｐ＋型拡散領域３、Ｎ＋型
コレクタ領域４、Ｐ型ベース領域９を順次形成する。そ
して、基板表面全面に酸化膜６を形成し、そこにエミッ
タ拡散用開孔窓７を開孔する。ここまでは、従来例と同
様である。
【００１４】そのあと、Ｎ型エピタキシャル層５とは反
対導電型の不純物（本実施例ではひ素）を添加された多
結晶シリコン層（副半導体層）１１を酸化膜６全面に形
成する。多結晶シリコン層１１に不純物を添加する方法
としては、■多結晶シリコンを酸化膜６表面に堆積する
際、不純物を反応炉内へ導入する方法、■ノンドープの
多結晶シリコンを酸化膜６表面に堆積した後、不純物を
ガス拡散する方法、などが考えられる。このようにして
多結晶シリコン層１１に添加される不純物の濃度は１０
２３〜１０２０ｃｍ−３程度が望ましい。 図３（ａ
）参照次に、多結晶シリコン層１１を全面除去するまで
反応性イオンエッチングを行う。しかしながら、開孔窓
７の内壁７ａは切り立って形成されており、多結晶シリ
コン層１１は内壁７ａに接している部分だけが残留（一
般にサイドウォールと呼ばれる）しまい、内壁付着部１
１ａを形成する。 図３（ｂ）参照 さらに、ノンドープの多結晶シリコン層８を堆積すると
ともに、Ｎ型エピタキシュル層５とは反対導電型の不純
物（本実施例ではひ素）をイオン注入する。このイオン
注入は、加速速度１００ｋｅＶ、イオン注入量１０１６
〜１０１５ｃｍ−３程度が望ましい。 図３（ｃ）参
照そして、フォトレジスト１０を塗布してパターニング
を行い、パターニングしたレジスト１０ａをマスクにし
て多結晶シリコン層８を除去し、エミッタ拡散用の多結
晶シリコン層８ａを形成する。 図３（ｄ）参照フォ
トレジスト１０ａを取り除いた後、全体に熱処理（アニ
ール処理）を施し、多結晶シリコン層８ａからＰ型ベー
ス領域９に向けてひ素イオンの拡散を行い、Ｐ型ベース
領域９内に浅いＮ＋型エミッタ領域１０を形成する。
対導電型の不純物（本実施例ではひ素）を添加された多
結晶シリコン層（副半導体層）１１を酸化膜６全面に形
成する。多結晶シリコン層１１に不純物を添加する方法
としては、■多結晶シリコンを酸化膜６表面に堆積する
際、不純物を反応炉内へ導入する方法、■ノンドープの
多結晶シリコンを酸化膜６表面に堆積した後、不純物を
ガス拡散する方法、などが考えられる。このようにして
多結晶シリコン層１１に添加される不純物の濃度は１０
２３〜１０２０ｃｍ−３程度が望ましい。 図３（ａ
）参照次に、多結晶シリコン層１１を全面除去するまで
反応性イオンエッチングを行う。しかしながら、開孔窓
７の内壁７ａは切り立って形成されており、多結晶シリ
コン層１１は内壁７ａに接している部分だけが残留（一
般にサイドウォールと呼ばれる）しまい、内壁付着部１
１ａを形成する。 図３（ｂ）参照 さらに、ノンドープの多結晶シリコン層８を堆積すると
ともに、Ｎ型エピタキシュル層５とは反対導電型の不純
物（本実施例ではひ素）をイオン注入する。このイオン
注入は、加速速度１００ｋｅＶ、イオン注入量１０１６
〜１０１５ｃｍ−３程度が望ましい。 図３（ｃ）参
照そして、フォトレジスト１０を塗布してパターニング
を行い、パターニングしたレジスト１０ａをマスクにし
て多結晶シリコン層８を除去し、エミッタ拡散用の多結
晶シリコン層８ａを形成する。 図３（ｄ）参照フォ
トレジスト１０ａを取り除いた後、全体に熱処理（アニ
ール処理）を施し、多結晶シリコン層８ａからＰ型ベー
ス領域９に向けてひ素イオンの拡散を行い、Ｐ型ベース
領域９内に浅いＮ＋型エミッタ領域１０を形成する。
【００１５】このとき、従来例の問題点で述べたことと
同様の理由により多結晶シリコン層８ａを介して開孔窓
７内に導入されたひ素不純物は不均一な状態となること
が考えられる。しかしながら、内壁付着部１１ａからも
ひ素の拡散が行われ、ここからの拡散が低濃度となる内
壁７ａ付近の拡散量を補填するので、結果として均一な
厚みを備えたＮ＋型エミッタ領域１０が形成されること
になる。 図１，図２参照 ところで、内壁付着部１１ａに不純物を添加する方法と
して示した前記二つの方法は、従来例で述べたように不
純物を均一に添加することができるものの不純物濃度を
精度よく制御することが難しい方法である。しかしなが
ら、内壁付着部１１ａは、単に拡散不純物の不足分を補
填するためのものである。そのため、内壁付着部１１ａ
への不純物添加はあまり精度よく濃度を制御する必要が
なく、これらの方法が適している。
同様の理由により多結晶シリコン層８ａを介して開孔窓
７内に導入されたひ素不純物は不均一な状態となること
が考えられる。しかしながら、内壁付着部１１ａからも
ひ素の拡散が行われ、ここからの拡散が低濃度となる内
壁７ａ付近の拡散量を補填するので、結果として均一な
厚みを備えたＮ＋型エミッタ領域１０が形成されること
になる。 図１，図２参照 ところで、内壁付着部１１ａに不純物を添加する方法と
して示した前記二つの方法は、従来例で述べたように不
純物を均一に添加することができるものの不純物濃度を
精度よく制御することが難しい方法である。しかしなが
ら、内壁付着部１１ａは、単に拡散不純物の不足分を補
填するためのものである。そのため、内壁付着部１１ａ
への不純物添加はあまり精度よく濃度を制御する必要が
なく、これらの方法が適している。
【００１６】なお、上記実施例では、内壁付着部１１ａ
を多結晶シリコンから構成していたが、酸化膜から構成
することもできる。
を多結晶シリコンから構成していたが、酸化膜から構成
することもできる。
【００１７】さらに、上記実施例では、ＮＰＮ型トラン
ジスタにおいて実施したものであったが、これに限るわ
けではなく、ＰＮＰ型トランジスタ、拡散抵抗、拡散容
量等の各素子においても実施できることはいうまでもな
い。
ジスタにおいて実施したものであったが、これに限るわ
けではなく、ＰＮＰ型トランジスタ、拡散抵抗、拡散容
量等の各素子においても実施できることはいうまでもな
い。
【００１８】
【発明の効果】以上のように、本発明の半導体装置の製
造方法によれば、熱処理の際、内壁付着部に含有されて
いる不純物が、既に第１拡散領域に導入されている不純
物と共に第１拡散領域内に拡散されて第２拡散領域が形
成されるようになった。したがって、開孔窓内壁付近に
おける低濃度拡散部分が内壁付着部より拡散された不純
物によって補填されることになり、不純物拡散が均一に
行えるようになって、均一な厚みの拡散層が得られるよ
うになった。
造方法によれば、熱処理の際、内壁付着部に含有されて
いる不純物が、既に第１拡散領域に導入されている不純
物と共に第１拡散領域内に拡散されて第２拡散領域が形
成されるようになった。したがって、開孔窓内壁付近に
おける低濃度拡散部分が内壁付着部より拡散された不純
物によって補填されることになり、不純物拡散が均一に
行えるようになって、均一な厚みの拡散層が得られるよ
うになった。
【００１９】さらに、本発明の半導体装置によれば、内
壁付着部が絶縁体層上端から開孔窓底部にかけてなだら
かな傾斜面を有しているので、主半導体層の付着性が向
上するといった効果が得られる。
壁付着部が絶縁体層上端から開孔窓底部にかけてなだら
かな傾斜面を有しているので、主半導体層の付着性が向
上するといった効果が得られる。
【図１】本発明の一実施例の半導体装置の断面図である
。
。
【図２】実施例の半導体装置の要部拡大図である。
【図３】実施例の半導体装置の製造工程それぞれを示す
断面図である。
断面図である。
【図４】従来例の半導体装置の断面図である。
【図５】従来例の半導体装置の要部拡大図である。
【図６】従来例の半導体装置の製造工程それぞれを示す
断面図である。
断面図である。
５ Ｎ型エピタキシャル層（第１拡散領域）６
酸化膜（絶縁体層） ７ 拡散用開孔窓 ７ａ 開孔窓内壁 ８ａ 多結晶シリコン層（主半導体層）１０
Ｎ＋型エミッタ層（第２拡散領域）１１ 多
結晶シリコン層（副半導体層）１１ａ 内壁付着
層
酸化膜（絶縁体層） ７ 拡散用開孔窓 ７ａ 開孔窓内壁 ８ａ 多結晶シリコン層（主半導体層）１０
Ｎ＋型エミッタ層（第２拡散領域）１１ 多
結晶シリコン層（副半導体層）１１ａ 内壁付着
層
Claims (2)
- 【請求項１】 半導体基板上に形成された第１拡散領
域と、この第１拡散領域上に形成されるとともに拡散用
開孔窓を備えた絶縁体層と、第１拡散領域とは反対導電
型であって拡散用開孔窓下方の第１拡散領域内に形成さ
れた第２拡散領域と、拡散用開孔窓を覆って形成された
半導体層とを備えた半導体装置であって、内壁付着部を
備え、この内壁付着部は半導体もしくは絶縁体からなる
とともに前記開孔窓内壁に面着しており、かつ前記第１
拡散領域とは反対導電型の不純物を含有していることを
特徴とする半導体装置。 - 【請求項２】 半導体基板上に設けた第１拡散領域に
主絶縁体層を形成するとともに、この主絶縁体層に拡散
用開孔窓を形成する工程と、前記第１拡散領域とは反対
導電型の不純物が含有された副半導体層ないし副絶縁体
層を前記絶縁層表面に形成する工程と、基板表面に反応
性イオンエッチングを行い、前記拡散用開孔窓内壁に沿
って残留する内壁付着部以外は前記副半導体層ないし副
絶縁体層を除去する工程と、基板表面に主半導体層を形
成するとともに、この主半導体層を介して前記第１拡散
領域とは反対導電型の不純物を第１拡散領域に導入する
工程と、基板表面に選択エッチングを行い、前記開孔窓
上方を残して前記主半導体層を除去する工程と、半導体
基板に熱処理を施し、前記第１拡散領域内に第２拡散領
域を形成する工程と、を含むことを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2187191A JPH04262538A (ja) | 1991-02-15 | 1991-02-15 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2187191A JPH04262538A (ja) | 1991-02-15 | 1991-02-15 | 半導体装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04262538A true JPH04262538A (ja) | 1992-09-17 |
Family
ID=12067195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2187191A Pending JPH04262538A (ja) | 1991-02-15 | 1991-02-15 | 半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04262538A (ja) |
-
1991
- 1991-02-15 JP JP2187191A patent/JPH04262538A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0094482B1 (en) | Fabrication process for a shallow emitter, narrow intrinsic base transistor | |
| JPH1050989A (ja) | 半導体装置の製造方法 | |
| JPH08321511A (ja) | 垂直型バイポーラトランジスタの製造方法 | |
| US4178190A (en) | Method of making a bipolar transistor with high-low emitter impurity concentration | |
| JPS60175453A (ja) | トランジスタの製造方法 | |
| US4136353A (en) | Bipolar transistor with high-low emitter impurity concentration | |
| JPH04262538A (ja) | 半導体装置とその製造方法 | |
| JPH10256407A (ja) | 半導体装置及びその製造方法 | |
| JPS6143858B2 (ja) | ||
| KR0135044B1 (ko) | 바이폴라 트랜지스터 제조방법 | |
| JPH1140572A (ja) | 半導体装置及びその製造方法 | |
| KR100264210B1 (ko) | 반도체장치의 활성영역 분리방법 | |
| JP2656125B2 (ja) | 半導体集積回路の製造方法 | |
| JPS60137072A (ja) | 接合型電界効果トランジスタの製造方法 | |
| JPH05243249A (ja) | バイポーラトランジスタの製造方法 | |
| JP2004327530A (ja) | 半導体装置の埋込み層形成方法、ショットキーバリアダイオードおよびその製造方法 | |
| JPH0567623A (ja) | 半導体装置の製造方法 | |
| JPH0451526A (ja) | 半導体装置およびその製造方法 | |
| JPS62260365A (ja) | 半導体装置の製造方法 | |
| JPH0290532A (ja) | 半導体装置 | |
| JPH01109738A (ja) | 半導体装置の製造方法 | |
| JPH05243244A (ja) | 半導体装置の製造方法 | |
| JPH02181931A (ja) | 半導体装置の製造方法 | |
| JPS608624B2 (ja) | 半導体装置の製造方法 | |
| JPS6085561A (ja) | 半導体装置の製造方法 |