JPH05243244A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05243244A JPH05243244A JP4293292A JP4293292A JPH05243244A JP H05243244 A JPH05243244 A JP H05243244A JP 4293292 A JP4293292 A JP 4293292A JP 4293292 A JP4293292 A JP 4293292A JP H05243244 A JPH05243244 A JP H05243244A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- opening
- insulating layer
- conductivity type
- exposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 ベース引き出し電極となるポリシリコン層に
開口を設け，この開口内に側壁絶縁層を形成したのち，
エミッタ不純物を含有するポリシリコンを埋め込むこと
により，ベースとエミッタとが自己整合的に形成される
バイポーラトランジスタに関し，前記開口内に結晶欠陥
のないベース層を選択的エピタキシャル成長によって形
成可能とすることを目的とする。 【構成】 選択的エピタキシャル成長前の清浄化のため
の水素雰囲気中での熱処理において，内部ベース領域に
表出するシリコン基板表面に，ベース引き出し電極のポ
リシリコン層を供給源とする成長が生じるために，薄い
均一なベース層が形成できない。この現象を防止するた
めに，このポリシリコン層３の露出側面を，Si3N4 膜で
覆った状態８で清浄化熱処理を行い，引き続いて選択的
エピタキシャル成長を行う。そののち，通常の工程と同
様に側壁絶縁層の形成，エミッタ不純物をドープしたポ
リシリコンの堆積および不純物の拡散を行う。
開口を設け，この開口内に側壁絶縁層を形成したのち，
エミッタ不純物を含有するポリシリコンを埋め込むこと
により，ベースとエミッタとが自己整合的に形成される
バイポーラトランジスタに関し，前記開口内に結晶欠陥
のないベース層を選択的エピタキシャル成長によって形
成可能とすることを目的とする。 【構成】 選択的エピタキシャル成長前の清浄化のため
の水素雰囲気中での熱処理において，内部ベース領域に
表出するシリコン基板表面に，ベース引き出し電極のポ
リシリコン層を供給源とする成長が生じるために，薄い
均一なベース層が形成できない。この現象を防止するた
めに，このポリシリコン層３の露出側面を，Si3N4 膜で
覆った状態８で清浄化熱処理を行い，引き続いて選択的
エピタキシャル成長を行う。そののち，通常の工程と同
様に側壁絶縁層の形成，エミッタ不純物をドープしたポ
リシリコンの堆積および不純物の拡散を行う。
Description
【０００１】
【産業上の利用分野】本発明は，ベース引き出し電極と
なるポリシリコン層に開口を設け，この開口内に側壁絶
縁層を形成したのち，エミッタ不純物を含有するポリシ
リコンを埋め込むことにより，ベース・エミッタが自己
整合的に形成されるバイポーラトランジスタに係り, と
くに, 内部ベース層が選択的エピタキシャル成長によっ
て形成されるバイポーラトランジスタに関する。
なるポリシリコン層に開口を設け，この開口内に側壁絶
縁層を形成したのち，エミッタ不純物を含有するポリシ
リコンを埋め込むことにより，ベース・エミッタが自己
整合的に形成されるバイポーラトランジスタに係り, と
くに, 内部ベース層が選択的エピタキシャル成長によっ
て形成されるバイポーラトランジスタに関する。
【０００２】
【従来の技術】バイポーラトランジスタの動作速度を向
上するため, いわゆるダブルポリシリコンセルフアライ
ン型のプロセスが用いられている。すなわち，例えば,
いわゆるLOCOS(local oxidation of silicon) 法によっ
て分離絶縁層が形成されたｎ型シリコン基板上に, ｐ型
不純物を含有する第１のポリシリコン層およびSiO2層を
順次堆積し, これらSiO2層およびポリシリコンに, 分離
絶縁層から表出する素子領域内に画定された内部ベース
領域に対応する開口を形成したのち, この開口を通じて
所定濃度の不純物をイオン注入してｐ型の内部ベース層
を形成する。次いで, 開口内に側壁絶縁層を形成したの
ち, ｎ型不純物を含有しかつ前記内部ベース層表面に接
触する第２のポリシリコン層を堆積し, これをパターニ
ングする。熱処理により, 第１のポリシリコン層中のｐ
型不純物をシリコン基板に拡散させて高濃度のｐ型の外
部ベース層を形成するとともに, 第２のポリシリコン層
中のｎ型不純物を内部ベース層に拡散させてｎ型のエミ
ッタ層を形成する。このようにして, NPN バイポーラト
ランジスタが作製される。
上するため, いわゆるダブルポリシリコンセルフアライ
ン型のプロセスが用いられている。すなわち，例えば,
いわゆるLOCOS(local oxidation of silicon) 法によっ
て分離絶縁層が形成されたｎ型シリコン基板上に, ｐ型
不純物を含有する第１のポリシリコン層およびSiO2層を
順次堆積し, これらSiO2層およびポリシリコンに, 分離
絶縁層から表出する素子領域内に画定された内部ベース
領域に対応する開口を形成したのち, この開口を通じて
所定濃度の不純物をイオン注入してｐ型の内部ベース層
を形成する。次いで, 開口内に側壁絶縁層を形成したの
ち, ｎ型不純物を含有しかつ前記内部ベース層表面に接
触する第２のポリシリコン層を堆積し, これをパターニ
ングする。熱処理により, 第１のポリシリコン層中のｐ
型不純物をシリコン基板に拡散させて高濃度のｐ型の外
部ベース層を形成するとともに, 第２のポリシリコン層
中のｎ型不純物を内部ベース層に拡散させてｎ型のエミ
ッタ層を形成する。このようにして, NPN バイポーラト
ランジスタが作製される。
【０００３】バイポーラトランジスタの動作速度を高め
るためには, ベース層を薄くする必要がある。例えば,
応答周波数が30GHz 程度のバイポーラトランジスタにお
けるベース層の典型的な厚さは1500Å程度である。一
方, ベース層を薄くすると, その内部における横方向の
抵抗すなわち外部からみたベース抵抗が大きくなる。ベ
ース層にイオン注入する不純物濃度を高くすることによ
ってベース抵抗の増大を回避することが考えられる。し
かし, 通常のイオン注入装置によれば, ドーズ量を高く
すると, 不純物プロファイルの裾の広がりのために, 注
入深さが大きくなる。すなわち，ベース層が厚くなって
しまう。このように, ベース層の厚さを制限すれば, 所
望の低抵抗値を得るに必要な濃度の不純物を注入できな
いと言う矛盾がある。
るためには, ベース層を薄くする必要がある。例えば,
応答周波数が30GHz 程度のバイポーラトランジスタにお
けるベース層の典型的な厚さは1500Å程度である。一
方, ベース層を薄くすると, その内部における横方向の
抵抗すなわち外部からみたベース抵抗が大きくなる。ベ
ース層にイオン注入する不純物濃度を高くすることによ
ってベース抵抗の増大を回避することが考えられる。し
かし, 通常のイオン注入装置によれば, ドーズ量を高く
すると, 不純物プロファイルの裾の広がりのために, 注
入深さが大きくなる。すなわち，ベース層が厚くなって
しまう。このように, ベース層の厚さを制限すれば, 所
望の低抵抗値を得るに必要な濃度の不純物を注入できな
いと言う矛盾がある。
【０００４】
【発明が解決しようとする課題】上記の問題に対し, 高
濃度で所望の厚さを有するシリコン層を内部ベース領域
に選択的にエピタキシャル成長させることを特徴とする
製造方法が提案されている（特開平2-30144 ，平成２年
１月31日付）。
濃度で所望の厚さを有するシリコン層を内部ベース領域
に選択的にエピタキシャル成長させることを特徴とする
製造方法が提案されている（特開平2-30144 ，平成２年
１月31日付）。
【０００５】この方法においては, シリコン結晶表面に
はシリコン層が成長するが，SiO2のような絶縁層表面に
は成長しないいわゆる選択成長法が利用される。すなわ
ち，図４(a) に示すように, 分離絶縁層２によって画定
された素子領域におけるシリコン基板１上に形成された
ポリシリコン層３および絶縁層４に, 内部ベース領域に
対応する開口５を形成し, 開口５内に表出するシリコン
基板１表面に, 高濃度不純物をドープされた厚さ約 500
Åのシリコン層６を, 図４(b) に示すように,選択的に
エピタキシャル成長させるのである。ポリシリコン層３
はベース引き出し電極を構成し, シリコン層６を構成す
る。
はシリコン層が成長するが，SiO2のような絶縁層表面に
は成長しないいわゆる選択成長法が利用される。すなわ
ち，図４(a) に示すように, 分離絶縁層２によって画定
された素子領域におけるシリコン基板１上に形成された
ポリシリコン層３および絶縁層４に, 内部ベース領域に
対応する開口５を形成し, 開口５内に表出するシリコン
基板１表面に, 高濃度不純物をドープされた厚さ約 500
Åのシリコン層６を, 図４(b) に示すように,選択的に
エピタキシャル成長させるのである。ポリシリコン層３
はベース引き出し電極を構成し, シリコン層６を構成す
る。
【０００６】しかしながら, ベース層として満足できる
程度に欠陥の少ないシリコン層６をエピタキシャル成長
させるためには，その直前にシリコン基板１の表面を充
分に清浄化する必要がある。しかしながら, 図４に示す
構造のシリコン基板１を水素雰囲気中で熱処理すると,
図５(a) に示すように, 絶縁層４直下のポリシリコン層
３に欠損部31が生じ, 代わりに, 開口５内に表出するシ
リコン基板１表面に,不規則な形状のシリコン層32が成
長することを本発明者らは見出した。図５(b)は同図(a)
における点線円で囲まれた部分の拡大図である。
程度に欠陥の少ないシリコン層６をエピタキシャル成長
させるためには，その直前にシリコン基板１の表面を充
分に清浄化する必要がある。しかしながら, 図４に示す
構造のシリコン基板１を水素雰囲気中で熱処理すると,
図５(a) に示すように, 絶縁層４直下のポリシリコン層
３に欠損部31が生じ, 代わりに, 開口５内に表出するシ
リコン基板１表面に,不規則な形状のシリコン層32が成
長することを本発明者らは見出した。図５(b)は同図(a)
における点線円で囲まれた部分の拡大図である。
【０００７】シリコン層32は, 走査型電子顕微鏡(SEM)
で観測され, また, 単結晶であることが確認されてい
る。内部ベース領域にシリコン層32のような不規則な形
状のシリコン層32が存在すると, 以後のエピタキシャル
成長において, 所望の薄いベース層を内部ベース領域全
体に均一に形成できず, その結果, 特性にバラツキを生
じるばかりでなく, ポリシリコン層３から成るベース引
き出し電極と後に形成されるエミッタ不純物拡散源用の
ポリシリコン層との間の絶縁層が不均一となり,エミッ
タ─ベース間が短絡するような致命的な障害を生じる。
で観測され, また, 単結晶であることが確認されてい
る。内部ベース領域にシリコン層32のような不規則な形
状のシリコン層32が存在すると, 以後のエピタキシャル
成長において, 所望の薄いベース層を内部ベース領域全
体に均一に形成できず, その結果, 特性にバラツキを生
じるばかりでなく, ポリシリコン層３から成るベース引
き出し電極と後に形成されるエミッタ不純物拡散源用の
ポリシリコン層との間の絶縁層が不均一となり,エミッ
タ─ベース間が短絡するような致命的な障害を生じる。
【０００８】コレクタコンタクト領域に対する選択的エ
ピタキシャル成長の場合の清浄化方法としては，通常,
シリコン基板を水素雰囲気中1100℃での熱処理が行われ
ている。しかし, 図４に示す構造では, 900 ℃での熱処
理によっても, 上記のようなシリコン層32の成長が容易
に生じる。900 ℃は, 無欠陥のベース層を選択的エピタ
キシャル成長させるために必要な最低温度に近く, した
がって, 清浄化のための熱処理工程に余裕度が少なく,
充分な清浄化ができない問題があった。
ピタキシャル成長の場合の清浄化方法としては，通常,
シリコン基板を水素雰囲気中1100℃での熱処理が行われ
ている。しかし, 図４に示す構造では, 900 ℃での熱処
理によっても, 上記のようなシリコン層32の成長が容易
に生じる。900 ℃は, 無欠陥のベース層を選択的エピタ
キシャル成長させるために必要な最低温度に近く, した
がって, 清浄化のための熱処理工程に余裕度が少なく,
充分な清浄化ができない問題があった。
【０００９】本発明は, ベース層を選択的エピタキシャ
ル成長させるために必要な充分な高温度の熱処理におい
ても, 上記のようなシリコン層32を生じない方法を提供
することを目的とする。
ル成長させるために必要な充分な高温度の熱処理におい
ても, 上記のようなシリコン層32を生じない方法を提供
することを目的とする。
【００１０】
【課題を解決するための手段】上記目的は, 分離絶縁層
によって囲まれた素子領域に表出する半導体基板の表面
に接し且つ該分離絶縁層上に延在する第１の導電層を形
成し，該第１の導電層を覆う絶縁層を形成し，該絶縁層
および第１の導電層を貫通し且つ該素子領域内に画定さ
れた所定領域における該半導体基板表面を選択的に表出
する開口を形成し，該開口内に表出する該第１の導電層
および該絶縁層の側面を選択的に覆う耐熱性の第１の側
壁絶縁層を形成したのち該開口内に表出している該半導
体基板表面を清浄化するための熱処理を施し，高濃度の
一導電型不純物を含有する半導体層を該開口内における
前記清浄化された該半導体基板表面に選択的にエピタキ
シャル成長させる諸工程を含むことを特徴とする本発明
に係る半導体装置の製造方法によって達成される。
によって囲まれた素子領域に表出する半導体基板の表面
に接し且つ該分離絶縁層上に延在する第１の導電層を形
成し，該第１の導電層を覆う絶縁層を形成し，該絶縁層
および第１の導電層を貫通し且つ該素子領域内に画定さ
れた所定領域における該半導体基板表面を選択的に表出
する開口を形成し，該開口内に表出する該第１の導電層
および該絶縁層の側面を選択的に覆う耐熱性の第１の側
壁絶縁層を形成したのち該開口内に表出している該半導
体基板表面を清浄化するための熱処理を施し，高濃度の
一導電型不純物を含有する半導体層を該開口内における
前記清浄化された該半導体基板表面に選択的にエピタキ
シャル成長させる諸工程を含むことを特徴とする本発明
に係る半導体装置の製造方法によって達成される。
【００１１】
【作用】図１の原理説明図に示すように，分離絶縁層２
から表出するシリコン基板１の表面近傍に形成されたポ
リシリコン層３の露出表面をSi3N4 のような耐熱性の側
壁絶縁層８で覆った状態で水素雰囲気中で熱処理する。
この熱処理において，ポリシリコン層３を供給源とする
シリコンのエピタキシャル成長が生じないために，シリ
コン基板１の清浄化された露出表面は平坦な状態を維持
している。その結果，欠陥がなく，かつ，所望の薄い均
一なベース層をエピタキシャル成長させることができ
る。
から表出するシリコン基板１の表面近傍に形成されたポ
リシリコン層３の露出表面をSi3N4 のような耐熱性の側
壁絶縁層８で覆った状態で水素雰囲気中で熱処理する。
この熱処理において，ポリシリコン層３を供給源とする
シリコンのエピタキシャル成長が生じないために，シリ
コン基板１の清浄化された露出表面は平坦な状態を維持
している。その結果，欠陥がなく，かつ，所望の薄い均
一なベース層をエピタキシャル成長させることができ
る。
【００１２】
【実施例】以下に本発明を選択的エピタキシャル成長に
よるベース層を有するNPN トランジスタの製造に適用す
る実施例を説明する。
よるベース層を有するNPN トランジスタの製造に適用す
る実施例を説明する。
【００１３】図２を参照して, 通常のNPN トランジスタ
の製造工程にしたがって, 同図(a)に示すように, ｐ型
のシリコン基板１に画定された素子領域に高濃度のｎ型
不純物をイオン注入して埋め込み層11を形成したのち,
低濃度のｎ型不純物をドープしたエピタキシャル成長層
12をシリコン基板１表面に形成する。次いで, シリコン
基板１表面を選択的に熱酸化して, ベース領域およびコ
レクタコンタクト領域にシリコン基板１を表出する分離
絶縁層２を形成したのち, コレクタコンタクト領域に選
択的に高濃度の不純物をイオン注入, さらに, シリコン
基板１を熱処理して, 埋め込み層11に達するｎ型のコン
タクト層13を形成する。次いで, シリコン基板１表面全
体にポリシリコン層を堆積する。そして, このポリシリ
コン層をパターニングして形成されたベース引き出し電
極15およびコレクタ電極16に, それぞれ, ｐ型不純物と
しての硼素(B) およびｎ型不純物としての砒素(As)を選
択的にイオン注入する。
の製造工程にしたがって, 同図(a)に示すように, ｐ型
のシリコン基板１に画定された素子領域に高濃度のｎ型
不純物をイオン注入して埋め込み層11を形成したのち,
低濃度のｎ型不純物をドープしたエピタキシャル成長層
12をシリコン基板１表面に形成する。次いで, シリコン
基板１表面を選択的に熱酸化して, ベース領域およびコ
レクタコンタクト領域にシリコン基板１を表出する分離
絶縁層２を形成したのち, コレクタコンタクト領域に選
択的に高濃度の不純物をイオン注入, さらに, シリコン
基板１を熱処理して, 埋め込み層11に達するｎ型のコン
タクト層13を形成する。次いで, シリコン基板１表面全
体にポリシリコン層を堆積する。そして, このポリシリ
コン層をパターニングして形成されたベース引き出し電
極15およびコレクタ電極16に, それぞれ, ｐ型不純物と
しての硼素(B) およびｎ型不純物としての砒素(As)を選
択的にイオン注入する。
【００１４】次いで, 図２(b) に示すように, SiO2から
成る絶縁層４をシリコン基板１表面全体に堆積したの
ち, 絶縁層４およびベース引き出し電極15を貫通し, 内
部ベース領域に対応する開口５を形成する。以上まで
は，通常の工程と同じである。次いで, 開口５内に表出
するベース引き出し電極15の側面を覆う, 例えばSi3N4
から成る側壁絶縁層８を形成する。側壁絶縁層８の形成
は, この種の側壁層の形成に用いられる周知の方法によ
って行えばよい。すなわち，CVD(化学気相成長）法によ
って厚さ約300 ÅのSi3N4 膜をシリコン基板１全面に堆
積し, このSi3N4 膜を開口５内のシリコン基板１表面が
表出するまでRIE(反応性イオンエッチング）によりエッ
チバックすることにより, 約300 ÅのSi3N4 膜から成る
側壁絶縁層８が残る。
成る絶縁層４をシリコン基板１表面全体に堆積したの
ち, 絶縁層４およびベース引き出し電極15を貫通し, 内
部ベース領域に対応する開口５を形成する。以上まで
は，通常の工程と同じである。次いで, 開口５内に表出
するベース引き出し電極15の側面を覆う, 例えばSi3N4
から成る側壁絶縁層８を形成する。側壁絶縁層８の形成
は, この種の側壁層の形成に用いられる周知の方法によ
って行えばよい。すなわち，CVD(化学気相成長）法によ
って厚さ約300 ÅのSi3N4 膜をシリコン基板１全面に堆
積し, このSi3N4 膜を開口５内のシリコン基板１表面が
表出するまでRIE(反応性イオンエッチング）によりエッ
チバックすることにより, 約300 ÅのSi3N4 膜から成る
側壁絶縁層８が残る。
【００１５】次いで, シリコン基板１を, 水素雰囲気中
900 ℃で約５分間熱処理する。この工程により, 開口５
内に表出しているエピタキシャル成長層12表面が清浄化
される。前述のように, ポリシリコンから成るベース引
き出し電極15の側面が側壁絶縁層８によって覆われてい
るために, ポリシリコン層を供給源とするシリコンがエ
ピタキシャル成長層12表面に成長することがない。上記
熱処理条件により, 後述する工程において充分な結晶性
を有するベース層をエピタキシャル成長させることがで
きる。また, この熱処理において，ベース引き出し電極
15に導入されている硼素(B) が, 上記熱処理においてエ
ピタキシャル成長層12に拡散して高濃度のｐ型外部ベー
ス14が形成される。
900 ℃で約５分間熱処理する。この工程により, 開口５
内に表出しているエピタキシャル成長層12表面が清浄化
される。前述のように, ポリシリコンから成るベース引
き出し電極15の側面が側壁絶縁層８によって覆われてい
るために, ポリシリコン層を供給源とするシリコンがエ
ピタキシャル成長層12表面に成長することがない。上記
熱処理条件により, 後述する工程において充分な結晶性
を有するベース層をエピタキシャル成長させることがで
きる。また, この熱処理において，ベース引き出し電極
15に導入されている硼素(B) が, 上記熱処理においてエ
ピタキシャル成長層12に拡散して高濃度のｐ型外部ベー
ス14が形成される。
【００１６】次いで, 例えばSi2H6(ジシラン) およびB2
H4（ジボラン）から成る原料ガスを用いる気相成長法に
より, 開口５内に表出しているエピタキシャル成長層12
表面に, 濃度が５×1018個cm-3の硼素(B) を含有するシ
リコン層を選択的エピタキシャル成長させ, 図２(c) に
示すように, 厚さ約500 Åのｐ型のシリコン層６を形成
する。シリコン層６は, 外部ベース14を通じてベース引
き出し電極15に接続されている。そののち, 通常の工程
と同様に，例えば周知のCVD 法を用いて, シリコン基板
１表面全体に厚さ約3000ÅのSiO2層を堆積し, これをCH
F3から成るエッチャントを用いるRIE により, シリコン
層６が表出するまでエッチバックして,厚さ約3000Åを
有する第２の側壁絶縁層19を形成する。
H4（ジボラン）から成る原料ガスを用いる気相成長法に
より, 開口５内に表出しているエピタキシャル成長層12
表面に, 濃度が５×1018個cm-3の硼素(B) を含有するシ
リコン層を選択的エピタキシャル成長させ, 図２(c) に
示すように, 厚さ約500 Åのｐ型のシリコン層６を形成
する。シリコン層６は, 外部ベース14を通じてベース引
き出し電極15に接続されている。そののち, 通常の工程
と同様に，例えば周知のCVD 法を用いて, シリコン基板
１表面全体に厚さ約3000ÅのSiO2層を堆積し, これをCH
F3から成るエッチャントを用いるRIE により, シリコン
層６が表出するまでエッチバックして,厚さ約3000Åを
有する第２の側壁絶縁層19を形成する。
【００１７】次いで, 図２(d) に示すように, コレクタ
電極16を表出する開口を絶縁層４にしたのち, シリコン
基板１表面全体に厚さ約1000Åのポリシリコン層を堆積
する。そして, このポリシリコン層に, ｎ型不純物とし
て例えば砒素(As)を加速エネルギー30KeV,ドーズ量１×
1016個cm-2の条件でイオン注入したのち, 図示のよう
に, シリコン層６に接触するエミッタ拡散源となる部分
21およびコレクタ電極16に接触する部分22とにパターニ
ングする。次いで, 例えば, 赤外線照射を利用するいわ
ゆるラピッドサーマルアニール法によりシリコン基板１
表面を1050℃程度に加熱することにより, 部分21のポリ
シリコン層中に導入されている砒素(As)がシリコン層６
に拡散してエミッタ24が形成される。シリコン層６の残
りの部分が内部ベースとなる。次いで, 分離絶縁層２上
に延在する部分のベース引き出し電極15を表出する開口
を絶縁層４に形成したのち, シリコン基板１表面全体
に, 例えばアルミニウムを堆積し, これをパターニング
して, 図示のように, エミッタ, ベースおよびコレクタ
にそれぞれ接続される配線25を形成してバイポーラトラ
ンジスタが完成する。
電極16を表出する開口を絶縁層４にしたのち, シリコン
基板１表面全体に厚さ約1000Åのポリシリコン層を堆積
する。そして, このポリシリコン層に, ｎ型不純物とし
て例えば砒素(As)を加速エネルギー30KeV,ドーズ量１×
1016個cm-2の条件でイオン注入したのち, 図示のよう
に, シリコン層６に接触するエミッタ拡散源となる部分
21およびコレクタ電極16に接触する部分22とにパターニ
ングする。次いで, 例えば, 赤外線照射を利用するいわ
ゆるラピッドサーマルアニール法によりシリコン基板１
表面を1050℃程度に加熱することにより, 部分21のポリ
シリコン層中に導入されている砒素(As)がシリコン層６
に拡散してエミッタ24が形成される。シリコン層６の残
りの部分が内部ベースとなる。次いで, 分離絶縁層２上
に延在する部分のベース引き出し電極15を表出する開口
を絶縁層４に形成したのち, シリコン基板１表面全体
に, 例えばアルミニウムを堆積し, これをパターニング
して, 図示のように, エミッタ, ベースおよびコレクタ
にそれぞれ接続される配線25を形成してバイポーラトラ
ンジスタが完成する。
【００１８】本発明において, ベース引き出し電極15を
構成するポリシリコン層の側面を覆う側壁絶縁層８の他
に側壁絶縁層19を設けることが不可欠であること，すな
わち，側壁絶縁層８を，ベースとエミッタが自己整合的
に形成される通常のバイポーラトランジスタにおける側
壁絶縁層の代わりに用いることができない理由を説明す
る。
構成するポリシリコン層の側面を覆う側壁絶縁層８の他
に側壁絶縁層19を設けることが不可欠であること，すな
わち，側壁絶縁層８を，ベースとエミッタが自己整合的
に形成される通常のバイポーラトランジスタにおける側
壁絶縁層の代わりに用いることができない理由を説明す
る。
【００１９】図３(a) は，前記開口５内に表出するポリ
シリコン層３および絶縁層４の側面に側壁絶縁層８を形
成し, 開口５内にシリコン層６を選択的エピタキシャル
成長させたのち, ただちにエミッタ拡散源としてのポリ
シリコン層となる前記部分21を形成した場合，図３(b)
は, 本発明のようにシリコン層６を選択的エピタキシャ
ル成長させたのちに側壁絶縁層19を形成した場合をそれ
ぞれ示す。
シリコン層３および絶縁層４の側面に側壁絶縁層８を形
成し, 開口５内にシリコン層６を選択的エピタキシャル
成長させたのち, ただちにエミッタ拡散源としてのポリ
シリコン層となる前記部分21を形成した場合，図３(b)
は, 本発明のようにシリコン層６を選択的エピタキシャ
ル成長させたのちに側壁絶縁層19を形成した場合をそれ
ぞれ示す。
【００２０】図３(a) においては, ポリシリコン層の部
分21からの不純物拡散によってシリコン層６表面近傍に
形成されたｎ型のエミッタ24と, シリコン層６の残りの
部分から成るｐ型の内部ベース6Aとの接合界面が, シリ
コン層６の端部まで伸びている。側壁絶縁層８と接触し
た状態で成長したシリコン層６の端部には欠陥の発生が
避けられない。したがって, 図３(a) の場合には, 欠陥
の多い部分にPN接合が形成されることになるために, ベ
ース−エミッタ間のリークが大きくなる。
分21からの不純物拡散によってシリコン層６表面近傍に
形成されたｎ型のエミッタ24と, シリコン層６の残りの
部分から成るｐ型の内部ベース6Aとの接合界面が, シリ
コン層６の端部まで伸びている。側壁絶縁層８と接触し
た状態で成長したシリコン層６の端部には欠陥の発生が
避けられない。したがって, 図３(a) の場合には, 欠陥
の多い部分にPN接合が形成されることになるために, ベ
ース−エミッタ間のリークが大きくなる。
【００２１】これに対して, 図３(b) においては, 側壁
絶縁層19の存在によって, エミッタ24はシリコン層６の
端部にまで広がらない。したがって, PN接合はシリコン
層６の完全な結晶性を有する部分のみに形成されること
になるため, ベース−エミッタ間のリークが小さい。こ
のことは, 側壁絶縁層19を側壁絶縁層８の代わりに用い
ることができないことを意味している。したがって, 本
発明においても, 通常のバイポーラトランジスタの製造
と同様に, 側壁絶縁層19を設けることが必須であり, 両
側壁絶縁層８および19が互いに代行不可能な機能を有し
ていることが明らかである。
絶縁層19の存在によって, エミッタ24はシリコン層６の
端部にまで広がらない。したがって, PN接合はシリコン
層６の完全な結晶性を有する部分のみに形成されること
になるため, ベース−エミッタ間のリークが小さい。こ
のことは, 側壁絶縁層19を側壁絶縁層８の代わりに用い
ることができないことを意味している。したがって, 本
発明においても, 通常のバイポーラトランジスタの製造
と同様に, 側壁絶縁層19を設けることが必須であり, 両
側壁絶縁層８および19が互いに代行不可能な機能を有し
ていることが明らかである。
【００２２】なお, 上記実施例における各層または部分
の導電性を変えることにより, PNPトランジスタを形成
可能であることは言うまでもない。また, 本発明は, バ
イポーラトランジスタの製造のみならず, 近傍にポリシ
リコン層が表出しているシリコン基板表面の清浄化熱処
理を伴う他の半導体装置の製造に対しても適用可能であ
ることは明らかである。さらに，本発明は，ポリシリコ
ン以外の材料から層を供給源として，シリコン以外の材
料から成る基板表面に生じる同様の結晶成長の防止に対
しても適用可能であることも明らかである。
の導電性を変えることにより, PNPトランジスタを形成
可能であることは言うまでもない。また, 本発明は, バ
イポーラトランジスタの製造のみならず, 近傍にポリシ
リコン層が表出しているシリコン基板表面の清浄化熱処
理を伴う他の半導体装置の製造に対しても適用可能であ
ることは明らかである。さらに，本発明は，ポリシリコ
ン以外の材料から層を供給源として，シリコン以外の材
料から成る基板表面に生じる同様の結晶成長の防止に対
しても適用可能であることも明らかである。
【００２３】
【発明の効果】本発明によれば, シリコン基板表面にお
けるポリシリコン層を供給源とするエピタキシャル成長
が防止され, 欠陥のない高濃度の薄いベース層を選択的
エピタキシャル成長によって形成することができ, その
結果, 内部ベースとエミッタとが自己整合的に形成され
る高速バイポーラトランジスタの性能および製造歩留ま
りを向上可能とする効果がある。
けるポリシリコン層を供給源とするエピタキシャル成長
が防止され, 欠陥のない高濃度の薄いベース層を選択的
エピタキシャル成長によって形成することができ, その
結果, 内部ベースとエミッタとが自己整合的に形成され
る高速バイポーラトランジスタの性能および製造歩留ま
りを向上可能とする効果がある。
【図１】 本発明の原理説明図
【図２】 本発明の一実施例の工程説明図
【図３】 本発明の構成要素の特徴説明図
【図４】 従来の問題点説明図（その１）
【図５】 従来の問題点説明図（その２）
１ シリコン基板 11 埋め込み層 ２ 分離絶縁層 12 エピタキシャル
成長層 ３ ポリシリコン層 13 コンタクト層 31 欠損部 14 外部ベース 32，６ シリコン層 15 ベース引き出し
電極 ４ 絶縁層 16 コレクタ電極 ５ 開口 21, 22 部分 6A 内部ベース 24 エミッタ ８, 19 側壁絶縁層 25 配線
成長層 ３ ポリシリコン層 13 コンタクト層 31 欠損部 14 外部ベース 32，６ シリコン層 15 ベース引き出し
電極 ４ 絶縁層 16 コレクタ電極 ５ 開口 21, 22 部分 6A 内部ベース 24 エミッタ ８, 19 側壁絶縁層 25 配線
Claims (4)
- 【請求項１】 分離絶縁層によって囲まれた素子領域に
表出する半導体基板の表面に接し且つ該分離絶縁層上に
延在する第１の導電層を形成する工程と，該第１の導電
層を覆う絶縁層を形成する工程と，該絶縁層および第１
の導電層を貫通し且つ該素子領域内に画定された所定領
域における該半導体基板表面を選択的に表出する開口を
形成する工程と，該開口内に表出する該第１の導電層お
よび該絶縁層の側面を選択的に覆う耐熱性の第１の側壁
絶縁層を形成したのち該開口内に表出している該半導体
基板表面を清浄化するための熱処理を施す工程と，高濃
度の一導電型不純物を含有する半導体層を該開口内にお
ける前記清浄化された該半導体基板表面に選択的にエピ
タキシャル成長させる工程とを含むことを特徴とする半
導体装置の製造方法。 - 【請求項２】 前記素子領域内に画定された内部ベース
領域に対応するように前記開口を形成することを特徴と
する請求項１記載の半導体装置の製造方法。 - 【請求項３】 前記第１の導電層を形成する工程に先立
って前記半導体基板表面に反対導電型の導電性を付与す
る工程と,一導電型の前記半導体層を有する前記開口内
に表出している前記第１の側壁絶縁層によって覆われた
側面に選択的に第２の側壁絶縁層を形成したのち反対導
電型の不純物を含有し且つ該一導電型の半導体層に接す
る第２の導電層を該開口内に形成する工程と,該第２の
導電層に含有された該反対導電型の不純物を該一導電型
の半導体層表面に拡散して反対導電型の領域を形成する
ための熱処理を施す工程とをさらに含むことを特徴とす
る請求項２記載の半導体装置の製造方法。 - 【請求項４】 前記第１の導電層は多結晶シリコンから
成り且つ前記半導体基板表面を清浄化するための熱処理
は水素雰囲気中において900 ℃以上の温度で行うことを
特徴とする請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4293292A JPH05243244A (ja) | 1992-02-28 | 1992-02-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4293292A JPH05243244A (ja) | 1992-02-28 | 1992-02-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05243244A true JPH05243244A (ja) | 1993-09-21 |
Family
ID=12649792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4293292A Withdrawn JPH05243244A (ja) | 1992-02-28 | 1992-02-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05243244A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6080631A (en) * | 1997-05-23 | 2000-06-27 | Nec Corporation | Method for manufacturing self-alignment type bipolar transistor having epitaxial base layer |
-
1992
- 1992-02-28 JP JP4293292A patent/JPH05243244A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6080631A (en) * | 1997-05-23 | 2000-06-27 | Nec Corporation | Method for manufacturing self-alignment type bipolar transistor having epitaxial base layer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5846867A (en) | Method of producing Si-Ge base heterojunction bipolar device | |
| KR100244812B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH0669434A (ja) | 半導体集積回路装置及びその製造方法 | |
| US4437897A (en) | Fabrication process for a shallow emitter/base transistor using same polycrystalline layer | |
| JP2000031156A (ja) | 粗さを抑えた外因性ベ―スを有するたて形バイポ―ラトランジスタとその製造方法 | |
| US5633179A (en) | Method of forming silicon/silicon-germanium heterojunction bipolar transistor | |
| EP0076106A2 (en) | Method for producing a bipolar transistor | |
| JPH08321511A (ja) | 垂直型バイポーラトランジスタの製造方法 | |
| JP3545503B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH1197451A (ja) | 半導体装置の製法 | |
| US5614425A (en) | Method of fabricating a bipolar transistor operable at high speed | |
| JP2550906B2 (ja) | 半導体装置およびその製造方法 | |
| JPH05243244A (ja) | 半導体装置の製造方法 | |
| EP1296361A1 (en) | A process of forming an interface free layer of silicon on a substrate of monocrystalline silicon | |
| KR930010675B1 (ko) | Mbe를 이용한 반도체 소자 제조방법 | |
| JP3039166B2 (ja) | 半導体装置およびその製造方法 | |
| JPH02106937A (ja) | 半導体装置 | |
| JP2003151985A (ja) | 半導体装置及びその製造方法 | |
| JP3505892B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPS63204648A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPH1070135A (ja) | 高周波バイポーラ技術を用いるｎｐｎトランジスタの外因性ベースの製造方法 | |
| JPH0817181B2 (ja) | 半導体装置およびその製造方法 | |
| JPH10116794A (ja) | 半導体装置の製造方法 | |
| JPS60137072A (ja) | 接合型電界効果トランジスタの製造方法 | |
| JPH0621077A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |