JPH10116794A

JPH10116794A - 半導体装置の製造方法

Info

Publication number: JPH10116794A
Application number: JP27210496A
Authority: JP
Inventors: Hiroaki Yasushige; 博章安茂
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1996-10-15
Filing date: 1996-10-15
Publication date: 1998-05-06

Abstract

(57)【要約】【課題】ＳｉＧｅＨＢＴでは、濃度を高くして低抵抗
な真正ベース部を形成できるが、真正ベース部の結晶性
の維持のため、高温熱処理による不純物活性化によって
外部ベース抵抗の低減はできないので総合的なベース抵
抗は高くなる。【解決手段】基板１１上に形成された第１の層１２を
部分的にアニーリングする工程を含む半導体装置の製造
方法であって、アニーリングは、第１の層１２のアニー
リング領域上に第２の層１３を被着する工程を行い、そ
の後、エネルギー線Ｌを照射することで第２の層１３が
被着されている第１の層１２の部分を選択的に加熱する
方法であり、上記第２の層１３は、エネルギー線Ｌを照
射した際に第２の層１３が被着されている部分の反射率
が極小となる膜厚に形成される。そしてこの製造方法を
適用することによって、例えばＳｉＧｅの真性ベース部
に対して外部ベース部のみを選択的に熱処理することが
可能になる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
方法に関するものである。

【０００２】

【従来の技術】バイポーラトランジスタの高速化のため
には、高い濃度の薄いベース層の形成が不可欠である。
しかし、従来のイオン注入技術では、注入不純物のチャ
ネリングのため、４０ｎｍ以下のベース幅の実現は困難
であった。この問題を解決する一つの方法として、ベー
ス層をチャネリングのないエピタキシャル技術を用いて
形成する方法がある。エピタキシャル過程で不純物を導
入することにより、高い濃度の薄いベース層の形成が可
能となり、３０ｎｍ以下のベース幅を実現することがで
きる。この技術により最大遮断周波数ｆＴmax ＝５０Ｇ
Ｈｚを超える高速バイポーラトランジスタが実現できて
いる。

【０００３】ところがエピタキシャル技術により形成す
るベース層の構造ではベース抵抗（Ｒｂ）が大きくなる
ため、ｆＴmax が高いにもかかわらず、最大発振周波数
ｆmax は３０ＧＨｚ程度しか実現できない。そこでＲｂ
を下げるためベース層をさらに高濃度化すると、エミッ
タ接地電流増幅率ｈ_FEを確保するためエミッタも同時に
高濃度化する必要が生じる。しかし、過度にエミッタを
高濃度化するとバンドギャップナローイングによる注入
効率の低下、エミッタ／ベース耐圧の劣化、エミッタベ
ース時定数τ_EBの増大等を来す。これらのいわゆるトレ
ードオフの関係によりバイポーラトランジスタの高速化
には限界があった。

【０００４】また、バンドギャップをエミッタとベース
とで変えたヘテロ接合を利用することにより、上記トレ
ードオフの関係を回避するバイポーラトランジスタが提
案されている。ベース材料としてシリコンよりもバンド
ギャップが小さいシリコンゲルマニウム（ＳｉＧｅ）を
用いたヘテロ接合が実用的なものとして知られている。
すなわち、シリコンゲルマニウムナローベース型ヘテロ
接合バイポーラトランジスタ（以下、ＳｉＧｅ Narrow
Base ＨＴＢと記す）である。ヘテロ接合では、ホモ接
合よりもエミッタからベースへのキャリアの注入を大き
くできる。これを利用することによりベース抵抗Ｒｂや
τ_EBの増大無しにｈ_FEの確保が可能になる。

【０００５】次に図１０によって、従来のＳｉＧｅ Nar
row Base ＨＢＴの要部を説明する。図１０に示すよう
に、基板１１１の上層には、Ｎ型不純物を５×１０¹⁶個
／ｃｍ³程度含んだシリコンコレクタ層１１２が形成さ
れている。このシリコンコレクタ層１１２上には、厚さ
が３０ｎｍ程度でＰ型不純物のホウ素を３×１０¹⁹個／
ｃｍ³程度含んだシリコンゲルマニウム（Ｓｉ_0.8Ｇｅ
_0.2）からなるベース層１１３が形成されている。さら
にこのベース層１１３上には厚さが５０ｎｍ〜８０ｎｍ
程度でＮ型不純物を３×１０¹⁸個／ｃｍ³程度含んだシ
リコン層からなるエミッタ層１１４が形成されている。
さらにエミッタ層１１４上には電極１１５とコンタクト
を取るためのエミッタコンタクト層となるもので１×１
０²⁰個／ｃｍ³程度のＮ型不純物を含むＮ⁺型不純物領
域１１６が形成されている。なお、上記シリコンコレク
タ層１１２の下部にはＮ⁺型埋め込み拡散層１１７が形
成され、シリコンコレクタ層１１２に対して素子分離絶
縁膜１１８を介して基板１１１の表面側に引き出されて
いる。

【０００６】

【発明が解決しようとする課題】しかしながら、ＳｉＧ
ｅ Narrow Base ＨＢＴにおいては、ベース層を形成し
た後に加えることができる熱工程には制限が加わる。す
なわち、高温の熱工程が入るとベース層中のホウ素やゲ
ルマニウムが拡散してベース幅が広がり、ヘテロ接合と
Ｐ−Ｎ接合との位置がずれる。そのため、寄生伝導障壁
（Parasitic Conduction Barrier）により、エミッタ接
地電流増幅率ｈ_FEおよびアーリー電圧ＶＡが低下する
（EDL-12 P661,ESSDERC 1992 P447 等参照）。

【０００７】また、ＳｉＧｅからなるベース層は熱平衡
理論より決まる臨界膜厚を超える厚さで形成されてい
る。そのため、ベース層は、高温が加わると塑性変形を
起こして転位を発生する。この転位の発生が電流リーク
の原因となる。また上記塑性変形が起こる温度はゲルマ
ニウム（Ｇｅ）の組成比に依存し、Ｇｅ濃度が高いと低
い温度で塑性変形が起こる。一方、Ｇｅ組成比が大きい
ほどベース層のバンドギャップは小さくなる。すなわ
ち、ヘテロ性が大きいトランジスタでは、ベース層を形
成した後に加えることができる熱工程の温度は低くなる
という、いわゆるトレードオフの関係が存在する。

【０００８】上記説明したように、ヘテロ接合によりベ
ースの濃度を高くしてエミッタ直下の内部ベース抵抗を
低減することはできるが、高温熱処理による活性化がで
きないため、ベース引き出し電極部の外部ベースの抵抗
は従来のホモ接合トランジスタよりも高くなる。そのた
め、総合的なＲｂはあまり低下しないため、ｆmax の向
上を妨げていた。

【０００９】このように従来技術では、高速のＳｉＧｅ
Narrow Base ＨＢＴにおいて外部ベース抵抗を低減す
ることが困難であった。すなわち、ベース層中の不純物
の拡散を抑制するという点から、またベース層を構成す
るＳｉＧｅの結晶性を維持するという点から、ベース層
を形成した後に高温の熱工程を行ってベース引き出し電
極部に導入されている不純物を十分に活性化するという
ことはできない。

【００１０】

【課題を解決するための手段】本発明は、上記課題を解
決するためになされた半導体装置の製造方法である。半
導体装置の製造方法は、基板上に形成された第１の層を
部分的にアニーリングする工程を含む方法であって、上
記アニーリングは、上記第１の層のアニーリング領域上
に第２の層を被着する工程を行い、その後、エネルギー
線を照射することで第２の層が被着されている第１の層
の部分を選択的に加熱する方法である。この第２の層
は、エネルギー線を照射した際に第２の層が被着されて
いる部分の反射率が極小となる膜厚に形成される。

【００１１】上記製造方法では、第１の層のアニーリン
グ領域上に第２の層を被着し、エネルギー線の照射によ
り第２の層が被着されている第１の層の部分を選択的に
加熱することから、第２の層が被着されていない第１の
層の部分をほとんど加熱することなく第２の層が被着さ
れている第１の層の部分を加熱することになる。すなわ
ち、第２の層に入射したエネルギー線は第２の層を透過
して、その一部が第２の層直下の第１の層に吸収され、
残りは第１の層と第２の層との界面で反射される。そし
て反射されたエネルギー線は、第２の層を再び透過して
第２の層の表面側界面で再び反射される。ここで反射さ
れたエネルギー線は再び第２の層を透過して、その一部
は第２の層直下の第１の層に吸収され、残りは第１の層
と第２の層との界面で再び反射される。このように、第
２の層に照射されたエネルギー線は、第２の層中で反射
を繰り返すことにより第１の層に次第に吸収されてい
く。よって、第２の層が被着された第１の層の部分は選
択的に加熱されることになる。

【００１２】しかも第２の層は、エネルギー線を照射し
た際に第２の層が被着された部分の反射率が極小となる
膜厚に形成されていることから、エネルギー線の照射側
に反射される量は極小になる。したがって、第２の層が
エネルギー線をほとんど透過する材料からなるものであ
れば、照射したエネルギー線は反射された分を除くほと
んどが第１の層に効率よく吸収されることになる。この
ように第１の層の所望の領域を選択的にアニーリングす
ることができるので、例えば、第１の層中の不純物を部
分的に活性化させることが可能になる。また例えば、第
２の層中の不純物を第２の層が被着されている第１の層
の部分に、選択的に拡散させることが可能になる。

【００１３】

【発明の実施の形態】本発明の第１実施形態の一例を、
図１の製造工程図によって説明する。

【００１４】図１の（１）に示すように、基板１１の表
面には第１の層１２が形成されている。上記基板１１
は、例えばシリコン基板からなり、上記第１の層１２
は、例えばＳｉＧｅ層からなる。この第１の層１２のア
ニーリングを行う領域上に第２の層１３を被着する。こ
の第２の層１３は、エネルギー線を照射した際に、第１
の層１２に対して選択的に加熱されるような材料からな
る。例えばエネルギー線に波長が３０８ｎｍのキセノン
塩素（ＸｅＣｌ）エキシマレーザ光を用いる場合には、
上記第２の層１３は、例えば厚さが１８０ｎｍの酸化シ
リコン層で形成される。

【００１５】次いで図１の（２）に示すように、エネル
ギー線Ｌとしてレーザ光（例えばエキシマレーザ光）を
上記基板１１の表面側に照射して、第２の層１３が被着
されている第１の層１２（１２Ａ）の部分を選択的に加
熱する。上記エネルギー線Ｌには、波長＝３０８ｎｍ、
パルス幅＝２０ｎｓのキセノン塩素（ＸｅＣｌ）エキシ
マレーザ光を用い、エキシマレーザ光の照射はシングル
パルスとした。この加熱によって第１の層１２Ａはアニ
ーリングするのに十分な温度になる。一方、エネルギー
線Ｌが直接照射される第１の層１２（１２Ｂ）もエネル
ギー線Ｌを吸収して加熱される。しかしながら、エネル
ギー線の吸収量は少ないため、第１の層１２Ｂの温度
は、第１の層１２Ｂの結晶性が維持される範囲であり、
かつ第１の層１２Ｂ中の不純物が拡散する温度よりも低
い状態である。

【００１６】次に上記第２の層１３の膜厚を決定する方
法を、図２の反射率と酸化シリコン膜の膜厚との関係図
によって説明する。この図２は、３０８ｎｍの波長のエ
キシマレーザ光を照射した際の酸化シリコン膜を形成し
たシリコン基板の反射率とこの酸化シリコン膜の膜厚と
の関係を示すものである。その関係は、シリコン基板上
に膜厚の異なる酸化シリコン膜を形成し、酸化シリコン
膜の各膜厚における反射率を測定することによって求め
た。

【００１７】図２に示すように、反射率は酸化シリコン
膜の膜厚の変動とともに極小値と極大値を繰り返すよう
に変化する。ここでは、酸化シリコン膜の膜厚がおよそ
１８０ｎｍのとき、３０８ｎｍの波長の光に対するこの
酸化シリコン膜の反射率は極小になっている。そこで、
上記第２の層１３の膜厚を１８０ｎｍに設定した。な
お、ここでは、反射率＋吸収率＝１００％としている。

【００１８】上記第１実施形態の製造方法では、第１の
層１２のアニーリング領域上に第２の層１３を被着し、
エネルギー線Ｌの照射により第２の層１３が被着されて
いる第１の層１２Ａの部分を選択的に加熱することか
ら、第２の層１３が被着されていない第１の層１２Ｂの
部分をほとんど加熱することなく第２の層１３が被着さ
れている第１の層１２Ａの部分を加熱することになる。
すなわち、第２の層１３に入射したエネルギー線Ｌは第
２の層１３を透過して、その一部が第２の層１３の直下
の第１の層１２Ａに吸収され、残りは第１の層１２と第
２の層１３との界面で反射される。そして反射されたエ
ネルギー線は、再び第２の層１３を透過して第２の層１
３の表面側界面で再び反射される。ここで反射されたエ
ネルギー線は再び第２の層１３を透過して、その一部は
第２の層１３の直下の第１の層１２Ａに吸収され、残り
は第１の層１２と第２の層１３との界面で再び反射され
る。このように、第２の層１３に照射されたエネルギー
線は、第２の層１３中で反射を繰り返すことにより第１
の層に次第に吸収されていく。よって、第２の層１３が
被着された第１の層１２Ａの部分は選択的に加熱される
ことになるので、第１の層１２における所望の領域のみ
をアニーリングすることができる。例えば、第１の層１
２Ａ中の不純物を部分的に活性化させることが可能にな
る。または第２の層１３中の不純物を第２の層１３が被
着されている第１の層１２Ａの部分に選択的に拡散させ
ることが可能になる。

【００１９】しかも第２の層１３は、エネルギー線Ｌを
照射した際の反射率が極小となる膜厚に形成されること
から、第２の層１３からエネルギー線Ｌの照射側に反射
される量は極小になる。上記第２の層１３がエネルギー
線Ｌをほとんど透過する材料として例えば酸化シリコン
からなるものであれば、照射したエネルギー線Ｌは反射
された分を除くほとんどが第１の層１２に効率よく吸収
されることになる。

【００２０】上記第２の層１３には、酸化シリコン膜の
他に、例えば窒化シリコン膜、酸窒化シリコン膜等と用
いることも可能である。さらに上記エキシマレーザ光に
は、波長が３０８ｎｍのＸｅＣｌエキシマレーザ光の他
に、例えばクリプトンフッ素（ＫｒＦ）エキシマレーザ
光（波長＝２４８．５ｎｍ）、アルゴンフッ素（Ａｒ
Ｆ）エキシマレーザ光（波長＝１９３．２ｎｍ）、キセ
ノン臭素（ＸｅＢｒ）エキシマレーザ光（波長＝２８
１．８ｎｍ）、クリプトン塩素（ＫｒＣｌ）エキシマレ
ーザ光（波長＝２２１．１ｎｍ）、アルゴン塩素（Ａｒ
Ｃｌ）エキシマレーザ光（波長＝１７５ｎｍ）等を用い
ることも可能である。また第２の層１３の膜厚による反
射特性は、上記各エキシマレーザ光の波長と第２の層１
３およびその直下の光学物性によって一義的に決定され
る。そのため、成膜が可能な膜厚で反射率が極小（好ま
しくは最小）となる膜厚を選択すればよい。また、この
第２の層１３を層間絶縁膜として用いるというように、
他の目的にも用いる場合には、その目的を達成する膜厚
を考慮して第２の層１３の膜厚を選択すればよい。

【００２１】上記第１実施形態で説明した製造方法をヘ
テロ接合バイポーラトランジスタの外部ベース部の形成
に適用した一例を、図３の製造工程図によって説明す
る。

【００２２】図３の（１）に示すように、シリコン基板
からなる基板１１上に、真性ベース部と外部ベース部と
を形成するための第１の層１２を形成する。この第１の
層１２は、例えばエピタキシャル技術によってシリコン
ゲルマニウム（ＳｉＧｅ）で形成される。そして第１の
層１２の外部ベース部が形成される領域をアニーリング
を行う領域とする。なお、上記外部ベース部にはベース
引き出し電極部も含まれる。

【００２３】次いで第１の層１２の外部ベース部が形成
される領域に不純物を選択的にイオン注入する。すなわ
ち、リソグラフィー技術によって第１の層１２の真性ベ
ース部となる領域上を覆うとともに外部ベース部を形成
する領域上に窓を設けたレジスト膜２１を形成する。そ
してこのレジスト膜２１をイオン注入マスクに用いて、
上記第１の層１２に外部ベース部を形成するための不純
物をイオン注入する。例えばＮＰＮトランジスタを形成
する場合には、Ｐ型の不純物として例えばホウ素（Ｂ）
を用いる。

【００２４】その後、上記レジスト膜２１を除去する。
続いて図３の（２）に示すように、第１の層１２上に第
２の層１３を例えば酸化シリコンで形成する。この第２
の層１３の膜厚は、後に照射されるエキシマレーザ光の
波長に対して、第２の層１３を形成した部分でのエキシ
マレーザ光の反射が極小（好ましくは最小）となるよう
に設定する。言い換えれば、第２の層１３を形成した部
分の第１の層１２Ａがこのエキシマレーザ光をより多く
吸収するように設定する。さらに層間絶縁膜として機能
するような膜厚とすることが望まれる。次いでリソグラ
フィー技術によって、外部ベース部となる領域、すなわ
ち上記不純物をイオン注入した領域上方における第２の
層１３上にレジスト膜２２を形成する。その後、このレ
ジスト膜２２をマスクに用いたエッチングによって上記
第２の層１３をパターニングする。図面では、２点鎖線
で示す部分１３Ａをエッチングにより除去する。

【００２５】その後、上記レジスト膜２２を除去する。
次いで図３の（３）に示すように、上記第２の層１３側
の全面にエネルギー線Ｌとして、例えばエキシマレーザ
光を照射する。そして第２の層１３が被着されている第
１の層１２（１２Ａ）の部分を加熱する。この加熱によ
って第１の層１２Ａ中の不純物が活性化され、外部ベー
ス部３１が形成される。そして外部ベース部３１間の第
１の層１２Ｂが真性ベース部３２となる。なお、エキシ
マレーザ光は露出している第１の層１２Ａに吸収され易
く、第１の層１２Ｂに吸収されにくい波長のものが選択
される。

【００２６】上記図３によって説明した製造方法では、
第１実施形態で説明したのと同様の作用効果が得られ
る。すなわち、第２の層１３が被着されている第１の層
１２Ａの部分のみを加熱してアニーリングすることか
ら、その加熱した部分に導入されている不純物が活性化
されて外部ベース部３１が形成される。一方、第２の層
１３が被着されていない真性ベース部３２は、エネルギ
ー線Ｌが照射されるものの、その部分に悪影響を及ぼす
ような温度には達しないので、真性ベース部３２中のホ
ウ素やゲルマニウムが拡散してベース幅が広がり、ヘテ
ロ接合とＰ−Ｎ接合との位置がずれるということはな
い。また真性ベース部３２は、熱平衡理論より決まる臨
界膜厚を超える厚さで形成されているが、外部ベース部
３１のアニーリングの際に塑性変形を起こすような温度
には加熱されないので、塑性変形による転位を発生する
ことはない。そのため、電流リークの原因が解消され
る。さらに塑性変形が起きないので、ＳｉＧｅ中のＧｅ
の組成比率を高くして真性ベース部３２のバンドギャッ
プを小さくすることが可能になる。したがって、ヘテロ
接合によりベースの濃度を高くして真性ベース部３２の
ベース抵抗を低減することができる。真性ベース部３２
の結晶性を維持したまま外部ベース部３１を高温熱処理
により選択的に加熱し、不純物を活性化できる。そのた
め、総合的なベース抵抗Ｒｂを低減することが可能にな
る。

【００２７】次に上記第１実施形態で説明した製造方法
をヘテロ接合バイポーラトランジスタの外部ベース部の
形成に適用した別の一例を、図４の製造工程図によって
説明する。

【００２８】図４の（１）に示すように、シリコン基板
からなる基板１１上に、真性ベース部と外部ベース部と
を形成するための第１の層１２を形成する。この第１の
層１２は、例えばエピタキシャル技術によって、ＳｉＧ
ｅで形成される。そして第１の層１２の外部ベース部が
形成される領域を前記アニーリングを行う領域とする。
なお、ここでいう外部ベース部にはベース引き出し電極
部も含まれる。

【００２９】次いで図４の（２）に示すように、第１の
層１２上に第２の層１３を形成する。この第２の層１３
は、外部ベース部を形成するための不純物として、ＮＰ
Ｎトランジスタの場合にはＰ型不純物を含む、例えばホ
ウ素シリケートガラス（ＢＳＧ）で形成される。上記第
２の層１３の厚さは、後に照射するエキシマレーザ光の
波長に対する第２の層１３を被着した部分の反射率が極
小（好ましくは最小）となるように設定する。言い換え
ればレーザ光の吸収が極大（好ましくは最大）となるよ
うに設定する。

【００３０】次いでリソグラフィー技術によって、外部
ベース部を形成する領域上方の第２の層１３上にレジス
ト膜２３を形成する。その後、このレジスト膜２３をマ
スクに用いたエッチングによって上記第２の層１３をパ
ターニングする。図面では、２点鎖線で示す部分１３Ａ
をエッチングにより除去する。

【００３１】その後、上記レジスト膜２３を除去する。
次いで図４の（３）に示すように、上記第２の層１３側
の全面にエネルギー線Ｌとして、例えばエキシマレーザ
光を照射する。そして第２の層１３が被着された第１の
層１２（１２Ａ）の部分を加熱する。この加熱によって
第２の層１３中の不純物がその直下の第１の層１２Ａに
中に拡散され、外部ベース部３１が形成される。そして
外部ベース部３１間の第１の層１２（１２Ｂ）が真性ベ
ース部３２となる。なお、エキシマレーザ光は露出して
いる第１の層１２Ａ吸収され易く、第１の層１２Ｂに吸
収されにくい波長のものが選択される。

【００３２】上記図４によって説明した製造方法では、
不純物を含ませた材料からなる第２の層１３が被着され
ている第１の層１２Ａの部分のみを加熱してアニーリン
グすることから、第２の層１３からの不純物拡散によっ
て第１の層１２に外部ベース部３１が形成される。一
方、第２の層１３が被着されていない真性ベース部３２
となる領域は、エネルギー線Ｌが照射されるものの、そ
の部分に悪影響を及ぼすような温度には加熱はされな
い。そのため、真性ベース部３２中のホウ素やゲルマニ
ウムが拡散してベース幅が広がり、ヘテロ接合とＰ−Ｎ
接合との位置がずれるということは起きない。また真性
ベース部３２は、熱平衡理論より決まる臨界膜厚を超え
る厚さで形成されているが、外部ベース部３１のアニー
リングの際に塑性変形を起こすような温度には加熱され
ないので、塑性変形による転位を発生することはない。
そのため、電流リークの原因が解消される。さらに塑性
変形が起きないので、ＳｉＧｅ中のＧｅの組成比率を高
くして真性ベース部３２のバンドギャップを小さくする
ことが可能になる。したがって、ヘテロ接合によりベー
スの濃度を高くして真性ベース部３２のベース抵抗を低
減することができる。真性ベース部３２の結晶性を維持
したまま外部ベース部３１を高温熱処理により選択的に
加熱し、不純物を活性化できる。そのため、総合的なベ
ース抵抗Ｒｂを低減することが可能になる。

【００３３】次に上記第１実施形態の製造方法を、Ｓｉ
Ｇｅ Narrow Base ＨＢＴの製造方法に適用した一例を
第２実施形態として、図５および図６の製造工程図によ
って説明する。

【００３４】図５の（１）に示すように、熱酸化法によ
って、第１導電型（以下第１導電型をＰ型とする）の
（１００）シリコン基板（以下シリコン基板という）４
１上に酸化シリコン膜（図示省略）を例えば３３０ｎｍ
の厚さに形成する。そしてリソグラフィー技術によって
第２導電型（以下第２導電型をＮ型とする）のＮ⁺型コ
レクタ層を形成する領域上に開口部を設けたレジスト膜
（図示省略）を形成した後、このレジスト膜をエッチン
グマスクに用いて、上記酸化シリコン膜をドライエッチ
ングして開口部（図示省略）を形成する。その後上記レ
ジスト膜を除去する。そして上記酸化シリコン膜をマス
クに用いて、酸化アンチモン（Ｓｂ₂Ｏ₃）を拡散源と
した固相拡散によって、シリコン基板４１の上層にＮ⁺
型コレクタ層４２を形成する。この固相拡散では、拡散
雰囲気の温度を１２００℃に設定し、拡散時間を１時間
に設定した。

【００３５】続いて上記酸化シリコン膜を除去した後、
既存のエピタキシャル技術によって、上記シリコン基板
４１上にＮ型エピタキシャル層４３を形成する。このＮ
型エピタキシャル層４３は、例えば抵抗率が０．１Ωｃ
ｍ〜１Ωｃｍ程度で厚さが０．５μｍ〜１．５μｍ程度
に形成される。このようにして基板（半導体基板）１１
を構成する。

【００３６】次いで、熱酸化によって基板１１の全面に
酸化シリコン膜（図示省略）を例えば５０ｎｍの厚さに
形成した後、化学的気相成長（以下ＣＶＤという）法に
よって窒化シリコン膜（図示省略）を例えば１００ｎｍ
程度の厚さに形成する。その後、リソグラフィー技術に
よって、アクティブ領域上に開口部を設けたレジスト膜
（図示省略）を形成する。続いて、このレジスト膜をを
エッチングマスクに用いて、上記窒化シリコン膜、酸化
シリコン膜、Ｎ型エピタキシャル層４３を順にドライエ
ッチングによって除去する。このとき、Ｎ型エピタキシ
ャル層４３のエッチング量は、後に形成される素子分離
酸化膜の厚さのおよそ半分とする。そして上記レジスト
膜を除去した後、上記窒化シリコン膜を酸化マスクに用
いたパイロジェニック酸化によって、基板１１におよそ
８００ｎｍの厚さの素子分離酸化膜４４を形成する。

【００３７】次いでリソグラフィー技術によって、後に
形成するＮ⁺型シンカー領域上に開口部を設けたレジス
ト膜（図示省略）を形成する。続いて、このレジスト膜
をイオン注入マスクに用いて、上記Ｎ^-型エピタキシャ
ル層４３に上記Ｎ⁺型コレクタ層４２に接続するＮ⁺型
シンカー領域４５を形成する。このＮ⁺型シンカー領域
４５は素子分離酸化膜４４によって他の領域と分離され
ている。このときのイオン注入条件としては、例えば、
注入イオンにリンイオンを用い、注入エネルギーを７０
ｋｅＶ、ドーズ量を５×１０¹⁵個／ｃｍ²に設定した。
その後上記レジスト膜を除去する。そして、１０００℃
で３０分間の熱処理による拡散によってＮ⁺型シンカー
領域４５を形成した。

【００３８】その後、素子分離酸化膜４４のバーズヘッ
ドを既存の技術によって除去し、基板１１上を平坦化す
る。

【００３９】次いでリソグラフィー技術によって、素子
分離拡散層を形成する領域上に開口部を設けたレジスト
膜（図示省略）を形成する。続いてこの開口部を通して
ホウ素をイオン注入する。このときのイオン注入条件と
しては、一例として、注入エネルギーを２００ｋｅＶ〜
５００ｋｅＶ、ドーズ量を１×１０¹⁴個／ｃｍ²〜１×
１０¹⁵個／ｃｍ²に設定した。その後の活性化処理によ
ってＰ⁺型素子分離拡散層４６を形成する。

【００４０】次に図５の（２）に示すように、基板１１
の表面をフッ酸によって洗浄し、全面に水素パッシベー
ションを施した後、超高真空化学的気相成長（ＵＨＶ−
ＣＶＤ）法、分子線エピタキシー（ＭＢＥ）または減圧
化学的気相成長（ＬＰ−ＣＶＤ）法のような成膜技術を
用いて、ベース層となる第１導電型半導体層としてＳｉ
ＧｅからなるＰ⁺型半導体層５１と、低濃度のエミッタ
部となる第２導電型半導体層としてＮ^-型半導体層５２
とを形成して、第１の層１２を構成する。

【００４１】例えばＬＰ−ＣＶＤ法の場合には、必要に
応じて１０００℃、１０分間の水素プリベーキングを通
常の方法によって行った後、ジクロロシラン（ＳｉＨ₂
Ｃｌ ₂）＋モノゲルマン（ＧｅＨ₄）＋ジボラン（Ｂ₂
Ｈ₆）系の原料ガスを用い、７００℃、８．０ｋＰａの
雰囲気中において、ＳｉＧｅからなるＰ⁺型半導体層５
１を、例えば２０ｎｍ〜８０ｎｍの厚さに形成する。こ
のＰ⁺型半導体層５１中のホウ素の濃度は５×１０¹⁸個
／ｃｍ³〜５×１０¹⁹個／ｃｍ³、ＳｉＧｅの混晶比は
Ｇｅが５atomic％〜２０atomic％程度の範囲とした。な
お、ベースにドリフト電界を形成するためにＧｅ濃度プ
ロファイルに勾配を持たせてもよい。

【００４２】続いて、モノシラン（ＳｉＨ₄）＋ホスフ
ィン（ＰＨ₃）系の原料ガスを用い、成膜雰囲気を７５
０℃、８．０ｋＰａに設定したＬＰ−ＣＶＤ法によっ
て、Ｎ ^-型半導体層５２を、例えば１００ｎｍ〜２００
ｎｍの厚さのＮ^-型シリコンで形成する。このＮ^-型半
導体層５２中のリン濃度は１×１０¹⁸個／ｃｍ³〜１×
１０¹⁹個／ｃｍ³程度とする。上記Ｐ⁺型半導体層５１
およびＮ^-型半導体層５２は、単結晶シリコン上、すな
わちＮ型エピタキシャル層４３上では単結晶状態に形成
され、素子分離酸化膜４４上では多結晶状態に形成され
る。

【００４３】次いで図５の（３）に示すように、リソグ
ラフィー技術によって、アクティブ領域上のエミッタ形
成部を覆うレジストパターン６１を形成する。このレジ
ストパターン６１をマスクに用いたイオン注入法によっ
て、上記第１の層１２に外部ベース部（ベース引き出し
電極ともなる）を形成するためのホウ素をイオン注入し
て、Ｎ^-型半導体層５２（５２Ａ）の上記イオン注入し
た部分をＰ⁺型にする。それによって、Ｐ⁺型にしたＮ
^-型半導体層５２とその下部のＰ⁺型半導体層５１（５
１Ａ）とによって外部ベース部が形成されることにな
る。上記ホウ素のイオン注入条件は、例えば、打ち込み
エネルギーを２０ｋｅＶ〜５０ｋｅＶ、ドーズ量を５×
１０¹⁴個／ｃｍ²〜５×１０¹⁵個／ｃｍ²程度に設定す
ることが望ましい。

【００４４】その後、上記レジストパターン６１を除去
する。次いで図５の（４）に示すように、リソグラフィ
ー技術によって、上記ホウ素をイオン注入した外部ベー
ス部を形成する領域、この外部ベース部を形成する領域
に接続する上記Ｐ⁺型半導体層５１からなる真性ベース
部３２、およびこの真性ベース部３２上の上記Ｎ^-型半
導体層５１からなる低濃度のエミッタ部３５を構成する
ことになる第１の層１２上にレジストパターン（図示省
略）を形成する。このレジストパターンをマスクに用い
たエッチングによって、第１の層１２をパターニングし
て第１の層パターン５３を形成する。上記エッチングで
は、エッチングガスにトリクロロトリフルオロエタン
（Ｃ₂Ｃｌ₃Ｆ₃）／サルファーヘキサフルオライド
（ＳＦ₆）ガス系を用いた。

【００４５】その後上記レジストパターンを除去する。
そしてＣＶＤ法によって、全面にＳｉＯ₂のような絶縁
性材料からなる第２の層１３を形成する。この第２の層
１３の厚さは、後に照射するエキシマレーザ光の波長に
対する第２の層１３を被着した部分の反射率が極小（好
ましくは最小）となるように設定する。言い換えればレ
ーザ光の吸収が極大（好ましくは最大）となるように設
定する。第２の層１３が酸化シリコン（ＳｉＯ₂）の場
合には、前記図２で説明したように、３０８ｎｍの波長
のレーザ光に対しては、厚さが１８０ｎｍのときに反射
率が極小となる。そこで、第２の層１３の膜厚は１８０
ｎｍとした。

【００４６】次いで図６の（１）に示すように、リソグ
ラフィー技術によってＮ⁺型エミッタ形成部上に開口部
を設けたレジスト膜（図示省略）を形成する。このレジ
スト膜をマスクに用いて上記第２の層１３をエッチング
し、Ｎ⁺型エミッタ形成部上の第２の層１３に開口部１
４を形成して、この開口部１４の底部にＮ^-型半導体層
５２を露出させる。上記開口部１４は、先のホウ素イオ
ン注入の際に形成したレジストパターン（６１）の内側
に、必要な距離ａだけ離して形成する。なお、距離ａが
近すぎるとエミッタ／ベース間の耐圧が低下することに
なる。

【００４７】その後、上記レジスト膜を除去する。続い
て、エネルギー線Ｌ（エキシマレーザ光）のシングルパ
ルス照射によるアニーリングを行う。このエキシマレー
ザ光には前記第１実施形態で説明したのと同様のＸｅＣ
ｌエキシマレーザ光を用い、パルス幅＝２０ｎｓに設定
する。このとき、第２の層１３はＮ⁺型エミッタ形成部
を除いた第１の層パターン５３上に１８０ｎｍの厚さの
ＳｉＯ₂により形成されているため、第２の層１３が被
着されている第１の層パターン５３の部分では照射され
たレーザ光の約３３％が反射され約６７％が吸収され
る。その結果、第２の層１３が被着されている第１の層
パターン５３の部分、すなわちホウ素がイオン注入され
ている部分が加熱されて、先のイオン注入により導入し
たホウ素が活性化され、外部ベース部３１が形成され
る。

【００４８】一方、開口部１４の底部に露出している第
１の層１２の部分では、エキシマレーザ光の反射率が約
６４％と大きい。そのため、第１の層パターン５３にお
ける真性ベース部３２となる部分の温度上昇は抑えられ
る。

【００４９】このようにして、第２の層１３が被着して
いる第１の層パターン５３の部分に外部ベース部３１が
形成される。また、上記開口部１４の底部における第１
の層パターン５３のＰ⁺型半導体層５１の部分は上記外
部ベース部３１に接続する真性ベース部３２となり、真
性ベース部３２の上部におけるＮ^-型半導体層５２は低
濃度のエミッタ部３５となる。

【００５０】また、上記アニーリングでは、第１の層１
２中のホウ素がＮ型エピタキシャル層２３の上層にも拡
散し、Ｐ⁺型拡散層領域３４が形成される。

【００５１】次に図６の（２）に示すように、ＣＶＤ法
によって、いわゆるＩｎ−ｓｉｔｕでリン（Ｐ）を１×
１０²¹個／ｃｍ³〜５×１０²¹個／ｃｍ³程度含有した
ドープトポリシリコン膜を形成する。次いでリソグラフ
ィー技術によってエミッタ電極部が形成される領域上に
レジストパターン（図示省略）を形成する。このレジス
トパターンをエッチングマスクにし、上記ドープトポリ
シリコン膜をエッチングしてエミッタ電極部７１を形成
する。その後上記レジストパターンを除去した後、８０
０℃〜９５０℃の範囲、かつ５秒〜３０秒の範囲でアニ
ーリングを行う。例えば８８０℃、１０秒間のＲＴＡ
（Rapid Thermal Annealing ）を行い、エミッタ電極部
７１からの不純物拡散によって、上記低濃度のエミッタ
部３５の表層にＮ⁺型エミッタ層３３を形成する。

【００５２】図６の（３）に示すように、通常のリソグ
ラフィー技術とエッチングとによって、上記第２の層１
３に外部ベース部３１に通じる開口部７２とＮ⁺型シン
カー領域４５に通じる開口部７３とを形成する。その
後、このエッチングにマスクとして用いたレジストマス
クを除去する。その後、チタン（Ｔｉ）／酸窒化チタン
（ＴｉＯＮ）／アルミニウム−シリコン（Ａｌ−Ｓｉ）
等の金属配線層を形成した後、通常のリソグラフィー技
術とエッチングとによって上記金属配線層をパターニン
グして、上記開口部７２を通して外部ベース部３１に接
続するベース金属電極７４、エミッタ電極部７１に接続
するエミッタ金属電極７５、および上記開口部７４を通
してＮ⁺型シンカー領域４５に接続するコレクタ金属電
極７６を形成する。

【００５３】上記第２実施形態の製造方法では、第２の
層１３を被着した外部ベース部３１の部分にエキシマレ
ーザ光がより多く吸収されて加熱されることから、その
部分の不純物は活性化される。一方、第２の層１３が被
着されていない第１の層パターン５３の部分、すなわち
真性ベース部３２および低濃度のエミッタ部３５には、
エキシマレーザ光が照射されるものの、結晶性および不
純物の拡散に影響を与える程にはエキシマレーザ光が吸
収されない。そのため、上記アニーリング時における真
性ベース部３２の温度上昇は抑制されるので、その領域
のＳｉＧｅの結晶性は損なわれることはない。またホウ
素やゲルマニウムが拡散してベース幅が広げることもな
いのでヘテロ接合とＰ−Ｎ接合との位置はずれない。よ
って、寄生伝導障壁によるエミッタ接地電流増幅率ｈ_FE
およびアーリー電圧ＶＡの低下を防ぐことが可能にな
る。また、外部ベース部の低抵抗化によりベース抵抗の
低減が可能となる。なぜなら、第２の層１３の被着の有
無による第１の層１２の部分におけるエキシマレーザ光
の反射率の差（言い換えれば吸収率の差）を利用するこ
とにより、真性ベース部３２の不純物プロファイルを維
持した状態で、選択的に外部ベース部３１のみを加熱
し、不純物を活性化するからである。

【００５４】また、ＳｉＧｅからなる真性ベース部３２
は、熱平衡理論より決まる臨界膜厚を超える厚さで形成
されているが、外部ベース部３１のアニーリングの際に
塑性変形を起こすような温度には加熱されないので、塑
性変形による転位を発生することはない。そのため、電
流リークを発生することもない。また塑性変形が起きな
いので、ＳｉＧｅ中のＧｅの組成比率を高くして真性ベ
ース部３２のバンドギャップを小さくすることが可能に
なる。

【００５５】上記説明したように、ヘテロ接合によりベ
ースの濃度を高くして真性ベース部３２のベース抵抗を
低減することができる。真性ベース部３２の結晶性を維
持したまま外部ベース部３１を高温熱処理により選択的
に加熱して、不純物の活性化が図れる。そのため、総合
的なベース抵抗Ｒｂを低減することが可能になり、最大
発振周波数ｆmax が向上される。したがって、ヘテロ接
合とＰ−Ｎ接合が一致している高濃度でかつ薄いベース
層になり、かつベース抵抗が小さいヘテロバイポーラト
ランジスタが実現される。

【００５６】次に上記第２実施形態の変形例を、図７に
よって説明する。この変形例では、Ｎ⁺エミッタ領域の
形成にプラズマドーピングを用いるものである。

【００５７】まず前記第２実施形態の図５および図６の
（１）によって説明したのと同様の工程を行う。

【００５８】その後、図７の（１）に示すように、第２
の層１３をマスクにしたプラズマドーピング技術によっ
て、開口部１４より第１の層パターン５３の低濃度のエ
ミッタ部３５の表面に対してＶ族の元素〔例えばリン
（Ｐ）、ヒ素（Ａｓ）またはアンチモン（Ｓｂ）〕の高
濃度ドーピングを行いＮ⁺型エミッタ層３３を形成す
る。このＮ⁺型エミッタ層３３の不純物濃度は、例え
ば、５×１０¹⁹個／ｃｍ³〜５×１０²¹個／ｃｍ³、望
ましくは１×１０²⁰個／ｃｍ³〜２×１０²¹個／ｃｍ ³
程度とし、また厚さは５０ｎｍ〜１５０ｎｍ程度とす
る。ただし、低濃度のエミッタ部３５を突き抜けること
がないような厚さにする。例えば、ドーピングガスのホ
スフィン（ＰＨ₃）をヘリウム（Ｈｅ）で希釈してチャ
ンバ内に導入し、チャンバ内雰囲気を５Ｐａとしてグロ
ー放電によりプラズマを発生させる。そしてリンイオン
を、陰極である基板１１との間のイオンシースにより加
速して、低濃度のエミッタ部３５の表面にドーピング
し、１×１０ ²¹個／ｃｍ³のリン濃度を有し、８０ｎｍ
の深さのＮ⁺型エミッタ層３３を形成する。

【００５９】次いで図７の（２）に示すように、通常の
リソグラフィー技術とエッチングとによって、上記第２
の層１３に外部ベース部３１に通じる開口部７２とＮ⁺
型シンカー領域２５に通じる開口部７３とを形成する。
その後、エッチングマスクに用いたレジストマスクを除
去する。その後、チタン（Ｔｉ）／酸窒化チタン（Ｔｉ
ＯＮ）／アルミニウム−シリコン（Ａｌ−Ｓｉ）等の金
属配線層を形成した後、通常のリソグラフィー技術とエ
ッチングとによって上記金属配線層をパターニングし
て、上記開口部７２を通して外部ベース部３１に接続す
るベース金属電極７４、上記開口部１４を通してＮ ⁺型
エミッタ層３３に接続するエミッタ金属電極７５、およ
び上記開口部７３を通してＮ⁺型シンカー領域４５に接
続するコレクタ金属電極７６を形成する。

【００６０】上記図７によって説明した変形例では、プ
ラズマドーピングは２００℃〜６００℃という低温で高
濃度のドーピングを行うことができるため、前記図５〜
図６によって説明した第２実施形態と比較して低温でＮ
⁺型エミッタ層３３の形成が可能となる。そのため、Ｓ
ｉＧｅからなるＰ⁺型半導体層５１（真性ベース部３
２）中のホウ素やゲルマニウムの拡散をさらに少なくす
ることができる。また、第２実施形態で説明したエミッ
タ電極部７１と低濃度のエミッタ層３５との界面に形成
される自然酸化膜によるエミッタ抵抗の上昇がない。

【００６１】次に第３実施形態を図８および図９の製造
工程図によって説明する。この第３実施形態では、ベー
ス引き出し電極部が形成される外部ベース部のドーピン
グをホウ素シリケートガラス（ＢＳＧ）からの拡散で形
成するものである。

【００６２】前記第２実施形態の図５の（１）および図
５の（２）によって説明したのと同様の工程を行う。

【００６３】その後、図８の（１）に示すように、リソ
グラフィー技術によって、外部ベース部を形成する予定
の上記Ｐ⁺型半導体層５１とＮ^-型半導体層５２、この
外部ベース部を形成する予定の領域に接続する上記Ｐ⁺
型半導体層５１からなる真性ベース部、およびこの真性
ベース部上に接合する上記Ｎ^-型半導体層５１からなる
低濃度のエミッタ部を構成することになる第１の層１２
上にレジストパターン（図示省略）を形成する。このレ
ジストパターンをマスクに用いたエッチングによって、
第１の層１２をパターニングして第１の層パターン５３
を形成する。上記エッチングでは、エッチングガスにト
リクロロトリフルオロエタン（Ｃ₂Ｃｌ₃Ｆ₃）／サル
ファーヘキサフルオライド（ＳＦ₆）ガス系を用いた。

【００６４】その後、上記レジストパターンを除去す
る。そして図８の（２）に示すように、第１導電型不純
物であるホウ素を５wt％〜１５wt％程度含有したホウ素
シリケートガラス（ＢＳＧ）からなる第２の層１３を上
記第１の層パターン５３に被着する状態に形成する。こ
の第２の層１３の厚さは、後に照射するエキシマレーザ
光の波長に対する第２の層１３を被着した部分の反射率
が極小（好ましくは最小）となるように設定する。言い
換えればレーザ光の吸収が極大（好ましくは最大）とな
るように設定する。

【００６５】次いで、リソグラフィー技術によってエミ
ッタ部の形成予定領域上およびＮ⁺型シンカー領域４５
上に開口部を設けたレジスト膜（図示省略）を形成す
る。このレジスト膜を用いて上記第２の層１３をエッチ
ングし、エミッタ部の形成予定領域上における第２の層
１３に開口部１４を形成し、この開口部１４の底部に第
１の層パターン５３のＮ^-型半導体層５２を露出させ
る。この開口部１４は第１の層パターン５３の多結晶領
域と単結晶領域との境界から離し、結晶性のよい単結晶
領域上に形成する。それとともに、Ｎ⁺型シンカー領域
４５上の第２の層１３に開口部７３を形成する。

【００６６】その後、上記レジスト膜を除去する。続い
て図８の（３）に示すように、エネルギー線Ｌ（エキシ
マレーザ光）のシングルパルス照射によるアニーリング
を行う。このエキシマレーザ光には前記第１実施形態で
説明したのと同様のＸｅＣｌエキシマレーザ光を用い、
パルス幅＝２０ｎｓに設定する。そして上記第２の層１
３の膜厚は、その第２の層１３が被着されている部分に
おけるエキシマレーザ光の反射率が極小となるように、
言い換えればエキシマレーザ光の吸収率が極大となるよ
うに設定されているため、第２の層１３が被着された第
１の層パターン５３の部分はエキシマレーザ光が効率よ
く吸収される。その結果、第２の層１３が被着された第
１の層パターン５３の部分は選択的に加熱される。それ
によって第２の層１３中のホウ素が第１の層パターン５
３のＮ^-型半導体層５２およびＰ⁺型半導体層５１に拡
散してＰ⁺型の外部ベース部３１を形成し、ベース抵抗
を低減する。その結果、上記外部ベース部３１に接続す
るＰ⁺型半導体層５１が真性ベース部３２になり、この
真性ベース部３５上のＮ^-型半導体層５２が低濃度のエ
ミッタ部３５になる。

【００６７】一方、第２の層１３が被着されていない部
分、すなわち、開口部１４の底部に露出している第１の
層１２はエキシマレーザ光の約６４％を反射する。その
ため、低濃度のエミッタ部３５および真性ベース部３２
の温度上昇は抑えられて、不純物が拡散するような温度
および結晶性が乱れるような温度にはならない。

【００６８】その後、ＣＶＤ法により全面に酸化シリコ
ン膜を形成した後、反応性イオンエッチングによって形
成した酸化シリコン膜をエッチングする既存のサイドウ
ォールの形成技術を用いて、上記開口部１４，７３の各
側壁に酸化シリコンからなるサイドウォール１５，１６
を形成する。

【００６９】その後、図９の（１）に示すように、前記
図７の（１）によって説明したのと同様にプラズマドー
ピング技術を用いて、低濃度のエミッタ部３５の表層に
Ｎ⁺型エミッタ層３３を形成する。同時にＮ⁺型シンカ
ー領域４５の表層にもＮ⁺型エミッタ層３３を形成する
のと同種の不純物がドーピングされる。なお、Ｎ⁺型エ
ミッタ層３３は、前記第２実施形態で説明したように、
エミッタ電極部を形成した後、このエミッタ電極部から
の拡散によって形成することも可能である。

【００７０】図９の（２）に示すように、通常のリソグ
ラフィー技術とエッチングとによって、上記第２の層１
３に外部ベース部３１に通じる開口部７２を形成する。
その後、エッチングマスクに用いたレジストマスクを除
去する。その後、チタン（Ｔｉ）／酸窒化チタン（Ｔｉ
ＯＮ）／アルミニウム−シリコン（Ａｌ−Ｓｉ）等の金
属配線層を形成した後、通常のリソグラフィー技術とエ
ッチングとによって上記金属配線層をパターニングし
て、上記開口部７２を通して外部ベース部３１に接続す
るベース金属電極７４、サイドウォール１５を形成した
開口部１４を通してＮ⁺型エミッタ層３３に接続するエ
ミッタ金属電極７５、およびサイドウォール１６を形成
した開口部７３を通してＮ⁺型シンカー領域４５に接続
するコレクタ金属電極７６を形成する。

【００７１】上記第３実施形態の製造方法では、第２の
層１３を被着した第１の層パターン１２の外部ベース部
を形成する領域にエキシマレーザ光をより多く吸収させ
て加熱し、その加熱した第２の層１３中の不純物を第１
の層パターン５３中に拡散して活性化された外部ベース
部３１を形成している。

【００７２】一方、前記第２実施形態と同様に、第１の
層パターン５３の真性ベース部となる領域の温度上昇は
抑制されるので、その領域のＳｉＧｅの結晶性は損なわ
れることはない。またホウ素やゲルマニウムが拡散して
ベース幅が広がることもないのでヘテロ接合とＰ−Ｎ接
合との位置はずれない。よって、寄生伝導障壁によるエ
ミッタ接地電流増幅率ｈ_FEおよびアーリー電圧ＶＡの低
下を防ぐことが可能になる。また、外部ベース部の低抵
抗化によりベース抵抗の低減が可能となる。なぜなら、
第２の層１３の被着の有無による第１の層１２の部分に
おけるエキシマレーザ光の反射率の差（言い換えれば吸
収率の差）を利用することにより、真性ベース部３２の
不純物プロファイルを維持した状態で、選択的に加熱し
て拡散することによって外部ベース部３１を形成し、不
純物を活性化するからである。

【００７３】また、第２実施形態で説明したのと同様
に、アニーリングの際に熱平衡理論より決まる臨界膜厚
を超える厚さで形成されている真性ベース部３２は、塑
性変形を起こして転位を発生することがないので、電流
リークを発生することもない。そしてＳｉＧｅ中のＧｅ
の組成比を高くして真性ベース部３２のバンドギャップ
を小さくすることが可能になる。

【００７４】上記説明したように、ヘテロ接合によりベ
ースの濃度を高くして真性ベース部３２のベース抵抗を
低減することができる。真性ベース部３２の結晶性を維
持したまま外部ベース部３１を高温熱処理により選択的
に加熱し、不純物を活性化できる。そのため、総合的な
ベース抵抗Ｒｂを低減することが可能になり、最大発振
周波数ｆmax が向上される。したがって、ヘテロ接合と
Ｐ−Ｎ接合が一致している高濃度でかつ薄いベース層に
なり、かつベース抵抗が小さいヘテロバイポーラトラン
ジスタが実現される。

【００７５】また、上記第３実施形態の製造方法では、
酸化シリコンからなるサイドウォール１５によりＢＳＧ
からなる第２の層１３からの拡散で形成したＰ⁺型領域
の外部ベース部３１とＮ⁺型領域ののＮ⁺型エミッタ層
３３との距離がサイドウォール１５により自己整合的に
決まる。そのため、マスク合わせずれが含まれる第２実
施形態と比較してセルサイズの縮小が可能となる。その
結果、ベース・エミッタ間の寄生容量の低減およびベー
ス・エミッタ間の耐圧の確保ができる。また、前記第２
実施形態ではイオン注入によって外部ベース部３１を形
成していたが、この第３実施形態では、第２の層１３か
らの不純物拡散によって外部ベース部３１を形成してい
るので、イオン注入のためのマスク形成工程およびイオ
ン注入工程が不要となるので、工程が削減される。

【００７６】

【発明の効果】以上、説明したように本発明によれば、
第２の層を第１の層のアニーリングを行う領域上に被着
し、エネルギー線の照射により第２の層が被着している
第１の層の部分を選択的に加熱するので、第２の層が被
着されていない第１の層の部分をほとんど加熱すること
なく第２の層が被着されている第１の層の部分を加熱す
ることができる。よって、第２の層が被着された第１の
層の部分を選択的にアニーリングすることができる。し
かも第２の層はエネルギー線を照射した際の第２の層を
被着した部分の反射率が極小となる膜厚に形成されるの
で、第２の層がエネルギー線をほとんど透過する材料か
らなるものであれば、照射したエネルギー線は反射され
た分を除くほとんどが第１の層に効率よく吸収されるこ
とになる。例えば、上記製造方法をＳｉＧｅ Narrow Ba
se ＨＢＴの製造方法に適用した場合には、第１の層に
形成される真性ベース部とそれに接続する外部ベース部
とのうち、選択的に外部ベース部のみをアニーリングし
て不純物の活性化を行うことができ、その際真性ベース
部では不純物を再分布させることなく結晶性を維持する
ことができる。そのため、ヘテロ接合とＰ−Ｎ接合が一
致している高濃度で薄いベース幅を有するとともにベー
ス抵抗が小さいヘテロバイポーラトランジスタを実現す
ることができる。

【図面の簡単な説明】

【図１】本発明の半導体装置の製造方法に係わる第１実
施形態の製造工程図である。

【図２】３０８ｎｍの波長のエキシマレーザ光を照射し
たときにおける反射率と酸化シリコン膜の膜厚との関係
図である。

【図３】第１実施形態の製造方法をヘテロ接合バイポー
ラトランジスタの外部ベース部の形成に適用した一例の
製造工程図である。

【図４】第１実施形態の製造方法をヘテロ接合バイポー
ラトランジスタの外部ベース部の形成に適用した別例の
製造工程図である。

【図５】第１実施形態の製造方法をＳｉＧｅ Narrow Ba
se ＨＢＴの製造方法に適用した第２実施形態の製造工
程図（その１）である。

【図６】第１実施形態の製造方法をＳｉＧｅ Narrow Ba
se ＨＢＴの製造方法に適用した第２実施形態の製造工
程図（その２）である。

【図７】第２実施形態の製造方法における変形例の説明
図である。

【図８】第１実施形態の製造方法をＳｉＧｅ Narrow Ba
se ＨＢＴの製造方法に適用した第３実施形態の製造工
程図（その１）である。

【図９】第１実施形態の製造方法をＳｉＧｅ Narrow Ba
se ＨＢＴの製造方法に適用した第３実施形態の製造工
程図（その２）である。

【図１０】従来のＳｉＧｅ Narrow Base ＨＢＴの要部
説明図である。

【符号の説明】

１１基板１２第１の層１３第２の層
Ｌエネルギー線

Claims

【特許請求の範囲】

【請求項１】基板上に形成された第１の層を部分的に
アニーリングする工程を含む半導体装置の製造方法であ
って、前記アニーリングは、前記第１の層のアニーリング領域上に第２の層を被着す
る工程と、エネルギー線を照射することで前記第２の層が被着され
ている前記第１の層の部分を選択的に加熱する工程とを
備えたことを特徴とする半導体装置の製造方法。
【請求項２】請求項１記載の半導体装置の製造方法に
おいて、前記第２の層は、前記エネルギー線を照射した際に該第
２の層が被着されている部分の反射率が極小となる膜厚
に形成されることを特徴とする半導体装置の製造方法。
【請求項３】請求項１記載の半導体装置の製造方法に
おいて、前記第２の層を形成する前に、前記第１の層の真性ベー
ス部となる領域上にマスクを形成し、該マスクを用いて
該第１の層に外部ベース部を形成するための不純物を導
入する工程を行い、その後前記第１の層のアニーリング領域となる前記不純
物を導入した領域上に前記第２の層を被着してから、前記エネルギー線を照射することで前記第２の層が被着
されている第１の層の部分に該エネルギー線を吸収させ
て選択的に加熱する工程により、該第１の層に導入した
不純物を活性化して外部ベース部を形成することを特徴
とする半導体装置の製造方法。
【請求項４】請求項１記載の半導体装置の製造方法に
おいて、前記第１の層のアニーリング領域は、前記第１の層の真
性ベース部となる領域に接続する該第１の層に形成され
る外部ベース部となる領域であって、前記第２の層は、外部ベース部を形成するための不純物
を含む絶縁膜からなり、前記第１の層のアニーリング領域上に前記第２の層を被
着する工程を行った後、前記エネルギー線を照射することで前記第２の層が被着
されている第１の層の部分に該エネルギー線を吸収させ
て選択的に加熱する工程で、該加熱した部分上における
第２の層中の不純物を第１の層中に導入して外部ベース
部を形成することを特徴とする半導体装置の製造方法。
【請求項５】請求項３記載の半導体装置の製造方法に
おいて、前記真性ベース部が形成される第１の層はエピタキシャ
ル技術を用いて形成することを特徴とする半導体装置の
製造方法。
【請求項６】請求項４記載の半導体装置の製造方法に
おいて、前記真性ベース部が形成される第１の層はエピタキシャ
ル技術を用いて形成することを特徴とする半導体装置の
製造方法。
【請求項７】請求項１記載の半導体装置の製造方法に
おいて、前記第１の層をエピタキシャル技術を用いて半導体基板
上に第１導電型半導体層と第２導電型半導体層とを順に
積層して形成し、前記第２の層を形成する前に、前記第２導電型半導体層
のエミッタ部となる領域上にマスクを形成し、該マスク
を用いて前記第１の層の第１導電型半導体層と第２導電
型半導体層とに外部ベース部を形成するための第１導電
型不純物を導入する工程と、前記第１の層を用いて、前記第１導電型不純物を導入し
た外部ベース部を形成する領域、該外部ベース部を形成
する領域に接続する前記第１導電型半導体層からなる真
性ベース部、および該真性ベース部上の前記第２導電型
半導体層からなるエミッタ部を構成する第１の層パター
ンを形成する工程を行い、その後、前記第１の層パターンに絶縁性を有する材料か
らなる前記第２の層を被着した後、前記第１の層のアニ
ーリング領域となる前記外部ベース部を形成する領域上
に被着した第２の層を残して前記エミッタ部となる領域
上の該第２の層に開口部を形成する工程と、エネルギー線を照射することで前記第２の層が被着され
ている前記外部ベース部を形成する領域にエネルギー線
を吸収させて選択的に加熱することにより、前記第１導
電型不純物を活性化して外部ベース部を形成する工程と
を行い、その後、前記開口部における前記第２導電型半導体層の
表層に高濃度のエミッタ層を形成することを特徴とする
半導体装置の製造方法。
【請求項８】請求項１記載の半導体装置の製造方法に
おいて、前記第１の層をエピタキシャル技術を用いて半導体基板
上に第１導電型半導体層と第２導電型半導体層とを積層
して形成し、前記第２の層を形成する前に、前記第１の層を用いて第
１の層パターンを形成する工程を行い、その後、前記第１の層パターンに第１導電型不純物を含
む絶縁性材料からなる前記第２の層を被着した後、該第
１の層パターンの第２導電型半導体層におけるエミッタ
部となる領域上の該第２の層に開口部を形成すること
で、第１の層パターンのアニーリング領域上に第２の層
を被着した状態に残す工程と、エネルギー線を照射することで前記第２の層が被着され
ている部分の前記第１の層パターンを選択的に加熱する
ことにより、該第２の層からその直下の前記第２導電型
半導体層と前記第１導電型半導体層とに該第２の層中の
第１導電型不純物を拡散して外部ベース部を形成すると
ともに、前記開口部直下の前記第１導電型半導体層を前
記外部ベース部に接続する真性ベース部とし、該真性ベ
ース部上に接合する前記第２導電型半導体層をエミッタ
部とする工程と、前記開口部の側壁に絶縁性のサイドウォールを形成する
工程とを行い、前記サイドウォールを形成した前記開口部の底部に露出
している前記第２導電型半導体層の表層に高濃度のエミ
ッタ層を形成することを特徴とする半導体装置の製造方
法。
【請求項９】請求項７記載の半導体装置の製造方法に
おいて、前記エネルギー線にはレーザ光を用い、前記第２の層の膜厚は、前記レーザ光を照射した際に該
第２の層が被着されている部分の反射率が極小となるよ
うに設定することを特徴とする半導体装置の製造方法。
【請求項１０】請求項８記載の半導体装置の製造方法
において、前記エネルギー線にはレーザ光を用い、前記第２の層の膜厚は、前記レーザ光を照射した際に該
第２の層が被着されている部分の反射率が極小となるよ
うに設定することを特徴とする半導体装置の製造方法。
【請求項１１】請求項７記載の半導体装置の製造方法
において、前記高濃度のエミッタ層は前記第２の層をマスクとした
プラズマドーピングによって形成されることを特徴とす
る半導体装置の製造方法。
【請求項１２】請求項８記載の半導体装置の製造方法
において、前記高濃度のエミッタ層は前記第２の層およびサイドウ
ォールをマスクとしたプラズマドーピングによって形成
されることを特徴とする半導体装置の製造方法。
【請求項１３】請求項９記載の半導体装置の製造方法
において、前記高濃度のエミッタ層は前記第２の層をマスクとした
プラズマドーピングによって形成されることを特徴とす
る半導体装置の製造方法。
【請求項１４】請求項１０記載の半導体装置の製造方
法において、前記高濃度のエミッタ層は前記第２の層およびサイドウ
ォールをマスクとしたプラズマドーピングによって形成
されることを特徴とする半導体装置の製造方法。
【請求項１５】請求項７記載の半導体装置の製造方法
において、少なくとも前記真性ベース部はシリコンゲルマニウムか
らなることを特徴とする半導体装置の製造方法。
【請求項１６】請求項８記載の半導体装置の製造方法
において、少なくとも前記真性ベース部はシリコンゲルマニウムか
らなることを特徴とする半導体装置の製造方法。
【請求項１７】請求項９記載の半導体装置の製造方法
において、少なくとも前記真性ベース部はシリコンゲルマニウムか
らなることを特徴とする半導体装置の製造方法。
【請求項１８】請求項１０記載の半導体装置の製造方
法において、少なくとも前記真性ベース部はシリコンゲルマニウムか
らなることを特徴とする半導体装置の製造方法。
【請求項１９】請求項１１記載の半導体装置の製造方
法において、少なくとも前記真性ベース部はシリコンゲルマニウムか
らなることを特徴とする半導体装置の製造方法。
【請求項２０】請求項１２記載の半導体装置の製造方
法において、少なくとも前記真性ベース部はシリコンゲルマニウムか
らなることを特徴とする半導体装置の製造方法。
【請求項２１】請求項１３記載の半導体装置の製造方
法において、少なくとも前記真性ベース部はシリコンゲルマニウムか
らなることを特徴とする半導体装置の製造方法。
【請求項２２】請求項１４記載の半導体装置の製造方
法において、少なくとも前記真性ベース部はシリコンゲルマニウムか
らなることを特徴とする半導体装置の製造方法。