JP2003297844A - 半導体装置，及び，半導体装置の製造方法 - Google Patents
半導体装置，及び，半導体装置の製造方法Info
- Publication number
- JP2003297844A JP2003297844A JP2002092640A JP2002092640A JP2003297844A JP 2003297844 A JP2003297844 A JP 2003297844A JP 2002092640 A JP2002092640 A JP 2002092640A JP 2002092640 A JP2002092640 A JP 2002092640A JP 2003297844 A JP2003297844 A JP 2003297844A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- silicon
- boron
- concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 85
- 239000004065 semiconductor Substances 0.000 title claims abstract description 55
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 45
- 229910052796 boron Inorganic materials 0.000 claims abstract description 109
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 108
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 58
- 230000008569 process Effects 0.000 claims abstract description 37
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 30
- 239000010410 layer Substances 0.000 claims description 266
- 238000009792 diffusion process Methods 0.000 claims description 84
- 239000000758 substrate Substances 0.000 claims description 30
- 239000011574 phosphorus Substances 0.000 claims description 29
- 229910052698 phosphorus Inorganic materials 0.000 claims description 29
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 28
- 229910052710 silicon Inorganic materials 0.000 claims description 26
- 238000000137 annealing Methods 0.000 claims description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 22
- 239000010703 silicon Substances 0.000 claims description 22
- 239000013078 crystal Substances 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 16
- AXQKVSDUCKWEKE-UHFFFAOYSA-N [C].[Ge].[Si] Chemical compound [C].[Ge].[Si] AXQKVSDUCKWEKE-UHFFFAOYSA-N 0.000 claims description 15
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052799 carbon Inorganic materials 0.000 claims description 14
- 238000010438 heat treatment Methods 0.000 claims description 14
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 14
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 10
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 239000012535 impurity Substances 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 7
- 239000002344 surface layer Substances 0.000 claims description 7
- 230000004913 activation Effects 0.000 claims description 5
- 238000012545 processing Methods 0.000 claims description 4
- 229910021419 crystalline silicon Inorganic materials 0.000 claims 1
- 229910008310 Si—Ge Inorganic materials 0.000 abstract description 56
- 150000004767 nitrides Chemical class 0.000 abstract description 25
- 239000010408 film Substances 0.000 description 79
- 229910005742 Ge—C Inorganic materials 0.000 description 31
- 239000012298 atmosphere Substances 0.000 description 19
- 238000005204 segregation Methods 0.000 description 18
- 125000004429 atom Chemical group 0.000 description 17
- 239000007789 gas Substances 0.000 description 15
- 230000000694 effects Effects 0.000 description 13
- 238000004088 simulation Methods 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 10
- 239000001257 hydrogen Substances 0.000 description 10
- 229910052739 hydrogen Inorganic materials 0.000 description 10
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 9
- 239000000203 mixture Substances 0.000 description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- 230000002829 reductive effect Effects 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 239000007787 solid Substances 0.000 description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- 239000000969 carrier Substances 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000036961 partial effect Effects 0.000 description 4
- 230000002441 reversible effect Effects 0.000 description 4
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 3
- 230000003321 amplification Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 229910000041 hydrogen chloride Inorganic materials 0.000 description 3
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 125000005842 heteroatom Chemical group 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- ZOCHARZZJNPSEU-UHFFFAOYSA-N diboron Chemical compound B#B ZOCHARZZJNPSEU-UHFFFAOYSA-N 0.000 description 1
- OKZIUSOJQLYFSE-UHFFFAOYSA-N difluoroboron Chemical compound F[B]F OKZIUSOJQLYFSE-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 150000003017 phosphorus Chemical class 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000011165 process development Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000002922 simulated annealing Methods 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
Abstract
(57)【要約】
【課題】 Ｓｉ−Ｇｅヘテロバイポーラトランジスタ
のベース層を高濃度，薄膜化して性能を向上した半導体
装置，及び半導体装置の製造方法を提供する。 【解決手段】 表面がＮ型の単結晶Ｓｉ基板１０１上
に，活性領域となる箇所の上層部が開口された熱酸化膜
１０２とベース電極となるＰ型多結晶Ｓｉ１０３と開口
部サイドウォール１０５を含むＳｉ窒化膜１０４が順次
形成されており，単結晶Ｓｉ基板１０１上にＮ型Ｓｉ−
Ｇｅ層１０６を成長させる工程と，Ｎ型Ｓｉ−Ｇｅ層１
０６上に単結晶シリコン層を所望の厚みに成長させる工
程と，この単結晶シリコン層の表面もしくは単結晶シリ
コン層中から，所望の濃度でボロン拡散を行い，ベース
層を形成する工程と，を含むことを特徴とする半導体装
置の製造方法が提供される。
のベース層を高濃度，薄膜化して性能を向上した半導体
装置，及び半導体装置の製造方法を提供する。 【解決手段】 表面がＮ型の単結晶Ｓｉ基板１０１上
に，活性領域となる箇所の上層部が開口された熱酸化膜
１０２とベース電極となるＰ型多結晶Ｓｉ１０３と開口
部サイドウォール１０５を含むＳｉ窒化膜１０４が順次
形成されており，単結晶Ｓｉ基板１０１上にＮ型Ｓｉ−
Ｇｅ層１０６を成長させる工程と，Ｎ型Ｓｉ−Ｇｅ層１
０６上に単結晶シリコン層を所望の厚みに成長させる工
程と，この単結晶シリコン層の表面もしくは単結晶シリ
コン層中から，所望の濃度でボロン拡散を行い，ベース
層を形成する工程と，を含むことを特徴とする半導体装
置の製造方法が提供される。
Description
【０００１】
【発明の属する技術分野】本発明は，半導体装置，及び
半導体装置の製造方法に関するもので，主にシリコン，
ゲルマニウムを材料に用いたシリコン系へテロ接合バイ
ポーラトランジスタに関するものである。
半導体装置の製造方法に関するもので，主にシリコン，
ゲルマニウムを材料に用いたシリコン系へテロ接合バイ
ポーラトランジスタに関するものである。
【０００２】
【従来の技術】バイポーラトランジスタの速度性能は，
各種の寄生抵抗，寄生容量，及び真性ベース領域でのキ
ャリア走行時間によって決まる。これらはさらにいくつ
かの要素に分解することができるが，その中でもベース
抵抗（Ｒｂ），コレクタ，ベース接合容量（Ｃｔｃ），
真性ベース領域のキャリア走行時間（τF）が寄与率の
高いパラメータといえる。ここでτFは計測値である最
大遮断周波数（ｆＴｍａ ｘ）と密接に関連したパラメー
タである。トランジスタの素子構造はこれらの改善を指
針に進化してきたといえる。
各種の寄生抵抗，寄生容量，及び真性ベース領域でのキ
ャリア走行時間によって決まる。これらはさらにいくつ
かの要素に分解することができるが，その中でもベース
抵抗（Ｒｂ），コレクタ，ベース接合容量（Ｃｔｃ），
真性ベース領域のキャリア走行時間（τF）が寄与率の
高いパラメータといえる。ここでτFは計測値である最
大遮断周波数（ｆＴｍａ ｘ）と密接に関連したパラメー
タである。トランジスタの素子構造はこれらの改善を指
針に進化してきたといえる。
【０００３】ここでｆＴｍａｘの具体的向上策はベース
幅の削減で，このため一般的な縦型素子構造の場合，浅
い接合ベース形成技術が高速バイポーラのプロセス開発
における重要な技術であった。０．１μｍ以下のベース
接合は，注入エネルギー１０ＫｅＶ以下のボロンイオン
や２フッ化ボロン（ＢＦ２）イオンによるイオン注入
法，或いはボロンガラスからの固層拡散法等の技術によ
り実現され，ｆＴｍａｘで３０〜５０ＧＨｚ程度の性能
が得られるようになり，これらは現在量産されている。
幅の削減で，このため一般的な縦型素子構造の場合，浅
い接合ベース形成技術が高速バイポーラのプロセス開発
における重要な技術であった。０．１μｍ以下のベース
接合は，注入エネルギー１０ＫｅＶ以下のボロンイオン
や２フッ化ボロン（ＢＦ２）イオンによるイオン注入
法，或いはボロンガラスからの固層拡散法等の技術によ
り実現され，ｆＴｍａｘで３０〜５０ＧＨｚ程度の性能
が得られるようになり，これらは現在量産されている。
【０００４】ところで，このような手法を推し進めてベ
ース層をさらに薄くしていくと，パンチスルー耐圧が低
下してしまう問題に突き当たる。このパンチスルー耐圧
は，コレクタに加えた逆耐圧のために，コレクタの空乏
層が広がってエミッタの空乏層に達してしまう突き抜け
現象であり，ベース層の薄膜化に伴い発生確率は高くな
る。これを回避するためには，必然的にベースキャリア
の高濃度化が必要になる。しかし，ベースキャリア濃度
増加は，すでに固溶度レベルに設定されているエミッタ
キャリア濃度との比率を小さくし，ホールのベース層か
らエミッタ層への逆注入を増加させるため，ベース電流
とコレクタ電流の比である電流増幅率の低下を招く。こ
れは，シリコン（Ｓｉ）バイポーラトランジスタ性能の
物理的な限界でもあり，一般的にこの種のデバイスの実
用的な速度性能限界はｆＴｍａｘが７０〜８０ＧＨｚ程
度であると考えられていた。
ース層をさらに薄くしていくと，パンチスルー耐圧が低
下してしまう問題に突き当たる。このパンチスルー耐圧
は，コレクタに加えた逆耐圧のために，コレクタの空乏
層が広がってエミッタの空乏層に達してしまう突き抜け
現象であり，ベース層の薄膜化に伴い発生確率は高くな
る。これを回避するためには，必然的にベースキャリア
の高濃度化が必要になる。しかし，ベースキャリア濃度
増加は，すでに固溶度レベルに設定されているエミッタ
キャリア濃度との比率を小さくし，ホールのベース層か
らエミッタ層への逆注入を増加させるため，ベース電流
とコレクタ電流の比である電流増幅率の低下を招く。こ
れは，シリコン（Ｓｉ）バイポーラトランジスタ性能の
物理的な限界でもあり，一般的にこの種のデバイスの実
用的な速度性能限界はｆＴｍａｘが７０〜８０ＧＨｚ程
度であると考えられていた。
【０００５】ところが，この限界と思われていた性能を
打ち破ることのできる技術が，１９８０年代終盤にＩＢ
Ｍ社によって提案された。シリコン−ゲルマニウムヘテ
ロ接合バイポーラトランジスタ（Ｓｉ−Ｇｅ−ＨＢＴ）
の発明である。これはベース層に，シリコンよりバンド
バンドギャップ（Ｅｇ）の小さいＧｅを約１０％混入さ
せることにより，ベース層のバンドギャップ（Ｅｇ）を
狭める技術に基づいている。ＳｉとＧｅではバンドギャ
ップ差があり，Ｓｉへの全固溶で０〜１００％まで組成
を連続的に変化させることができる。
打ち破ることのできる技術が，１９８０年代終盤にＩＢ
Ｍ社によって提案された。シリコン−ゲルマニウムヘテ
ロ接合バイポーラトランジスタ（Ｓｉ−Ｇｅ−ＨＢＴ）
の発明である。これはベース層に，シリコンよりバンド
バンドギャップ（Ｅｇ）の小さいＧｅを約１０％混入さ
せることにより，ベース層のバンドギャップ（Ｅｇ）を
狭める技術に基づいている。ＳｉとＧｅではバンドギャ
ップ差があり，Ｓｉへの全固溶で０〜１００％まで組成
を連続的に変化させることができる。
【０００６】文献によるとＳｔｒａｉｎ状態（格子緩和
していない範囲）でのＧｅ組成に対するバンドギャップ
変化は，ピュアＳｉに対して−７．３ｍｅＶ／Ｇｅ％で
ある。室温の熱エネルギーは約２７ｍｅＶ程度であるこ
とを考慮すると，この程度のバンドギャップ差でも，ホ
ールのベースからエミッタへの逆注入に対する電位的バ
リアとなり，これまでエミッタとベースとのキャリア濃
度差で決まっていた注入効率を独立に制御できる因子が
得られたことになる。この結果，ベースとエミッタとの
キャリア濃度が逆転したようなケースにおいても１００
以上の電流増幅率（ｈＦＥ）を得ることが可能となっ
た。
していない範囲）でのＧｅ組成に対するバンドギャップ
変化は，ピュアＳｉに対して−７．３ｍｅＶ／Ｇｅ％で
ある。室温の熱エネルギーは約２７ｍｅＶ程度であるこ
とを考慮すると，この程度のバンドギャップ差でも，ホ
ールのベースからエミッタへの逆注入に対する電位的バ
リアとなり，これまでエミッタとベースとのキャリア濃
度差で決まっていた注入効率を独立に制御できる因子が
得られたことになる。この結果，ベースとエミッタとの
キャリア濃度が逆転したようなケースにおいても１００
以上の電流増幅率（ｈＦＥ）を得ることが可能となっ
た。
【０００７】以上述べてきたように，ＳｉへのＧｅ混入
により，ベースのバンドギャップを小さくしたＨＢＴで
は，ベース濃度を増加させても電流増幅率の低下を回避
でき，ベース幅をこれまで以上に薄膜化することが可能
で，結果的にｆＴｍａｘを大幅に増大させることが可能
となった。また真性ベースの抵抗率も下げられることに
なるので，ｆＴｍａｘ／（Ｒｂ×Ｃｔｃ）で表現される
総合的速度性能も向上させることができる。
により，ベースのバンドギャップを小さくしたＨＢＴで
は，ベース濃度を増加させても電流増幅率の低下を回避
でき，ベース幅をこれまで以上に薄膜化することが可能
で，結果的にｆＴｍａｘを大幅に増大させることが可能
となった。また真性ベースの抵抗率も下げられることに
なるので，ｆＴｍａｘ／（Ｒｂ×Ｃｔｃ）で表現される
総合的速度性能も向上させることができる。
【０００８】では次に，代表的な従来技術による製造方
法とプロファイル構造を説明する。図１９にプロファイ
ル構造を示す。また図２０にはベース層の選択エピタキ
シャル成長前後のトランジスタ工程断面図を示す。外部
ベース抵抗も含めて高性能化を進めるためには，記載し
たような自己整合型のトランジスタ構造が必要になる。
まず，面方位（１００）のＰ型Ｓｉ基板１９０１には，
Ｎ＋型埋め込み層が形され，その表面にはＮ型のエピタ
キシャル層が成長されている。また，Ｓｉ基板１９０１
上には，熱酸化膜１９０２，ボロンドープＰ＋型多結晶
Ｓｉ層１９０３を順次被着する。ボロンドープＰ＋型多
結晶Ｓｉ層１９０３と熱酸化膜１９０２とを開口した
後，Ｓｉ窒化膜１９０４を被着してから異方性エッチン
グを行い，窒化膜のサイドウォール（ＳＷ），Ｓｉ窒化
膜ＳＷ１９０５を形成したのが図２０（ａ）である。
法とプロファイル構造を説明する。図１９にプロファイ
ル構造を示す。また図２０にはベース層の選択エピタキ
シャル成長前後のトランジスタ工程断面図を示す。外部
ベース抵抗も含めて高性能化を進めるためには，記載し
たような自己整合型のトランジスタ構造が必要になる。
まず，面方位（１００）のＰ型Ｓｉ基板１９０１には，
Ｎ＋型埋め込み層が形され，その表面にはＮ型のエピタ
キシャル層が成長されている。また，Ｓｉ基板１９０１
上には，熱酸化膜１９０２，ボロンドープＰ＋型多結晶
Ｓｉ層１９０３を順次被着する。ボロンドープＰ＋型多
結晶Ｓｉ層１９０３と熱酸化膜１９０２とを開口した
後，Ｓｉ窒化膜１９０４を被着してから異方性エッチン
グを行い，窒化膜のサイドウォール（ＳＷ），Ｓｉ窒化
膜ＳＷ１９０５を形成したのが図２０（ａ）である。
【０００９】この後，選択エピタキシャル成長によるＳ
ｉ−Ｇｅ層とＳｉ層の成長が行われる。この選択エピタ
キシャル成長前には，希釈フッ酸（ＨＦ）洗浄にて表面
の自然酸化膜を除去した後，まず水分や酸素を１０ｐｐ
ｂ以下に制御した水素雰囲気中にて，９００℃，１５Ｔ
ｏｒｒで５分程度熱処理する。この熱処理は，ＨＦ洗浄
後にできた自然酸化膜を完全に除去する目的で行われ
る。次に６５０℃程度まで温度を下げた後，ジクロルシ
ラン（ＳｉＨ２Ｃｌ２）をＳｉソースガス，水素化ゲル
マニウム（ＧｅＨ４）をＧｅソースガス，水素化リン
（ＰＨ３）をＮ型ドーピングガス，ジボラン（Ｂ
２Ｈ６）をＰ型ドーピングガスとして導入し，さらにＳ
ｉ窒化膜やＳｉ酸化膜に対する成長選択性を確保するた
めに塩化水素（ＨＣｌ）ガスを導入し，エピタキシャル
成長を行う。
ｉ−Ｇｅ層とＳｉ層の成長が行われる。この選択エピタ
キシャル成長前には，希釈フッ酸（ＨＦ）洗浄にて表面
の自然酸化膜を除去した後，まず水分や酸素を１０ｐｐ
ｂ以下に制御した水素雰囲気中にて，９００℃，１５Ｔ
ｏｒｒで５分程度熱処理する。この熱処理は，ＨＦ洗浄
後にできた自然酸化膜を完全に除去する目的で行われ
る。次に６５０℃程度まで温度を下げた後，ジクロルシ
ラン（ＳｉＨ２Ｃｌ２）をＳｉソースガス，水素化ゲル
マニウム（ＧｅＨ４）をＧｅソースガス，水素化リン
（ＰＨ３）をＮ型ドーピングガス，ジボラン（Ｂ
２Ｈ６）をＰ型ドーピングガスとして導入し，さらにＳ
ｉ窒化膜やＳｉ酸化膜に対する成長選択性を確保するた
めに塩化水素（ＨＣｌ）ガスを導入し，エピタキシャル
成長を行う。
【００１０】プロセスステップとしては，まずＳｉ−Ｇ
ｅ層を成長させていくが，Ｇｅはコレクタ側で１５％，
エミッタ側で５％となるように濃度に傾斜を持たせる。
このコントロールはＧｅＨ４流量を連続的に変化させて
行う。ただし，この温度領域での成長レートは雰囲気中
のＧｅＨ４濃度に律速されるので，これを考慮した制御
が要求される。
ｅ層を成長させていくが，Ｇｅはコレクタ側で１５％，
エミッタ側で５％となるように濃度に傾斜を持たせる。
このコントロールはＧｅＨ４流量を連続的に変化させて
行う。ただし，この温度領域での成長レートは雰囲気中
のＧｅＨ４濃度に律速されるので，これを考慮した制御
が要求される。
【００１１】また伝導型は，最初にリン（Ｐ）を１Ｅ１
７ａｔｏｍｓ／ｃｍ３弱ドープしたＮ型Ｓｉ−Ｇｅ層
（１９０６）を４０ｎｍ成長させ，その後ボロン（Ｂ）
を１Ｅ１９ａｔｏｍｓ／ｃｍ３程度ドープしたＰ型Ｓｉ
−Ｇｅ層（１９０９）を１０ｎｍ成長させ，最後にノン
ドープのＳｉ−Ｇｅ層を１０ｎｍ成長させる。全体とし
て約６０ｎｍのＳｉ−Ｇｅ層を成長させる。この時，自
己整合的にボロンドープＰ＋型多結晶Ｓｉ層（１９０
３）からもＰ型多結晶Ｓｉのベースリンク部拡散層（１
９０７）が成長し，Ｓｉ基板（１９０１）から成長して
きたＮ型Ｓｉ−Ｇｅ層（１９０６）とリンクする。
７ａｔｏｍｓ／ｃｍ３弱ドープしたＮ型Ｓｉ−Ｇｅ層
（１９０６）を４０ｎｍ成長させ，その後ボロン（Ｂ）
を１Ｅ１９ａｔｏｍｓ／ｃｍ３程度ドープしたＰ型Ｓｉ
−Ｇｅ層（１９０９）を１０ｎｍ成長させ，最後にノン
ドープのＳｉ−Ｇｅ層を１０ｎｍ成長させる。全体とし
て約６０ｎｍのＳｉ−Ｇｅ層を成長させる。この時，自
己整合的にボロンドープＰ＋型多結晶Ｓｉ層（１９０
３）からもＰ型多結晶Ｓｉのベースリンク部拡散層（１
９０７）が成長し，Ｓｉ基板（１９０１）から成長して
きたＮ型Ｓｉ−Ｇｅ層（１９０６）とリンクする。
【００１２】次に温度を７００℃に上昇させた後，キャ
ップＳｉ層（１９０８）を成長させる。膜厚は３０ｎｍ
でＧｅを含まないピュアなＳｉ層である。この時の工程
断面を図２０（ｂ）に示す。こうして，一連のエピタキ
シャルプロセスにより，トランジスタ活性領域の形成
と，これらとベース電極となるＰ＋型ボロンドープ多結
晶Ｓｉ層との自己整合的なコンタクトが行われる。その
後のプロセスにてＮ＋型エミッタ多結晶Ｓｉを生成した
後，アニール処理（ＲＴＡ：Ｒａｐｉｄ Ｔｈｅｒｍａ
ｌ Ａｎｎｅａｌｉｎｇ）にてリン（Ｐ）をキャップＳ
ｉ層に拡散させて，ヘテロ接合を形成する。
ップＳｉ層（１９０８）を成長させる。膜厚は３０ｎｍ
でＧｅを含まないピュアなＳｉ層である。この時の工程
断面を図２０（ｂ）に示す。こうして，一連のエピタキ
シャルプロセスにより，トランジスタ活性領域の形成
と，これらとベース電極となるＰ＋型ボロンドープ多結
晶Ｓｉ層との自己整合的なコンタクトが行われる。その
後のプロセスにてＮ＋型エミッタ多結晶Ｓｉを生成した
後，アニール処理（ＲＴＡ：Ｒａｐｉｄ Ｔｈｅｒｍａ
ｌ Ａｎｎｅａｌｉｎｇ）にてリン（Ｐ）をキャップＳ
ｉ層に拡散させて，ヘテロ接合を形成する。
【００１３】
【発明が解決しようとする課題】上記で記述したよう
に，ベース層にＳｉ−Ｇｅ層を用いることにより，ベー
スピークキャリア濃度が１Ｅ１９ａｔｏｍｓ／ｃｍ
３で，ベース幅３００Å程度のトランジスタが製造でき
るようになり，またＧｅ濃度の勾配を持たせることによ
り，キャリアの電界加速効果も得られ，ｆＴｍａｘは１
００ＧＨｚを超えるものが実現している。
に，ベース層にＳｉ−Ｇｅ層を用いることにより，ベー
スピークキャリア濃度が１Ｅ１９ａｔｏｍｓ／ｃｍ
３で，ベース幅３００Å程度のトランジスタが製造でき
るようになり，またＧｅ濃度の勾配を持たせることによ
り，キャリアの電界加速効果も得られ，ｆＴｍａｘは１
００ＧＨｚを超えるものが実現している。
【００１４】しかしながら，例えば情報通信分野におい
ては伝送容量の急速な需要拡大に伴い，デバイスに要求
される速度性能は，さらに高くなってきている。ガリウ
ムヒ素（ＧａＡｓ）やインジウムリン（ＩｎＰ）等の化
合物系デバイスではｆＴｍａ ｘで２００ＧＨｚ以上の性
能が得られていることから，たとえ１００ＧＨｚを超え
るＳｉ系バイポーラトランジスタであっても，過剰な速
度性能とはいえず，さらなる高速化が要求されている。
ただし，Ｓｉバイポーラトランジスタは製造コストが相
対的に低く，品質的にも安定しているため，化合物系デ
バイスと同等な速度性能が得られれば，性能／コスト比
で優位性は極めて高いといえる。
ては伝送容量の急速な需要拡大に伴い，デバイスに要求
される速度性能は，さらに高くなってきている。ガリウ
ムヒ素（ＧａＡｓ）やインジウムリン（ＩｎＰ）等の化
合物系デバイスではｆＴｍａ ｘで２００ＧＨｚ以上の性
能が得られていることから，たとえ１００ＧＨｚを超え
るＳｉ系バイポーラトランジスタであっても，過剰な速
度性能とはいえず，さらなる高速化が要求されている。
ただし，Ｓｉバイポーラトランジスタは製造コストが相
対的に低く，品質的にも安定しているため，化合物系デ
バイスと同等な速度性能が得られれば，性能／コスト比
で優位性は極めて高いといえる。
【００１５】また，Ｓｉ−Ｇｅ−ＨＢＴの登場により，
このデバイスの物理的限界は，ベース中のボロンの固溶
度によって決まるといえる。Ｓｉ中ボロンの固溶度は１
Ｅ２０〜１Ｅ２１ａｔｏｍｓ／ｃｍ３程度であると考え
ると，現在のＳｉ−Ｇｅ−ＨＢＴでは，この値に対して
１／１０程度の濃度しか実現されていない。その意味
で，何らかのプロセス手法を用いて，高いピーク濃度が
実現できれば，ベース幅を１５０Å以下に短縮しても，
十分なパンチスルー耐圧と電流増幅率が得られるはずで
ある。このようなプロファイル構造を有したＳｉ−Ｇｅ
−ＨＢＴが実現できれば，化合物系デバイスと同等かそ
れ以上の速度性能が得られる可能性がある。
このデバイスの物理的限界は，ベース中のボロンの固溶
度によって決まるといえる。Ｓｉ中ボロンの固溶度は１
Ｅ２０〜１Ｅ２１ａｔｏｍｓ／ｃｍ３程度であると考え
ると，現在のＳｉ−Ｇｅ−ＨＢＴでは，この値に対して
１／１０程度の濃度しか実現されていない。その意味
で，何らかのプロセス手法を用いて，高いピーク濃度が
実現できれば，ベース幅を１５０Å以下に短縮しても，
十分なパンチスルー耐圧と電流増幅率が得られるはずで
ある。このようなプロファイル構造を有したＳｉ−Ｇｅ
−ＨＢＴが実現できれば，化合物系デバイスと同等かそ
れ以上の速度性能が得られる可能性がある。
【００１６】本発明は，従来のＳｉ−Ｇｅ−ＨＢＴが有
する上記問題点に鑑みてなされたものであり，本発明の
目的は，Ｓｉ中の可能な固溶度にはまだ達していないベ
ース層のボロン濃度をより高濃度にし，ベース層を薄膜
化し，物理的な限界にはいまだ達していないＳｉ−Ｇｅ
−ＨＢＴの速度性能を，その限界値に限りなく近づける
ことにある。また，その高い性能が量産時にも再現性が
高く，安定した素子特性が得られるようにした，新規か
つ改良された半導体装置，及び半導体装置の製造方法を
提供することである。
する上記問題点に鑑みてなされたものであり，本発明の
目的は，Ｓｉ中の可能な固溶度にはまだ達していないベ
ース層のボロン濃度をより高濃度にし，ベース層を薄膜
化し，物理的な限界にはいまだ達していないＳｉ−Ｇｅ
−ＨＢＴの速度性能を，その限界値に限りなく近づける
ことにある。また，その高い性能が量産時にも再現性が
高く，安定した素子特性が得られるようにした，新規か
つ改良された半導体装置，及び半導体装置の製造方法を
提供することである。
【００１７】
【課題を解決するための手段】上記課題を解決するた
め，本発明の第１の観点によれば，半導体装置の製造方
法において；Ｎ型の単結晶シリコン基板上に第１のシリ
コン酸化膜とＰ型多結晶シリコン層とが形成されてお
り，前記Ｐ型多結晶シリコン層上にシリコン窒化膜が形
成されており，活性領域となる箇所の上方の前記Ｐ型多
結晶シリコン層開口部にシリコン窒化膜のサイドウォー
ルが形成されており，前記第１のシリコン酸化膜が前記
開口部より広く開口されており，前記活性領域となる箇
所の表面が露出した前記Ｎ型の単結晶シリコン基板上
に，シリコンよりバンドギャップの短いＮ型IV族半導体
混晶層を所望の厚みに成長させる第１工程と，前記IV族
半導体混晶層上にノンドープの単結晶シリコン層を所望
の厚みに成長させる第２工程と，前記ノンドープの単結
晶シリコン層の表面から，所望の濃度でボロン拡散を行
う第３工程と，前記シリコン窒化膜のサイドウォール内
側に，第２のシリコン酸化膜を含むサイドウォールが形
成された後，全面にリンドープのＮ型多結晶シリコン層
を成長し，前記Ｎ型多結晶シリコン層に，エミッタ電極
とするための加工とリン拡散とを行う第４工程と，を含
むことを特徴とする，半導体装置の製造方法が提供され
る。
め，本発明の第１の観点によれば，半導体装置の製造方
法において；Ｎ型の単結晶シリコン基板上に第１のシリ
コン酸化膜とＰ型多結晶シリコン層とが形成されてお
り，前記Ｐ型多結晶シリコン層上にシリコン窒化膜が形
成されており，活性領域となる箇所の上方の前記Ｐ型多
結晶シリコン層開口部にシリコン窒化膜のサイドウォー
ルが形成されており，前記第１のシリコン酸化膜が前記
開口部より広く開口されており，前記活性領域となる箇
所の表面が露出した前記Ｎ型の単結晶シリコン基板上
に，シリコンよりバンドギャップの短いＮ型IV族半導体
混晶層を所望の厚みに成長させる第１工程と，前記IV族
半導体混晶層上にノンドープの単結晶シリコン層を所望
の厚みに成長させる第２工程と，前記ノンドープの単結
晶シリコン層の表面から，所望の濃度でボロン拡散を行
う第３工程と，前記シリコン窒化膜のサイドウォール内
側に，第２のシリコン酸化膜を含むサイドウォールが形
成された後，全面にリンドープのＮ型多結晶シリコン層
を成長し，前記Ｎ型多結晶シリコン層に，エミッタ電極
とするための加工とリン拡散とを行う第４工程と，を含
むことを特徴とする，半導体装置の製造方法が提供され
る。
【００１８】ここで，IV族半導体混晶とは，IV族（カー
ボン，シリコン，ゲルマニウム，スズ，鉛）の二種類以
上の物質を乱雑に混合した結晶であり，混合したもとの
物質の中間の性質を示す。そのため組成を変化させるこ
とにより，バンド構造を制御することができる。本発明
においては，シリコン−ゲルマニウム，或いはシリコン
−ゲルマニウム−カーボンを用いることが好ましい。Ｎ
型IV族半導体混晶層の成長時に直接ボロンドープ層を成
長させるのでなく，上記のように，Ｎ型IV族半導体混晶
層上にノンドープ単結晶シリコン層の成長を行って，そ
の表面からボロンの拡散を行うことによって，シリコン
層とIV族半導体混晶層の界面でのボロンの偏析効果を利
用して，IV族半導体混晶層表面に，薄層，高濃度のボロ
ンドープ層を得ることができる。
ボン，シリコン，ゲルマニウム，スズ，鉛）の二種類以
上の物質を乱雑に混合した結晶であり，混合したもとの
物質の中間の性質を示す。そのため組成を変化させるこ
とにより，バンド構造を制御することができる。本発明
においては，シリコン−ゲルマニウム，或いはシリコン
−ゲルマニウム−カーボンを用いることが好ましい。Ｎ
型IV族半導体混晶層の成長時に直接ボロンドープ層を成
長させるのでなく，上記のように，Ｎ型IV族半導体混晶
層上にノンドープ単結晶シリコン層の成長を行って，そ
の表面からボロンの拡散を行うことによって，シリコン
層とIV族半導体混晶層の界面でのボロンの偏析効果を利
用して，IV族半導体混晶層表面に，薄層，高濃度のボロ
ンドープ層を得ることができる。
【００１９】また上記製造方法によって，半導体装置に
おいて；エミッタ／ベースのＰＮ接合面とシリコン／IV
族半導体混晶ヘテロ接合面が一致し，前記ヘテロ接合界
面にて，Ｐ型不純物であるボロン濃度がエミッタ側から
ベース側にて不連続的に上昇していることを特徴とする
半導体装置を提供することができる。
おいて；エミッタ／ベースのＰＮ接合面とシリコン／IV
族半導体混晶ヘテロ接合面が一致し，前記ヘテロ接合界
面にて，Ｐ型不純物であるボロン濃度がエミッタ側から
ベース側にて不連続的に上昇していることを特徴とする
半導体装置を提供することができる。
【００２０】通常ＰＮ接合の位置は，熱処理によって不
純物が拡散するため変化し，ＰＮ空乏層内にヘテロ接合
がないと正常なＨＢＴの効果が得られないため，位置の
合わせこみが必要となるが，本発明ではＰＮ接合面とヘ
テロ接合が一致しており，またボロンとリンのヘテロ接
合界面での急激な濃度変化により，薄層，高濃度のベー
ス層が得られるので，遮断周波数が向上し化合物系デバ
イスに匹敵する性能を持ち，製造も容易で再現性良く安
定したものにすることができる。
純物が拡散するため変化し，ＰＮ空乏層内にヘテロ接合
がないと正常なＨＢＴの効果が得られないため，位置の
合わせこみが必要となるが，本発明ではＰＮ接合面とヘ
テロ接合が一致しており，またボロンとリンのヘテロ接
合界面での急激な濃度変化により，薄層，高濃度のベー
ス層が得られるので，遮断周波数が向上し化合物系デバ
イスに匹敵する性能を持ち，製造も容易で再現性良く安
定したものにすることができる。
【００２１】また，シリコン−ゲルマニウム−カーボン
ヘテロバイポーラトランジスタの製造方法において，Ｎ
型のシリコン−ゲルマニウム−カーボン層のカーボン濃
度が，表面に向かうに従って高くなるようにプロファイ
ルに勾配を持たることにより，ベース内部に電界が発生
し，キャリアが加速されより高い性能を持つトランジス
タを得ることができる。
ヘテロバイポーラトランジスタの製造方法において，Ｎ
型のシリコン−ゲルマニウム−カーボン層のカーボン濃
度が，表面に向かうに従って高くなるようにプロファイ
ルに勾配を持たることにより，ベース内部に電界が発生
し，キャリアが加速されより高い性能を持つトランジス
タを得ることができる。
【００２２】さらに，シリコン−ゲルマニウム−カーボ
ン層のカーボン濃度が表面に向かうに従って高くなり，
かつ表面で急速に増加しているようなプロファイルにす
ることにより，シリコン層とシリコン−ゲルマニウム−
カーボン層との界面での格子定数のミスマッチによるス
トレスを緩和することができ，性能の劣化や信頼性上の
特性変動を防いだトランジスタを得ることができる。
ン層のカーボン濃度が表面に向かうに従って高くなり，
かつ表面で急速に増加しているようなプロファイルにす
ることにより，シリコン層とシリコン−ゲルマニウム−
カーボン層との界面での格子定数のミスマッチによるス
トレスを緩和することができ，性能の劣化や信頼性上の
特性変動を防いだトランジスタを得ることができる。
【００２３】先に記した，ボロン拡散では，最表面に３
ホウ化珪素（ＳｉＢ３）の高濃度層が形成されてしまう
場合がある。この濃度がリン濃度より高くなってしまう
と，正常なトランジスタ動作ができなくなるため，水素
雰囲気中もしくは窒素雰囲気中での熱処理を追加するこ
とにより，表面濃度を低下させることが好ましい。
ホウ化珪素（ＳｉＢ３）の高濃度層が形成されてしまう
場合がある。この濃度がリン濃度より高くなってしまう
と，正常なトランジスタ動作ができなくなるため，水素
雰囲気中もしくは窒素雰囲気中での熱処理を追加するこ
とにより，表面濃度を低下させることが好ましい。
【００２４】上記熱処理の代わりに，ボロン拡散を行っ
た後，拡散を行った単結晶シリコン層の表面層を所望の
厚みで除去することによっても，最表面に形成され不要
なボロンの拡散源ともなるＳｉＢ３層を除去することが
でる。この場合，熱処理を加えないので，ベースボロン
濃度のピーク濃度が下がり，深く広がってしまうプロフ
ァイルの再分布を抑えることができる。
た後，拡散を行った単結晶シリコン層の表面層を所望の
厚みで除去することによっても，最表面に形成され不要
なボロンの拡散源ともなるＳｉＢ３層を除去することが
でる。この場合，熱処理を加えないので，ベースボロン
濃度のピーク濃度が下がり，深く広がってしまうプロフ
ァイルの再分布を抑えることができる。
【００２５】或いは，ボロン拡散を行った後，拡散を行
ったシリコン層の表面層を所望の厚みで酸化することに
より犠牲酸化膜を形成してから，前記犠牲酸化膜を除去
することによっても，最表面の高濃度ボロン層を除去す
ることができる。この犠牲酸化膜の犠牲とは，形成後す
ぐに除去され，素子部の構造に係わらないという意味で
用いている。この方法は犠牲酸化膜厚，つまり除去厚み
を正確にコントロールできるので，再現性が良い。
ったシリコン層の表面層を所望の厚みで酸化することに
より犠牲酸化膜を形成してから，前記犠牲酸化膜を除去
することによっても，最表面の高濃度ボロン層を除去す
ることができる。この犠牲酸化膜の犠牲とは，形成後す
ぐに除去され，素子部の構造に係わらないという意味で
用いている。この方法は犠牲酸化膜厚，つまり除去厚み
を正確にコントロールできるので，再現性が良い。
【００２６】ここで，Ｎ型のシリコン−ゲルマニウム
層，或いはＮ型のシリコン−ゲルマニウム−カーボン層
の成長前に，Ｎ型のシリコン層を成長させて，ベース電
極となるＰ型多結晶シリコンからの成長層とリンクさせ
てから，アニール処理を行うことにより，リンク部から
基板表面までの領域にをボロン拡散させＰ型領域とする
ことにより，リンク部を確実に高濃度のＰ型領域とする
ことができる。これによりベース抵抗を低減でき，また
コレクタ，ベース接合が全て基板シリコン領域内に形成
できるので，良好なトランジスタのＤＣ特性が得られ
る。
層，或いはＮ型のシリコン−ゲルマニウム−カーボン層
の成長前に，Ｎ型のシリコン層を成長させて，ベース電
極となるＰ型多結晶シリコンからの成長層とリンクさせ
てから，アニール処理を行うことにより，リンク部から
基板表面までの領域にをボロン拡散させＰ型領域とする
ことにより，リンク部を確実に高濃度のＰ型領域とする
ことができる。これによりベース抵抗を低減でき，また
コレクタ，ベース接合が全て基板シリコン領域内に形成
できるので，良好なトランジスタのＤＣ特性が得られ
る。
【００２７】また単結晶シリコン基板に，面方位（１１
１）の基板を用い，活性領域上に多結晶シリコン層を成
長させて，Ｐ型多結晶シリコン層からの成長層とリンク
させてから，アニール処理を行うことにより，基板表面
までをＰ型拡散領域とし，Ｐ型多結晶シリコン層とのリ
ンク部のみの多結晶シリコン層を残して，活性領域上の
多結晶シリコン層を除去する方法を用いる。これによ
り，リンク部のアニール処理が活性ベース部に影響を与
えることなく，高濃度のＰ型リンク部を形成することが
できる。こうして上記と同様にベース抵抗を低減し，性
能を向上させることができる。
１）の基板を用い，活性領域上に多結晶シリコン層を成
長させて，Ｐ型多結晶シリコン層からの成長層とリンク
させてから，アニール処理を行うことにより，基板表面
までをＰ型拡散領域とし，Ｐ型多結晶シリコン層とのリ
ンク部のみの多結晶シリコン層を残して，活性領域上の
多結晶シリコン層を除去する方法を用いる。これによ
り，リンク部のアニール処理が活性ベース部に影響を与
えることなく，高濃度のＰ型リンク部を形成することが
できる。こうして上記と同様にベース抵抗を低減し，性
能を向上させることができる。
【００２８】さらに，シリコン窒化膜のサイドウォール
を形成しない構造を適用することにより，シリコン−ゲ
ルマニウム層，或いはシリコン−ゲルマニウム−カーボ
ン層が第１のシリコン酸化膜に対して相対膜厚が厚い場
合に起こる，エミッタ，ベース接合の周辺端部がシリコ
ン窒化膜と選択成長領域との界面に形成されることによ
り，良好な特性が得られない不具合を防ぐことができ
て，素子設計の自由度が向上する。
を形成しない構造を適用することにより，シリコン−ゲ
ルマニウム層，或いはシリコン−ゲルマニウム−カーボ
ン層が第１のシリコン酸化膜に対して相対膜厚が厚い場
合に起こる，エミッタ，ベース接合の周辺端部がシリコ
ン窒化膜と選択成長領域との界面に形成されることによ
り，良好な特性が得られない不具合を防ぐことができ
て，素子設計の自由度が向上する。
【００２９】ベース層を形成するためのボロン拡散のか
わりに，シリコン酸化膜を介したボロンのイオン注入法
を用いることもできる。注入後，アニール処理を行うこ
とにより，シリコン−ゲルマニウム層，或いはシリコン
−ゲルマニウム−カーボン層の表面にボロンの偏析によ
り，薄く高濃度のベース層を精密に再現性良く形成する
ことができる。
わりに，シリコン酸化膜を介したボロンのイオン注入法
を用いることもできる。注入後，アニール処理を行うこ
とにより，シリコン−ゲルマニウム層，或いはシリコン
−ゲルマニウム−カーボン層の表面にボロンの偏析によ
り，薄く高濃度のベース層を精密に再現性良く形成する
ことができる。
【００３０】また，ベース層を形成するためのボロン拡
散を，シリコン−ゲルマニウム層，或いはシリコン−ゲ
ルマニウム−カーボン層の成長後に行い，その後のシリ
コン層成長後には行わない方法も用いることができる。
この場合は，極めて薄いベース層を形成することができ
る。
散を，シリコン−ゲルマニウム層，或いはシリコン−ゲ
ルマニウム−カーボン層の成長後に行い，その後のシリ
コン層成長後には行わない方法も用いることができる。
この場合は，極めて薄いベース層を形成することができ
る。
【００３１】さらに，シリコン−ゲルマニウム層，或い
はシリコン−ゲルマニウム−カーボン層の成長後，ノン
ドープの単結晶シリコン層の代わりに所望のボロン濃度
を有するシリコン層を成長してからアニール処理を行
い，ボロン拡散は行わない方法を用いることもできる。
この場合にも，シリコン−ゲルマニウム層，或いはシリ
コン−ゲルマニウム−カーボン層の表面にボロンが偏析
し，薄く高濃度のベース層を形成できることができ，ボ
ロン拡散法を用いた時に不具合となるＳｉＢ３が最表面
に形成されることもない。
はシリコン−ゲルマニウム−カーボン層の成長後，ノン
ドープの単結晶シリコン層の代わりに所望のボロン濃度
を有するシリコン層を成長してからアニール処理を行
い，ボロン拡散は行わない方法を用いることもできる。
この場合にも，シリコン−ゲルマニウム層，或いはシリ
コン−ゲルマニウム−カーボン層の表面にボロンが偏析
し，薄く高濃度のベース層を形成できることができ，ボ
ロン拡散法を用いた時に不具合となるＳｉＢ３が最表面
に形成されることもない。
【００３２】また，エミッタ電極の形成方法について，
シリコン酸化膜を含むサイドウォールを形成した後，エ
ミッタ領域となるボロン拡散された単結晶シリコン層を
エッチングし，所望のリン濃度で単結晶シリコン層を成
長してエッチング領域を埋め込んでＮ型エミッタ層を形
成してから，電極を形成することが好ましい。これによ
り，電極形成後のリン拡散での熱処理は，エミッタ電極
のＮ型多結晶シリコン層の活性化率を向上するためだけ
の目的となるため，低温化，もしくは短時間化でき，濃
度分布の広がりを抑えることができる。
シリコン酸化膜を含むサイドウォールを形成した後，エ
ミッタ領域となるボロン拡散された単結晶シリコン層を
エッチングし，所望のリン濃度で単結晶シリコン層を成
長してエッチング領域を埋め込んでＮ型エミッタ層を形
成してから，電極を形成することが好ましい。これによ
り，電極形成後のリン拡散での熱処理は，エミッタ電極
のＮ型多結晶シリコン層の活性化率を向上するためだけ
の目的となるため，低温化，もしくは短時間化でき，濃
度分布の広がりを抑えることができる。
【００３３】またさらに，エミッタ電極の形成方法につ
いて，シリコン酸化膜を含むサイドウォールを形成した
後，エミッタ領域となるボロン拡散された単結晶シリコ
ン層に所望のリン濃度で拡散を行うことによりＮ型エミ
ッタ層を形成してから，電極を形成する方法を用いるこ
ともできる。これにより，上記と同様に電極形成後のリ
ン拡散での熱処理を低温化，もしくは短時間化でき，濃
度分布の広がりを抑えることができる。また，シリコン
グレインに影響されないのでエミッタ，ベース接合を安
定して形成することができる。
いて，シリコン酸化膜を含むサイドウォールを形成した
後，エミッタ領域となるボロン拡散された単結晶シリコ
ン層に所望のリン濃度で拡散を行うことによりＮ型エミ
ッタ層を形成してから，電極を形成する方法を用いるこ
ともできる。これにより，上記と同様に電極形成後のリ
ン拡散での熱処理を低温化，もしくは短時間化でき，濃
度分布の広がりを抑えることができる。また，シリコン
グレインに影響されないのでエミッタ，ベース接合を安
定して形成することができる。
【００３４】
【発明の実施の形態】以下に添付図面を参照しながら，
本発明にかかる半導体素子の製造方法の好適な実施の形
態について詳細に説明する。なお，本明細書及び図面に
おいて，実質的に同一の機能構成を有する構成要素につ
いては，同一の符号を付することにより重複説明を省略
する。
本発明にかかる半導体素子の製造方法の好適な実施の形
態について詳細に説明する。なお，本明細書及び図面に
おいて，実質的に同一の機能構成を有する構成要素につ
いては，同一の符号を付することにより重複説明を省略
する。
【００３５】（第１の実施の形態）本発明の第１の実施
の形態によるバイポーラトランジスタ活性部の断面図を
図１に，プロファイル構造を，図３に示す。このプロフ
ァイル構造は，代表的な半導体プロセスシミュレータで
あるＳＰＲＥＭを改良したものであるＳＳＰＲＥＭ４に
よるシミュレーションにより得られた結果を基にしてあ
る。拡散モデルには高濃度の点欠陥と不純物拡散も考慮
された，ＨＩＧＨ．ＣＯＮＣＦＵＬＬ．ＣＰＬモデルを
使用した。ベース層からコレクタ層の上層部にかけては
Ｇｅを１７％含んでいる領域がある。またエミッタは，
Ｇｅを含まないピュアなＳｉで，リンをドープしたＮ型
の伝導型となっている。ベースとエミッタとのＰＮ接合
はこのエミッタ領域のリンとベース領域のボロンとによ
るキャリア濃度が等しくなった位置に形成されるが，こ
の位置が冶金学的なＳｉとＳｉ−Ｇｅとのヘテロ接合の
位置と完全に一致している。さらに，このヘテロ接合界
面では偏析現象に基づき，Ｓｉ層からＳｉ−Ｇｅ層への
界面にて，ボロン濃度が１桁以上増加している。
の形態によるバイポーラトランジスタ活性部の断面図を
図１に，プロファイル構造を，図３に示す。このプロフ
ァイル構造は，代表的な半導体プロセスシミュレータで
あるＳＰＲＥＭを改良したものであるＳＳＰＲＥＭ４に
よるシミュレーションにより得られた結果を基にしてあ
る。拡散モデルには高濃度の点欠陥と不純物拡散も考慮
された，ＨＩＧＨ．ＣＯＮＣＦＵＬＬ．ＣＰＬモデルを
使用した。ベース層からコレクタ層の上層部にかけては
Ｇｅを１７％含んでいる領域がある。またエミッタは，
Ｇｅを含まないピュアなＳｉで，リンをドープしたＮ型
の伝導型となっている。ベースとエミッタとのＰＮ接合
はこのエミッタ領域のリンとベース領域のボロンとによ
るキャリア濃度が等しくなった位置に形成されるが，こ
の位置が冶金学的なＳｉとＳｉ−Ｇｅとのヘテロ接合の
位置と完全に一致している。さらに，このヘテロ接合界
面では偏析現象に基づき，Ｓｉ層からＳｉ−Ｇｅ層への
界面にて，ボロン濃度が１桁以上増加している。
【００３６】また本実施の形態のバリエーションとして
Ｇｅ濃度をコレクタ側で高く，エミッタ側で低くしても
よい。具体的なケースとして，Ｇｅ濃度をコレクタ側で
２５％，エミッタ側で１０％とすると，バンドギャップ
が連続的に変化して１００ｍＶ強の電位差が発生し，こ
れにより少数キャリアである電子は加速され，τＦが短
くなり，より高い遮断周波数が得られるようになる。と
ころで一連のシミュレーションではＧｅ組成を１％に設
定しているが，現実的には１０％以上の設定を行う。し
かし偏析現象としては定性的に違いがないため，以降も
これを基に説明していく。
Ｇｅ濃度をコレクタ側で高く，エミッタ側で低くしても
よい。具体的なケースとして，Ｇｅ濃度をコレクタ側で
２５％，エミッタ側で１０％とすると，バンドギャップ
が連続的に変化して１００ｍＶ強の電位差が発生し，こ
れにより少数キャリアである電子は加速され，τＦが短
くなり，より高い遮断周波数が得られるようになる。と
ころで一連のシミュレーションではＧｅ組成を１％に設
定しているが，現実的には１０％以上の設定を行う。し
かし偏析現象としては定性的に違いがないため，以降も
これを基に説明していく。
【００３７】本実施の形態では，活性ベース幅が１６ｎ
ｍで，ピークボロン濃度が１Ｅ２０ａｔｏｍｓ／ｃｍ３
のプロファイルを有しており，１ｐ秒（ｓｅｃ）程度の
τＦと２．０Ｖ以上のパンチスルー耐圧を兼ね備えたト
ランジスタ性能が期待できる。
ｍで，ピークボロン濃度が１Ｅ２０ａｔｏｍｓ／ｃｍ３
のプロファイルを有しており，１ｐ秒（ｓｅｃ）程度の
τＦと２．０Ｖ以上のパンチスルー耐圧を兼ね備えたト
ランジスタ性能が期待できる。
【００３８】また，上記のＳｉ−Ｇｅエピタキシャル成
長が可能で，かつ大量生産に適する減圧エピタキシャル
成長装置では，７００℃程度の選択Ｓｉエピタキシャル
成長では，ワーストケースとしてオールオーバなシート
抵抗ばらつきとして±３０％，膜厚ばらつきとして±２
０％程度は避けられない。これはヘテロ接合界面でのリ
ン濃度が２倍程度ばらつくことに相当する。
長が可能で，かつ大量生産に適する減圧エピタキシャル
成長装置では，７００℃程度の選択Ｓｉエピタキシャル
成長では，ワーストケースとしてオールオーバなシート
抵抗ばらつきとして±３０％，膜厚ばらつきとして±２
０％程度は避けられない。これはヘテロ接合界面でのリ
ン濃度が２倍程度ばらつくことに相当する。
【００３９】しかしながら，本実施の形態では，Ｓｉと
Ｓｉ−Ｇｅとのヘテロ接合の位置において，ボロン濃度
がエミッタ側Ｓｉ層とベース側Ｓｉ−Ｇｅ層との界面に
て１桁以上増加している。つまりヘテロ接合界面での偏
析によりボロン濃度がこのリン濃度ばらつきを十分吸収
できる程増加しているため，形成されるＰＮ接合位置の
再現性が極めて高いことがわかる。少なくとも上記のよ
うな２倍程度のリン濃度の変動は，プロファイル構造上
吸収できることになる。その意味で，Ｓｉ−Ｇｅ−ＨＢ
Ｔにおけるエミッタ，ベースの電気的ＰＮ接合位置の安
定形成に関しては，高い安定性を有したプロファイル構
造といえる。
Ｓｉ−Ｇｅとのヘテロ接合の位置において，ボロン濃度
がエミッタ側Ｓｉ層とベース側Ｓｉ−Ｇｅ層との界面に
て１桁以上増加している。つまりヘテロ接合界面での偏
析によりボロン濃度がこのリン濃度ばらつきを十分吸収
できる程増加しているため，形成されるＰＮ接合位置の
再現性が極めて高いことがわかる。少なくとも上記のよ
うな２倍程度のリン濃度の変動は，プロファイル構造上
吸収できることになる。その意味で，Ｓｉ−Ｇｅ−ＨＢ
Ｔにおけるエミッタ，ベースの電気的ＰＮ接合位置の安
定形成に関しては，高い安定性を有したプロファイル構
造といえる。
【００４０】次に，本プロファイル構造を適用したＨＢ
Ｔについて説明する。このトランジスタは自己整合型の
構造であり，以下にその製造工程について示す。まず，
公知の技術により図２（ａ）に示したようなトランジス
タ活性領域となる部分を形成する。ここでＳｉ基板１０
１は，Ｐ型の（１００）基板で，アンチモン（Ｓｂ）を
ドープしてＮ＋型埋め込み層（図示なし）を形成した
後，コレクタ層として，減圧エピタキシャル成長法によ
り，リンを５Ｅ１６ａｔｏｍｓ／ｃｍ３程度含んだ厚み
０．５μｍのＮ型層（図示なし）を形成したものであ
る。
Ｔについて説明する。このトランジスタは自己整合型の
構造であり，以下にその製造工程について示す。まず，
公知の技術により図２（ａ）に示したようなトランジス
タ活性領域となる部分を形成する。ここでＳｉ基板１０
１は，Ｐ型の（１００）基板で，アンチモン（Ｓｂ）を
ドープしてＮ＋型埋め込み層（図示なし）を形成した
後，コレクタ層として，減圧エピタキシャル成長法によ
り，リンを５Ｅ１６ａｔｏｍｓ／ｃｍ３程度含んだ厚み
０．５μｍのＮ型層（図示なし）を形成したものであ
る。
【００４１】まず，Ｓｉ基板１０１上に熱酸化膜１０２
を約９０ｎｍ，その上にボロンドープＰ＋型多結晶Ｓｉ
層１０３を順次被着し，活性領域部を開口した後，Ｓｉ
窒化膜１０４を成膜し，異方性エッチングにより，サイ
ドウォールとなるＳｉ窒化膜ＳＷ１０５を形成する。図
２（ａ）に示したようにＳｉ窒化膜ＳＷ１０５端間の開
口幅は０．４μｍとする。
を約９０ｎｍ，その上にボロンドープＰ＋型多結晶Ｓｉ
層１０３を順次被着し，活性領域部を開口した後，Ｓｉ
窒化膜１０４を成膜し，異方性エッチングにより，サイ
ドウォールとなるＳｉ窒化膜ＳＷ１０５を形成する。図
２（ａ）に示したようにＳｉ窒化膜ＳＷ１０５端間の開
口幅は０．４μｍとする。
【００４２】次に，Ｓｉ窒化膜１０４とＳｉ窒化膜ＳＷ
１０５をマスクにしてイオン注入を行い，活性ベース直
下のリンを増大させておく。これにより，コレクタ電流
値が大きくなった時に，トランジスタの遮断周波数が低
下してしまう現象（Ｋｉｒｋ効果）を抑制させることが
でき，より高い電流値でより高い遮断周波数を得ること
ができる。
１０５をマスクにしてイオン注入を行い，活性ベース直
下のリンを増大させておく。これにより，コレクタ電流
値が大きくなった時に，トランジスタの遮断周波数が低
下してしまう現象（Ｋｉｒｋ効果）を抑制させることが
でき，より高い電流値でより高い遮断周波数を得ること
ができる。
【００４３】次に，希釈フッ酸（ＨＦ）によりウェハ表
面の自然酸化膜を完全に除去した後，エピタキシャル成
長装置にて以降の工程を行う。装置としては超高真空化
学気相成長（ＵＨＶ−ＣＶＤ）方式でもよいが，本実施
の形態では，水素ベースで，酸素と水の濃度を１０ｐｐ
ｂ以下に制御した減圧ＣＶＤ法を用いる。まず最初に９
００℃の水素雰囲気で５分間のアニール処理を行う。こ
れは，搬送チャンバからプロセスチャンバへロードする
時に，微量存在する酸素と水によりＳｉ表面にごくわず
かに生成された酸化膜を完全に除去するために行われ
る。
面の自然酸化膜を完全に除去した後，エピタキシャル成
長装置にて以降の工程を行う。装置としては超高真空化
学気相成長（ＵＨＶ−ＣＶＤ）方式でもよいが，本実施
の形態では，水素ベースで，酸素と水の濃度を１０ｐｐ
ｂ以下に制御した減圧ＣＶＤ法を用いる。まず最初に９
００℃の水素雰囲気で５分間のアニール処理を行う。こ
れは，搬送チャンバからプロセスチャンバへロードする
時に，微量存在する酸素と水によりＳｉ表面にごくわず
かに生成された酸化膜を完全に除去するために行われ
る。
【００４４】次にウェハ温度を６５０℃に低下させ，Ｎ
型のＳｉ−Ｇｅ層１０６の成長を行う。ジクロルシラン
（ＳｉＨ２Ｃｌ２）をＳｉソースガスとして，水素化ゲ
ルマニウム（ＧｅＨ４）をＧｅソースガスとして，水素
化リン（ＰＨ３）をＮ型ドーピングガスとして，さらに
ジボラン（Ｂ２Ｈ６）をＰ型ドーピングガスとして導入
する。そして，Ｓｉ窒化膜やＳｉ酸化膜に対する成長選
択性を確保するために塩化水素（ＨＣｌ）ガスも導入す
る。いずれのガスも酸素や水の濃度を１０ｐｐｂ以下に
純化して使用する。
型のＳｉ−Ｇｅ層１０６の成長を行う。ジクロルシラン
（ＳｉＨ２Ｃｌ２）をＳｉソースガスとして，水素化ゲ
ルマニウム（ＧｅＨ４）をＧｅソースガスとして，水素
化リン（ＰＨ３）をＮ型ドーピングガスとして，さらに
ジボラン（Ｂ２Ｈ６）をＰ型ドーピングガスとして導入
する。そして，Ｓｉ窒化膜やＳｉ酸化膜に対する成長選
択性を確保するために塩化水素（ＨＣｌ）ガスも導入す
る。いずれのガスも酸素や水の濃度を１０ｐｐｂ以下に
純化して使用する。
【００４５】Ｓｉ−Ｇｅ層のＧｅ濃度は約２０％とし，
Ｇｅ濃度に傾斜を持たせる場合は，ＧｅＨ４のガス流量
を生成中に連続的に低下させる。この条件でのＧｅ濃度
２０％の成長レートは約２０ｎｍ／分で，均一Ｇｅ濃度
では約２分間の成長を行い４０ｎｍのＳｉ−Ｇｅ層１０
６を成長させる。この時，ボロンドープＰ＋型多結晶Ｓ
ｉ層１０３からも多結晶Ｓｉが成長し，ベースリンク部
拡散層１０７が形成される（図２（ｂ））。次に，温度
を７００℃まで昇温させ，Ｓｉの選択成長を行う。成長
レートは約２ｎｍ／分で，５分間の成長を行い１０ｎｍ
のノンドープ単結晶Ｓｉ層１０８を成長させる（図２
（ｃ））。
Ｇｅ濃度に傾斜を持たせる場合は，ＧｅＨ４のガス流量
を生成中に連続的に低下させる。この条件でのＧｅ濃度
２０％の成長レートは約２０ｎｍ／分で，均一Ｇｅ濃度
では約２分間の成長を行い４０ｎｍのＳｉ−Ｇｅ層１０
６を成長させる。この時，ボロンドープＰ＋型多結晶Ｓ
ｉ層１０３からも多結晶Ｓｉが成長し，ベースリンク部
拡散層１０７が形成される（図２（ｂ））。次に，温度
を７００℃まで昇温させ，Ｓｉの選択成長を行う。成長
レートは約２ｎｍ／分で，５分間の成長を行い１０ｎｍ
のノンドープ単結晶Ｓｉ層１０８を成長させる（図２
（ｃ））。
【００４６】次に，温度を７８０℃まで昇温させた後，
Ｂ２Ｈ６を０．３ｐｐｍ程度含んだ減圧水素雰囲気中に
て，単結晶Ｓｉ層１０８表面からの拡散を行う。これに
よりＳｉ−Ｇｅ層１０６表面には，ボロンが偏析し，将
来真性ベース１０９となるボロンの高濃度層が形成さ
れ，先の単結晶Ｓｉ層１０８層はそれより低濃度のボロ
ン拡散層１１０となる。以上の連続処理完了後，ウェハ
をエピタキシャル成長装置よりアンロードさせる（図２
（ｄ））。その後，８００℃の高速加熱処理（ＲＴＯ：
Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｏｘｉｄａｔｉｏｎ）に
より，Ｓｉ露出面を１０Å程度熱酸化させる。このＳｉ
表面は，エミッタ，ベース接合端が形成されるところ
で，欠陥のない安定な状態にするために，この熱酸化の
処理が必要となる。
Ｂ２Ｈ６を０．３ｐｐｍ程度含んだ減圧水素雰囲気中に
て，単結晶Ｓｉ層１０８表面からの拡散を行う。これに
よりＳｉ−Ｇｅ層１０６表面には，ボロンが偏析し，将
来真性ベース１０９となるボロンの高濃度層が形成さ
れ，先の単結晶Ｓｉ層１０８層はそれより低濃度のボロ
ン拡散層１１０となる。以上の連続処理完了後，ウェハ
をエピタキシャル成長装置よりアンロードさせる（図２
（ｄ））。その後，８００℃の高速加熱処理（ＲＴＯ：
Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｏｘｉｄａｔｉｏｎ）に
より，Ｓｉ露出面を１０Å程度熱酸化させる。このＳｉ
表面は，エミッタ，ベース接合端が形成されるところ
で，欠陥のない安定な状態にするために，この熱酸化の
処理が必要となる。
【００４７】次に全面にＣＶＤ酸化膜１１１を４０ｎｍ
程度成膜した後，多結晶Ｓｉを１００ｎｍ程度生成す
る。次に異方性エッチングにより，この多結晶Ｓｉをサ
イドウォール（ＳＷ）状に残存させ，ＳＷ多結晶Ｓｉ１
１２とする。さらに，この開口部に残存するＣＶＤ酸化
膜を異方性エッチングにより除去し，エピタキシャルＳ
ｉ層の表面を露出させる。その後，全面に１Ｅ２１ａｔ
ｏｍｓ／ｃｍ３リンドープのＮ＋型多結晶Ｓｉを２００
ｎｍ生成させた後，エミッタ電極１１４の加工を行い，
最終的な真性ベース１０９と真性エミッタ１１３が形成
される（図２（ｅ））。その後，絶縁膜生成，およびコ
ンタクトホールの形成を経て，配線工程へ進む。
程度成膜した後，多結晶Ｓｉを１００ｎｍ程度生成す
る。次に異方性エッチングにより，この多結晶Ｓｉをサ
イドウォール（ＳＷ）状に残存させ，ＳＷ多結晶Ｓｉ１
１２とする。さらに，この開口部に残存するＣＶＤ酸化
膜を異方性エッチングにより除去し，エピタキシャルＳ
ｉ層の表面を露出させる。その後，全面に１Ｅ２１ａｔ
ｏｍｓ／ｃｍ３リンドープのＮ＋型多結晶Ｓｉを２００
ｎｍ生成させた後，エミッタ電極１１４の加工を行い，
最終的な真性ベース１０９と真性エミッタ１１３が形成
される（図２（ｅ））。その後，絶縁膜生成，およびコ
ンタクトホールの形成を経て，配線工程へ進む。
【００４８】尚，Ｓｉ−Ｇｅ成長前にＮ型Ｓｉエピタキ
シャル成長を行ってもよい。これは基板に直接へテロ成
長させるよりは，バッファ層としてＳｉエピタキシャル
層を入れた方がよいからである。膜厚は１０ｎｍ程度で
よい。また，その直後のＳｉ−Ｇｅ成長時に最初の１０
ｎｍ程度はＧｅ濃度を連続的に増加させるプロファイル
構造にしてもよい。これは特定の界面でのストレス集中
を抑えるためである。
シャル成長を行ってもよい。これは基板に直接へテロ成
長させるよりは，バッファ層としてＳｉエピタキシャル
層を入れた方がよいからである。膜厚は１０ｎｍ程度で
よい。また，その直後のＳｉ−Ｇｅ成長時に最初の１０
ｎｍ程度はＧｅ濃度を連続的に増加させるプロファイル
構造にしてもよい。これは特定の界面でのストレス集中
を抑えるためである。
【００４９】こうして活性領域のベース幅が２５ｎｍ以
下で，ボロンピーク濃度が１Ｅ２０ａｔｏｍｓ／ｃｍ３
程度のダブルポリシリコン型自己整合トランジスタが実
現できることになる。τＦやベース抵抗だけでなく，各
種の寄生容量と寄生抵抗も低減されており，ｆＴｍａｘ
やｆｍａｘが共に１５０ＧＨｚ以上のトランジスタ性能
が得られる。
下で，ボロンピーク濃度が１Ｅ２０ａｔｏｍｓ／ｃｍ３
程度のダブルポリシリコン型自己整合トランジスタが実
現できることになる。τＦやベース抵抗だけでなく，各
種の寄生容量と寄生抵抗も低減されており，ｆＴｍａｘ
やｆｍａｘが共に１５０ＧＨｚ以上のトランジスタ性能
が得られる。
【００５０】さらに以下の２つの理由により，トランジ
スタ性能の高い製造再現性も得られる。まず第１にエミ
ッタ，ベース接合とヘテロ接合が自己整合的に一致でき
るためである。すなわちＳｉとＳｉ−Ｇｅとのヘテロ接
合界面が，このヘテロ界面において偏析するからであ
る。ボロンはＳｉ−Ｇｅ中の方が高い濃度となり，リン
はその逆である。よってキャップＳｉ層表面からボロン
を拡散させていくと，この界面位置で急激にボロン濃度
が増加する。それに対して，より高濃度のリンを同様に
拡散させていくと，ヘテロ界面で急に濃度が低下する。
このことを利用すると，ヘテロ接合位置が正確にＰＮ接
合位置と一致することになる。偏析レベルが大きいほ
ど，より大きな工程上の熱処理バラツキや膜厚バラツキ
を吸収でき，製造再現性を確保するための安定性が高め
られる。
スタ性能の高い製造再現性も得られる。まず第１にエミ
ッタ，ベース接合とヘテロ接合が自己整合的に一致でき
るためである。すなわちＳｉとＳｉ−Ｇｅとのヘテロ接
合界面が，このヘテロ界面において偏析するからであ
る。ボロンはＳｉ−Ｇｅ中の方が高い濃度となり，リン
はその逆である。よってキャップＳｉ層表面からボロン
を拡散させていくと，この界面位置で急激にボロン濃度
が増加する。それに対して，より高濃度のリンを同様に
拡散させていくと，ヘテロ界面で急に濃度が低下する。
このことを利用すると，ヘテロ接合位置が正確にＰＮ接
合位置と一致することになる。偏析レベルが大きいほ
ど，より大きな工程上の熱処理バラツキや膜厚バラツキ
を吸収でき，製造再現性を確保するための安定性が高め
られる。
【００５１】また第２の理由は，Ｓｉ−Ｇｅエピタキシ
ャル成長時にボロンドーピングしたベース層の成長を行
っていない点に起因する。Ｓｉ−Ｇｅのエピタキシャル
成長レートやＧｅ組成は，成長温度やＧｅＨ４流量等の
因子に高い感度を持っている。また選択成長は，ウェハ
内の成長領域のパターン面積比によっても変化する。こ
のような条件下で，成長時に１０ｎｍ程度のベースプロ
ファイルを再現性よく形成することは困難である。この
ため，ベース不純物拡散を表面からの熱拡散とすること
によって，パターン依存もなく，ドーピング領域を安定
に，均一に形成できるようになる。
ャル成長時にボロンドーピングしたベース層の成長を行
っていない点に起因する。Ｓｉ−Ｇｅのエピタキシャル
成長レートやＧｅ組成は，成長温度やＧｅＨ４流量等の
因子に高い感度を持っている。また選択成長は，ウェハ
内の成長領域のパターン面積比によっても変化する。こ
のような条件下で，成長時に１０ｎｍ程度のベースプロ
ファイルを再現性よく形成することは困難である。この
ため，ベース不純物拡散を表面からの熱拡散とすること
によって，パターン依存もなく，ドーピング領域を安定
に，均一に形成できるようになる。
【００５２】さらにＢ２Ｈ６を含んだ高純度水素雰囲気
からのボロン拡散法では，条件設定を最適化すれば，８
００℃以下の温度で極めて急峻で，例えば３０ｎｍ程度
の深さで，表面ボロン濃度が１Ｅ２１ａｔｏｍｓ／ｃｍ
３程度の拡散も十分に行えることが知られている。この
方法での正確にコントロールすべきプロセス因子は，温
度とＢ２Ｈ６分圧のみであるため，Ｓｉ−Ｇｅエピタキ
シャル成長時のボロンドーピングより高い再現性が得ら
れ易い。
からのボロン拡散法では，条件設定を最適化すれば，８
００℃以下の温度で極めて急峻で，例えば３０ｎｍ程度
の深さで，表面ボロン濃度が１Ｅ２１ａｔｏｍｓ／ｃｍ
３程度の拡散も十分に行えることが知られている。この
方法での正確にコントロールすべきプロセス因子は，温
度とＢ２Ｈ６分圧のみであるため，Ｓｉ−Ｇｅエピタキ
シャル成長時のボロンドーピングより高い再現性が得ら
れ易い。
【００５３】（第２の実施の形態）本発明の第２の実施
の形態により形成されたバイポーラトランジスタ活性部
のプロファイル構造を図４に示す。第１の実施の形態と
異なる点は，ベース層をＳｉ−Ｇｅではなくカーボン
（Ｃ）を５Ｅ１９ａｔｏｍｓ／ｃｍ３含んだＳｉ−Ｇｅ
−Ｃ層としたことである。Ｃを添加することにより，ヘ
テロ接合界面での，より高いボロンの偏析が得られる。
の形態により形成されたバイポーラトランジスタ活性部
のプロファイル構造を図４に示す。第１の実施の形態と
異なる点は，ベース層をＳｉ−Ｇｅではなくカーボン
（Ｃ）を５Ｅ１９ａｔｏｍｓ／ｃｍ３含んだＳｉ−Ｇｅ
−Ｃ層としたことである。Ｃを添加することにより，ヘ
テロ接合界面での，より高いボロンの偏析が得られる。
【００５４】偏析現象が起こる理由はいくつかあるが，
主要な要因としては，この不純物の異種材料中での拡散
速度（拡散係数）の違いがあげられる。ボロンの主な拡
散メカニズムは，空孔（Ｖａｃａｎｃｙ）を介した拡散
モデルであるが，大多数のＶａｃａｎｃｙにＣを配置さ
せることができれば，拡散係数は低下する。よって拡散
係数の大きいＳｉと拡散係数の小さいＳｉ−Ｇｅ−Ｃと
の界面でボロンの偏析が発生する。ちなみに６５０℃以
下でエピタキシャル成長を行えば，ほぼ１００％のＣを
Ｖａｃａｎｃｙ位置に配置させることが可能であるとの
報告がある。
主要な要因としては，この不純物の異種材料中での拡散
速度（拡散係数）の違いがあげられる。ボロンの主な拡
散メカニズムは，空孔（Ｖａｃａｎｃｙ）を介した拡散
モデルであるが，大多数のＶａｃａｎｃｙにＣを配置さ
せることができれば，拡散係数は低下する。よって拡散
係数の大きいＳｉと拡散係数の小さいＳｉ−Ｇｅ−Ｃと
の界面でボロンの偏析が発生する。ちなみに６５０℃以
下でエピタキシャル成長を行えば，ほぼ１００％のＣを
Ｖａｃａｎｃｙ位置に配置させることが可能であるとの
報告がある。
【００５５】このような材料間でのボロン拡散は，相対
的にＳｉ中が最も速く，次にＳｉ−Ｇｅで，最も遅いの
がＳｉ−Ｇｅ−Ｃ中である。よって本実施の形態による
Ｃの添加によるＳｉ−Ｇｅ−Ｃ中では，Ｓｉ−Ｇｅ中よ
りもより高いボロンの偏析効果が得られ，エミッタ，ベ
ース接合位置作り込みの安定性がより高められる。さら
にこの効果により，同じエミッタ中ボロン濃度に対し
て，より高いベース中ボロン濃度が実現でき，Ｓｉ−Ｇ
ｅ−Ｃ層内のボロン拡散の抑制効果も加わり，結果的に
より狭く，より高濃度のベース層が実現し，トランジス
タの高速性能がさらに高められる。また，ＢｉＣＭＯＳ
化や素子のバリエーション増加等の要求において問題と
なる熱に対しても，性能劣化を抑えられる。
的にＳｉ中が最も速く，次にＳｉ−Ｇｅで，最も遅いの
がＳｉ−Ｇｅ−Ｃ中である。よって本実施の形態による
Ｃの添加によるＳｉ−Ｇｅ−Ｃ中では，Ｓｉ−Ｇｅ中よ
りもより高いボロンの偏析効果が得られ，エミッタ，ベ
ース接合位置作り込みの安定性がより高められる。さら
にこの効果により，同じエミッタ中ボロン濃度に対し
て，より高いベース中ボロン濃度が実現でき，Ｓｉ−Ｇ
ｅ−Ｃ層内のボロン拡散の抑制効果も加わり，結果的に
より狭く，より高濃度のベース層が実現し，トランジス
タの高速性能がさらに高められる。また，ＢｉＣＭＯＳ
化や素子のバリエーション増加等の要求において問題と
なる熱に対しても，性能劣化を抑えられる。
【００５６】本実施の形態のプロファイル構造を有する
トランジスタの製造方法は，第１の実施の形態で記述し
た製造方法におけるＳｉ−Ｇｅ層形成工程がＳｉ−Ｇｅ
−Ｃ層となることのみ異なるが，その他の工程は全く同
様であり，説明を省略する。
トランジスタの製造方法は，第１の実施の形態で記述し
た製造方法におけるＳｉ−Ｇｅ層形成工程がＳｉ−Ｇｅ
−Ｃ層となることのみ異なるが，その他の工程は全く同
様であり，説明を省略する。
【００５７】（第３の実施の形態）本発明の第３の実施
の形態により形成されたバイポーラトランジスタ活性部
のプロファイル構造を図５に示す。これは第２の実施の
形態のカーボン（Ｃ）プロファイルに傾斜を持たせたも
のである。ベース，コレクタ接合付近で，１Ｅ１９ａｔ
ｏｍｓ／ｃｍ３，エミッタ，ベース接合付近で，５Ｅ２
０ａｔｏｍｓ／ｃｍ ３としている。Ｃ濃度に傾斜を持た
せたことにより，ベース内部に電界が発生し，キャリア
が加速される。Ｓｉのバンドギャップは１．１ｅＶで，
格子定数は５．４Å，Ｃのバンドギャップは５．６ｅＶ
で格子定数は３．６Åである。Ｓｉ中のＣ濃度の増加に
ともない格子定数は狭まり，バンドギャップは広がる。
ストレス緩和状態（立方格子）であるならば，バンドギ
ャップは＋４５ｍｅＶ／Ｃａｒｂｏｎ％，格子定数は−
０．０１８Å／Ｃａｒｂｏｎ％で，第１の実施の形態で
は約４１ｍＶの電位差に相当する。ただし，実際は界面
のストレス緩和を起こさない状態で，結晶構造が四面体
構造なので，この値よりも大きくなる。
の形態により形成されたバイポーラトランジスタ活性部
のプロファイル構造を図５に示す。これは第２の実施の
形態のカーボン（Ｃ）プロファイルに傾斜を持たせたも
のである。ベース，コレクタ接合付近で，１Ｅ１９ａｔ
ｏｍｓ／ｃｍ３，エミッタ，ベース接合付近で，５Ｅ２
０ａｔｏｍｓ／ｃｍ ３としている。Ｃ濃度に傾斜を持た
せたことにより，ベース内部に電界が発生し，キャリア
が加速される。Ｓｉのバンドギャップは１．１ｅＶで，
格子定数は５．４Å，Ｃのバンドギャップは５．６ｅＶ
で格子定数は３．６Åである。Ｓｉ中のＣ濃度の増加に
ともない格子定数は狭まり，バンドギャップは広がる。
ストレス緩和状態（立方格子）であるならば，バンドギ
ャップは＋４５ｍｅＶ／Ｃａｒｂｏｎ％，格子定数は−
０．０１８Å／Ｃａｒｂｏｎ％で，第１の実施の形態で
は約４１ｍＶの電位差に相当する。ただし，実際は界面
のストレス緩和を起こさない状態で，結晶構造が四面体
構造なので，この値よりも大きくなる。
【００５８】このような内部電界をＧｅではなくＣで行
っている最大のメリットは，工程上の安定性を高めるこ
とにある。すなわち，Ｓｉ−Ｇｅ層の成長レートはＧｅ
のソースガスであるＧｅＨ４流量依存が極めて高いた
め，濃度増加に伴い成長レートは急速に大きくなる。ま
た成長温度等に関しても敏感である。この結果，精度良
くベースプロファイルを形成するには，プロセスパラメ
ータの高い再現性や安定性が要求される。これに対し
て，ＣのソースガスであるＳｉＣＨ６は，成長レートへ
の影響が無視できる程小さい。結果的にはプロセス再現
性を高めた上で，傾斜Ｇｅと同様な内部電界によるキャ
リアの加速効果が得られる。
っている最大のメリットは，工程上の安定性を高めるこ
とにある。すなわち，Ｓｉ−Ｇｅ層の成長レートはＧｅ
のソースガスであるＧｅＨ４流量依存が極めて高いた
め，濃度増加に伴い成長レートは急速に大きくなる。ま
た成長温度等に関しても敏感である。この結果，精度良
くベースプロファイルを形成するには，プロセスパラメ
ータの高い再現性や安定性が要求される。これに対し
て，ＣのソースガスであるＳｉＣＨ６は，成長レートへ
の影響が無視できる程小さい。結果的にはプロセス再現
性を高めた上で，傾斜Ｇｅと同様な内部電界によるキャ
リアの加速効果が得られる。
【００５９】本実施の形態のプロファイル構造を有する
トランジスタの製造方法は，第２の実施の形態で記述し
た製造方法のＳｉ−Ｇｅ−Ｃにおいて，Ｃの濃度に勾配
を持たせたプロファイル構造であること以外，その他の
工程は全く同様である。
トランジスタの製造方法は，第２の実施の形態で記述し
た製造方法のＳｉ−Ｇｅ−Ｃにおいて，Ｃの濃度に勾配
を持たせたプロファイル構造であること以外，その他の
工程は全く同様である。
【００６０】（第４の実施の形態）本発明の第４の実施
の形態により形成されたバイポーラトランジスタ活性部
のプロファイル構造を図６に示す。これは第２や第３の
実施の形態におけるカーボン（Ｃ）濃度をＳｉ−Ｇｅ−
Ｃ層の表面で急速に増加させたプロファイル構造を有し
たものである。ＳｉとＳｉ−Ｇｅ−Ｃ界面でのＣ濃度を
１．５％とし，深さ方向に５ｎｍ程度の範囲で０．１％
から連続的に増加させている。
の形態により形成されたバイポーラトランジスタ活性部
のプロファイル構造を図６に示す。これは第２や第３の
実施の形態におけるカーボン（Ｃ）濃度をＳｉ−Ｇｅ−
Ｃ層の表面で急速に増加させたプロファイル構造を有し
たものである。ＳｉとＳｉ−Ｇｅ−Ｃ界面でのＣ濃度を
１．５％とし，深さ方向に５ｎｍ程度の範囲で０．１％
から連続的に増加させている。
【００６１】Ｓｉ層とＳｉ−Ｇｅ−Ｃ層界面でのボロン
の偏析効果を利用している場合，この界面では格子定数
のミスマッチによるストレスが発生し，部分的に結合が
切れストレス緩和を起こす可能性がある。これは結晶欠
陥となるばかりではなく，信頼性上の特性変動に結びつ
くことが懸念される。このため，この界面での格子定数
のミスマッチを極力抑えることが有効な解決策となる。
例えばＧｅ組成比１５％では，０．０３Å程度の格子定
数ミスマッチが発生するが，この領域でのＣ濃度を１．
６７％とすると格子定数はマッチし，ストレスは発生し
ない。このＣ組成比をＳｉ−Ｇｅ−Ｃ表面層近傍で連続
的に変化させることで，ストレスを平面でなく立体で緩
和でき，ストレス集中が抑えられる効果が得られる。
の偏析効果を利用している場合，この界面では格子定数
のミスマッチによるストレスが発生し，部分的に結合が
切れストレス緩和を起こす可能性がある。これは結晶欠
陥となるばかりではなく，信頼性上の特性変動に結びつ
くことが懸念される。このため，この界面での格子定数
のミスマッチを極力抑えることが有効な解決策となる。
例えばＧｅ組成比１５％では，０．０３Å程度の格子定
数ミスマッチが発生するが，この領域でのＣ濃度を１．
６７％とすると格子定数はマッチし，ストレスは発生し
ない。このＣ組成比をＳｉ−Ｇｅ−Ｃ表面層近傍で連続
的に変化させることで，ストレスを平面でなく立体で緩
和でき，ストレス集中が抑えられる効果が得られる。
【００６２】ところで，単にミスマッチを緩和する方法
として，従来ではＧｅ組成を接合付近で連続的に変化さ
せる方法が取られていた。しかし一連の本実施の形態で
は，ヘテロ接合界面での偏析現象を利用しているため，
この方法は選択できない。ただし，Ｃ組成を増加させる
ことによって，格子定数不整合を連続的に抑えることが
でき，さらに偏析効果を高められる。
として，従来ではＧｅ組成を接合付近で連続的に変化さ
せる方法が取られていた。しかし一連の本実施の形態で
は，ヘテロ接合界面での偏析現象を利用しているため，
この方法は選択できない。ただし，Ｃ組成を増加させる
ことによって，格子定数不整合を連続的に抑えることが
でき，さらに偏析効果を高められる。
【００６３】本実施の形態のプロファイル構造を有する
トランジスタの製造方法は，第３の実施の形態で記述し
た製造方法のＳｉ−Ｇｅ−Ｃにおいて，Ｃ濃度をＳｉ−
Ｇｅ−Ｃ層の表面で急速に増加させたプロファイルで構
造にすること以外，その他の工程は全く同様である。
トランジスタの製造方法は，第３の実施の形態で記述し
た製造方法のＳｉ−Ｇｅ−Ｃにおいて，Ｃ濃度をＳｉ−
Ｇｅ−Ｃ層の表面で急速に増加させたプロファイルで構
造にすること以外，その他の工程は全く同様である。
【００６４】（第５の実施の形態）第５の実施の形態
は，第１〜第４の実施の形態における高濃度ベース層形
成のためのＢ２Ｈ６／Ｈ２雰囲気からの拡散工程におい
て，拡散後に，約８００℃，２０分間のアニール処理を
追加したものである。シミュレーション上のアニール前
後のボロン濃度プロファイルを図７（ａ），（ｂ）に示
した。アニール後の表面ボロン濃度が下がっているのが
確認できる。
は，第１〜第４の実施の形態における高濃度ベース層形
成のためのＢ２Ｈ６／Ｈ２雰囲気からの拡散工程におい
て，拡散後に，約８００℃，２０分間のアニール処理を
追加したものである。シミュレーション上のアニール前
後のボロン濃度プロファイルを図７（ａ），（ｂ）に示
した。アニール後の表面ボロン濃度が下がっているのが
確認できる。
【００６５】Ｂ２Ｈ６／Ｈ２雰囲気からの拡散では，最
表面にＳｉＢ３が形成されてしまうことがある。最表面
はボロン濃度が極めて高くなるため，ボロン濃度が最終
的にリン濃度より高くなってしまうことが懸念され，そ
うなれば正常なトランジスタ動作が望めない。そこで，
本実施の形態では，ボロン拡散直後にアニールを行い，
表面濃度を低下させている。
表面にＳｉＢ３が形成されてしまうことがある。最表面
はボロン濃度が極めて高くなるため，ボロン濃度が最終
的にリン濃度より高くなってしまうことが懸念され，そ
うなれば正常なトランジスタ動作が望めない。そこで，
本実施の形態では，ボロン拡散直後にアニールを行い，
表面濃度を低下させている。
【００６６】（第６の実施の形態）第６の実施の形態
も，第５の実施の形態同様，Ｂ２Ｈ６／Ｈ２雰囲気から
の拡散で，最表面領域のボロン濃度がリン濃度より高く
なってしまうことを防ぐための処置を行う。Ｂ２Ｈ６拡
散工程後，キャリアガスとＨＣｌ雰囲気にて，キャップ
Ｓｉの最表面層を５ｎｍ程度エッチングする。ただしキ
ャップＳｉのエピ厚は１５ｎｍであるとする。エッチン
グ前後のボロン濃度シミュレーション結果を図８
（ａ），（ｂ）に示した。
も，第５の実施の形態同様，Ｂ２Ｈ６／Ｈ２雰囲気から
の拡散で，最表面領域のボロン濃度がリン濃度より高く
なってしまうことを防ぐための処置を行う。Ｂ２Ｈ６拡
散工程後，キャリアガスとＨＣｌ雰囲気にて，キャップ
Ｓｉの最表面層を５ｎｍ程度エッチングする。ただしキ
ャップＳｉのエピ厚は１５ｎｍであるとする。エッチン
グ前後のボロン濃度シミュレーション結果を図８
（ａ），（ｂ）に示した。
【００６７】本実施の形態では，最表面の高濃度領域を
層成長を行う装置内で連続処理にて除去できるので，不
要なボロンの拡散源を除去するとともに，エミッタ中の
リン濃度優位性を高められる。またＨＣｌ分圧調整によ
りエッチングレートもコントロールできるため，短時間
での処理が可能である。
層成長を行う装置内で連続処理にて除去できるので，不
要なボロンの拡散源を除去するとともに，エミッタ中の
リン濃度優位性を高められる。またＨＣｌ分圧調整によ
りエッチングレートもコントロールできるため，短時間
での処理が可能である。
【００６８】（第７の実施の形態）第７の実施の形態
も，第５，第６の実施の形態同様，Ｂ２Ｈ６／Ｈ２雰囲
気からの拡散で，最表面領域のボロン濃度がリン濃度よ
り高くなってしまうことを防ぐための処置を行う。ま
ず，Ｂ２Ｈ６拡散工程後に，例えば，約７５０℃の酸素
中で表面を３ｎｍ程度酸化させる方法を用いて薄い犠牲
酸化膜を生成する。その後，希釈ＨＦにて，先の犠牲酸
化膜をエッチングすることにより，表面高濃度領域を除
去する。シミュレーション上の，ボロン拡散後と，エミ
ッタ電極形成後とのボロン濃度プロファイルをそれぞれ
図９（ａ），（ｂ）に示す。
も，第５，第６の実施の形態同様，Ｂ２Ｈ６／Ｈ２雰囲
気からの拡散で，最表面領域のボロン濃度がリン濃度よ
り高くなってしまうことを防ぐための処置を行う。ま
ず，Ｂ２Ｈ６拡散工程後に，例えば，約７５０℃の酸素
中で表面を３ｎｍ程度酸化させる方法を用いて薄い犠牲
酸化膜を生成する。その後，希釈ＨＦにて，先の犠牲酸
化膜をエッチングすることにより，表面高濃度領域を除
去する。シミュレーション上の，ボロン拡散後と，エミ
ッタ電極形成後とのボロン濃度プロファイルをそれぞれ
図９（ａ），（ｂ）に示す。
【００６９】本実施の形態では，Ｂ２Ｈ６拡散工程後，
ＳｉＢ３が形成されている最表面領域を熱処理により酸
化させ犠牲酸化膜とし，その犠牲酸化膜をエッチングに
より除去している。本実施の形態の場合，犠牲酸化膜厚
を正確に制御できるため，再現性がよく表面高濃度領域
を除去することができる。
ＳｉＢ３が形成されている最表面領域を熱処理により酸
化させ犠牲酸化膜とし，その犠牲酸化膜をエッチングに
より除去している。本実施の形態の場合，犠牲酸化膜厚
を正確に制御できるため，再現性がよく表面高濃度領域
を除去することができる。
【００７０】（第８の実施の形態）第８の実施の形態に
ついて，工程断面図を図１０に示す。本実施の形態は，
第１〜第７までの実施の形態におけるベースリンク部の
形成法に改善を加えるものである。まず，Ｓｉ窒化膜の
サイドウォールを形成するまでは，第１の実施の形態の
製造方法と同様である。次に，Ｓｉ基板上に，Ｎ型エピ
タキシャルＳｉ１００１を５０ｎｍ成長する。この時，
多結晶ベース電極の露出部からもＰ型多結晶Ｓｉ１００
２が成長して，Ｎ型エピタキシャルＳｉ１００１とリン
クしている（図１０（ａ））。この状態で，９００℃，
５分程度エピタキシャル成長装置中で，アニール処理を
行い，リンク部からリンク部と接する基板表面までを，
Ｐ型リンクベース拡散層１００３にする（図１０
（ｂ））。
ついて，工程断面図を図１０に示す。本実施の形態は，
第１〜第７までの実施の形態におけるベースリンク部の
形成法に改善を加えるものである。まず，Ｓｉ窒化膜の
サイドウォールを形成するまでは，第１の実施の形態の
製造方法と同様である。次に，Ｓｉ基板上に，Ｎ型エピ
タキシャルＳｉ１００１を５０ｎｍ成長する。この時，
多結晶ベース電極の露出部からもＰ型多結晶Ｓｉ１００
２が成長して，Ｎ型エピタキシャルＳｉ１００１とリン
クしている（図１０（ａ））。この状態で，９００℃，
５分程度エピタキシャル成長装置中で，アニール処理を
行い，リンク部からリンク部と接する基板表面までを，
Ｐ型リンクベース拡散層１００３にする（図１０
（ｂ））。
【００７１】次に降温させた後，Ｓｉ−Ｇｅ（または，
Ｓｉ−Ｇｅ−Ｃ）Ｎ型エピタキシャル層１００４を３０
０Å成長させる（図１０（ｃ））。さらに連続して，キ
ャップＳｉエピタキシャル層１００５の成長を行う。そ
の後の工程は第１の実施の形態と同様で，ボロンの拡散
により，活性ベース１００６ができ，Ｓｉ−Ｇｅ（また
は，Ｓｉ−Ｇｅ−Ｃ）Ｎ型エピタキシャル層１００４も
Ｐ型Ｓｉ−Ｇｅ（または，Ｓｉ−Ｇｅ−Ｃ）層１００７
に変化する（図１０（ｄ））。こうしてＰ型リンクベー
ス拡散層１００３を確実に高濃度のＰ型領域とすること
ができるので，この部分に起因するベース抵抗が低減す
る。またコレクタ，ベース接合がすべてＳｉ基板領域内
に形成できるので，逆特性も含めて良好なトランジスタ
のＤＣ特性が得られる。
Ｓｉ−Ｇｅ−Ｃ）Ｎ型エピタキシャル層１００４を３０
０Å成長させる（図１０（ｃ））。さらに連続して，キ
ャップＳｉエピタキシャル層１００５の成長を行う。そ
の後の工程は第１の実施の形態と同様で，ボロンの拡散
により，活性ベース１００６ができ，Ｓｉ−Ｇｅ（また
は，Ｓｉ−Ｇｅ−Ｃ）Ｎ型エピタキシャル層１００４も
Ｐ型Ｓｉ−Ｇｅ（または，Ｓｉ−Ｇｅ−Ｃ）層１００７
に変化する（図１０（ｄ））。こうしてＰ型リンクベー
ス拡散層１００３を確実に高濃度のＰ型領域とすること
ができるので，この部分に起因するベース抵抗が低減す
る。またコレクタ，ベース接合がすべてＳｉ基板領域内
に形成できるので，逆特性も含めて良好なトランジスタ
のＤＣ特性が得られる。
【００７２】（第９の実施の形態）第９の実施の形態に
ついて，工程断面図を図１１に示す。第８の実施の形態
と同じく，ベースリンク部のプロファイル構造を最適化
するものである。ウェハは面方位（１００）でなく，Ｓ
ｉ（１１１）１１０１基板を用いる。第１の実施の形態
と同様の方法で図１１（ａ）に示す構造を形成する。次
に，Ｓｉ（１１１）基板１１０１上に減圧（ＬＰ）ＣＶ
Ｄ法により多結晶シリコンを１００ｎｍ生成した後，約
８５０℃で数分間アニールする。
ついて，工程断面図を図１１に示す。第８の実施の形態
と同じく，ベースリンク部のプロファイル構造を最適化
するものである。ウェハは面方位（１００）でなく，Ｓ
ｉ（１１１）１１０１基板を用いる。第１の実施の形態
と同様の方法で図１１（ａ）に示す構造を形成する。次
に，Ｓｉ（１１１）基板１１０１上に減圧（ＬＰ）ＣＶ
Ｄ法により多結晶シリコンを１００ｎｍ生成した後，約
８５０℃で数分間アニールする。
【００７３】その後，（１１１）面に対する高い選択性
を利用して，約５０℃強の水酸化カリウム水溶液（ＫＯ
Ｈ）中にて多結晶シリコン層を除去する。この時，多結
晶ベース電極となるＰ＋型多結晶Ｓｉ層１０３からの拡
散により，基板とベース電極との多結晶Ｓｉリンク部１
１０２を残すようにする。このとき，Ｓｉ（１１１）１
１０１基板表面にもボロンの拡散領域１１０３が形成さ
れる（図１１（ｂ））。以降の工程は，第１の実施の形
態と同様で，Ｓｉ−Ｇｅ（または，Ｓｉ−Ｇｅ−Ｃ）Ｎ
型エピタキシャル層１１０４表面に活性ベース１１０５
となるボロン層が形成され，その上に，ボロン拡散され
たキャップＳｉ層１１０６が形成されている。ただしこ
の時，単結晶へのボロンの拡散領域１１０７も形成され
る（図１１（ｃ））。
を利用して，約５０℃強の水酸化カリウム水溶液（ＫＯ
Ｈ）中にて多結晶シリコン層を除去する。この時，多結
晶ベース電極となるＰ＋型多結晶Ｓｉ層１０３からの拡
散により，基板とベース電極との多結晶Ｓｉリンク部１
１０２を残すようにする。このとき，Ｓｉ（１１１）１
１０１基板表面にもボロンの拡散領域１１０３が形成さ
れる（図１１（ｂ））。以降の工程は，第１の実施の形
態と同様で，Ｓｉ−Ｇｅ（または，Ｓｉ−Ｇｅ−Ｃ）Ｎ
型エピタキシャル層１１０４表面に活性ベース１１０５
となるボロン層が形成され，その上に，ボロン拡散され
たキャップＳｉ層１１０６が形成されている。ただしこ
の時，単結晶へのボロンの拡散領域１１０７も形成され
る（図１１（ｃ））。
【００７４】こうして，第８の実施の形態同様，ベース
リンク部を高濃度のＰ型にすることができ，ベース抵抗
を低減できる。さらに，リンク部のアニールを活性ベー
ス部の影響をまったく考慮せずに行うことができる。こ
の部分のプロファイル構造は，トランジスタの接合リー
クに影響するだけでなく，真性ベース以外の外部ベース
部の抵抗成分としてＡＣ特性へ影響する。接合容量が増
加するが，可能な範囲で深く広く拡散させた方が抵抗値
は下がる。
リンク部を高濃度のＰ型にすることができ，ベース抵抗
を低減できる。さらに，リンク部のアニールを活性ベー
ス部の影響をまったく考慮せずに行うことができる。こ
の部分のプロファイル構造は，トランジスタの接合リー
クに影響するだけでなく，真性ベース以外の外部ベース
部の抵抗成分としてＡＣ特性へ影響する。接合容量が増
加するが，可能な範囲で深く広く拡散させた方が抵抗値
は下がる。
【００７５】（第１０の実施の形態）第１０の実施の形
態について，工程断面図を図１１に示す。まず，Ｓｉ窒
化膜のサイドウォールがない，図１２（ａ）の構造を形
成する。次に，前処理を行った後，エピタキシャルリア
クタ内の高純度水素雰囲気中にて９００℃，５分程度の
アニール処理を行った後，約８００℃にて，Ｎ型のＳｉ
エピタキシャル層を３０ｎｍ，Ｎ型のＳｉ−Ｇｅ層（ま
たはＳｉ−Ｇｅ−Ｃ層）１２０１を４０ｎｍを順次成長
させる。この時，多結晶ベース電極の露出部からもベー
スリンク部拡散層１２０２が成長して，基板とリンクす
る（図１２（ｂ））。
態について，工程断面図を図１１に示す。まず，Ｓｉ窒
化膜のサイドウォールがない，図１２（ａ）の構造を形
成する。次に，前処理を行った後，エピタキシャルリア
クタ内の高純度水素雰囲気中にて９００℃，５分程度の
アニール処理を行った後，約８００℃にて，Ｎ型のＳｉ
エピタキシャル層を３０ｎｍ，Ｎ型のＳｉ−Ｇｅ層（ま
たはＳｉ−Ｇｅ−Ｃ層）１２０１を４０ｎｍを順次成長
させる。この時，多結晶ベース電極の露出部からもベー
スリンク部拡散層１２０２が成長して，基板とリンクす
る（図１２（ｂ））。
【００７６】次に約８００℃もしくは約８５０℃まで昇
温した後，数分〜数１０分程度のアニールを行い，リン
ク部から基板にかけてボロン拡散を十分に行わせる。そ
の後，キャップＳｉ層１２０３のエピタキシャル成長を
行ったのが図１２（ｃ）である。第１の実施の形態同様
に，Ｂ２Ｈ６／Ｈ２雰囲気からの拡散で，活性ベース層
１２０４を形成する。この時，キャップＳｉ層１２０３
はＰ型Ｓｉ層１２０５となる（図１２（ｄ））。
温した後，数分〜数１０分程度のアニールを行い，リン
ク部から基板にかけてボロン拡散を十分に行わせる。そ
の後，キャップＳｉ層１２０３のエピタキシャル成長を
行ったのが図１２（ｃ）である。第１の実施の形態同様
に，Ｂ２Ｈ６／Ｈ２雰囲気からの拡散で，活性ベース層
１２０４を形成する。この時，キャップＳｉ層１２０３
はＰ型Ｓｉ層１２０５となる（図１２（ｄ））。
【００７７】第９までの実施の形態では，ボロンドープ
多結晶Ｓｉの側壁にＳｉ窒化膜が存在しているため，こ
の窒化膜底面部が完全に埋め込まれてしまった後は，選
択成長はＳｉ窒化膜サイドウォールにその端部を有した
状態で，進んでいくことになる。Ｓｉ−Ｇｅ（またはＳ
ｉ−Ｇｅ−Ｃ層）の熱酸化膜に対する相対膜厚が厚くな
ると，その段階でこのような状況になる。その場合キャ
ップＳｉを成長させ，表面からボロンの気相拡散を行う
と，エミッタ，ベース接合の周辺端部が，Ｓｉ窒化膜と
選択成長領域の界面に形成される可能性がある。このよ
うな場合では良好なエミッタ，ベース接合特性が得られ
なくなってしまう。このような状況に陥るのは，熱酸化
膜のＳｉ−Ｇｅ層もしくは，Ｓｉ−Ｇｅ−Ｃ層に対する
相対膜厚を薄く設定した時である。しかしサイドウォー
ルのない状態で選択成長を行うと，エミッタ，ベース接
合が，そのような界面に形成されないため，熱酸化膜厚
みと選択エピタキシャル成長膜厚みとの律速関係が基本
的になくなり，素子設計の自由度が上がる。
多結晶Ｓｉの側壁にＳｉ窒化膜が存在しているため，こ
の窒化膜底面部が完全に埋め込まれてしまった後は，選
択成長はＳｉ窒化膜サイドウォールにその端部を有した
状態で，進んでいくことになる。Ｓｉ−Ｇｅ（またはＳ
ｉ−Ｇｅ−Ｃ層）の熱酸化膜に対する相対膜厚が厚くな
ると，その段階でこのような状況になる。その場合キャ
ップＳｉを成長させ，表面からボロンの気相拡散を行う
と，エミッタ，ベース接合の周辺端部が，Ｓｉ窒化膜と
選択成長領域の界面に形成される可能性がある。このよ
うな場合では良好なエミッタ，ベース接合特性が得られ
なくなってしまう。このような状況に陥るのは，熱酸化
膜のＳｉ−Ｇｅ層もしくは，Ｓｉ−Ｇｅ−Ｃ層に対する
相対膜厚を薄く設定した時である。しかしサイドウォー
ルのない状態で選択成長を行うと，エミッタ，ベース接
合が，そのような界面に形成されないため，熱酸化膜厚
みと選択エピタキシャル成長膜厚みとの律速関係が基本
的になくなり，素子設計の自由度が上がる。
【００７８】（第１１の実施の形態）第１１の実施の形
態について，工程断面図を図１３に示す。Ｓｉ−Ｇｅ層
（またはＳｉ−Ｇｅ−Ｃ層）１３０１とキャップＳｉ層
１３０２のエピタキシャル成長までは，第１の実施の形
態と同じである（図１３（ａ））。次に，プロテクト酸
化膜１３０４を約３０ｎｍ被着してから，低エネルギー
のイオン注入装置にて，イオン種１１Ｂ＋，注入エネル
ギー５００ｅＶ，ドーズ量２Ｅ１５ａｔｏｍｓ／ｃｍ２
の条件にてボロンの注入を行う（図１３（ｂ））。
態について，工程断面図を図１３に示す。Ｓｉ−Ｇｅ層
（またはＳｉ−Ｇｅ−Ｃ層）１３０１とキャップＳｉ層
１３０２のエピタキシャル成長までは，第１の実施の形
態と同じである（図１３（ａ））。次に，プロテクト酸
化膜１３０４を約３０ｎｍ被着してから，低エネルギー
のイオン注入装置にて，イオン種１１Ｂ＋，注入エネル
ギー５００ｅＶ，ドーズ量２Ｅ１５ａｔｏｍｓ／ｃｍ２
の条件にてボロンの注入を行う（図１３（ｂ））。
【００７９】その後，注入層の活性化のため，約９５０
℃，３０秒にてアニール処理を行い，ボロンの偏析によ
る活性ベース層１３０５がＳｉ−Ｇｅ層（またはＳｉ−
Ｇｅ−Ｃ層）表面に形成され，キャップＳｉ層１３０２
は，ボロンがドープされＰ型Ｓｉ層１３０６となる（図
１３（ｃ））。この工程を用いた通常のＳｉ（１００）
基板のベース層のプロファイルは，表面ボロン濃度は２
Ｅ２０ａｔｏｍｓ／ｃｍ３で，濃度が１Ｅ１７ａｔｏｍ
ｓ／ｃｍ３になるまでの深さは，約３０ｎｍの厚さに形
成されている。
℃，３０秒にてアニール処理を行い，ボロンの偏析によ
る活性ベース層１３０５がＳｉ−Ｇｅ層（またはＳｉ−
Ｇｅ−Ｃ層）表面に形成され，キャップＳｉ層１３０２
は，ボロンがドープされＰ型Ｓｉ層１３０６となる（図
１３（ｃ））。この工程を用いた通常のＳｉ（１００）
基板のベース層のプロファイルは，表面ボロン濃度は２
Ｅ２０ａｔｏｍｓ／ｃｍ３で，濃度が１Ｅ１７ａｔｏｍ
ｓ／ｃｍ３になるまでの深さは，約３０ｎｍの厚さに形
成されている。
【００８０】こうしてイオン注入法によっても，偏析現
象によりキャップＳｉ層よりもボロン濃度が高い真性ベ
ース層１３０２がＳｉ−Ｇｅ層（またはＳｉ−Ｇｅ−Ｃ
層）表面部に形成される。本実施の形態では，拡散法で
はなく，イオン注入法を用いてボロンのドーピングを行
っているため，高精度のプロセスコントロールができ，
プロファイルの精密制御，また，再現性を高くできる。
象によりキャップＳｉ層よりもボロン濃度が高い真性ベ
ース層１３０２がＳｉ−Ｇｅ層（またはＳｉ−Ｇｅ−Ｃ
層）表面部に形成される。本実施の形態では，拡散法で
はなく，イオン注入法を用いてボロンのドーピングを行
っているため，高精度のプロセスコントロールができ，
プロファイルの精密制御，また，再現性を高くできる。
【００８１】（第１２の実施の形態）第１２の実施の形
態においては，Ｓｉ−Ｇｅ層（またはＳｉ−Ｇｅ−Ｃ
層）をエピタキシャル成長後，Ｂ２Ｈ６／Ｈ２雰囲気か
らのボロン拡散を行う。この時，最表面にＳｉＨ３層が
形成されないように，Ｂ２Ｈ６分圧を制御する。その後
キャップＳｉ層のエピタキシャル成長を行う。その後，
第１の実施の形態同様にリンドープの多結晶Ｓｉを成長
させた後，ＲＴＡ処理によりリン拡散を行い活性エミッ
タ領域の形成を行う。シミュレーション上での拡散後と
活性エミッタ領域の形成後とのボロン濃度プロファイル
をそれぞれ図１４（ａ），（ｂ）に示す。
態においては，Ｓｉ−Ｇｅ層（またはＳｉ−Ｇｅ−Ｃ
層）をエピタキシャル成長後，Ｂ２Ｈ６／Ｈ２雰囲気か
らのボロン拡散を行う。この時，最表面にＳｉＨ３層が
形成されないように，Ｂ２Ｈ６分圧を制御する。その後
キャップＳｉ層のエピタキシャル成長を行う。その後，
第１の実施の形態同様にリンドープの多結晶Ｓｉを成長
させた後，ＲＴＡ処理によりリン拡散を行い活性エミッ
タ領域の形成を行う。シミュレーション上での拡散後と
活性エミッタ領域の形成後とのボロン濃度プロファイル
をそれぞれ図１４（ａ），（ｂ）に示す。
【００８２】本実施の形態では，ＳｉＨ３層が形成され
ないようにＢ２Ｈ６分圧を制御しながら，かつピーク濃
度を２Ｅ２０ａｔｏｍｓ／ｃｍ３程度に正確に制御する
ことが，容易ではないが，最終ベース幅を極めて薄く形
成することができる。
ないようにＢ２Ｈ６分圧を制御しながら，かつピーク濃
度を２Ｅ２０ａｔｏｍｓ／ｃｍ３程度に正確に制御する
ことが，容易ではないが，最終ベース幅を極めて薄く形
成することができる。
【００８３】（第１３の実施の形態）第１３の実施の形
態においては，Ｓｉ−Ｇｅ層（またはＳｉ−Ｇｅ−Ｃ
層）をエピタキシャル成長後，連続してボロン濃度２Ｅ
１９ａｔｏｍｓ／ｃｍ３のＰ型キャップＳｉエピタキシ
ャル層を例えば１００Å成長させる。さらに連続的に８
００℃で３０分間，水素雰囲気下でのアニールを行い，
Ｓｉ−Ｇｅ層（またはＳｉ−Ｇｅ−Ｃ層）表面層へボロ
ンを拡散させる。この時，偏析によりキャップＳｉ層の
ボロン濃度は低下し，Ｓｉ−Ｇｅ層（またはＳｉ−Ｇｅ
−Ｃ層）界面のボロン濃度の方が高くなる。シミュレー
ション上でのアニール前後のボロン濃度プロファイルを
それぞれ図１５（ａ），（ｂ）に示す。その後は，最終
的にリンドープされた多結晶Ｓｉからの拡散によりエミ
ッタの形成を行う。
態においては，Ｓｉ−Ｇｅ層（またはＳｉ−Ｇｅ−Ｃ
層）をエピタキシャル成長後，連続してボロン濃度２Ｅ
１９ａｔｏｍｓ／ｃｍ３のＰ型キャップＳｉエピタキシ
ャル層を例えば１００Å成長させる。さらに連続的に８
００℃で３０分間，水素雰囲気下でのアニールを行い，
Ｓｉ−Ｇｅ層（またはＳｉ−Ｇｅ−Ｃ層）表面層へボロ
ンを拡散させる。この時，偏析によりキャップＳｉ層の
ボロン濃度は低下し，Ｓｉ−Ｇｅ層（またはＳｉ−Ｇｅ
−Ｃ層）界面のボロン濃度の方が高くなる。シミュレー
ション上でのアニール前後のボロン濃度プロファイルを
それぞれ図１５（ａ），（ｂ）に示す。その後は，最終
的にリンドープされた多結晶Ｓｉからの拡散によりエミ
ッタの形成を行う。
【００８４】図１６（ａ），（ｂ）には，本実施の形態
を用いて，Ｓｉ−Ｇｅ−Ｃ層をエピタキシャル成長後，
ボロン濃度約２Ｅ１９ａｔｏｍｓ／ｃｍ３のＰ型キャッ
プＳｉエピタキシャル層を２００Å成長させてからアニ
ールを行って実際に製作したトランジスタを，ＳＩＭＳ
（二次イオン質量分析：試料中の微量不純物元素を深さ
方向に分析）を用いて，アニール前後それぞれについて
分析した結果を示している。これによると，先のシミュ
レーションとほぼ同様の結果が得られている。
を用いて，Ｓｉ−Ｇｅ−Ｃ層をエピタキシャル成長後，
ボロン濃度約２Ｅ１９ａｔｏｍｓ／ｃｍ３のＰ型キャッ
プＳｉエピタキシャル層を２００Å成長させてからアニ
ールを行って実際に製作したトランジスタを，ＳＩＭＳ
（二次イオン質量分析：試料中の微量不純物元素を深さ
方向に分析）を用いて，アニール前後それぞれについて
分析した結果を示している。これによると，先のシミュ
レーションとほぼ同様の結果が得られている。
【００８５】本実施の形態では，Ｂ２Ｈ６／Ｈ２雰囲気
からのボロン拡散は行わず，キャップＳｉ層に高濃度ボ
ロンをドープしてエピタキシャル成長させ，アニール処
理による偏析現象により，極めて薄い１０ｎｍ程度のベ
ース幅で，ピークキャリア濃度は１Ｅ２０ａｔｏｍｓ／
ｃｍ３を超える高濃度のベース層を得るものである。拡
散法を用いないことにより，最表面にＳｉＢ３が形成さ
れることもない。
からのボロン拡散は行わず，キャップＳｉ層に高濃度ボ
ロンをドープしてエピタキシャル成長させ，アニール処
理による偏析現象により，極めて薄い１０ｎｍ程度のベ
ース幅で，ピークキャリア濃度は１Ｅ２０ａｔｏｍｓ／
ｃｍ３を超える高濃度のベース層を得るものである。拡
散法を用いないことにより，最表面にＳｉＢ３が形成さ
れることもない。
【００８６】（第１４の実施の形態）第１４の実施の形
態における工程断面図を図１７に示す。第１の実施の形
態と同様に，Ｂ２Ｈ６／Ｈ２雰囲気からのボロン拡散を
行い，真性ベース部への初期のドーピングが完了した工
程断面図を１７（ａ）に示す。ここで１６０１はＮ型エ
ピタキシャルＳｉ層，１６０２は熱酸化膜，１６０３は
Ｐ＋型多結晶Ｓｉ，１６０４はＳｉ窒化膜，１６０５は
Ｓｉ窒化膜ＳＷ，１６０６はＮ型Ｓｉ−Ｇｅ（またはＳ
ｉ−Ｇｅ−Ｃ）エピタキシャル成長層，１６０７はＳｉ
−Ｇｅ（またはＳｉ−Ｇｅ−Ｃ）リンクベース拡散層，
１６０８は活性ベース層，そして１６０９はＳｉエピタ
キシャル層とする。
態における工程断面図を図１７に示す。第１の実施の形
態と同様に，Ｂ２Ｈ６／Ｈ２雰囲気からのボロン拡散を
行い，真性ベース部への初期のドーピングが完了した工
程断面図を１７（ａ）に示す。ここで１６０１はＮ型エ
ピタキシャルＳｉ層，１６０２は熱酸化膜，１６０３は
Ｐ＋型多結晶Ｓｉ，１６０４はＳｉ窒化膜，１６０５は
Ｓｉ窒化膜ＳＷ，１６０６はＮ型Ｓｉ−Ｇｅ（またはＳ
ｉ−Ｇｅ−Ｃ）エピタキシャル成長層，１６０７はＳｉ
−Ｇｅ（またはＳｉ−Ｇｅ−Ｃ）リンクベース拡散層，
１６０８は活性ベース層，そして１６０９はＳｉエピタ
キシャル層とする。
【００８７】次に低温での極薄酸化を行った後，ＣＶＤ
酸化膜１６１０とＣＶＤ多結晶Ｓｉ１６１１を連続的に
生成し，異方性エッチングにて多結晶Ｓｉ層１６１１を
エッチングし，ＳＷ状に残存させる。次にこの残存した
ＳＷ状多結晶Ｓｉをマスクにして，ＣＶＤ酸化膜をエッ
チングして，Ｓｉエピタキシャル層１６０９を露出させ
る。次にエピタキシャル成長装置にて８００℃，ＨＣｌ
濃度１０００ｐｐｍの水素雰囲気中で，Ｓｉエッチング
を行う。これにより約８ｎｍ程度のエッチングを行い，
除去領域１６１３を形成する（図１７（ｂ））。その後
は，連続的にリン濃度１Ｅ１９ａｔｏｍｓ／ｃｍ３でＳ
ｉエピタキシャル成長を行い，除去領域を単結晶Ｓｉ層
１６１４にて埋め込む（図１７（ｃ））。さらに第１の
実施の形態と同様に，リンドープ多結晶Ｓｉを生成し，
エミッタ電極１６１５加工を行う（図１７（ｄ））。
酸化膜１６１０とＣＶＤ多結晶Ｓｉ１６１１を連続的に
生成し，異方性エッチングにて多結晶Ｓｉ層１６１１を
エッチングし，ＳＷ状に残存させる。次にこの残存した
ＳＷ状多結晶Ｓｉをマスクにして，ＣＶＤ酸化膜をエッ
チングして，Ｓｉエピタキシャル層１６０９を露出させ
る。次にエピタキシャル成長装置にて８００℃，ＨＣｌ
濃度１０００ｐｐｍの水素雰囲気中で，Ｓｉエッチング
を行う。これにより約８ｎｍ程度のエッチングを行い，
除去領域１６１３を形成する（図１７（ｂ））。その後
は，連続的にリン濃度１Ｅ１９ａｔｏｍｓ／ｃｍ３でＳ
ｉエピタキシャル成長を行い，除去領域を単結晶Ｓｉ層
１６１４にて埋め込む（図１７（ｃ））。さらに第１の
実施の形態と同様に，リンドープ多結晶Ｓｉを生成し，
エミッタ電極１６１５加工を行う（図１７（ｄ））。
【００８８】本実施の形態では，真性エミッタの形成方
法がこれまでとは異なり，リンドープのＳｉエピタキシ
ャル成長を行い形成している。つまりエミッタ電極１６
１５となるリンドープＮ＋多結晶Ｓｉ形成時には，すで
に真性エミッタ領域１６１４が形成されているため，Ｒ
ＴＡ処理はリンドープＮ＋型多結晶Ｓｉ層の活性化率を
上げることのみが目的となり，処理の低温化もしくは短
時間化が可能となる。そのため極薄ベース層の安定形成
が可能となる。
法がこれまでとは異なり，リンドープのＳｉエピタキシ
ャル成長を行い形成している。つまりエミッタ電極１６
１５となるリンドープＮ＋多結晶Ｓｉ形成時には，すで
に真性エミッタ領域１６１４が形成されているため，Ｒ
ＴＡ処理はリンドープＮ＋型多結晶Ｓｉ層の活性化率を
上げることのみが目的となり，処理の低温化もしくは短
時間化が可能となる。そのため極薄ベース層の安定形成
が可能となる。
【００８９】（第１５の実施の形態）第１５の実施の形
態における工程断面図を図１８に示す。Ｎ型Ｓｉ−Ｇｅ
（またはＳｉ−Ｇｅ−Ｃ）エピタキシャル成長層とボロ
ン拡散後の断面図を図１８（ａ）に示す。次に８００℃
のＲＴＯにより，Ｓｉ露出面１７０１を２０Å程度熱酸
化させ，その後，全面にＣＶＤ酸化膜１７０２を５０ｎ
ｍ程度生成した後，多結晶Ｓｉ層１７０３を１００ｎｍ
程度生成する。次に異方性エッチングにより，この多結
晶Ｓｉをサイドウォール状に残存させる。さらに，この
開口部に残存するＣＶＤ酸化膜を異方性エッチングによ
り除去し，エピタキシャルＳｉ層の表面を露出させる
（図１８（ｂ））。
態における工程断面図を図１８に示す。Ｎ型Ｓｉ−Ｇｅ
（またはＳｉ−Ｇｅ−Ｃ）エピタキシャル成長層とボロ
ン拡散後の断面図を図１８（ａ）に示す。次に８００℃
のＲＴＯにより，Ｓｉ露出面１７０１を２０Å程度熱酸
化させ，その後，全面にＣＶＤ酸化膜１７０２を５０ｎ
ｍ程度生成した後，多結晶Ｓｉ層１７０３を１００ｎｍ
程度生成する。次に異方性エッチングにより，この多結
晶Ｓｉをサイドウォール状に残存させる。さらに，この
開口部に残存するＣＶＤ酸化膜を異方性エッチングによ
り除去し，エピタキシャルＳｉ層の表面を露出させる
（図１８（ｂ））。
【００９０】次に，これまでと同じエピタキシャルリア
クタにて，ＰＨ３を１００ｐｐｍ程度含んだ水素雰囲気
中にて，露出Ｓｉ表面へのリン拡散を行い，真性エミッ
タ領域１７０４を拡散形成させる（図１８（ｃ））。温
度は７５０℃とし，装置へのロード時に酸素や水の汚染
物を極力押さえるために，搬送チャンバ部のパージを十
分に行い，またロード温度も６００℃程度まで下げる。
８５０℃を超えるようなベーキング処理はしない。さら
に全面に１Ｅ２１ａｔｏｍｓ／ｃｍ３リンドープの多結
晶Ｓｉ層を２００ｎｍ生成させた後，９００℃，２秒の
ＲＴＡにてリンの活性化と，多結晶Ｓｉとの界面特性を
安定化させ，エミッタ電極１７０５の加工を行う（図１
８（ｄ））。
クタにて，ＰＨ３を１００ｐｐｍ程度含んだ水素雰囲気
中にて，露出Ｓｉ表面へのリン拡散を行い，真性エミッ
タ領域１７０４を拡散形成させる（図１８（ｃ））。温
度は７５０℃とし，装置へのロード時に酸素や水の汚染
物を極力押さえるために，搬送チャンバ部のパージを十
分に行い，またロード温度も６００℃程度まで下げる。
８５０℃を超えるようなベーキング処理はしない。さら
に全面に１Ｅ２１ａｔｏｍｓ／ｃｍ３リンドープの多結
晶Ｓｉ層を２００ｎｍ生成させた後，９００℃，２秒の
ＲＴＡにてリンの活性化と，多結晶Ｓｉとの界面特性を
安定化させ，エミッタ電極１７０５の加工を行う（図１
８（ｄ））。
【００９１】第１４の実施の形態と同様，エミッタ形成
時に高温，長時間の熱処理を加えないことにより，高濃
度，薄膜のベース層をばらつきを少なく得ることができ
る。ここで，多結晶Ｓｉのグレインサイズは数１０〜数
１００ｎｍであり，このため，１０ｎｍ程度の極浅接合
を形成する過程において，局所的な接合深さのばらつき
が無視できなくなる可能性がある。偏析現象を利用して
いる一連の実施の形態では，ある程度のばらつきを許容
できる構造や方法ではあるが，可能な範囲でリン拡散も
ばらつきを抑えたい。その点，本実施の形態は，グレイ
ンサイズの影響を受けないので，エミッタ，ベース接合
を安定形成することができる。
時に高温，長時間の熱処理を加えないことにより，高濃
度，薄膜のベース層をばらつきを少なく得ることができ
る。ここで，多結晶Ｓｉのグレインサイズは数１０〜数
１００ｎｍであり，このため，１０ｎｍ程度の極浅接合
を形成する過程において，局所的な接合深さのばらつき
が無視できなくなる可能性がある。偏析現象を利用して
いる一連の実施の形態では，ある程度のばらつきを許容
できる構造や方法ではあるが，可能な範囲でリン拡散も
ばらつきを抑えたい。その点，本実施の形態は，グレイ
ンサイズの影響を受けないので，エミッタ，ベース接合
を安定形成することができる。
【００９２】以上，添付図面を参照しながら本発明にか
かる半導体装置，及び半導体装置の製造方法の好適な実
施の形態について説明したが，本発明はかかる例に限定
されない。当業者であれば，特許請求の範囲に記載され
た技術的思想の範疇内において各種の変更例または修正
例に想到し得ることは明らかであり，それらについても
当然に本発明の技術的範囲に属するものと了解される。
かる半導体装置，及び半導体装置の製造方法の好適な実
施の形態について説明したが，本発明はかかる例に限定
されない。当業者であれば，特許請求の範囲に記載され
た技術的思想の範疇内において各種の変更例または修正
例に想到し得ることは明らかであり，それらについても
当然に本発明の技術的範囲に属するものと了解される。
【００９３】
【発明の効果】以上説明したように本発明によれば，Ｓ
ｉ−Ｇｅ−ＨＢＴ，またはＳｉ−Ｇｅ−Ｃ−ＨＢＴにお
いて，ベース層のドーピングをベース領域のエピタキシ
ャル成長時に行わず，Ｓｉ−Ｇｅ（またはＳｉ−Ｇｅ−
Ｃ）層上に形成した，ノンドープもしくはボロンドープ
のＳｉ層表面から熱拡散を行い，ボロンのＳｉ層とＳｉ
−Ｇｅ（またはＳｉ−Ｇｅ−Ｃ）層接合部での偏析現象
を利用することによって，ベース層をより薄膜化し，よ
り高濃度に形成することができる。それにより，速度性
能をその限界値に限りなく近づけたＳｉ−Ｇｅ−ＨＢＴ
を得ることができる。また，ＰＮ接合位置がＳｉ層とＳ
ｉ−Ｇｅ（またはＳｉ−Ｇｅ−Ｃ）層とのヘテロ接合界
面と一致するため，熱処理による濃度や膜厚ばらつきに
左右されず，再現性，安定性の高い製造工程を得ること
ができる。
ｉ−Ｇｅ−ＨＢＴ，またはＳｉ−Ｇｅ−Ｃ−ＨＢＴにお
いて，ベース層のドーピングをベース領域のエピタキシ
ャル成長時に行わず，Ｓｉ−Ｇｅ（またはＳｉ−Ｇｅ−
Ｃ）層上に形成した，ノンドープもしくはボロンドープ
のＳｉ層表面から熱拡散を行い，ボロンのＳｉ層とＳｉ
−Ｇｅ（またはＳｉ−Ｇｅ−Ｃ）層接合部での偏析現象
を利用することによって，ベース層をより薄膜化し，よ
り高濃度に形成することができる。それにより，速度性
能をその限界値に限りなく近づけたＳｉ−Ｇｅ−ＨＢＴ
を得ることができる。また，ＰＮ接合位置がＳｉ層とＳ
ｉ−Ｇｅ（またはＳｉ−Ｇｅ−Ｃ）層とのヘテロ接合界
面と一致するため，熱処理による濃度や膜厚ばらつきに
左右されず，再現性，安定性の高い製造工程を得ること
ができる。
【図１】本発明の第１の実施の形態にかかるトランジス
タの活性領域の断面図である。
タの活性領域の断面図である。
【図２】本発明の第１の実施の形態にかかるトランジス
タの工程断面図であり，（ａ）は窒化膜サイドウォール
形成後の断面図，（ｂ）はＳｉ−Ｇｅ（またはＳｉ−Ｇ
ｅ−Ｃ）層成長後の断面図，（ｃ）は単結晶Ｓｉ成長後
の断面図，（ｄ）はボロン拡散後の断面図，（ｅ）はエ
ミッタ電極形成後の断面図である。
タの工程断面図であり，（ａ）は窒化膜サイドウォール
形成後の断面図，（ｂ）はＳｉ−Ｇｅ（またはＳｉ−Ｇ
ｅ−Ｃ）層成長後の断面図，（ｃ）は単結晶Ｓｉ成長後
の断面図，（ｄ）はボロン拡散後の断面図，（ｅ）はエ
ミッタ電極形成後の断面図である。
【図３】本発明の第１の実施の形態にかかるトランジス
タ接合部の濃度プロファイル構造である。
タ接合部の濃度プロファイル構造である。
【図４】本発明の第２の実施の形態にかかるトランジス
タ接合部の濃度プロファイル構造である。
タ接合部の濃度プロファイル構造である。
【図５】本発明の第３の実施の形態にかかるトランジス
タ接合部の濃度プロファイル構造である。
タ接合部の濃度プロファイル構造である。
【図６】本発明の第４の実施の形態にかかるトランジス
タ接合部の濃度プロファイル構造である。
タ接合部の濃度プロファイル構造である。
【図７】本発明の第５の実施の形態にかかるシミュレー
ション上のトランジスタ接合部のボロン濃度プロファイ
ルであり，（ａ）はボロン拡散直後のプロファイル，
（ｂ）はアニール後のプロファイルである。
ション上のトランジスタ接合部のボロン濃度プロファイ
ルであり，（ａ）はボロン拡散直後のプロファイル，
（ｂ）はアニール後のプロファイルである。
【図８】本発明の第６の実施の形態にかかるシミュレー
ション上のトランジスタ接合部のボロン濃度プロファイ
ルであり，（ａ）はボロン拡散後のプロファイル，
（ｂ）は表面エッチング後のプロファイルである。
ション上のトランジスタ接合部のボロン濃度プロファイ
ルであり，（ａ）はボロン拡散後のプロファイル，
（ｂ）は表面エッチング後のプロファイルである。
【図９】本発明の第７の実施の形態にかかるシミュレー
ション上のトランジスタ接合部のボロン濃度プロファイ
ルであり，（ａ）はボロン拡散後のプロファイル，
（ｂ）は酸化膜を除去しエミッタ電極形成後のプロファ
イルである。
ション上のトランジスタ接合部のボロン濃度プロファイ
ルであり，（ａ）はボロン拡散後のプロファイル，
（ｂ）は酸化膜を除去しエミッタ電極形成後のプロファ
イルである。
【図１０】本発明の第８の実施の形態にかかるトランジ
スタの工程断面図であり，（ａ）は窒化膜サイドウォー
ル形成し，Ｓｉ層成長後の断面図，（ｂ）はアニール後
の断面図，（ｃ）はＳｉ−Ｇｅ（またはＳｉ−Ｇｅ−
Ｃ）層成長後の断面図，（ｄ）はＳｉ層成長後の断面図
である。
スタの工程断面図であり，（ａ）は窒化膜サイドウォー
ル形成し，Ｓｉ層成長後の断面図，（ｂ）はアニール後
の断面図，（ｃ）はＳｉ−Ｇｅ（またはＳｉ−Ｇｅ−
Ｃ）層成長後の断面図，（ｄ）はＳｉ層成長後の断面図
である。
【図１１】本発明の第９の実施の形態にかかるトランジ
スタの工程断面図であり，（ａ）は窒化膜サイドウォー
ル形成した後の断面図，（ｂ）は多結晶Ｓｉ生成後，真
性ベース領域の多結晶Ｓｉをエッチング後の断面図，
（ｃ）はＳｉ−Ｇｅ（またはＳｉ−Ｇｅ−Ｃ）層成長し
て，真性ベース形成後の断面図である。
スタの工程断面図であり，（ａ）は窒化膜サイドウォー
ル形成した後の断面図，（ｂ）は多結晶Ｓｉ生成後，真
性ベース領域の多結晶Ｓｉをエッチング後の断面図，
（ｃ）はＳｉ−Ｇｅ（またはＳｉ−Ｇｅ−Ｃ）層成長し
て，真性ベース形成後の断面図である。
【図１２】本発明の第１０の実施の形態にかかるトラン
ジスタの工程断面図であり，（ａ）は窒化膜をサイドウ
ォールなく形成した後の断面図，（ｂ）はＳｉ−Ｇｅ
（またはＳｉ−Ｇｅ−Ｃ）層成長後の断面図，（ｃ）は
キャップＳｉ層成長後の断面図，（ｄ）はボロン拡散
し，真性ベース層成長後の断面図である。
ジスタの工程断面図であり，（ａ）は窒化膜をサイドウ
ォールなく形成した後の断面図，（ｂ）はＳｉ−Ｇｅ
（またはＳｉ−Ｇｅ−Ｃ）層成長後の断面図，（ｃ）は
キャップＳｉ層成長後の断面図，（ｄ）はボロン拡散
し，真性ベース層成長後の断面図である。
【図１３】本発明の第１１の実施の形態にかかるトラン
ジスタの工程断面図であり，（ａ）はＳｉ−Ｇｅ（また
はＳｉ−Ｇｅ−Ｃ）層とＳｉ層とを成長した後の断面
図，（ｂ）はプロテクト酸化後にイオン注入を行った後
の断面図，（ｃ）はアニール後の断面図である。
ジスタの工程断面図であり，（ａ）はＳｉ−Ｇｅ（また
はＳｉ−Ｇｅ−Ｃ）層とＳｉ層とを成長した後の断面
図，（ｂ）はプロテクト酸化後にイオン注入を行った後
の断面図，（ｃ）はアニール後の断面図である。
【図１４】本発明の第１２の実施の形態にかかるシミュ
レーション上のトランジスタ接合部のボロン濃度プロフ
ァイルであり，（ａ）はボロン拡散後のプロファイル，
（ｂ）はエミッタ電極形成後のプロファイルである。
レーション上のトランジスタ接合部のボロン濃度プロフ
ァイルであり，（ａ）はボロン拡散後のプロファイル，
（ｂ）はエミッタ電極形成後のプロファイルである。
【図１５】本発明の第１３の実施の形態にかかるシミュ
レーション上のトランジスタ接合部のボロン濃度プロフ
ァイルであり，（ａ）はキャップＰ型Ｓｉ層成長後のプ
ロファイル，（ｂ）エミッタ電極形成後のプロファイル
である。
レーション上のトランジスタ接合部のボロン濃度プロフ
ァイルであり，（ａ）はキャップＰ型Ｓｉ層成長後のプ
ロファイル，（ｂ）エミッタ電極形成後のプロファイル
である。
【図１６】本発明の第１３の実施の形態により実際に製
作したトランジスタ接合部のＳＩＭＳ分析結果であり，
（ａ）はキャップＰ型Ｓｉ層成長後のプロファイル，
（ｂ）エミッタ電極形成後のプロファイルである。
作したトランジスタ接合部のＳＩＭＳ分析結果であり，
（ａ）はキャップＰ型Ｓｉ層成長後のプロファイル，
（ｂ）エミッタ電極形成後のプロファイルである。
【図１７】本発明の第１４の実施の形態にかかるトラン
ジスタの工程断面図であり，（ａ）は活性ベース層形成
後の断面図，（ｂ）はＣＶＤ酸化膜とＣＶＤ多結晶Ｓｉ
層のサイドウォールを形成し，エミッタ領域をエッチン
グした後の断面図，（ｃ）はエミッタ層へＮ型のＳｉ層
成長後の断面図，（ｄ）エミッタ電極形成後の断面図で
ある。
ジスタの工程断面図であり，（ａ）は活性ベース層形成
後の断面図，（ｂ）はＣＶＤ酸化膜とＣＶＤ多結晶Ｓｉ
層のサイドウォールを形成し，エミッタ領域をエッチン
グした後の断面図，（ｃ）はエミッタ層へＮ型のＳｉ層
成長後の断面図，（ｄ）エミッタ電極形成後の断面図で
ある。
【図１８】本発明の第１４の実施の形態にかかるトラン
ジスタの工程断面図であり，（ａ）は活性ベース層形成
後の断面図，（ｂ）はＣＶＤ酸化膜とＣＶＤ多結晶Ｓｉ
層のサイドウォールを形成した後の断面図，（ｃ）はエ
ミッタ層へのＰＨ３拡散後の断面図，（ｄ）エミッタ電
極形成後の断面図である。
ジスタの工程断面図であり，（ａ）は活性ベース層形成
後の断面図，（ｂ）はＣＶＤ酸化膜とＣＶＤ多結晶Ｓｉ
層のサイドウォールを形成した後の断面図，（ｃ）はエ
ミッタ層へのＰＨ３拡散後の断面図，（ｄ）エミッタ電
極形成後の断面図である。
【図１９】従来技術にかかるトランジスタ接合部の濃度
プロファイル構造である。
プロファイル構造である。
【図２０】従来技術にかかるトランジスタの工程断面図
であり，（ａ）は窒化膜サイドウォール形成した後の断
面図，（ｂ）はＮ型，Ｐ型のＳｉ−Ｇｅ層，キャップＳ
ｉ層を順次成長後の断面図を形成した後の断面図であ
る。
であり，（ａ）は窒化膜サイドウォール形成した後の断
面図，（ｂ）はＮ型，Ｐ型のＳｉ−Ｇｅ層，キャップＳ
ｉ層を順次成長後の断面図を形成した後の断面図であ
る。
１０１ Ｓｉ基板
１０２ 熱酸化膜
１０３ Ｐ＋型多結晶Ｓｉ層
１０４ Ｓｉ窒化膜
１０６ Ｎ型Ｓｉ−Ｇｅ層
１０７ ベースリンク部拡散層
１０９ 真性ベース
１１１ ＣＶＤ酸化膜
１１２ ＳＷ多結晶Ｓｉ
１１３ 真性エミッタ
１１４ エミッタ電極
Claims (21)
- 【請求項１】 半導体装置の製造方法において；Ｎ型の
単結晶シリコン基板上に第１のシリコン酸化膜とＰ型多
結晶シリコン層とが形成されており，前記Ｐ型多結晶シ
リコン層上にシリコン窒化膜が形成されており，活性領
域となる箇所の上方の前記Ｐ型多結晶シリコン層開口部
にシリコン窒化膜のサイドウォールが形成されており，
前記第１のシリコン酸化膜が前記開口部より広く開口さ
れており，前記活性領域となる箇所の表面が露出した前
記Ｎ型の単結晶シリコン基板上に，シリコンよりバンド
ギャップの短いＮ型IV族半導体混晶層を所望の厚みに成
長させる第１工程と，前記IV族半導体混晶層上にノンド
ープの単結晶シリコン層を所望の厚みに成長させる第２
工程と，前記ノンドープの単結晶シリコン層の表面か
ら，所望の濃度でボロン拡散を行う第３工程と，前記シ
リコン窒化膜のサイドウォール内側に，第２のシリコン
酸化膜を含むサイドウォールが形成された後，全面にリ
ンドープのＮ型多結晶シリコン層を成長し，前記Ｎ型多
結晶シリコン層に，エミッタ電極とするための加工とリ
ン拡散とを行う第４工程と，を含むことを特徴とする半
導体装置の製造方法。 - 【請求項２】 前記IV族半導体混晶はシリコン−ゲルマ
ニウムであることを特徴とする請求項１に記載の半導体
装置の製造方法。 - 【請求項３】 前記IV族半導体混晶はシリコン−ゲルマ
ニウム−カーボンであることを特徴とする請求項１に記
載の半導体装置の製造方法。 - 【請求項４】 前記シリコン−ゲルマニウム−カーボン
層のカーボン濃度が表面方向に高くなるようにプロファ
イルに勾配を持たせてあることを特徴とする請求項３に
記載の半導体装置の製造方法。 - 【請求項５】 前記シリコン−ゲルマニウム−カーボン
層のカーボン濃度が表面方向に高くなるようにプロファ
イルに勾配を持たせてあり，かつ表面で急速に増加させ
てあることを特徴とする請求項３に記載の半導体装置の
製造方法。 - 【請求項６】 前記第３工程において，ボロン拡散を行
った後，熱処理を追加することを特徴とする請求項１，
２，３，４または５のいずれかに記載の半導体装置の製
造方法。 - 【請求項７】 前記第３工程において，ボロン拡散を行
った後，前記単結晶シリコン層の表面層を所望の厚みで
除去することを特徴とする請求項１，２，３，４または
５のいずれかに記載の半導体装置の製造方法。 - 【請求項８】 前記第３工程において，ボロン拡散を行
った後，前記単結晶シリコン層の表面層を所望の厚みで
酸化することにより犠牲酸化膜を形成してから，前記犠
牲酸化膜を除去することを特徴とする請求項１，２，
３，４または５のいずれかに記載の半導体装置の製造方
法。 - 【請求項９】 前記第１工程において，前記Ｎ型IV族半
導体混晶層の成長前に，Ｎ型のシリコン層を成長させ
て，前記Ｐ型多結晶シリコン層からの成長層とリンクさ
せてから，アニール処理を行うことにより，リンク部か
ら基板表面までをＰ型拡散領域とすることを特徴とする
請求項１，２，３，４，５，６，７または８のいずれか
に記載の半導体装置の製造方法。 - 【請求項１０】 前記第１工程において，前記単結晶シ
リコン基板に，面方位（１１１）の基板を用い，前記活
性領域上に多結晶シリコン層を成長させて，前記Ｐ型多
結晶シリコン層からの成長層とリンクさせてから，アニ
ール処理を行うことにより，基板表面までをＰ型拡散領
域とし，前記Ｐ型多結晶シリコン層とのリンク部のみの
前記多結晶シリコン層を残して，前記活性領域上の前記
多結晶シリコン層を除去することを特徴とする請求項
１，２，３，４，５，６，７または８のいずれかに記載
の半導体装置の製造方法。 - 【請求項１１】 前記第１工程において，前記開口部サ
イドウォールには，シリコン窒化膜が形成されていない
ことを特徴とする請求項１，２，３，４，５，６，７ま
たは８のいずれかに記載の半導体装置の製造方法。 - 【請求項１２】 前記第３工程において，前記ボロン拡
散を行わず，代わりにシリコン酸化膜を介したボロンの
イオン注入を行い，その後アニール処理を行うことを特
徴とする請求項１，２，３，４，５，６，７，８，９，
１０または１１のいずれかに記載の半導体装置の製造方
法。 - 【請求項１３】 前記第３工程において，前記ボロン拡
散は行わず，前記第１工程終了後にボロン拡散を行うこ
とを特徴とする請求項１，２，３，４，５，６，７，
８，９，１０または１１のいずれかに記載の半導体装置
の製造方法。 - 【請求項１４】 前記第３工程において，前記ボロン拡
散は行わず，前記第２工程における前記ノンドープの単
結晶シリコン層の代わりに所望のボロン濃度を有するシ
リコン層を成長してから，アニール処理を行うことを特
徴とする請求項１，２，３，４，５，６，７，８，９，
１０または１１のいずれかに記載の半導体装置の製造方
法。 - 【請求項１５】 前記第４工程において，前記第２のシ
リコン酸化膜を含むサイドウォールを形成した後，ボロ
ン拡散された前記単結晶シリコン層をエッチングしてか
ら，所望のリン濃度でＮ型単結晶シリコン層を成長し
て，エッチング領域を埋め込むことを特徴とする請求項
１，２，３，４，５，６，７，８，９，１０，１１，１
２，１３または１４のいずれかに記載の半導体装置の製
造方法。 - 【請求項１６】 前記第４工程において，前記第２のシ
リコン酸化膜を含むサイドウォールを形成した後，ボロ
ン拡散された前記単結晶シリコン層に所望のリン濃度で
拡散を行うことを特徴とする請求項１，２，３，４，
５，６，７，８，９，１０，１１，１２，１３または１
４のいずれかに記載の半導体装置の製造方法。 - 【請求項１７】 半導体装置において；エミッタ／ベー
スのＰＮ接合面とシリコン／IV族半導体混晶ヘテロ接合
面が一致し，前記ヘテロ接合界面にて，Ｐ型不純物であ
るボロン濃度がエミッタ側からベース側にて不連続的に
上昇し，ていることを特徴とする半導体装置。 - 【請求項１８】 前記IV族半導体混晶は，シリコン−ゲ
ルマニウムであることを特徴とする請求項１７に記載の
半導体装置。 - 【請求項１９】 前記IV族半導体混晶は，シリコン−ゲ
ルマニウム−カーボンであることを特徴とする請求項１
７に記載の半導体装置。 - 【請求項２０】 前記シリコン−ゲルマニウム−カーボ
ンは，カーボン濃度が表面方向に高くなるようにプロフ
ァイルに勾配を持っていることを特徴とする請求項１９
に記載の半導体装置。 - 【請求項２１】 前記シリコン−ゲルマニウム−カーボ
ンは，カーボン濃度が表面方向に高くなるようにプロフ
ァイルに勾配を持っており，かつ表面で急速に増加して
いることを特徴とする請求項１９に記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002092640A JP3600591B2 (ja) | 2002-03-28 | 2002-03-28 | 半導体装置の製造方法 |
| US10/288,327 US6709941B2 (en) | 2002-03-28 | 2002-11-06 | Method for manufacturing semiconductor device employing solid phase diffusion |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002092640A JP3600591B2 (ja) | 2002-03-28 | 2002-03-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003297844A true JP2003297844A (ja) | 2003-10-17 |
| JP3600591B2 JP3600591B2 (ja) | 2004-12-15 |
Family
ID=28449634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002092640A Expired - Fee Related JP3600591B2 (ja) | 2002-03-28 | 2002-03-28 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6709941B2 (ja) |
| JP (1) | JP3600591B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7119382B2 (en) | 2002-04-30 | 2006-10-10 | Fujitsu Limited | Heterobipolar transistor and method of fabricating the same |
| JP2015103551A (ja) * | 2013-11-21 | 2015-06-04 | 旭化成エレクトロニクス株式会社 | 半導体装置及びその製造方法 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10324065A1 (de) * | 2003-05-27 | 2004-12-30 | Texas Instruments Deutschland Gmbh | Verfahren zur Herstellung eines integrierten Silizium-Germanium-Heterobipolartranistors und ein integrierter Silizium-Germanium Heterobipolartransitor |
| FR2868203B1 (fr) * | 2004-03-29 | 2006-06-09 | St Microelectronics Sa | Procede de fabrication d'un transistor bipolaire a base extrinseque monocristalline |
| US7217988B2 (en) * | 2004-06-04 | 2007-05-15 | International Business Machines Corporation | Bipolar transistor with isolation and direct contacts |
| KR100594327B1 (ko) * | 2005-03-24 | 2006-06-30 | 삼성전자주식회사 | 라운드 형태의 단면을 가지는 나노와이어를 구비한 반도체소자 및 그 제조 방법 |
| KR100641063B1 (ko) * | 2005-08-26 | 2006-11-01 | 삼성전자주식회사 | 단결정 구조물 형성 방법 및 이를 이용한 반도체 장치의제조 방법 |
| US7892915B1 (en) * | 2006-03-02 | 2011-02-22 | National Semiconductor Corporation | High performance SiGe:C HBT with phosphorous atomic layer doping |
| JP4271210B2 (ja) | 2006-06-30 | 2009-06-03 | 株式会社東芝 | 電界効果トランジスタ、集積回路素子、及びそれらの製造方法 |
| KR100979337B1 (ko) * | 2008-01-07 | 2010-08-31 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
| US8592745B2 (en) * | 2009-08-19 | 2013-11-26 | Luxtera Inc. | Method and system for optoelectronic receivers utilizing waveguide heterojunction phototransistors integrated in a CMOS SOI wafer |
| CN102412282B (zh) * | 2011-01-13 | 2014-05-21 | 上海华虹宏力半导体制造有限公司 | 锗硅异质结双极型晶体管的基区结构 |
| US8728897B2 (en) | 2012-01-03 | 2014-05-20 | International Business Machines Corporation | Power sige heterojunction bipolar transistor (HBT) with improved drive current by strain compensation |
| US20140001602A1 (en) * | 2012-06-28 | 2014-01-02 | Skyworks Solutions, Inc. | Device manufacturing using high-resistivity bulk silicon wafer |
| US9048284B2 (en) | 2012-06-28 | 2015-06-02 | Skyworks Solutions, Inc. | Integrated RF front end system |
| US9761700B2 (en) | 2012-06-28 | 2017-09-12 | Skyworks Solutions, Inc. | Bipolar transistor on high-resistivity substrate |
| US10276663B2 (en) * | 2016-07-18 | 2019-04-30 | United Microelectronics Corp. | Tunneling transistor and method of fabricating the same |
| EP3658962A4 (en) * | 2017-07-26 | 2021-02-17 | Shenzhen Xpectvision Technology Co., Ltd. | RADIATION DETECTOR AND METHOD OF MANUFACTURING THEREOF |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2606141B2 (ja) * | 1994-06-16 | 1997-04-30 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JP3190805B2 (ja) | 1995-06-08 | 2001-07-23 | 沖電気工業株式会社 | バイポーラトランジスタの製造方法 |
| EP0818829A1 (en) * | 1996-07-12 | 1998-01-14 | Hitachi, Ltd. | Bipolar transistor and method of fabricating it |
| JPH1092831A (ja) | 1996-09-11 | 1998-04-10 | Oki Electric Ind Co Ltd | バイポーラトランジスタの製造方法 |
| JPH1092832A (ja) | 1996-09-17 | 1998-04-10 | Oki Electric Ind Co Ltd | バイポーラトランジスタの製造方法 |
| JPH1092837A (ja) | 1996-09-17 | 1998-04-10 | Oki Electric Ind Co Ltd | バイポーラトランジスタの製造方法 |
| JP3658745B2 (ja) * | 1998-08-19 | 2005-06-08 | 株式会社ルネサステクノロジ | バイポーラトランジスタ |
| US6521974B1 (en) * | 1999-10-14 | 2003-02-18 | Hitachi, Ltd. | Bipolar transistor and manufacturing method thereof |
-
2002
- 2002-03-28 JP JP2002092640A patent/JP3600591B2/ja not_active Expired - Fee Related
- 2002-11-06 US US10/288,327 patent/US6709941B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7119382B2 (en) | 2002-04-30 | 2006-10-10 | Fujitsu Limited | Heterobipolar transistor and method of fabricating the same |
| US7358546B2 (en) | 2002-04-30 | 2008-04-15 | Fujitsu Limited | Heterobipolar transistor and method of fabricating the same |
| JP2015103551A (ja) * | 2013-11-21 | 2015-06-04 | 旭化成エレクトロニクス株式会社 | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030186562A1 (en) | 2003-10-02 |
| JP3600591B2 (ja) | 2004-12-15 |
| US6709941B2 (en) | 2004-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5620907A (en) | Method for making a heterojunction bipolar transistor | |
| US5834800A (en) | Heterojunction bipolar transistor having mono crystalline SiGe intrinsic base and polycrystalline SiGe and Si extrinsic base regions | |
| JP4917051B2 (ja) | シリコン・ゲルマニウム・バイポーラ・トランジスタの製造方法 | |
| US6756604B2 (en) | Si-Ge base heterojunction bipolar device | |
| US6455871B1 (en) | SiGe MODFET with a metal-oxide film and method for fabricating the same | |
| JP3600591B2 (ja) | 半導体装置の製造方法 | |
| US7378324B2 (en) | Selective links in silicon hetero-junction bipolar transistors using carbon doping and method of forming same | |
| US7119382B2 (en) | Heterobipolar transistor and method of fabricating the same | |
| JP2000031155A (ja) | 低雑音たて形バイポ―ラトランジスタとその製造方法 | |
| WO2007001672A2 (en) | Growth of heterojunction bipolar trasistor stacks by remote injection | |
| US7786510B2 (en) | Transistor structure and manufacturing method thereof | |
| US6346452B1 (en) | Method for controlling an N-type dopant concentration depth profile in bipolar transistor epitaxial layers | |
| EP0551185A2 (en) | Heterojunction bipolar transistor | |
| US20080191245A1 (en) | Bipolar Junction Transistor Having A High Germanium Concentration In A Silicon-Germanium Layer And A Method For Forming The Bipolar Junction Transistor | |
| US9053939B2 (en) | Heterojunction bipolar transistor with epitaxial emitter stack to improve vertical scaling | |
| US8227319B2 (en) | Bipolar junction transistor having a high germanium concentration in a silicon-germanium layer and a method for forming the bipolar junction transistor | |
| JP2000077425A (ja) | バイポーラトランジスタ | |
| EP0779652A2 (en) | Method for making a heterojunction bipolar transistor | |
| US6642096B2 (en) | Bipolar transistor manufacturing | |
| US7012009B2 (en) | Method for improving the electrical continuity for a silicon-germanium film across a silicon/oxide/polysilicon surface using a novel two-temperature process | |
| US20030060028A1 (en) | Method for forming an interface free layer of silicon on a substrate of monocrystalline silicon | |
| JP2004221195A (ja) | 半導体装置および半導体装置の製造方法 | |
| WO2004064161A1 (ja) | 半導体集積回路の製造方法および半導体集積回路 | |
| JPH06252158A (ja) | 半導体装置 | |
| JP2002368004A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040309 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040510 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040914 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040916 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070924 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110924 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |