TW522494B - SiGe bipolar transistor and method thereof - Google Patents

SiGe bipolar transistor and method thereof Download PDF

Info

Publication number
TW522494B
TW522494B TW091101257A TW91101257A TW522494B TW 522494 B TW522494 B TW 522494B TW 091101257 A TW091101257 A TW 091101257A TW 91101257 A TW91101257 A TW 91101257A TW 522494 B TW522494 B TW 522494B
Authority
TW
Taiwan
Prior art keywords
silicon
germanium
region
patent application
source gas
Prior art date
Application number
TW091101257A
Other languages
English (en)
Inventor
Jack Oon Chu
Douglas Duane Coolbaugh
James Stuart Dunn
David R Greenberg
David L Harame
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Application granted granted Critical
Publication of TW522494B publication Critical patent/TW522494B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Bipolar Transistors (AREA)

Description

522494 A7 B7 發明説明 本發明關於雙極性電晶體，更特定； 义的& ^ ^ 尺付疋而言，係關於一矽-鍺 (S i G e)雙極性電晶體’其包含一微i ^ , ,, 〜双夏彳參雜的矽集極區域及一 石夕-錯基極區域，其包含碳（C)連續地加人在整個集極及石夕_ 鍺(SiGe)基極區域中。在此處亦揭示_種用以連續地加入碳 (C)到一石夕-鍺雙極性電晶體的該微量摻雜的石夕集極區域及 矽-鍺基極區域。該名詞矽-鍺在此處係用來代表矽_鍺合金 ，例如 Si^xGex。 由於在高頻有線及無線市場的明顯成長，已經構成了新 的機會，其中像是矽-鍺化合物半導體在大多數互補金屬氧 化物半導體（CMOS)技術中具有獨特的好處。藉由蠢晶層擬 曰曰石夕鍺/儿積製程的快速發展，蟲晶基極的石夕-鍺異質接面雙 極性電晶體為了廣大市場的接受度而已經整合主流的先進 CMOS發展，而提供類比&RF電路的矽_鍺技術的好處，而 仍維持數位邏輯電路的先進CMOS技術的完整利用。 矽-鍺異質接面雙極性電晶體裝置正取代矽雙極性接面裝 置’成為所有類比應用中的主要元件。一典型的先前技藝 石夕-錯異質接面雙極性電晶體示於圖1。特別是，該先前技 藝異質接面雙極性電晶體包含一 n+次集極層1 〇，其具有一 層n-Si集極（即微量摻雜）區域12形成於其上。該電晶體進一 步包含p+矽-鍺基極區域14形成在該微量摻雜的矽集極區域 上基極區域14的一部份包含η +石夕射極區域16，而其它部 份包含基極電極1 8 ’其係由間隔20分離於該射極區域。在 -6 - 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐) 522494
射極區域16之上為一射極電極22。 圖1所示的該種雙極性梦-錯電晶體的主要問題為，在該 集極與射極區域之間存在有位錯。當這些位錯延伸到該集 極區域與該射極區域之間時，雙極性管道，例如，會 發生短路；管道短路切·鍺雙極性技射主要的 ^ 響者。 〜 在先前技藝中，其已知要加入碳到—雙極性結構中，藉 以僅形成-碳層於該鍺區域中的基極之上。這種結構示 於圖2，其中參考編號24代表該生長的碳層。此先前技藝技 術可形成-碳層在舰域中的基極之上，藉由阻礙該本 質基極區域的擴散來造成一狹窄的基極寬度。此結果例如 圖3所示。 石反加入基本上在先前技藝中用來防止硼的外擴散到該基極 區域中。舉例而言’其已㈣的暫時性加強擴散可由一富含 碳㈣層來有效地抑制。請參見H· L 等人所提出的“高 頻應用中碳摻雜矽-鍺異質接面雙極性電晶體，，（“Carb〇n oped SiGe Heterjunction Bipolar Transistors for High Frequency Applications”），其發表於IEEEBTCM 71，1〇9。 在矽中的硼擴散係透過一間隙機制而發生，且係正比於 石夕本身間隙的農度。碳的擴散出該富含碳的區域造成矽 本身間隙的未達飽和。因此，在這些區域中的硼擴散即 文到抑制。雖然能夠抑制硼擴散，此種僅在該矽-鍺區域 中的基極之上形成碳的先前技藝之方法並不能有效降低 管道短路。 本紙張尺度適财g @家標準(CNS) A4規格(21〇<297公《^ 522494
對於上述的雙極性管道短路問題，有持續性的需要發展 新的及改進的方法來製造石厂鍺雙極性電晶體，其中在該射 極及集極區域之間的位錯可實質地消除，而不需要如同先 前技藝方法的情況來窄化該基極寬度。 發明概要 本發明的目的在於提供一種製造矽_鍺雙極性電晶體的方 法其中在該射極及集極區域之間的位錯形成可實質地受 到抑制’因此可避免雙極性管道的短路問題，例如CE。
裝 本發明另一目的在於提供一種製造矽_鍺雙極性結構的方 法’其中該磊晶生長的矽/矽-鍺區域的電晶體良率可增進。 本發明另一目的在於提供一種製造雙極性矽_鍺電晶體的 方法’其無需窄化基極寬度即可將碳加入該結構。 訂
線 本發明另一目的在於提供一種製造雙極性石夕-鍺電晶體的 方法，其可節省成本，並可容易地實施於既有的矽-鍺雙極 性技術中。 在本發明中這些及其它目的及好處，係藉由加入碳到該 微量摻雜的矽層及該矽-鍺基極區域中來達到。根據本發明 ’该碳加入可藉由使用一沉積處理來在該石夕-鍺層的蠢晶生 長期間發生，例如超高真空化學氣相沉積（UHVCVD)，快速 熱化學氣相沉積（RTCVD)，分子束磊晶（MBE)，或電漿加強 化學氣相沉積（PECVD)，其中使用一碳來源氣體。利用本 發明方法，碳可連續地形成在整個矽集極區域及矽-鍺基極 區域中。再者，申請者已發現到本發明方法提供了增進的 石夕•鍺良率，以及抑制了會造成雙極性管道短路的位錯。 -8 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公董） 522494 A7 B7 五、發明説明（4 ) 在本發明一方面，其提供一種製造矽-鍺雙極性電晶體的 方法，其基本上不會出現管道短路。特別是，本發明之製 造矽-鍺雙極性電晶體之方法包含以下步驟： (a) 提供包含至少一雙極性裝置區域的結構，該雙極性 裝置區域包含至少一第一導電形式的集極區域，其形成在 一半導體基板中； (b) 沉積一石夕-錯基極區域在該集極區域上，其中在該沉 積期間，碳係連續地生長在整個集極區域及矽-鍺基極區域 ;及 (c) 形成一圖案化的射極區域在該碎-錯基極區域之上。 根據上述的方法，沉積步驟（b)可包含UHVCVD，MBE， RTCVD，PECVD或其它類似的沉積處理，其能夠形成一石夕-鍺基極區域。在這些沉積處理中，其較佳地是使用一 UHVCVD處理。 本發明另一方面係關於一種加入碳到一雙極性電晶體的 集極區域與矽-鍺基極區域中的方法。根據本發明的此方面 ，該方法包含一沉積一矽-鍺基極區域在一微量摻雜的矽集 極區域，其中在該沉積期間，碳係連續地生長在整個集極 區域及碎-錯基極區域。 根據本發明的此方面，該矽-鍺基極區域可由能夠形成這 種區域的UHVCVD，MBE，RTCVD，PECVD或其它類似的 沉積處理來形成。在這些沉積處理中，其較佳地是使用一 UHVCVD處理。 本發明另一方面係關於一矽-鍺雙極性電晶.體，其實質上 -9- 裝
k 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 522494 A7 -------B7 ____ 五、發明説明（5 ) 不包含有位錯缺陷存在於該射極與集極區域之間，該結構 包含： 一第一導電形式的集極區域； 一矽-鍺基極區域；及 一該第一導電形式的射極區域，其形成在該基極區域的 一部份之上’其中該集極區域及該基極區域包含連續地呈 現碳在該集極與矽-鍺基極區域中，而該矽-鍺基極進一步摻 雜有硼。 圖式簡單說明 圖1所示為生動的呈現一先前技藝石夕-鍺雙極性電晶體的 片段。 圖2所示為生動的呈現一先前技藝石夕-鍺雙極性電晶體的 片段’其包含一碳層僅生長在該矽-鍺區域中的基極之上。 圖3所示為先前技藝方法中，硼（B),鍺（Ge)及碳（c)濃度 相對於厚度（A)的曲線，其中將碳加入到該石夕-鍺基極區域之 上。 圖4所示為生動的呈現本發明之石夕-錯雙極性電晶體的片 段’其包含一碳層連續地生長在該集極與矽-鍺基極區域 中。 圖5 -1 〇所示為經由本發明的基本處理步驟之本發明石夕-鍺 雙極性電晶體。 圖11-13所示本發明方法中，硼（B)，鍺（Ge)及碳（c)濃度 相對於厚度（人）的曲線，其中碳係連續地加入到該集極區域 及石夕-鍺基極區域之中。 -10- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 522494 A7 B7 五、發明説明（6 ) 發明詳細說明 本發明係關於一種連續加入碳到該微量摻雒的石夕集極區 域以及該矽-鍺基極層中的方法，而由其所製造的一石夕_鍺雙 極性結構現在將糟由本發明所附圖面來詳細地說明。 首先參考圖4，其為本發明石夕-錯雙極性電晶體的一片段 的橫截面圖。特別的是，圖4所示的該石夕-鍺雙極性電晶體 包含一第一導電形式（η或p型摻雜）的一集極區域52 ,其形成 在基板50上。在集極區域52的一部份之上為石夕-鍺基極區域 54，其包含射極區域56及射極擴散56d。區域60代表一絕緣 體。該石夕-鍺基極區域之特徵在於摻雜有调。其必須注意到 ，圖4所示的該雙極性電晶體僅代表該雙極性電晶體的一片 段。為了簡化起見，該圖面已省略其它基本上形成在一雙 極性電晶體結構中的區域。 根據本發明，該石夕··鍺基極區域及該集極區域，即微量摻 雜的石夕’其包含將碳連續地分布，即生長，在整個該雙極 性電晶體的這些疊層中。其要強調的是，圖4所示的結構不 像是先前技藝的矽-鍺雙極性電晶體，其中碳僅生長在該矽_ 鍺基極區域之上，如圖2所示。 根據本發明，存在於該矽-鍺基極區域及該集極區域中的 碳濃度係由約5E 17到約1E21的原子/立方公分，而碳濃度的 更為較佳的範圍係由約1E19到約1E20原子/立方公分。 圖4所示的用於形成本發明結構之方法現在將參考圖5 _五〇 及以下所提出的討論來更為詳細地說明。特定而言，圖5所 示為一初始結構，其係用於本發明中來形成該矽.鍺雙極性 -11 - I紙張尺度適用中國國家標準(CNS) A4規格(21〇 χ 297公釐)------ 522494 A7 ______ B7 _ 五、發明説明（7~^~ - 電晶體。圖5的結構包含矽基板5〇 ,其包含一第一導電形式 的集極區域52形成在基板50的表面上。圖5所示的結構係使 用本技藝專業人士所熟知的習用製程所形成。例如，該集 極區域係藉由磊晶地生長一矽層（未示出）在該基板上來形成 在基板10的該表面上。然後一氧化層，其未示於圖面中， 即形成在該磊晶矽層的表面上，接著一n*p型摻雜物植入 到該磊晶矽層中，而該區域使用一習用的活化退火處理來 活化。在離子植入與退火之後，該氧化層即由該結構的表 面上移除，其在形成該矽-鍺層在其上之前。以上的處理即 可在該基板中形成該集極區域。一種較佳的移除氧化層的 方式係利用一氫氟酸（HF)蝕刻處理。在本發明中形成該次 集極區域可使用另一種方法，其係利用一習用的高能量p植 入處理。 接下來，如圖6所示，矽-鍺層54利用一適當的沉積處理 而幵> 成在§亥集極區域上’其能夠蠢晶地生長一石夕_鍺基極區 域’而連續地生長·碳到該基極與集極區域中。形成在本發 明中的該矽-鍺基極區域基本上的厚度為約1〇到約2〇〇 nm。 更佳地是’該石夕-鍺基極區域的厚度由約5 〇到約7 〇 nm。其 必須’主意到’在本發明中’該石夕-鍺基極區域包含破及獨在 該晶格中。也就是說，該矽-鍺基極區域為一合金的矽-鍺區 域，其中包含有矽-鍺，硼及碳。 根據本發明，該矽-鍺基極層可藉由能夠磊晶地形成這種 石夕-鍺層的UHVCVD，MBE，RTCVD，PECVD或其它類似 的沉積處理來形成。在這些沉積處理中，其較佳地是使用 -12- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 522494 A7 _B7 五、發明説明（8 ) 一 UHCVD處理。 在本發明中用於形成5玄石夕-錯基極區域的UHVCVD處理係 在低溫蠢晶（LTE)反應器中進行，其運作溫度約為65〇 t或 更低，其運作壓力約為250 milliTorr或更低。更佳地是，該 UHVCVD在一磊晶反應器中進行，其運作溫度為約5〇〇。(：到 約650°C，其運作壓力由約0.1到約20 milliT0rr。在本發明 中，該UHVCVD處理係使用一氣體混合物來進行，其包含 一石夕來源，一鍺來源，一删來源及一碳來源。雖然有多種 石夕，鍺，硼及碳來源可用於本發明，其較佳地是利用一包 含石夕甲烷或其它類似含矽的來源氣體之氣體混合物，如同 該矽（Si)來源，鍺烷，GeH4做為鍺（Ge)來源，硼乙烷，B2h6 做為該硼（B)來源，及乙烯，曱基矽曱烷或甲烷做為該碳（c) 來源。在前述的碳來源中，其最佳地是使用乙烯做為礙的 來源氣體。 該來源氣體可以未稀釋來使用，或該來源氣體可用於結 合一惰性氣體，例如氦，氮，氬或氫。舉例而言，該鍺來 源氣體可包含鍺烷在5%的惰性氣體中，而該碳來源氣體可 包含上述的碳來源氣體（約為〇.5到約2%)之一在一惰性氣體 中。再者，該來源氣體可在加入到該磊晶反應器之前預先 混合’或該來源氣體可做為分離的氣流來加入。 使用在本發明中的矽（Si)及鍺（Ge)之濃度並非本發明之關 鍵’只要該矽及鍺濃度足以形成一矽-鍺基極層。 其須注意到，上述的UHVCVD處理（或相關的沉積處理） 忐夠連續地生長碳在整個該雙極性結構的該基極區域及該 -13-
522494 A7 B7 五、發明説明（9 ) ----- 石夕-錯基極區域中。再者，申請人已發現上述的UHVCVD處 理改善了 4碎·鍺基極的良率，並且抑制了造成雙極性管道 短路的位錯。這些發現並未在先前技藝處理中報告出來， 其中碳僅生長在該矽-鍺基極盔域之上。因此’本發明代表了 形成-石夕-錯雙極性電晶體的改良方法，其中碳基本上係形 成一本質的吸附。 圖11-13所示為該處理的矽_鍺輪廓，其中碳係加入在該 UHVCVD沉積的磊晶生長矽-鍺基極與該矽集極區域中。該 碳係生長在分散的間隔中，其隔離了該矽_鍺基極區域及該 微量摻雜的矽層（即集極），如圖n所示，並連續地形成在整 個這些區域中，如圖12所示。在該微量摻雜矽中的碳之低 濃度係做為一本質吸附，以降低位錯的形成'碳的加入並 不限制鍺的輪廓；因此，如圖12_13所示，該鍺輪廓可等級 4匕，而非固定。 請回頭參考本發明之處理，絕緣體6〇接著形成在該矽-鍺 薄膜的表面，其利用本技藝中所熟知的習用沉積處理，請 參見圖7。適當的沉積處理包含，但不限於：cvd，電聚加 強CVD ’濺擊，化學溶液沉積，及其它類似的沉積處理。 絕緣體60可包含一單一絕緣體材料，或其可包含超過一種 絕緣體材料之組合，即一介電質堆疊。用於本發明的此步 驟中的絕緣體可包含一氧化物，一氮化物或其組合。 圖8所示為在射極窗開口 6 2已經形成在整個絕緣體$ 〇上 ’而暴露矽-鍺薄膜的一表面之後的結構。該射極窗開口 係使用習用的微影及例如反應離子蝕刻（RIE)的蝕刻處理 -14 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 522494 五、發明説明（1〇 所形成。 圖9所示為在一本質多晶矽層64形成在該射極窗開口以及 在孩、’’巴緣層之上之後的結構。形成該雙極性矽-鍺電晶體的 射極區域之本質多晶矽係藉由任何對於本技藝專業人士所 熟知的習用原地摻雜沉積處理來形成。 在形成該結構中的多晶矽層之後’該多晶矽層使用習用 的微影及#刻來圖案化，以形成如圖1G所示的結構。然後 執行此夠移除该絕緣體及該矽_鍺層部份的選擇性蝕刻處理 ，藉以提供圖4所示的結構。本發明方法也可應用到本技藝 中所熟知的處理，做為自我對準雙極性處理。 = 裝 既已參考較佳具體實施例詳細說明本發明，熟悉本技获 者應知道，可在不脫離本發明的精神及範疇下，進行上二 及其他改變的形式及細節。因此，本發明係、不限於所揭二 及顯示的實際形式及細節，而是落在所附申 二 範疇之内。 ^ N的 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) -15

Claims (1)

  1. 522494 A B c D 、申請專利範圍 1 · 一種製造一矽-鍺雙極性電晶體的方法，其包含碳在該集 極區域以及該矽-鍺基極區域中，其包含以下步驟： (a) 提供包含至少一雙極性裝置區域的一結構，該雙極 性裝置區域包含至少一第一導電形式的集極區域形成在 一半導體基板中； (b) 沉積一矽-鍺基極區域在該集極區域上，其中在該 沉積期間，碳係連續地生長在整個該集極區域及該矽-鍺 基極區域之__L，及 (c) 形成一圖案化的射極區域在該矽-鍺基極區域之 上。 2. 如申請專利範圍第1項之方法，其中該集極.係由以下步驟 形成：磊晶地生長一矽層在該半導體基板的一表面上； 形成一氧化物層在該磊晶生長的矽層上；植入該第一導 電形式的一摻雜物到該矽層中；及移除該氧化物層。 3. 如申請專利範圍第2項之方法，其中該氧化物層係由一氫 氟酸HF蝕刻處理所移除。 4·如申請專利範圍第1項之方法，其中步驟（b)的該沉積處 理係由包含超高真空化學氣相沉積（UHVCVD)，分子束 磊晶（MBE)，快速熱化學氣相沉積（RTCVD)，及電漿加 強化學氣相沉積處理（PECVD)的群組中選出。 5.如申請專利範圍第4項之方法，其中該沉積處理為一 UHVCVD處理。 -16 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 522494 六、申請專利範圍 6·如申請專利範圍第5項之方法，其中該UHVCVD處理之執 行^度約為650 °C或更低，且其運作壓力約為25〇 milli丁orr或更低。 7.如申請專利範圍第6項之方法，其中該UHVCVD處理之執 行溫度由約500°C到約650°C，而其運作壓力由約0.1到約 20 milliTorr。 8·如申請專利範圍第5項之方法，其中該UHVCVD處理包含 一氣體混合物，其包含一矽（si)來源氣體，一鍺（Ge)來源 氣體’一硼（B)來源氣體及一碳（c)來源氣體。 9.如申請專利範圍第8項之方法，其中該矽來源氣體為一矽 甲烧’該鍺來源氣體為鍺烷’該硼來源氣體為b2H6，而 該石反來源氣體為乙稀，甲基石夕甲烧，或甲燒。 10·如申請專利範圍第8項之方法，其中該來源氣體可以未稀 釋來使用，或結合於一惰性氣體。 11·如申請專利範圍第10項之方法，其中該惰性氣體為He , Ar ’ N2 或 H2 〇 12. 如申請專利範圍第8項之方法，其中該來源氣體為預先混 合，或做為分離的氣流來加入到一磊晶反應器。 13. 如申請專利範圍第1項之方法，其中步驟（c)包含以下步 驟：形成一絕緣體在該矽-鍺基極區域上；在該絕緣體中 開啟一射極窗，形成多晶石夕在該射極窗中；及名虫刻該多 晶矽。 14. 一種用以加入破到一雙極性電晶體的該集極區域與該石夕-鍺基極區域中的方法，該方法包含沉積一石夕_鍺基極區域 -17- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 522494 A8 B8 C8 -— _ D8 ____ 六、申請專利範圍 在一矽集極區域上，其中在該沉積期間，碳係連續地生 長在整個該集極區域及該矽_鍺基極區域。·.: 15.如申請專利範圍第丨4項之方法，其中該沉積步驟包含一 沉積處理，其係自包含超高真空化學氣相沉積 (UHVCVD)，分子束蟲晶（Mbe),快速熱化學氣相沉積 (RTC VD)，及電漿加強化學氣相沉積（PEC VD)的群組中 選出。 16 ·如申請專利範圍第15項之方法，其中該沉積處理為一 UHVCVD處理。 17·如申請專利範圍第16項之方法，其中該uhvCVD處理之 執行溫度約為650 °C或更低，且其運作每力約為250 milliTorr或更低。 18·如申請專利範圍第17項之方法，其中該UHVCVD處理之 執行溫度由約5〇〇t到約650°C，而其運作壓力由約0.1到 約 20 milliTorr 〇 19. 如申請專利範圍第16項之方法，其中該UHVCVD處理包 含一氣體混合物，其包含一矽（si)來源氣體，一鍺（Ge)來 源氣體’一硼（B)來源氣體及一碳（C)來源氣體。 20. 如申請專利範圍第19項之方法，其中該矽來源氣體為一 矽甲烷，該鍺來源氣體為鍺烷，該硼來源氣體為b2H6， 而該碳來源氣體為乙烯，甲基矽甲烷，或甲烧。 21·如申請專利範圍第19項之方法，其中該來源氣體可以未 稀釋來使用，或結合於一惰性氣體。 22.如申請專利範圍第21項之方法，其中該惰性氣體為He , -18- 本紙張尺度適财國團冢棵準(CNS) A4規格(21〇χ297公董) 522494 A8 B8 C8 --~______D8 、申請專利範圍 Ar，N2 或 H2。 23.如申請專利範圍第b項之方法，其中該來源氣體為預先 混合，或做為分離的氣流來加入到一磊晶反應器。 24· —種矽-鍺雙極性電晶體，其實質上在該射極及集極區域 之間不存在有位錯缺陷，該結構包含： 一第一導電形式的集極區域； 一形成在该集極區域的一部份之上的矽·鍺基極區域； 及 一泫第一導電形式的射極區域，其形成在該基極區域 的一部份之上，其中該集極區域及該基極區域包含連續 地呈現碳在該集極與矽-鍺基極區域中，而該矽-鍺基極 進一步包含硼摻雜在其中。 25.如申叫專利範圍第24項之石夕-鍺雙極性電晶體，其中碳存 在於該矽-鍺基極區域中’其濃度約為5E17到約1£21每 立方公分。 26·如申請專利範圍第25項之矽-鍺雙極性電晶體，其中該碳 存在於該石夕-鍺基極區域中，其濃度約為lE19到約1E2〇 每立方公分。 27·如申請專利範圍第24項之矽_鍺雙極性電晶體，其中該射 極由摻雜的多晶矽所組成。 -19 522494
    中文 f!名稱 英文 姓 名 國 籍 矽-鍺雙極性電晶體及其製造方法 SiGe BIPOLAR TRANSISTOR AND METHOD THEREOF 1.傑克朱翁JACK OON CHU 2·道格拉斯道恩庫巴格DOUGLAS DUANE COOLBAUGH 3·詹f斯史都特都恩 4·大衛 R·格林伯格 davidr GR£ENBERG 1·-4·皆美國 U.S,A. 發明 創作> 住、居所 1 ·美國紐約州曼哈赛山莊市施寶尼路44號 44 SHELBOURNE LANE, MANHASSET HILLS, NY 11040, USA. 2. 美國維蒙特州艾色克斯連接市赛吉圓環21號 21 SAGE CIRCLE, ESSEX JUNCTION, VT 05452, USA. 3. 美國維蒙特州傑利寇市歐爾路75號 75 ORR ROAD, JERICHO, VT 05465, USA. 4·美國兔約州白色平原市南百老匯路95號4〇5室 95 SOUTH BROADWAY #405, WHITE PLAINS, NY 10601, USA. 裝 訂 美商萬國商業機器公司 INTERNATIONAL BUSINESS MACHINES CORPORATION 國籍 f事務％ 美國U.S.A. 美國紐約州阿蒙市新果園路 NEW ORCHARD ROAD,ARMONK? NEW YORK, 10504, USA. 傑拉德羅森赛GERALD ROSENTHAL 本紙張尺度適用中s a家檩準(CNS) μ規格㈣χ撕公爱) 522494 1多(Μφΐ257號專利申請案 fUj3月書替換頁(91年12月） 五、發明説明（1C3a A7 B7 元件符號說明 10 n+次集極層 12 n-Si集極區域 14 P+矽-鍺基極區域 16 矽射極區域 18 基極電極 20 間隔 22 射極電極 24 生長的碳層 50 基板 52 集極區域 54 矽-鍺基極區域 56 射極區域 56d 射極擴散 60 絕緣體 62 射極窗開口 64 本質多晶矽層 -15a-本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
TW091101257A 2001-01-30 2002-01-25 SiGe bipolar transistor and method thereof TW522494B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/774,126 US6426265B1 (en) 2001-01-30 2001-01-30 Incorporation of carbon in silicon/silicon germanium epitaxial layer to enhance yield for Si-Ge bipolar technology

Publications (1)

Publication Number Publication Date
TW522494B true TW522494B (en) 2003-03-01

Family

ID=25100308

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091101257A TW522494B (en) 2001-01-30 2002-01-25 SiGe bipolar transistor and method thereof

Country Status (11)

Country Link
US (4) US6426265B1 (zh)
EP (1) EP1356504A1 (zh)
JP (2) JP4700897B2 (zh)
KR (1) KR100497103B1 (zh)
CN (1) CN1322564C (zh)
CZ (1) CZ20032066A3 (zh)
HU (1) HUP0302872A3 (zh)
IL (2) IL156930A0 (zh)
PL (1) PL203317B1 (zh)
TW (1) TW522494B (zh)
WO (1) WO2002061820A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10236282B2 (en) 2013-12-18 2019-03-19 Intel Corporation Partial layer transfer system and method

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6426265B1 (en) * 2001-01-30 2002-07-30 International Business Machines Corporation Incorporation of carbon in silicon/silicon germanium epitaxial layer to enhance yield for Si-Ge bipolar technology
US6534371B2 (en) * 2001-06-11 2003-03-18 International Business Machines Corporation C implants for improved SiGe bipolar yield
US7087979B1 (en) * 2001-06-15 2006-08-08 National Semiconductor Corporation Bipolar transistor with an ultra small self-aligned polysilicon emitter
US6784065B1 (en) 2001-06-15 2004-08-31 National Semiconductor Corporation Bipolar transistor with ultra small self-aligned polysilicon emitter and method of forming the transistor
US6649482B1 (en) * 2001-06-15 2003-11-18 National Semiconductor Corporation Bipolar transistor with a silicon germanium base and an ultra small self-aligned polysilicon emitter and method of forming the transistor
JP2004537855A (ja) * 2001-07-27 2004-12-16 イーハーペー ゲーエムベーハー−イノヴェイションズ フォー ハイ パフォーマンス マイクロエレクトロニクス／インスティチュート フュア イノヴァティーヴェ ミクロエレクトローニク 薄いエピタキシャル半導体層の製造方法および装置
US6706583B1 (en) * 2001-10-19 2004-03-16 Lsi Logic Corporation High speed low noise transistor
KR20030035152A (ko) * 2001-10-30 2003-05-09 주식회사 하이닉스반도체 반도체웨이퍼 제조방법
US6870204B2 (en) * 2001-11-21 2005-03-22 Astralux, Inc. Heterojunction bipolar transistor containing at least one silicon carbide layer
DE10160509A1 (de) * 2001-11-30 2003-06-12 Ihp Gmbh Halbleitervorrichtung und Verfahren zu ihrer Herstellung
US20030111013A1 (en) * 2001-12-19 2003-06-19 Oosterlaken Theodorus Gerardus Maria Method for the deposition of silicon germanium layers
JP3914064B2 (ja) * 2002-02-28 2007-05-16 富士通株式会社 混晶膜の成長方法及び装置
US6593640B1 (en) * 2002-04-01 2003-07-15 Maxim Integrated Products, Inc. Bipolar transistor and methods of forming bipolar transistors
TWI284348B (en) * 2002-07-01 2007-07-21 Macronix Int Co Ltd Method for fabricating raised source/drain of semiconductor device
US6699765B1 (en) * 2002-08-29 2004-03-02 Micrel, Inc. Method of fabricating a bipolar transistor using selective epitaxially grown SiGe base layer
US6972441B2 (en) * 2002-11-27 2005-12-06 Intel Corporation Silicon germanium heterojunction bipolar transistor with step-up carbon profile
US6995427B2 (en) * 2003-01-29 2006-02-07 S.O.I.Tec Silicon On Insulator Technologies S.A. Semiconductor structure for providing strained crystalline layer on insulator and method for fabricating same
US7517768B2 (en) * 2003-03-31 2009-04-14 Intel Corporation Method for fabricating a heterojunction bipolar transistor
DE10316531A1 (de) * 2003-04-10 2004-07-08 Infineon Technologies Ag Bipolar-Transistor
US7157379B2 (en) * 2003-09-23 2007-01-02 Intel Corporation Strained semiconductor structures
US7166528B2 (en) 2003-10-10 2007-01-23 Applied Materials, Inc. Methods of selective deposition of heavily doped epitaxial SiGe
US20050114227A1 (en) * 2003-11-25 2005-05-26 Carter Craig M. Web-based tool for maximizing value from surplus assets
US7115955B2 (en) * 2004-07-30 2006-10-03 International Business Machines Corporation Semiconductor device having a strained raised source/drain
US7312128B2 (en) * 2004-12-01 2007-12-25 Applied Materials, Inc. Selective epitaxy process with alternating gas supply
US7682940B2 (en) 2004-12-01 2010-03-23 Applied Materials, Inc. Use of Cl2 and/or HCl during silicon epitaxial film formation
US7560352B2 (en) * 2004-12-01 2009-07-14 Applied Materials, Inc. Selective deposition
KR100833491B1 (ko) * 2005-12-08 2008-05-29 한국전자통신연구원 임베디드 상변화 메모리 및 그 제조방법
US7674337B2 (en) * 2006-04-07 2010-03-09 Applied Materials, Inc. Gas manifolds for use during epitaxial film formation
KR101160930B1 (ko) * 2006-07-31 2012-06-29 어플라이드 머티어리얼스, 인코포레이티드 카본-함유 실리콘 에피택셜 층을 형성하는 방법
DE112007001813T5 (de) * 2006-07-31 2009-07-09 Applied Materials, Inc., Santa Clara Verfahren zum Steuern der Morphologie während der Bildung einer epitaktischen Schicht
US8394196B2 (en) * 2006-12-12 2013-03-12 Applied Materials, Inc. Formation of in-situ phosphorus doped epitaxial layer containing silicon and carbon
US7960236B2 (en) * 2006-12-12 2011-06-14 Applied Materials, Inc. Phosphorus containing Si epitaxial layers in N-type source/drain junctions
JP2008235560A (ja) 2007-03-20 2008-10-02 Matsushita Electric Ind Co Ltd ヘテロ接合バイポーラトランジスタ
US8130737B2 (en) * 2008-03-12 2012-03-06 Samsung Electronics Co., Ltd. System and method for a multiple hop wireless network
US8476686B2 (en) 2008-07-09 2013-07-02 Infineon Technologies Ag Memory device and method for making same
US8343825B2 (en) 2011-01-19 2013-01-01 International Business Machines Corporation Reducing dislocation formation in semiconductor devices through targeted carbon implantation
US9064796B2 (en) 2012-08-13 2015-06-23 Infineon Technologies Ag Semiconductor device and method of making the same
CN103943670B (zh) * 2014-04-12 2016-10-05 北京工业大学 超结集电区应变硅异质结双极晶体管
KR102130459B1 (ko) * 2016-02-29 2020-07-07 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
CN107046058A (zh) * 2017-04-13 2017-08-15 中国电子科技集团公司第二十四研究所 一种具有应变Si组合发射区的异质结双极晶体管及其制备方法
FR3115393A1 (fr) 2020-10-19 2022-04-22 Stmicroelectronics (Crolles 2) Sas Transistor bipolaire et procédé de fabrication

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4887134A (en) 1986-09-26 1989-12-12 Canon Kabushiki Kaisha Semiconductor device having a semiconductor region in which either the conduction or valence band remains flat while bandgap is continuously graded
US5514885A (en) * 1986-10-09 1996-05-07 Myrick; James J. SOI methods and apparatus
JP2569058B2 (ja) * 1987-07-10 1997-01-08 株式会社日立製作所 半導体装置
US5159424A (en) 1988-12-10 1992-10-27 Canon Kabushiki Kaisha Semiconductor device having a high current gain and a higher ge amount at the base region than at the emitter and collector region, and photoelectric conversion apparatus using the device
US5140400A (en) * 1989-03-29 1992-08-18 Canon Kabushiki Kaisha Semiconductor device and photoelectric converting apparatus using the same
US5316958A (en) * 1990-05-31 1994-05-31 International Business Machines Corporation Method of dopant enhancement in an epitaxial silicon layer by using germanium
US5321302A (en) 1990-07-25 1994-06-14 Nec Corporation Heterojunction bipolar transistor having base structure for improving both cut-off frequency and maximum oscillation frequency
JPH04106980A (ja) * 1990-08-24 1992-04-08 Fujitsu Ltd 半導体装置及びその製造方法
JPH05144834A (ja) 1991-03-20 1993-06-11 Hitachi Ltd バイポーラトランジスタ及びその製造方法
US5241214A (en) * 1991-04-29 1993-08-31 Massachusetts Institute Of Technology Oxides and nitrides of metastabale group iv alloys and nitrides of group iv elements and semiconductor devices formed thereof
JPH05102177A (ja) * 1991-10-02 1993-04-23 Hitachi Ltd 半導体集積回路装置及びこれを用いた電子計算機
JPH07501181A (ja) 1991-10-23 1995-02-02 マイクロユニティ　システムズ　エンジニアリング，インコーポレイテッド ベータ特性とパンチスルー特性を改良したバイポーラジャンクショントランジスタ
EP0542152B1 (en) * 1991-11-08 1999-07-14 Canon Kabushiki Kaisha Laminated solid-state image sensing apparatus and method of manufacturing the same
JP3077841B2 (ja) * 1992-01-20 2000-08-21 日本電気株式会社 半導体装置およびその製造方法
JP2582519B2 (ja) 1992-07-13 1997-02-19 インターナショナル・ビジネス・マシーンズ・コーポレイション バイポーラ・トランジスタおよびその製造方法
US5272096A (en) * 1992-09-29 1993-12-21 Motorola, Inc. Method for making a bipolar transistor having a silicon carbide layer
US5523243A (en) * 1992-12-21 1996-06-04 International Business Machines Corporation Method of fabricating a triple heterojunction bipolar transistor
US5320972A (en) 1993-01-07 1994-06-14 Northern Telecom Limited Method of forming a bipolar transistor
JP3156436B2 (ja) * 1993-04-05 2001-04-16 日本電気株式会社 ヘテロ接合バイポーラトランジスタ
JPH0750410A (ja) 1993-08-06 1995-02-21 Hitachi Ltd 半導体結晶積層体及びその形成方法並びに半導体装置
JPH07115184A (ja) * 1993-08-24 1995-05-02 Canon Inc 積層型固体撮像装置及びその製造方法
US5360986A (en) * 1993-10-05 1994-11-01 Motorola, Inc. Carbon doped silicon semiconductor device having a narrowed bandgap characteristic and method
JPH07153928A (ja) * 1993-11-26 1995-06-16 Toshiba Corp 半導体基板およびその製造方法
US5422502A (en) * 1993-12-09 1995-06-06 Northern Telecom Limited Lateral bipolar transistor
US5734193A (en) * 1994-01-24 1998-03-31 The United States Of America As Represented By The Secretary Of The Air Force Termal shunt stabilization of multiple part heterojunction bipolar transistors
US5646073A (en) 1995-01-18 1997-07-08 Lsi Logic Corporation Process for selective deposition of polysilicon over single crystal silicon substrate and resulting product
US5846867A (en) * 1995-12-20 1998-12-08 Sony Corporation Method of producing Si-Ge base heterojunction bipolar device
KR970054343A (ko) * 1995-12-20 1997-07-31 이준 규소/규소게르마늄 쌍극자 트랜지스터 제조방법
DE19652423A1 (de) 1996-12-09 1998-06-10 Inst Halbleiterphysik Gmbh Silizium-Germanium-Heterobipolartransistor und Verfahren zur Herstellung der epitaktischen Einzelschichten eines derartigen Transistors
US6800881B2 (en) * 1996-12-09 2004-10-05 Ihp Gmbh-Innovations For High Performance Microelectronics/Institut Fur Innovative Mikroelektronik Silicon-germanium hetero bipolar transistor with T-shaped implantation layer between emitter and emitter contact area
DE19755979A1 (de) * 1996-12-09 1999-06-10 Inst Halbleiterphysik Gmbh Silizium-Germanium-Heterobipolartransistor
US5963817A (en) 1997-10-16 1999-10-05 International Business Machines Corporation Bulk and strained silicon on insulator using local selective oxidation
US6154475A (en) * 1997-12-04 2000-11-28 The United States Of America As Represented By The Secretary Of The Air Force Silicon-based strain-symmetrized GE-SI quantum lasers
EP1178537A3 (en) * 1998-02-20 2004-09-29 Matsushita Electric Industrial Co., Ltd. Bipolar transistor and semiconductor device
JPH11283993A (ja) * 1998-03-31 1999-10-15 Mitsubishi Heavy Ind Ltd 半導体装置の製造方法
US6815303B2 (en) * 1998-04-29 2004-11-09 Micron Technology, Inc. Bipolar transistors with low-resistance emitter contacts
FR2779571B1 (fr) * 1998-06-05 2003-01-24 St Microelectronics Sa Procede de dopage selectif du collecteur intrinseque d'un transistor bipolaire vertical a base epitaxiee
US6087683A (en) * 1998-07-31 2000-07-11 Lucent Technologies Silicon germanium heterostructure bipolar transistor with indium doped base
JP2000068284A (ja) * 1998-08-19 2000-03-03 Sharp Corp ヘテロ接合バイポーラトランジスタの製造方法及びパワーアンプ
JP3549408B2 (ja) * 1998-09-03 2004-08-04 松下電器産業株式会社 バイポーラトランジスタ
DE19857640A1 (de) * 1998-12-14 2000-06-15 Inst Halbleiterphysik Gmbh Bipolartransistor und Verfahren zu seiner Herstellung
DE60042666D1 (de) * 1999-01-14 2009-09-17 Panasonic Corp Halbleiterbauelement und Verfahren zu dessen Herstellung
US6258695B1 (en) * 1999-02-04 2001-07-10 International Business Machines Corporation Dislocation suppression by carbon incorporation
EP1965431A2 (en) * 1999-06-22 2008-09-03 Matsushita Electric Industrial Co., Ltd. Heterojunction bipolar transistor and method for fabricating the same
US6169007B1 (en) * 1999-06-25 2001-01-02 Applied Micro Circuits Corporation Self-aligned non-selective thin-epi-base silicon germanium (SiGe) heterojunction bipolar transistor BicMOS process using silicon dioxide etchback
EP1672700A2 (en) * 1999-11-15 2006-06-21 Matsushita Electric Industrial Co., Ltd. Field effect semiconductor device
US6461925B1 (en) * 2000-03-30 2002-10-08 Motorola, Inc. Method of manufacturing a heterojunction BiCMOS integrated circuit
US6316795B1 (en) * 2000-04-03 2001-11-13 Hrl Laboratories, Llc Silicon-carbon emitter for silicon-germanium heterojunction bipolar transistors
US6333235B1 (en) * 2000-04-12 2001-12-25 Industrial Technologyresearch Institute Method for forming SiGe bipolar transistor
US6417058B1 (en) * 2000-06-14 2002-07-09 Sony Corporation SiGe/poly for low resistance extrinsic base npn transistor
AU2001286450A1 (en) * 2000-08-12 2002-02-25 Georgia Tech Research Corporation A system and method for capturing an image
US6894366B2 (en) * 2000-10-10 2005-05-17 Texas Instruments Incorporated Bipolar junction transistor with a counterdoped collector region
US6396107B1 (en) * 2000-11-20 2002-05-28 International Business Machines Corporation Trench-defined silicon germanium ESD diode network
US6440811B1 (en) * 2000-12-21 2002-08-27 International Business Machines Corporation Method of fabricating a poly-poly capacitor with a SiGe BiCMOS integration scheme
US6509242B2 (en) * 2001-01-12 2003-01-21 Agere Systems Inc. Heterojunction bipolar transistor
US6465870B2 (en) * 2001-01-25 2002-10-15 International Business Machines Corporation ESD robust silicon germanium transistor with emitter NP-block mask extrinsic base ballasting resistor with doped facet region
US6674102B2 (en) * 2001-01-25 2004-01-06 International Business Machines Corporation Sti pull-down to control SiGe facet growth
US6426265B1 (en) * 2001-01-30 2002-07-30 International Business Machines Corporation Incorporation of carbon in silicon/silicon germanium epitaxial layer to enhance yield for Si-Ge bipolar technology
US6534371B2 (en) * 2001-06-11 2003-03-18 International Business Machines Corporation C implants for improved SiGe bipolar yield

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10236282B2 (en) 2013-12-18 2019-03-19 Intel Corporation Partial layer transfer system and method

Also Published As

Publication number Publication date
PL362710A1 (en) 2004-11-02
KR100497103B1 (ko) 2005-06-23
US7713829B2 (en) 2010-05-11
CZ20032066A3 (cs) 2003-11-12
CN1322564C (zh) 2007-06-20
JP4917051B2 (ja) 2012-04-18
US20050054171A1 (en) 2005-03-10
JP2004520711A (ja) 2004-07-08
EP1356504A1 (en) 2003-10-29
US6815802B2 (en) 2004-11-09
US7173274B2 (en) 2007-02-06
PL203317B1 (pl) 2009-09-30
WO2002061820A1 (en) 2002-08-08
US20020121676A1 (en) 2002-09-05
US20020100917A1 (en) 2002-08-01
JP4700897B2 (ja) 2011-06-15
US20080124881A1 (en) 2008-05-29
HUP0302872A3 (en) 2004-07-28
KR20030069215A (ko) 2003-08-25
US6426265B1 (en) 2002-07-30
HUP0302872A2 (hu) 2003-12-29
IL156930A0 (en) 2004-02-08
JP2008153684A (ja) 2008-07-03
IL156930A (en) 2010-04-15
CN1502124A (zh) 2004-06-02

Similar Documents

Publication Publication Date Title
TW522494B (en) SiGe bipolar transistor and method thereof
US6362065B1 (en) Blocking of boron diffusion through the emitter-emitter poly interface in PNP HBTs through use of a SiC layer at the top of the emitter epi layer
US6750119B2 (en) Epitaxial and polycrystalline growth of Si1-x-yGexCy and Si1-yCy alloy layers on Si by UHV-CVD
US6534371B2 (en) C implants for improved SiGe bipolar yield
JP2003168689A (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
JP2004520711A5 (zh)
JPH11354537A (ja) エピタキシャルベ―スをもつたて形バイポ―ラトランジスタの真性コレクタの選択ド―ピングを行う方法
US6878592B1 (en) Selective epitaxy to improve silicidation
JP2000077425A (ja) バイポーラトランジスタ
Regolini Selective Si/SiGe heterostructures for advanced CMOS and BiCMOS technologies
JP2003297761A (ja) エピタキシャル成長方法
JP2007258752A (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees