KR102130459B1 - 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 - Google Patents

반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 Download PDF

Info

Publication number
KR102130459B1
KR102130459B1 KR1020187024299A KR20187024299A KR102130459B1 KR 102130459 B1 KR102130459 B1 KR 102130459B1 KR 1020187024299 A KR1020187024299 A KR 1020187024299A KR 20187024299 A KR20187024299 A KR 20187024299A KR 102130459 B1 KR102130459 B1 KR 102130459B1
Authority
KR
South Korea
Prior art keywords
raw material
film
substrate
hydrogen
supplying
Prior art date
Application number
KR1020187024299A
Other languages
English (en)
Other versions
KR20180104709A (ko
Inventor
기미히코 나카타니
츠카사 가마쿠라
하지메 가라사와
가즈히로 하라다
Original Assignee
가부시키가이샤 코쿠사이 엘렉트릭
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 코쿠사이 엘렉트릭 filed Critical 가부시키가이샤 코쿠사이 엘렉트릭
Publication of KR20180104709A publication Critical patent/KR20180104709A/ko
Application granted granted Critical
Publication of KR102130459B1 publication Critical patent/KR102130459B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/36—Carbonitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45565—Shower nozzles
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45578—Elongated nozzles, tubes with holes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4584—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally the substrate being rotated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02277—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition the reactions being activated by other means than plasma or thermal, e.g. photo-CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide

Abstract

기판에 대하여, 소정 원소와 질소의 화학 결합 또는 소정 원소와 탄소의 화학 결합과, 소정 원소와 수소의 화학 결합을 포함하고, 질소와 수소의 화학 결합 비함유의 제1 원료를 공급하는 공정과, 기판에 대하여, 제13족 원소를 포함하고 질소와 수소의 화학 결합 비함유의 의사 촉매를 공급하는 공정을 적어도 일정 기간 오버랩시켜 행함으로써, 기판 상에 막을 형성하는 공정을 갖고, 막을 형성하는 공정에서는, 질소와 수소의 화학 결합을 포함하는 물질의 기판에 대한 공급을 불실시로 한다.

Description

반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
본 발명은 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체에 관한 것이다.
반도체 장치(디바이스)의 제조 공정의 일 공정으로서, 기판 상에 막을 형성하는 처리가 행하여지는 경우가 있다.
일본 특허 공개 제2012-186275호 공보
본 발명의 목적은, 기판 상에 형성되는 막의 조성비의 제어성을 향상시키는 것이 가능한 기술을 제공하는 데 있다.
본 발명의 일 형태에 의하면,
기판에 대하여, 소정 원소와 질소의 화학 결합 또는 상기 소정 원소와 탄소의 화학 결합과, 상기 소정 원소와 수소의 화학 결합을 포함하고, 질소와 수소의 화학 결합 비함유의 제1 원료를 공급하는 공정과,
상기 기판에 대하여, 제13족 원소를 포함하고 질소와 수소의 화학 결합 비함유의 의사 촉매를 공급하는 공정,
을 적어도 일정 기간 오버랩시켜 행함으로써, 상기 기판 상에 막을 형성하는 공정을 갖고,
상기 막을 형성하는 공정에서는, 질소와 수소의 화학 결합을 포함하는 물질의 상기 기판에 대한 공급을 불실시로 하는 기술이 제공된다.
본 발명에 따르면, 기판 상에 형성되는 막의 조성비의 제어성을 향상시키는 것이 가능하게 된다.
도 1은 본 발명의 실시 형태에서 적합하게 사용되는 기판 처리 장치의 종형 처리로의 개략 구성도이며, 처리로 부분을 종단면도로 도시하는 도면이다.
도 2는 본 발명의 실시 형태에서 적합하게 사용되는 기판 처리 장치의 종형 처리로의 일부의 개략 구성도이며, 처리로의 일부를 도 1의 A-A선 단면도로 도시하는 도면이다.
도 3은 본 발명의 실시 형태에서 적합하게 사용되는 기판 처리 장치의 컨트롤러의 개략 구성도이며, 컨트롤러의 제어계를 블록도로 도시하는 도면이다.
도 4의 (a)는 본 발명의 일 실시 형태의 성막 시퀀스를 도시하는 도면이며, (b) 내지 (d)는 각각, 본 발명의 일 실시 형태의 성막 시퀀스의 변형예를 도시하는 도면이다.
도 5의 (a) 내지 (c)는 각각, TSA, TEB, DS의 화학 구조식을 나타내는 도면이다.
도 6은 성막 레이트의 평가 결과를 도시하는 도면이다.
도 7은 성막 레이트의 다른 평가 결과를 도시하는 도면이다.
도 8의 (a)는 성막 시의 처리 조건을 도시하는 도면이며, (b)는 형성된 막의 조성을 도시하는 도면이다.
도 9는 본 발명의 다른 실시 형태에서 적합하게 사용되는 기판 처리 장치의 처리로의 개략 구성도로서 처리로 부분을 종단면도로 도시하는 도면이다.
도 10은 본 발명의 다른 실시 형태에서 적합하게 사용되는 기판 처리 장치의 처리로의 개략 구성도로서 처리로 부분을 종단면도로 도시하는 도면이다.
<본 발명의 일 실시 형태>
이하, 본 발명의 일 실시 형태에 대해서 도 1 내지 도 3을 참조하면서 설명한다.
(1) 기판 처리 장치의 구성
도 1에 도시한 바와 같이, 처리로(202)는, 가열 기구(온도 조정부)로서의 히터(207)를 갖는다. 히터(207)는 원통 형상이며, 보유 지지판에 지지됨으로써 수직으로 설치되어 있다. 히터(207)는, 가스를 열로 활성화(여기)시키는 활성화 기구(여기부)로서도 기능한다.
히터(207)의 내측에는, 히터(207)와 동심원형으로 반응관(203)이 배치되어 있다. 반응관(203)은, 예를 들어 석영(SiO2) 또는 탄화실리콘(SiC) 등의 내열성 재료로 이루어지고, 상단이 폐색되고 하단이 개구된 원통 형상으로 형성되어 있다. 반응관(203)의 하방에는, 반응관(203)과 동심원형으로, 매니폴드(인렛 플랜지)(209)가 배치되어 있다. 매니폴드(209)는, 예를 들어 스테인리스(SUS) 등의 금속으로 이루어지고, 상단 및 하단이 개구된 원통 형상으로 형성되어 있다. 매니폴드(209)의 상단부는, 반응관(203)의 하단부에 걸림 결합하고 있어, 반응관(203)을 지지하도록 구성되어 있다. 매니폴드(209)와 반응관(203)의 사이에는, 시일 부재로서의 O링(220a)이 설치되어 있다. 반응관(203)은, 히터(207)와 마찬가지로 수직으로 설치되어 있다. 주로, 반응관(203)과 매니폴드(209)에 의해 처리 용기(반응 용기)가 구성된다. 처리 용기의 통 중공부에는 처리실(201)이 형성되어 있다. 처리실(201)은, 복수매의 기판으로서의 웨이퍼(200)를 수용 가능하게 구성되어 있다.
처리실(201) 내에는, 노즐(249a, 249b)이, 매니폴드(209)의 측벽을 관통하도록 설치되어 있다. 노즐(249a, 249b)에는, 가스 공급관(232a, 232b)이 각각 접속되어 있다. 가스 공급관(232a)에는, 가스 공급관(232c)이 접속되어 있다.
가스 공급관(232a 내지 232c)에는, 상류 방향으로부터 순서대로, 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(MFC)(241a 내지 241c) 및 개폐 밸브인 밸브(243a 내지 243c)가 각각 설치되어 있다. 가스 공급관(232a, 232b)의 밸브(243a, 243b)보다도 하류측에는, 불활성 가스를 공급하는 가스 공급관(232d, 232e)이 각각 접속되어 있다. 가스 공급관(232d, 232e)에는, 상류 방향으로부터 순서대로, MFC(241d, 241e) 및 밸브(243d, 243e)가 각각 설치되어 있다.
가스 공급관(232a, 232b)의 선단부에는, 노즐(249a, 249b)이 각각 접속되어 있다. 노즐(249a, 249b)은, 도 2에 도시한 바와 같이, 반응관(203)의 내벽과 웨이퍼(200)의 사이에서의 평면으로 보아 원환형 공간에, 반응관(203)의 내벽 하부로부터 상부를 따라, 웨이퍼(200)의 적재 방향 상방을 향해서 상승되도록 각각 설치되어 있다. 즉, 노즐(249a, 249b)은, 웨이퍼(200)가 배열되는 웨이퍼 배열 영역의 측방의, 웨이퍼 배열 영역을 수평으로 둘러싸는 영역에, 웨이퍼 배열 영역을 따르도록 각각 설치되어 있다. 노즐(249a, 249b)은 L자형 롱 노즐로서 각각 구성되어 있다. 노즐(249a, 249b)의 측면에는, 가스를 공급하는 가스 공급 구멍(250a, 250b)이 각각 형성되어 있다. 가스 공급 구멍(250a, 250b)은, 반응관(203)의 중심을 향하도록 각각 개구되어 있어, 웨이퍼(200)를 향해서 가스를 공급하는 것이 가능하게 되어 있다. 가스 공급 구멍(250a, 250b)은, 반응관(203)의 하부로부터 상부에 걸쳐 복수 형성되고, 각각이 동일한 개구 면적을 갖고, 또한 동일한 개구 피치로 형성되어 있다.
이와 같이, 본 실시 형태에서는, 반응관(203)의 측벽의 내벽과, 반응관(203) 내에 배열된 복수매의 웨이퍼(200)의 단부(주연부)로 정의되는 평면으로 보아 원환형의 세로로 긴 공간 내, 즉, 원통형의 공간 내에 배치한 노즐(249a, 249b)을 경유해서 가스를 반송하고 있다. 그리고, 노즐(249a, 249b)에 각각 개구된 가스 공급 구멍(250a, 250b)으로부터, 웨이퍼(200)의 근방에서 처음으로 반응관(203) 내에 가스를 분출시키고 있다. 그리고, 반응관(203) 내에서의 가스의 주된 흐름을, 웨이퍼(200)의 표면과 평행인 방향, 즉, 수평 방향으로 하고 있다. 이러한 구성으로 함으로써, 각 웨이퍼(200)에 균일하게 가스를 공급하는 것이 가능하게 된다. 웨이퍼(200)의 표면 상을 흐른 가스는, 배기구, 즉, 후술하는 배기관(231)의 방향을 향해서 흐른다. 단, 이 가스의 흐름의 방향은, 배기구의 위치에 따라 적절히 특정되며, 수직 방향에 한한 것은 아니다.
가스 공급관(232a)으로부터는, 소정 원소(주 원소)로서의 실리콘(Si)과 질소(N)의 화학 결합(Si-N 결합) 또는 Si와 탄소(C)의 화학 결합(Si-C 결합)과, Si와 수소(H)의 화학 결합(Si-H 결합)을 포함하고, N과 H의 화학 결합(N-H 결합) 비함유의 제1 원료가, MFC(241a), 밸브(243a), 노즐(249a)을 거쳐서 처리실(201) 내에 공급된다. 제1 원료로서는, 예를 들어 트리실릴아민(N(SiH3)3, 약칭: TSA) 가스를 사용할 수 있다. 도 5의 (a)에 화학 구조식을 나타내는 바와 같이, TSA는, Si-N 결합 및 Si-H 결합을 포함하는 물질이며, 1분자 중에 3개의 Si-N 결합과, 9개의 Si-H 결합을 포함하고 있다. 또한, TSA에서의 하나의 N(중심 원소)에는 3개의 Si가 결합하고 있다. TSA는, 후술하는 성막 처리에 있어서, Si 소스로서도 작용하고, N 소스로서도 작용한다.
가스 공급관(232b)으로부터는, 제13족(III족) 원소로서의 보론(B)을 포함하고 N-H 결합 비함유의 의사 촉매가, MFC(241b), 밸브(243b), 노즐(249b)을 거쳐서 처리실(201) 내에 공급된다. 여기에서 말하는 「촉매」란, 화학 반응의 전후에서 그 자신은 변화하지 않지만, 반응의 속도를 변화시키는 물질이다. 이에 반해, 본 실시 형태의 반응계에서의 의사 촉매는, 후술하는 바와 같이, 반응의 속도 등을 변화시키되, 그 자신의 적어도 일부는 화학 반응의 전후에 변화된다. 즉, 본 실시 형태의 반응계에서의 의사 촉매는, 촉매적인 작용을 하지만, 엄밀하게는 「촉매」는 아니다. 본 명세서에서는, 이와 같이, 촉매처럼 작용하지만, 그 자신의 적어도 일부는 화학 반응의 전후에 변화되는 물질을, 「의사 촉매」라고 칭하고 있다. 의사 촉매로서는, 예를 들어 트리에틸보란(B(C2H5)3, 약칭: TEB) 가스를 사용할 수 있다. 도 5의 (b)에 화학 구조식을 나타내는 바와 같이, TEB는, B-C 결합, C-H 결합 및 C-C 결합을 포함하는 물질이며, 1분자 중에 3개의 B-C 결합과, 15개의 C-H 결합과, 3개의 C-C 결합을 포함하고 있다. 또한, TEB에서의 1개의 B(중심 원소)에는 3개의 C가 결합하고 있다. TEB는, 후술하는 성막 처리에 있어서, 촉매로서 작용할 뿐만 아니라, B 소스로서도 작용하고, C 소스로서도 작용한다.
가스 공급관(232c)으로부터는, 제1 원료와는 분자 구조(화학 구조)가 상이하고, Si-H 결합을 포함하고 N-H 결합 비함유의 제2 원료가, MFC(241c), 밸브(243c), 가스 공급관(232a), 노즐(249a)을 거쳐서 처리실(201) 내에 공급된다. 제2 원료로서는, 예를 들어 디실란(Si2H6, 약칭: DS) 가스를 사용할 수 있다. 도 5의 (c)에 화학 구조식을 나타내는 바와 같이, DS는, Si-H 결합 및 Si-Si 결합을 포함하는 물질이며, 후술하는 성막 처리에 있어서, Si 소스로서 작용한다.
가스 공급관(232d, 232e)으로부터는, 불활성 가스로서, 예를 들어 질소(N2) 가스가, 각각 MFC(241d, 241e), 밸브(243d, 243e), 가스 공급관(232a, 232b), 노즐(249a, 249b)을 거쳐서 처리실(201) 내에 공급된다.
주로, 가스 공급관(232a), MFC(241a), 밸브(243a)에 의해, 제1 원료 공급계가 구성된다. 또한, 주로 가스 공급관(232c), MFC(241c), 밸브(243c)에 의해, 제2 원료 공급계가 구성된다. 또한, 주로 가스 공급관(232b), MFC(241b), 밸브(243b)에 의해, 의사 촉매 공급계가 구성된다. 또한, 주로 가스 공급관(232d, 232e), MFC(241d, 241e), 밸브(243d, 243e)에 의해, 불활성 가스 공급계가 구성된다.
상술한 각종 공급계 중, 어느 것, 또는 모든 공급계는, 밸브(243a 내지 243e)와 MFC(241a 내지 241e) 등이 집적되어 이루어지는 집적형 공급 시스템(248)으로서 구성되어 있어도 된다. 집적형 공급 시스템(248)은, 가스 공급관(232a 내지 232e) 각각에 대하여 접속되어, 가스 공급관(232a 내지 232e) 내에의 각종 가스의 공급 동작, 즉, 밸브(243a 내지 243e)의 개폐 동작이나 MFC(241a 내지 241e)에 의한 유량 조정 동작 등이, 후술하는 컨트롤러(121)에 의해 제어되도록 구성되어 있다. 집적형 공급 시스템(248)은, 일체형, 또는 분할형의 집적 유닛으로서 구성되어 있고, 가스 공급관(232a 내지 232e) 등에 대하여 집적 유닛 단위로 착탈을 행할 수 있어, 공급 시스템의 메인터넌스, 교환, 증설 등을, 집적 유닛 단위로 행하는 것이 가능하게 구성되어 있다.
반응관(203)에는, 처리실(201) 내의 분위기를 배기하는 배기관(231)이 설치되어 있다. 배기관(231)에는, 처리실(201) 내의 압력을 검출하는 압력 검출기(압력 검출부)로서의 압력 센서(245) 및 압력 조정기(압력 조정부)로서의 APC(Auto Pressure Controller) 밸브(244)를 거쳐서, 진공 배기 장치로서의 진공 펌프(246)가 접속되어 있다. APC 밸브(244)는, 진공 펌프(246)를 작동시킨 상태에서 밸브를 개폐함으로써, 처리실(201) 내의 진공 배기 및 진공 배기 정지를 행할 수 있고, 또한, 진공 펌프(246)를 작동시킨 상태에서, 압력 센서(245)에 의해 검출된 압력 정보에 기초하여 밸브 개방도를 조절함으로써, 처리실(201) 내의 압력을 조정할 수 있도록 구성되어 있다. 주로, 배기관(231), APC 밸브(244), 압력 센서(245)에 의해 배기계가 구성된다. 진공 펌프(246)를 배기계에 포함해서 생각해도 된다.
매니폴드(209)의 하방에는, 매니폴드(209)의 하단 개구를 기밀하게 폐색 가능한 노구 덮개로서의 시일 캡(219)이 설치되어 있다. 시일 캡(219)은, 예를 들어 SUS 등의 금속으로 이루어지고, 원반형으로 형성되어 있다. 시일 캡(219)의 상면에는, 매니폴드(209)의 하단과 맞닿는 시일 부재로서의 O링(220b)이 설치되어 있다. 시일 캡(219)의 하방에는, 후술하는 보트(217)를 회전시키는 회전 기구(267)가 설치되어 있다. 회전 기구(267)의 회전축(255)은, 시일 캡(219)을 관통해서 보트(217)에 접속되어 있다. 회전 기구(267)는, 보트(217)를 회전시킴으로써 웨이퍼(200)를 회전시키도록 구성되어 있다. 시일 캡(219)은, 반응관(203)의 외부에 설치된 승강 기구로서의 보트 엘리베이터(115)에 의해 수직 방향으로 승강되도록 구성되어 있다. 보트 엘리베이터(115)는, 시일 캡(219)을 승강시킴으로써, 보트(217)를 처리실(201) 내외로 반입 및 반출하는 것이 가능하게 구성되어 있다. 보트 엘리베이터(115)는, 보트(217), 즉 웨이퍼(200)를, 처리실(201) 내외로 반송하는 반송 장치(반송 기구)로서 구성되어 있다. 또한, 매니폴드(209)의 하방에는, 보트 엘리베이터(115)에 의해 시일 캡(219)을 강하시키고 있는 동안에, 매니폴드(209)의 하단 개구를 기밀하게 폐색 가능한 노구 덮개로서의 셔터(219s)가 설치되어 있다. 셔터(219s)는, 예를 들어 SUS 등의 금속으로 이루어지고, 원반형으로 형성되어 있다. 셔터(219s)의 상면에는, 매니폴드(209)의 하단과 맞닿는 시일 부재로서의 O링(220c)이 설치되어 있다. 셔터(219s)의 개폐 동작(승강 동작이나 회동 동작 등)은 셔터 개폐 기구(115s)에 의해 제어된다.
기판 지지구로서의 보트(217)는, 복수매, 예를 들어 25 내지 200매의 웨이퍼(200)를, 수평 자세이면서 또한 서로 중심을 맞춘 상태에서 수직 방향으로 정렬시켜 다단으로 지지하도록, 즉, 간격을 두고 배열시키도록 구성되어 있다. 보트(217)는, 예를 들어 석영이나 SiC 등의 내열성 재료로 이루어진다. 보트(217)의 하부에는, 예를 들어 석영이나 SiC 등의 내열성 재료로 이루어지는 단열판(218)이 다단으로 지지되어 있다. 이 구성에 의해, 히터(207)로부터의 열이 시일 캡(219)측에 전해지기 어렵게 되어 있다. 단열판(218)을 설치하지 않고, 석영이나 SiC 등의 내열성 재료로 이루어지는 통상의 부재로서 구성된 단열 통을 설치해도 된다.
반응관(203) 내에는, 온도 검출기로서의 온도 센서(263)가 설치되어 있다. 온도 센서(263)에 의해 검출된 온도 정보에 기초하여 히터(207)에 대한 통전 상태를 조정함으로써, 처리실(201) 내의 온도가 원하는 온도 분포로 된다. 온도 센서(263)는, 노즐(249a, 249b)과 마찬가지로 L자형으로 구성되어 있고, 반응관(203)의 내벽을 따라 설치되어 있다.
도 3에 도시한 바와 같이, 제어부(제어 수단)인 컨트롤러(121)는, CPU(Central Processing Unit)(121a), RAM(Random Access Memory)(121b), 기억 장치(121c), I/O 포트(121d)를 구비한 컴퓨터로서 구성되어 있다. RAM(121b), 기억 장치(121c), I/O 포트(121d)는, 내부 버스(121e)를 통해서, CPU(121a)와 데이터 교환 가능하게 구성되어 있다. 컨트롤러(121)에는, 터치 패널 등으로서 구성된 입출력 장치(122)가 접속되어 있다.
기억 장치(121c)는, 플래시 메모리, HDD(Hard Disk Drive) 등으로 구성되어 있다. 기억 장치(121c) 내에는, 기판 처리 장치의 동작을 제어하는 제어 프로그램이나, 후술하는 성막 처리의 수순이나 조건 등이 기재된 프로세스 레시피 등이, 판독 가능하게 저장되어 있다. 프로세스 레시피는, 후술하는 성막 처리에서의 각 수순을 컨트롤러(121)에 실행시켜, 소정의 결과를 얻을 수 있게 조합된 것이며, 프로그램으로서 기능한다. 이하, 프로세스 레시피나 제어 프로그램 등을 총칭하여, 간단히 프로그램이라고도 한다. 또한, 프로세스 레시피를, 간단히 레시피라고도 한다. 본 명세서에서 프로그램이라는 말을 사용한 경우에는, 레시피 단체만을 포함하는 경우, 제어 프로그램 단체만을 포함하는 경우, 또는 그들 양쪽을 포함하는 경우가 있다. RAM(121b)은, CPU(121a)에 의해 판독된 프로그램이나 데이터 등이 일시적으로 유지되는 메모리 영역(워크 에어리어)으로서 구성되어 있다.
I/O 포트(121d)는, 상술한 MFC(241a 내지 241e), 밸브(243a 내지 243e), 압력 센서(245), APC 밸브(244), 진공 펌프(246), 온도 센서(263), 히터(207), 회전 기구(267), 보트 엘리베이터(115), 셔터 개폐 기구(115s) 등에 접속되어 있다.
CPU(121a)는, 기억 장치(121c)로부터 제어 프로그램을 판독해서 실행함과 함께, 입출력 장치(122)로부터의 조작 커맨드의 입력 등에 따라서 기억 장치(121c)로부터 레시피를 판독하도록 구성되어 있다. CPU(121a)는, 판독한 레시피의 내용을 따르도록, MFC(241a 내지 241e)에 의한 각종 가스의 유량 조정 동작, 밸브(243a 내지 243e)의 개폐 동작, APC 밸브(244)의 개폐 동작 및 압력 센서(245)에 기초하는 APC 밸브(244)에 의한 압력 조정 동작, 진공 펌프(246)의 기동 및 정지, 온도 센서(263)에 기초하는 히터(207)의 온도 조정 동작, 회전 기구(267)에 의한 보트(217)의 회전 및 회전 속도 조절 동작, 보트 엘리베이터(115)에 의한 보트(217)의 승강 동작, 셔터 개폐 기구(115s)에 의한 셔터(219s)의 개폐 동작 등을 제어하도록 구성되어 있다.
컨트롤러(121)는, 외부 기억 장치(예를 들어, 하드 디스크 등의 자기 디스크, CD나 DVD 등의 광 디스크, MO 등의 광자기 디스크, USB 메모리 등의 반도체 메모리)(123)에 저장된 상술한 프로그램을, 컴퓨터에 인스톨함으로써 구성할 수 있다. 기억 장치(121c)나 외부 기억 장치(123)는, 컴퓨터 판독 가능한 기록 매체로서 구성되어 있다. 이하, 이들을 총칭하여 간단히 기록 매체라고도 한다. 본 명세서에서 기록 매체라는 말을 사용한 경우에는, 기억 장치(121c) 단체만을 포함하는 경우, 외부 기억 장치(123) 단체만을 포함하는 경우, 또는 그들 양쪽을 포함하는 경우가 있다. 컴퓨터에 대한 프로그램의 제공은, 외부 기억 장치(123)를 사용하지 않고, 인터넷이나 전용 회선 등의 통신 수단을 사용해서 행해도 된다.
(2) 성막 처리
상술한 기판 처리 장치를 사용하여, 반도체 장치의 제조 공정의 일 공정으로서, 기판 상에 막을 형성하는 시퀀스 예에 대해서, 도 4의 (a)를 사용해서 설명한다. 이하의 설명에서, 기판 처리 장치를 구성하는 각 부의 동작은 컨트롤러(121)에 의해 제어된다.
도 4의 (a)에 도시하는 성막 시퀀스는,
기판으로서의 웨이퍼(200)에 대하여 제1 원료로서의 TSA 가스를 공급하는 스텝과,
웨이퍼(200)에 대하여 의사 촉매로서의 TEB 가스를 공급하는 스텝
을 적어도 일정 기간 오버랩시켜 행함으로써, 웨이퍼(200) 상에 Si, B, C, N을 포함하는 막으로서, B, C, N이 도핑된 실리콘막(Si막)을 형성하는 성막 스텝을 갖고,
성막 스텝에서는, N-H 결합을 포함하는 물질의 공급을 불실시로 한다.
본 명세서에서는, B, C, N이 도핑된 Si막을, 편의상, 실리콘붕탄질화 막(SiBCN막), 또는 간단히 Si막이라고도 칭한다. 또한, 본 명세서에서는, 도 4의 (a)에 도시하는 성막 시퀀스를, 편의상, 이하와 같이 나타내는 경우도 있으며, 기호 [a]를 사용해서 나타내는 경우도 있다. 이하의 변형예의 설명에서도, 마찬가지의 표기를 사용하기로 한다.
TSA+TEB ⇒ Si … [a]
본 명세서에서 「웨이퍼」라는 말을 사용한 경우에는, 「웨이퍼 그 자체」를 의미하는 경우와, 「웨이퍼와 그 표면에 형성된 소정의 층이나 막 등의 적층체(집합체)」를 의미하는 경우, 즉, 표면에 형성된 소정의 층이나 막 등을 포함해서 웨이퍼라 칭하는 경우가 있다. 또한, 본 명세서에서 「웨이퍼의 표면」이라는 말을 사용한 경우에는, 「웨이퍼 그 자체의 표면(노출면)」을 의미하는 경우나, 「웨이퍼 상에 형성된 소정의 층이나 막 등의 표면, 즉, 적층체로서의 웨이퍼의 최표면」을 의미하는 경우가 있다.
따라서, 본 명세서에서 「웨이퍼에 대하여 소정의 가스를 공급한다」라고 기재했을 경우에는, 「웨이퍼 그 자체의 표면에 대하여 소정의 가스를 직접 공급한다」는 것을 의미하는 경우나, 「웨이퍼 상에 형성되어 있는 층이나 막 등, 즉, 적층체로서의 웨이퍼의 최표면에 대하여 소정의 가스를 공급한다」는 것을 의미하는 경우가 있다. 또한, 본 명세서에서 「웨이퍼 상에 소정의 층(또는 막)을 형성한다」라고 기재했을 경우에는, 「웨이퍼 그 자체의 표면 상에 소정의 층(또는 막)을 직접 형성한다」는 것을 의미하는 경우나, 「웨이퍼 상에 형성되어 있는 층이나 막 등의 위, 즉, 적층체로서의 웨이퍼의 최표면 상에 소정의 층(또는 막)을 형성한다」는 것을 의미하는 경우가 있다.
본 명세서에서 「기판」이라는 말을 사용한 경우도, 「웨이퍼」라는 말을 사용한 경우와 동의이다.
(웨이퍼 차지 및 보트 로드)
복수매의 웨이퍼(200)가 보트(217)에 장전(웨이퍼 차지)되면, 셔터 개폐 기구(115s)에 의해 셔터(219s)가 이동되어, 매니폴드(209)의 하단 개구가 개방된다(셔터 오픈). 그 후, 도 1에 도시한 바와 같이, 복수매의 웨이퍼(200)를 지지한 보트(217)는, 보트 엘리베이터(115)에 의해 들어올려져 처리실(201) 내에 반입(보트 로드)된다. 이 상태에서, 시일 캡(219)은, O링(220b)를 개재해서 매니폴드(209)의 하단을 시일한 상태가 된다.
(압력·온도 조정 스텝)
처리실(201) 내, 즉, 웨이퍼(200)가 존재하는 공간이, 원하는 압력(진공도)으로 되도록, 진공 펌프(246)에 의해 진공 배기(감압 배기)된다. 이때, 처리실(201) 내의 압력은 압력 센서(245)로 측정되고, 이 측정된 압력 정보에 기초하여 APC 밸브(244)가 피드백 제어된다. 진공 펌프(246)는, 적어도 웨이퍼(200)에 대한 처리가 종료될 때까지의 동안에는 상시 작동시킨 상태를 유지한다. 또한, 처리실(201) 내의 웨이퍼(200)가 원하는 성막 온도로 되도록 히터(207)에 의해 가열된다. 이때, 처리실(201) 내가, 원하는 온도 분포로 되도록, 온도 센서(263)가 검출한 온도 정보에 기초하여 히터(207)에 대한 통전 상태가 피드백 제어된다. 히터(207)에 의한 처리실(201) 내의 가열은, 적어도 웨이퍼(200)에 대한 처리가 종료될 때까지의 동안에는 계속해서 행하여진다. 또한, 회전 기구(267)에 의한 보트(217) 및 웨이퍼(200)의 회전을 개시한다. 회전 기구(267)에 의한 보트(217) 및 웨이퍼(200)의 회전은, 적어도 웨이퍼(200)에 대한 처리가 종료될 때까지의 동안에는 계속해서 행하여진다.
(성막 스텝)
이 스텝에서는, 처리실(201) 내의 웨이퍼(200)에 대하여 TSA 가스와 TEB 가스를 동시에 공급한다. 즉, TSA 가스의 공급 기간과 TEB 가스의 공급 기간을 오버랩시킨다.
구체적으로는, 밸브(243a, 243b)를 개방하여, 가스 공급관(232a, 232b) 내에 TSA 가스, TEB 가스를 각각 흘린다. TSA 가스, TEB 가스는, MFC(241a, 241b)에 의해 각각 유량 조정되어, 노즐(249a, 249b)을 통해서 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다. 이때, 웨이퍼(200)에 대하여 TSA 가스와 TEB 가스가 함께, 즉 동시에 공급된다. 이때 동시에 밸브(243d, 243e)를 개방하여, 가스 공급관(232d, 232e) 내에 N2 가스를 흘리도록 해도 된다. N2 가스는, MFC(241d, 241e)에 의해 유량 조정되어, TSA 가스나 TEB 가스와 함께 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다.
이때, 웨이퍼(200)의 온도(성막 온도)를 예를 들어 150 내지 400℃, 바람직하게는 250 내지 350℃의 범위 내의 소정의 온도로 한다. 또한, 처리실(201) 내의 압력(성막 압력)을 예를 들어 1 내지 600Pa, 바람직하게는 5 내지 30Pa의 범위 내의 소정의 압력으로 한다. 또한, 상술한 온도대는, 처리실(201) 내에 적어도 TSA가 단독으로 존재했을 경우에 TSA가 열분해(자기 분해)하지 않는 온도이며, 또한 처리실(201) 내에 TSA 및 TEB 각각이 단독으로 존재했을 경우에 어느 물질도 열분해되지 않는 온도(150 내지 325℃)를 포함하고 있다. 또한, 상술한 온도대는, 후술하는 변형예에서 사용하는 DS가 단독으로 존재했을 경우에 DS가 열분해되지 않는 온도이기도 하다.
성막 온도가 150℃ 미만(또는 성막 압력이 1Pa 미만)으로 되면, 후술하는 웨이퍼(200) 상에 대한 성막 반응이 진행되기 어려워져, 실용적인 성막 속도가 얻어지지 못하여, 생산성이 저하되는 경우가 있다. 또한, 미 결합손(댕글링 본드)을 다량으로 포함하는, 품질이 나쁜 막이 웨이퍼(200) 상에 형성되는 경우가 있다. 성막 온도를 150℃ 이상(또는 성막 압력을 1Pa 이상)으로 함으로써, 웨이퍼(200) 상에 대한 성막 반응을 진행시켜, 실용적인 성막 속도가 얻어지게 된다. 또한, 웨이퍼(200) 상에 형성되는 막 중에 포함되는 미 결합손을 감소시켜, 이 막의 막질을 향상시키는 것이 가능하게 된다. 성막 온도를 250℃ 이상(또는 성막 압력을 5Pa 이상)으로 함으로써, 웨이퍼(200) 상에의 성막 반응을 보다 촉진시켜, 성막 속도를 더욱 높이는 것이 가능하게 된다. 또한, 웨이퍼(200) 상에 형성되는 막 중에 포함되는 미 결합손을 보다 감소시켜, 이 막의 막질을 더욱 향상시키는 것이 가능하게 된다.
성막 온도가 400℃를 초과하면(또는 성막 압력이 600Pa을 초과하면), TEB가 열분해되기 쉬워져, TEB의 촉매 작용을 이용한 성막 처리를 진행시키는 것이 곤란해지는 경우가 있다. 성막 온도를 400℃ 이하(또는 성막 압력을 600Pa 이하)로 함으로써, TEB의 열분해를 억제하여, TEB의 촉매 작용을 이용한 성막 처리를 진행시키는 것이 가능하게 된다. 성막 온도를 350℃ 이하(또는 성막 압력을 30Pa 이하)로 함으로써, TEB의 열분해를 보다 확실하게 억제하여, TEB의 촉매 작용을 이용한 성막 처리를 더욱 확실하게 진행시키는 것이 가능하게 된다.
TSA 가스의 공급 유량은, 예를 들어 1 내지 2000sccm, 바람직하게는 50 내지 200sccm의 범위 내의 소정의 유량으로 한다. TEB 가스의 공급 유량은, 예를 들어 1 내지 1000sccm, 바람직하게는 25 내지 100sccm의 범위 내의 소정의 유량으로 한다. N2 가스를 흘리는 경우, N2 가스의 공급 유량은, 예를 들어 1 내지 10000sccm의 범위 내의 소정의 유량으로 한다. 이들 가스의 공급 유량은, 각각 웨이퍼(200) 상에 형성하고자 하는 막의 조성에 따라서 적절히 결정할 수 있다.
이 조건들 하에서 웨이퍼(200)에 대하여 TSA 가스와 TEB 가스를 동시에 공급함으로써, 이들 가스를, 처리실(201) 내에서 적정하게 반응시키는 것이 가능하게 된다. 그리고, TEB가 갖는 촉매 작용에 의해, TSA의 일부를 분해시키는 것, 즉, TSA에서의 Si-H 결합의 적어도 일부를 절단하고, TSA로부터 H를 빼내는 것이 가능하게 된다. H가 빼내짐으로써 미 결합손을 갖게 된 TSA의 Si는, 웨이퍼(200) 상에 빠르게 흡착되어, 퇴적된다. 그 결과, 웨이퍼(200) 상에 대한 Si막의 성막 반응이, 실용적인 성막 레이트, 예를 들어 5Å/min 이상, 바람직하게는 10Å/min 이상의 레이트로 진행되게 된다.
TEB가 촉매로서 작용하는 것은, 이하의 이유 때문으로 생각할 수 있다. 즉, TEB는, 저에너지의 공궤도를 갖는 화학종이며, 본 실시 형태의 반응계에 있어서, 루이스산, 즉, 전자쌍 수용체로서 작용한다. 이에 반해, TSA는, 본 실시 형태의 반응계에 있어서, 루이스 염기, 즉, 전자쌍 공여체로서 작용한다. 루이스산으로서의 TEB가, 루이스 염기로서의 TSA에 작용함으로써, TSA로부터 프로톤(H+)이 빼내져, 상술한 성막 처리가 진행되는 것이다. 단, TEB는, TSA가 갖는 화학 결합 중, Si-N 결합이 아니라, 주로 Si-H 결합에 대하여 작용한다. 그 때문에, 상술한 성막 반응의 과정에서, TSA에서의 Si-N 결합의 적어도 일부는, 절단되지 않고 유지된다. 그 결과, 웨이퍼(200) 상에 형성되는 Si막 중에, N이, Si-N 결합을 유지한 상태에서 그대로 도입되게 된다.
또한, 상술한 반응의 과정에서, TEB의 적어도 일부는, TSA와 반응함으로써 분해하게 된다. 그 결과, TEB에 포함되어 있던 B나 C의 적어도 일부는, 웨이퍼(200) 상에 형성되는 Si막 중에 도입되게 된다.
상술한 성막 반응을 소정 시간 진행시킴으로써, 웨이퍼(200) 상에, B, C, N을 포함하는 소정 막 두께의 Si막을 형성하는 것이 가능하게 된다. 또한, 본 실시 형태의 성막 스텝을 실시할 때는, 예를 들어 암모니아(NH3) 가스 등의 N-H 결합을 포함하는 물질의 공급을 불실시로 한다. 이에 의해, 웨이퍼(200) 상에 형성되는 Si막은, N-H 결합을 거의 포함하지 않는 막이 된다.
후술하는 바와 같이, 본 실시 형태에서 형성되는 Si막은, 그 조성을 제어함으로써, 사이드 월 스페이서(SWS)용 막으로서 사용할 수도 있고, 또한 더블 패터닝(DP) 프로세스에서의 실리콘 코어, 즉, 하드 마스크(실리콘 하드 마스크)용 막으로서 사용할 수도 있다. 웨이퍼(200) 상에 형성되는 Si막을 SWS로서 이용하는 경우에는, 성막 스텝의 실시 시간을 적정하게 조정하여, 그 막 두께를 예를 들어 50 내지 100Å(5 내지 10nm)으로 하는 것이 바람직하다. 또한, 웨이퍼(200) 상에 형성되는 Si막을 하드 마스크로서 이용하는 경우에는, 성막 스텝의 실시 시간을 적정하게 조정하여, 그 막 두께를 예를 들어 200 내지 300Å(20 내지 30nm)으로 하는 것이 바람직하다.
제1 원료로서는, N(SiX3)3의 구조식으로 표현되는 물질(실릴아민)을 사용할 수 있다. 여기에서 말하는 X란, 수소, 할로게노기, 알킬기, 아미노기, 알콕시기 및 히드록시기로 이루어지는 군에서 선택되는 적어도 1개의 관능기(치환기)를 말한다. 단, 상술한 구조식에 포함되는 9개의 X 중 적어도 하나는 수소일 필요가 있다. 여기에서 말하는 할로게노기란, 1가의 관능기로서 작용하는 할로겐 원자이며, 클로로기(-Cl), 플루오로기(-F), 브로모기(-Br), 요오드기(-I) 등이다. 또한, 여기서 말하는 알킬기란, 쇄상 포화 탄화수소(알칸)로부터 H가 하나 제거되어 이루어지고, -CnH2n +1의 구조식으로 표현되는 1가의 관능기이다. 알킬기로서는, 메틸기(-CH3), 에틸기(-C2H5), 프로필기(-C3H7), 이소프로필기(-CH(CH3)CH3), 부틸기(-C4H9), 이소부틸기(-CH2CH(CH3)2) 등을 들 수 있다. 또한, 여기서 말하는 아미노기란, -NR1R2의 구조식(R1, R2는 각각 알킬기)으로 표현되는 1가의 관능기로써, -NH2, -NHR 등의 N-H 결합을 포함하는 아미노기를 의미하지 않는다. 또한, 여기서 말하는 알콕시기란, 알킬기(R)가 산소 원자(O)와 결합하여 이루어지고, -OR의 구조식으로 표현되는 1가의 관능기이다. 히드록시기란, -OH의 구조식으로 표현되는 1가의 관능기이다. 이들 관능기를 갖는 실릴아민으로서는, TSA 외에, 예를 들어 N(SiH2(NR1R2))3, N(SiH(NR1R2)2)3, N(Si(NR1R2)3)3을 들 수 있다.
또한, 제1 원료로서는, 실릴아민 외에, SinCmH2n+2m+2(n, m은 1 이상의 정수)의 조성식으로 표현되는 물질, 즉, 불포화 결합을 갖지 않는 유기 실란을 사용할 수도 있다. 이러한 유기 실란으로서는, 모노메틸실란(SiCH6), 모노에틸실란(SiC2H8), 디메틸실란(SiC2H8), 1,2-디실라프로판(Si2CH8), 1,3-디실라프로판(Si2CH8), 트리메틸실란(SiC3H10), 모노프로필실란(SiC3H10), 1,2-디실라부탄(Si2C2H10), 1,3-디실라부탄(Si2C2H10), 1,4-디실라부탄(Si2C2H10), 2,3-디실라부탄(Si2C2H10), 2,4-디실라펜탄(Si2C3H12), 1,3,5-트리실라펜탄(Si3C2H12) 등의 물질, 즉, 알킬기나 알킬렌기를 포함하는 실란을 사용할 수 있다. 알킬렌기란, 알칸으로부터 H가 2개 제거되어 이루어지고, -CnH2n +2-라는 구조식으로 표현되는 2가의 관능기이다. 알킬렌기로서는, 메틸렌기(-CH2-), 에틸렌기(-C2H4-), 프로필렌기(-C3H6-), 부틸렌기(-C4H8-) 등을 들 수 있다.
또한, 제1 원료로서는, SinCmH2n +2m(n은 1 이상의 정수, m은 2 이상의 정수)이라는 조성식으로 표현되는 물질, 즉, 비닐기(-CH=CH2)나 알릴기(-CH2CH=CH2)를 포함하고 불포화 결합을 갖는 유기 실란이나, 환형 구조(시클로 구조)를 갖는 유기 실란을 사용할 수도 있다. 이러한 유기 실란으로서는, 비닐실란(SiC2H6), 메틸비닐실란(SiC3H6), 알릴실란(SiC3H6), 실라시클로부탄(SiC3H6), 1,3-디실라시클로부탄(Si2C2H6) 등의 물질을 사용할 수 있다. 이들 물질은, 적어도 Si-C 결합 및 Si-H 결합을 포함하는 물질이며, C-H 결합이나 C-C 결합을 포함하는 것도 있다.
또한, 제1 원료로서, 알킬기를 포함하는 실릴아민, 즉, Si 소스, N 소스로서 작용할 뿐만 아니라, C 소스로서도 작용하는 물질을 사용함으로써, 제1 원료로서 TSA를 사용하는 경우보다도, 웨이퍼(200) 상에 형성되는 Si막의 C 농도를 증가시키는 방향으로 제어하는 것이 가능하게 된다.
또한, 제1 원료로서, 아미노기를 포함하는 실릴아민, 즉, TSA보다도 Si-N 결합을 많이 포함하는 물질을 사용함으로써, 제1 원료로서 TSA를 사용하는 경우보다도, 웨이퍼(200) 상에 형성되는 Si막 중에 포함되는 Si-N 결합의 양을 증가시켜, 이 막의 N 농도를 증가시키는 방향으로 제어하는 것이 가능하게 된다.
또한, 제1 원료로서, 알콕시기를 포함하는 실릴아민, 즉, Si 소스, N 소스로서 작용할 뿐만 아니라, C 소스, O 소스로서도 작용하는 물질을 사용함으로써, 제1 원료로서 TSA를 사용하는 경우보다도 웨이퍼(200) 상에 형성되는 Si막의 C 농도를 증가시키는 방향으로 제어하는 것이 가능하게 되고, 또한, 이 막에 O를 미량 첨가시키는 것도 가능하게 된다.
또한, 제1 원료로서, 히드록시기를 포함하는 실릴아민, 즉, Si 소스, N 소스로서 작용할 뿐만 아니라, O 소스로서도 작용하는 물질을 사용함으로써, 웨이퍼(200) 상에 형성되는 Si막 중에, O를 미량 첨가시키는 것도 가능하게 된다.
또한, 제1 원료로서, Si-C 결합 및 Si-H 결합을 포함하고, Si-N 결합 비함유의 유기 실란을 사용함으로써, 즉, Si 소스로서는 작용하기는 하지만, N 소스로서는 작용하지 않는 물질을 사용함으로써, 웨이퍼(200) 상에 형성되는 Si막 중에의 N의 첨가를 피하는 것도 가능하게 된다. 즉, 웨이퍼(200) 상에 N 비함유의 B, C가 도핑된 Si막을 형성하는 것이 가능하게 된다. 본 명세서에서는, B, C가 도핑된 Si막을, 편의상, 실리콘붕탄화막(SiBC막), 또는 간단히 Si막이라고도 칭한다.
이와 같이, 제1 원료로서는, Si-N 결합 또는 Si-C 결합과, Si-H 결합을 포함하고, N-H 결합 비함유의 물질을 사용하는 한, 수소, 할로게노기, 알킬기, 알킬렌기, 아미노기, 알콕시기, 히드록시기, 비닐기 및 알릴기로 이루어지는 군에서 선택되는 적어도 하나를 포함하는 물질이나, 이들의 구조 이성체나 유도체를 적합하게 사용할 수 있다. 제1 원료의 종류를 적정하게 선택함으로써, 웨이퍼(200) 상에 형성되는 막의 조성이나 물성을, 광범위하면서도 또한 치밀하게 제어하는 것이 가능하게 된다.
의사 촉매로서는, BX3라는 구조식으로 표현되는 물질(붕소 화합물)을 적합하게 사용할 수 있다. 여기에서 말하는 X란, 수소, 할로게노기, 알킬기, 아미노기, 알콕시기 및 히드록시기로 이루어지는 군에서 선택되는 적어도 하나의 관능기이다. 이들 관능기를 갖는 보론 화합물로서는, TEB 외에, 예를 들어 디보란(B2H6) 등의 보란(수소화붕소)이나, 트리클로로보란(BCl3), 트리플루오로보란(BF3), 트리브로모보란(BBr3), 트리요오도보란(BI3) 등의 할로보란이나, 트리메틸보란(B(CH3)3), 트리에틸보란(B(C2H5)3), 트리이소프로필보란(B(C3H7)3, 트리부틸보란(B(C4H9)3) 등의 알킬보란이나, 트리스디메틸아미노보란(B[N(CH3)2]3), 트리스디에틸아미노보란(B[N(C2H5)2]3), 트리스디프로필아미노보란(B[N(C3H7)2]3), 트리스디부틸아미노보란(B[N(C4H9)2]3) 등의 아미노보란이나, 붕산트리메틸(B(OCH3)3), 붕산트리에틸(B(OC2H5)3), 붕산트리프로필(B(OC3H7)3), 붕산트리부틸(B(OC4H9)3), 붕산(B(OH)3) 등의 붕산 화합물을 들 수 있다.
또한, 의사 촉매로서, C 비함유의 수소화붕소나 할로보란, 즉, B 소스로서 작용하기는 하지만, C 소스로서는 작용하지 않는 물질을 사용함으로써, 웨이퍼(200) 상에 형성되는 Si막 중으로의 C의 첨가를 피하는 것이 가능하게 된다. 즉, 웨이퍼(200) 상에 C 비함유의 B, N이 도핑된 Si막을 형성하는 것이 가능하게 된다. 본 명세서에서는, B, N이 도핑된 Si막을, 편의상, 실리콘붕질화막(SiBN막), 또는 간단히 Si막이라고도 칭한다.
또한, 의사 촉매로서, TEB보다도 C 함유량(1분자 중에 포함되는 C 원자의 수)이 많은 알킬보란을 사용함으로써, 의사 촉매로서 TEB를 사용하는 경우보다도, 웨이퍼(200) 상에 형성되는 Si막의 C 농도를 증가시키는 것이 가능하게 된다. 또한, 의사 촉매로서, TEB보다도 C 함유량이 적은 알킬보란을 사용함으로써, 의사 촉매로서 TEB를 사용하는 경우보다도, 웨이퍼(200) 상에 형성되는 Si막의 C 농도를 저하시키는 방향으로 제어하는 것이 가능하게 된다.
또한, 의사 촉매로서, 아미노보란, 즉, B 소스, C 소스로서 작용할 뿐만 아니라, N 소스로서도 작용하는 물질을 사용함으로써, 의사 촉매로서 TEB를 사용하는 경우보다도, 웨이퍼(200) 상에 형성되는 Si막의 N 농도를 증가시키는 방향으로 제어하는 것이 가능하게 된다.
또한, 의사 촉매로서, 상술한 붕소 화합물 외에, Al(CH3)3, Al(C2H5)3, Al(C3H7)3 등의 구조식으로 표현되는 알킬기를 포함하는 알루미늄 화합물이나, AlCl3 등의 구조식으로 표현되는 할로게노기를 포함하는 알루미늄 화합물을 사용할 수도 있다. 이들 물질은, 제13족 원소로서의 알루미늄(Al)을 포함하는 N-H 결합 비함유의 물질이다. 의사 촉매로서, 알킬기를 포함하는 알루미늄 화합물을 사용함으로써, 웨이퍼(200) 상에 Si, Al, C, N을 포함하는 막, 즉, Al, C, N이 도핑된 Si막(SiAlCN막)을 형성할 수 있다. 또한, 의사 촉매로서, 알킬기 비함유의 알루미늄 화합물을 사용함으로써, 웨이퍼(200) 상에 Si, Al, N을 포함하는 막, 즉, Al, N이 도핑된 Si막(SiAlN막)을 형성할 수 있다.
이와 같이, 의사 촉매로서는, 제13족 원소를 포함하고 N-H 결합 비함유의 물질을 사용하는 한, 수소, 할로게노기, 알킬기, 아미노기, 알콕시기 및 히드록시기로 이루어지는 군에서 선택되는 적어도 하나를 포함하는 물질이나, 이들의 구조 이성체나 유도체를 적합하게 사용할 수 있다. 의사 촉매의 종류를 적정하게 선택함으로써, 웨이퍼(200) 상에 형성되는 막의 조성이나 물성을, 광범위하면서도 또한 치밀하게 제어하는 것이 가능하게 된다.
불활성 가스로서는, N2 가스 외에, 예를 들어 Ar 가스, He 가스, Ne 가스, Xe 가스 등의 희가스를 사용할 수 있다.
(애프터 퍼지 스텝·대기압 복귀 스텝)
성막 스텝이 종료되고, 웨이퍼(200) 상에 원하는 조성의 막이 형성되면, 밸브(243a, 243b)를 폐쇄하고, 처리실(201) 내에의 TSA 가스, TEB 가스의 공급을 각각 정지한다. 또한, 가스 공급관(232d, 232e) 각각으로부터 N2 가스를 처리실(201) 내에 공급하고, 배기관(231)으로부터 배기한다. N2 가스는 퍼지 가스로서 작용한다. 이에 의해, 처리실(201) 내가 퍼지되어, 처리실(201) 내에 잔류하는 가스나 반응 부생성물이 처리실(201) 내로부터 제거된다(애프터 퍼지). 그 후, 처리실(201) 내의 분위기가 불활성 가스로 치환되고(불활성 가스 치환), 처리실(201) 내의 압력이 상압으로 복귀된다(대기압 복귀).
(보트 언로드 및 웨이퍼 디스차지)
그 후, 보트 엘리베이터(115)에 의해 시일 캡(219)이 하강되어, 매니폴드(209)의 하단이 개구됨과 함께, 처리가 끝난 웨이퍼(200)가, 보트(217)에 지지된 상태에서 매니폴드(209)의 하단으로부터 반응관(203)의 외부로 반출(보트 언로드)된다. 보트 언로드 후에는 셔터(219s)가 이동되고, 매니폴드(209)의 하단 개구가, O링(220c)을 개재해서 셔터(219s)에 의해 시일된다(셔터 클로즈). 처리가 끝난 웨이퍼(200)는, 반응관(203)의 외부로 반출된 후, 보트(217)로부터 취출되게 된다(웨이퍼 디스차지).
(3) 본 실시 형태에 의한 효과
본 실시 형태에 따르면, 이하에 나타내는 하나 또는 복수의 효과를 얻을 수 있다.
(a) 성막 스텝에서는, 웨이퍼(200)에 대하여, 루이스 염기로서 작용하는 TSA 가스와, 루이스산으로서 작용하는 TEB 가스를 동시에 공급함으로써, TEB를 촉매로서 작용시킬 수 있다. 이 촉매 작용에 의해, 웨이퍼(200) 상에 대한 성막 처리를, 상술한 저온의 조건 하에서, 실용적인 레이트로 진행시키는 것이 가능하게 된다. 저온의 조건 하에서 성막 처리를 행함으로써, 웨이퍼(200)가 받는 열 대미지를 저감시켜, 열 이력을 양호하게 제어하는 것이 가능하게 된다.
(b) 제1 원료로서, TSA와 같은 Si-N 결합을 포함하고, N-H 결합 비함유의 물질을 사용함으로써, 웨이퍼(200) 상에 형성되는 막 중에의 N의 첨가를, N-H 결합의 형태가 아니라, Si-N 결합의 형태로 행하는 것이 가능하게 된다. 또한, 성막 스텝에서는, NH3 가스 등의 N-H 결합을 포함하는 물질의 웨이퍼(200)에 대한 공급을 불실시로 하고 있으므로, 웨이퍼(200) 상에 형성되는 막 중에의 N-H 결합의 첨가를, 보다 확실하게 억제하는 것도 가능하게 된다.
이들에 의해, 웨이퍼(200) 상에 형성되는 막을, 산화 내성(애싱 내성)이 높은 막으로 하는 것이 가능하게 된다. 왜냐하면, 발명자들의 예의 연구에 의하면, Si-N 결합의 상태로 막 중에 도입된 N은 막의 산화를 억제하는 보호(가드) 요소로서 작용하는 것에 반해, N-H 결합의 상태로 막 중에 도입된 N은 막의 산화를 유발하는 경우가 있음을 알았다. 본 실시 형태에 의해 형성되는 막(Si-N 결합을 많이 포함하고, N-H 결합을 거의 포함하지 않는 막)은, N 소스로서 NH3 가스를 사용해서 형성된 막(N-H 결합을 많이 포함하고, Si-N 결합을 거의 포함하지 않는 막)과 비교하여, 가령 막의 N 농도가 동일 정도였다고 해도, 높은 애싱 내성을 나타냄을 이미 확인하였다.
(c) 제1 원료로서, TSA와 같은 Si-N 결합을 포함하는 물질을 사용함으로써, 웨이퍼(200) 상에 양질의 Si-N 결합을 포함하는 Si막을, 저온에서 형성하는 것이 가능하게 된다. 이에 의해, 저온에서, 애싱 내성이 양호한 막을 형성할 수 있고,이 막을, 예를 들어 하드 마스크의 용도로서 적합한 희생막(가공막)이나, SWS의 용도로서 적합한 저유전율막(Low-k막)으로서 사용하는 것이 가능하게 된다.
또한, 제1 원료로서 TSA보다도 N 함유량(1분자 중에 포함되는 N 원자의 수)이 많은 물질을 사용함으로써, Si막 중에의 N의 첨가량을 더욱 증가시키는 것이 가능하게 된다. 이와 같이, 도 4의 (a)에 도시하는 성막 시퀀스에서는, 웨이퍼(200) 상에 형성되는 Si막 중에 포함되는 Si, B, C, N의 양에 대한 N의 양의 비율(N/SiBCN 비율)을, 예를 들어 제1 원료의 종류를 적정하게 선택함으로써 제어하는 것이 가능하다. Si막 중에의 N의 첨가량을 증가시켜, N/SiBCN 비율을 높임으로써, Si막의 애싱 내성을 향상시키는 것이 가능하게 되고, 또한 소쇠 계수(감쇠 계수)를 저하시키는 것이 가능하게 된다. 또한, 소쇠 계수란, 광이 물질(Si막) 중을 진행할 때 Si막에 의한 흡수를 받아 광의 강도가 감쇠하는 정도를 나타내는 계수이며, 이 값이 증가될수록 감쇠가 커짐을 의미한다. 성막 공정 후에 행하여지는 포토리소그래피 공정에서, 맞춤 마크의 확인 등을 확실하게 행하기 위해서는, Si막의 소쇠 계수는 낮은 것이 더 바람직하다. 또한, 도 4의 (a)에 도시하는 성막 시퀀스에 있어서, 성막 온도나 성막 압력을 변경해도, 상술한 N/SiBCN 비율을 변화시키는 것은 곤란하다.
(d) 성막 스텝에 있어서, TSA 가스의 공급 유량을 증가시키거나, 처리실(201) 내에서의 TSA 가스의 분압이나 농도를 상승시키거나, 제1 원료로서 TSA보다도 Si 함유량이 많은 물질을 사용하거나 함으로써, Si막 중에 포함되는 Si, B, C, N의 양에 대한 Si의 양의 비율(Si/SiBCN 비율), 즉, Si의 함유 비율을 높이는 것이 가능하게 된다. 이에 의해, Si막의 애싱 내성을 높이는 것이 가능하게 되고, 또한 Si막의 불화수소(HF) 등에 대한 내성, 즉, 에칭 내성을 높이는 것이 가능하게 된다. 이에 의해, 이 막을, 하드 마스크의 용도로서 적합한 희생막으로서 사용하는 것이 가능하게 된다. 이와 같이, 도 4의 (a)에 도시하는 성막 시퀀스에서는, 웨이퍼(200) 상에 형성되는 Si막의 Si/SiBCN 비율을, 예를 들어 제1 원료의 공급 유량(의사 촉매에 대한 제1 원료의 공급 유량의 비율)이나 제1 원료의 종류를 적정하게 선택함으로써 제어하는 것이 가능하다. 또한, 도 4의 (a)에 도시하는 성막 시퀀스에 있어서, 성막 온도나 성막 압력을 변경해도, 상술한 Si/SiBCN 비율을 변화시키는 것은 곤란하다.
(e) 의사 촉매로서, TEB와 같은 B, C를 포함하는 물질을 사용함으로써, 웨이퍼(200) 상에 형성되는 Si막 중에, B나 C를 첨가하는 것이 가능하게 된다.
또한, 성막 스텝에 있어서, TEB 가스의 공급 유량을 증가시키거나, 처리실(201) 내에서의 TEB 가스의 분압이나 농도를 상승시키거나, 의사 촉매로서 TEB보다도 C 함유량이 많은 물질을 사용하거나 함으로써, Si막 중에의 B나 C의 첨가량을 증가시키는 것이 가능하게 된다. Si막 중에의 B나 C의 첨가량을 증가시켜, Si막 중에 포함되는 Si, B, C, N의 양에 대한 B, C의 양의 비율(B, C/SiBCN 비율)을 높임으로써, 에칭 내성을 향상시키는 것이 가능하게 되고, 또한 소쇠 계수를 저하시키는 것이 가능하게 된다. 이에 의해, 이 막을, 예를 들어 SWS의 용도로서 적합한 Low-k막으로서 사용하는 것이 가능하게 된다.
또한, 성막 스텝에서의 TEB 가스의 공급 유량을 저감시키거나, 처리실(201) 내에서의 TEB 가스의 분압이나 농도를 낮추거나, 의사 촉매로서 TEB보다도 C의 함유량이 적은 물질을 사용하거나 함으로써, Si막 중에의 B나 C의 첨가량을 저감시키는 것이 가능하게 된다. Si막 내의 B, C의 함유량을 감소시킴으로써, Si막의 애싱 내성을 향상시키는 것이 가능하게 된다.
이와 같이, 도 4의 (a)에 도시하는 성막 시퀀스에서는, 웨이퍼(200) 상에 형성되는 Si막의 B, C/SiBCN 비율을, 예를 들어 의사 촉매의 공급 유량(제1 원료에 대한 의사 촉매의 공급 유량의 비율)이나, 의사 촉매의 종류를 적정하게 선택함으로써 제어하는 것이 가능하다. 또한, 도 4의 (a)에 도시하는 성막 시퀀스에 있어서, 성막 온도나 성막 압력을 변경해도, 상술한 B, C/SiBCN 비율을 변화시키는 것은 곤란하다.
(f) 의사 촉매로서, TEB와 같은 Cl 등의 할로겐 원소 비함유의 가스를 사용함으로써, 웨이퍼(200) 상에 형성되는 Si막 중에의 Cl 등의 불순물의 혼입을 피하는 것이 가능하게 된다. 이에 의해, 웨이퍼(200) 상에 형성되는 Si막을, 애싱 내성이 높고, 또한 에칭 내성이 높은 양질의 막으로 하는 것이 가능하게 된다.
(g) 의사 촉매로서, TEB와 같은 Cl 등의 할로겐 원소 비함유의 가스를 사용함으로써, 웨이퍼(200) 상에 형성되는 막의 성막 레이트를 높이는 것이 가능하게 된다. 왜냐하면, 의사 촉매로서 BCl3 가스 등을 사용하면, 성막 도중의 막이 BCl3에 의해 에칭되어, 성막 레이트가 저하되는 경우가 있다. 의사 촉매로서 TEB 가스를 사용하면, 이러한 현상을 피할 수 있다.
(h) TSA 가스와 TEB 가스의 2종류의 가스를 사용함으로써 Si, B, C, N의 4 원소를 포함하는 막을 형성하는 것이 가능하게 된다. 즉, 성막 시에, Si 소스, B 소스, C 소스, N 소스의 4개의 소스를 각각 별도로 공급할 필요가 없다. 그 때문에, 성막 처리의 소요 시간을 단축시켜, 생산성을 향상시키는 것이 가능하게 된다. 또한, 성막에 필요한 가스의 종류를 적게 함으로써, 가스 공급계의 구성을 간소화시켜, 장치 비용 등을 저감시키는 것이 가능하게 된다.
(i) 상술한 효과는, 제1 원료로서, Si-N 결합 또는 Si-C 결합과, Si-H 결합을 포함하고, N-H 결합 비함유의 물질을 사용하는 한, TSA 이외의 물질을 사용하는 경우라도 마찬가지로 얻을 수 있다. 또한, 상술한 효과는, 의사 촉매로서, 제13족 원소를 포함하고 N-H 결합 비함유의 물질을 사용하는 한, TEB 이외의 물질을 사용하는 경우라도 마찬가지로 얻을 수 있다.
(4) 변형예
본 실시 형태에서의 성막 스텝은, 이하에 나타내는 변형예와 같이 변경할 수 있다.
(변형예 1)
도 4의 (b)나, 이하에 기호 [b]를 사용해서 나타내는 성막 시퀀스와 같이, 성막 스텝에서는, TEB 가스의 공급 기간 중에, TSA 가스의 공급을 간헐적으로 소정 횟수(n회) 행하도록 해도 된다.
TSA×n+TEB ⇒ Si … [b]
본 변형예에서도, 도 4의 (a)에 도시하는 성막 시퀀스와 마찬가지의 효과가 얻어진다. 또한, 본 변형예에 의하면, 웨이퍼(200)에 대한 TSA 가스의 총 공급량(폭로량)을 감소시켜, 웨이퍼(200) 상에 형성되는 Si막의 B, C/SiBCN 비율을 크게 하는 것이 가능하게 된다. 결과로서, 웨이퍼(200) 상에 형성되는 Si막의 에칭 내성을 높이는 방향으로 제어하거나, 소쇠 계수를 저하시키는 방향으로 제어하거나 하는 것이 가능하게 된다.
(변형예 2)
도 4의 (c)나, 이하에 기호 [c]를 사용해서 나타내는 성막 시퀀스와 같이, 성막 스텝에서는, TSA 가스의 공급 기간 중에, TEB 가스의 공급을 간헐적으로 소정 횟수(n회) 행하도록 해도 된다.
TSA+TEB×n ⇒ Si … [c]
본 변형예에서도, 도 4의 (a)에 도시하는 성막 시퀀스와 마찬가지의 효과가 얻어진다. 또한, 본 변형예에 의하면, 웨이퍼(200)에 대한 TEB 가스의 총 공급량(폭로량)을 감소시켜, 웨이퍼(200) 상에 형성되는 Si막의 B, C/SiBCN 비율을 작게 하는 것이 가능하게 된다. 결과로서, 웨이퍼(200) 상에 형성되는 Si막의 애싱 내성을 향상시키는 방향으로 제어하는 것이 가능하게 된다.
(변형예 3)
도 4의 (d)나, 이하에 기호 [d]를 사용해서 나타내는 성막 시퀀스와 같이, 성막 스텝은 추가로 DS 가스를 공급하는 스텝을, TSA 가스를 공급하는 스텝 및 TEB 가스를 공급하는 스텝과 적어도 일정 기간 오버랩시켜 행하는 스텝을 포함하고 있어도 된다. DS 가스의 공급 유량이나 공급 시간은, TSA 가스의 공급 유량이나 공급 시간과 마찬가지로 설정할 수 있다. 또한, 도 4의 (d)나 기호 [d]로 나타내는 성막 시퀀스는, 성막 스텝의 실시 기간 중, TSA 가스, DS 가스, TEB 가스를 동시에 또한 연속적으로 공급하는 경우를 나타내고 있다.
TSA+DS+TEB ⇒ Si … [d]
본 변형예에서도, 도 4의 (a)에 도시하는 성막 시퀀스와 마찬가지의 효과가 얻어진다.
또한, 본 변형예에 의하면, Si-H 결합을 포함하고 루이스 염기로서 작용하는 DS 가스와, 루이스산으로서 작용하는 TEB 가스를 동시에 공급함으로써, TEB의 촉매 작용에 의한 DS로부터의 H의 빼냄, 즉, DS의 분해를 촉진시키는 것이 가능하게 된다. 결과로서, DS에 포함되는 Si를, 웨이퍼(200) 상에 형성되는 Si막 내에 효율적으로 첨가하는 것이 가능하게 된다. 즉, 웨이퍼(200) 상에 형성되는 Si막에서의 Si 함유 비율(Si/SiBCN 비율)을 높이는 것이 가능하게 된다. 이에 의해, 웨이퍼(200) 상에 형성되는 Si막의 애싱 내성을 향상시키는 방향으로, 또한 에칭 내성을 향상시키는 방향으로 제어하는 것이 가능하게 된다.
또한, 본 변형예에 의하면, DS 가스의 공급 유량이나 공급 시간을 조정함으로써, 도 4의 (a)에 도시하는 성막 시퀀스보다도, N/SiBCN 비율이나 B, C/SiBCN 비율을 광범위에 걸쳐 자유롭게 제어하는 것이 가능하게 된다.
예를 들어, DS 가스의 공급 유량에 대한 TSA 가스의 공급 유량의 비율(TSA/DS)을 크게 함으로써, 웨이퍼(200) 상에 형성되는 Si막에서의 N/SiBCN 비율을 증가시키는 방향으로 제어하는 것이 가능하게 된다. 또한, 상술한 TSA/DS를 작게 함으로써, 웨이퍼(200) 상에 형성되는 Si막에서의 N/SiBCN 비율을 감소시키는 방향으로 제어하는 것이 가능하게 된다.
또한 예를 들어, DS 가스의 공급 유량에 대한 TEB 가스의 공급 유량의 비율(TEB/DS)을 크게 함으로써, 웨이퍼(200) 상에 형성되는 Si막에서의 B, C/SiBCN 비율을 증가시키는 방향으로 제어하는 것이 가능하게 된다. 또한, 상술한 TEB/DS를 작게 함으로써, 웨이퍼(200) 상에 형성되는 Si막에서의 B, C/SiBCN 비율을 감소시키는 방향으로 제어하는 것이 가능하게 된다.
제2 원료로서는, DS 외에, SiH4, Si3H8, Si4H10 등의 물질, 즉, 화학식 SinH2n+2(n은 1 또는 2 이상의 정수)로 표현되는 수소화규소를 사용할 수 있다. 제2 원료로서 DS보다도 고차의 수소화규소를 사용함으로써, 웨이퍼(200) 상에 형성되는 Si막에서의 Si 함유 비율(Si/SiBCN 비율)을 높이는 것이 가능하게 된다. 또한, Si-H 결합을 갖는 한은 TEB에 의한 촉매 작용이 얻어지므로, 제2 원료로서, SiH3Cl, SiH2Cl2 등의 화학식으로 표현되는 할로게노기를 포함하는 실란(할로실란)을 사용할 수도 있다. 또한, SiH[N(CH3)2]3, SiH2[N(C2H5)2]2 등의 화학식으로 표현되는 아미노기(-NR1R2)를 포함하는 규소 화합물, 즉, Si-H 결합 및 Si-N 결합을 포함하고 N-H 결합 비함유의 아미노실란을 사용할 수도 있다. 제2 원료로서 이러한 아미노실란을 사용함으로써, 웨이퍼(200) 상에 형성되는 Si막에 포함되는 Si-N 결합의 양을 증가시켜, 이 막의 N 농도를 증가시키는 방향으로 제어하는 것이 가능하게 된다.
(변형예 4)
이하에 기호 [e]를 사용해서 나타내는 성막 시퀀스와 같이, 웨이퍼(200)에 대하여 TSA 가스를 공급하는 스텝 1과, 웨이퍼(200)에 대하여 TEB 가스를 공급하는 스텝 2를 교대로 소정 횟수(n회) 행하도록 해도 된다. 이 경우, 스텝 1, 2 각각에 있어서, 처리실(201) 내로부터 잔류 가스 등을 제거하는 잔류 가스 제거 스텝을 불실시로 한다. 이에 의해, 처리실(201) 내에서 TSA 가스와 TEB 가스를 혼합시켜, TEB의 촉매 작용을 이용한 성막 처리를 진행시키는 것이 가능하게 된다. 본 변형예에 의하면, 웨이퍼(200) 상에 형성되는 Si막의 단차 피복성, 막 두께 제어성 등을, TSA 가스와 TEB 가스를 동시에 공급하는 경우에 비해, 각각 향상시키는 것이 가능하게 된다.
(TSA→TEB)×n ⇒ Si … [e]
(변형예 5)
기호 [a] 내지 [e]로 나타내는 성막 시퀀스는, 이하와 같이, 사이에 처리실(201) 내의 퍼지를 두거나, 또는, 사이에 처리실(201) 내의 퍼지를 두지 않고, 반복하거나 조합하거나 하는 것이 가능하다. 또한, 복수의 성막 시퀀스를 조합하는 경우에는, 그 실시 순서를 교체하는 등 임의로 변경하는 것도 가능하다. 또한, 이하에 나타내는 것 외에, 3종 이상의 성막 시퀀스를 임의로 조합해서 사용하는 것도 가능하다.
[a]×n ⇒ Si
[b]×n ⇒ Si
[c]×n ⇒ Si
[d]×n ⇒ Si
[e]×n ⇒ Si
([a]→[b])×n ⇒ Si
([a]→[c])×n ⇒ Si
([a]→[d])×n ⇒ Si
([a]→[e])×n ⇒ Si
([b]→[c])×n ⇒ Si
([b]→[d])×n ⇒ Si
([b]→[e])×n ⇒ Si
([c]→[d])×n ⇒ Si
([c]→[e])×n ⇒ Si
([d]→[e])×n ⇒ Si
(변형예 6)
기호 [a] 내지 [e]로 나타내는 성막 시퀀스에서는, 처리실(201) 내에 TSA 가스나 TEB 가스 등을 공급할 때, APC 밸브(244)의 개방도를 매우 작게 설정하거나, 완전 폐쇄(풀 클로즈)로 해서, 배기계를 실질적으로 폐색함으로써, 이들 가스를 처리실(201) 내에 실질적으로 봉입한 상태를 소정 시간 유지하도록 해도 된다. 이에 의해, TEB에 의한 촉매 작용을 발휘시키는 데 필요한 반응 시간을 충분히 확보하여, 상술한 성막 처리를 확실하게 진행시키는 것이 가능하게 된다. 또한, APC 밸브(244)의 개방도를 매우 작게 설정하는 경우, 처리실(201) 내에의 TSA 가스나 TEB 가스의 공급 유량이 처리실(201)로부터의 TSA 가스나 TEB 가스의 배기 유량을 상회하도록 하는 것이 바람직하다. 또한, 처리실(201) 내에 가스를 봉입한 상태를 소정 시간 유지할 때, 배기계를 실질적으로 폐색한 상태에서, 처리실(201) 내에 소정량의 가스를 공급한 후, 처리실(201) 내에의 가스 공급을 정지하고, 그 상태를 소정 시간 유지하도록 함으로써, 가스의 사용량을 삭감하여, 가스 비용을 저감시키는 것이 가능하게 된다.
<다른 실시 형태>
이상, 본 발명의 실시 형태를 구체적으로 설명하였다. 단, 본 발명은 상술한 실시 형태에 한정되는 것은 아니며, 그 요지를 일탈하지 않는 범위에서 다양하게 변경 가능하다.
기판 처리에 사용되는 레시피(처리 수순이나 처리 조건 등이 기재된 프로그램)는, 처리 내용(형성할 막의 막종, 조성비, 막질, 막 두께, 처리 수순, 처리 조건 등)에 따라서 개별로 준비하여, 전기 통신 회선이나 외부 기억 장치(123)를 통해서 기억 장치(121c) 내에 저장해 두는 것이 바람직하다. 그리고, 기판 처리를 개시할 때, CPU(121a)가, 기억 장치(121c) 내에 저장된 복수의 레시피 중에서, 처리 내용에 따라 적정한 레시피를 적절히 선택하는 것이 바람직하다. 이에 의해, 1대의 기판 처리 장치로 다양한 막종, 조성비, 막질, 막 두께의 막을, 재현성 좋게 형성할 수 있게 된다. 또한, 오퍼레이터의 부담(처리 수순이나 처리 조건 등의 입력 부담 등)을 저감할 수 있어, 조작 미스를 피하면서, 기판 처리를 신속히 개시할 수 있게 된다.
상술한 레시피는, 새롭게 작성하는 경우에 한하지 않고, 예를 들어 기판 처리 장치에 이미 인스톨되어 있던 기존의 레시피를 변경함으로써 준비해도 된다. 레시피를 변경하는 경우에는, 변경 후의 레시피를, 전기 통신 회선이나 당해 레시피를 기록한 기록 매체를 통해서, 기판 처리 장치에 인스톨해도 된다. 또한, 기존의 기판 처리 장치가 구비하는 입출력 장치(122)를 조작하여, 기판 처리 장치에 이미 인스톨되어 있던 기존의 레시피를 직접 변경하도록 해도 된다.
상술한 실시 형태에서는, 한번에 복수매의 기판을 처리하는 뱃치식 기판 처리 장치를 사용해서 막을 형성하는 예에 대해 설명하였다. 본 발명은 상술한 실시 형태에 한정되지 않고, 예를 들어 한번에 1매 또는 수매의 기판을 처리하는 매엽식 기판 처리 장치를 사용해서 막을 형성하는 경우에도, 적합하게 적용할 수 있다. 또한, 상술한 실시 형태에서는, 핫월형 처리로를 갖는 기판 처리 장치를 사용해서 막을 형성하는 예에 대해 설명하였다. 본 발명은 상술한 실시 형태에 한정되지 않고, 콜드월형 처리로를 갖는 기판 처리 장치를 사용해서 막을 형성하는 경우에도, 적합하게 적용할 수 있다.
예를 들어, 도 9에 도시하는 처리로(302)를 구비한 기판 처리 장치를 사용해서 막을 형성하는 경우에도, 본 발명은 적합하게 적용할 수 있다. 처리로(302)는, 처리실(301)을 형성하는 처리 용기(303)와, 처리실(301) 내에 가스를 샤워 형상으로 공급하는 가스 공급부로서의 샤워 헤드(303s)와, 1매 또는 수매의 웨이퍼(200)를 수평 자세로 지지하는 지지대(317)와, 지지대(317)를 하방으로부터 지지하는 회전축(355)과, 지지대(317)에 설치된 히터(307)를 구비하고 있다. 샤워 헤드(303s)의 인렛(가스 도입구)에는, 가스 공급 포트(332a, 332b)가 접속되어 있다. 가스 공급 포트(332a)에는, 상술한 실시 형태의 제1, 제2 원료 공급계와 마찬가지의 공급계가 접속되어 있다. 가스 공급 포트(332b)에는, 상술한 실시 형태의 의사 촉매 공급계와 마찬가지의 공급계가 접속되어 있다. 샤워 헤드(303s)의 아울렛(가스 배출구)에는, 처리실(301) 내에 가스를 샤워 형상으로 공급하는 가스 분산판이 설치되어 있다. 샤워 헤드(303s)는, 처리실(301) 내에 반입된 웨이퍼(200)의 표면과 대향(대면)하는 위치에 설치되어 있다. 처리 용기(303)에는, 처리실(301) 내를 배기하는 배기 포트(331)가 설치되어 있다. 배기 포트(331)에는, 상술한 실시 형태의 배기계와 마찬가지의 배기계가 접속되어 있다.
또한 예를 들어, 도 10에 도시하는 처리로(402)를 구비한 기판 처리 장치를 사용해서 막을 형성하는 경우에도, 본 발명은 적합하게 적용할 수 있다. 처리로(402)는, 처리실(401)을 형성하는 처리 용기(403)와, 1매 또는 수매의 웨이퍼(200)를 수평 자세로 지지하는 지지대(417)와, 지지대(417)를 하방으로부터 지지하는 회전축(455)과, 처리 용기(403) 내의 웨이퍼(200)를 향해서 광 조사를 행하는 램프 히터(407)와, 램프 히터(407)의 광을 투과시키는 석영창(403w)을 구비하고 있다. 처리 용기(403)에는, 가스 공급 포트(432a, 432b)가 접속되어 있다. 가스 공급 포트(432a)에는, 상술한 실시 형태의 제1, 제2 원료 공급계와 마찬가지의 공급계가 접속되어 있다. 가스 공급 포트(432b)에는, 상술한 실시 형태의 의사 촉매 공급계와 마찬가지의 공급계가 접속되어 있다. 가스 공급 포트(432a, 432b)는, 처리실(401) 내에 반입된 웨이퍼(200)의 단부의 측방, 즉, 처리실(401) 내에 반입된 웨이퍼(200)의 표면과 대향하지 않는 위치에 각각 설치되어 있다. 처리 용기(403)에는, 처리실(401) 내를 배기하는 배기 포트(431)가 설치되어 있다. 배기 포트(431)에는, 상술한 실시 형태의 배기계와 마찬가지의 배기계가 접속되어 있다.
이들 기판 처리 장치를 사용하는 경우에도, 상술한 실시 형태나 변형예와 마찬가지의 처리 수순, 처리 조건에서 성막 처리를 행할 수 있으며, 상술한 실시 형태나 변형예와 마찬가지의 효과가 얻어진다.
상술한 실시 형태나 변형예에서는, 기판 상에 주 원소로서 Si를 포함하는 막을 형성하는 예에 대해서 설명했지만, 본 발명은 이러한 양태에 한정되지 않는다. 즉, 본 발명은 Si 외에, 게르마늄(Ge), B 등의 반금속 원소를 주 원소로서 포함하는 막을 기판 상에 형성하는 경우에도, 적합하게 적용할 수 있다. 또한, 본 발명은 티타늄(Ti), 지르코늄(Zr), 하프늄(Hf), 니오븀(Nb), 탄탈룸(Ta), 몰리브덴(Mo), 텅스텐(W), 이트륨(Y), La(란탄), 스트론튬(Sr), 알루미늄(Al) 등의 금속 원소를 주 원소로서 포함하는 막을 기판 상에 형성하는 경우에도, 적합하게 적용할 수 있다.
또한, 상술한 실시 형태나 변형예 등은, 적절히 조합해서 사용할 수 있다. 이때의 처리 수순, 처리 조건은, 예를 들어 상술한 실시 형태의 처리 수순, 처리 조건과 마찬가지로 할 수 있다.
실시예
(실시예 1)
상술한 실시 형태에서의 기판 처리 장치를 사용하여, 성막 평가 A1 내지 A3을 각각 실시하였다. 성막 평가 A1에서는, 도 4의 (a)에 도시하는 성막 시퀀스에 의한 성막 처리를, 성막 온도 300℃, 325℃, 350℃의 각 조건 하에서 각각 실시하였다. 성막 평가 A2에서는, 웨이퍼에 대하여 TEB 가스를 단체로 공급하는 성막 시퀀스에 의한 성막 처리를, 성막 온도 325℃, 350℃, 375℃, 400℃의 각 조건 하에서 각각 실시하였다. 성막 평가 A3에서는, 웨이퍼에 대하여 TSA 가스를 단체로 공급하는 성막 시퀀스에 의한 성막 처리를, 성막 온도 500℃, 525℃의 각 조건 하에서 각각 실시하였다. 다른 처리 조건은, 상술한 실시 형태에 기재된 조건 범위 내의 조건이며, 성막 평가 A1 내지 A3에서 공통의 조건으로 하였다.
그리고, 성막 평가 A1 내지 A3에서의 성막 레이트를 각각 평가하였다. 도 6은, 성막 레이트의 평가 결과를 도시하는 도면이다. 도 6의 횡축은 성막 온도를, 종축은 성막 레이트(Å/min)를 각각 나타내고 있다. 도 6의 ◆, ■, ▲은 성막 평가 A1 내지 A3을 각각 나타내고 있다. 도 6에 의하면, 성막 평가 A1에서는, 성막 온도를 300℃로 했을 경우에는 실용적인 성막 레이트가 얻어지기 어렵긴 하지만, 성막 온도를 325℃ 이상으로 함으로써 실용적인 성막 레이트가 얻어짐을 알았다. 또한, 성막 평가 A2에서는, 성막 온도를 350℃ 이하로 했을 경우에는 실용적인 성막 레이트가 얻어지기 어렵긴 하지만, 성막 온도를 375℃ 이상으로 함으로써 실용적인 성막 레이트가 얻어짐을 알았다. 또한, 성막 평가 A3에서는, 성막 온도를 500℃ 이하로 했을 경우에는 실용적인 성막 레이트가 얻어지기 어렵긴 하지만, 성막 온도를 525℃ 이상으로 함으로써 실용적인 성막 레이트가 얻어짐을 알았다.
이와 같이, TSA 가스와 TEB 가스를 동시에 공급함으로써, 이들 가스를 각각 단독으로 공급하는 경우보다도, 성막 온도를 저하시키는 것이 가능하게 된다. 또한, TSA 가스와 TEB 가스를 동시에 공급함으로써, 이들 가스를 각각 단독으로 공급하는 경우에는 성막 처리를 진행시키는 것이 불가능한 저온 영역에서, 실용적인 성막 레이트로 성막 처리를 진행시키는 것도 가능하게 된다. 이것은, TSA 가스와 함께 TEB 가스를 공급함으로써, TSA를 활성화시키기 위해 필요한 에너지(활성화 에너지)의 양이 저하되어, TSA가 활성화되기 쉬워졌기 때문이라고 생각된다. 또한, 발명자들은, TSA 가스와 TEB 가스를 동시에 공급하는 경우, 처리실 내의 압력(처리실 내에서의 TSA 가스나 TEB 가스의 분압 등)을 적정하게 조정함으로써, 300℃ 이하의 가일층의 저온 영역, 예를 들어 250℃ 이하의 온도 조건 하에서도, 실용적인 성막 레이트로 성막 처리를 진행시키는 것이 가능하게 됨을 확인하였다.
(실시예 2)
상술한 실시 형태에서의 기판 처리 장치를 사용하여, 성막 평가 B1 내지 B3을 각각 실시하였다. 성막 평가 B1에서는, 도 4의 (a)에 도시하는 성막 시퀀스에 의한 성막 처리를, 성막 온도 350℃, 처리실 내에서의 TSA 가스와 TEB 가스의 합계 분압 3Pa의 조건 하에서 실시하였다. 성막 평가 B2에서는, 성막 평가 B1과 마찬가지의 성막 처리를, 성막 온도 325℃, 처리실 내에서의 TSA 가스와 TEB 가스의 합계 분압 3Pa, 9Pa, 30Pa의 각 조건 하에서 각각 실시하였다. 성막 평가 B3에서는, 성막 평가 B1과 마찬가지의 성막 처리를, 성막 온도 300℃, 처리실 내에서의 TSA 가스와 TEB 가스의 합계 분압 3Pa, 9Pa, 30Pa의 각 조건 하에서 각각 실시하였다. 다른 처리 조건은, 상술한 실시 형태에 기재된 조건 범위 내의 조건이며, 성막 평가 B1 내지 B3에서 공통의 조건으로 하였다.
그리고, 성막 평가 B1 내지 B3에서의 성막 레이트를 각각 평가하였다. 도 7은, 성막 레이트의 평가 결과를 도시하는 도면이다. 도 7의 횡축은 TSA 가스와 TEB 가스의 합계 분압(Pa)을, 종축은 성막 레이트(Å/min)를 각각 나타내고 있다. 도 7의 ◆, ■, ▲은 성막 평가 B1 내지 B3을 각각 나타내고 있다. 도 7에 의하면, 성막 온도를 높게 할수록, 또한 TSA 가스와 TEB 가스의 합계 분압을 크게 할수록, 성막 레이트가 상승한다는 것을 알았다. 또한, 성막 평가 B1에서는, TSA 가스와 TEB 가스의 합계 분압을 3Pa로 했을 경우에도 실용적인 성막 레이트가 얻어짐을 알았다. 또한, 성막 평가 B2에서는, TSA 가스와 TEB 가스의 합계 분압을 3Pa로 했을 경우에는 실용적인 성막 레이트가 얻어지기 어렵긴 하지만, TSA 가스와 TEB 가스의 합계 분압을 9Pa로 높임으로써 실용적인 성막 레이트가 얻어짐을 알았다. 또한, 성막 평가 B3에서는, TSA 가스와 TEB 가스의 합계 분압을 9Pa 이하로 했을 경우에는 실용적인 성막 레이트가 얻어지기 어렵긴 하지만, TSA 가스와 TEB 가스의 합계 분압을 30Pa로 높임으로써 실용적인 성막 레이트가 얻어짐을 알았다.
이와 같이, TSA 가스와 TEB 가스를 동시에 공급하여, 처리실 내에서의 TSA 가스와 TEB 가스의 합계 분압을 적정하게 조정함으로써, 350℃ 이하의 저온 영역, 예를 들어 325℃, 300℃의 온도 조건 하에서, 실용적인 성막 레이트로 성막 처리를 진행시키는 것이 가능하게 된다. 또한, 발명자들은, 처리실 내에서의 TSA 가스와 TEB 가스의 합계 분압을 적정하게 조정함으로써, 300℃ 이하의 가일층의 저온 영역, 예를 들어 250℃ 이하의 온도 조건 하에서도, 실용적인 성막 레이트로 성막 처리를 진행시키는 것이 가능하게 됨을 확인하였다.
(실시예 3)
상술한 실시 형태에서의 기판 처리 장치를 사용하여, 성막 평가 C1 내지 C8을 각각 실시하였다. 성막 평가 C1 내지 C4에서는 도 4의 (a)에 도시하는 성막 시퀀스에 의한 성막 처리를, 성막 평가 C5 내지 C7에서는 도 4의 (d)에 도시하는 성막 시퀀스에 의한 성막 처리를, 성막 평가 C8에서는 웨이퍼에 대하여 TSA 가스, TEB 가스, NH3 가스를 동시에 공급하는 성막 시퀀스에 의한 성막 처리를 각각 실시하였다. 성막 평가 C1 내지 C8에서의 성막 온도(℃), 성막 압력(Pa), TSA 가스, DS 가스, TEB 가스, NH3 가스의 각 공급 유량(sccm)은, 도 8의 (a)에 도시하는 처리 조건 범위 내의 조건으로 하였다. 다른 처리 조건은, 상술한 실시 형태에 기재된 조건 범위 내의 조건이며, 성막 평가 C1 내지 C8에서 공통의 조건으로 하였다.
그리고, 성막 평가 C1 내지 C8에서 형성된 각각의 막(이하, 각각 막 C1 내지 C8이라고 칭함)의 조성을 XPS(X선 광전자 분광법)에 의해 측정하였다. 그 결과를 도 8의 (b)에 나타내었다. 도 8의 (b)의 횡축은 막 C1 내지 C8을, 종축은 이들 막 중에 포함되는 각 원소(Si, B, N, C 등)의 비율(at％)을 각각 나타내고 있다.
도 8의 (b)에 의하면, 막 C1 내지 C3의 조성은 거의 동일함을 알았다. 즉, TSA 가스, TEB 가스의 공급 유량을 동일 정도로 했을 경우, 성막 온도나 성막 압력 등의 처리 조건을 상이하게 해도, 막의 조성은 거의 변화하지 않는 것을 알 수 있다.
또한, 막 C4의 Si 농도는, 막 C1 내지 C3의 Si 농도보다도 높다는 것을 알 았다. 즉, TEB 가스의 공급 유량에 대한 TSA 가스의 공급 유량의 비율을 증가시킴으로써, 웨이퍼 상에 형성되는 막의 Si 농도를 증가시키는 방향으로 제어할 수 있는 것을 알 수 있다.
이러한 점에서, 막의 조성은, 성막 온도나 성막 압력이 아니라, TSA 가스, TEB 가스의 공급 유량에 의해 주로 결정됨을 알았다.
또한, 막 C5 내지 C7의 Si 농도는, 막 C1 내지 C4의 Si 농도보다도 높다는 것을 알았다. 이것으로부터, 원료로서 TSA 가스와 DS 가스의 양쪽 가스를 사용함으로써, 즉, TSA 가스와 TEB 가스를 동시에 공급할 때, 이들 가스에 추가로 DS 가스를 첨가함으로써, 웨이퍼 상에 형성되는 막의 Si 농도를 높이는 방향으로 제어할 수 있음을 알았다. 또한, 막 C6, C7의 Si 농도는, 막 C5의 Si 농도보다도 높다는 것을 알았다. 이것으로부터, 원료로서 TSA 가스와 DS 가스를 사용할 때, DS 가스의 공급 유량을 증가시킴으로써, 즉, TSA 가스와 TEB 가스를 동시에 공급할 때, 이들 가스에 추가로 DS 가스를 첨가하여, 그 공급 유량을 증가시킴으로써, 웨이퍼 상에 형성되는 막의 Si 농도를 높이는 방향으로 제어할 수 있음을 알았다.
또한, 막 C8에는 O가 15at％ 이상 도입되어 있어, Si 농도가 저하되었음을 알았다. 이것은, 막 C8에는, NH3 가스에 포함되는 N-H 결합이 도입되어 있고, 이에 의해, 막 C8의 산화 내성이 저하되었기 때문이라고 생각된다. 즉, 성막 처리 후의 웨이퍼가 대기 중에 반출되었을 때, 막 C8이 산화되었기 때문이라고 생각된다.
또한, 막 C1 내지 C8은, 모두 N 비함유의 Si막, 예를 들어 웨이퍼에 대하여 BCl3과 SiH4를 동시에 공급하는 성막 시퀀스를 행함으로써 형성되는 Si막보다도, 소쇠 계수가 낮은 막으로 됨을 확인하였다.
이와 같이, TSA 가스, TEB 가스의 공급 유량을 적정하게 조정하거나, 이들 가스에 추가로 DS 가스를 첨가하거나, 또한 DS 가스의 공급 유량을 적정하게 조정함으로써, 웨이퍼 상에 형성되는 Si막을 Si리치화시키거나, 막의 B 농도나 C 농도를 적정하게 저하시키거나, 막의 N 농도를 적정하게 높이거나 하는 것이 가능하게 된다. 또한, 상술한 바와 같이 Si막의 조성은 성막 온도나 성막 압력에 의한 영향을 받기 어려우므로, 이러한 조건을 광범위하게(자유롭게) 설정하는 것이 가능하게 되고, 결과적으로, 막 조성이나 막 두께의 웨이퍼간 균일성, 웨이퍼 면내 균일성을 향상시키는 것이 용이하게 된다.
121 : 컨트롤러(제어부) 200 : 웨이퍼(기판)
201 : 처리실 202 : 처리로
203 : 반응관 207 : 히터
231 : 배기관 232a 내지 232e : 가스 공급관

Claims (16)

  1. 기판에 대하여, 소정 원소와 질소의 화학 결합 또는 상기 소정 원소와 탄소의 화학 결합과, 상기 소정 원소와 수소의 화학 결합을 포함하고, 질소와 수소의 화학 결합 비함유의 제1 원료를 공급하는 공정과,
    상기 기판에 대하여, 상기 제1 원료와는 분자 구조가 상이하고, 상기 소정 원소와 수소의 화학 결합을 포함하고 질소와 수소의 화학 결합 비함유의 제2 원료를 공급하는 공정과,
    상기 기판에 대하여, 제13족 원소를 포함하고 질소와 수소의 화학 결합 비함유의 의사 촉매를 공급하는 공정
    을 적어도 일정 기간 오버랩시켜 행함으로써, 상기 기판 상에 막을 형성하는 공정을 갖고,
    상기 막을 형성하는 공정에서는, 질소와 수소의 화학 결합을 포함하는 물질의 상기 기판에 대한 공급을 불실시로 하고,
    상기 제1 원료를 공급하는 공정에서의 상기 기판의 온도를, 상기 제1 원료가 단독으로 존재했을 경우에 상기 제1 원료가 열분해하지 않는 온도로 하고,
    상기 제2 원료를 공급하는 공정에서의 상기 기판의 온도를, 상기 제2 원료가 단독으로 존재했을 경우에 상기 제2 원료가 열분해하지 않는 온도로 하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 막을 형성하는 공정은, 상기 의사 촉매가 상기 제1 원료에 포함되는 수소를 빼내는 조건 하에서 행하여지는 반도체 장치의 제조 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 의사 촉매는, 상기 막을 형성하는 공정에서의 반응계에 있어서, 루이스산으로서 작용하는 물질을 포함하는 반도체 장치의 제조 방법.
  4. 제1항 또는 제2항에 있어서,
    상기 의사 촉매는, 수소, 할로게노기, 알킬기, 아미노기, 알콕시기 및 히드록시기로 이루어지는 군에서 선택되는 적어도 하나를 포함하는 반도체 장치의 제조 방법.
  5. 제1항 또는 제2항에 있어서,
    상기 의사 촉매는 제13족 원소로서 보론 또는 알루미늄을 포함하는 반도체 장치의 제조 방법.
  6. 제1항 또는 제2항에 있어서,
    상기 제1 원료는, 상기 막을 형성하는 공정에서의 반응계에 있어서, 루이스 염기로서 작용하는 물질을 포함하는 반도체 장치의 제조 방법.
  7. 제1항 또는 제2항에 있어서,
    상기 제1 원료는, 수소, 할로게노기, 알킬기, 알킬렌기, 아미노기, 알콕시기 및 히드록시기로 이루어지는 군에서 선택되는 적어도 하나를 포함하고,
    상기 의사 촉매는, 수소, 할로게노기, 알킬기, 아미노기, 알콕시기 및 히드록시기로 이루어지는 군에서 선택되는 적어도 하나를 포함하는 반도체 장치의 제조 방법.
  8. 제1항 또는 제2항에 있어서,
    상기 막을 형성하는 공정에서는, 상기 기판의 온도를 150℃ 이상 400℃ 이하로 하는 반도체 장치의 제조 방법.
  9. 제8항에 있어서,
    상기 막을 형성하는 공정에서는, 상기 기판이 존재하는 공간의 압력을 1Pa 이상 600Pa 이하로 하는 반도체 장치의 제조 방법.
  10. 제1항 또는 제2항에 있어서,
    상기 제2 원료는 화학식 SinH2n+2(n은 1 또는 2 이상의 정수)로 표현되는 물질인 반도체 장치의 제조 방법.
  11. 제1항 또는 제2항에 있어서,
    상기 제2 원료는 디실란 또는 디실란보다도 고차의 수소화규소인 반도체 장치의 제조 방법.
  12. 제1항 또는 제2항에 있어서,
    상기 의사 촉매를 공급하는 공정에서의 상기 기판의 온도를, 상기 의사 촉매가 단독으로 존재했을 경우에 상기 의사 촉매가 열분해하지 않는 온도로 하는 반도체 장치의 제조 방법.
  13. 제1항 또는 제2항에 있어서,
    상기 소정 원소는 반금속 원소 또는 금속 원소를 포함하는 반도체 장치의 제조 방법.
  14. 기판에 대하여, 소정 원소와 질소의 화학 결합과, 상기 소정 원소와 수소의 화학 결합을 포함하고, 질소와 수소의 화학 결합 비함유의 제1 원료를 공급하는 공정과,
    상기 기판에 대하여, 상기 제1 원료와는 분자 구조가 상이하고, 상기 소정 원소와 수소의 화학 결합을 포함하고 질소와 수소의 화학 결합 비함유의 제2 원료를 공급하는 공정과,
    상기 기판에 대하여, 제13족 원소를 포함하고 질소와 수소의 화학 결합 비함유의 의사 촉매를 공급하는 공정
    을 적어도 일정 기간 오버랩시켜 행함으로써, 상기 기판 상에 막을 형성하는 공정을 갖고,
    상기 막을 형성하는 공정에서는, 질소와 수소의 화학 결합을 포함하는 물질의 상기 기판에 대한 공급을 불실시로 하고,
    상기 제1 원료를 공급하는 공정에서의 상기 기판의 온도를, 상기 제1 원료가 단독으로 존재했을 경우에 상기 제1 원료가 열분해하지 않는 온도로 하고,
    상기 제2 원료를 공급하는 공정에서의 상기 기판의 온도를, 상기 제2 원료가 단독으로 존재했을 경우에 상기 제2 원료가 열분해하지 않는 온도로 하는 반도체 장치의 제조 방법.
  15. 기판을 수용하는 처리실과,
    상기 처리실 내의 기판에 대하여, 소정 원소와 질소의 화학 결합 또는 상기 소정 원소와 탄소의 화학 결합과, 상기 소정 원소와 수소의 화학 결합을 포함하고, 질소와 수소의 화학 결합 비함유의 제1 원료를 공급하는 제1 원료 공급계와,
    상기 처리실 내의 기판에 대하여, 상기 제1 원료와는 분자 구조가 상이하고, 상기 소정 원소와 수소의 화학 결합을 포함하고 질소와 수소의 화학 결합 비함유의 제2 원료를 공급하는 제2 원료 공급계와,상기 처리실 내의 기판에 대하여, 제13족 원소를 포함하고 질소와 수소의 화학 결합 비함유의 의사 촉매를 공급하는 의사 촉매 공급계와,
    상기 처리실 내의 기판을 가열하는 히터와,
    상기 처리실 내에서, 기판에 대하여 상기 제1 원료를 공급하는 처리와, 상기 기판에 대하여 상기 제2 원료를 공급하는 처리와, 상기 기판에 대하여 상기 의사 촉매를 공급하는 처리를 적어도 일정 기간 오버랩시켜 행함으로써, 상기 기판 상에 막을 형성하는 처리를 행하게 하고, 상기 막을 형성하는 처리에서는, 질소와 수소의 화학 결합을 포함하는 물질의 상기 기판에 대한 공급을 불실시로 하고, 상기 제1 원료를 공급하는 처리에서의 상기 기판의 온도를, 상기 제1 원료가 단독으로 존재했을 경우에 상기 제1 원료가 열분해하지 않는 온도로 하고, 상기 제2 원료를 공급하는 처리에서의 상기 기판의 온도를, 상기 제2 원료가 단독으로 존재했을 경우에 상기 제2 원료가 열분해하지 않는 온도로 하도록, 상기 제1 원료 공급계, 상기 제2 원료 공급계, 상기 의사 촉매 공급계, 및 상기 히터를 제어하게 구성되는 제어부
    를 갖는 기판 처리 장치.
  16. 기판 처리 장치의 처리실 내에서,
    기판에 대하여, 소정 원소와 질소의 화학 결합 또는 상기 소정 원소와 탄소의 화학 결합과, 상기 소정 원소와 수소의 화학 결합을 포함하고, 질소와 수소의 화학 결합 비함유의 제1 원료를 공급하는 수순과,
    상기 기판에 대하여, 상기 제1 원료와는 분자 구조가 상이하고, 상기 소정 원소와 수소의 화학 결합을 포함하고 질소와 수소의 화학 결합 비함유의 제2 원료를 공급하는 수순과,
    상기 기판에 대하여, 제13족 원소를 포함하고 질소와 수소의 화학 결합 비함유의 의사 촉매를 공급하는 수순
    을 적어도 일정 기간 오버랩시켜 행함으로써, 상기 기판 상에 막을 형성하는 수순을 컴퓨터에 의해 상기 기판 처리 장치에 실행시키고,
    상기 막을 형성하는 수순에서는, 질소와 수소의 화학 결합을 포함하는 물질의 상기 기판에 대한 공급을 불실시로 하고,
    상기 제1 원료를 공급하는 수순에서의 상기 기판의 온도를, 상기 제1 원료가 단독으로 존재했을 경우에 상기 제1 원료가 열분해하지 않는 온도로 하고,
    상기 제2 원료를 공급하는 수순에서의 상기 기판의 온도를, 상기 제2 원료가 단독으로 존재했을 경우에 상기 제2 원료가 열분해하지 않는 온도로 하는, 컴퓨터 판독 가능한 기록 매체에 기록된 프로그램.
KR1020187024299A 2016-02-29 2016-02-29 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 KR102130459B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/056067 WO2017149604A1 (ja) 2016-02-29 2016-02-29 半導体装置の製造方法、基板処理装置、および記録媒体

Publications (2)

Publication Number Publication Date
KR20180104709A KR20180104709A (ko) 2018-09-21
KR102130459B1 true KR102130459B1 (ko) 2020-07-07

Family

ID=59742573

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187024299A KR102130459B1 (ko) 2016-02-29 2016-02-29 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램

Country Status (5)

Country Link
US (1) US20180363138A1 (ko)
JP (1) JP6473269B2 (ko)
KR (1) KR102130459B1 (ko)
CN (1) CN108475624B (ko)
WO (1) WO2017149604A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9543140B2 (en) 2013-10-16 2017-01-10 Asm Ip Holding B.V. Deposition of boron and carbon containing materials
US9401273B2 (en) 2013-12-11 2016-07-26 Asm Ip Holding B.V. Atomic layer deposition of silicon carbon nitride based materials
US11056353B2 (en) 2017-06-01 2021-07-06 Asm Ip Holding B.V. Method and structure for wet etch utilizing etch protection layer comprising boron and carbon
JP6987948B2 (ja) * 2017-12-20 2022-01-05 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
JP6787875B2 (ja) 2017-12-20 2020-11-18 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP6957442B2 (ja) * 2018-11-30 2021-11-02 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
JP7321730B2 (ja) * 2019-03-14 2023-08-07 キオクシア株式会社 半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006287194A (ja) * 2005-03-09 2006-10-19 Tokyo Electron Ltd 成膜方法、成膜装置及び記憶媒体
JP2008153684A (ja) * 2001-01-30 2008-07-03 Internatl Business Mach Corp <Ibm> シリコン・ゲルマニウム・バイポーラ・トランジスタの製造方法
JP2011139033A (ja) * 2009-12-04 2011-07-14 Novellus Systems Inc ハードマスク材料

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4965247B2 (ja) * 2003-04-23 2012-07-04 アイクストロン・インコーポレーテッド 促進されたａｌｄプロセス
JP4179311B2 (ja) * 2004-07-28 2008-11-12 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
JP4929932B2 (ja) * 2006-09-01 2012-05-09 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
JP2012186275A (ja) 2011-03-04 2012-09-27 Hitachi Kokusai Electric Inc 基板処理装置及び半導体装置の製造方法
KR20150036114A (ko) * 2012-07-20 2015-04-07 레르 리키드 쏘시에떼 아노님 뿌르 레뜌드 에렉스뿔라따시옹 데 프로세데 조르즈 클로드 Ald/cvd 규소-함유 필름 애플리케이션을 위한 유기실란 전구체
JP2014093331A (ja) * 2012-10-31 2014-05-19 Tokyo Electron Ltd 重合膜の成膜方法、成膜装置の環境維持方法、成膜装置、並びに電子製品の製造方法
JP6125279B2 (ja) * 2013-03-05 2017-05-10 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6106278B2 (ja) * 2013-09-27 2017-03-29 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6306386B2 (ja) * 2014-03-20 2018-04-04 株式会社日立国際電気 基板処理方法、基板処理装置およびプログラム
JP2015183260A (ja) * 2014-03-25 2015-10-22 株式会社日立国際電気 クリーニング方法、基板処理装置およびプログラム
JP6347544B2 (ja) * 2014-07-09 2018-06-27 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008153684A (ja) * 2001-01-30 2008-07-03 Internatl Business Mach Corp <Ibm> シリコン・ゲルマニウム・バイポーラ・トランジスタの製造方法
JP2006287194A (ja) * 2005-03-09 2006-10-19 Tokyo Electron Ltd 成膜方法、成膜装置及び記憶媒体
JP2011139033A (ja) * 2009-12-04 2011-07-14 Novellus Systems Inc ハードマスク材料

Also Published As

Publication number Publication date
JP6473269B2 (ja) 2019-02-20
CN108475624A (zh) 2018-08-31
WO2017149604A1 (ja) 2017-09-08
JPWO2017149604A1 (ja) 2018-10-18
US20180363138A1 (en) 2018-12-20
CN108475624B (zh) 2023-10-20
KR20180104709A (ko) 2018-09-21

Similar Documents

Publication Publication Date Title
KR102130459B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP6347544B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
KR101657874B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP6484478B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
KR102021708B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
JP5883049B2 (ja) 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
JP5886381B2 (ja) 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
US20210305043A1 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP5855691B2 (ja) 半導体装置の製造方法、基板処理装置、プログラム及び記録媒体
JP5886366B2 (ja) 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
KR20210084302A (ko) 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램
JP6523091B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
KR102419555B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램
TW202249098A (zh) 基板處理方法、半導體裝置之製造方法、基板處理裝置及程式
US20230183864A1 (en) Method of processing substrate, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP6224258B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
CN115224102A (zh) 衬底处理方法、半导体器件的制造方法、衬底处理装置及记录介质
JP7374961B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
KR20240021740A (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant