CN108475624A - 半导体器件的制造方法、衬底处理装置以及记录介质 - Google Patents

半导体器件的制造方法、衬底处理装置以及记录介质 Download PDF

Info

Publication number
CN108475624A
CN108475624A CN201680079075.0A CN201680079075A CN108475624A CN 108475624 A CN108475624 A CN 108475624A CN 201680079075 A CN201680079075 A CN 201680079075A CN 108475624 A CN108475624 A CN 108475624A
Authority
CN
China
Prior art keywords
film
raw material
substrate
hydrogen
chemical bond
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680079075.0A
Other languages
English (en)
Other versions
CN108475624B (zh
Inventor
中谷公彦
镰仓司
柄泽元
原田和宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Publication of CN108475624A publication Critical patent/CN108475624A/zh
Application granted granted Critical
Publication of CN108475624B publication Critical patent/CN108475624B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/36—Carbonitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45565—Shower nozzles
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45578—Elongated nozzles, tubes with holes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4584—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally the substrate being rotated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02277—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition the reactions being activated by other means than plasma or thermal, e.g. photo-CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明具有至少在一定期间重合地进行下述工序从而在衬底上形成膜的工序：对衬底供给第一原料的工序，第一原料包含规定元素与氮的化学键或规定元素与碳的化学键、和规定元素与氢的化学键，并且不含氮与氢的化学键；和对衬底供给假催化剂的工序，假催化剂包含第13族元素、且不含氮与氢的化学键，在形成膜的工序中，不实施包含氮与氢的化学键的物质对所述衬底的供给。

Description

半导体器件的制造方法、衬底处理装置以及记录介质
技术领域
本发明涉及半导体器件的制造方法、衬底处理装置以及记录介质。
背景技术
作为半导体器件(Device)的制造工序的一工序，存在进行在衬底上形成膜的处理。
现有技术文献
专利文献
专利文献1：日本特开2012-186275号公报
发明内容
发明要解决的课题
本发明的目的在于，提供一种能够提高在衬底上形成的膜的组成比的控制性的技术。
用于解决课题的手段
根据本发明的一个方式，提供一种技术，其具有至少在一定期间重合(overlap)地进行下述工序从而在衬底上形成膜的工序：
对衬底供给第一原料的工序，所述第一原料包含规定元素与氮的化学键或所述规定元素与碳的化学键、和所述规定元素与氢的化学键，并且不含氮与氢的化学键；和
对所述衬底供给假催化剂(pseudocatalyst)的工序，所述假催化剂包含第13族元素、且不含氮与氢的化学键，
在形成所述膜的工序中，不实施对所述衬底供给包含氮与氢的化学键的物质。
发明效果
根据本发明，能够提高在衬底上形成的膜的组成比的控制性。
附图说明
[图1]为本发明的实施方式中适合使用的衬底处理装置的立式处理炉的概略构成图，是以纵剖面图表示处理炉部分的图。
[图2]为本发明的实施方式中适合使用的衬底处理装置的立式处理炉的一部分的概略构成图，是以图1的A-A线剖面图表示处理炉的一部分的图。
[图3]为本发明的实施方式中适合使用的衬底处理装置的控制器的概略构成图，是以框图表示控制器的控制系统的图。
[图4](a)为示出本发明的一实施方式的成膜顺序的图，(b)～(d)分别为示出本发明的一实施方式的成膜顺序的变形例的图。
[图5](a)～(c)分别为示出TSA、TEB、DS的化学结构式的图。
[图6]为示出成膜速率的评价结果的图。
[图7]为示出成膜速率的其他评价结果的图。
[图8](a)为示出成膜时的处理条件的图，(b)为示出所形成的膜的组成的图。
[图9]为本发明的其他实施方式中适合使用的衬底处理装置的处理炉的概略构成图，并且是以纵剖面图表示处理炉部分的图
[图10]为本发明的其他实施方式中适合使用的衬底处理装置的处理炉的概略构成图，并且是以纵剖面图表示处理炉部分的图。
具体实施方式
<本发明的一实施方式>
以下，参照图1～图3，说明本发明的一实施方式。
(1)衬底处理装置的构成
如图1所示，处理炉202具有作为加热机构(温度调节部)的加热器207。加热器207为圆筒形状，通过支承于保持板而垂直地安装。加热器207作为通过热而将气体活化(激发)的活化机构(激发部)来发挥功能。
在加热器207的内侧，与加热器207呈同心圆状地配设有反应管203。反应管203由例如石英(SiO2)或碳化硅(SiC)等耐热性材料构成，形成为上端封闭、下端开口的圆筒形状。在反应管203的下方，与反应管203呈同心圆状地配设有集流管(入口凸缘)209。集流管209由例如不锈钢(SUS)等金属构成，形成为上端及下端开口的圆筒形状。集流管209的上端部构成为卡合于反应管203的下端部、支承反应管203。在集流管209与反应管203之间，设置有作为密封部件的O型圈220a。反应管203与加热器207同样地垂直安装。主要由反应管203和集流管209构成处理容器(反应容器)。在处理容器的筒中空部形成有处理室201。处理室201构成为能够收容多张作为衬底的晶片200。
在处理室201内以贯通集流管209的侧壁的方式设置有喷嘴249a、249b。在喷嘴249a、249b上，分别连接有气体供给管232a、232b。在气体供给管232a上连接有气体供给管232c。
在气体供给管232a～232c上，从上游方向起依次分别设置有作为流量控制器(流量控制部)的质量流量控制器(MFC)241a～241c及作为开闭阀的阀243a～243c。在气体供给管232a、232b的比阀243a、243b更靠下游侧，分别连接有供给非活性气体的气体供给管232d、232e。在气体供给管232d、232e上，从上游方向起依次分别设置有MFC241d、241e及阀243d、243e。
在气体供给管232a、232b的前端部，分别连接有喷嘴249a、249b。如图2所示，在反应管203的内壁与晶片200之间的俯视下为圆环状的空间，以自反应管203的内壁的下部沿上部朝向晶片200的搭载方向上方竖立的方式分别设置有喷嘴249a、249b。即，在排列晶片200的晶片排列区域的侧方的、水平包围晶片排列区域的区域中，以沿着晶片排列区域的方式分别设置有喷嘴249a、249b。喷嘴249a、249b分别被构成为L字形的长喷嘴。在喷嘴249a、249b的侧面分别设置有供给气体的气体供给孔250a、250b。气体供给孔250a、250b分别以朝向反应管203的中心的方式开口，能够朝向晶片200供给气体。在从反应管203的下部到上部的范围内设置有多个气体供给孔250a、250b，它们分别具有相同的开口面积，并且以相同的开口间距设置。
像这样，在本实施方式中，经由配置在由反应管203的侧壁的内壁与排列在反应管203内的多张晶片200的端部(周缘部)定义的俯视下呈圆环状的纵长空间内、即配置在圆筒状的空间内的喷嘴249a、249b来搬送气体。并且，从分别在喷嘴249a、249b中开口的气体供给孔250a、250b而在晶片200的近旁才首先向反应管203内喷出气体。然后，使反应管203内的气体的主要流动成为与晶片200的表面平行的方向、即水平方向。通过采用这样的构成，能够向各晶片200均匀地供给气体。在晶片200的表面上流过的气体朝向排气口、即后述的排气管231的方向流动。但是，该气体的流动的方向根据排气口的位置而适当确定，不限于垂直方向。
第一原料从气体供给管232a经由MFC241a、阀243a、喷嘴249a被供给至处理室201内，所述第一原料包含作为规定元素(主元素)的硅(Si)与氮(N)的化学键(Si-N键)或Si与碳(C)的化学键(Si-C键)、和Si与氢(H)的化学键(Si-H键)，且不含N与H的化学键(N-H键)。作为第一原料，可使用例如三甲硅烷基胺(N(SiH3)3、简称：TSA)气体。如图5(a)中化学结构式所示，TSA为包含Si-N键以及Si-H键的物质，在1分子中包含三个Si-N键、和九个Si-H键。需要说明的是，在TSA中的一个N(中心元素)键合着三个Si。TSA在后述成膜处理中也作为Si源发挥作用、还作为N源发挥作用。
假催化剂从气体供给管232b经由MFC241b、阀243b、喷嘴249b被供给至处理室201内，所述假催化剂包含作为第13族(III族)元素的硼(B)且不含N-H键。这里所谓“催化剂”，是指在化学反应的前后其自身不发生变化、而使反应的速度变化的物质。与此相对，如后文所述，本实施方式的反应体系中的假催化剂改变反应的速度等、但其自身的至少一部分在化学反应的前后发生变化。即，本实施方式的反应体系中的假催化剂发挥催化剂式的作用，但严格而言，并非“催化剂”。在本说明书中，像这样，将以催化剂的方式发挥作用，而其自身的至少一部分在化学反应的前后发生变化的物质称为“假催化剂”。作为假催化剂，例如，可使用三乙基硼(B(C2H5)3，简称：TEB)气体。如图5(b)中化学结构式所示，TEB为包含B-C键、C-H键、以及C-C键的物质，在1分子中包含三个B-C键、15个C-H键、三个C-C键。需要说明的是，在TEB中的一个B(中心元素)上键合有三个C。TEB在后述的成膜处理中不只作为催化剂发挥作用，还作为B源发挥作用、也作为C源发挥作用。
第二原料从气体供给管232c经由MFC241c、阀243c、气体供给管232a、喷嘴249a被供给至处理室201内，所述第二原料的分子结构(化学结构)不同于第一原料、包含Si-H键而不含N-H键。作为第二原料，可使用例如乙硅烷(Si2H6，简称：DS)气体。如图5(c)中化学结构式所示，DS为包含Si-H键以及Si-Si键的物质，在后述的成膜处理中，作为Si源发挥作用。
例如氮(N2)气体作为非活性气体从气体供给管232d、232e分别经由MFC241d、241e、阀243d、243e、气体供给管232a、232b、喷嘴249a、249b而被供给至处理室201内。
主要由气体供给管232a、MFC241a、阀243a构成第一原料供给系统。另外，主要由气体供给管232c、MFC241c、阀243c构成第二原料供给系统。另外，主要由气体供给管232b、MFC241b、阀243b构成假催化剂供给系统。另外，主要由气体供给管232d、232e、MFC241d、241e、阀243d、243e构成非活性气体供给系统。
上述各种供给系统中的任意或者所有供给系统可以以阀243a～243e、MFC241a～241e等集成而成的集成型供给系统248的形式构成。集成型供给系统248构成为相对于气体供给管232a～232e而分别连接，并通过后述控制器121来控制向气体供给管232a～232e内的各种气体的供给动作、即阀243a～243e的开闭动作、利用MFC241a～241e进行的流量调节动作等。集成型供给系统248构成为一体型、或分离型的集成单元，能够相对于气体供给管232a～232e等而以集成单元单位进行拆装，能够以集成单元单位进行供给系统的维护、交换、增设等。
在反应管203设置有对处理室201内的气氛进行排气的排气管231。在排气管231，经由检测处理室201内的压力的作为压力检测器(压力检测部)的压力传感器245及作为压力调节器(压力调节部)的APC(Auto Pressure Controller)阀244，连接有作为真空排气装置的真空泵246。APC阀244被构成为：通过在使真空泵246工作的状态下开闭阀，能够进行处理室201内的真空排气及真空排气停止，进而通过在使真空泵246工作的状态下基于由压力传感器245检测到的压力信息来调节阀开度，能够调节处理室201内的压力。主要由排气管231、APC阀244、压力传感器245构成排气系统。也可以考虑将真空泵246包含于排气系统。
在集流管209的下方，设置有能够将集流管209的下端开口气密地封闭的作为炉口盖体的密封盖219。密封盖219由例如SUS等金属构成，形成为圆盘状。在密封盖219的上表面设置有与集流管209的下端抵接的作为密封部件的O型圈220b。在密封盖219的下方，设置有使后述的晶舟217旋转的旋转机构267。旋转机构267的旋转轴255贯通密封盖219而连接于晶舟217。旋转机构267被构成为通过使晶舟217旋转来使晶片200旋转。密封盖219被构成为，通过在反应管203的外部设置的作为升降机构的晶舟升降机115而在垂直方向上升降。晶舟升降机115被构成为，能够通过使密封盖219升降来将晶舟217相对于处理室201内外搬入及搬出。晶舟升降机115被构成为，将晶舟217即晶片200向处理室201内外搬送的搬送装置(搬送机构)。另外，在集流管209的下方，设置有作为炉口盖体的闸门219s，其能够在利用晶舟升降机115使密封盖219下降的期间，将集流管209的下端开口气密地封闭。闸门219s由例如SUS等金属构成，形成为圆盘状。在闸门219s的上表面，设置有与集流管209的下端抵接的作为密封部件的O型圈220c。闸门219s的开闭动作(升降动作、转动动作等)由闸门开闭机构115s控制。
作为衬底支承具的晶舟217被构成为，将多张(例如25～200张)晶片200以水平姿势且彼此中心对齐的状态在垂直方向排列并呈多层支承，也就是使多张晶片200隔开间隔地排列。晶舟217由例如石英、SiC等耐热性材料构成。在晶舟217的下部，呈多层地支承有由例如石英、SiC等耐热性材料构成的隔热板218。根据该构成，来自加热器207的热变得不易传递至密封盖219侧。也可以不设置隔热板218，而设置由石英、SiC等耐热性材料构成且构成为筒状部件的隔热筒。
在反应管203内，设置有作为温度检测器的温度传感器263。通过基于由温度传感器263检测到的温度信息来调节向加热器207的通电情况，使处理室201内的温度成为所期望的温度分布。温度传感器263与喷嘴249a、249b同样地构成为L字形，沿反应管203的内壁而设置。
如图3所示，作为控制部(控制手段)的控制器121被构成为具备CPU(CentralProcessing Unit：中央处理单元)121a、RAM(Random Access Memory：随机存取存储器)121b、存储装置121c、I/O端口121d的计算机。RAM121b、存储装置121c、I/O端口121d被构成为能够经由内部总线121e与CPU121a进行数据交换。在控制器121上，连接有构成为触摸面板等的输入输出装置122。
存储装置121c由闪存、HDD(Hard Disk Drive：硬盘驱动器)等构成。在存储装置121c内，以能够读取的方式存储有控制衬底处理装置的动作的控制程序、记载有后述的衬底处理的步骤、条件等的工艺制程等。工艺制程是以能够使控制器121执行后述的成膜处理中的各步骤、并得到规定的结果的方式组合而成的，作为程序发挥功能。以下，将工艺制程、控制程序等也总称地简称为程序。另外，工艺制程也简称为制程。在本说明书中，在使用程序这一用语的情况下，有时单独指制程，有时单独指控制程序，或有时包含这两者。RAM121b被构成为暂时保持由CPU121a读取的程序、数据等的存储器区域(工作区)。
I/O端口121d连接于上述MFC241a～241e、阀243a～243e、压力传感器245、APC阀244、真空泵246、温度传感器263、加热器207、旋转机构267、晶舟升降机115、闸门开闭机构115s等。
CPU121a被构成为从存储装置121c读取并执行控制程序，并且根据来自输入输出装置122的操作命令的输入等来从存储装置121c读取制程。CPU121a被构成为，以按照读取到的制程的内容的方式，控制MFC241a～241e的各种气体的流量调节动作、阀243a～243e的开闭动作、APC阀244的开闭动作及基于压力传感器245的APC阀244的压力调节动作、真空泵246的起动及停止、基于温度传感器263的加热器207的温度调节动作、利用旋转机构267的晶舟217的旋转及旋转速度调节动作、利用晶舟升降机115的晶舟217的升降动作、利用闸门开闭机构115s的闸门219s的开闭动作等。
控制器121能够通过将存储在外部存储装置(例如，硬盘等磁盘、CD、DVD等光盘、MO等光磁盘、USB存储器等半导体存储器)123中的上述程序安装到计算机中而构成。存储装置121c、外部存储装置123构成为计算机可读取的存储介质。以下，也将这些统称地简称为存储介质。在本说明书中使用存储介质这样的用语的情况下，有时仅单独包含存储装置121c、有时仅单独包含外部存储装置123，或者有时包含这两者。程序向计算机提供也可以不使用外部存储装置123，而使用互联网、专用线路等通信方式。
(2)成膜处理
使用图4(a)，作为半导体器件的制造工序的一个工序，针对使用上述衬底处理装置、在衬底上形成膜的顺序例进行说明。在以下说明中，构成衬底处理装置的各部的动作由控制器121控制。
图4(a)所示的成膜顺序具有至少在一定期间重合地进行下述步骤从而在晶片200上形成掺杂有B、C、N的硅膜(Si膜)作为包含Si、B、C、N的膜的成膜步骤：
对作为衬底的晶片200供给作为第一原料的TSA气体的步骤；和
对晶片200供给作为假催化剂的TEB气体的步骤，
在成膜步骤中，不实施包含N-H键的物质的供给。
本说明书中，方便起见，也将掺杂有B、C、N的Si膜称为硅硼碳氮化膜(SiBCN膜)、或简称为Si膜。另外，本说明书中，方便起见，有时将图4(a)所示成膜顺序按以下方式表示，有时也使用符号[a]进行表示。在以下变形例的说明中，也采用同样的表述。
在本说明书中，在使用“晶片”这一用语的情况下，有时指“晶片本身”、“晶片与在其表面形成的规定的层、膜等的层叠体(集合体)”，即有时包含在表面形成的规定的层、膜等而称为晶片。此外，在本说明书中，在使用“晶片的表面”这一用语的情况下，有时指“晶片本身的表面(露出面)”，有时指“在晶片上形成的规定的层、膜等的表面、即作为层叠体的晶片的最外表面”。
因此，在本说明书中，在记载为“对晶片供给规定气体”的情况下，有时指“对晶片本身的表面(露出面)直接供给规定气体”，有时指“对在晶片上形成的层、膜等、即对作为层叠体的晶片的最外表面供给规定气体”。此外，在本说明书中，在记载为“在晶片上形成规定的层(或膜)”的情况下，有时指“在晶片本身的表面(露出面)上直接形成规定的层(或膜)”，有时指“在形成于晶片上的层、膜等上、即在作为层叠体的晶片的最外表面上形成规定的层(或膜)”。
另外，在本说明书中，使用“衬底”这样的用语的情况也与使用“晶片”这样的用语的情况含义相同。
(晶片填充以及晶舟加载)
在将多张晶片200装填(晶片填充)到晶舟217上后，利用闸门开闭机构115s使闸门219s移动，从而使集流管209的下端开口打开(闸门打开)。之后，如图1所示，支承有多张晶片200的晶舟217被晶舟升降机115抬起并搬入(晶舟加载)到处理室201内。在该状态下，密封盖219处于借助O型圈220b而将集流管209的下端密封的状态。
(压力·温度调节步骤)
为了使处理室201内、即晶片200存在的空间达到所期望的压力(真空度)，利用真空泵246进行真空排气(减压排气)。此时，利用压力传感器245测定处理室201内的压力，基于该测定的压力信息对APC阀244进行反馈控制。真空泵246至少在对晶片200的处理结束之前的期间维持持续工作的状态。另外，以处理室201内的晶片200达到所期望的成膜温度的方式通过加热器207进行加热。此时，以处理室201内成为所期望的温度分布的方式，基于温度传感器263检测到的温度信息对向加热器207通电的情况进行反馈控制。利用加热器207对处理室201内进行的加热至少在对晶片200进行的处理结束之前的期间持续进行。另外，开始利用旋转机构267进行的晶舟217及晶片200的旋转。利用旋转机构267进行的晶舟217及晶片200的旋转至少在对晶片200进行的处理结束之前的期间持续进行。
(成膜步骤)
在本步骤中，对处理室201内的晶片200，同时供给TSA气体和TEB气体。即，使TSA气体的供给期间与TEB气体的供给期间重合(overlap)。
具体而言，打开阀243a、243b，向气体供给管232a、232b内分别流入TSA气体、TEB气体。TSA气体、TEB气体分别利用MFC241a、241b进行流量调节，经由喷嘴249a、249b而被供给至处理室201内、从排气管231排气。此时，向晶片200一并即同时供给TSA气体和TEB气体。与此同时，也可以打开阀243d、243e向气体供给管232d、232e内流入N2气体。N2气体利用MFC241d、241e进行流量调节，与TSA气体、TEB气体一并被供给至处理室201内、从排气管231排气。
此时，使晶片200的温度(成膜温度)为例如150～400℃、优选为250～350℃的范围内的规定的温度。另外，使处理室201内的压力(成膜压力)为例如1～600Pa、优选为5～30Pa的范围内的规定的压力。需要说明的是，上述的温度区域为在处理室201内至少单独存在TSA的情况下TSA不发生热分解(自分解)的温度，另外，还包括在处理室201内TSA以及TEB分别单独存在的情况下任意物质均不发生热分解的温度(150～325℃)。需要说明的是，上述的温度区域还是在后述变形例中使用的DS单独存在的情况下DS不发生热分解的温度。
当成膜温度小于150℃(或成膜压力小于1Pa)时，存在下述情况：在后述晶片200上的成膜反应变得不易进行，得不到实用的成膜速度，生产率降低。另外，还存在大量包含未结合键(悬挂键)的品质差的膜在晶片200上形成的情况。通过使成膜温度为150℃以上(或使成膜压力为1Pa以上)，能够使在晶片200上的成膜反应进行，从而能够得到实用的成膜速度。另外，还能够使在晶片200上形成的膜中所含的未结合键减少，提高该膜的膜品质。通过使成膜温度为250℃以上(或使成膜压力为5Pa以上)，更能够促进在晶片200上的成膜反应，能够进一步提高成膜速度。另外，更能够减少在晶片200上形成的膜中所含的未结合键、更能够提高上述膜的膜品质。
当成膜温度大于400℃(或成膜压力大于600Pa)时，存在下述情况：TEB易于热分解，难以使利用TEB的催化剂作用的成膜处理进行。通过使成膜温度为400℃以下(或，使成膜压力为600Pa以下)，能够抑制TEB的热分解、使利用了TEB的催化剂作用的成膜处理进行。通过使成膜温度为350℃以下(或，使成膜压力为30Pa以下)，能够更确实地抑制TEB的热分解、能够更确实地使利用了TEB的催化剂作用的成膜处理进行。
TSA气体的供给流量采用例如1～2000sccm、优选为50～200sccm的范围内的规定的流量。TEB气体的供给流量采用例如1～1000sccm、优选为25～100sccm的范围内的规定的流量。在流过N2气体的情况下，N2气体的供给流量采用例如1～10000sccm的范围内的规定的流量。上述气体的供给流量分别可根据要在晶片200上形成的膜的组成来适当确定。
通过在上述条件下对晶片200同时供给TSA气体和TEB气体，能够使上述气体在处理室201内适当反应。另外，通过TEB具有的催化剂作用，能够使TSA的一部分分解、即能够将TSA中的Si-H键的至少一部分切断、将H从TSA抽出。通过将H抽出，形成为具有未结合键的TSA的Si迅速地吸附并沉积在晶片200上。结果，Si膜在晶片200上的成膜反应将以实用性的成膜速率(例如/分钟以上、优选为/分钟以上的速度)进行。
据认为，TEB作为催化剂而发挥作用是基于以下的理由。即，TEB为具有低能量的空轨道的化学种，在本实施方式的反应体系中，作为路易斯酸、即电子对受体发挥作用。与此相对，TSA在本实施方式的反应体系中作为路易斯碱、即电子对供体发挥作用。作为路易斯酸的TEB作用于作为路易斯碱的TSA，从而从TSA抽出质子(H+)，从而使得上述成膜处理进行。但是，TEB在TSA具有的化学键之中、并非作用于Si-N键，而是主要对Si-H键施加作用。因此，在上述成膜反应的过程中，TSA中的Si-N键的至少一部分没有被切断而是被保持(维持)。结果，将会在晶片200上形成的Si膜中在N保持为Si-N键的状态下直接将其捕获。
另外，在上述反应的过程中，TEB的至少一部分将通过与TSA反应而分解。结果，TEB中所含的B、C的至少一部分将被捕获入在晶片200上形成的Si膜中。
通过使上述成膜反应进行规定时间，从而能够在晶片200上形成包含B、C、N的规定膜厚的Si膜。需要说明的是，在执行本实施方式的成膜步骤时，例如，不实施氨(NH3)气体等包含N-H键的物质的供给。由此，在晶片200上形成的Si膜成为几乎不含N-H键的膜。
如后文所述，本实施方式中形成的Si膜通过控制其组成，从而能够用作侧壁间隔物(SWS)用的膜、另外还能够用作双重图案化(DP)工艺中硅芯、即硬掩模(硅硬掩模)用的膜。在将在晶片200上形成的Si膜用作SWS的情况下，优选适当调节成膜步骤的实施时间、使其膜厚成为例如另外，在将在晶片200上形成的Si膜用作硬掩模的情况下，优选适当调节成膜步骤的实施时间、使其膜厚成为例如
作为第一原料，可使用以N(SiX3)3的结构式表示的物质(甲硅烷基胺)。此处，X是指在由氢、卤素基、烷基、氨基、烷氧基以及羟基组成的组中选择的至少一种官能团(取代基)。但是，上述结构式中所含的九个X之中的至少一个必须为氢。这里，所谓卤素基，是作为一价的官能团发挥作用的卤原子，是指氯基(-Cl)、氟基(-F)、溴基(-Br)、碘基(-I)等。另外，这里所谓的烷基，是从链状饱和烃(烷烃)去除一个H而形成的、以-CnH2n+1的结构式表示的一价的官能团。作为烷基，可举出甲基(-CH3)、乙基(-C2H5)、丙基(-C3H7)、异丙基(-CH(CH3)CH3)、丁基(-C4H9)、异丁基(-CH2CH(CH3)2)等。另外，这里所谓的氨基，是指由-NR1R2的结构式(R1、R2分别为烷基)表示的一价的官能团，并不表示-NH2、-NHR等包含N-H键的氨基。另外，这里所谓的烷氧基，是烷基(R)与氧原子(O)键合而成的、以-OR的结构式表示的一价的官能团。所谓羟基，是以-OH的结构式表示的一价的官能团。作为具有上述官能团的甲硅烷基胺，除了TSA以外，还可举出例如N(SiH2(NR1R2))3、N(SiH(NR1R2)2)3、N(Si(NR1R2)3)3。
另外，作为第一原料，除了甲硅烷基胺以外，还能够使用以SinCmH2n+2m+2(n、m为1以上的整数)的组成式表示的物质、即不具有不饱和键的有机硅烷。作为这种有机硅烷，可使用单甲基硅烷(SiCH6)、单乙基硅烷(SiC2H8)、二甲基硅烷(SiC2H8)、1，2-二硅代丙烷(Si2CH8)、1，3-二硅代丙烷(Si2CH8)、三甲基硅烷(SiC3H10)、单丙基硅烷(SiC3H10)、1，2-二硅代丁烷(Si2C2H10)、1，3-二硅代丁烷(Si2C2H10)、1，4-二硅代丁烷(Si2C2H10)、2，3-二硅代丁烷(Si2C2H10)、2，4-二硅代戊烷(Si2C3H12)、1，3，5-三硅代戊烷(Si3C2H12)等物质、即包含烷基、亚烷基的硅烷。所谓亚烷基，是从烷烃中除去两个H而形成的、以-CnH2n+2-的结构式表示的二价的官能团。作为亚烷基，可举出亚甲基(-CH2-)、亚乙基(-C2H4-)、亚丙基(-C3H6-)、亚丁基(-C4H8-)等。
另外，作为第一原料，还可使用以SinCmH2n+2m(n为1以上的整数，m为2以上的整数)的组成式表示的物质、即包含乙烯基(-CH＝CH2)、烯丙基(-CH2CH＝CH2)且具有不饱和键的有机硅烷、具有环状结构(环结构)的有机硅烷。作为这种有机硅烷，可使用乙烯基硅烷(SiC2H6)、甲基乙烯基硅烷(SiC3H6)、烯丙基硅烷(SiC3H6)、硅杂环丁烷(SiC3H6)、1，3-二硅杂环丁烷(Si2C2H6)等物质。上述这些物质为至少包含Si-C键以及Si-H键的物质，还是包含C-H键、C-C键的物质。
需要说明的是，作为第一原料，通过使用包含烷基的甲硅烷基胺(即不只是作为Si源、N源发挥作用、还作为C源发挥作用的物质)，与使用TSA作为第一原料的情况相比，能够朝着使在晶片200上形成的Si膜的C浓度增加的方向控制。
另外，作为第一原料，通过使用包含氨基的甲硅烷基胺(即与TSA相比包含更多Si-N键的物质)，与使用TSA作为第一原料的情况相比，能够朝着使在晶片200上形成的Si膜中所含的Si-N键的量增加、使该膜的N浓度增加的方向控制。
另外，作为第一原料，通过使用包含烷氧基的甲硅烷基胺(即，不只是作为Si源、N源发挥作用，还作为C源、O源发挥作用的物质)，与使用TSA作为第一原料的情况相比，能够朝着使在晶片200上形成的Si膜的C浓度增加的方向控制，另外，还能够向该膜中添加微量的O。
另外，作为第一原料，通过使用包含羟基的甲硅烷基胺(即，不是指作为Si源、N源发挥作用，还作为O源发挥作用的物质)，还能够向在晶片200上形成的Si膜中添加微量的O。
另外，作为第一原料，通过使用包含Si-C键以及Si-H键、并且不含Si-N键的有机硅烷、即通过使用虽然作为Si源而发挥作用、但不作为N源发挥作用的物质，还能够避免向在晶片200上形成的Si膜中添加N。即，能够在晶片200上形成不含N的、掺杂有B、C的Si膜。本说明书中，方便起见，也将掺杂有B、C的Si膜称为硅硼碳化膜(SiBC膜)、或简称为Si膜。
如上所述，作为第一原料，在使用包含Si-N键或Si-C键、和Si-H键，并且不含N-H键的物质的范围内，可合适地使用包含选自由氢、卤素基、烷基、亚烷基、氨基、烷氧基、羟基、乙烯基以及烯丙基组成的组中的至少一者的物质、它们的结构异构体、衍生物。通过适当地选择第一原料的种类，能够广泛且致密地控制在晶片200上形成的膜的组成、物性。
作为假催化剂，合适使用以BX3的结构式表示的物质(硼化合物)。这里，所谓X是指选自由氢、卤素基、烷基、氨基、烷氧基以及羟基组成的组中的至少一种官能团。作为具有上述官能团的硼化合物，除了B以外，可举出例如乙硼烷(B2H6)等硼烷(氢化硼)、三氯硼烷(BCl3)、三氟硼烷(BF3)、三溴硼烷(BBr3)、三碘硼烷(BI3)等卤代硼烷、三甲基硼烷(B(CH3)3)、三乙基硼(B(C2H5)3)、三异丙基硼烷(B(C3H7)3、三丁基硼烷(B(C4H9)3)等烷基硼烷、三二甲基氨基硼烷(B[N(CH3)2]3)、三二乙基氨基硼烷(B[N(C2H5)2]3)、三二丙基氨基硼烷(B[N(C3H7)2]3)、三二丁基氨基硼烷(B[N(C4H9)2]3)等氨基硼烷、硼酸三甲酯(B(OCH3)3)、硼酸三乙酯(B(OC2H5)3)、硼酸三丙酯(B(OC3H7)3)、硼酸三丁酯(B(OC4H9)3)、硼酸(B(OH)3)等硼酸化合物。
需要说明的是，作为假催化剂，通过使用不含C的氢化硼、卤代硼烷(即，虽然作为B源发挥作用、但不作为C源发挥作用的物质)，能够避免向在晶片200上形成的Si膜中添加C。即，能够在晶片200上形成不含C的、掺杂有B、N的Si膜。在本说明书中，方便起见，也将掺杂有B、N的Si膜称为硅硼氮化膜(SiBN膜)、或简称为Si膜。
另外，作为假催化剂，通过使用与TEB相比C含有量(1分子中所含的C原子数)更多的烷基硼烷，与作为假催化剂而使用TEB的情况相比，能够增加在晶片200上形成的Si膜的C浓度。另外，作为假催化剂，通过使用与TEB相比C含有量少的烷基硼烷，与作为假催化剂而使用TEB的情况相比，能够朝着使在晶片200上形成的Si膜的C浓度降低的方向进行控制。
另外，作为假催化剂，通过使用氨基硼烷(即，不只是作为B源、C源而发挥作用，还作为N源发挥作用的物质)，与使用TEB作为假催化剂的情况相比，能够朝着使在晶片200上形成的Si膜的N浓度增加的方向进行控制。
另外，作为假催化剂，除了上述硼化合物以外，还能够使用以Al(CH3)3、Al(C2H5)3、Al(C3H7)3等结构式表示的包含烷基的铝化合物、以AlCl3等结构式表示的包含卤素基的铝化合物。上述物质为包含作为第13族元素的铝(Al)的不含N-H键的物质。作为假催化剂，通过使用包含烷基的铝化合物，能够在晶片200上形成包含Si、Al、C、N的膜、即掺杂有Al、C、N的Si膜(SiAlCN膜)。另外，作为假催化剂，通过使用不含烷基的铝化合物，能够在晶片200上形成包含Si、Al、N的膜、即掺杂有Al、N的Si膜(SiAlN膜)。
如上所述，作为假催化剂，在使用包含第13族元素且不含N-H键的物质的范围内，可合适使用包含选自由氢、卤素基、烷基、氨基、烷氧基以及羟基组成的组中至少一者的物质、它们的结构异构体、衍生物。通过适当地选择假催化剂的种类，能够广泛且致密地控制在晶片200上形成的膜的组成、物性。
作为非活性气体，除了N2气体以外，还能够使用Ar气体、He气体、Ne气体、Xe气体等稀有气体。
(后吹扫步骤·大气压恢复步骤)
在成膜步骤结束、并且在晶片200上形成所期望的组成的膜后，关闭阀243a、243b，分别停止向处理室201内供给TSA气体、TEB气体。另外，分别从气体供给管232d、232e向处理室201内供给N2气体，并从排气管231排气。N2气体作为吹扫气体发挥作用。由此，处理室201内被吹扫，从而将残留在处理室201内的气体、反应副生成物从处理室201内除去(后吹扫)。然后，处理室201内的气氛被置换为非活性气体(非活性气体置换)、处理室201内的压力恢复至常压(大气压恢复)。
(晶舟卸载及晶片取出)
之后，通过晶舟升降机115使密封盖219下降，集流管209的下端开口，并且处理完成的晶片200以支承于晶舟217的状态从集流管209的下端被搬出至反应管203的外部(晶舟卸载)。晶舟卸载之后，使闸门219s移动，集流管209的下端开口经由O型圈220c而被闸门219s密封(闸门关闭)。处理完成的晶片200被搬出到反应管203的外部之后，自晶舟217取出处理完成的晶片200(晶片取出)。
(3)本实施方式带来的效果
根据本实施方式，可得到以下所示一种或多种效果。
(a)在成膜步骤中，通过对晶片200同时供给作为路易斯碱发挥作用的TSA气体、和作为路易斯酸发挥作用的TEB气体，能够使TEB作为催化剂发挥作用。利用该催化剂作用，能够在上述低温的条件下以实用性的速率进行在晶片200上的成膜处理。通过在低温的条件下进行成膜处理，能够减轻晶片200受到的热损伤、能够良好地控制热历史。
(b)作为第一原料，通过使用TSA那样的包含Si-N键、且不含N-H键的物质，能够以Si-N键的方式、而不是N-H键的方式来进行向在晶片200上形成的膜中的N的添加。另外，在成膜步骤中，由于不实施NH3气体等包含N-H键的物质对晶片200的供给，因此，还能够更确实地抑制N-H键向在晶片200上形成的膜中的添加。
由此，能够使在晶片200上形成的膜成为耐氧化性(耐灰化性)高的膜。这是由于，根据本申请的发明人等的深入研究，获知了以Si-N键的状态被捕获至膜中的N作为抑制膜的氧化的保护(guard)要素而发挥作用，与此相对，以N-H键的状态被捕获至膜中的N有时会诱发膜的氧化。与使用NH3气体作为N源所形成的膜(大量包含N-H键、而几乎不含Si-N键的膜)相比，对于根据本实施方式所形成的膜(大量包含Si-N键，而几乎不含N-H键的膜)而言，即便膜的N浓度处于同一程度，也能够确认到显示更高的耐灰化性。
(c)作为第一原料，通过使用TSA那样的包含Si-N键的物质，从而能够于低温在晶片200上形成良质的包含Si-N键的Si膜。由此，能够于低温形成耐灰化性良好的膜、能够将该膜用作例如适合作为硬掩模用途的牺牲膜(加工膜)、适合作为SWS用途的低介电常数膜(Low-k膜)。
需要说明的是，作为第一原料，通过使用N含有量(1分子中所含的N原子的数量)比TSA多的物质，能够进一步增加N向Si膜中的添加量。如上所述，在图4(a)所示成膜顺序中，能够通过例如适当选择第一原料的种类来控制在晶片200上形成的Si膜中包含的N的量相对于Si、B、C、N的量的比率(N/SiBCN比率)。通过增加N在Si膜中的添加量、提高N/SiBCN比率，由此能够提高Si膜的耐灰化性，另外，能够降低消光系数(extinction coefficient)。需要说明的是，所谓消光系数，是表示当光在物质(Si膜)中行进时受到Si膜引起的吸收而使得光的强度衰减的程度的系数，含义为该值越是增加，则衰减变得越大。在成膜工序后进行的光刻工序中，为了确实地进行对位标记的确认等，优选Si膜的消光系数较低。需要说明的是，在图4(a)所示成膜顺序中，即便改变成膜温度、成膜压力，也难以改变上述N/SiBCN比率。
(d)在成膜步骤中，通过增加TSA气体的供给流量、通过使处理室201内的TSA气体的分压、浓度上升、或通过使用与TSA相比Si含有量更多的物质作为第一原料，能够提高相对于Si膜中所含的Si、B、C、N的量而言的Si的量的比率(Si/SiBCN比率)、即能够提高Si的含有比率。由此，能够提高Si膜的耐灰化性，另外，能够提高Si膜相对于氟化氢(HF)等的耐性、即耐蚀刻性。由此，能够将该膜用作适合作为硬掩模用途的牺牲膜。像这样，在图4(a)所示成膜顺序中，能够通过适当选择例如第一原料的供给流量(相对于假催化剂而言的第一原料的供给流量的比率)、第一原料的种类，来控制在晶片200上形成的Si膜的Si/SiBCN比率。需要说明的是，在图4(a)所示成膜顺序中，即便改变成膜温度、成膜压力，也难以改变上述的Si/SiBCN比率。
(e)作为假催化剂，通过使用TEB那样的、包含B、C的物质，从而能够向在晶片200上形成的Si膜中添加B、C。
需要说明的是，在成膜步骤中，通过增加TEB气体的供给流量、通过使在处理室201内的TEB气体的分压、浓度上升、或通过使用与TEB相比C含有量更多的物质作为假催化剂，从而能够增加Si膜中的B、C的添加量。通过增加Si膜中的B、C的添加量、提高相对于Si膜中所含的Si、B、C、N的量而言的B、C的量的比率(B、C/SiBCN比率)，能够提高耐蚀刻性，另外，还能够降低消光系数。由此，能够将该膜用作例如适合作为SWS用途的Low-k膜。
另外，通过减少成膜步骤中的TEB气体的供给流量、通过降低处理室201内的TEB气体的分压、浓度、通过使用与TEB相比C的含有量更少的物质作为假催化剂，从而能够减少Si膜中的B、C的添加量。通过减少Si膜中的B、C的含有量，能够提高Si膜的耐灰化性。
如上所述，在图4(a)所示成膜顺序中，能够通过适当选择例如假催化剂的供给流量(相对于第一原料而言的假催化剂的供给流量的比率)、假催化剂的种类，来控制在晶片200上形成的Si膜的B、C/SiBCN比率。需要说明的是，在图4(a)所示成膜顺序中，即便改变成膜温度、成膜压力，也难以改变上述的B、C/SiBCN比率。
(f)作为假催化剂，通过使用TEB那样的、不含Cl等卤元素的气体，能够避免在晶片200上形成的Si膜中混入Cl等杂质。由此，能够使在晶片200上形成的Si膜成为耐灰化性高、而且耐蚀刻性高的良质的膜。
(g)作为假催化剂，通过使用TEB那样的、不含Cl等卤元素的气体，能够提高在晶片200上形成的膜的成膜速率。这是由于，若使用BCl3气体等作为假催化剂，则存在成膜中途的膜被BCl3蚀刻、成膜速率降低的情况。当作为假催化剂而使用TEB气体时，能够避免上述现象。
(h)通过使用TSA气体和TEB气体这两种气体，能够形成包含Si、B、C、N这四种元素的膜。即，当成膜时，无需分别供给Si源、B源、C源、N源这四种源。因此，能够缩短成膜处理所要的时间，能够提高生产率。另外，通过减少成膜中必要的气体的种类，能够简化气体供给系统的构成、能够降低装置成本等。
(i)只要使用包含Si-N键或Si-C键、以及Si-H键且不含N-H键的物质作为第一原料，则在使用TSA以外的物质的情况下，也同样能够得到上述效果。另外，上述的效果，只要使用包含第13族元素且不含N-H键的物质作为假催化剂，则在使用TEB以外的物质的情况下，也同样能够得到上述效果。
(4)变形例
本实施方式的成膜步骤可按以下所示变形例的方式变更。
(变形例1)
如图4(b)、以下使用符号[b]所示成膜顺序那样，在成膜步骤中，也可以在TEB气体的供给期间中、间歇地将TSA气体的供给进行规定次数(n次)。
在本变形例中，也可得到与图4(a)所示成膜顺序同样的效果。另外，根据本变形例，能够减少相对于晶片200的TSA气体的总计的供给量(暴露量)，能够增大在晶片200上形成的Si膜的B、C/SiBCN比率。结果，能够朝着提高在晶片200上形成的Si膜的耐蚀刻性的方向控制、或朝着降低消光系数的方向进行控制。
(变形例2)
如图4(c)、以下使用符号[c]所示成膜顺序那样，在成膜步骤中，也可以在TSA气体的供给期间中，间歇地将TEB气体的供给进行规定次数(n次)。
在本变形例中，也可得到与图4(a)所示成膜顺序同样的效果。另外，根据本变形例，能够减少相对于晶片200的TEB气体的总计的供给量(暴露量)，能够减小在晶片200上形成的Si膜的B、C/SiBCN比率。结果，能够朝着提高在晶片200上形成的Si膜的耐灰化性的方向进行控制。
(变形例3)
如图4(d)、以下使用符号[d]所示成膜顺序那样，成膜步骤也可以进一步包含与供给TSA气体的步骤以及供给TEB气体的步骤至少在一定期间重合地进行供给DS气体的步骤的步骤。DS气体的供给流量、供给时间能够与TSA气体的供给流量、供给时间同样地设定。需要说明的是，图4(d)、符号[d]所示的成膜顺序示出了下述情况：成膜步骤的实施期间中，同时且连续地供给TSA气体、DS气体、TEB气体。
在本变形例中，也可得到与图4(a)所示成膜顺序同样的效果。
另外，根据本变形例，通过同时供给包含Si-H键且作为路易斯碱发挥作用的DS气体、和作为路易斯酸发挥作用的TEB气体，能够促进利用TEB的催化剂作用带来的H从DS的抽出、即DS的分解。结果，能够高效地将DS所含的Si添加至在晶片200上形成的Si膜中。即，能够提高在晶片200上形成的Si膜中的Si含有比率(Si/SiBCN比率)。由此，能够朝着提高在晶片200上形成的Si膜的耐灰化性的方向、或朝着提高耐蚀刻性的方向进行控制。
另外，根据本变形例，通过调节DS气体的供给流量、供给时间，与图4(a)所示成膜顺序相比，能够在宽范围内自由地控制N/SiBCN比率、B、C/SiBCN比率。
例如，通过增大相对于DS气体的供给流量而言的TSA气体的供给流量的比率(TSA/DS)，能够朝着使在晶片200上形成的Si膜中的N/SiBCN比率增加的方向进行控制。另外，通过减小上述TSA/DS，能够朝着减小在晶片200上形成的Si膜中的N/SiBCN比率的方向进行控制。
另外例如，通过增大相对于DS气体的供给流量而言的TEB气体的供给流量的比率(TEB/DS)，能够朝着使在晶片200上形成的Si膜中的B、C/SiBCN比率增加的方向进行控制。另外，通过减小上述TEB/DS，能够朝着使在晶片200上形成的Si膜中的B、C/SiBCN比率减少的方向进行控制。
作为第二原料，除了DS以外，能够使用SiH4、Si3H8、Si4H10等物质、即以通式SinH2n+2(n为1或2以上的整数)表示的氢化硅。作为第二原料，通过使用与DS相比更高次的氢化硅，能够提高在晶片200上形成的Si膜中的Si含有比率(Si/SiBCN比率)。另外，在具有Si-H键的范围内，由于可得到TEB带来的催化剂作用，因此，作为第二原料，也能够使用以SiH3Cl、SiH2Cl2等化学式表示的包含卤素基的硅烷(卤代硅烷)。另外，还能够使用以SiH[N(CH3)2]3、SiH2[N(C2H5)2]2等化学式表示的包含氨基(-NR1R2)的硅化合物、即包含Si-H键以及Si-N键且不含N-H键的氨基硅烷。作为第二原料，通过使用如上所述的氨基硅烷，能够朝着使在晶片200上形成的Si膜中所含的Si-N键的量增加、使上述膜的N浓度增加的方向进行控制。
(变形例4)
如以下使用符号[e]所示成膜顺序那样，也可以将对晶片200供给TSA气体的步骤1、和对晶片200供给TEB气体的步骤2交替进行规定次数(n次)。这种情况下，在步骤1、2各自中，不实施从处理室201内除去残留气体等的残留气体除去步骤。由此，能够在处理室201内将TSA气体和TEB气体混合、能够使利用了TEB的催化剂作用的成膜处理进行。根据本变形例，与同时供给TSA气体和TEB气体的情况相比，能够分别提高在晶片200上形成的Si膜的阶梯被覆性、膜厚控制性等。
(变形例5)
如以下所示，符号[a]～[e]所示成膜顺序能够在其间夹杂处理室201内的吹扫、或者在其间不夹杂处理室201内的吹扫来重复、组合。需要说明的是，在将多种成膜顺序组合的情况下，也能够更换上述实施顺序等任意地变更。另外，除了以下所示以外，还可将3种以上的成膜顺序任意组合来使用。
(变形例6)
在符号[a]～[e]所示成膜顺序中，当向处理室201内供给TSA气体、TEB气体等时，也可以极小地设定APC阀244的开度、或者将其设定为全闭(full close)，从而实质上将排气系统封闭，从而将上述气体维持在实质上被封入处理室201内的状态下规定时间。由此，能够充分地确保对于发挥由TEB带来的催化剂作用而言必要的反应时间，能够确实地进行上述的成膜处理。需要说明的是，在极小地设定APC阀244的开度的情况下，使向处理室201内的TSA气体、TEB气体的供给流量大于TSA气体、TEB气体从处理室201的排气流量。另外，当将气体封入处理室201内的状态维持规定时间时，在实质上将排气系统封闭的状态下，向处理室201内供给规定量的气体后，停止向处理室201内供给气体，将该状态维持规定时间，由此，能够削减气体的使用量、降低气体成本。
＜其他实施方式＞
以上，具体说明了本发明的实施方式。但是，本发明不限于上述实施方式，在不脱离其主旨的范围内，能够进行各种变更。
优选的是，用于衬底处理的制程(记载了处理步骤、处理条件等的程序)根据处理内容(形成的膜的膜种类、组成比、膜品质、膜厚、处理步骤、处理条件等)而单独准备，经由电通信线路、外部存储装置123而预先存储在存储装置121c内。并且，优选的是，在开始衬底处理时，CPU121a根据处理内容而从存储于存储装置121c内的多个制程中适宜选择适当的制程。通过这样地构成，能够通过1台衬底处理装置重现性良好地形成各种膜种类、组成比、膜品质、膜厚的膜。此外，既能减小操作员的负担(处理步骤、处理条件等的输入负担等)，避免操作错误，又能迅速地开始衬底处理。
上述制程并不限于新制作的情况，例如，也可以通过变更衬底处理装置中已安装的既存的制程来准备。在变更制程的情况下，也可以将变更后的制程经由电气通信线路、记录有该制程的记录介质安装于衬底处理装置。此外，也可以对既存的衬底处理装置所具备的输入输出装置122进行操作，直接变更已安装于衬底处理装置的既存的制程。
在上述实施方式中，对使用一次处理多张衬底的批量式的衬底处理装置形成膜的例子进行了说明。本发明并不限定于上述实施方式，例如，在使用一次处理1张或数张的衬底的单片式的衬底处理装置形成膜的情况下，也能够合适地适用。此外，在上述实施方式中，对使用具有热壁(Hot Wall)型的处理炉的衬底处理装置形成膜的例子进行了说明。本发明并不限定于上述实施方式，在使用具有冷壁(Cold Wall)型的处理炉的衬底处理装置形成膜的情况下，也能够合适地适用。
例如，在使用具备图9所示的处理炉302的衬底处理装置形成膜的情况下，本发明也能够合适地适用。处理炉302具备：形成处理室301的处理容器303、以喷淋状向处理室301内供给气体的作为气体供给部的簇射头303s、将1张或数张晶片200以水平姿势支承的支承台317、从下方支承支承台317的旋转轴355、及设置于支承台317的加热器307。在簇射头303s的入口(气体导入口)连接有气体供给端口332a、332b。在气体供给端口332a上，连接有与上述实施方式的第一、第二原料供给系统同样的供给系统。在气体供给端口332b上，连接有与上述实施方式的假催化剂供给系统相同的供给系统。在簇射头303s的出口(气体排出口)上，设置有以喷淋状向处理室301内供给气体的气体分散板。簇射头303s设置在与被搬入处理室301内的晶片200的表面相对(面对)的位置。在处理容器303上设置有将处理室301内排气的排气端口331。在排气端口331上，连接有与上述实施方式的排气系统相同的排气系统。
另外例如，在使用具备图10所示的处理炉402的衬底处理装置形成膜的情况下，本发明也能够合适地适用。处理炉402具备：形成处理室401的处理容器403、将1张或数张晶片200以水平姿势支承的支承台417、从下方支承支承台417的旋转轴455、朝向处理容器403内的晶片200进行光照射的灯型加热器407、及使灯型加热器407的光透过的石英窗403w。在处理容器403上，连接有气体供给端口432a、432b。在气体供给端口432a连接有与上述实施方式的第一、第二原料供给系统同样的供给系统。在气体供给端口432b连接有与上述实施方式的假催化剂供给系统同样的供给系统。气体供给端口432a、432b分别设置于被搬入处理室401内的晶片200的端部的侧方、即不与被搬入处理室401内的晶片200的表面相对的位置。在处理容器403设置有对处理室401内进行排气的排气端口431。在排气端口431连接有与上述实施方式的排气系统同样的排气系统。
在使用上述衬底处理装置的情况下，也能够通过与上述实施方式、变形例相同的处理步骤、处理条件来进行成膜处理，可得到与上述实施方式、变形例相同的效果。
在上述实施方式、变形例中，针对在衬底上形成包含Si作为主元素的膜的例子进行了说明，但本发明不限于上述方式。即，除了Si以外，本发明还能够适用于在衬底上形成包含锗(Ge)、B等半金属元素作为主元素的膜的情况。另外，本发明还能够适用于在衬底上形成包含下述金属元素作为主元素的膜的情况：钛(Ti)、锆(Zr)、铪(Hf)、铌(Nb)、钽(Ta)、钼(Mo)、钨(W)、钇(Y)、La(镧)、锶(Sr)、铝(Al)等。
另外，上述实施方式、变形例等可适宜组合使用。此时的处理步骤、处理条件可设为与例如上述实施方式的处理步骤、处理条件同样。
实施例
(实施例1)
使用上述实施方式中的衬底处理装置，分别实施成膜评价A1～A3。在成膜评价A1中，分别在成膜温度为300℃、325℃、350℃的各条件下实施图4(a)所示成膜顺序的成膜处理。在成膜评价A2中，分别在成膜温度为325℃、350℃、375℃、400℃的各条件下实施对晶片单独供给TEB气体的成膜顺序的成膜处理。在成膜评价A3中，分别在成膜温度为500℃，525℃的各条件下实施对晶片单独供给TSA气体的成膜顺序的成膜处理。其他处理条件为上述实施方式中记载的条件范围内的条件，并且在成膜评价A1～A3中设为共通的条件。
另外，分别评价了成膜评价A1～A3中的成膜速率。图6为示出成膜速率的评价结果的图。分别地，图6的横轴表示成膜温度，纵轴表示成膜速率图6的◆、■、▲分别表示成膜评价A1～A3。根据图6，在成膜评价A1中可知，虽然在将成膜温度设为300℃的情况下难以得到实用的成膜速率，但通过使成膜温度为325℃以上，可得到实用的成膜速率。另外，在成膜评价A2中可知，虽然在将成膜温度设为350℃以下的情况下难以得到实用的成膜速率，但通过使成膜温度为375℃以上，可得到实用的成膜速率。另外，在成膜评价A3中可知，在将成膜温度设为500℃以下的情况下难以得到实用的成膜速率，但通过使成膜温度为525℃以上，可得到实用的成膜速率。
如上所述，通过同时供给TSA气体和TEB气体，与分别单独供给这些气体的情况相比，能够降低成膜温度。另外，通过同时供给TSA气体和TEB气体，在分别单独供给这些气体的情况下无法进行成膜处理的低温区域内，变得能够以实用的成膜速率使成膜处理进行。据认为，这是由于，通过与TSA气体一同供给TEB气体，为将TSA活化所需的能量(活化能)的量降低、TSA变得易于活化。需要说明的是，本申请的发明人等确认到，在同时供给TSA气体和TEB气体的情况下，通过适当调节处理室内的压力(处理室内的TSA气体、TEB气体的分压等)，从而即便是在300℃以下的更低的低温区域(例如250℃以下的温度条件下)，也变得能够以实用的成膜速率使成膜处理进行。
(实施例2)
使用上述实施方式中的衬底处理装置，分别实施成膜评价B1～B3。在成膜评价B1中，在成膜温度350℃、处理室内的TSA气体与TEB气体的合计分压3Pa的条件下实施图4(a)所示成膜顺序的成膜处理。在成膜评价B2中，分别在成膜温度325℃、处理室内的TSA气体与TEB气体的合计分压3Pa、9Pa、30Pa的各条件下实施与成膜评价B1同样的成膜处理。在成膜评价B3中，分别在成膜温度300℃、处理室内的TSA气体与TEB气体的合计分压3Pa、9Pa、30Pa的各条件下实施与成膜评价B1同样的成膜处理。其他处理条件为与上述实施方式中记载的条件范围内的条件，并且在成膜评价B1～B3中设为共通的条件。
另外，分别评价成膜评价B1～B3中的成膜速率。图7为示出成膜速率的评价结果的图。分别地，图7的横轴表示TSA气体与TEB气体的合计分压(Pa)、纵轴表示成膜速率图7的◆、■、▲分别表示成膜评价B1～B3。根据图7可知，成膜温度越高、另外TSA气体与TEB气体的合计分压越大，则成膜速率上升。另外，在成膜评价B1中可知，即便在将TSA气体与TEB气体的合计分压设为3Pa的情况下，也能够得到实用的成膜速率。另外，在成膜评价B2中可知，在将TSA气体与TEB气体的合计分压设为3Pa的情况下，难以得到实用的成膜速率，但通过将TSA气体与TEB气体的合计分压提高至9Pa，可得到实用的成膜速率。另外，在成膜评价B3中可知，在将TSA气体与TEB气体的合计分压设为9Pa以下的情况下，难以得到实用的成膜速率，但通过将TSA气体与TEB气体的合计分压提高至30Pa，可得到实用的成膜速率。
如上所述，通过同时供给TSA气体和TEB气体、并适当调节处理室内的TSA气体与TEB气体的合计分压，在350℃以下的低温区域(例如325℃，300℃的温度条件下)，能够以实用的成膜速率使成膜处理进行。需要说明的是，本申请的发明人等确认到，通过适当调节处理室内的TSA气体与TEB气体的合计分压，在300℃以下的更低的低温区域(例如250℃以下的温度条件下)，也变得能够以实用的成膜速率使成膜处理进行。
(实施例3)
使用上述实施方式中的衬底处理装置，分别实施成膜评价C1～C8。分别地，在成膜评价C1～C4中实施图4(a)所示成膜顺序的成膜处理，在成膜评价C5～C7中实施图4(d)所示成膜顺序的成膜处理，在成膜评价C8中实施对晶片同时供给TSA气体、TEB气体、NH3气体的成膜顺序的成膜处理。成膜评价C1～C8中的成膜温度(℃)、成膜压力(Pa)、TSA气体、DS气体、TEB气体、NH3气体的各供给流量(sccm)设为图8(a)所示处理条件范围内的条件。其他处理条件为上述实施方式中记载的条件范围内的条件，并且在成膜评价C1～C8中设为共通的条件。
另外，利用XPS(X射线光电子能谱法)测定在成膜评价C1～C8中形成的各个膜(以下，分别称为膜C1～C8)的组成。将结果示于图8(b)。分别地，图8(b)的横轴表示膜C1～C8，纵轴表示这些膜中所含的各元素(Si、B、N、C等)的比例(at％)。
根据图8(b)可知，膜C1～C3的组成大致相同。即，在将TSA气体、TEB气体的供给流量设为相同程度的情况下，可知即便使成膜温度、成膜压力等处理条件不同，膜的组成也几乎没有变化。
另外，可知膜C4的Si浓度高于膜C1～C3的Si浓度。即，可知通过相对于TEB气体的供给流量而言增加TSA气体的供给流量的比例，能够朝向使在晶片上形成的膜的Si浓度增加的方向进行控制。
由以上情况可知，膜的组成主要由TSA气体、TEB气体的供给流量决定，而非成膜温度、成膜压力。
另外，可知膜C5～C7的Si浓度高于膜C1～C4的Si浓度。由此可知，通过使用TSA气体和DS气体这两种气体作为原料、即当同时供给TSA气体和TEB气体时，通过向这些气体中进一步添加DS气体，能够朝向使在晶片上形成的膜的Si浓度提高的方向进行控制。另外，可知膜C6、C7的Si浓度高于膜C5的Si浓度。由此可知，当使用TSA气体和DS气体作为原料时，通过增加DS气体的供给流量、即当同时供给TSA气体和TEB气体时，通过向这些气体中进一步添加DS气体，并增大其供给流量，从而能够朝向使在晶片上形成的膜的Si浓度提高的方向进行控制。
另外，可知在膜C8中，O被捕获15at％以上、Si浓度降低。据认为，这是由于，在膜C8中捕获了NH3气体中所含的N-H键，由此，膜C8的耐氧化性降低。即，据认为这是由于，当成膜处理后的晶片被搬出至大气中时，膜C8被氧化。
需要说明的是，确认到，膜C1～C8均为与不含N的Si膜(例如，通过进行对晶片同时供给BCl3和SiH4的成膜顺序而形成的Si膜)相比消光系数更低的膜。
如上所述，通过适当调节TSA气体、TEB气体的供给流量、向这些气体中进一步添加DS气体、进一步适当调节DS气体的供给流量，从而能够使在晶片上形成的Si膜富Si化、适当地降低膜的B浓度、C浓度、适当地提高膜的N浓度。另外，如上所述，Si膜的组成不易受成膜温度、成膜压力的影响，因此，能够在广范围(自由地)设定这些条件，结果，能够容易地提高膜组成、膜厚的晶片间均匀性、晶片面内均匀性。
附图标记说明
121 控制器(控制部)
200 晶片(衬底)
201 处理室
202 处理炉
203 反应管
207 加热器
231 排气管
232a～232e 气体供给管

Claims (14)

1.半导体器件的制造方法，其具有至少在一定期间重合地进行下述工序从而在衬底上形成膜的工序：
对衬底供给第一原料的工序，所述第一原料包含规定元素与氮的化学键或所述规定元素与碳的化学键、和所述规定元素与氢的化学键，并且不含氮与氢的化学键；和
对所述衬底供给假催化剂的工序，所述假催化剂包含第13族元素、且不含氮与氢的化学键，
在所述形成膜的工序中，不实施对所述衬底供给包含氮与氢的化学键的物质。
2.根据权利要求1所述的半导体器件的制造方法，其中，所述形成膜的工序在所述假催化剂将所述第一原料中所含的氢抽出的条件下进行。
3.根据权利要求1所述的半导体器件的制造方法，其中，所述假催化剂包含在所述形成膜的工序中的反应体系中作为路易斯酸而发挥作用的物质。
4.根据权利要求1所述的半导体器件的制造方法，其中，所述假催化剂包含选自由氢、卤素基、烷基、氨基、烷氧基以及羟基组成的组中的至少一者。
5.根据权利要求1所述的半导体器件的制造方法，其中，所述假催化剂包含硼或铝作为第13族元素。
6.根据权利要求1所述的半导体器件的制造方法，其中，所述第一原料包含在所述形成膜的工序中的反应体系中作为路易斯碱发挥作用的物质。
7.根据权利要求1所述的半导体器件的制造方法，其中，
所述第一原料包含选自由氢、卤素基、烷基、亚烷基、氨基、烷氧基以及羟基组成的组中的至少一者，
所述假催化剂包含选自由氢、卤素基、烷基、氨基、烷氧基以及羟基组成的组中的至少一者。
8.根据权利要求1所述的半导体器件的制造方法，其中，在所述形成膜的工序中，将所述衬底的温度设为150℃以上且400℃以下。
9.根据权利要求8所述的半导体器件的制造方法，其中，在所述形成膜的工序中，将所述衬底存在的空间的压力设为1Pa以上且600Pa以下。
10.根据权利要求1所述的半导体器件的制造方法，其中，
所述形成膜的工序进一步包含下述工序：
与供给所述第一原料的工序以及供给所述假催化剂的工序至少在一定期间重合地进行供给第二原料的工序，所述第二原料的分子结构不同于所述第一原料、并且包含所述规定元素与氢的化学键且不含氮与氢的化学键。
11.根据权利要求10所述的半导体器件的制造方法，其中，所述第二原料为由通式SinH2n+2(n为1或2以上的整数)表示的物质。
12.根据权利要求1所述的半导体器件的制造方法，其中，所述规定元素包含半金属元素或金属元素。
13.衬底处理装置，其具有：
收容衬底的处理室；
第一原料供给系统，其向所述处理室内的衬底供给第一原料，所述第一原料包含规定元素与氮的化学键或所述规定元素与碳的化学键、和所述规定元素与氢的化学键，并且，所述第一原料不含氮与氢的化学键；
假催化剂供给系统，其对所述处理室内的衬底供给包含第13族元素且不含氮与氢的化学键的假催化剂；和
控制部，其控制所述第一原料供给系统以及所述假催化剂供给系统，以使得在所述处理室内进行至少在一定期间重合地进行下述处理从而在所述衬底上形成膜的处理：对衬底供给所述第一原料的处理；和对所述衬底供给所述假催化剂的处理，在所述形成膜的处理中，不实施对所述衬底供给包含氮与氢的化学键的物质。
14.计算机可读取的记录介质，其记录有下述程序，所述程序通过计算机使衬底处理装置执行至少在一定期间重合地进行下述步骤从而在衬底上形成膜的步骤：
对衬底供给第一原料的步骤，所述第一原料包含规定元素与氮的化学键或所述规定元素与碳的化学键、和所述规定元素与氢的化学键，并且不含氮与氢的化学键；和
对所述衬底供给假催化剂的步骤，所述假催化剂包含第13族元素、且不含氮与氢的化学键，
在所述形成膜的步骤中，不实施对所述衬底供给包含氮与氢的化学键的物质。
CN201680079075.0A 2016-02-29 2016-02-29 半导体器件的制造方法、衬底处理装置以及记录介质 Active CN108475624B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/056067 WO2017149604A1 (ja) 2016-02-29 2016-02-29 半導体装置の製造方法、基板処理装置、および記録媒体

Publications (2)

Publication Number Publication Date
CN108475624A true CN108475624A (zh) 2018-08-31
CN108475624B CN108475624B (zh) 2023-10-20

Family

ID=59742573

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680079075.0A Active CN108475624B (zh) 2016-02-29 2016-02-29 半导体器件的制造方法、衬底处理装置以及记录介质

Country Status (5)

Country Link
US (1) US20180363138A1 (zh)
JP (1) JP6473269B2 (zh)
KR (1) KR102130459B1 (zh)
CN (1) CN108475624B (zh)
WO (1) WO2017149604A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9543140B2 (en) 2013-10-16 2017-01-10 Asm Ip Holding B.V. Deposition of boron and carbon containing materials
US9401273B2 (en) 2013-12-11 2016-07-26 Asm Ip Holding B.V. Atomic layer deposition of silicon carbon nitride based materials
US11056353B2 (en) 2017-06-01 2021-07-06 Asm Ip Holding B.V. Method and structure for wet etch utilizing etch protection layer comprising boron and carbon
JP6987948B2 (ja) * 2017-12-20 2022-01-05 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
JP6787875B2 (ja) 2017-12-20 2020-11-18 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP6957442B2 (ja) * 2018-11-30 2021-11-02 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
JP7321730B2 (ja) * 2019-03-14 2023-08-07 キオクシア株式会社 半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1502124A (zh) * 2001-01-30 2004-06-02 �Ҵ���˾ 硅锗双极型晶体管
JP2006270016A (ja) * 2004-07-28 2006-10-05 Tokyo Electron Ltd 成膜方法、成膜装置及び記憶媒体
CN101135046A (zh) * 2006-09-01 2008-03-05 东京毅力科创株式会社 半导体处理用的成膜方法和装置
WO2015045099A1 (ja) * 2013-09-27 2015-04-02 株式会社日立国際電気 半導体装置の製造方法、基板処理装置および記録媒体
CN105261552A (zh) * 2014-07-09 2016-01-20 株式会社日立国际电气 半导体器件的制造方法和衬底处理装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4965247B2 (ja) * 2003-04-23 2012-07-04 アイクストロン・インコーポレーテッド 促進されたａｌｄプロセス
JP4258518B2 (ja) * 2005-03-09 2009-04-30 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
JP5656010B2 (ja) * 2009-12-04 2015-01-21 ノベラス・システムズ・インコーポレーテッドＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ Ｉｎｃｏｒｐｏｒａｔｅｄ ハードマスク膜を形成する方法およびハードマスク膜を成膜する装置
JP2012186275A (ja) 2011-03-04 2012-09-27 Hitachi Kokusai Electric Inc 基板処理装置及び半導体装置の製造方法
KR20150036114A (ko) * 2012-07-20 2015-04-07 레르 리키드 쏘시에떼 아노님 뿌르 레뜌드 에렉스뿔라따시옹 데 프로세데 조르즈 클로드 Ald/cvd 규소-함유 필름 애플리케이션을 위한 유기실란 전구체
JP2014093331A (ja) * 2012-10-31 2014-05-19 Tokyo Electron Ltd 重合膜の成膜方法、成膜装置の環境維持方法、成膜装置、並びに電子製品の製造方法
JP6125279B2 (ja) * 2013-03-05 2017-05-10 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6306386B2 (ja) * 2014-03-20 2018-04-04 株式会社日立国際電気 基板処理方法、基板処理装置およびプログラム
JP2015183260A (ja) * 2014-03-25 2015-10-22 株式会社日立国際電気 クリーニング方法、基板処理装置およびプログラム

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1502124A (zh) * 2001-01-30 2004-06-02 �Ҵ���˾ 硅锗双极型晶体管
JP2008153684A (ja) * 2001-01-30 2008-07-03 Internatl Business Mach Corp <Ibm> シリコン・ゲルマニウム・バイポーラ・トランジスタの製造方法
JP2006270016A (ja) * 2004-07-28 2006-10-05 Tokyo Electron Ltd 成膜方法、成膜装置及び記憶媒体
CN101135046A (zh) * 2006-09-01 2008-03-05 东京毅力科创株式会社 半导体处理用的成膜方法和装置
WO2015045099A1 (ja) * 2013-09-27 2015-04-02 株式会社日立国際電気 半導体装置の製造方法、基板処理装置および記録媒体
CN105261552A (zh) * 2014-07-09 2016-01-20 株式会社日立国际电气 半导体器件的制造方法和衬底处理装置

Also Published As

Publication number Publication date
JP6473269B2 (ja) 2019-02-20
WO2017149604A1 (ja) 2017-09-08
JPWO2017149604A1 (ja) 2018-10-18
US20180363138A1 (en) 2018-12-20
CN108475624B (zh) 2023-10-20
KR102130459B1 (ko) 2020-07-07
KR20180104709A (ko) 2018-09-21

Similar Documents

Publication Publication Date Title
CN108475624A (zh) 半导体器件的制造方法、衬底处理装置以及记录介质
JP6347544B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP6284285B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
TWI536463B (zh) A manufacturing method of a semiconductor device, a substrate processing device, and a recording medium
CN107818911B (zh) 半导体器件的制造方法、衬底处理装置及记录介质
CN105296963B (zh) 半导体器件的制造方法及衬底处理装置
TWI616926B (zh) 半導體裝置之製造方法、基板處理裝置及記錄媒體
JP5855691B2 (ja) 半導体装置の製造方法、基板処理装置、プログラム及び記録媒体
TW201349348A (zh) 半導體裝置之製造方法，基板處理裝置及記錄媒體
CN104805414A (zh) 半导体器件的制造方法及衬底处理装置
TWI534895B (zh) 半導體裝置之製造方法，基板處理裝置及記錄媒體
US10604842B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP7371281B2 (ja) 基板処理方法、半導体装置の製造方法、プログラムおよび基板処理装置
JP2017028171A (ja) 半導体装置の製造方法、基板処理装置およびプログラム
US9905413B2 (en) Method of manufacturing semiconductor device
JPWO2017158848A1 (ja) 半導体装置の製造方法、基板処理装置、および記録媒体
CN114026678A (zh) 半导体器件的制造方法、衬底处理装置及程序

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20181127

Address after: Tokyo, Japan

Applicant after: KOKUSAI ELECTRIC Corp.

Address before: Tokyo, Japan

Applicant before: HITACHI KOKUSAI ELECTRIC Inc.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant