KR20210084302A - 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램 - Google Patents

반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램 Download PDF

Info

Publication number
KR20210084302A
KR20210084302A KR1020200182802A KR20200182802A KR20210084302A KR 20210084302 A KR20210084302 A KR 20210084302A KR 1020200182802 A KR1020200182802 A KR 1020200182802A KR 20200182802 A KR20200182802 A KR 20200182802A KR 20210084302 A KR20210084302 A KR 20210084302A
Authority
KR
South Korea
Prior art keywords
substrate
gas
film
semiconductor device
containing gas
Prior art date
Application number
KR1020200182802A
Other languages
English (en)
Other versions
KR102642772B1 (ko
Inventor
다카유키 와세다
다카시 나카가와
기미히코 나카타니
모토무 데가이
다카오 이자키
요시토모 하시모토
Original Assignee
가부시키가이샤 코쿠사이 엘렉트릭
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 코쿠사이 엘렉트릭 filed Critical 가부시키가이샤 코쿠사이 엘렉트릭
Publication of KR20210084302A publication Critical patent/KR20210084302A/ko
Priority to KR1020240027752A priority Critical patent/KR20240032776A/ko
Application granted granted Critical
Publication of KR102642772B1 publication Critical patent/KR102642772B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45534—Use of auxiliary reactants other than used for contributing to the composition of the main film, e.g. catalysts, activators or scavengers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02359—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the surface groups of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67178—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers vertical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

본 발명은, 선택 성장에서의 선택성을 높인다. (a) 표면에 제1 하지와 제2 하지가 노출된 기판에 대하여, 탄화수소기 함유 가스를 공급하여, 제1 하지의 표면을 탄화수소기로 종단시키도록 개질시키는 공정과, (b) 제1 하지의 표면을 개질시킨 후의 기판에 대하여, 산소 및 수소 함유 가스를 공급하여, 제2 하지의 표면에 선택적으로 막을 형성하는 공정을 갖는다.

Description

반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE, SUBSTRATE PROCESSING APPARATUS, AND PROGRAM}
본 개시는, 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램에 관한 것이다.
반도체 장치의 제조 공정의 일 공정으로서, 기판의 표면에 노출된 복수 종류의 하지 중 특정 하지의 표면에 선택적으로 막을 성장시켜서 형성하는 처리(이하, 이 처리를 선택 성장 또는 선택 성막이라고도 함)가 행하여지는 경우가 있다(예를 들어 특허문헌 1 참조).
일본 특허 공개 제2013-243193호 공보
본 개시의 목적은, 상술한 선택 성장에서의 선택성을 높이는 것이 가능한 기술을 제공하는 데 있다.
본 개시의 일 양태에 의하면,
(a) 표면에 제1 하지와 제2 하지가 노출된 기판에 대하여, 탄화수소기 함유 가스를 공급하여, 상기 제1 하지의 표면을 탄화수소기로 종단시키도록 개질시키는 공정과,
(b) 상기 제1 하지의 표면을 개질시킨 후의 상기 기판에 대하여, 산소 및 수소 함유 가스를 공급하여, 상기 제2 하지의 표면에 선택적으로 막을 형성하는 공정
을 행하는 기술이 제공된다.
본 개시에 의하면, 상술한 선택 성장에서의 선택성을 높이는 것이 가능하게 된다.
도 1은 본 개시의 일 양태에서 적합하게 사용되는 기판 처리 장치의 종형 처리로의 개략 구성도이며, 처리로(202) 부분을 종단면도로 나타내는 도면이다.
도 2는 본 개시의 일 양태에서 적합하게 사용되는 기판 처리 장치의 종형 처리로의 개략 구성도이며, 처리로(202) 부분을 도 1의 A-A선 단면도로 나타내는 도면이다.
도 3은 본 개시의 일 양태에서 적합하게 사용되는 기판 처리 장치의 컨트롤러(121)의 개략 구성도이며, 컨트롤러(121)의 제어계를 블록도로 나타내는 도면이다.
도 4는 본 개시의 일 양태의 선택 성장에서의 처리 시퀀스를 도시하는 도면이다.
도 5의 (a)는 DMATMS의 화학 구조식을 도시하는 도면이다. 도 5의 (b)는 트리알킬실릴기 및 아미노기를 갖는 탄화수소기 함유 가스의 화학 구조식을 도시하는 도면이다. 도 5의 (c)는 디알킬실릴기 및 아미노기를 갖는 탄화수소기 함유 가스의 화학 구조식을 도시하는 도면이다.
도 6의 (a)는, 표면에, 실리콘 산화막을 포함하는 하지(200a) 및 실리콘 질화막을 포함하는 하지(200b)가 각각 노출된 웨이퍼(200)의 표면에서의 단면 부분 확대도이다. 도 6의 (b)는 탄화수소기 함유 가스를 공급함으로써, 하지(200a)의 표면을 탄화수소기로 종단시키도록 개질시킨 후의 웨이퍼(200)의 표면에서의 단면 부분 확대도이다. 도 6의 (c)는 실리콘 및 할로겐 함유 가스를 공급함으로써, 하지(200b)의 표면에 실리콘 및 탄소를 포함하는 제1층을 선택적으로 형성한 후의 웨이퍼(200)의 표면에서의 단면 부분 확대도이다. 도 6의 (d)는 산소 및 수소 함유 가스를 공급함으로써, 하지(200b)의 표면에 선택적으로 형성된 제1층을 산화시켜서 실리콘, 산소 및 탄소를 포함하는 제2층으로 개질시킨 후의 웨이퍼(200)의 표면에서의 단면 부분 확대도이다. 도 6의 (e)는 하지(200b)의 표면에 실리콘 산탄화 막을 선택적으로 형성한 후의 웨이퍼(200)의 표면에서의 단면 부분 확대도이다. 도 6의 (f)는 도 6의 (e)에 도시하는 웨이퍼(200)에 대하여 후처리함으로써, 하지(200a)의 표면을 종단하는 탄화수소기를 하지(200a)의 표면으로부터 제거한 후의 웨이퍼(200)의 표면에서의 단면 부분 확대도이다.
도 7은 웨이퍼의 표면에 노출된 각종 하지의 표면에 형성된 실리콘 산탄화 막의 두께의 측정 결과를 도시하는 도면이다.
<본 개시의 일 양태>
이하, 본 개시의 일 양태에 대해서, 주로 도 1 내지 도 4를 참조하면서 설명한다.
(1) 기판 처리 장치의 구성
도 1에 도시한 바와 같이, 처리로(202)는, 온도 조정기(가열부)로서의 히터(207)를 갖는다. 히터(207)는 원통 형상이며, 보유 지지판에 지지됨으로써 수직으로 거치되어 있다. 히터(207)는, 가스를 열로 활성화(여기)시키는 활성화 기구(여기부)로서도 기능한다.
히터(207)의 내측에는, 히터(207)와 동심원상으로 반응관(203)이 배치되어 있다. 반응관(203)은, 예를 들어 석영(SiO2) 또는 탄화실리콘(SiC) 등의 내열성 재료에 의해 구성되고, 상단이 폐색되고 하단이 개구된 원통 형상으로 형성되어 있다. 반응관(203)의 하방에는, 반응관(203)과 동심원상으로, 매니폴드(209)가 배치되어 있다. 매니폴드(209)는, 예를 들어 스테인리스강(SUS) 등의 금속 재료에 의해 구성되고, 상단 및 하단이 개구된 원통 형상으로 형성되어 있다. 매니폴드(209)의 상단부는, 반응관(203)의 하단부에 걸림 결합하고 있어, 반응관(203)을 지지하도록 구성되어 있다. 매니폴드(209)와 반응관(203)의 사이에는, 시일 부재로서의 O링(220a)이 마련되어 있다. 반응관(203)은, 히터(207)와 마찬가지로 수직으로 거치되어 있다. 주로, 반응관(203)과 매니폴드(209)에 의해 처리 용기(반응 용기)가 구성된다. 처리 용기의 통 중공부에는 처리실(201)이 형성된다. 처리실(201)은, 기판으로서의 웨이퍼(200)를 수용 가능하게 구성되어 있다. 이 처리실(201) 내에서 웨이퍼(200)에 대한 처리가 행하여진다.
처리실(201) 내에는, 제1 내지 제3 공급부로서의 노즐(249a 내지 249c)이, 매니폴드(209)의 측벽을 관통하도록 각각 마련되어 있다. 노즐(249a 내지 249c)을 각각 제1 내지 제3 노즐이라고도 칭한다. 노즐(249a 내지 249c)은, 예를 들어 석영 또는 SiC 등의 내열성 재료에 의해 구성되어 있다. 노즐(249a 내지 249c)에는, 가스 공급관(232a 내지 232c)이 각각 접속되어 있다. 노즐(249a 내지 249c)은 각각 다른 노즐이며, 노즐(249a, 249c) 각각은, 노즐(249b)에 인접해서 마련되어 있다.
가스 공급관(232a 내지 232c)에는, 가스류의 상류측부터 순서대로, 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(MFC)(241a 내지 241c) 및 개폐 밸브인 밸브(243a 내지 243c)가 각각 마련되어 있다. 가스 공급관(232a)의 밸브(243a)보다도 하류측에는, 가스 공급관(232d, 232e)이 각각 접속되어 있다. 가스 공급관(232b, 232c)의 밸브(243b, 243c)보다도 하류측에는, 가스 공급관(232f, 232g)이 각각 접속되어 있다. 가스 공급관(232d 내지 232g)에는, 가스류의 상류측부터 순서대로, MFC(241d 내지 241g) 및 밸브(243d 내지 243g)가 각각 마련되어 있다. 가스 공급관(232a 내지 232g)은, 예를 들어 SUS 등의 금속 재료에 의해 구성되어 있다.
도 2에 도시한 바와 같이, 노즐(249a 내지 249c)은, 반응관(203)의 내벽과 웨이퍼(200)의 사이에서의 평면으로 보아 원환상의 공간에, 반응관(203)의 내벽의 하부로부터 상부를 따라, 웨이퍼(200)의 배열 방향 상방을 향해서 직립되도록 각각 마련되어 있다. 즉, 노즐(249a 내지 249c)은, 웨이퍼(200)가 배열되는 웨이퍼 배열 영역의 측방의, 웨이퍼 배열 영역을 수평하게 둘러싸는 영역에, 웨이퍼 배열 영역을 따르도록 각각 마련되어 있다. 평면으로 보아, 노즐(249b)은, 처리실(201) 내에 반입되는 웨이퍼(200)의 중심을 사이에 두고 후술하는 배기구(231a)와 일직선 상에 대향하도록 배치되어 있다. 노즐(249a, 249c)은, 노즐(249b)과 배기구(231a)의 중심을 통과하는 직선 L을, 반응관(203)의 내벽(웨이퍼(200)의 외주부)을 따라 양측으로부터 사이에 두도록 배치되어 있다. 직선 L은, 노즐(249b)과 웨이퍼(200)의 중심을 통과하는 직선이기도 하다. 즉, 노즐(249c)은, 직선 L을 사이에 두고 노즐(249a)과 반대측에 마련되어 있다고 할 수도 있다. 노즐(249a, 249c)은, 직선 L을 대칭 축으로 해서 선 대칭으로 배치되어 있다. 노즐(249a 내지 249c)의 측면에는, 가스를 공급하는 가스 공급 구멍(250a 내지 250c)이 각각 마련되어 있다. 가스 공급 구멍(250a 내지 250c)은 각각이, 평면으로 보아 배기구(231a)와 대향(대면)하도록 개구되어 있어, 웨이퍼(200)를 향해서 가스를 공급하는 것이 가능하게 되어 있다. 가스 공급 구멍(250a 내지 250c)은, 반응관(203)의 하부로부터 상부에 걸쳐 복수 마련되어 있다.
가스 공급관(232a)으로부터는, 표면 개질 가스로서, 탄화수소기 함유 가스가, MFC(241a), 밸브(243a), 노즐(249a)을 통해서 처리실(201) 내에 공급된다.
탄화수소기 함유 가스로서는, 예를 들어 알킬기를 포함하는 가스를 사용할 수 있다. 알킬기를 포함하는 가스로서는, 예를 들어 실리콘(Si)에 알킬기가 배위한 알킬실릴기를 포함하는 가스, 즉, 알킬실란계 가스를 사용할 수 있다. 알킬기란, 알칸(화학식 CnH2n+2로 표현되는 쇄식 포화 탄화수소)으로부터 수소(H) 원자를 1개 제거한 나머지 원자단의 총칭이며, 화학식 CnH2n+1로 표현되는 관능기이다. 알킬기에는, 메틸기, 에틸기, 프로필기, 부틸기 등이 포함된다. 알킬기는, 알킬실란 분자의 중심 원자인 Si에 결합하고 있으므로, 알킬실란에서의 알킬기를, 리간드(배위자) 또는 알킬 리간드라고 칭할 수도 있다.
탄화수소기 함유 가스는, 또한 아미노기를 포함하고 있어도 된다. 탄화수소기 및 아미노기 함유 가스로서는, 예를 들어 알킬아미노실란계 가스를 사용할 수 있다. 아미노기란, 1개의 질소(N) 원자에, 1개 이상의 탄소(C) 원자를 포함하는 탄화수소기가 1개 또는 2개 배위한 관능기(NH2로 표현되는 아미노기의 H의 한쪽 또는 양쪽을 1개 이상의 C 원자를 포함하는 탄화수소기로 치환한 관능기)이다. 아미노기의 일부를 구성하는 탄화수소기가 1개의 N에 2개 배위하고 있을 경우에는, 그 2개가 동일한 탄화수소기이어도 되고, 다른 탄화수소기이어도 된다. 탄화수소기는, 알킬기와 같이 단결합을 포함하고 있어도 되고, 이중 결합이나 삼중 결합 등의 불포화 결합을 포함하고 있어도 된다. 아미노기는 환상 구조를 갖고 있어도 된다. 아미노기는, 아미노실란 분자의 중심 원자인 Si에 결합하고 있으므로, 아미노실란에서의 아미노기를, 리간드 또는 아미노 리간드라고 칭할 수도 있다.
탄화수소기 함유 가스로서는, 예를 들어 알킬실릴기와 아미노기를 포함하는 디메틸아미노트리메틸실란((CH3)2NSi(CH3)3, 약칭: DMATMS) 가스 등의 알킬아미노실란계 가스를 사용할 수 있다. 도 5의 (a)에 화학 구조식을 나타내는 바와 같이, DMATMS의 중심 원자인 Si에는, 3개의 알킬기(메틸기, Me)가 결합하고 있는 것 외에, 1개의 아미노기(디메틸아미노기)가 결합하고 있다. 즉, DMATMS는, 3개의 알킬 리간드와, 1개의 아미노 리간드를 포함하고 있다.
가스 공급관(232b)으로부터는, 원료(원료 가스)로서, Si 및 할로겐 함유 가스가, MFC(241b), 밸브(243b), 노즐(249b)을 통해서 처리실(201) 내에 공급된다. 할로겐에는, 염소(Cl), 불소(F), 브롬(Br), 요오드(I) 등이 포함된다. Si 및 할로겐 함유 가스는, 할로겐을, Si와 할로겐의 화학 결합의 형태로 포함하는 것이 바람직하다. Si 및 할로겐 함유 가스는, 또한 C를 포함하고 있어도 되고, 그 경우, C를 Si-C 결합의 형태로 포함하는 것이 바람직하다. Si 및 할로겐 함유 가스로서는, 예를 들어 Si, Cl 및 알킬렌기를 포함하고, Si-C 결합을 갖는 실란계 가스, 즉, 알킬렌클로로실란계 가스를 사용할 수 있다. 알킬렌기에는, 메틸렌기, 에틸렌기, 프로필렌기, 부틸렌기 등이 포함된다. 알킬렌클로로실란계 가스는, Cl을 Si-Cl 결합의 형태로 포함하고, C를 Si-C 결합의 형태로 포함하는 것이 바람직하다. 알킬렌클로로실란계 가스로서는, 예를 들어 비스(트리클로로실릴)메탄((SiCl3)2CH2, 약칭: BTCSM) 가스를 사용할 수 있다.
가스 공급관(232c)으로부터는, 산화제(산화 가스)로서, 산소(O) 및 H 함유 가스가, MFC(241c), 밸브(243c), 노즐(249c)을 통해서 처리실(201) 내에 공급된다. O 및 H 함유 가스는, O-H 결합을 포함하는 것이 바람직하다. O 및 H 함유 가스로서는, 예를 들어 수증기(H2O 가스)를 사용할 수 있다.
가스 공급관(232d)으로부터는, 촉매(촉매 가스)가, MFC(241d), 밸브(243d), 가스 공급관(232a), 노즐(249a)을 통해서 처리실(201) 내에 공급된다. 촉매로서는, 예를 들어 C, N 및 H를 포함하는 아민계 가스를 사용할 수 있다. 아민계 가스로서는, 예를 들어 피리딘(C5H5N) 가스를 사용할 수 있다.
가스 공급관(232e 내지 232g)으로부터는, 불활성 가스로서, 예를 들어 질소(N2) 가스가, 각각 MFC(241e 내지 241g), 밸브(243e 내지 243g), 가스 공급관(232a 내지 232c), 노즐(249a 내지 249c)을 통해서 처리실(201) 내에 공급된다. N2 가스는, 퍼지 가스, 캐리어 가스, 희석 가스 등으로서 작용한다.
주로, 가스 공급관(232a), MFC(241a), 밸브(243a)에 의해, 탄화수소기 함유 가스 공급계가 구성된다. 주로, 가스 공급관(232b), MFC(241b), 밸브(243b)에 의해, Si 및 할로겐 함유 가스 공급계가 구성된다. 주로, 가스 공급관(232c), MFC(241c), 밸브(243c)에 의해, O 및 H 함유 가스 공급계가 구성된다. 주로, 가스 공급관(232d), MFC(241d), 밸브(243d)에 의해, 촉매 공급계가 구성된다. 주로, 가스 공급관(232e 내지 232g), MFC(241e 내지 241g), 밸브(243e 내지 243g)에 의해, 불활성 가스 공급계가 구성된다.
상술한 각종 공급계 중, 어느 것, 혹은 모든 공급계는, 밸브(243a 내지 243g)나 MFC(241a 내지 241g) 등이 집적되어 이루어지는 집적형 공급 시스템(248)으로서 구성되어 있어도 된다. 집적형 공급 시스템(248)은, 가스 공급관(232a 내지 232g) 각각에 대하여 접속되어, 가스 공급관(232a 내지 232g) 내에의 각종 가스의 공급 동작, 즉, 밸브(243a 내지 243g)의 개폐 동작이나 MFC(241a 내지 241g)에 의한 유량 조정 동작 등이, 후술하는 컨트롤러(121)에 의해 제어되도록 구성되어 있다. 집적형 공급 시스템(248)은, 일체형, 혹은 분할형의 집적 유닛으로서 구성되어 있고, 가스 공급관(232a 내지 232g) 등에 대하여 집적 유닛 단위로 착탈을 행할 수 있어, 집적형 공급 시스템(248)의 메인터넌스, 교환, 증설 등을, 집적 유닛 단위로 행하는 것이 가능하게 구성되어 있다.
반응관(203)의 측벽 하방에는, 처리실(201) 내의 분위기를 배기하는 배기구(231a)가 마련되어 있다. 도 2에 도시한 바와 같이, 배기구(231a)는, 평면으로 보아, 웨이퍼(200)를 사이에 두고 노즐(249a 내지 249c)(가스 공급 구멍(250a 내지 250c))과 대향(대면)하는 위치에 마련되어 있다. 배기구(231a)는, 반응관(203)의 측벽의 하부로부터 상부를 따라, 즉, 웨이퍼 배열 영역을 따라 마련되어 있어도 된다. 배기구(231a)에는 배기관(231)이 접속되어 있다. 배기관(231)에는, 처리실(201) 내의 압력을 검출하는 압력 검출기(압력 검출부)로서의 압력 센서(245) 및 압력 조정기(압력 조정부)로서의 APC(Auto Pressure Controller) 밸브(244)를 통해서, 진공 배기 장치로서의 진공 펌프(246)가 접속되어 있다. APC 밸브(244)는, 진공 펌프(246)를 작동시킨 상태에서 밸브를 개폐함으로써, 처리실(201) 내의 진공 배기 및 진공 배기 정지를 행할 수 있고, 또한 진공 펌프(246)를 작동시킨 상태에서, 압력 센서(245)에 의해 검출된 압력 정보에 기초하여 밸브 개방도를 조절함으로써, 처리실(201) 내의 압력을 조정할 수 있도록 구성되어 있다. 주로, 배기관(231), APC 밸브(244), 압력 센서(245)에 의해 배기계가 구성된다. 진공 펌프(246)를 배기계에 포함해서 생각해도 된다.
매니폴드(209)의 하방에는, 매니폴드(209)의 하단 개구를 기밀하게 폐색 가능한 노구 덮개로서의 시일 캡(219)이 마련되어 있다. 시일 캡(219)은, 예를 들어 SUS 등의 금속 재료에 의해 구성되어, 원반상으로 형성되어 있다. 시일 캡(219)의 상면에는, 매니폴드(209)의 하단과 맞닿는 시일 부재로서의 O링(220b)이 마련되어 있다. 시일 캡(219)의 하방에는, 후술하는 보트(217)를 회전시키는 회전 기구(267)가 설치되어 있다. 회전 기구(267)의 회전축(255)은, 시일 캡(219)을 관통해서 보트(217)에 접속되어 있다. 회전 기구(267)는, 보트(217)를 회전시킴으로써 웨이퍼(200)를 회전시키도록 구성되어 있다. 시일 캡(219)은, 반응관(203)의 외부에 설치된 승강 기구로서의 보트 엘리베이터(115)에 의해 수직 방향으로 승강되도록 구성되어 있다. 보트 엘리베이터(115)는, 시일 캡(219)을 승강시킴으로써, 웨이퍼(200)를 처리실(201) 내외로 반입 및 반출(반송)하는 반송 장치(반송 기구)로서 구성되어 있다. 매니폴드(209)의 하방에는, 시일 캡(219)을 강하시켜 보트(217)를 처리실(201) 내로부터 반출한 상태에서, 매니폴드(209)의 하단 개구를 기밀하게 폐색 가능한 노구 덮개로서의 셔터(219s)가 마련되어 있다. 셔터(219s)는, 예를 들어 SUS 등의 금속 재료에 의해 구성되고, 원반상으로 형성되어 있다. 셔터(219s)의 상면에는, 매니폴드(209)의 하단과 맞닿는 시일 부재로서의 O링(220c)이 마련되어 있다. 셔터(219s)의 개폐 동작(승강 동작이나 회동 동작 등)은, 셔터 개폐 기구(115s)에 의해 제어된다.
기판 지지구로서의 보트(217)는, 복수매, 예를 들어 25 내지 200매의 웨이퍼(200)를 수평 자세이면서 또한 서로 중심을 맞춘 상태에서 수직 방향으로 정렬시켜 다단으로 지지하도록, 즉, 간격을 두고 배열시키도록 구성되어 있다. 보트(217)는, 예를 들어 석영이나 SiC 등의 내열성 재료에 의해 구성된다. 보트(217)의 하부에는, 예를 들어 석영이나 SiC 등의 내열성 재료에 의해 구성되는 단열판(218)이 다단으로 지지되어 있다.
반응관(203) 내에는, 온도 검출기로서의 온도 센서(263)가 설치되어 있다. 온도 센서(263)에 의해 검출된 온도 정보에 기초하여 히터(207)에의 통전 정도를 조정함으로써, 처리실(201) 내의 온도가 원하는 온도 분포로 된다. 온도 센서(263)는, 반응관(203)의 내벽을 따라 마련되어 있다.
도 3에 도시한 바와 같이, 제어부(제어 수단)인 컨트롤러(121)는, CPU(Central Processing Unit)(121a), RAM(Random Access Memory)(121b), 기억 장치(121c), I/O 포트(121d)를 구비한 컴퓨터로서 구성되어 있다. RAM(121b), 기억 장치(121c), I/O 포트(121d)는, 내부 버스(121e)를 통해서, CPU(121a)와 데이터 교환 가능하게 구성되어 있다. 컨트롤러(121)에는, 예를 들어 터치 패널 등으로서 구성된 입출력 장치(122)가 접속되어 있다.
기억 장치(121c)는, 예를 들어 플래시 메모리, HDD(Hard Disk Drive) 등으로 구성되어 있다. 기억 장치(121c) 내에는, 기판 처리 장치의 동작을 제어하는 제어 프로그램이나, 후술하는 기판 처리의 수순이나 조건 등이 기재된 프로세스 레시피 등이, 판독 가능하게 저장되어 있다. 프로세스 레시피는, 후술하는 기판 처리에서의 각 수순을 컨트롤러(121)에 실행시켜, 소정의 결과를 얻을 수 있게 조합된 것이며, 프로그램으로서 기능한다. 이하, 프로세스 레시피나 제어 프로그램 등을 총칭하여, 단순히 프로그램이라고도 한다. 또한, 프로세스 레시피를, 단순히 레시피라고도 한다. 본 명세서에서 프로그램이라는 말을 사용한 경우에는, 레시피 단체만을 포함하는 경우, 제어 프로그램 단체만을 포함하는 경우, 또는 그들 양쪽을 포함하는 경우가 있다. RAM(121b)은, CPU(121a)에 의해 판독된 프로그램이나 데이터 등이 일시적으로 보유되는 메모리 영역(워크 에어리어)으로서 구성되어 있다.
I/O 포트(121d)는 상술한 MFC(241a 내지 241g), 밸브(243a 내지 243g), 압력 센서(245), APC 밸브(244), 진공 펌프(246), 온도 센서(263), 히터(207), 회전 기구(267), 보트 엘리베이터(115), 셔터 개폐 기구(115s) 등에 접속되어 있다.
CPU(121a)는, 기억 장치(121c)로부터 제어 프로그램을 판독해서 실행함과 함께, 입출력 장치(122)로부터의 조작 커맨드의 입력 등에 따라서 기억 장치(121c)로부터 레시피를 판독하도록 구성되어 있다. CPU(121a)는, 판독한 레시피의 내용을 따르도록, MFC(241a 내지 241g)에 의한 각종 가스의 유량 조정 동작, 밸브(243a 내지 243g)의 개폐 동작, APC 밸브(244)의 개폐 동작 및 압력 센서(245)에 기초하는 APC 밸브(244)에 의한 압력 조정 동작, 진공 펌프(246)의 기동 및 정지, 온도 센서(263)에 기초하는 히터(207)의 온도 조정 동작, 회전 기구(267)에 의한 보트(217)의 회전 및 회전 속도 조절 동작, 보트 엘리베이터(115)에 의한 보트(217)의 승강 동작, 셔터 개폐 기구(115s)에 의한 셔터(219s)의 개폐 동작 등을 제어하도록 구성되어 있다.
컨트롤러(121)는, 외부 기억 장치(123)에 저장된 상술한 프로그램을, 컴퓨터에 인스톨함으로써 구성할 수 있다. 외부 기억 장치(123)는, 예를 들어 HDD 등의 자기 디스크, CD 등의 광 디스크, MO 등의 광자기 디스크, USB 메모리 등의 반도체 메모리 등을 포함한다. 기억 장치(121c)나 외부 기억 장치(123)는, 컴퓨터 판독 가능한 기록 매체로서 구성되어 있다. 이하, 이들을 총칭하여, 단순히 기록 매체라고도 한다. 본 명세서에서 기록 매체라는 말을 사용한 경우에는, 기억 장치(121c) 단체만을 포함하는 경우, 외부 기억 장치(123) 단체만을 포함하는 경우, 또는 그들 양쪽을 포함하는 경우가 있다. 또한, 컴퓨터에의 프로그램의 제공은, 외부 기억 장치(123)를 사용하지 않고, 인터넷이나 전용 회선 등의 통신 수단을 사용해서 행해도 된다.
(2) 기판 처리 공정
상술한 기판 처리 장치를 사용하여, 반도체 장치의 제조 공정의 일 공정으로서, 기판으로서의 웨이퍼(200)의 표면에 노출된 복수 종류의 하지 중 특정 하지의 표면에 선택적으로 막을 성장시켜서 형성하는 선택 성장(선택 성막)의 처리 시퀀스 예에 대해서, 주로, 도 4, 도 6의 (a) 내지 도 6의 (f)를 사용해서 설명한다. 이하의 설명에서, 기판 처리 장치를 구성하는 각 부의 동작은 컨트롤러(121)에 의해 제어된다.
도 4에 도시하는 처리 시퀀스에서는,
표면에 실리콘 산화막(SiO막)을 포함하는 제1 하지(하지(200a))와 실리콘 질화막(SiN막)을 포함하는 제2 하지(하지(200b))가 노출된 웨이퍼(200)에 대하여, 탄화수소기 함유 가스로서 DMATMS 가스를 공급하여, 하지(200a)의 표면을 탄화수소기인 메틸기(Me)로 종단시키도록 개질시키는 스텝(표면 개질)과,
하지(200a)의 표면을 개질시킨 후의 웨이퍼(200)에 대하여, O 및 H 함유 가스로서 H2O 가스를 공급하여, 하지(200b)의 표면에 선택적으로 막을 형성하는 스텝(선택 성장)
을 행한다.
또한, 도 4에 도시하는 선택 성장에서는, 또한 웨이퍼(200)에 대하여, 촉매로서 피리딘 가스를, 또한 Si 및 할로겐 함유 가스로서 BTCSM 가스를 각각 공급한다. 구체적으로는, 웨이퍼(200)에 대하여 BTCSM 가스와 피리딘 가스를 공급하는 스텝과, 웨이퍼(200)에 대하여 H2O 가스와 피리딘 가스를 공급하는 스텝을 비동시에 행하는 사이클을 소정 횟수(n회, n은 1 이상의 정수) 행하여, 하지(200b)의 표면에, 막으로서 실리콘 산탄화막(SiOC막)을 형성한다.
또한, 도 4에 도시하는 처리 시퀀스에서는, 하지(200b)의 표면에 선택적으로 SiOC막이 형성된 후의 웨이퍼(200)의 온도를, 성막에서의 웨이퍼(200)의 온도 이상, 바람직하게는 성막에서의 웨이퍼(200)의 온도보다도 높게 하여, 선택 성장 후의 웨이퍼(200)를 후처리하는 스텝을 행한다.
본 명세서에서는, 상술한 처리 시퀀스를, 편의상, 이하와 같이 나타내는 경우도 있다. 이하의 변형예 등의 설명에서도, 마찬가지의 표기를 사용한다.
DMATMS→(BTCSM+Py→H2O+Py)×n→Post-Treatment ⇒ SiOC
본 명세서에서 「웨이퍼」라는 말을 사용한 경우에는, 웨이퍼 그 자체를 의미하는 경우나, 웨이퍼와 그 표면에 형성된 소정의 층이나 막의 적층체를 의미하는 경우가 있다. 본 명세서에서 「웨이퍼의 표면」이라는 말을 사용한 경우에는, 웨이퍼 그 자체의 표면을 의미하는 경우나, 웨이퍼 상에 형성된 소정의 층 등의 표면을 의미하는 경우가 있다. 본 명세서에서 「웨이퍼 상에 소정의 층을 형성한다」라고 기재한 경우에는, 웨이퍼 그 자체의 표면 상에 소정의 층을 직접 형성하는 것을 의미하는 경우나, 웨이퍼 상에 형성되어 있는 층 등의 위에 소정의 층을 형성하는 것을 의미하는 경우가 있다. 본 명세서에서 「기판」이라는 말을 사용한 경우도, 「웨이퍼」라는 말을 사용한 경우와 동의이다.
(웨이퍼 차지 및 보트 로드)
복수매의 웨이퍼(200)가 보트(217)에 장전(웨이퍼 차지)되면, 셔터 개폐 기구(115s)에 의해 셔터(219s)가 이동되어, 매니폴드(209)의 하단 개구가 개방된다(셔터 오픈). 그 후, 도 1에 도시한 바와 같이, 복수매의 웨이퍼(200)를 지지한 보트(217)는, 보트 엘리베이터(115)에 의해 들어 올려져서 처리실(201) 내에 반입(보트 로드)된다. 이 상태에서, 시일 캡(219)은, O링(220b)을 개재해서 매니폴드(209)의 하단을 시일한 상태로 된다.
도 6의 (a)에 도시하는 바와 같이, 웨이퍼(200)의 표면에는, 복수 종류의 하지, 여기에서는 일례로서, 산소(O) 함유막, 즉 산화막으로서의 SiO막을 포함하는 하지(200a)와, O 비함유막, 즉 비산화막인 질화막으로서의 SiN막을 포함하는 하지(200b)가 미리 노출된 상태로 되어 있다. 하지(200a)는, 전역(전체면)에 걸쳐 수산기(OH기)로 종단된 표면을 갖고 있다. 하지(200b)는, 많은 영역이 OH기로 종단되어 있지 않은 표면, 즉, 일부 영역이 OH기로 종단된 표면을 갖고 있다.
(압력 조정 및 온도 조정)
처리실(201) 내, 즉, 웨이퍼(200)가 존재하는 공간이 원하는 압력(진공도)으로 되도록, 진공 펌프(246)에 의해 진공 배기(감압 배기)된다. 이때, 처리실(201) 내의 압력은 압력 센서(245)로 측정되고, 이 측정된 압력 정보에 기초하여 APC 밸브(244)가 피드백 제어된다. 또한, 처리실(201) 내의 웨이퍼(200)가 원하는 처리 온도로 되도록, 히터(207)에 의해 가열된다. 이때, 처리실(201) 내가 원하는 온도 분포로 되도록, 온도 센서(263)가 검출한 온도 정보에 기초하여 히터(207)에의 통전 정도가 피드백 제어된다. 또한, 회전 기구(267)에 의한 웨이퍼(200)의 회전을 개시한다. 처리실(201) 내의 배기, 웨이퍼(200)의 가열 및 회전은 모두, 적어도 웨이퍼(200)에 대한 처리가 종료될 때까지의 동안에는 계속해서 행하여진다.
(표면 개질)
그 후, 표면에 하지(200a)와 하지(200b)가 노출된 웨이퍼(200)에 대하여 DMATMS 가스를 공급한다.
구체적으로는, 밸브(243a)를 개방하여, 가스 공급관(232a) 내에 DMATMS 가스를 흘린다. DMATMS 가스는, MFC(241a)에 의해 유량 조정되어, 노즐(249a)을 통해서 처리실(201) 내에 공급되어, 배기구(231a)로부터 배기된다. 이때, 웨이퍼(200)에 대하여 DMATMS 가스가 공급된다(DMATMS 가스 공급). 이때, 밸브(243e 내지 243g)를 개방하여, 노즐(249a 내지 249c) 각각을 통해서 처리실(201) 내에 N2 가스를 공급하도록 해도 된다.
후술하는 처리 조건 하에서 웨이퍼(200)에 대하여 DMATMS 가스를 공급함으로써, 하지(200a, 200b) 중 하지(200a)의 표면을 선택적으로(우선적으로) 개질시키는 것이 가능하게 된다. 구체적으로는, 하지(200b)의 표면에의 DMATMS에 포함되는 Si의 흡착을 억제하면서, 하지(200a)의 표면을 종단하는 OH기와 DMATMS 가스를 반응시켜, 하지(200a)의 표면에, DMATMS에 포함되는 Si를 선택적으로(우선적으로) 흡착시키는 것이 가능하게 된다. 이에 의해, 하지(200a)의 표면을, DMATMS에 포함되는 메틸기(Me)에 의해 종단시키는 것이 가능하게 된다. 구체적으로는, 도 6의 (b)에 도시하는 바와 같이, 하지(200a)의 표면을, DMATMS에 포함되는 트리메틸실릴기(Si-Me3)에 의해 종단시키는 것이 가능하게 된다. 하지(200a)의 표면을 종단한 메틸기(트리메틸실릴기)는, 후술하는 선택 성장에 있어서, 하지(200a)의 표면에의 BTCSM 가스의 흡착을 방지하여, 하지(200a)의 표면 상에서의 성막 반응의 진행을 저해하는 흡착 억제제(인히비터)로서 작용한다.
또한, 본 스텝에서는, 하지(200b)의 표면의 일부에 DMATMS 가스에 포함되는 Si가 흡착되어, 하지(200b)의 표면의 일부가 메틸기에 의해 종단되는 경우도 있지만, 그 종단량은 얼마 되지 않아, 하지(200a)의 표면의 메틸기에 의한 종단량쪽이 압도적으로 많아진다. 이러한 선택적(우선적)인 종단이 가능하게 되는 것은, 본 스텝에서의 처리 조건을 처리실(201) 내에서 DMATMS 가스가 기상 분해하지 않는 조건으로 하고 있기 때문이다. 또한, 하지(200a)의 표면이 전역에 걸쳐서 OH 종단되어 있는 것에 반해, 하지(200b)의 표면의 많은 영역이 OH 종단되어 있지 않기 때문이다. 본 스텝에서는, 처리실(201) 내에서 DMATMS 가스가 기상 분해하지 않으므로, 하지(200a, 200b)의 표면에는, DMATMS에 포함되는 Si가 다중 퇴적되지 않고, DMATMS에 포함되는 Si는, 하지(200a)의 표면에 선택적으로 흡착되어, 이에 의해 하지(200a)의 표면이 선택적으로 메틸기에 의해 종단되게 된다.
하지(200a)의 표면을 개질시킨 후, 밸브(243a)를 닫아, 처리실(201) 내에의 DMATMS 가스의 공급을 정지한다. 그리고, 처리실(201) 내를 진공 배기하여, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다. 이때, 밸브(243e 내지 243g)를 개방하여, 노즐(249a 내지 249c)을 통해서 처리실(201) 내에 N2 가스를 공급한다. 노즐(249a 내지 249c)로부터 공급되는 N2 가스는, 퍼지 가스로서 작용하여, 이에 의해, 처리실(201) 내가 퍼지된다(퍼지).
DMATMS 가스 공급에서의 처리 조건으로서는,
DMATMS 가스 공급 유량: 1 내지 3000sccm, 바람직하게는 1 내지 500sccm
DMATMS 가스 공급 시간: 1초 내지 120분, 바람직하게는 30초 내지 60분
N2 가스 공급 유량(가스 공급관마다): 0 내지 20000sccm
처리 온도: 실온(25℃) 내지 500℃, 바람직하게는 실온 내지 250℃
처리 압력: 5 내지 1000Pa
이 예시된다.
퍼지에서의 처리 조건으로서는,
N2 가스 공급 유량(가스 공급관마다): 500 내지 20000sccm
N2 가스 공급 시간: 10 내지 30초
처리 압력: 1 내지 30Pa
이 예시된다.
또한, 본 명세서에서의 「5 내지 1000Pa」과 같은 수치 범위의 표기는, 하한값 및 상한값이 그 범위에 포함되는 것을 의미한다. 따라서, 예를 들어 「5 내지 1000Pa」이란 「5Pa 이상 1000Pa 이하」를 의미한다. 다른 수치 범위에 대해서도 마찬가지이다.
탄화수소기 함유 가스로서는, DMATMS 가스 외에, 예를 들어 하기 화학식 [1]로 표현되는 아미노실란계 가스를 사용할 수 있다.
SiAx[(NB2)(4-x)] [1]
식 [1] 중, A는, 수소 원자, 메틸기, 에틸기, 프로필기, 부틸기 등의 알킬기, 또는 메톡시기, 에톡시기, 프로폭시기, 부톡시기 등의 알콕시기를 나타낸다. 알킬기는, 직쇄상 알킬기뿐만 아니라, 이소프로필기, 이소부틸기, 세컨더리부틸기, 터셔리부틸기 등의 분지상 알킬기이어도 된다. 알콕시기는, 직쇄상 알콕시기뿐만 아니라, 이소프로폭시기, 이소부톡시기 등의 분지상 알콕시기이어도 된다. B는, 수소 원자, 또는 메틸기, 에틸기, 프로필기, 부틸기 등의 알킬기를 나타낸다. 알킬기는, 직쇄상 알킬기뿐만 아니라, 이소프로필기, 이소부틸기, 세컨더리부틸기, 터셔리부틸기 등의 분지상 알킬기이어도 된다. 복수의 A는, 동일하여도 달라도 되고, 2개의 B는 동일하여도 달라도 된다. x는 1 내지 3의 정수이다. 또한, 도 5의 (b)는 x가 3인 경우, 즉, 중심 원자인 Si에 3개의 알킬기와, 1개의 아미노기가 결합한 트리알킬실릴기를 포함하는 아미노실란의 화학 구조식을 나타내고 있다. 또한, 도 5의 (c)는 x가 2인 경우, 즉, 중심 원자인 Si에 2개의 알킬기와, 2개의 아미노기가 결합한 디알킬실릴기를 포함하는 아미노실란의 화학 구조식을 나타내고 있다. 이들 도면에서, R1 내지 R6은 각각, A, B로서 예시한 각종 관능기로 할 수 있다.
불활성 가스로서는, N2 가스 외에, Ar 가스, He 가스, Ne 가스, Xe 가스 등의 희가스를 사용할 수 있다. 이 점은, 후술하는 각 스텝에서도 마찬가지이다.
(선택 성장)
그 후, 다음의 스텝 1, 2를 순차 실행한다. 또한, 이들 스텝에서는, 히터(207)의 출력을 조정하여, 웨이퍼(200)의 온도를, 표면 개질에서의 웨이퍼(200)의 온도 이하로 한 상태, 바람직하게는 표면 개질에서의 웨이퍼(200)의 온도보다도 낮게 한 상태를 유지한다.
[스텝 1]
이 스텝에서는, 처리실(201) 내의 웨이퍼(200), 즉, 하지(200a)의 표면을 선택적으로 메틸기로 종단시킨 후의 웨이퍼(200)에 대하여, BTCSM 가스 및 피리딘 가스를 공급한다.
구체적으로는, 밸브(243b, 243d)를 개방하여, 가스 공급관(232b) 내에 BTCSM 가스를, 가스 공급관(232d) 내에 피리딘 가스를 각각 흘린다. BTCSM 가스, 피리딘 가스는 각각, MFC(241b, 241d)에 의해 유량 조정되어, 노즐(249b, 249a)을 통해서 처리실(201) 내에 공급되고, 처리실(201) 내에 공급된 후에 혼합되어, 배기구(231a)로부터 배기된다. 이때, 웨이퍼(200)에 대하여 BTCSM 가스 및 피리딘 가스가 공급된다(BTCSM 가스+피리딘 가스 공급). 이때, 밸브(243e 내지 243g)를 개방하여, 노즐(249a 내지 249c) 각각을 통해서 처리실(201) 내에 N2 가스를 공급하도록 해도 된다.
후술하는 처리 조건 하에서 웨이퍼(200)에 대하여 BTCSM 가스와 피리딘 가스를 공급함으로써, 도 6의 (c)에 도시하는 바와 같이, BTCSM 가스에 포함되는 Si의 하지(200a)의 표면에의 흡착을 억제하면서, BTCSM 가스에 포함되는 Si를 하지(200b)의 표면에 선택적(우선적)으로 흡착시키는 것이 가능하게 된다. 이에 의해, 하지(200b)의 표면에, 제1층으로서, 예를 들어 1원자층(1분자층) 미만 내지 수 원자층(수 분자층) 정도의 두께의 C 및 Cl을 포함하는 Si 함유층이 형성된다. 제1층은, Si-C 결합을 포함하는 층이 된다. 본 명세서에서는, C 및 Cl을 포함하는 Si 함유층을, 단순히 C를 포함하는 Si 함유층, 혹은 SiC층이라고도 칭한다.
본 스텝에서는, 촉매로서 작용하는 피리딘 가스를 BTCSM 가스와 함께 공급함으로써, 상술한 반응을, 논 플라스마의 분위기 하에서, 또한 후술하는 바와 같은 낮은 온도 조건 하에서 진행시키는 것이 가능하게 된다. 이와 같이, 제1층의 형성을, 논 플라스마의 분위기 하에서, 또한 후술하는 바와 같은 낮은 온도 조건 하에서 행함으로써, 하지(200a)의 표면을 종단하는 메틸기를, 하지(200a)의 표면으로부터 소멸(탈리)시키지 않고 유지하는 것이 가능하게 된다.
또한, 본 스텝에서는, 제1층을 형성할 때, 하지(200a)의 표면의 일부에 BTCSM 가스에 포함되는 Si가 흡착되기도 하는데, 그 흡착량은, 하지(200b)의 표면에의 Si의 흡착량보다도 소량이 된다. 이러한 선택적(우선적)인 흡착이 가능하게 되는 것은, 본 스텝에서의 처리 조건을, 처리실(201) 내에서 BTCSM 가스가 기상 분해하지 않는 조건으로 하고 있기 때문이다. 또한, 하지(200a)의 표면이 전역에 걸쳐서 메틸기로 종단되어 있는 것에 반해, 하지(200b)의 표면의 많은 영역이 메틸기로 종단되어 있지 않기 때문이다. 본 스텝에서는, 처리실(201) 내에서 BTCSM 가스가 기상 분해하지 않으므로, 하지(200a, 200b)의 표면에는, BTCSM에 포함되는 Si가 다중 퇴적되지 않고, BTCSM에 포함되는 Si는 하지(200b)의 표면에 선택적으로 흡착되게 된다.
하지(200b)의 표면에 제1층을 선택적으로 형성한 후, 밸브(243b, 243d)를 닫아, 처리실(201) 내에의 BTCSM 가스, 피리딘 가스의 공급을 각각 정지한다. 그리고, 표면 개질에서의 퍼지와 마찬가지의 처리 수순, 처리 조건에 의해, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다(퍼지).
본 스텝에서의 처리 조건으로서는,
BTCSM 가스 공급 유량: 1 내지 2000sccm
피리딘 가스 공급 유량: 1 내지 2000sccm
N2 가스 공급 유량(가스 공급관마다): 0 내지 20000sccm
각 가스 공급 시간: 1 내지 60초
처리 온도: 실온 내지 120℃, 바람직하게는 실온 내지 90℃
처리 압력: 133 내지 1333Pa
이 예시된다.
Si 및 할로겐 함유 가스로서는, BTCSM 가스 외에, 1,2-비스(트리클로로실릴)에탄((SiCl3)2C2H4, 약칭: BTCSE) 가스 등의 알킬렌클로로실란계 가스나, 1,1,2,2-테트라클로로-1,2-디메틸디실란((CH3)2Si2Cl4, 약칭: TCDMDS) 가스, 1,2-디클로로-1,1,2,2-테트라메틸디실란((CH3)4Si2Cl2, 약칭: DCTMDS) 가스 등의 알킬클로로실란계 가스나, 1,1,3,3-테트라클로로-1,3-디실라시클로부탄(C2H4Cl4Si2, 약칭: TCDSCB) 가스 등의 Si와 C로 구성되는 환상 구조 및 할로겐을 포함하는 가스를 사용할 수 있다. 또한, Si 및 할로겐 함유 가스로서는, 테트라클로로실란(SiCl4, 약칭: STC) 가스, 헥사클로로디실란(Si2Cl6, 약칭: HCDS) 가스, 옥타클로로트리실란(Si3Cl8, 약칭: OCTS) 가스 등의 무기 클로로실란계 가스를 사용할 수도 있다. 또한, 무기계 클로로실란계 가스를 사용하는 경우도, 제1층이 C를 포함하지 않는 점 이외는, 상술과 마찬가지의 반응을 생기게 할 수 있다.
촉매로서는, 피리딘 가스 외에, 아미노피리딘(C5H6N2) 가스, 피콜린(C6H7N) 가스, 루티딘(C7H9N) 가스, 피페라진(C4H10N2) 가스, 피페리딘(C5H11N) 가스 등의 환상 아민계 가스나, 트리에틸아민((C2H5)3N, 약칭: TEA) 가스, 디에틸아민((C2H5)2NH, 약칭: DEA) 가스 등의 쇄상 아민계 가스를 사용할 수도 있다. 이 점은, 후술하는 스텝 2에서도 마찬가지이다.
[스텝 2]
제1층이 형성된 후, 처리실(201) 내의 웨이퍼(200), 즉, 하지(200b)의 표면에 선택적으로 형성된 제1층에 대하여, H2O 가스 및 피리딘 가스를 공급한다.
구체적으로는, 밸브(243c, 243d)를 개방하여, 가스 공급관(232c) 내에 H2O 가스를, 가스 공급관(232d) 내에 피리딘 가스를 각각 흘린다. H2O 가스, 피리딘 가스는 각각, MFC(241c, 241d)에 의해 유량 조정되어, 노즐(249c, 249a)을 통해서 처리실(201) 내에 공급되고, 처리실(201) 내에 공급된 후에 혼합되어, 배기구(231a)로부터 배기된다. 이때, 웨이퍼(200)에 대하여 H2O 가스 및 피리딘 가스가 공급된다(H2O 가스+피리딘 가스 공급). 이때, 밸브(243e 내지 243g)를 개방하여, 노즐(249a 내지 249c) 각각을 통해서 처리실(201) 내에 N2 가스를 공급하도록 해도 된다.
후술하는 처리 조건 하에서 웨이퍼(200)에 대하여 H2O 가스와 피리딘 가스를 공급함으로써, 도 6의 (d)에 도시하는 바와 같이, 스텝 1에서 하지(200b)의 표면에 형성된 제1층의 적어도 일부를 산화시키는 것이 가능하게 된다. 이에 의해, 하지(200b)의 표면에, 제2층으로서, 예를 들어 1원자층(1분자층) 미만 내지 수 원자층(수 분자층) 정도의 두께의 O 및 C를 포함하는 Si 함유층이 형성된다. 제2층을 형성할 때, 제1층 중에 포함되는 Si-C 결합의 적어도 일부를, 절단시키지 않고 유지시켜, 제2층 중에 그대로 도입시킨다(잔존시킨다). 이에 의해, 제2층은, Si-C 결합을 포함하는 층이 된다. 본 명세서에서는, O 및 C를 포함하는 Si 함유층을, 단순히 SiOC층이라고도 칭한다. 제2층을 형성할 때, 제1층에 포함되어 있던 Cl 등의 불순물은, H2O 가스에 의한 산화 반응의 과정에서, 적어도 Cl을 포함하는 가스 상태 물질을 구성하여, 처리실(201) 내로부터 배출된다. 제2층은, 제1층에 비하여 Cl 등의 불순물이 적은 층으로 된다.
본 스텝에서는, 촉매로서 작용하는 피리딘 가스를 H2O 가스와 함께 공급함으로써, 상술한 반응을, 논 플라스마의 분위기 하에서, 또한 후술하는 바와 같은 낮은 온도 조건 하에서 진행시키는 것이 가능하게 된다. 이와 같이, 제2층의 형성을, 논 플라스마의 분위기 하에서, 또한 후술하는 바와 같은 낮은 온도 조건 하에서 행함으로써, 하지(200a)의 표면을 종단하는 메틸기를, 하지(200a)의 표면으로부터 소멸(탈리)시키지 않고 유지하는 것이 가능하게 된다.
하지(200b)의 표면에 형성된 제1층을 산화시켜서 제2층으로 변화(변환)시킨 후, 밸브(243c, 243d)를 닫아, 처리실(201) 내에의 H2O 가스, 피리딘 가스의 공급을 각각 정지한다. 그리고, 표면 개질에서의 퍼지와 마찬가지의 처리 수순, 처리 조건에 의해, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다(퍼지).
본 스텝에서의 처리 조건으로서는,
H2O 가스 공급 유량: 1 내지 2000sccm
피리딘 가스 공급 유량: 1 내지 2000sccm
N2 가스 공급 유량(가스 공급관마다): 0 내지 20000sccm
각 가스 공급 시간: 1 내지 60초
처리 온도: 실온 내지 120℃, 바람직하게는 실온 내지 100℃
처리 압력: 133 내지 1333Pa
이 예시된다.
O 및 H 함유 가스로서는, H2O 가스 외에, 과산화수소(H2O2) 가스 등의 O-H 결합을 포함하는 O 함유 가스를 사용할 수 있다. 또한, O 및 H 함유 가스로서는, 수소(H2) 가스+산소(O2) 가스, H2 가스+오존(O3) 가스 등의 O-H 결합 비함유의 O 함유 가스를 사용할 수도 있다.
[소정 횟수 실시]
상술한 스텝 1, 2를 비동시에, 즉, 동기시키지 않고 행하는 사이클을 소정 횟수(n회, n은 1 이상의 정수) 행함으로써, 도 6의 (e)에 도시하는 바와 같이, 웨이퍼(200)의 표면에 노출된 하지(200a, 200b) 중 하지(200b)의 표면에, SiOC막을 선택적으로 형성하는 것이 가능하게 된다. 상술한 사이클은, 복수회 반복하는 것이 바람직하다. 즉, 1사이클당 형성되는 제2층의 두께를 원하는 막 두께보다도 얇게 하여, 제2층을 적층함으로써 형성되는 막의 막 두께가 원하는 막 두께로 될 때까지, 상술한 사이클을 복수회 반복하는 것이 바람직하다.
또한, 스텝 1, 2를 실시할 때, 하지(200a)의 표면을 종단하는 메틸기는, 상술한 바와 같이 하지(200a)의 표면으로부터 소멸되지 않고 유지되므로, 하지(200a)의 표면에는 SiOC막은 형성되지 않는다. 단, 어떠한 요인에 의해, 하지(200a)의 표면의 개질이 불충분해지는 경우 등에 있어서는, 하지(200a)의 표면에, 극히 약간 SiOC막이 형성되는 경우도 있다. 단, 이 경우에도, 하지(200a)의 표면에 형성되는 SiOC막의 두께는, 하지(200b)의 표면에 형성되는 SiOC막의 두께에 비하여 훨씬 얇아진다. 본 명세서에서, 하지(200a, 200b) 중 「하지(200b)의 표면에 선택적으로 SiOC막을 형성하는」이란, 하지(200a)의 표면에 SiOC막을 전혀 생성하지 않는 경우뿐만 아니라, 상술한 바와 같이, 하지(200a)의 표면에, 극히 얇은 SiOC막을 형성하는 경우를 포함하는 것으로 한다.
(후처리)
선택 성장이 종료된 후, 처리실(201) 내의 온도, 즉, 하지(200b)의 표면에 선택적으로 SiOC막이 형성된 후의 웨이퍼(200)의 온도를, 선택 성장에서의 웨이퍼(200)의 온도 이상으로 하도록, 바람직하게는 선택 성장에서의 웨이퍼(200)의 온도보다도 높게 하도록, 히터(207)의 출력을 조정하여, 선택 성장 후의 웨이퍼(200)에 대하여 후처리를 행한다. 이에 의해, 도 6의 (f)에 도시하는 바와 같이, 하지(200a)의 표면을 종단하는 메틸기를 하지(200a)의 표면으로부터 탈리시켜서 제거하거나, 혹은, 이 메틸기에서의 인히비터로서의 기능을 무효화하는 것이 가능하게 된다. 이에 의해, 하지(200a)의 표면 상태를 리셋시키고, 그 후의 공정에서, 하지(200a)의 표면 상에의 성막 처리 등을 진행시키는 것이 가능하게 된다. 또한, 이 스텝을, 처리실(201) 내에 N2 가스, H2 가스, O2 가스 등의 메틸기의 제거(탈리)를 재촉하는 가스(어시스트 가스)를 공급한 상태에서 행해도 되고, 또한 처리실(201) 내에의 어시스트 가스의 공급을 정지한 상태에서 행해도 된다.
본 스텝에서의 처리 조건으로서는,
어시스트 가스 공급 유량: 0 내지 50000sccm
처리 가스 공급 시간: 1 내지 18000초
처리 온도: 120 내지 1000℃, 바람직하게는 400 내지 700℃
처리 압력: 1 내지 120000Pa
이 예시된다.
(애프터 퍼지 및 대기압 복귀)
하지(200b)의 표면에의 SiOC막의 선택적인 형성이 완료되고, 하지(200a)의 표면 상태의 리셋이 완료된 후, 노즐(249a 내지 249c) 각각으로부터 퍼지 가스로서의 N2 가스를 처리실(201) 내에 공급하여, 배기구(231a)로부터 배기한다. 이에 의해, 처리실(201) 내가 퍼지되어, 처리실(201) 내에 잔류하는 가스나 반응 부생성물이 처리실(201) 내로부터 제거된다(애프터 퍼지). 그 후, 처리실(201) 내의 분위기가 불활성 가스로 치환되고(불활성 가스 치환), 처리실(201) 내의 압력이 상압으로 복귀된다(대기압 복귀).
(보트 언로드 및 웨이퍼 디스차지)
그 후, 보트 엘리베이터(115)에 의해 시일 캡(219)이 하강되어, 매니폴드(209)의 하단이 개구된다. 그리고, 처리가 끝난 웨이퍼(200)가, 보트(217)에 지지된 상태에서 매니폴드(209)의 하단으로부터 반응관(203)의 외부로 반출(보트 언로드)된다. 보트 언로드 후에는 셔터(219s)가 이동되고, 매니폴드(209)의 하단 개구가 O링(220c)을 개재해서 셔터(219s)에 의해 시일된다(셔터 클로즈). 처리가 끝난 웨이퍼(200)는 반응관(203)의 외부로 반출된 후, 보트(217)로부터 취출된다(웨이퍼 디스차지).
(3) 본 형태에 의한 효과
본 형태에 의하면, 이하에 나타내는 1개 또는 복수의 효과가 얻어진다.
(a) 표면 개질에 있어서, 하지(200a)의 표면을 탄화수소기에 의해 종단하고, 선택 성장에 있어서, 하지(200a)의 표면을 탄화수소기에 의해 종단한 상태를 유지하면서 성막을 행함으로써, 웨이퍼(200)의 표면에 노출되어 있는 하지(200a, 200b) 중 하지(200b)의 표면에, SiOC막을 선택적으로 형성하는 것이 가능하게 된다. 이에 의해, 예를 들어 반도체 디바이스를 제작할 때, 포토리소그래피를 포함하는 패터닝 처리를 생략하는 등, 막을 가공하기 위한 공정을 간소화시키는 것이 가능하게 된다. 결과로서, 반도체 디바이스의 생산성을 향상시켜, 제조 비용을 저감시키는 것이 가능하게 된다.
또한, DMATMS 가스 등을 사용해서 하지(200a)의 표면을 알킬기 등의 탄화수소기로 종단시켜서 개질시킨 후, O3 가스나 O2 플라스마나 O2 가스+H2 가스 등의 산화제를 사용해서 하지(200b)의 표면에 SiOC막 등의 산화막을 형성하고자 하는 경우, 탄화수소기가, 산화제에 의해 하지(200a)의 표면으로부터 탈리하기 쉬워지는 과제가 있다. 그 때문에, 하지(200b)의 표면에 산화막을 선택적으로 형성하고자 하는 경우, 인히비터로서, 산화제에 약한 탄화수소기를 사용하는 것은 생각하기 어려웠다. 그러나, 본건 개시자들은, 예의 연구한 결과, 산화막을 형성할 때, 어떤 특별한 제어를 행함으로써, 구체적으로는 예를 들어 산화제로서 H2O 가스를 사용하고, 온도 조건을 상술한 바와 같이 저온화시켜, 논 플라스마의 분위기 하에서 선택 성장을 행하도록 함으로써, 산화제를 사용하는 경우에도, 인히비터로서 작용하는 탄화수소기의 하지(200a)의 표면으로부터의 탈리를 억제할 수 있어, 탄화수소기를 하지(200a)의 표면에 유지할 수 있음을 알아내었다. 본 개시는, 본건 개시자들이 알아낸 이러한 지견에 기초하는 것이다.
(b) 표면 개질에 있어서, 하지(200a)의 표면을 탄화수소기의 일종인 메틸기 등의 알킬기에 의해 종단시킴으로써, 웨이퍼(200)의 표면에 노출되어 있는 하지(200a, 200b) 중 하지(200b)의 표면에, SiOC막을 보다 확실하게 선택적으로 형성하는 것이 가능하게 된다. 즉, 선택 성장에서의 선택성을 높이는 것이 가능하게 된다.
(c) 표면 개질에 있어서, 하지(200a)의 표면을 알킬실릴기에 의해, 특히 트리알킬실릴기에 의해 종단시킴으로써, 선택 성장에서의 선택성을 높이는 것이 가능하게 된다. 또한, 이 효과는, 하지(200a)의 표면을, Si에 1개의 알킬기가 결합한 모노알킬실릴기에 의해 종단시키는 것보다도, 하지(200a)의 표면을, Si에 3개의 알킬기가 결합한 트리알킬실릴기, 또는, Si에 2개의 알킬기가 결합한 디알킬실릴기에 의해 종단시키는 편이 보다 현저하게 얻어지게 된다.
(d) 표면 개질에 있어서, 탄화수소기 함유 가스로서, DMATMS 가스와 같이, 알킬기 등의 탄화수소기에 더하여, 또한 아미노기를 포함하는 가스를 사용함으로써, 하지(200a)의 표면을 탄화수소기로 종단시키는 처리를 효율적으로 행하는 것이 가능하게 된다. 이에 의해, 상술한 효과가 보다 확실하게 얻어지게 된다. 또한, 기판 처리의 생산성을 높이는 것이 가능하게 된다.
(e) 선택 성장에 있어서, 피리딘 가스와 같은 촉매를 사용함으로써, 논 플라스마의 분위기 하에서 성막 처리를 진행시키는 것이 가능하게 된다. 또한, 처리 온도의 저온화를 도모하는 것이 가능하게 된다. 이들에 의해, 선택 성장에 있어서, 하지(200a)의 표면을 종단하는 메틸기 등의 탄화수소기의 하지(200a)의 표면으로부터의 탈리를 억제하는 것이 가능하게 된다. 결과로서, 선택 성장에서의 선택성을 높이는 것이 가능하게 된다. 또한, 선택 성장을 논 플라스마의 분위기 하에서 행하므로, 웨이퍼(200)에의 플라스마 대미지를 회피할 수 있어, 본 방법의 플라스마 대미지를 염려하는 공정에의 적용도 가능하게 된다.
(f) 선택 성장에 있어서, 산화제로서 H2O 가스와 같은 O 및 H 함유 가스를 사용함으로써, 선택 성장에 있어서, 하지(200a)의 표면을 종단하는 메틸기 등의 탄화수소기의 하지(200a)의 표면으로부터의 탈리를 억제하는 것이 가능하게 된다. 결과로서, 선택 성장에서의 선택성을 높이는 것이 가능하게 된다.
(g) 하지(200a)가 SiO막을 포함하고, 하지(200b)가 SiO막 이외의 막인 SiN막을 포함하므로, 표면 개질에 있어서, 웨이퍼(200)의 표면에 노출되어 있는 하지(200a, 200b) 중 하지(200a)의 표면을 메틸기 등의 탄화수소기에 의해 선택적으로 종단시키는 처리를, 확실하게 행하는 것이 가능하게 된다. 이에 의해, 선택 성장에서의 선택성을 높이는 것이 가능하게 된다.
(h) 선택 성장에서의 웨이퍼(200)의 온도를, 표면 개질에서의 웨이퍼(200)의 온도 이하로 함으로써, 선택 성장에 있어서, 하지(200a)의 표면을 종단하는 메틸기 등의 탄화수소기의 하지(200a)의 표면으로부터의 탈리를 확실하게 억제하는 것이 가능하게 된다. 결과로서, 선택 성장에서의 선택성을 높이는 것이 가능하게 된다.
(i) 선택 성장에서의 웨이퍼(200)의 온도를, 표면 개질에서의 웨이퍼(200)의 온도보다도 낮게 함으로써, 선택 성장에 있어서, 하지(200a)의 표면을 종단하는 메틸기 등의 탄화수소기의 하지(200a)의 표면으로부터의 탈리를 보다 확실하게 억제하는 것이 가능하게 된다. 결과로서, 선택 성장에서의 선택성을 더욱 높이는 것이 가능하게 된다.
(j) 선택 성장에서의 웨이퍼(200)의 온도를, 표면 개질에서의 웨이퍼(200)의 온도 이하 또는 미만으로 하고, 또한 그 범위 내에서 웨이퍼(200)의 온도를 높게 하도록 조정함으로써, 선택 성장에서의 선택성을 더욱 높이는 것이 가능하게 된다.
(k) 선택 성장에서의 웨이퍼(200)의 온도를, 표면 개질에서의 웨이퍼(200)의 온도 이하 또는 미만의 온도로 하고, 또한 그 범위 내에서 웨이퍼(200)의 온도를 높게 하도록 조정함으로써, 선택 성장에서 형성하는 SiOC막의 형성 레이트를 적정하게 저하시키는 것이 가능하게 된다. 이에 의해, 형성하는 SiOC막의 두께의 미세 조정이 가능하게 되어, 타깃 막 두께에의 정밀한 맞춤이 가능하게 된다. 즉, 선택 성장에서의 막 두께 제어성을 높이는 것이 가능하게 된다.
(l) 선택 성장 후, 웨이퍼(200)의 온도를, 선택 성장에서의 웨이퍼(200)의 온도 이상으로 하는 후처리를 행함으로써, 하지(200a)의 표면을 종단하는 메틸기 등의 탄화수소기를 하지(200a)의 표면으로부터 탈리시켜서 제거하는 것이 가능하게 된다. 이에 의해, 그 후의 공정에서, 하지(200a)의 표면에의 막의 형성 등이 가능하게 된다. 또한, 이 후처리에 의해, 하지(200b)의 표면 상에 형성된 SiOC막의 막내 불순물을 제거하여, SiOC막을 치밀화시켜, SiOC막의 막질을 향상시키는 것이 가능하게 된다.
(m) 선택 성장 후, 웨이퍼(200)의 온도를, 선택 성장에서의 웨이퍼(200)의 온도보다도 높게 하는 후처리를 행함으로써, 하지(200a)의 표면을 종단하는 메틸기 등의 탄화수소기를 하지(200a)의 표면으로부터 효과적으로 탈리시켜서 제거하는 것이 가능하게 된다. 이에 의해, 그 후의 공정에서, 하지(200a)의 표면에의 막의 형성 등을 적정하게 행하는 것이 가능하게 된다. 또한, 이 후처리에 의해, 하지(200b)의 표면 상에 형성된 SiOC막의 막내 불순물을 충분히 제거하여, SiOC막을 보다 충분히 치밀화시켜, SiOC막의 막질을 더욱 향상시키는 것이 가능하게 된다.
(n) 후처리를, 처리실(201) 내에 N2 가스, H2 가스, O2 가스, H2O 가스 등의 어시스트 가스를 공급한 상태에서 행함으로써, 하지(200a)의 표면을 종단하는 메틸기 등의 탄화수소기를, 하지(200a)의 표면으로부터 효율적이면서 또한 효과적으로 탈리시켜서 제거하는 것이 가능하게 된다. 이에 의해, 그 후의 공정에서, 하지(200a)의 표면에의 막의 형성 등을 적정하게 행하는 것이 가능하게 된다. 또한, 이 후처리에 의해, 하지(200b)의 표면 상에 형성된 SiOC막의 막내 불순물을 효율적이면서 또한 효과적으로 제거하여, SiOC막의 막질을 더욱 향상시키는 것이 가능하게 된다.
(o) 상술한 효과는, DMATMS 가스 이외의 탄화수소기 함유 가스를 사용하는 경우나, BTCSM 가스 이외의 Si 및 할로겐 함유 가스를 사용하는 경우나, H2O 가스 이외의 O 및 H 함유 가스를 사용하는 경우나, 피리딘 가스 이외의 촉매를 사용하는 경우나, N2 가스 이외의 불활성 가스를 사용하는 경우에도, 마찬가지로 얻을 수 있다.
(4) 변형예
본 형태에서의 기판 처리 시퀀스는, 이하에 나타내는 변형예와 같이 변경할 수 있다. 이들 변형예는, 임의로 조합할 수 있다. 특히 설명이 없는 한, 각 변형예의 각 스텝에서의 처리 수순, 처리 조건은, 상술한 기판 처리 시퀀스의 각 스텝에서의 처리 수순, 처리 조건과 마찬가지로 할 수 있다.
(변형예 1)
표면 개질을 행하기 전에, 웨이퍼(200)의 표면에 대하여, 예를 들어 희석 불산(DHF) 수용액, 즉, 불화수소(HF) 수용액을 사용한 세정 처리(DHF 세정)를 행하여, 하지(200a) 및 하지(200b) 중 적어도 어느 것의 표면에 형성된 자연 산화막을 제거하도록 해도 된다. 본 변형예에서도, 상술한 양태와 마찬가지의 효과가 얻어진다. 또한, 본 변형예에 의하면, 하지(200a)의 표면을 OH기로 확실하게 종단시키는 것이 가능하게 되어, 그 후에 행하는 표면 개질에 있어서, 하지(200a)의 표면을 메틸기에 의해 선택적으로 종단시키는 처리를, 확실하게 행하는 것이 가능하게 된다. 이에 의해, 선택 성장에서의 선택성을 높이는 것이 가능하게 된다.
(변형예 2)
후처리에서는, 하지(200b)의 표면에 선택적으로 SiOC막이 형성된 후의 웨이퍼(200)에 대하여, 산화제 또는 라디칼을 공급하여, 하지(200a)의 표면을 종단하는 메틸기를 하지(200a)의 표면으로부터 탈리시켜서 제거하고, 하지(200a)의 표면 상태를 리셋하도록 해도 된다(산화제 또는 라디칼 공급). 산화제로서는, H2O 가스, H2O2 가스, O3 가스, H2 가스+O2 가스, H2 가스+O3 가스 등을 사용할 수 있다. 라디칼로서는, O 함유 라디칼(O*), N 함유 라디칼(N*), Ar 함유 라디칼(Ar*), He 함유 라디칼(He*) 등을 사용할 수 있다. 이들 라디칼은 각각, O 함유 가스, N 함유 가스, Ar 함유 가스, He 함유 가스를 플라스마 여기함으로써 생성되는 산소 플라스마, 질소 플라스마, 아르곤 플라스마, 헬륨 플라스마 중에 포함된다. 본 변형예에 의하면, 하지(200a)의 표면을 종단하는 메틸기를 하지(200a)의 표면으로부터 적극적으로 탈리시켜서 제거하는 것이 가능하게 된다. 또한, 하지(200b)의 표면 상에 형성된 SiOC막 내의 불순물을 적극적으로 제거하여, SiOC막의 막질을 향상시키는 것이 가능하게 된다. 또한, 본 변형예는, 상술한 양태에서의 후처리와 조합해서 행할 수도 있다. 이 경우, 하지(200a)의 표면을 종단하는 메틸기를 하지(200a)의 표면으로부터 보다 확실하게 제거하는 것이 가능하게 되고, 또한 하지(200b)의 표면 상에 형성된 SiOC막의 막질을 더욱 향상시키는 것이 가능하게 된다.
산화제로서 H2O 가스를 공급할 때의 처리 조건으로서는,
H2O 가스 공급 유량: 100 내지 50000sccm
H2O 가스 공급 시간: 1 내지 18000초
처리 온도: 120 내지 1000℃, 바람직하게는 400 내지 700℃
처리 압력: 1 내지 120000Pa
이 예시된다.
산화제로서 H2O2 가스를 공급할 때의 처리 조건으로서는,
H2O2 가스 공급 유량: 100 내지 50000sccm
H2O2 가스 공급 시간: 1 내지 18000초
처리 온도: 120 내지 1000℃, 바람직하게는 400 내지 700℃
처리 압력: 1 내지 120000Pa
이 예시된다.
산화제로서 O3 가스를 공급할 때의 처리 조건으로서는,
O3 가스 공급 유량: 100 내지 50000sccm
O3 가스 공급 시간: 1 내지 18000초
처리 온도: 120 내지 1000℃, 바람직하게는 400 내지 700℃
처리 압력: 1 내지 120000Pa
이 예시된다.
산화제로서 H2 가스+O2 가스를 공급할 때의 처리 조건으로서는,
H2 가스 공급 유량: 100 내지 50000sccm
O2 가스 공급 유량: 100 내지 50000sccm
각 가스 공급 시간: 1 내지 18000초
처리 온도: 400 내지 1000℃, 바람직하게는 400 내지 700℃
처리 압력: 1 내지 2000Pa, 바람직하게는 1 내지 1000Pa
이 예시된다.
산화제로서 H2 가스+O3 가스를 공급할 때의 처리 조건으로서는,
H2 가스 공급 유량: 100 내지 50000sccm
O3 가스 공급 유량: 100 내지 50000sccm
각 가스 공급 시간: 1 내지 18000초
처리 온도: 400 내지 1000℃, 바람직하게는 400 내지 700℃
처리 압력: 1 내지 2000Pa, 바람직하게는 1 내지 1000Pa
이 예시된다.
라디칼로서 O*를 공급할 때의 처리 조건으로서는,
O2 가스 공급 유량: 100 내지 50000sccm
O2 가스 공급 시간: 1 내지 18000초
RF 전력: 50 내지 1500W
처리 온도: 25 내지 1000℃
처리 압력: 1 내지 1000Pa
이 예시된다.
라디칼로서 N*을 공급할 때의 처리 조건으로서는,
N2 가스 공급 유량: 100 내지 50000sccm
N2 가스 공급 시간: 1 내지 18000초
RF 전력: 50 내지 1500W
처리 온도: 25 내지 1000℃
처리 압력: 1 내지 1000Pa
이 예시된다.
라디칼로서 Ar*을 공급할 때의 처리 조건으로서는,
Ar 가스 공급 유량: 100 내지 50000sccm
Ar 가스 공급 시간: 1 내지 18000초
RF 전력: 50 내지 1500W
처리 온도: 25 내지 1000℃
처리 압력: 1 내지 1000Pa
이 예시된다.
라디칼로서 He*를 공급할 때의 처리 조건으로서는,
He 가스 공급 유량: 100 내지 50000sccm
가스 공급 시간: 1 내지 18000초
RF 전력: 50 내지 1500W
처리 온도: 25 내지 1000℃
처리 압력: 1 내지 1000Pa
이 예시된다.
<본 개시의 다른 양태>
이상, 본 개시의 양태를 구체적으로 설명하였다. 그러나, 본 개시는 상술한 양태에 한정되는 것은 아니고, 그 요지를 일탈하지 않는 범위에서 다양하게 변경 가능하다.
예를 들어, 이하에 나타내는 처리 시퀀스와 같이, 선택 성장에서는, 웨이퍼(200)에 대하여 HCDS 가스와 피리딘 가스를 공급하는 스텝과, 웨이퍼(200)에 대하여 H2O 가스와 피리딘 가스를 공급하는 스텝을 비동시에 행하는 사이클을 소정 횟수(n회, n은 1 이상의 정수) 행하여, 하지(200b)의 표면에, 막으로서, 실리콘 산화막(SiO막)을 형성하도록 해도 된다. 웨이퍼(200)에 대하여 HCDS 가스와 피리딘 가스를 공급하는 스텝에서의 처리 조건은, 상술한 양태의 스텝 1에서의 처리 조건과 마찬가지로 할 수 있다. 웨이퍼(200)에 대하여 H2O 가스와 피리딘 가스를 공급하는 스텝에서의 처리 조건은, 상술한 양태의 스텝 2에서의 처리 조건과 마찬가지로 할 수 있다. 이 경우에도, 상술한 양태와 마찬가지의 효과가 얻어진다.
DMATMS→(HCDS+Py→H2O+Py)×n→Post-Treatment ⇒ SiO
또한 예를 들어, 이하에 나타내는 처리 시퀀스와 같이, 선택 성장을 행한 후, 후처리를 불실시로 해도 된다. 이 경우에도, 후처리에 의한 효과 이외에 대해서는 상술한 양태와 마찬가지의 효과가 얻어진다. 선택 성장 후에 행하는 공정에 따라서는, 하지(200a)의 표면 상태를 리셋할 필요가 없는 경우가 있으며, 그 경우, 후처리가 불필요하게 된다.
DMATMS→(BTCSM+Py→H2O+Py)×n ⇒ SiOC
DMATMS→(HCDS+Py→H2O+Py)×n ⇒ SiO
또한 예를 들어, 표면 개질에서는, 웨이퍼(200)에의 DMATMS 가스의 공급과, 퍼지를 교대로 복수회 반복하도록 해도 된다. 즉, 웨이퍼(200)에의 DMATMS 가스의 공급을, 퍼지를 사이에 끼워 간헐적으로 행하도록 해도 된다. 이 경우, 퍼지에 의해, 웨이퍼(200)의 표면에 흡착된 DMATMS 가스의 불필요한 물리 흡착 성분 등을 제거하면서, 하지(200a)의 표면을 DMATMS에 포함되는 메틸기에 의해 종단시키는 것이 가능하게 되어, 하지(200a)의 표면에서의 메틸기의 밀도를 높이는 것이 가능하게 된다. 결과로서, 선택 성장에서의 선택성을 더욱 높이는 것이 가능하게 된다. 또한, DMATMS 가스의 사용량을 저감하는 것도 가능하게 된다.
또한 예를 들어, 표면 개질에서는, 배기계를 폐색한 상태에서, 즉, APC 밸브(244)를 완전 폐쇄로 한 상태에서, 웨이퍼(200)에의 DMATMS 가스의 공급을 행하도록 해도 된다. 즉, 표면 개질에서는, DMATMS 가스를 처리실(201) 내에 봉입하도록 해도 된다. 이 경우, DMATMS 가스를 처리실(201) 내의 전역에 또한 웨이퍼(200)의 면내 전역에 널리 퍼지게 하는 것이 가능하게 되어, 각 웨이퍼(200)에서의 하지(200a)의 표면을 메틸기에 의해, 균일하게 종단시키는 것이 가능하게 된다. 결과로서, 선택 성장에서의 선택성을 더욱 높이는 것이 가능하게 된다. 또한, DMATMS 가스의 사용량을 대폭 저감하는 것도 가능하게 된다.
또한, 표면 개질에서는, DMATMS 가스의 처리실(201) 내에의 봉입과, 퍼지를 교대로 복수회 반복하도록 해도 된다. 즉, DMATMS 가스의 처리실(201) 내에의 봉입을, 퍼지를 사이에 끼워 간헐적으로 행하도록 해도 된다. 이 경우, 퍼지에 의해, 웨이퍼(200)의 표면에 흡착된 DMATMS 가스의 불필요한 물리 흡착 성분 등을 제거하면서, 하지(200a)의 표면을 DMATMS에 포함되는 메틸기에 의해 종단시키는 것이 가능하게 되어, 하지(200a)의 표면에서의 메틸기의 밀도를 높이는 것이 가능하게 된다. 결과로서, 선택 성장에서의 선택성을 더욱 높이는 것이 가능하게 된다.
또한 예를 들어, 선택 성장에서는, SiOC막이나 SiO막 등의 실리콘계 산화막뿐만 아니라, 예를 들어 알루미늄 산화막(AlO막)이나 티타늄 산화막(TiO막)이나 하프늄 산화막(HfO막)이나 지르코늄 산화막(ZrO막) 등의 금속계 산화막을 형성하도록 해도 된다. 이들의 경우, 상술한 탄화수소기 함유 가스와, Al, Ti, Hf, Zr 등의 금속 원소를 포함하는 원료와, 상술한 산화제 등을 사용하여, 상술한 양태에서의 처리 조건과 마찬가지의 처리 수순에 의해 선택 성장을 행할 수 있다. 이 경우에도 상술한 양태와 마찬가지의 효과가 얻어진다. 또한, 금속계 산화막을 형성하는 경우에는, 피리딘 등의 촉매의 공급을 생략하는 것이 가능하다.
각 처리에 사용되는 레시피는, 처리 내용에 따라 개별로 준비하여, 전기 통신 회선이나 외부 기억 장치(123)를 통해서 기억 장치(121c) 내에 저장해 두는 것이 바람직하다. 그리고, 각 처리를 개시할 때, CPU(121a)가, 기억 장치(121c) 내에 저장된 복수의 레시피 중에서, 처리 내용에 따라 적정한 레시피를 적절히 선택하는 것이 바람직하다. 이에 의해, 1대의 기판 처리 장치에서 다양한 막종, 조성비, 막질, 막 두께의 막을, 재현성 좋게 형성할 수 있게 된다. 또한, 오퍼레이터의 부담을 저감할 수 있어, 조작 미스를 회피하면서, 각 처리를 신속하게 개시할 수 있게 된다.
상술한 레시피는, 새롭게 작성하는 경우에 한하지 않고, 예를 들어 기판 처리 장치에 이미 인스톨되어 있던 기존의 레시피를 변경함으로써 준비해도 된다. 레시피를 변경하는 경우에는, 변경 후의 레시피를, 전기 통신 회선이나 당해 레시피를 기록한 기록 매체를 통해서, 기판 처리 장치에 인스톨해도 된다. 또한, 기존의 기판 처리 장치가 구비하는 입출력 장치(122)를 조작하여, 기판 처리 장치에 이미 인스톨되어 있던 기존의 레시피를 직접 변경해도 된다.
상술한 양태에서는, 한번에 복수매의 기판을 처리하는 뱃치식 기판 처리 장치를 사용해서 막을 형성하는 예에 대해서 설명하였다. 본 개시는 상술한 양태에 한정되지 않고, 예를 들어 한번에 1매 또는 수매의 기판을 처리하는 매엽식 기판 처리 장치를 사용해서 막을 형성하는 경우에도, 적합하게 적용할 수 있다. 또한, 상술한 양태에서는, 핫월형의 처리로를 갖는 기판 처리 장치를 사용해서 막을 형성하는 예에 대해서 설명하였다. 본 개시는 상술한 양태에 한정되지 않고, 콜드월형의 처리로를 갖는 기판 처리 장치를 사용해서 막을 형성하는 경우에도, 적합하게 적용할 수 있다.
이러한 기판 처리 장치를 사용하는 경우에도, 상술한 양태와 마찬가지의 처리 수순, 처리 조건에서 각 처리를 행할 수 있고, 상술한 양태와 마찬가지의 효과가 얻어진다.
상술한 양태는, 적절히 조합해서 사용할 수 있다. 이때의 처리 수순, 처리 조건은, 예를 들어 상술한 양태의 처리 수순, 처리 조건과 마찬가지로 할 수 있다.
[실시예]
샘플 1 내지 6으로서, 웨이퍼의 표면에 노출된 하지의 표면에, 상술한 양태의 처리 시퀀스에 의해 SiOC막을 형성하였다. 샘플 1 내지 6의 하지는, 이 순서대로, 실리콘 웨이퍼의 표면(단결정 Si), 아몰퍼스 카본막(a-C막), SiO막, 알루미늄 산화막(AlO막), SiN막, 티타늄 질화막(TiN막)으로 하였다. 각 스텝에서의 처리 조건은, 상술한 양태의 각 스텝에서의 처리 조건 범위 내의 소정의 조건이며, 각 샘플에서 동일한 조건으로 하였다.
그리고, 샘플 1 내지 6에서 형성된 SiOC막의 두께를 측정하였다. 도 7에, SiOC막의 두께의 측정 결과를 나타낸다. 도 7의 종축은, 하지의 표면에 형성된 SiOC막의 두께(Å)를 나타내고 있고, 횡축은, 샘플 1 내지 6을 이 순서대로 나타내고 있다.
도 7에 도시하는 바와 같이, SiO막을 하지로 하는 샘플 3에서의 SiOC막의 두께는, 다른 샘플에서의 SiOC막의 두께에 비하여, 훨씬 얇은 것을 알았다. 즉, 상술한 양태의 처리 시퀀스에 의하면, 웨이퍼의 표면에 노출되어 있는 복수 종류의 하지 중, SiO막 이외의 각종 하지(단결정 Si, a-C막, AlO막, SiN막, TiN막)의 표면에, SiOC막을 선택적으로 형성하는 것이 가능한 것을 알았다.

Claims (20)

  1. (a) 표면에 제1 하지와 제2 하지가 노출된 기판에 대하여, 탄화수소기 함유 가스를 공급하여, 상기 제1 하지의 표면을 탄화수소기로 종단시키도록 개질시키는 공정과,
    (b) 상기 제1 하지의 표면을 개질시킨 후의 상기 기판에 대하여, 산소 및 수소 함유 가스를 공급하여, 상기 제2 하지의 표면에 선택적으로 막을 형성하는 공정
    을 갖는 반도체 장치의 제조 방법.
  2. 제1항에 있어서, (b)에서는 또한, 상기 기판에 대하여 촉매를 공급하는, 반도체 장치의 제조 방법.
  3. 제1항에 있어서, (b)에서는 또한, 상기 기판에 대하여 실리콘 및 할로겐 함유 가스를 공급하는, 반도체 장치의 제조 방법.
  4. 제1항에 있어서, (b)에서는, 상기 기판에 대하여, 실리콘 및 할로겐 함유 가스와 촉매를 공급하는 공정과, 상기 기판에 대하여, 상기 산소 및 수소 함유 가스와 촉매를 공급하는 공정을 비동시에 행하는 사이클을 소정 횟수 행하는, 반도체 장치의 제조 방법.
  5. 제1항에 있어서, (b)에서의 상기 기판의 온도를, (a)에서의 상기 기판의 온도 이하로 하는, 반도체 장치의 제조 방법.
  6. 제1항에 있어서, (b)에서의 상기 기판의 온도를, (a)에서의 상기 기판의 온도보다도 낮게 하는, 반도체 장치의 제조 방법.
  7. 제5항에 있어서, (b)에서의 상기 기판의 온도를 높게 하도록 조정함으로써, 선택성을 높게 하도록 제어하는, 반도체 장치의 제조 방법.
  8. 제5항에 있어서, (b)에서의 상기 기판의 온도를 높게 하도록 조정함으로써, 막의 형성 레이트를 저하시키도록 제어하는, 반도체 장치의 제조 방법.
  9. 제1항에 있어서, (c) 상기 제2 하지의 표면에 선택적으로 막이 형성된 후의 상기 기판에 대하여, 산화제 또는 라디칼을 공급하여, 상기 제1 하지의 표면을 종단하는 탄화수소기를 제거하는 공정을 더 갖는, 반도체 장치의 제조 방법.
  10. 제1항에 있어서, (c) 상기 제2 하지의 표면에 선택적으로 막이 형성된 후의 상기 기판의 온도를, (b)에서의 상기 기판의 온도 이상으로 하여, 상기 제1 하지의 표면을 종단하는 탄화수소기를 제거하는 공정을 더 갖는, 반도체 장치의 제조 방법.
  11. 제1항에 있어서, (c) 상기 제2 하지의 표면에 선택적으로 막이 형성된 후의 상기 기판의 온도를, (b)에서의 상기 기판의 온도보다도 높게 하여, 상기 제1 하지의 표면을 종단하는 탄화수소기를 제거하는 공정을 더 갖는, 반도체 장치의 제조 방법.
  12. 제1항에 있어서, (a)를 행하기 전에, (d) 상기 제1 하지의 표면을 수산기로 종단시키는 공정을 더 갖는, 반도체 장치의 제조 방법.
  13. 제1항에 있어서, 상기 탄화수소기는, 알킬기를 포함하는, 반도체 장치의 제조 방법.
  14. 제1항에 있어서, 상기 탄화수소기는, 알킬실릴기를 포함하는, 반도체 장치의 제조 방법.
  15. 제1항에 있어서, 상기 탄화수소기 함유 가스는 또한, 아미노기를 포함하는, 반도체 장치의 제조 방법.
  16. 제1항에 있어서, 상기 산소 및 수소 함유 가스는, H2O 가스인, 반도체 장치의 제조 방법.
  17. 제1항에 있어서, 상기 제1 하지는 산화막이며, 상기 제2 하지는 산화막 이외의 막인, 반도체 장치의 제조 방법.
  18. 제1항에 있어서, (a) 및 (b)를 논 플라스마의 분위기 하에서 행하는, 반도체 장치의 제조 방법.
  19. 기판이 처리되는 처리실과,
    상기 처리실 내의 기판에 대하여 탄화수소기 함유 가스를 공급하는 탄화수소기 함유 가스 공급계와,
    상기 처리실 내의 기판에 대하여 산소 및 수소 함유 가스를 공급하는 산소 및 수소 함유 가스 공급계와,
    상기 처리실 내의 기판의 온도를 조정하는 온도 조정기와,
    상기 처리실 내에서, (a) 표면에 제1 하지와 제2 하지가 노출된 기판에 대하여, 상기 탄화수소기 함유 가스를 공급하여, 상기 제1 하지의 표면을 탄화수소기로 종단시키도록 개질시키는 처리와, (b) 상기 제1 하지의 표면을 개질시킨 후의 상기 기판에 대하여, 상기 산소 및 수소 함유 가스를 공급하여, 상기 제2 하지의 표면에 선택적으로 막을 형성하는 처리를 행하게 하도록, 상기 탄화수소기 함유 가스 공급계, 상기 산소 및 수소 함유 가스 공급계, 및 상기 온도 조정기를 제어하는 것이 가능하도록 구성되는 제어부
    를 갖는 기판 처리 장치.
  20. 기판 처리 장치의 처리실 내에서,
    (a) 표면에 제1 하지와 제2 하지가 노출된 기판에 대하여, 탄화수소기 함유 가스를 공급하여, 상기 제1 하지의 표면을 탄화수소기로 종단시키도록 개질시키는 수순과,
    (b) 상기 제1 하지의 표면을 개질시킨 후의 상기 기판에 대하여, 산소 및 수소 함유 가스를 공급하여, 상기 제2 하지의 표면에 선택적으로 막을 형성하는 수순
    을 컴퓨터에 의해 상기 기판 처리 장치에 실행시키는, 컴퓨터 판독 가능한 기록 매체에 기록된 프로그램.
KR1020200182802A 2019-12-27 2020-12-24 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램 KR102642772B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020240027752A KR20240032776A (ko) 2019-12-27 2024-02-27 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2019-237905 2019-12-27
JP2019237905A JP7227122B2 (ja) 2019-12-27 2019-12-27 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020240027752A Division KR20240032776A (ko) 2019-12-27 2024-02-27 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램

Publications (2)

Publication Number Publication Date
KR20210084302A true KR20210084302A (ko) 2021-07-07
KR102642772B1 KR102642772B1 (ko) 2024-03-05

Family

ID=76508112

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020200182802A KR102642772B1 (ko) 2019-12-27 2020-12-24 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램
KR1020240027752A KR20240032776A (ko) 2019-12-27 2024-02-27 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020240027752A KR20240032776A (ko) 2019-12-27 2024-02-27 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램

Country Status (6)

Country Link
US (2) US11848203B2 (ko)
JP (2) JP7227122B2 (ko)
KR (2) KR102642772B1 (ko)
CN (1) CN113053727B (ko)
SG (1) SG10202013019QA (ko)
TW (2) TWI786471B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7227122B2 (ja) 2019-12-27 2023-02-21 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7374961B2 (ja) * 2021-07-27 2023-11-07 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
JP7329021B2 (ja) * 2021-09-14 2023-08-17 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理システム、およびプログラム
TWI848356B (zh) * 2021-09-27 2024-07-11 日商國際電氣股份有限公司 基板處理方法、半導體裝置之製造方法、基板處理裝置及程式
JP7426978B2 (ja) * 2021-12-08 2024-02-02 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7315744B1 (ja) 2022-03-14 2023-07-26 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP2024042235A (ja) 2022-09-15 2024-03-28 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP2024047208A (ja) 2022-09-26 2024-04-05 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理システム、およびプログラム
JP2024047456A (ja) 2022-09-26 2024-04-05 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理システム、およびプログラム

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013243193A (ja) 2012-05-18 2013-12-05 Hitachi Kokusai Electric Inc 半導体装置の製造方法
KR20150029517A (ko) * 2013-09-09 2015-03-18 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
KR20180006864A (ko) * 2016-07-11 2018-01-19 도쿄엘렉트론가부시키가이샤 주기적 처리를 사용하는 선택적 막 퇴적을 위한 방법 및 장치
KR20180103018A (ko) * 2017-03-08 2018-09-18 램 리써치 코포레이션 촉매 제어를 사용한 실리콘 옥사이드 상의 실리콘 나이트라이드의 선택적 증착
KR20190013428A (ko) * 2017-02-01 2019-02-11 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR20190058342A (ko) * 2017-11-20 2019-05-29 도쿄엘렉트론가부시키가이샤 완전히 자기 정렬된 비아를 형성하기 위한 선택적 퇴적 방법
KR20190101508A (ko) * 2017-01-24 2019-08-30 어플라이드 머티어리얼스, 인코포레이티드 유전체 막들의 선택적 증착을 위한 방법 및 장치
KR20210020139A (ko) * 2018-07-17 2021-02-23 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 장치, 기록매체, 및 프로그램

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5194530A (en) * 1991-04-15 1993-03-16 Shell Oil Company Termination of anionic polymerization using hydrocarbon terminating agents
JP3761918B2 (ja) 1994-09-13 2006-03-29 株式会社東芝 半導体装置の製造方法
JP2988455B2 (ja) 1997-10-15 1999-12-13 日本電気株式会社 プラズマエッチング方法
US6870011B2 (en) * 2001-01-24 2005-03-22 Arizona Chemical Company Hydrocarbon-terminated polyether-polyamide block copolymers and uses thereof
US7351606B2 (en) * 2004-06-24 2008-04-01 Palo Alto Research Center Incorporated Method for forming a bottom gate thin film transistor using a blend solution to form a semiconducting layer and an insulating layer
US7902080B2 (en) 2006-05-30 2011-03-08 Applied Materials, Inc. Deposition-plasma cure cycle process to enhance film quality of silicon dioxide
EP2036120A4 (en) 2006-05-30 2012-02-08 Applied Materials Inc NOVEL PLASMA CURING AND PLASMA CURING PROCESS TO ENHANCE THE QUALITY OF SILICON DIOXIDE FILM
US20080213479A1 (en) 2007-02-16 2008-09-04 Tokyo Electron Limited SiCN film formation method and apparatus
JP4924437B2 (ja) 2007-02-16 2012-04-25 東京エレクトロン株式会社 成膜方法及び成膜装置
JP6415808B2 (ja) 2012-12-13 2018-10-31 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP5864637B2 (ja) * 2013-03-19 2016-02-17 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラム及び記録媒体
JP6155063B2 (ja) 2013-03-19 2017-06-28 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及びプログラム
JP6242095B2 (ja) * 2013-06-28 2017-12-06 株式会社日立国際電気 クリーニング方法、半導体装置の製造方法、基板処理装置及びプログラム
JP6068661B2 (ja) * 2013-09-30 2017-01-25 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、基板処理システム及びプログラム
JP5886381B2 (ja) 2014-07-23 2016-03-16 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
JP6470060B2 (ja) 2015-01-30 2019-02-13 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
US9508545B2 (en) * 2015-02-09 2016-11-29 Applied Materials, Inc. Selectively lateral growth of silicon oxide thin film
JP6484478B2 (ja) 2015-03-25 2019-03-13 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
TWI717260B (zh) * 2015-05-01 2021-01-21 美商應用材料股份有限公司 使用表面封端化學性質的薄膜介電質之選擇性沉積
JP6803368B2 (ja) 2015-07-09 2020-12-23 レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード アルキルアミノ置換ハロカルボシラン前駆体
US20170051405A1 (en) * 2015-08-18 2017-02-23 Asm Ip Holding B.V. Method for forming sin or sicn film in trenches by peald
JP6457101B2 (ja) * 2015-09-17 2019-01-23 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
KR20180045040A (ko) 2015-09-19 2018-05-03 어플라이드 머티어리얼스, 인코포레이티드 하이드로실릴화 부동태화를 사용한 표면 선택적 원자 층 증착
US10283348B2 (en) 2016-01-20 2019-05-07 Versum Materials Us, Llc High temperature atomic layer deposition of silicon-containing films
JP6576277B2 (ja) * 2016-03-23 2019-09-18 東京エレクトロン株式会社 窒化膜の形成方法
JP2017222928A (ja) * 2016-05-31 2017-12-21 東京エレクトロン株式会社 表面処理による選択的堆積
JP6745887B2 (ja) 2016-09-23 2020-08-26 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6741780B2 (ja) 2016-11-11 2020-08-19 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
US11430656B2 (en) * 2016-11-29 2022-08-30 Asm Ip Holding B.V. Deposition of oxide thin films
US10176984B2 (en) * 2017-02-14 2019-01-08 Lam Research Corporation Selective deposition of silicon oxide
US10355111B2 (en) 2017-04-26 2019-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Deposition selectivity enhancement and manufacturing method thereof
US10157740B1 (en) * 2017-06-15 2018-12-18 Applied Materials, Inc. Selective deposition process utilizing polymer structure deactivation process
TWI762194B (zh) 2017-07-18 2022-04-21 美商應用材料股份有限公司 在金屬材料表面上沉積阻擋層的方法
US10985014B2 (en) * 2017-07-23 2021-04-20 Applied Materials, Inc. Methods for selective deposition on silicon-based dielectrics
KR102505902B1 (ko) * 2017-08-04 2023-03-06 마이크로머티어리얼즈 엘엘씨 개선된 금속 콘택 랜딩 구조
TWI772516B (zh) 2017-09-12 2022-08-01 美商應用材料股份有限公司 藉由化學蝕刻去除選擇性沉積缺陷
US11371136B2 (en) * 2017-09-19 2022-06-28 Applied Materials, Inc. Methods for selective deposition of dielectric on silicon oxide
US10892161B2 (en) * 2017-11-14 2021-01-12 Applied Materials, Inc. Enhanced selective deposition process
JP6980106B2 (ja) 2018-05-28 2021-12-15 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、プログラム及び基板処理方法
CN112424916B (zh) 2018-07-17 2024-06-21 株式会社国际电气 半导体装置的制造方法、基板处理装置和记录介质
US11572620B2 (en) * 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
JP6860605B2 (ja) * 2019-03-18 2021-04-14 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP6960953B2 (ja) * 2019-03-20 2021-11-05 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
JP6953480B2 (ja) * 2019-07-31 2021-10-27 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP7227122B2 (ja) 2019-12-27 2023-02-21 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7072012B2 (ja) * 2020-02-27 2022-05-19 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、及びプログラム
JP7254044B2 (ja) * 2020-03-25 2023-04-07 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013243193A (ja) 2012-05-18 2013-12-05 Hitachi Kokusai Electric Inc 半導体装置の製造方法
KR20150029517A (ko) * 2013-09-09 2015-03-18 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
KR20180006864A (ko) * 2016-07-11 2018-01-19 도쿄엘렉트론가부시키가이샤 주기적 처리를 사용하는 선택적 막 퇴적을 위한 방법 및 장치
KR20190101508A (ko) * 2017-01-24 2019-08-30 어플라이드 머티어리얼스, 인코포레이티드 유전체 막들의 선택적 증착을 위한 방법 및 장치
KR20190013428A (ko) * 2017-02-01 2019-02-11 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR20180103018A (ko) * 2017-03-08 2018-09-18 램 리써치 코포레이션 촉매 제어를 사용한 실리콘 옥사이드 상의 실리콘 나이트라이드의 선택적 증착
KR20190058342A (ko) * 2017-11-20 2019-05-29 도쿄엘렉트론가부시키가이샤 완전히 자기 정렬된 비아를 형성하기 위한 선택적 퇴적 방법
KR20210020139A (ko) * 2018-07-17 2021-02-23 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 장치, 기록매체, 및 프로그램

Also Published As

Publication number Publication date
KR20240032776A (ko) 2024-03-12
TW202311550A (zh) 2023-03-16
JP2023054057A (ja) 2023-04-13
TWI786471B (zh) 2022-12-11
TW202138603A (zh) 2021-10-16
SG10202013019QA (en) 2021-07-29
JP7227122B2 (ja) 2023-02-21
JP7561896B2 (ja) 2024-10-04
KR102642772B1 (ko) 2024-03-05
US20210202245A1 (en) 2021-07-01
US11848203B2 (en) 2023-12-19
CN113053727B (zh) 2024-04-12
JP2021106242A (ja) 2021-07-26
CN113053727A (zh) 2021-06-29
US20240071752A1 (en) 2024-02-29

Similar Documents

Publication Publication Date Title
JP7561896B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7254044B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
US20230343580A1 (en) Method of processing substrate, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
KR102450410B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치, 및 프로그램
US20230183864A1 (en) Method of processing substrate, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US20240170280A1 (en) Processing method, method of manufacturing semiconductor device, processing apparatus, and recording medium
US20230058808A1 (en) Method of processing substrate, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US20230175116A1 (en) Method of processing substrate, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant