JP7072012B2 - 基板処理方法、半導体装置の製造方法、基板処理装置、及びプログラム - Google Patents
基板処理方法、半導体装置の製造方法、基板処理装置、及びプログラム Download PDFInfo
- Publication number
- JP7072012B2 JP7072012B2 JP2020032129A JP2020032129A JP7072012B2 JP 7072012 B2 JP7072012 B2 JP 7072012B2 JP 2020032129 A JP2020032129 A JP 2020032129A JP 2020032129 A JP2020032129 A JP 2020032129A JP 7072012 B2 JP7072012 B2 JP 7072012B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- gas
- film
- base
- containing gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
- H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/04—Coating on selected surface areas, e.g. using masks
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/34—Nitrides
- C23C16/345—Silicon nitride
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
- C23C16/45523—Pulsed gas flow or change of composition over time
- C23C16/45525—Atomic layer deposition [ALD]
- C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
- C23C16/45534—Use of auxiliary reactants other than used for contributing to the composition of the main film, e.g. catalysts, activators or scavengers
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/56—After-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
- H01L21/67069—Apparatus for fluid treatment for etching for drying etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
- H01L21/67109—Apparatus for thermal treatment mainly by convection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
- H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
- H01L21/67178—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers vertical arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
- H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
しかしながら、この場合、選択成長を所定時間継続して行うと、選択破れが生じ、膜を成長させたくない下地の表面上に膜が成長することがある。選択破れが生じた場合、上記の膜をエッチングし、膜を成長させたくない下地の表面を露出させ、その後、再度、膜を成長させたくない下地の表面を改質させる必要がある。結果として、処理時間が長くなり、スループットが低下することで、生産性が低下する場合がある。
本開示は、選択成長における生産性を向上させることができる技術を提供することを目的とする。
(a)表面に第1下地と第2下地とが露出した基板に対して、改質ガスを供給することで、前記第1下地の表面を改質させる工程と、
(b)(a)を行った後の前記基板に対して、成膜ガスを供給することで、前記第2下地の表面上に選択的に第1膜を形成する工程と、
(c)(b)を行った後、前記第1下地の表面上に前記第1膜が形成された後の前記基板に対して、フッ素含有ガスを供給することで、前記第1下地の表面上に形成された前記第1膜をエッチングして前記第1下地の表面を露出させ、前記第1下地の表面を再度改質させる工程と、
(d)(c)を行った後の前記基板に対して、成膜ガスを供給することで、前記第2下地の表面上に形成された前記第1膜上に、選択的に第2膜を形成する工程と、
を行う技術が提供される。
以下、本開示の一態様について、図1~図4、及び図5(a)~(i)を参照しながら説明する。
図1に示すように、処理炉202は加熱機構(温度調整部)としてのヒータ207を有する。ヒータ207は円筒形状であり、保持板に支持されることにより垂直に据え付けられている。ヒータ207は、ガスを熱で活性化(励起)させる活性化機構(励起部)としても機能する。
上述の基板処理装置を用い、半導体装置の製造工程の一工程として、基板としてのウエハ200の表面に露出した複数種類の下地のうち特定の下地の表面上に選択的に膜を成長させて形成する選択成長(選択成膜)の処理シーケンス例について、図1~図4、及び、図5(a)~図5(h)を用いて説明する。以下の説明において、基板処理装置を構成する各部の動作はコントローラ121により制御される。
(a)表面に第1下地としての下地200aと第2下地としての下地200bとが露出したウエハ200に対して、改質ガスとしてSi含有ガスであるASガスとF含有ガスとを供給することで、下地200aの表面を改質させる工程(ステップA)と、
(b)(a)を行った後のウエハ200に対して、成膜ガスとして原料ガスと反応ガスとを供給することで、下地200bの表面上に選択的に(すなわち優先的に)第1膜としてシリコン窒化膜(SiN膜)を形成する工程(ステップB)と、
(c)(b)を行った後、下地200aの表面上に第1膜(SiN膜)が形成された後のウエハ200に対して、F含有ガスを供給することで、下地200aの表面上に形成された第1膜(SiN膜)をエッチングして下地200aの表面を露出させ、下地200aの表面を再度改質させる工程(ステップC)と、
(d)(c)を行った後のウエハ200に対して、成膜ガスとして原料ガスと反応ガスとを供給することで、下地200bの表面上に形成された第1膜(SiN膜)上に、選択的に第2膜としてSiN膜を形成する工程(ステップD)と、
を行う。
複数枚のウエハ200がボート217に装填(ウエハチャージ)されると、シャッタ開閉機構115sによりシャッタ219sが移動させられて、マニホールド209の下端開口が開放される(シャッタオープン)。その後、図1に示すように、複数枚のウエハ200を支持したボート217は、ボートエレベータ115によって持ち上げられて処理室201内へ搬入(ボートロード)される。この状態で、シールキャップ219は、Oリング220bを介してマニホールド209の下端をシールした状態となる。
ここでは一例として、酸素(O)含有膜(すなわち酸化膜)としてのSiO膜を含む下地200aと、O非含有膜(すなわち非酸化膜)である窒化膜としてのSiN膜を含む下地200bと、が予め露出した状態となっている。下地200aは全域(全面)にわたり水酸基(OH)終端された表面を有している。下地200bは多くの領域がOH終端されていない表面、すなわち、一部の領域がOH終端された表面を有している。
処理室201内へのボート217の搬入が終了した後、処理室201内、すなわち、ウエハ200が存在する空間が所望の圧力(真空度)となるように、真空ポンプ246によって真空排気(減圧排気)される。この際、処理室201内の圧力は圧力センサ245で測定され、この測定された圧力情報に基づきAPCバルブ244がフィードバック制御される。また、処理室201内のウエハ200が所望の処理温度となるように、ヒータ207によって加熱される。この際、処理室201内が所望の温度分布となるように、温度センサ263が検出した温度情報に基づきヒータ207への通電具合がフィードバック制御される。また、回転機構267によるウエハ200の回転を開始する。処理室201内の排気、ウエハ200の加熱及び回転は、いずれも、少なくともウエハ200に対する処理が終了するまでの間は継続して行われる。
その後、次のステップA~Dを順次実行する。
このステップでは、表面に下地200aと下地200bとが露出したウエハ200に対して、改質ガスとしてASガスとF含有ガスとをこの順に供給することで、下地200aの表面を改質させる。ステップAでは、ウエハ200に対してASガスを供給するステップA1と、ウエハ200に対してF含有ガスを供給するステップA2とを、この順に行う。以下、ステップA1及びステップA2について詳細に説明する。
ステップA1では、処理室201内のウエハ200、すなわち、表面に下地200aと下地200bとが露出したウエハ200に対してSi含有ガスとしてASガスを供給することで、ASガスに含まれるSiを下地200aの表面に吸着させる。
ASガス供給流量:1~2000sccm、好ましくは1~500sccm
ASガス供給時間:1秒~60分
不活性ガス供給流量(ガス供給管毎):0~10000sccm
処理温度:室温(25℃)~600℃、好ましくは室温~450℃
処理圧力:1~2000Pa、好ましくは1~1000Pa
が例示される。ここで述べた条件は、処理室201内においてASガスが気相分解(熱分解)しない条件である。
ここで、Rは水素原子または炭化水素基を表し、NR2は、1つのN原子に、1つ以上のC原子を含む炭化水素基が1つ又は2つ配位したアミノ基(NH2で表されるアミノ基のHの一方又は両方を1つ以上のC原子を含む炭化水素基で置換したもの)を表している。アミノ基の一部を構成する炭化水素基が1つのNに2つ配位している場合は、その2つが同一の炭化水素基であってもよいし、異なる炭化水素基であってもよい。また、炭化水素基は、アルキル基のように単結合を含んでいてもよく、二重結合や三重結合等の不飽和結合を含んでいてもよい。また、アミノ基は環状構造を有していてもよい。アミノ基は、SiH3(NR2)分子の中心原子であるSiに結合していることから、このアミノ基を、リガンド(配位子)又はアミノリガンドともいう。
ステップA2では、ウエハ200に対して、F含有ガスを供給することで、F含有ガスと下地200aの表面に吸着させたSiとを反応させて、ウエハ200の表面をフッ素終端(F終端)させるように改質させる。
具体的には、バルブ243bを開き、ガス供給管232b内へF含有ガスを流す。F含有ガスは、MFC241bにより流量調整され、ノズル249bを介して処理室201内へ供給され、排気口231aより排気される。このとき、ウエハ200に対してF含有ガスが供給される(F含有ガス供給)。
このとき、バルブ243d,243fを開き、ノズル249a,249cのそれぞれを介して処理室201内へ不活性ガスを供給してもよい。不活性ガスの供給は不実施としてもよい。
F含有ガス供給流量:1~2000sccm、好ましくは1~500sccm
F含有ガス供給時間:1秒~60分
処理温度:室温~550℃、好ましくは室温~450℃
が例示される。他の条件は、ステップA1における処理条件と同様とする。ここで述べた条件は、下地200aの表面をエッチングしない条件であり、また、後述するように下地200aの表面が改質(F終端)される条件である。
改質後の下地200aは、F終端(又はSiF終端)された表面を有することとなる。なお、改質後の下地200aの最表面に存在する原子に着目した場合、下地200aはF終端された表面を有するということができる。また、改質後の下地200aの最表面に存在する原子と、その原子に結合している原子と、に着目した場合、下地200aはSiF終端された表面を有するということができる。本明細書では、便宜上、主に前者の呼び方を用いることとする。下地200aの表面がF終端されることにより、下地200aの表面では、後述するステップBにおいて成膜反応が進行しなくなる。正確には、成膜反応が生じるまでの時間、すなわち、インキュベーションタイムを長期化することが可能となる。
なお、下地200aの表面にASガスに含まれていた有機成分が残留していた場合は、下地200aの表面に吸着させたSiとF含有ガスとが反応する際に、下地200aの表面から、その有機成分が除去されることとなる。
このような選択的(すなわち優先的)な改質が可能となるのは、ステップA1を実施した後、下地200bの表面の多くの領域にSiが吸着していないのに対し、下地200aの表面の全域にSiが吸着しているためである。下地200bの表面の多くの領域では、Siが吸着していないことからSiとF含有ガスとの反応が進行せず、結果として、その多くの領域にはF終端が形成されない。ただし、上述のように、下地200bの表面の一部の領域にSiが吸着していることもあり、その場合、その一部の領域にF終端が形成されることもある。これに対し、下地200aの表面では、その表面の全域において、表面に吸着しているSiとF含有ガスとが反応し、F含有ラジカルが生成され、このラジカルの作用によって、その表面の全域に非常に安定なF終端(すなわちSiとFとが反応することによって得られるSiF終端)が形成される。
F含有ラジカルとしては、F、SiF、SiF2、SiF3、SiHF、SiH2F、SiHF2等が挙げられる。
このステップでは、ステップAを行った後のウエハ200に対して成膜ガスとして原料ガスと反応ガスとを供給することで、下地200bの表面上に選択的にSiN膜を形成する。ステップBでは、ウエハ200に対して原料ガスを供給するステップB1と、ウエハ200に対して反応ガスを供給するステップB2とを順次実行する。
ステップB1では、処理室201内のウエハ200、すなわち、下地200a,200bのうち下地200aの表面を選択的に改質させた後のウエハ200に対して原料ガスを供給する。
原料ガス供給流量:1~2000sccm、好ましくは10~1000sccm
原料ガス供給時間:1~180秒、好ましくは10~120秒
処理温度:350~600℃、好ましくは400~550℃
処理圧力:1~2000Pa、好ましくは10~1333Pa
が例示される。他の処理条件は、ステップA1における処理条件と同様とする。
ステップB2では、処理室201内のウエハ200、すなわち、下地200b上に形成されたSi含有層に対して反応ガスを供給する。
反応ガス供給流量:10~10000sccm
反応ガス供給時間:1~60秒、好ましくは5~50秒
処理圧力:1~4000Pa、好ましくは1~1333Pa
が例示される。他の処理条件は、ステップA1における処理条件と同様とする。
上述したステップB1,B2を非同時に、すなわち、同期させることなく行うサイクルを所定回数(m回、mは1以上の整数)行うことにより、図5(d)に示すように、ウエハ200の表面に露出した下地200a,200bのうち下地200bの表面上にSiN膜を選択的に形成することができる。上述のサイクルは、複数回繰り返すのが好ましい。すなわち、1サイクルあたりに形成されるSiN層の厚さを所望の膜厚よりも薄くし、SiN層を積層することで形成される膜の膜厚が所望の膜厚になるまで、上述のサイクルを複数回繰り返すのが好ましい。
このステップでは、ステップBを行った後、下地200aの表面上にSiN膜が形成された後のウエハ200に対して、F含有ガスを供給することで、下地200aの表面上に形成されたSiN膜をエッチングして下地200aの表面を露出させ、下地200aの表面を再度改質させる。
F含有ガス供給流量:1~2000sccm、好ましくは1~500sccm
F含有ガス供給時間:5~60分
処理温度:室温~550℃、好ましくは室温~450℃
が例示される。他の条件は、ステップA1における処理条件と同様とする。ここで述べた条件は、下地200aの表面に形成されたSiN膜をエッチングすることができる条件であり、下地200aの表面をエッチングしない条件であり、下地200aの表面が改質(F終端)される条件である。
このステップでは、ステップCを行った後のウエハ200に対して、成膜ガスとして原料ガスと反応ガスとを供給することで、下地200bの表面上に形成されたSiN膜上に、選択的にSiN膜を形成する。ステップDでは、ウエハ200に対して原料ガスを供給するステップD1と、ウエハ200に対して反応ガスを供給するステップD2と、を順次実行する。
このステップでは、処理室201内のウエハ200、すなわち、下地200aの表面を再度改質させた後のウエハ200に対して原料ガスを供給する。ステップD1における処理手順、処理条件は、ステップB1における処理手順、処理条件と同様とすることができる。
このステップでは、処理室201内のウエハ200、すなわち、下地200bの表面上におけるSiN膜上に形成されたSi含有層に対して反応ガスを供給する。ステップD2における処理手順、処理条件は、ステップB2における処理手順、処理条件と同様とすることができる。
なお、下地200aの表面が、本ステップを実施する際も窒化(NH終端)されることなくF終端されたまま安定的に維持されることはステップB2と同様である。
上述したステップD1、D2を非同時に、すなわち、同期させることなく行うサイクルを所定回数(n回、nは1以上の整数)行うことにより、図5(h)に示すように、ウエハ200の表面に露出した下地200a、200bのうち下地200bの表面上に形成されたSiN膜上にSiN膜を選択的に形成することができる。上述のサイクルを、複数回繰り返すことが好ましいことはステップBと同様である。
下地200b上へのSiN膜の選択的な形成が完了した後、ノズル249a~249cのそれぞれからパージガスとして不活性ガスを処理室201内へ供給し、排気口231aより排気する。これにより、処理室201内がパージされ、処理室201内に残留するガスや反応副生成物が処理室201内から除去される(アフターパージ)。その後、処理室201内の雰囲気が不活性ガスに置換され(不活性ガス置換)、処理室201内の圧力が常圧に復帰される(大気圧復帰)。
処理室201内の圧力が常圧に復帰された後、ボートエレベータ115によりシールキャップ219が下降され、マニホールド209の下端が開口される。そして、処理済のウエハ200が、ボート217に支持された状態でマニホールド209の下端から反応管203の外部に搬出(ボートアンロード)される。ボートアンロードの後は、シャッタ219sが移動させられ、マニホールド209の下端開口がOリング220cを介してシャッタ219sによりシールされる(シャッタクローズ)。処理済のウエハ200は、反応管203の外部に搬出された後、ボート217より取り出される(ウエハディスチャージ)。
本態様によれば、以下に示す1つ又は複数の効果が得られる。
以上、本開示の態様を具体的に説明した。しかしながら、本開示は上述の態様に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
AASガス供給流量:1~3000sccm、好ましくは1~500sccm
AASガス供給時間:1秒~120分、好ましくは30秒~60分
不活性ガス供給流量(ガス供給管毎):0~20000sccm
処理温度:室温(25℃)~500℃、好ましくは室温~250℃
処理圧力:5~1000Pa
が例示される。
以下、好ましい態様について付記する。
本開示の一態様によれば、
(a)表面に第1下地と第2下地とが露出した基板に対して、改質ガスを供給することで、前記第1下地の表面を改質させる工程と、
(b)(a)を行った後の前記基板に対して、成膜ガスを供給することで、前記第2下地の表面上に選択的に第1膜を形成する工程と、
(c)(b)を行った後、前記第1下地の表面上に前記第1膜が形成された後の前記基板に対して、フッ素含有ガスを供給することで、前記第1下地の表面上に形成された前記第1膜をエッチングして前記第1下地の表面を露出させ、前記第1下地の表面を再度改質させる工程と、
(d)(c)を行った後の前記基板に対して、成膜ガスを供給することで、前記第2下地の表面上に形成された前記第1膜上に、選択的に第2膜を形成する工程と、
を有する半導体装置の製造方法、又は、基板処理方法が提供される。
付記1に記載の方法であって、
(c)において、前記第1膜のエッチングと、前記第1下地の表面の再度の改質とを、同一の処理条件下で行う。
付記1又は2に記載の方法であって、
(c)において、前記第1膜のエッチングと、前記第1下地の表面の再度の改質とを、前記第1下地の表面をエッチングしない処理条件下で行う。
付記1~3のいずれか1項に記載の方法であって、
(c)において、前記第1下地の表面を、フッ素終端させるように改質させる。
付記1~4のいずれか1項に記載の方法であって、
前記改質ガスは、フッ素含有ガスを含む。
付記5に記載の方法であって、
(a)において、前記第1下地の表面を、フッ素終端させるように改質させる。
付記1~4のいずれか1項に記載の方法であって、
前記改質ガスは、シリコン含有ガス及びフッ素含有ガスを含む。
付記7に記載の方法であって、
(a)は、
(a1)前記基板に対して、前記シリコン含有ガスを供給することで、前記シリコン含有ガスに含まれるシリコンを前記第1下地の表面に吸着させる工程と、
(a2)前記基板に対して、前記フッ素含有ガスを供給することで、前記フッ素含有ガスと前記第1下地の表面に吸着させたシリコンとを反応させて、前記基板の表面をフッ素終端させるように改質させる工程と、
を有する。
付記1~4のいずれか1項に記載の方法であって、
前記改質ガスは、炭化水素基含有ガスを含む。
付記9に記載の方法であって、
前記改質ガスは、炭化水素基及びアミノ基含有ガスを含む。
付記9又は10に記載の方法であって、
(a)では、前記第1下地の表面を、炭化水素基で終端させるように改質させる。
付記1~11のいずれか1項に記載の方法であって、
前記第1下地は酸素含有膜(酸化膜)を含み、前記第2下地は酸素非含有膜(非酸化膜)を含む。
付記1~12のいずれか1項に記載の方法であって、
前記第1下地は酸化膜を含み、前記第2下地は窒化膜を含む。
付記1~13のいずれか1項に記載の方法であって、
前記第1下地はシリコン及び酸素を含有する膜を含み、前記第2下地はシリコン及び窒素を含有する膜を含む。
付記1~14のいずれか1項に記載の方法であって、好ましくは、
(a)、(b)、(c)、及び(d)をノンプラズマの雰囲気下で行う。
付記1~15のいずれか1項に記載の方法であって、好ましくは、
(c)において、前記第1下地の表面を、フッ素終端させるように改質させ、
更に、(e)前記第2下地の表面上に前記第1膜と前記第2膜とを形成した後の前記基板の表面に、フッ素と反応する物質を接触させることで、前記第1下地の表面に形成されたフッ素終端を消滅させる工程を有する。
付記16に記載の方法であって、好ましくは、
前記フッ素と反応する物質はH2Oを含む。
本開示の他の態様によれば、
基板が処理される処理室と、
前記処理室内の基板に対して改質ガスを供給する改質ガス供給系と、
前記処理室内の基板に対して成膜ガスを供給する成膜ガス供給系と、
前記処理室内の基板に対してフッ素含有ガスを供給するフッ素含有ガス供給系と、
前記処理室内において、付記1の各処理(各工程)を実行させるように、前記改質ガス供給系、前記成膜ガス供給系、及び前記フッ素含有ガス供給系を制御することが可能なよう構成される制御部と、
を有する基板処理装置が提供される。
本開示のさらに他の態様によれば、
基板処理装置の処理室内において、付記1の各手順(各工程)をコンピュータによって前記基板処理装置に実行させるプログラム、又は、前記プログラムを記録したコンピュータ読み取り可能な記録媒体が提供される。
200a 第1下地
200b 第2下地
Claims (20)
- (a)表面に第1下地と第2下地とを有する基板に対して、シリコン含有ガスおよびフッ素含有ガス、または、炭化水素基含有ガスを含む改質ガスを供給することで、前記第1下地の表面を改質させる工程と、
(b)(a)を行った後の前記基板に対して、成膜ガスを供給することで、前記第2下地の表面上に第1膜を形成する工程と、
(c)(b)を行った後、前記第1下地の表面上に前記第1膜が形成された後の前記基板に対して、フッ素含有ガスを供給することで、前記第1下地の表面上に形成された前記第1膜をエッチングして、前記第1下地の表面を再度改質させる工程と、
(d)(c)を行った後の前記基板に対して、成膜ガスを供給することで、前記第2下地の表面上に形成された前記第1膜上に、第2膜を形成する工程と、
を有する基板処理方法。 - (c)において、前記第1膜のエッチングと、前記第1下地の表面の再度の改質とを、同一の処理条件下で行う請求項1に記載の基板処理方法。
- (c)において、前記第1膜のエッチングと、前記第1下地の表面の再度の改質とを、前記第1下地の表面をエッチングしない処理条件下で行う請求項1又は2に記載の基板処理方法。
- (c)において、前記第1下地の表面を、フッ素終端させるように改質させる請求項1~3のいずれか1項に記載の基板処理方法。
- (a)において、前記第1下地の表面を、フッ素終端させるように改質させる請求項1~4のいずれか1項に記載の基板処理方法。
- (a)は、
(a1)前記基板に対して、前記シリコン含有ガスを供給することで、前記シリコン含有ガスに含まれるシリコンを前記第1下地の表面に吸着させる工程と、
(a2)前記基板に対して、前記フッ素含有ガスを供給することで、前記フッ素含有ガスと前記第1下地の表面に吸着させたシリコンとを反応させて、前記基板の表面をフッ素終端させるように改質させる工程と、
を有する請求項1~5のいずれか1項に記載の基板処理方法。 - 前記シリコン含有ガスは、シリコン及びアミノ基含有ガスである請求項1~6のいずれか1項に記載の基板処理方法。
- 前記シリコン含有ガスは、アミノシラン系ガスである請求項1~7のいずれか1項に記載の基板処理方法。
- 前記炭化水素基含有ガスは、炭化水素基及びアミノ基含有ガスである請求項1~4のいずれか1項に記載の基板処理方法。
- 前記炭化水素基含有ガスは、アルキルアミノシラン系ガスである請求項1~4のいずれか1項に記載の基板処理方法。
- (a)では、前記第1下地の表面を、炭化水素基で終端させるように改質させる請求項1~4、9、10のいずれか1項に記載の基板処理方法。
- 前記第1下地は酸素含有膜を含み、前記第2下地は酸素非含有膜を含む請求項1~11のいずれか1項に記載の基板処理方法。
- 前記第1下地は酸化膜を含み、前記第2下地は窒化膜を含む請求項1~12のいずれか1項に記載の基板処理方法。
- (a)、(b)、(c)、及び(d)をノンプラズマの雰囲気下で行う請求項1~13のいずれか1項に記載の基板処理方法。
- (c)において、前記第1下地の表面を、フッ素終端させるように改質させ、
(e)前記第2下地の表面上に前記第1膜と前記第2膜とを形成した後の前記基板の表面に、フッ素と反応する物質を接触させることで、前記第1下地の表面に形成されたフッ素終端を消滅させる工程を有する請求項1~14のいずれか1項に記載の基板処理方法。 - 前記フッ素と反応する物質は水分を含む請求項15に記載の半導体装置の製造方法。
- 前記フッ素と反応する物質はH 2 Oを含む請求項15に記載の半導体装置の製造方法。
- (a)表面に第1下地と第2下地とを有する基板に対して、シリコン含有ガスおよびフッ素含有ガス、または、炭化水素基含有ガスを含む改質ガスを供給することで、前記第1下地の表面を改質させる工程と、
(b)(a)を行った後の前記基板に対して、成膜ガスを供給することで、前記第2下地の表面上に第1膜を形成する工程と、
(c)(b)を行った後、前記第1下地の表面上に前記第1膜が形成された後の前記基板に対して、フッ素含有ガスを供給することで、前記第1下地の表面上に形成された前記第1膜をエッチングして、前記第1下地の表面を再度改質させる工程と、
(d)(c)を行った後の前記基板に対して、成膜ガスを供給することで、前記第2下地の表面上に形成された前記第1膜上に、第2膜を形成する工程と、
を有する半導体装置の製造方法。 - 基板が処理される処理室と、
前記処理室内の基板に対してシリコン含有ガスおよびフッ素含有ガス、または、炭化水素基含有ガスを含む改質ガスを供給する改質ガス供給系と、
前記処理室内の基板に対して成膜ガスを供給する成膜ガス供給系と、
前記処理室内の基板に対してフッ素含有ガスを供給するフッ素含有ガス供給系と、
前記処理室内において、(a)表面に第1下地と第2下地とを有する基板に対して、前記改質ガスを供給することで、前記第1下地の表面を改質させる処理と、(b)(a)を行った後の前記基板に対して、前記成膜ガスを供給することで、前記第2下地の表面上に第1膜を形成する処理と、(c)(b)を行った後、前記第1下地の表面上に前記第1膜が形成された後の前記基板に対して、前記フッ素含有ガスを供給することで、前記第1下地の表面上に形成された前記第1膜をエッチングして、前記第1下地の表面を再度改質させる処理と、(d)(c)を行った後の前記基板に対して、前記成膜ガスを供給することで、前記第2下地の表面上に形成された前記第1膜上に、第2膜を形成する処理と、を実行させるように、前記改質ガス供給系、前記成膜ガス供給系、及び前記フッ素含有ガス供給系を制御することが可能なよう構成される制御部と、
を有する基板処理装置。 - (a)表面に第1下地と第2下地とを有する基板に対して、シリコン含有ガスおよびフッ素含有ガス、または、炭化水素基含有ガスを含む改質ガスを供給することで、前記第1下地の表面を改質させる手順と、
(b)(a)を行った後の前記基板に対して、成膜ガスを供給することで、前記第2下地の表面上に第1膜を形成する手順と、
(c)(b)を行った後、前記第1下地の表面上に前記第1膜が形成された後の前記基板に対して、フッ素含有ガスを供給することで、前記第1下地の表面上に形成された前記第1膜をエッチングして、前記第1下地の表面を再度改質させる手順と、
(d)(c)を行った後の前記基板に対して、成膜ガスを供給することで、前記第2下地の表面上に形成された前記第1膜上に、第2膜を形成する手順と、
をコンピュータによって基板処理装置に実行させるプログラム。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020032129A JP7072012B2 (ja) | 2020-02-27 | 2020-02-27 | 基板処理方法、半導体装置の製造方法、基板処理装置、及びプログラム |
| CN202011596513.5A CN113314393B (zh) | 2020-02-27 | 2020-12-29 | 半导体器件的制造方法、衬底处理装置及记录介质 |
| TW110101023A TWI821626B (zh) | 2020-02-27 | 2021-01-12 | 基板處理方法、半導體裝置之製造方法、基板處理裝置及程式 |
| US17/185,320 US11923193B2 (en) | 2020-02-27 | 2021-02-25 | Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium |
| KR1020210025526A KR102559830B1 (ko) | 2020-02-27 | 2021-02-25 | 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램 |
| SG10202101966WA SG10202101966WA (en) | 2020-02-27 | 2021-02-26 | Method of manufacturing semiconductor device, substrate processing apparatus, and program |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020032129A JP7072012B2 (ja) | 2020-02-27 | 2020-02-27 | 基板処理方法、半導体装置の製造方法、基板処理装置、及びプログラム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021136349A JP2021136349A (ja) | 2021-09-13 |
| JP7072012B2 true JP7072012B2 (ja) | 2022-05-19 |
Family
ID=77370579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020032129A Active JP7072012B2 (ja) | 2020-02-27 | 2020-02-27 | 基板処理方法、半導体装置の製造方法、基板処理装置、及びプログラム |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US11923193B2 (ja) |
| JP (1) | JP7072012B2 (ja) |
| KR (1) | KR102559830B1 (ja) |
| CN (1) | CN113314393B (ja) |
| SG (1) | SG10202101966WA (ja) |
| TW (1) | TWI821626B (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021009838A1 (ja) * | 2019-07-16 | 2021-01-21 | 株式会社Kokusai Electric | 半導体装置の製造方法、基板処理装置、およびプログラム |
| JP7227122B2 (ja) * | 2019-12-27 | 2023-02-21 | 株式会社Kokusai Electric | 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム |
| JP7072012B2 (ja) | 2020-02-27 | 2022-05-19 | 株式会社Kokusai Electric | 基板処理方法、半導体装置の製造方法、基板処理装置、及びプログラム |
| TW202303687A (zh) * | 2021-03-25 | 2023-01-16 | 荷蘭商Asm Ip私人控股有限公司 | 基板處理方法 |
| JP7329021B2 (ja) * | 2021-09-14 | 2023-08-17 | 株式会社Kokusai Electric | 半導体装置の製造方法、基板処理方法、基板処理システム、およびプログラム |
| JP7385636B2 (ja) * | 2021-09-24 | 2023-11-22 | 株式会社Kokusai Electric | 基板処理方法、基板処理装置、半導体装置の製造方法およびプログラム |
| JP7443312B2 (ja) * | 2021-09-29 | 2024-03-05 | 株式会社Kokusai Electric | 半導体装置の製造方法、基板処理方法、プログラム、及び基板処理装置 |
| JP7426978B2 (ja) * | 2021-12-08 | 2024-02-02 | 株式会社Kokusai Electric | 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム |
| JP7315744B1 (ja) * | 2022-03-14 | 2023-07-26 | 株式会社Kokusai Electric | 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム |
| JP2023140107A (ja) | 2022-03-22 | 2023-10-04 | キオクシア株式会社 | 半導体装置およびその製造方法 |
| JP2023179001A (ja) * | 2022-06-07 | 2023-12-19 | 東京エレクトロン株式会社 | 基板処理方法及び基板処理装置 |
| JP7561795B2 (ja) * | 2022-06-17 | 2024-10-04 | 株式会社Kokusai Electric | 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム |
| JP7664203B2 (ja) * | 2022-09-15 | 2025-04-17 | 株式会社Kokusai Electric | 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム |
| JP2024047456A (ja) * | 2022-09-26 | 2024-04-05 | 株式会社Kokusai Electric | 基板処理方法、半導体装置の製造方法、基板処理システム、およびプログラム |
| WO2025089895A1 (ko) * | 2023-10-25 | 2025-05-01 | 에스케이스페셜티 주식회사 | 반도체 공정용 조성물 및 반도체 소자의 제조 방법 |
| JP2025104047A (ja) | 2023-12-27 | 2025-07-09 | 株式会社Kokusai Electric | 基板処理方法、半導体装置の製造方法、プログラム、および基板処理装置 |
| JP2025113559A (ja) | 2024-01-23 | 2025-08-04 | 株式会社Kokusai Electric | 基板処理方法、半導体装置の製造方法、プログラム、および基板処理装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018011057A (ja) | 2016-07-11 | 2018-01-18 | 東京エレクトロン株式会社 | 周期的処理を使用した選択的膜堆積のための方法及び装置 |
| WO2018140474A1 (en) | 2017-01-24 | 2018-08-02 | Applied Materials, Inc. | Method and apparatus for selective deposition of dielectric films |
| WO2019229785A1 (ja) | 2018-05-28 | 2019-12-05 | 株式会社Kokusai Electric | 半導体装置の製造方法、基板処理装置およびプログラム |
| WO2020016915A1 (ja) | 2018-07-17 | 2020-01-23 | 株式会社Kokusai Electric | 半導体装置の製造方法、基板処理装置およびプログラム |
Family Cites Families (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5194530A (en) | 1991-04-15 | 1993-03-16 | Shell Oil Company | Termination of anionic polymerization using hydrocarbon terminating agents |
| JP3761918B2 (ja) * | 1994-09-13 | 2006-03-29 | 株式会社東芝 | 半導体装置の製造方法 |
| JP2988455B2 (ja) | 1997-10-15 | 1999-12-13 | 日本電気株式会社 | プラズマエッチング方法 |
| US6870011B2 (en) | 2001-01-24 | 2005-03-22 | Arizona Chemical Company | Hydrocarbon-terminated polyether-polyamide block copolymers and uses thereof |
| US7351606B2 (en) | 2004-06-24 | 2008-04-01 | Palo Alto Research Center Incorporated | Method for forming a bottom gate thin film transistor using a blend solution to form a semiconducting layer and an insulating layer |
| EP2036120A4 (en) | 2006-05-30 | 2012-02-08 | Applied Materials Inc | Novel Deposition Plasmas Cure Process for Improving the Film Quality of Silicon Dioxide |
| US7902080B2 (en) | 2006-05-30 | 2011-03-08 | Applied Materials, Inc. | Deposition-plasma cure cycle process to enhance film quality of silicon dioxide |
| US20080213479A1 (en) | 2007-02-16 | 2008-09-04 | Tokyo Electron Limited | SiCN film formation method and apparatus |
| JP4924437B2 (ja) | 2007-02-16 | 2012-04-25 | 東京エレクトロン株式会社 | 成膜方法及び成膜装置 |
| JP2013243193A (ja) | 2012-05-18 | 2013-12-05 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法 |
| JP5864637B2 (ja) | 2013-03-19 | 2016-02-17 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置、プログラム及び記録媒体 |
| JP6155063B2 (ja) | 2013-03-19 | 2017-06-28 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置及びプログラム |
| JP5788448B2 (ja) | 2013-09-09 | 2015-09-30 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置及びプログラム |
| JP6470060B2 (ja) | 2015-01-30 | 2019-02-13 | 株式会社Kokusai Electric | 半導体装置の製造方法、基板処理装置およびプログラム |
| WO2017048911A1 (en) | 2015-09-19 | 2017-03-23 | Applied Materials, Inc. | Surface-selective atomic layer deposition using hydrosilylation passivation |
| JP6576277B2 (ja) | 2016-03-23 | 2019-09-18 | 東京エレクトロン株式会社 | 窒化膜の形成方法 |
| US10378105B2 (en) | 2016-05-31 | 2019-08-13 | Tokyo Electron Limited | Selective deposition with surface treatment |
| US10176984B2 (en) | 2017-02-14 | 2019-01-08 | Lam Research Corporation | Selective deposition of silicon oxide |
| US9911595B1 (en) * | 2017-03-17 | 2018-03-06 | Lam Research Corporation | Selective growth of silicon nitride |
| US10355111B2 (en) | 2017-04-26 | 2019-07-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Deposition selectivity enhancement and manufacturing method thereof |
| TWI762194B (zh) * | 2017-07-18 | 2022-04-21 | 美商應用材料股份有限公司 | 在金屬材料表面上沉積阻擋層的方法 |
| JP6886557B2 (ja) | 2017-08-04 | 2021-06-16 | マイクロマテリアルズ エルエルシー | 改善された金属コンタクトランディング構造 |
| TWI772516B (zh) | 2017-09-12 | 2022-08-01 | 美商應用材料股份有限公司 | 藉由化學蝕刻去除選擇性沉積缺陷 |
| KR102394352B1 (ko) * | 2017-10-06 | 2022-05-06 | 어플라이드 머티어리얼스, 인코포레이티드 | 금속 막들의 선택적 증착을 위한 방법들 및 전구체들 |
| US10847363B2 (en) | 2017-11-20 | 2020-11-24 | Tokyo Electron Limited | Method of selective deposition for forming fully self-aligned vias |
| SG11202100492RA (en) * | 2018-07-17 | 2021-03-30 | Kokusai Electric Corp | Method of manufacturing semiconductor device, substrate processing apparatus, and program |
| US11572620B2 (en) | 2018-11-06 | 2023-02-07 | Asm Ip Holding B.V. | Methods for selectively depositing an amorphous silicon film on a substrate |
| JP7072012B2 (ja) | 2020-02-27 | 2022-05-19 | 株式会社Kokusai Electric | 基板処理方法、半導体装置の製造方法、基板処理装置、及びプログラム |
| JP7254044B2 (ja) | 2020-03-25 | 2023-04-07 | 株式会社Kokusai Electric | 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム |
-
2020
- 2020-02-27 JP JP2020032129A patent/JP7072012B2/ja active Active
- 2020-12-29 CN CN202011596513.5A patent/CN113314393B/zh active Active
-
2021
- 2021-01-12 TW TW110101023A patent/TWI821626B/zh active
- 2021-02-25 US US17/185,320 patent/US11923193B2/en active Active
- 2021-02-25 KR KR1020210025526A patent/KR102559830B1/ko active Active
- 2021-02-26 SG SG10202101966WA patent/SG10202101966WA/en unknown
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018011057A (ja) | 2016-07-11 | 2018-01-18 | 東京エレクトロン株式会社 | 周期的処理を使用した選択的膜堆積のための方法及び装置 |
| WO2018140474A1 (en) | 2017-01-24 | 2018-08-02 | Applied Materials, Inc. | Method and apparatus for selective deposition of dielectric films |
| WO2019229785A1 (ja) | 2018-05-28 | 2019-12-05 | 株式会社Kokusai Electric | 半導体装置の製造方法、基板処理装置およびプログラム |
| WO2020016915A1 (ja) | 2018-07-17 | 2020-01-23 | 株式会社Kokusai Electric | 半導体装置の製造方法、基板処理装置およびプログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20210109465A (ko) | 2021-09-06 |
| TW202136558A (zh) | 2021-10-01 |
| US20210272803A1 (en) | 2021-09-02 |
| CN113314393A (zh) | 2021-08-27 |
| KR102559830B1 (ko) | 2023-07-27 |
| CN113314393B (zh) | 2024-07-05 |
| SG10202101966WA (en) | 2021-09-29 |
| TWI821626B (zh) | 2023-11-11 |
| JP2021136349A (ja) | 2021-09-13 |
| US11923193B2 (en) | 2024-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7072012B2 (ja) | 基板処理方法、半導体装置の製造方法、基板処理装置、及びプログラム | |
| JP7050985B2 (ja) | 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム | |
| KR102368311B1 (ko) | 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치, 및 프로그램 | |
| KR102345313B1 (ko) | 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 | |
| JP7254044B2 (ja) | 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム | |
| KR102829118B1 (ko) | 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 | |
| JP7186909B2 (ja) | 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム | |
| JP7135190B2 (ja) | 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム | |
| JP7305013B2 (ja) | 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210322 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220125 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220126 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220325 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220412 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220509 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7072012 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |