CN113053727A - 半导体器件的制造方法、衬底处理装置及记录介质 - Google Patents

半导体器件的制造方法、衬底处理装置及记录介质 Download PDF

Info

Publication number
CN113053727A
CN113053727A CN202011522199.6A CN202011522199A CN113053727A CN 113053727 A CN113053727 A CN 113053727A CN 202011522199 A CN202011522199 A CN 202011522199A CN 113053727 A CN113053727 A CN 113053727A
Authority
CN
China
Prior art keywords
substrate
gas
base
semiconductor device
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011522199.6A
Other languages
English (en)
Other versions
CN113053727B (zh
Inventor
早稻田崇之
中川崇
中谷公彦
出贝求
伊崎贵生
桥本良知
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Publication of CN113053727A publication Critical patent/CN113053727A/zh
Application granted granted Critical
Publication of CN113053727B publication Critical patent/CN113053727B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45534—Use of auxiliary reactants other than used for contributing to the composition of the main film, e.g. catalysts, activators or scavengers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02359—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the surface groups of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67178—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers vertical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明涉及半导体器件的制造方法、衬底处理装置及记录介质。能够提高选择生长中的选择性。半导体器件的制造方法具有下述工序：(a)向在表面露出第1基底和第2基底的衬底供给含烃基气体，将第1基底的表面以用烃基封端的方式进行改性的工序；和(b)向使第1基底的表面改性后的衬底供给含氧及氢气体，选择性地在第2基底的表面形成膜的工序。

Description

半导体器件的制造方法、衬底处理装置及记录介质
技术领域
本发明涉及半导体器件的制造方法、衬底处理装置及记录介质。
背景技术
作为半导体器件的制造工序的一个工序，有时选择性地在衬底的表面露出的多种基底中的特定的基底的表面生长并形成膜的处理(以下，也将该处理称为选择生长或选择成膜)(例如，参见专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开2013-243193号公报
发明内容
发明要解决的课题
本发明的目的在于提供能够提高上述选择生长中的选择性的技术。
用于解决课题的手段
本发明的一方案提供进行下述工序的技术：
(a)向在表面露出第1基底和第2基底的衬底供给含烃基气体，将所述第1基底的表面以用烃基封端的方式进行改性的工序；和
(b)向使所述第1基底的表面改性后的所述衬底供给含氧及氢气体，选择性地在所述第2基底的表面上形成膜的工序。
发明效果
根据本发明，能够提高上述选择生长中的选择性。
附图说明
图1是在本发明的一个方式中优选使用的衬底处理装置的纵型处理炉的概略构成图，是以纵剖视图示出处理炉202部分的图。
图2是在本发明的一个方式中优选使用的衬底处理装置的纵型处理炉的概略构成图，是以图1的A-A线剖视图示出处理炉202部分的图。
图3是在本发明的一个方式中优选使用的衬底处理装置的控制器121的概略构成图，是以框图示出控制器121的控制系统的图。
图4是示出本发明的一个方式的选择生长中的处理时序的图。
图5的(a)是示出DMATMS的化学结构式的图；图5的(b)是示出具有三烷基甲硅烷基及氨基的含烃基气体的化学结构式的图；图5的(c)是示出具有二烷基甲硅烷基及氨基的含烃基气体的化学结构式的图。
图6的(a)是含有氧化硅膜的基底200a及含有氮化硅膜的基底200b分别在表面露出的晶片200的表面处的剖面局部放大图；图6的(b)是通过供给含烃基气体，从而用烃基对基底200a的表面进行封端以使之改性后的晶片200的表面处的剖面局部放大图；图6的(c)是通过供给含硅及卤素气体，从而在基底200b的表面选择性地形成含有硅及碳的第1层后的晶片200的表面处的剖面局部放大图；图6的(d)是通过供给含氧及氢气体，从而使在基底200b的表面选择性地形成的第1层氧化，以改性成含有硅、氧及碳的第2层后的晶片200的表面处的剖面局部放大图；图6的(e)是在基底200b的表面选择性地形成碳氧化硅膜后的晶片200的表面处的剖面局部放大图；图6的(f)是通过对图6的(e)中示出的晶片200进行后处理，从而将对基底200a的表面进行封端的烃基从基底200a的表面除去后的晶片200的表面处的剖面局部放大图。
图7是示出在晶片的表面露出的各种基底的表面形成的碳氧化硅膜的厚度的测定结果的图。
具体实施方式
＜本发明的一个方式＞
以下，主要参照图1～图4对本发明的一个方式进行说明。
(1)衬底处理装置的构成
如图1所示，处理炉202具有作为温度调节器(加热部)的加热器207。加热器207为圆筒形状，通过支承在保持板上而垂直安装。加热器207也作为通过热而使气体活化(激发)的活化机构(激发部)发挥作用。
在加热器207的内侧以与加热器207呈同心圆状地配置有反应管203。反应管203由例如石英(SiO2)或碳化硅(SiC)等耐热性材料构成，形成为上端闭塞且下端开口的圆筒形状。在反应管203的下方，以与反应管203同心圆状地配置有歧管209。歧管209由例如不锈钢(SUS)等金属材料构成，形成为上端及下端开口的圆筒形状。歧管209的上端部与反应管203的下端部卡合，以支承反应管203的方式构成。在歧管209与反应管203之间设有作为密封部件的O型圈220a。反应管203与加热器207同样地垂直安装。主要由反应管203和歧管209构成处理容器(反应容器)。在处理容器的筒中空部形成处理室201。处理室201以能够收容作为衬底的晶片200的方式构成。在该处理室201内进行针对晶片200的处理。
在处理室201内以贯通歧管209的侧壁的方式分别设有作为第1至第3供给部的喷嘴249a至249c。也将喷嘴249a至249c分别称为第1至第3喷嘴。喷嘴249a至249c由例如石英或SiC等耐热性材料构成。在喷嘴249a至249c上分别连接有气体供给管232a至232c。喷嘴249a至249c为互不相同的喷嘴，喷嘴249a、249c分别与喷嘴249b邻接设置。
在气体供给管232a至232c上，从气流的上游侧起依次分别设有作为流量控制器(流量控制部)的质量流量控制器(MFC)241a至241c及作为开闭阀的阀243a至243c。在气体供给管232a的与阀243a相比的下游侧，分别连接有气体供给管232d、232e。在气体供给管232b、232c的与阀243b、243c相比的下游侧分别连接有气体供给管232f、232g。在气体供给管232d至232g上，从气流的上游侧起依次分别设有MFC241d至241g及阀243d至243g。气体供给管232a至232g由例如SUS等金属材料构成。
如图2所示，喷嘴249a至249c分别从反应管203的内壁的下部沿着上部以朝向晶片200的排列方向上方立起的方式，设置在反应管203的内壁与晶片200之间的俯视下为圆环状的空间。即，喷嘴249a至249c以沿着晶片排列区域的方式分别设置在供晶片200排列的晶片排列区域的侧方的、水平包围晶片排列区域的区域中。在俯视观察时，喷嘴249b以隔着搬入处理室201内的晶片200的中心而与后述的排气口231a在一条直线上对置的方式配置。喷嘴249a、249c以沿着反应管203的内壁(晶片200的外周部)将从喷嘴249b与排气口231a的中心通过的直线L从两侧夹持的方式配置。直线L也是通过喷嘴249b与晶片200的中心的直线。即，喷嘴249c也可以夹着直线L而设置在与喷嘴249a相反一侧。喷嘴249a、249c以直线L为对称轴线对称地配置。在喷嘴249a至249c的侧面，分别设有供给气体的气体供给孔250a至250c。气体供给孔250a至250c分别以在俯视观察时与排气口231a对置(面对)的方式开口，能够向晶片200供给气体。气体供给孔250a至250c在反应管203的从下部到上部的范围内设有多个。
作为表面改性气体，从气体供给管232a经由MFC241a、阀243a、喷嘴249a向处理室201内供给含烃基气体。
作为含烃基气体，例如能够使用含有烷基的气体。作为含有烷基的气体，例如能够使用含有烷基与硅(Si)配位得到的烷基甲硅烷基的气体、即烷基硅烷系气体。烷基是从烷烃(以通式CnH2n+2表示的链式饱和烃)去除1个氢(H)原子后剩余的原子团的总称，是以通式CnH2n+1表示的官能团。烷基包含甲基、乙基、丙基、丁基等。烷基与作为烷基硅烷分子的中心原子的Si键合，因此也可以将烷基硅烷中的烷基称为配体(配位体)或烷基配体。
含烃基气体可进一步含有氨基。作为含烃基及氨基气体，例如能够使用烷基氨基硅烷系气体。所谓氨基，是指1个或2个含有1个以上碳(C)原子的烃基与1个氮(N)原子配位而得的官能团(将以NH2表示的氨基的一个或两个H以含有1个以上C原子的烃基取代而得的官能团)。在1个N上配位有2个构成氨基的一部分的烃基的情况下，这2个烃基既可以是相同的烃基也可以是不同的烃基。烃基可以像烷基这样含有单键，也可以含有双键、三键等不饱和键。氨基也可以具有环状构造。氨基与作为氨基硅烷分子的中心原子的Si键合，因而也可以将氨基硅烷中的氨基称为配体或氨配体。
作为含烃基气体，例如能够使用含有烷基甲硅烷基和氨基的二甲基氨三甲基硅烷((CH3)2NSi(CH3)3、简称：DMATMS)气体等烷基氨基硅烷系气体。如图5的(a)中的化学结构式所示，在作为DMATMS的中心原子的Si上键合有3个烷基(甲基、Me)，以及1个氨基(二甲基氨基)。即，DMATMS含有3个烷基配体和1个氨配体。
作为原料(原料气体)，从气体供给管232b经由MFC241b、阀243b、喷嘴249b向处理室201内供给含Si及卤素气体。卤素包含氯(Cl)、氟(F)、溴(Br)、碘(I)等。含Si及卤素气体优选以Si与卤素的化学键的形式含有卤素。含Si及卤素气体可进一步含有C，在该情况下，优选以Si-C键的形式含有C。作为含Si及卤素气体，例如含有Si、Cl及亚烷基，能够使用具有Si-C键的硅烷系气体、即亚烷基氯硅烷系气体。亚烷基包含亚甲基、亚乙基、亚丙基、亚丁基等。亚烷基氯硅烷系气体优选以Si-Cl键的形式含有Cl、以Si-C键的形式含有C。作为亚烷基氯硅烷系气体，例如能够使用二(三氯甲硅烷基)甲烷((SiCl3)2CH2、简称：BTCSM)气体。
作为氧化剂(氧化气体)，从气体供给管232c经由MFC241c、阀243c、喷嘴249c向处理室201内供给含氧(O)及H气体。含O及H气体优选含有O-H键。作为含O及H气体，例如能够使用水蒸气(H2O气体)。
从气体供给管232d经由MFC241d、阀243d、气体供给管232a、喷嘴249a向处理室201内供给催化剂(催化剂气体)。作为催化剂，例如能够使用含有C、N及H的胺系气体。作为胺系气体，例如能够使用吡啶(C5H5N)气体。
作为非活性气体，从气体供给管232e～232g分别经由MFC241e～241g、阀243e～243g、气体供给管232a～232c、喷嘴249a～249c向处理室201内供给例如氮(N2)气体。N2气体作为吹扫气体、载气、稀释气体等发挥作用。
主要由气体供给管232a、MFC241a、阀243a构成含烃基气体供给系统。主要由气体供给管232b、MFC241b、阀243b构成含Si及卤素气体供给系统。主要由气体供给管232c、MFC241c、阀243c构成含O及H气体供给系统。主要由气体供给管232d、MFC241d、阀243d构成催化剂供给系统。主要由气体供给管232e～232g、MFC241e～241g、阀243e～243g构成非活性气体供给系统。
上述各种供给系统中的任一个或全部的供给系统也可以采用由阀243a～243g、MFC241a～241g等集成而成的集成型供给系统248构成。集成型供给系统248构成为分别与气体供给管232a～232g连接，通过后述的控制器121控制向气体供给管232a～232g内的各种气体的供给动作、即，阀243a～243g的开闭动作、由MFC241a～241g进行的流量调节动作等。集成型供给系统248采用一体型或分体型的集成单元构成，构成为能够以集成单元单位相对于气体供给管232a～232g等进行装拆，能够以集成单元单位进行集成型供给系统248的维护、更换、增设等。
在反应管203的侧壁下方设有对处理室201内的气氛进行排气的排气口231a。如图2所示，排气口231a在俯视观察时设置在夹持晶片200而与喷嘴249a至249c(气体供给孔250a至250c)对置(面对)的位置。排气口231a也可以从反应管203的侧壁的下部沿着上部即沿着晶片排列区域设置。在排气口231a上，连接有排气管231。在排气管231上，经由作为检测处理室201内的压力的压力检测器(压力检测部)的压力传感器245及作为压力调节器(压力调节部)的APC(Auto Pressure Controller：自动压力控制)阀244而连接有作为真空排气装置的真空泵246。APC阀244构成为通过在使真空泵246工作的状态下使阀开闭，能够进行处理室201内的真空排气及真空排气停止，此外，通过在使真空泵246动作的状态下基于由压力传感器245检测到的压力信息调节阀开度，能够调节处理室201内的压力。排气系统主要由排气管231、APC阀244、压力传感器245构成。也可以考虑将真空泵246包含在排气系统统中。
在歧管209的下方，设有能够将歧管209的下端开口气密封闭的作为炉口盖体的密封盖219。密封盖219由例如SUS等金属材料构成，形成为圆盘状。在密封盖219的上表面设有与歧管209的下端抵接的作为密封部件的O型圈220b。在密封盖219的下方设置用于使后述的晶舟217旋转的旋转机构267。旋转机构267的旋转轴255贯通密封盖219而与晶舟217连接。旋转机构267构成为通过使晶舟217旋转而使晶片200旋转。密封盖219构成为，通过在反应管203的外部设置的作为升降机构的晶舟升降机115而在垂直方向上升降。晶舟升降机115构成为搬运装置(搬运机构)，其通过使密封盖219升降而将晶片200向处理室201的内外搬入及搬出(搬运)。在歧管209的下方设有作为炉口盖体的闸板219s，该闸板219s能够在使密封盖219下降并将晶舟217从处理室201内搬出后的状态下气密封闭歧管209的下端开口。闸板219s由例如SUS等金属材料构成，形成为圆盘状。在闸板219s的上表面设有与歧管209的下端抵接的作为密封部件的O型圈220c。闸板219s的开闭动作(升降动作、转动动作等)由闸板开闭机构115s控制。
作为衬底支承件的晶舟217构成为将多片例如25至200片晶片200以水平姿态且使中心相互对齐的状态在垂直方向上排列并以多层方式支承，即隔开间隔排列。晶舟217由例如石英、SiC等耐热性材料构成。在晶舟217的下部以多层方式支承由例如石英、SiC等耐热性材料构成的隔热板218。
在反应管203内设置有作为温度检测器的温度传感器263。通过基于由温度传感器263检测到的温度信息调节向加热器207的通电状态，以使得处理室201内的温度变为希望的温度分布。温度传感器263沿反应管203的内壁设置。
如图3所示，作为控制部(控制部件)的控制器121以具备CPU(Central ProcessingUnit：中央处理器)121a、RAM(Random Access Memory：随机存取存储器)121b、存储装置121c、I/O端口121d的计算机的形式构成。RAM121b、存储装置121c、I/O端口121d构成为能够经由内部总线121e与CPU121a进行数据交换。在控制器121上，连接有例如构成为触摸面板等的输入输出装置122。
存储装置121c由例如闪存、HDD(Hard Disk Drive：硬盘驱动器)等构成。在存储装置121c内以能够读取的方式储存有对衬底处理装置的动作进行控制的控制程序、记载有后述的衬底处理的步骤、条件等的处理制程等。处理制程是使控制器121执行后述衬底处理中的各步骤并能够获得规定结果的方式组合而成的，作为程序发挥作用。以下也将处理制程、控制程序等一并简称为程序。另外，也将处理制程简称为制程。在本说明书中，使用程序这一用语的情况包括仅包含制程的情况、仅包含控制程序的情况或包含这两者的情况。RAM121b构成为暂时保持由CPU121a读取到的程序、数据等的存储器区域(工作区)。
I/O端口121d与上述的MFC241a至241g、阀243a至243g、压力传感器245、APC阀244、真空泵246、温度传感器263、加热器207、旋转机构267、晶舟升降机115、闸板开闭机构115s等连接。
CPU121a构成为从存储装置121c读取并执行控制程序，并根据来自输入输出装置122的操作命令的输入等从存储装置121c读取制程。CPU121a构成为按照所读取的制程的内容控制以下动作：由MFC241a至241g进行的各种气体的流量调节动作、阀243a至243g的开闭动作、APC阀244的开闭动作及基于压力传感器245的利用APC阀244进行的压力调节动作、真空泵246的起动及停止、基于温度传感器263的加热器207的温度调节动作、利用旋转机构267进行的晶舟217的旋转及旋转速度调节动作、利用晶舟升降机115进行的晶舟217的升降动作、利用闸板开闭机构115s进行的闸板219s的开闭动作等。
控制器121能够通过将储存在外部存储装置123中的上述程序安装在计算机中而构成。外部存储装置123包括例如HDD等磁盘、CD等光盘、MO等光磁盘、USB存储器等半导体存储器等。存储装置121c、外部存储装置123以计算机能够读取的记录介质的形式构成。以下也将它们一并简称为记录介质。在本说明书中，使用记录介质这一用语情况包括仅包含存储装置121c的情况、仅包含外部存储装置123的情况或包含这两者的情况。需要说明的是，向计算机的程序提供也可以不使用外部存储装置123而使用互联网、专用线路等通信手段进行。
(2)衬底处理工序
主要使用图4、图6的(a)～图6的(f)说明下述选择生长(选择成膜)的处理时序例：使用上述衬底处理装置，作为半导体器件的制造工序的一工序，选择性地在作为衬底的晶片200的表面露出的多种基底中的特定基底的表面上生长并形成膜。在以下的说明中，构成衬底处理装置的各部分的动作由控制器121控制。
在图4示出的处理时序中进行下述步骤：
向在表面露出含有氧化硅膜(SiO膜)的第1基底(基底200a)和含有氮化硅膜(SiN膜)的第2基底(基底200b)的晶片200供给DMATMS气体作为含烃基气体，将基底200a的表面以用作为烃基的甲基(Me)封端的方式进行改性的步骤(表面改性)；和
向使基底200a的表面改性后的晶片200供给H2O气体作为含O及H气体，选择性地在基底200b的表面形成膜的步骤(选择生长)。
需要说明的是，在图4所示的在选择生长中，作为催化剂，还向晶片200供给吡啶气体，另外，作为含Si及卤素气体供给BTCSM气体。具体来说，将非同时进行向晶片200供给BTCSM气体和吡啶气体的步骤及向晶片200供给H2O气体和吡啶气体的步骤的循环进行规定次数(n次、n为1以上的整数)，作为膜，在基底200b的表面形成碳氧化硅膜(SiOC膜)。
另外，在图4所示的处理时序中进行下述步骤：将在基底200b的表面选择性地形成SiOC膜后的晶片200的温度设为成膜中的晶片200的温度以上，优选高于成膜中的晶片200的温度，对选择生长后的晶片200进行后处理。
在本说明书中，方便起见还存在将上述处理时序如下示出的情况。在以下的变形例等的说明中，也使用相同的表述。
Figure BDA0002848911650000101
在本说明书中，使用“晶片”这一用语的情况包括表示晶片本身的情况和表示晶片与在其表面形成的规定层或膜的层合体的情况。在本说明书中，使用“晶片的表面”这一用语的情况包括表示晶片本身的表面的情况和表示在晶片上形成的规定层等的表面的情况。在本说明书中，记为“在晶片上形成规定层”的情况包括表示在晶片本身的表面上直接形成规定层的情况和在晶片上形成的层等之上形成规定层的情况。在本说明书中，使用“衬底”这一用语的情况也与使用“晶片”这一用语的情况含义相同。
(晶片填充及晶舟装载)
在将多片晶片200向晶舟217装填(晶片填充)后，通过闸板开闭机构115s使闸板219s移动，使歧管209的下端开口开放(闸板打开)。然后，如图1所示，支承有多片晶片200的晶舟217通过晶舟升降机115而被抬升并被搬入处理室201内(晶舟装载)。在该状态下，密封盖219成为借助O型圈220b将歧管209的下端密封的状态。
如图6的(a)所示，成为多种基底、此处作为一例为含有作为含氧(O)膜(即氧化膜)的SiO膜的基底200a及含有作为非含O膜(即非氧化膜)的氮化膜的SiN膜的基底200b预先在晶片200的表面露出的状态。基底200a具有在整个区域(整个面)的范围内由羟基(OH基)封端的表面。基底200b具有很多区域未由OH基封端的表面、即具有一部分区域由OH基封端的表面。
(压力调节及温度调节)
通过真空泵246进行真空排气(减压排气)，以使处理室201内即晶片200所在的空间变为希望的压力(真空度)。此时，处理室201内的压力由压力传感器245测量，基于该测量到的压力信息对APC阀244进行反馈控制。另外，由加热器207进行加热以使处理室201内的晶片200变为希望的处理温度。此时，基于温度传感器263检测到的温度信息对向加热器207的通电状态进行反馈控制，以使处理室201内变为希望的温度分布。另外，使利用旋转机构267进行的晶片200的旋转开始。处理室201内的排气、晶片200的加热及旋转均至少在直至针对晶片200的处理结束的期间持续进行。
(表面改性)
然后，向基底200a和基底200b在表面露出的晶片200供给DMATMS气体。
具体来说，将阀243a打开，使DMATMS气体流向气体供给管232a内。DMATMS气体通过MFC241a进行流量调节，经由喷嘴249a向处理室201内供给，并从排气口231a排放。此时向晶片200供给DMATMS气体(DMATMS气体供给)。此时，也可以将阀243e～243g打开，分别经由喷嘴249a～249c向处理室201内供给N2气体。
在后述的处理条件下向晶片200供给DMATMS气体，从而能够选择性地(优先)使基底200a、200b中的基底200a的表面改性。具体来说，能够抑制DMATMS中含有的Si向基底200b的表面的吸附，并使对基底200a的表面进行封端的OH基与DMATMS气体反应，选择性地(优先)使DMATMS中含有的Si吸附于基底200a的表面。由此，能够使用DMATMS中含有的甲基(Me)使基底200a的表面封端。具体来说，如图6的(b)所示，能够使用DMATMS中含有的三甲基硅基(Si-Me 3)使基底200a的表面封端。对基底200a的表面进行封端后的甲基(三甲基硅基)在后述的选择生长中作为防止BTCSM气体向基底200a的表面的吸附、阻碍基底200a的表面上的成膜反应的进行的吸附抑制剂(抑制剂)发挥作用。
需要说明的是，在本步骤中，还存在DMATMS气体中含有的Si吸附于基底200b的表面的一部分、基底200b的表面的一部分由甲基封端的情况，但其封端量很少，基底200a的表面的使用甲基的封端量占绝对多数。之所以能够实现这样的选择性(优先)封端，是因为将本步骤中的处理条件设为DMATMS气体在处理室201内不进行气相分解的条件。另外，是由于相对于基底200a的表面在整个区域范围内被OH封端，而基底200b的表面的很多区域未被OH封端。在本步骤中，由于DMATMS气体在处理室201内不进行气相分解，因此DMATMS中含有的Si不会在基底200a、200b的表面多层堆积，DMATMS中含有的Si选择性地吸附于基底200a的表面，由此，基底200a的表面选择性地由甲基封端。
在使基底200a的表面改性后，将阀243a关闭，停止向处理室201内供给DMATMS气体。然后，对处理室201内进行真空排气，将处理室201内残留的气体等从处理室201内排除。此时，将阀243e～243g打开，经由喷嘴249a～249c向处理室201内供给N2气体。从喷嘴249a～249c供给的N2气体作为吹扫气体起作用，由此，处理室201内被吹扫(purge)。
作为DMATMS气体供给中的处理条件能够例示如下：
DMATMS气体供给流量：1～3000sccm、优选1～500sccm
DMATMS气体供给时间：1秒～120分钟、优选30秒～60分钟
N2气体供给流量(各气体供给管)：0～20000sccm
处理温度：室温(25℃)～500℃、优选室温～250℃
处理压力：5～1000Pa。
作为吹扫中的处理条件能够例示如下：
N2气体供给流量(各气体供给管)：500～20000sccm
N2气体供给时间：10～30秒
处理压力：1～30Pa。
需要说明的是，本说明书中的“5～1000Pa”这样的数值范围的表述表示下限值及上限值包含在其范围内。由此，例如“5～1000Pa”表示“5Pa以上、1000Pa以下”。其他数值范围也相同。
作为含烃基气体，除了DMATMS气体以外，例如还能够使用以下述通式[1]表示的氨基硅烷系气体。
SiAx[(NB2)(4-x)] [1]
在式[1]中，A表示氢原子、甲基、乙基、丙基、丁基等烷基或甲氧基、乙氧基、丙氧基、丁氧基等烷氧基。烷基不仅可以是直链状烷基，也可以是异丙基、异丁基、仲丁基、叔丁基等支链状烷基。烷氧基不仅可以是直链状烷氧基，也可以是异丙氧基、异丁氧基等支链状烷氧基。B表示氢原子或甲基、乙基、丙基、丁基等烷基。烷基不仅可以是直链状烷基，也可以是异丙基、异丁基、仲丁基、叔丁基等支链状烷基。多个A既可以相同也可以不同，2个B既可以相同也可以不同。x为1～3的整数。需要说明的是，图5的(b)示出在x为3的情况下，即，含有在作为中心原子的Si上键合有3个烷基和1个氨基的三烷基甲硅烷基的氨基硅烷的化学结构式。另外，图5的(c)示出在x为2的情况下，即，含有在作为中心原子的Si上键合有2个烷基和2个氨基的二烷基甲硅烷基的氨基硅烷的化学结构式。在这些图中，R1～R6分别能够设为以A、B例示的各种官能团。
作为非活性气体，除了N2气体以外，还能够使用Ar气体、He气体、Ne气体、Xe气体等稀有气体。这一点在后述的各步骤中也相同。
(选择生长)
然后，依次执行接下来的步骤1、2。需要说明的是，在这些步骤中，对加热器207的输出进行调节，维持将晶片200的温度设为表面改性中的晶片200的温度以下的状态，优选低于表面改性中的晶片200的温度的状态。
[步骤1]
在该步骤中，向处理室201内的晶片200、即，选择性地用甲基使基底200a的表面封端后的晶片200供给BTCSM气体及吡啶气体。
具体来说，将阀243b、243d打开，使BTCSM气体流向气体供给管232b内，使吡啶气体流向气体供给管232d内。BTCSM气体、吡啶气体分别通过MFC241b、241d进行流量调节，并经由喷嘴249b、249a向处理室201内供给，供给到处理室201内之后进行混合，并从排气口231a排放。此时向晶片200供给BTCSM气体及吡啶气体(BTCSM气体+吡啶气体供给)。此时，也可以将阀243e～243g打开，分别经由喷嘴249a～249c向处理室201内供给N2气体。
通过在后述的处理条件下向晶片200供给BTCSM气体和吡啶气体，从而如图6的(c)所示，能够在抑制BTCSM气体中含有的Si向基底200a的表面的吸附的同时，使BTCSM气体中含有的Si选择性地(优先)吸附于基底200b的表面。由此，在基底200b的表面，作为第1层，形成例如不足1原子层(1分子层)到数原子层(数分子层)左右的厚度的含有C及Cl的含Si层。第1层成为含有Si-C键的层。在本说明书中，也将含有C及Cl的含Si层简称为含有C的含Si层或SiC层。
在本步骤中，通过将作为催化剂发挥作用的吡啶气体与BTCSM气体一同供给，从而能够使上述反应在非等离子体的气氛下、另外在后述的低温度条件下进行。像这样，通过在非等离子体的气氛下、另外在后述的低温度条件下进行第1层的形成，从而能够维持对基底200a的表面进行封端的甲基而避免其从基底200a的表面灭失(脱离)。
需要说明的是，在本步骤中，在形成第1层时，还存在BTCSM气体中含有的Si吸附于基底200a的表面的一部分的情况，但其吸附量与基底200b的表面的Si的吸附量相比为少量。之所以能够实现这样的选择性(优先)吸附，是因为将本步骤中的处理条件设为BTCSM气体在处理室201内不进行气相分解的条件。另外，是由于相对于基底200a的表面在整个区域范围内由甲基封端，而基底200b的表面的很多区域未由甲基封端。在本步骤中，由于BTCSM气体在处理室201内不进行气相分解，因此BTCSM中含有的Si不会在基底200a、200b的表面多层堆积，BTCSM中含有的Si选择性地吸附于基底200b的表面。
在基底200b的表面选择性地形成第1层后，将阀243b、243d关闭，停止向处理室201内供给BTCSM气体、吡啶气体。然后，通过与表面改性中的吹扫相同的处理步骤、处理条件，将在处理室201内残留的气体等从处理室201内排除(吹扫)。
作为本步骤中的处理条件能够例示如下：
BTCSM气体供给流量：1～2000sccm
吡啶气体供给流量：1～2000sccm
N2气体供给流量(各气体供给管)：0～20000sccm
各气体供给时间：1～60秒
处理温度：室温～120℃、优选室温～90℃
处理压力：133～1333Pa。
作为含Si及卤素气体，除了BTCSM气体以外，还能够使用1，2-二(三氯甲硅烷)乙烷((SiCl3)2C2H4、简称：BTCSE)气体等亚烷基氯硅烷系气体、1，1，2，2-四氯-1，2-二甲基二硅烷((CH3)2Si2Cl4、简称：TCDMDS)气体、1，2-二氯-1，1，2，2-四甲基二硅烷((CH3)4Si2Cl2、简称：DCTMDS)气体等烷基氯硅烷系气体、1，1，3，3-四氯-1，3-二硅基环丁烷(C2H4Cl4Si2、简称：TCDSCB)气体等含有由Si和C构成的环状构造及卤素的气体。另外，作为含Si及卤素气体，也可以使用四氯硅烷(SiCl4、简称：STC)气体、六氯二硅烷(Si2Cl6、简称：HCDS)气体、八氯三硅烷(Si3Cl8、简称：OCTS)气体等无机氯硅烷系气体。需要说明的是，在使用无机类氯硅烷系气体的情况下，除了第1层不含C以外，也能够使之产生与上述相同的反应。
作为催化剂，除了吡啶气体以外，也可以使用氨基吡啶(C5H6N2)气体、甲基吡啶(C6H7N)气体、二甲基吡啶(C7H9N)气体、哌嗪(C4H10N2)气体、哌啶(C5H11N)气体等环状胺系气体、三乙基胺((C2H5)3N、简称：TEA)气体、二乙基胺((C2H5)2NH、简称：DEA)气体等链状胺系气体。这一点在后述的步骤2中也相同。
[步骤2]
在形成第1层后，向处理室201内的晶片200、即，选择性地在基底200b的表面形成的第1层供给H2O气体及吡啶气体。
具体来说，将阀243c、243d打开，使H2O气体流向气体供给管232c内，使吡啶气体流向气体供给管232d内。H2O气体、吡啶气体分别通过MFC241c、241d进行流量调节，并经由喷嘴249c、249a向处理室201内供给，在供给到处理室201内之后进行混合，并从排气口231a排放。此时向晶片200供给H2O气体及吡啶气体(H2O气体+吡啶气体供给)。此时，也可以将阀243e～243g打开，分别经由喷嘴249a～249c向处理室201内供给N2气体。
在后述的处理条件下向晶片200供给H2O气体和吡啶气体，从而如图6的(d)所示，能够使在步骤1中在基底200b的表面形成的第1层的至少一部分氧化。由此，在基底200b的表面，作为第2层形成例如不足1原子层(1分子层)到数原子层(数分子层)程度的厚度的含有O及C的含Si层。在形成第2层时，保持第1层中含有的Si-C键的至少一部分而不将其切断，并以该状态捕获至(使其残存于)第2层中。由此，第2层成为含有Si-C键的层。在本说明书中，也将含有O及C的含Si层简称为SiOC层。在形成第2层时，第1层中含有的Cl等杂质在由H2O气体进行的氧化反应的过程中构成至少含有Cl的气体状物质，并从处理室201内排出。第2层成为与第1层相比Cl等杂质少的层。
在本步骤中，将作为催化剂发挥作用的吡啶气体与H2O气体一并供给，从而能够使上述反应在非等离子体的气氛下、另外在后述的低温度条件下进行。像这样，在非等离子体的气氛下、另外在后述的低温度条件下进行第2层的形成，从而能够维持对基底200a的表面进行封端的甲基而避免其从基底200a的表面灭失(脱离)。
在使在基底200b的表面形成的第1层氧化以变化(转换)为第2层后，将阀243c、243d关闭，分别停止向处理室201内供给H2O气体、吡啶气体。然后，通过与表面改性中的吹扫相同的处理步骤、处理条件，将在处理室201内残留的气体等从处理室201内排除(吹扫)。
作为本步骤中的处理条件能够例示如下：
H2O气体供给流量：1～2000sccm
吡啶气体供给流量：1～2000sccm
N2气体供给流量(各气体供给管)：0～20000sccm
各气体供给时间：1～60秒
处理温度：室温～120℃、优选室温～100℃
处理压力：133～1333Pa。
作为含O及H气体，除了H2O气体以外，还能够使用过氧化氢(H2O2)气体等含有O-H键的含O气体。另外，作为含O及H气体，也可以使用氢(H2)气体+氧(O2)气体、H2气体+臭氧(O3)气体等不含O-H键的含O气体。
[实施规定次数]
通过将非同时即不同步地进行上述步骤1、2的循环进行规定次数(n次、n为1以上的整数)，从而如图6的(e)所示，对于在晶片200的表面露出的基底200a、200b，能够选择性地在基底200b的表面形成SiOC膜。优选上述循环重复多次。即，优选使每1循环中形成的第2层的厚度比希望的膜厚薄，并使上述循环重复多次，直到将第2层层叠而形成的膜的膜厚成为希望的膜厚。
需要说明的是，在实施步骤1、2时，对基底200a的表面进行封端的甲基如上所述被维持而未从基底200a的表面灭失，因此在基底200a的表面未形成SiOC膜。但是，在由于某种原因而基底200a的表面的改性变得不充分等情况下，也存在在基底200a的表面极少地形成SiOC膜的情况。但是，即使在该情况下，在基底200a的表面形成的SiOC膜的厚度也远远薄于在基底200b的表面形成的SiOC膜的厚度。在本说明书中，在基底200a、200b中的“基底200b的表面选择性地形成SiOC膜”不仅可以是在基底200a的表面完全不生长SiOC膜的情况，如上所述，也可以包含在基底200a的表面形成非常薄的SiOC膜的情况。
(后处理)
在选择生长结束后，对加热器207的输出进行调节，以使处理室201内的温度、即，在基底200b的表面选择性地形成SiOC膜后的晶片200的温度成为选择生长中的晶片200的温度以上，优选高于选择生长中的晶片200的温度，对选择生长后的晶片200进行后处理。由此，如图6的(f)所示，能够使对基底200a的表面进行封端的甲基从基底200a的表面脱离以将其除去，或者使该甲基中的作为抑制剂的功能无效化。由此，能够使基底200a的表面状态重置，在其后的工序中进行向基底200a的表面上的成膜处理等。需要说明的是，可以在向处理室201内供给了N2气体、H2气体、O2气体等促进甲基除去(脱离)的气体(辅助气体)的状态下进行该步骤，另外，该步骤也可以在停止向处理室201内供给辅助气体后的状态下进行。
作为本步骤中的处理条件能够例示如下：
辅助气体供给流量：0～50000sccm
处理气体供给时间：1～18000秒
处理温度：120～1000℃、优选400～700℃
处理压力：1～120000Pa。
(后吹扫及大气压恢复)
在SiOC膜向基底200b的表面的选择性形成完成，且基底200a的表面状态的重置完成后，分别从喷嘴249a至249c向处理室201内供给作为吹扫气体的N2气，并从排气口231a排气。由此，处理室201内被吹扫，残留在处理室201内的气体及反应副产物被从处理室201内除去(后吹扫)。其后，处理室201内的气氛被置换为非活性气体(非活性气体置换)，处理室201内的压力恢复至常压(大气压恢复)。
(晶舟卸载及晶片取出)
然后，通过晶舟升降机115使密封盖219下降，歧管209的下端打开。并且，处理完成的晶片200在支承于晶舟217的状态下被从歧管209的下端搬出到反应管203的外部(晶舟卸载)。在晶舟卸载后，使闸板219s移动，歧管209的下端开口借助O型圈220c由闸板219s密封(闸板关闭)。处理完成的晶片200在搬出到反应管203的外部后被从晶舟217取出(晶片取出)。
(3)本方式的效果
根据本方式，能够获得以下所示的1个或多个效果。
(a)在表面改性中，使用烃基对基底200a的表面进行封端，在选择生长中，一边维持用烃基使基底200a的表面封端的状态一边进行成膜，从而对于在晶片200的表面露出的基底200a、200b，能够选择性地在基底200b的表面形成SiOC膜。由此，例如在制作半导体器件时，能够省略包含光刻法在内的图案化处理等，简化用于进行膜加工的工序。作为结果，能够提高半导体器件的生产率、降低制造成本。
需要说明的是，在使用DMATMS气体等以烷基等烃基使基底200a的表面封端而改性后，在欲使用O3气体、O2等离子体、O2气体+H2气体等氧化剂在基底200b的表面形成SiOC膜等氧化膜的情况下，存在烃基因氧化剂而容易从基底200a的表面脱离的课题。因此，在欲选择性地在基底200b的表面形成氧化膜的情况下，作为抑制剂，很难想到使用不耐氧化剂的烃基。但是，本申请的发明人深入研究后发现，通过在形成氧化膜时进行某种特殊的控制，具体来说例如作为氧化剂使用H2O气体并如上所述使温度条件低温化、在非等离子体的气氛下进行选择生长，从而即使在使用氧化剂的情况下，也能够抑制作为抑制剂发挥作用的烃基从基底200a的表面脱离，能够将烃基保持在基底200a的表面。本发明是基于本申请的发明人发现的这些见解而提出的。
(b)在表面改性中，使用作为烃基的一种的甲基等烷基使基底200a的表面封端，从而对于在晶片200的表面露出的基底200a、200b，能够更加可靠地选择性地在基底200b的表面形成SiOC膜。即，能够提高选择生长中的选择性。
(c)在表面改性中，通过使用烷基甲硅烷基、特别是三烷基甲硅烷基使基底200a的表面封端，从而能够提高选择生长中的选择性。需要说明的是，与使用在Si上键合1个烷基得到的单烷基甲硅烷基使基底200a的表面封端相比，在使用在Si上键合3个烷基得到的三烷基甲硅烷基或在Si上键合2个烷基得到的二烷基甲硅烷基使基底200a的表面封端的情况下，能够显著地获得该效果。
(d)在表面改性中，作为含烃基气体，使用像DMATMS气体这样不仅含有烷基等烃基还含有氨基的气体，能够高效地进行由烃基使基底200a的表面封端的处理。由此，能够更加可靠地获得上述效果。另外，能够提高衬底处理的生产率。
(e)在选择生长中，通过使用吡啶气体这样的催化剂，能够使成膜处理在非等离子体的气氛下进行。另外，能够实现处理温度的低温化。由此，在选择生长中，能够抑制对基底200a的表面进行封端的甲基等烃基从基底200a的表面脱离。作为结果，能够提高选择生长中的选择性。另外，由于在非等离子体的气氛下进行选择生长，因此还能够避免对晶片200的等离子体损伤，能够将本方法应用于担心等离子体损伤的工序。
(f)在选择生长中，作为氧化剂使用H2O气体这样的含O及H气体，从而在选择生长中，能够抑制对基底200a的表面进行封端的甲基等烃基从基底200a的表面脱离。作为结果，能够提高选择生长中的选择性。
(g)由于基底200a含有SiO膜，基底200b含有SiN膜(作为SiO膜以外的其他膜)，因此，在表面改性中，能够可靠地进行使用甲基等烃基选择性地使在晶片200的表面露出的基底200a、200b中的基底200a的表面封端的处理。由此，能够提高选择生长中的选择性。
(h)通过将选择生长中的晶片200的温度设为表面改性中的晶片200的温度以下，从而在选择生长中，能够可靠地抑制对基底200a的表面进行封端的甲基等烃基从基底200a的表面脱离。作为结果，能够提高选择生长中的选择性。
(i)通过使选择生长中的晶片200的温度低于表面改性中的晶片200的温度，从而在选择生长中，能够更加可靠地抑制对基底200a的表面进行封端的甲基等烃基从基底200a的表面脱离。作为结果，能够进一步提高选择生长中的选择性。
(j)通过将选择生长中的晶片200的温度设为表面改性中的晶片200的温度以下或低于该温度，且在该范围内将晶片200的温度调节得较高，从而能够进一步提高选择生长中的选择性。
(k)将选择生长中的晶片200的温度设为表面改性中的晶片200的温度以下或低于该温度，且在该范围内将晶片200的温度调节得较高，从而能够适当降低在选择生长中形成的SiOC膜的形成速率。由此，能够实现所形成的SiOC膜的厚度的微调，实现与目标膜厚的精确吻合。即，能够提高选择生长中的膜厚控制性。
(l)在选择生长后，进行将晶片200的温度设为选择生长中的晶片200的温度以上的后处理，能够使对基底200a的表面进行封端的甲基等烃基从基底200a的表面脱离以将其除去。由此，能够在其后的工序中实现膜向基底200a的表面的形成等。另外，能够通过该后处理将在基底200b的表面上形成的SiOC膜的膜中杂质除去，使SiOC膜致密化，提高SiOC膜的膜质。
(m)在选择生长后，进行使晶片200的温度高于选择生长中的晶片200的温度的后处理，从而能够有效地使对基底200a的表面进行封端的甲基等烃基从基底200a的表面脱离以将其除去。由此，在其后的工序中，能够适当地进行膜向基底200a的表面的形成等。另外，通过该后处理，能够将在基底200b的表面形成的SiOC膜的膜中杂质充分除去，更加充分地使SiOC膜致密化，能够进一步提高SiOC膜的膜质。
(n)在向处理室201内供给有N2气体、H2气体、O2气体、H2O气体等辅助气体的状态下进行后处理，从而能够高效且有效地使对基底200a的表面进行封端的甲基等烃基从基底200a的表面脱离以将其除去。由此，在其后的工序中，能够适当地进行膜向基底200a的表面的形成等。另外，通过该后处理，能够高效且有效地将在基底200b的表面形成的SiOC膜的膜中杂质除去，能够进一步提高SiOC膜的膜质。
(o)上述效果在使用DMATMS气体以外的含烃基气体的情况下、使用BTCSM气体以外的含Si及卤素气体的情况下、使用H2O气体以外的含O及H气体的情况下、使用吡啶气体以外的催化剂的情况下、使用N2气体以外的非活性气体的情况下，也能够同样地获得。
(4)变形例
本方式中的衬底处理时序不限定于图4所示的方式，能够按照以下所示的变形例的方式变更。这些变形例能够任意组合。只要没有特别说明，各变形例的各步骤中的处理步骤、处理条件能够设为与上述的衬底处理顺序的各步骤中的处理步骤、处理条件相同。
(变形例1)
也可以是，在进行表面改性前，针对晶片200的表面进行例如使用稀释氢氟酸(DHF)水溶液、即氟化氢(HF)水溶液的清洗处理(DHF清洗)，将在基底200a及基底200b中的至少任一者的表面形成的自然氧化膜除去。在本变形例中，也能够获得与上述方式相同的效果。另外，根据本变形例，能够以OH基可靠地使基底200a的表面封端，在其后进行的表面改性中，能够可靠地进行使用甲基选择性地使基底200a的表面封端的处理。由此，能够提高选择生长中的选择性。
(变形例2)
也可以是，在后处理中，向选择性地在基底200b的表面形成SiOC膜后的晶片200供给氧化剂或自由基，使对基底200a的表面进行封端的甲基从基底200a的表面脱离以将其除去，对基底200a的表面状态进行重置(氧化剂或自由基供给)。作为氧化剂，能够使用H2O气体、H2O2气体、O3气体、H2气体+O2气体、H2气体+O3气体等。作为自由基，能够使用含O自由基(O＊)、含N自由基(N＊)、含Ar自由基(Ar＊)、含He自由基(He＊)等。这些自由基分别包含在对含O气体、含N气体、含Ar气体、含He气体进行等离子体激发而生成的氧等离子体、氮等离子体、氩等离子体、氦等离子体中。根据本变形例，能够主动地使对基底200a的表面进行封端的甲基从基底200a的表面脱离以将其除去。另外，能够主动地将在基底200b的表面上形成的SiOC膜中的杂质除去、提高SiOC膜的膜质。需要说明的是，本变形例也可以与上述方式中的后处理组合进行。在该情况下，能够更加可靠地将对基底200a的表面进行封端的甲基从基底200a的表面除去，另外，能够进一步提高在基底200b的表面上形成的SiOC膜的膜质。
作为氧化剂供给H2O气体时的处理条件能够例示如下：
H2O气体供给流量：100～50000sccm
H2O气体供给时间：1～18000秒
处理温度：120～1000℃、优选400～700℃
处理压力：1～120000Pa。
作为氧化剂供给H2O2气体时的处理条件能够例示如下：
H2O2气体供给流量：100～50000sccm
H2O2气体供给时间：1～18000秒
处理温度：120～1000℃、优选400～700℃
处理压力：1～120000Pa。
作为氧化剂供给O3气体时的处理条件能够例示如下：
O3气体供给流量：100～50000sccm
O3气体供给时间：1～18000秒
处理温度：120～1000℃、优选400～700℃
处理压力：1～120000Pa。
作为氧化剂供给H2气体+O2气体时的处理条件能够例示如下：
H2气体供给流量：100～50000sccm
O2气体供给流量：100～50000sccm
各气体供给时间：1～18000秒
处理温度：400～1000℃、优选400～700℃
处理压力：1～2000Pa、优选1～1000Pa。
作为氧化剂供给H2气体+O3气体时的处理条件能够例示如下：
H2气体供给流量：100～50000sccm
O3气体供给流量：100～50000sccm
各气体供给时间：1～18000秒
处理温度：400～1000℃、优选400～700℃
处理压力：1～2000Pa、优选1～1000Pa。
作为自由基供给O＊时的处理条件能够例示如下：
O2气体供给流量：100～50000sccm
O2气体供给时间：1～18000秒
RF电力：50～1500W
处理温度：25～1000℃
处理压力：1～1000Pa。
作为自由基供给N＊时的处理条件能够例示如下：
N2气体供给流量：100～50000sccm
N2气体供给时间：1～18000秒
RF电力：50～1500W
处理温度：25～1000℃
处理压力：1～1000Pa。
作为自由基供给Ar＊时的处理条件能够例示如下：
Ar气体供给流量：100～50000sccm
Ar气体供给时间：1～18000秒
RF电力：50～1500W
处理温度：25～1000℃
处理压力：1～1000Pa。
作为自由基供给He＊时的处理条件能够例示如下：
He气体供给流量：100～50000sccm
气体供给时间：1～18000秒
RF电力：50～1500W
处理温度：25～1000℃
处理压力：1～1000Pa。
＜本发明的其他方式＞
以上，对本发明的方式进行了具体说明。但本发明并非限定于上述方式，能够在不脱离其要旨的范围内实施多种变更。
例如，如以下示出的处理时序所示，也可以是，在选择生长中，将非同时进行向晶片200供给HCDS气体和吡啶气体的步骤和向晶片200供给H2O气体和吡啶气体的步骤的循环进行规定次数(n次、n为1以上的整数)，在基底200b的表面作为膜形成氧化硅膜(SiO膜)。向晶片200供给HCDS气体和吡啶气体的步骤中的处理条件能够设为与上述方式的步骤1中的处理条件相同。向晶片200供给H2O气体和吡啶气体的步骤中的处理条件能够设为与上述方式的步骤2中的处理条件相同。在该情况下，也能够获得与上述方式相同的效果。
Figure BDA0002848911650000261
另外，例如，如以下示出的处理时序所示，在进行了选择生长后，也可以不实施后处理。在该情况下，除了后处理的效果以外，也能够获得与上述方式相同的效果。根据在选择生长后进行的工序，存在不需要对基底200a的表面状态进行重置的情况，在该情况下，无需进行后处理。
Figure BDA0002848911650000262
Figure BDA0002848911650000263
另外，例如，也可以是，在表面改性中，交替地将向晶片200的DMATMS气体的供给、和吹扫重复多次。即，也可以将向晶片200的DMATMS气体的供给以在其间加入吹扫而间歇地进行的方式进行。在该情况下，能够通过吹扫将在晶片200的表面吸附的DMATMS气体的不需要的物理吸附成分等除去，并使用DMATMS中含有的甲基使基底200a的表面封端，能够提高基底200a的表面的甲基的密度。作为结果，能够进一步提高选择生长中的选择性。另外，还可减少DMATMS气体的使用量。
另外，例如，也可以是，在表面改性中，在使排气系统关闭的状态下，即，在使APC阀244全闭的状态下进行向晶片200的DMATMS气体的供给。即，也可以是，在表面改性中，将DMATMS气体封入到处理室201内。在该情况下，能够使DMATMS气体遍及处理室201内的整个区域，且遍及晶片200的面内的整个区域，使用甲基均匀地使各晶片200中的基底200a的表面封端。作为结果，能够进一步提高选择生长中的选择性。另外，还可以大大减少DMATMS气体的使用量。
需要说明的是，也可以是，在表面改性中，交替且重复多次地进行DMATMS气体向处理室201内的封入和吹扫。即，也可以将DMATMS气体向处理室201内的封入以在其间加入吹扫的方式间歇地进行。在该情况下，能够在通过吹扫将在晶片200的表面吸附的DMATMS气体的不需要的物理吸附成分等除去的同时，使用DMATMS中含有的甲基使基底200a的表面封端，能够提高基底200a的表面的甲基的密度。作为结果，能够进一步提高选择生长中的选择性。
另外，例如，在选择生长中，不仅可以形成SiOC膜、SiO膜等硅系氧化膜，也可以形成例如氧化铝膜(AlO膜)、氧化钛膜(TiO膜)、氧化铪膜(HfO膜)、氧化锆膜(ZrO膜)等金属系氧化膜。在这些情况下，能够使用上述含烃基气体、含有Al、Ti、Hf、Zr等金属元素的原料及上述氧化剂等，通过与上述方式中的处理条件相同的处理步骤进行选择生长。在该情况下也能够获得与上述方式相同的效果。需要说明的是，在形成金属系氧化膜的情况下，能够省略吡啶等催化剂的供给。
各处理使用的制程优选根据处理内容单独准备，预先经由电通信线路、外部存储装置123储存在存储装置121c内。并且，优选在各处理开始时，CPU121a根据处理内容从在存储装置121c内储存的多个制程中选择适当的制程。由此，能够在1台衬底处理装置中再现性良好地形成各种膜种、组成比、膜质、膜厚的膜。且能够减轻操作者的负担，避免操作失误并迅速开始进行各处理。
上述制程不限于新创建的情况，例如，也可以通过变更已安装在衬底处理装置中的现有制程来准备。在变更制程的情况下，也可以将变更后的制程经由电通信线路、记录有相应制程的记录介质安装在衬底处理装置中。另外，也可以对现有衬底处理装置所具有的输入输出装置122进行操作，直接对已安装在衬底处理装置中的现有制程进行变更。
在上述实施方式中，对使用一次处理多片衬底的分批式衬底处理装置形成膜的例子进行了说明。本发明不限定于上述方式，例如在使用一次处理一片或几片衬底的单片式衬底处理装置形成膜的情况下也能够适当应用。另外，在上述方式中，对使用具有热壁型处理炉的衬底处理装置形成膜的例子进行了说明。本发明不限定于上述方式，在使用具有冷壁型处理炉的衬底处理装置形成膜的情况下也能够适当应用。
在使用以上衬底处理装置的情况下，也能够按照与上述方式、变形例相同的处理顺序、处理条件进行各处理，能够获得与上述方式相同的效果。
另外，上述方式及变形例等能够适当组合使用。此时的处理步骤、处理条件例如能够设为与上述方式的处理步骤、处理条件相同。
【实施例】
作为样品1～6，通过上述方式的处理时序在晶片的表面露出的基底的表面形成SiOC膜。样品1～6的基底依次设为硅晶片的表面(单结晶Si)、无定形碳膜(a-C膜)、SiO膜、氧化铝膜(AlO膜)、SiN膜、氮化钛膜(TiN膜)。各步骤中的处理条件为上述方式的各步骤中的处理条件范围内的规定的条件，且在各样品中设为相同的条件。
然后，对样品1～6中形成的SiOC膜的厚度进行测定。图7示出SiOC膜的厚度的测定结果。图7的纵轴示出在基底的表面形成的SiOC膜的厚度
Figure BDA0002848911650000291
横轴依次示出样品1～6。
如图7所示，可知以SiO膜为基底的样品3中的SiOC膜的厚度远远比其他样品中的SiOC膜的厚度薄。即，可知下述情况：通过上述方式的处理时序，对于在晶片的表面露出的多种基底，能够选择性地在SiO膜以外的各种基底(单晶Si、a-C膜、AlO膜、SiN膜、TiN膜)的表面形成SiOC膜。

Claims (20)

1.半导体器件的制造方法，其具有下述工序：
(a)向在表面露出第1基底和第2基底的衬底供给含烃基气体，将所述第1基底的表面以用烃基封端的方式进行改性的工序；和
(b)向使所述第1基底的表面改性后的所述衬底供给含氧及氢气体，选择性地在所述第2基底的表面形成膜的工序。
2.根据权利要求1所述的半导体器件的制造方法，其中，在(b)中，进一步地，向所述衬底供给催化剂。
3.根据权利要求1所述的半导体器件的制造方法，其中，在(b)中，进一步地，向所述衬底供给含硅及卤素气体。
4.根据权利要求1所述的半导体器件的制造方法，其中，在(b)中，将非同时地进行下述工序的循环进行规定次数：向所述衬底供给含硅及卤素气体和催化剂的工序；和向所述衬底供给所述含氧及氢气体和催化剂的工序。
5.根据权利要求1所述的半导体器件的制造方法，其中，将(b)中的所述衬底的温度设为(a)中的所述衬底的温度以下。
6.根据权利要求1所述的半导体器件的制造方法，其中，使(b)中的所述衬底的温度低于(a)中的所述衬底的温度。
7.根据权利要求5所述的半导体器件的制造方法，其中，通过以提高(b)中的所述衬底的温度的方式进行调节，从而以将选择性提高的方式进行控制。
8.根据权利要求5所述的半导体器件的制造方法，其中，通过以提高(b)中的所述衬底的温度的方式进行调节，从而以使得膜的形成速率降低的方式进行控制。
9.根据权利要求1所述的半导体器件的制造方法，其中，还具有下述工序：(c)向选择性地在所述第2基底的表面形成膜后的所述衬底供给氧化剂或自由基，将对所述第1基底的表面进行封端的烃基除去的工序。
10.根据权利要求1所述的半导体器件的制造方法，其中，还具有下述工序：(c)将选择性地在所述第2基底的表面形成膜后的所述衬底的温度设为(b)中的所述衬底的温度以上，将对所述第1基底的表面进行封端的烃基除去的工序。
11.根据权利要求1所述的半导体器件的制造方法，其中，还具有下述工序：(c)使选择性地在所述第2基底的表面形成膜后的所述衬底的温度高于(b)中的所述衬底的温度，将对所述第1基底的表面进行封端的烃基除去的工序。
12.根据权利要求1所述的半导体器件的制造方法，其中，在进行(a)之前，还具有(d)用羟基对所述第1基底的表面进行封端的工序。
13.根据权利要求1所述的半导体器件的制造方法，其中，所述烃基包含烷基。
14.根据权利要求1所述的半导体器件的制造方法，其中，所述烃基包含烷基甲硅烷基。
15.根据权利要求1所述的半导体器件的制造方法，其中，所述含烃基气体还包含氨基。
16.根据权利要求1所述的半导体器件的制造方法，其中，所述含氧及氢气体为H2O气体。
17.根据权利要求1所述的半导体器件的制造方法，其中，所述第1基底为氧化膜，所述第2基底为氧化膜以外的其他膜。
18.根据权利要求1所述的半导体器件的制造方法，其中，在非等离子体的气氛下进行(a)及(b)。
19.衬底处理装置，其具有：
供衬底被处理的处理室；
含烃基气体供给系统，其向所述处理室内的衬底供给含烃基气体；
含氧及氢气体供给系统，其向所述处理室内的衬底供给含氧及氢气体；
温度调节器，其对所述处理室内的衬底的温度进行调节；和
控制部，其构成为能够对所述含烃基气体供给系统、所述含氧及氢气体供给系统及所述温度调节器进行控制，以在所述处理室内进行下述处理：(a)向在表面露出第1基底和第2基底的衬底供给所述含烃基气体，将所述第1基底的表面以用烃基封端的方式进行改性的处理；和(b)向使所述第1基底的表面改性后的所述衬底供给所述含氧及氢气体，选择性地在所述第2基底的表面形成膜的处理。
20.计算机可读取的记录介质，其记录有利用计算机使衬底处理装置在所述衬底处理装置的处理室内执行下述步骤的程序：
(a)向在表面露出第1基底和第2基底的衬底供给含烃基气体，将所述第1基底的表面以用烃基封端的方式进行改性的步骤；和
(b)向使所述第1基底的表面改性后的所述衬底供给含氧及氢气体，在所述第2基底的表面上选择性地形成膜的步骤。
CN202011522199.6A 2019-12-27 2020-12-21 半导体器件的制造方法、衬底处理装置及记录介质 Active CN113053727B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-237905 2019-12-27
JP2019237905A JP7227122B2 (ja) 2019-12-27 2019-12-27 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム

Publications (2)

Publication Number Publication Date
CN113053727A true CN113053727A (zh) 2021-06-29
CN113053727B CN113053727B (zh) 2024-04-12

Family

ID=76508112

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011522199.6A Active CN113053727B (zh) 2019-12-27 2020-12-21 半导体器件的制造方法、衬底处理装置及记录介质

Country Status (6)

Country Link
US (2) US11848203B2 (zh)
JP (2) JP7227122B2 (zh)
KR (2) KR102642772B1 (zh)
CN (1) CN113053727B (zh)
SG (1) SG10202013019QA (zh)
TW (2) TWI786471B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI848356B (zh) * 2021-09-27 2024-07-11 日商國際電氣股份有限公司 基板處理方法、半導體裝置之製造方法、基板處理裝置及程式

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7227122B2 (ja) 2019-12-27 2023-02-21 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7374961B2 (ja) * 2021-07-27 2023-11-07 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
JP7329021B2 (ja) * 2021-09-14 2023-08-17 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理システム、およびプログラム
JP7426978B2 (ja) * 2021-12-08 2024-02-02 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7315744B1 (ja) 2022-03-14 2023-07-26 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP2024042235A (ja) 2022-09-15 2024-03-28 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP2024047208A (ja) 2022-09-26 2024-04-05 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理システム、およびプログラム
JP2024047456A (ja) 2022-09-26 2024-04-05 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理システム、およびプログラム

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201448038A (zh) * 2013-03-19 2014-12-16 Hitachi Int Electric Inc 半導體裝置之製造方法、基板處理裝置、基板處理系統及記錄媒體
CN104249070A (zh) * 2013-06-28 2014-12-31 株式会社日立国际电气 清洁方法、制造半导体器件的方法和基材加工设备
JP2015053445A (ja) * 2013-09-09 2015-03-19 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及びプログラム
CN105493248A (zh) * 2013-09-30 2016-04-13 株式会社日立国际电气 半导体器件的制造方法、衬底处理装置、衬底处理系统及记录介质
US20180012752A1 (en) * 2016-07-11 2018-01-11 Tokyo Electron Limited Method and apparatus for selective film deposition using a cyclic treatment
US20180204732A1 (en) * 2015-09-17 2018-07-19 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
WO2019027738A1 (en) * 2017-08-04 2019-02-07 Micromaterials Llc ENHANCED METAL CONTACT LANDING STRUCTURE
JP2019096877A (ja) * 2017-11-20 2019-06-20 東京エレクトロン株式会社 完全自己整合性ビアを形成するための選択的付着の方法

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5194530A (en) * 1991-04-15 1993-03-16 Shell Oil Company Termination of anionic polymerization using hydrocarbon terminating agents
JP3761918B2 (ja) 1994-09-13 2006-03-29 株式会社東芝 半導体装置の製造方法
JP2988455B2 (ja) 1997-10-15 1999-12-13 日本電気株式会社 プラズマエッチング方法
US6870011B2 (en) * 2001-01-24 2005-03-22 Arizona Chemical Company Hydrocarbon-terminated polyether-polyamide block copolymers and uses thereof
US7351606B2 (en) * 2004-06-24 2008-04-01 Palo Alto Research Center Incorporated Method for forming a bottom gate thin film transistor using a blend solution to form a semiconducting layer and an insulating layer
US7902080B2 (en) 2006-05-30 2011-03-08 Applied Materials, Inc. Deposition-plasma cure cycle process to enhance film quality of silicon dioxide
EP2036120A4 (en) 2006-05-30 2012-02-08 Applied Materials Inc NOVEL PLASMA CURING AND PLASMA CURING PROCESS TO ENHANCE THE QUALITY OF SILICON DIOXIDE FILM
US20080213479A1 (en) 2007-02-16 2008-09-04 Tokyo Electron Limited SiCN film formation method and apparatus
JP4924437B2 (ja) 2007-02-16 2012-04-25 東京エレクトロン株式会社 成膜方法及び成膜装置
JP2013243193A (ja) 2012-05-18 2013-12-05 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP6415808B2 (ja) 2012-12-13 2018-10-31 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6155063B2 (ja) 2013-03-19 2017-06-28 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及びプログラム
JP5886381B2 (ja) 2014-07-23 2016-03-16 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
JP6470060B2 (ja) 2015-01-30 2019-02-13 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
US9508545B2 (en) * 2015-02-09 2016-11-29 Applied Materials, Inc. Selectively lateral growth of silicon oxide thin film
JP6484478B2 (ja) 2015-03-25 2019-03-13 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
TWI717260B (zh) * 2015-05-01 2021-01-21 美商應用材料股份有限公司 使用表面封端化學性質的薄膜介電質之選擇性沉積
JP6803368B2 (ja) 2015-07-09 2020-12-23 レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード アルキルアミノ置換ハロカルボシラン前駆体
US20170051405A1 (en) * 2015-08-18 2017-02-23 Asm Ip Holding B.V. Method for forming sin or sicn film in trenches by peald
KR20180045040A (ko) 2015-09-19 2018-05-03 어플라이드 머티어리얼스, 인코포레이티드 하이드로실릴화 부동태화를 사용한 표면 선택적 원자 층 증착
US10283348B2 (en) 2016-01-20 2019-05-07 Versum Materials Us, Llc High temperature atomic layer deposition of silicon-containing films
JP6576277B2 (ja) * 2016-03-23 2019-09-18 東京エレクトロン株式会社 窒化膜の形成方法
JP2017222928A (ja) * 2016-05-31 2017-12-21 東京エレクトロン株式会社 表面処理による選択的堆積
JP6745887B2 (ja) 2016-09-23 2020-08-26 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6741780B2 (ja) 2016-11-11 2020-08-19 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
US11430656B2 (en) * 2016-11-29 2022-08-30 Asm Ip Holding B.V. Deposition of oxide thin films
TWI700750B (zh) 2017-01-24 2020-08-01 美商應用材料股份有限公司 用於介電薄膜的選擇性沉積之方法及設備
JP6857503B2 (ja) 2017-02-01 2021-04-14 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
US10176984B2 (en) * 2017-02-14 2019-01-08 Lam Research Corporation Selective deposition of silicon oxide
US10242866B2 (en) * 2017-03-08 2019-03-26 Lam Research Corporation Selective deposition of silicon nitride on silicon oxide using catalytic control
US10355111B2 (en) 2017-04-26 2019-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Deposition selectivity enhancement and manufacturing method thereof
US10157740B1 (en) * 2017-06-15 2018-12-18 Applied Materials, Inc. Selective deposition process utilizing polymer structure deactivation process
TWI762194B (zh) 2017-07-18 2022-04-21 美商應用材料股份有限公司 在金屬材料表面上沉積阻擋層的方法
US10985014B2 (en) * 2017-07-23 2021-04-20 Applied Materials, Inc. Methods for selective deposition on silicon-based dielectrics
TWI772516B (zh) 2017-09-12 2022-08-01 美商應用材料股份有限公司 藉由化學蝕刻去除選擇性沉積缺陷
US11371136B2 (en) * 2017-09-19 2022-06-28 Applied Materials, Inc. Methods for selective deposition of dielectric on silicon oxide
US10892161B2 (en) * 2017-11-14 2021-01-12 Applied Materials, Inc. Enhanced selective deposition process
JP6980106B2 (ja) 2018-05-28 2021-12-15 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、プログラム及び基板処理方法
CN112424916B (zh) 2018-07-17 2024-06-21 株式会社国际电气 半导体装置的制造方法、基板处理装置和记录介质
WO2020016914A1 (ja) * 2018-07-17 2020-01-23 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置及びプログラム
US11572620B2 (en) * 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
JP6860605B2 (ja) * 2019-03-18 2021-04-14 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP6960953B2 (ja) * 2019-03-20 2021-11-05 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
JP6953480B2 (ja) * 2019-07-31 2021-10-27 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP7227122B2 (ja) 2019-12-27 2023-02-21 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7072012B2 (ja) * 2020-02-27 2022-05-19 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、及びプログラム
JP7254044B2 (ja) * 2020-03-25 2023-04-07 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201448038A (zh) * 2013-03-19 2014-12-16 Hitachi Int Electric Inc 半導體裝置之製造方法、基板處理裝置、基板處理系統及記錄媒體
CN104249070A (zh) * 2013-06-28 2014-12-31 株式会社日立国际电气 清洁方法、制造半导体器件的方法和基材加工设备
JP2015053445A (ja) * 2013-09-09 2015-03-19 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及びプログラム
CN105493248A (zh) * 2013-09-30 2016-04-13 株式会社日立国际电气 半导体器件的制造方法、衬底处理装置、衬底处理系统及记录介质
US20180204732A1 (en) * 2015-09-17 2018-07-19 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US20180012752A1 (en) * 2016-07-11 2018-01-11 Tokyo Electron Limited Method and apparatus for selective film deposition using a cyclic treatment
WO2019027738A1 (en) * 2017-08-04 2019-02-07 Micromaterials Llc ENHANCED METAL CONTACT LANDING STRUCTURE
JP2019096877A (ja) * 2017-11-20 2019-06-20 東京エレクトロン株式会社 完全自己整合性ビアを形成するための選択的付着の方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI848356B (zh) * 2021-09-27 2024-07-11 日商國際電氣股份有限公司 基板處理方法、半導體裝置之製造方法、基板處理裝置及程式

Also Published As

Publication number Publication date
KR20240032776A (ko) 2024-03-12
TW202311550A (zh) 2023-03-16
JP2023054057A (ja) 2023-04-13
TWI786471B (zh) 2022-12-11
TW202138603A (zh) 2021-10-16
KR20210084302A (ko) 2021-07-07
SG10202013019QA (en) 2021-07-29
JP7227122B2 (ja) 2023-02-21
JP7561896B2 (ja) 2024-10-04
KR102642772B1 (ko) 2024-03-05
US20210202245A1 (en) 2021-07-01
US11848203B2 (en) 2023-12-19
CN113053727B (zh) 2024-04-12
JP2021106242A (ja) 2021-07-26
US20240071752A1 (en) 2024-02-29

Similar Documents

Publication Publication Date Title
CN113053727B (zh) 半导体器件的制造方法、衬底处理装置及记录介质
TWI795720B (zh) 基板處理方法、半導體裝置之製造方法、基板處理裝置及程式
CN108461400B (zh) 半导体器件的制造方法、衬底处理装置及记录介质
US20230183864A1 (en) Method of processing substrate, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
KR102244383B1 (ko) 클리닝 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP6470060B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
US20240254625A1 (en) Method of processing substrate, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US20240170280A1 (en) Processing method, method of manufacturing semiconductor device, processing apparatus, and recording medium
CN113316836A (zh) 半导体器件的制造方法、衬底处理装置及程序
US20240105448A1 (en) Method of processing substrate, method of manufacturing semiconductor device, substrate processing system, and recording medium
US20240096617A1 (en) Method of processing substrate, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US20230058808A1 (en) Method of processing substrate, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
TW202343570A (zh) 基板處理裝置，處理容器，基板保持具及半導體裝置的製造方法
CN117766375A (zh) 衬底处理方法、半导体器件的制造方法、记录介质及衬底处理装置
CN116246942A (zh) 衬底处理方法、半导体器件的制造方法、衬底处理装置及记录介质
CN117121172A (zh) 半导体器件的制造方法、衬底处理方法、衬底处理装置、及程序

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant