CN108461400B - 半导体器件的制造方法、衬底处理装置及记录介质 - Google Patents

半导体器件的制造方法、衬底处理装置及记录介质 Download PDF

Info

Publication number
CN108461400B
CN108461400B CN201810150065.2A CN201810150065A CN108461400B CN 108461400 B CN108461400 B CN 108461400B CN 201810150065 A CN201810150065 A CN 201810150065A CN 108461400 B CN108461400 B CN 108461400B
Authority
CN
China
Prior art keywords
film
aminosilane
layer
semiconductor device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810150065.2A
Other languages
English (en)
Other versions
CN108461400A (zh
Inventor
佐野敦
龟田贤治
高泽裕真
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
INTERNATIONAL ELECTRIC CO Ltd
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Publication of CN108461400A publication Critical patent/CN108461400A/zh
Application granted granted Critical
Publication of CN108461400B publication Critical patent/CN108461400B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/308—Oxynitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/36—Carbonitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C23C16/45546—Atomic layer deposition [ALD] characterized by the apparatus specially adapted for a substrate stack in the ALD reactor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02334—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment in-situ cleaning after layer formation, e.g. removing process residues
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明涉及半导体器件的制造方法、衬底处理装置及记录介质。要解决的课题为提高在衬底上形成的SiOCN膜的膜质。半导体器件的制造方法进行下述工序：将非同时地进行下述工序的循环进行规定次数，从而在衬底上形成包含硅、氧、碳及氮的膜的工序：对衬底同时供给第一氨基硅烷和氧化剂从而形成包含硅、氧、碳及氮的层的工序，和于第一温度下对层进行第一改质处理的工序；及于比第一温度高的第二温度下对膜进行第二改质处理的工序。

Description

半导体器件的制造方法、衬底处理装置及记录介质
技术领域
本发明涉及半导体器件的制造方法、衬底处理装置及记录介质。
背景技术
作为半导体器件的制造工序的一个工序，存在进行下述处理的情况：对衬底供给氨基硅烷和氧化剂，从而在衬底上形成包含硅(Si)、氧(O)、碳(C)及氮(N)的硅氧碳氮化膜(SiOCN膜)的处理(参见例如专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开2006-351694号公报
发明内容
发明要解决的课题
本发明的目的在于，提供能够提高在衬底上形成的SiOCN膜的膜质的技术。
用于解决课题的手段
根据本发明的一个方式，提供一种技术，所述技术进行下述工序：
将非同时地进行下述工序的循环进行规定次数，从而在衬底上形成包含硅、氧、碳及氮的膜的工序，非同时地进行下述工序的所述循环包括：对所述衬底同时供给第一氨基硅烷和氧化剂从而形成包含硅、氧、碳及氮的层的工序，和于第一温度下对所述层进行第一改质处理的工序；及
于比所述第一温度高的第二温度下对所述膜进行第二改质处理的工序。
发明效果
根据本发明，能够提高在衬底上形成的SiOCN膜的膜质。
附图说明
图1是本发明的实施方式中适合使用的衬底处理装置的立式处理炉的概略构成图，并且是以纵剖面图表示处理炉部分的图。
图2是本发明的实施方式中适合使用的衬底处理装置的立式处理炉的概略构成图，并且是以图1的A-A线剖面图表示处理炉部分的图。
图3是本发明的实施方式中适合使用的衬底处理装置的控制器的概略构成图，并且是以框图表示控制器的控制系统的图。
图4中的(a)为表示本发明的一个实施方式的成膜顺序的图，(b)为表示其变形例的图。
图5中的(a)、(b)分别为表示本发明的一个实施方式的成膜顺序的变形例的图。
图6中的(a)、(b)分别为表示本发明的一个实施方式的成膜顺序的变形例的图。
图7为表示本发明的一个实施方式的成膜顺序的变形例的图。
图8为表示膜质的评价结果的图。
附图标记说明
200···晶片(衬底)
具体实施方式
<本发明的一个实施方式>
以下，参照图1～图3，说明本发明的一个实施方式。
(1)衬底处理装置的构成
如图1所示，处理炉202具有作为加热机构(温度调节部)的加热器207。加热器207为圆筒形，通过支承于保持板而垂直地安装。加热器207也作为利用热来使气体活化(激发)的活化机构(激发部)发挥功能。
在加热器207的内侧，与加热器207呈同心圆状地配设有反应管203。反应管203由例如石英(SiO2)或碳化硅(SiC)等耐热性材料构成，形成为上端封闭、下端开口的圆筒形。在反应管203的下方与反应管203呈同心圆状地配设有集流管209。集流管209例如由不锈钢(SUS)等金属材料构成，并且形成为上端和下端开口的圆筒形。集流管209的上端部构成为与反应管203的下端部卡合、支承反应管203。在集流管209和反应管203之间设置有作为密封部件的O型圈220a。反应管203与加热器207同样地被垂直地安装。主要由反应管203和集流管209构成处理容器(反应容器)。在处理容器的筒中空部形成有处理室201。处理室201构成为能够收容多张作为衬底的晶片200。
在处理室201内，以贯穿集流管209的侧壁的方式设置有喷嘴249a～249c。在喷嘴249a～249c上分别连接有气体供给管232a～232c。
在气体供给管232a～232c上，从上游侧起依次分别设置有作为流量控制器(流量控制部)的质量流量控制器(MFC)241a～241c及作为开关阀的阀243a～243c。在气体供给管232a～232c的比阀243a～243c更靠下游侧分别连接有供给非活性气体的气体供给管232d～232f。在气体供给管232d～232f上，从上游侧起依次分别设置有MFC241d～241f及阀243d～243f。
如图2所示，在反应管203的内壁与晶片200之间的俯视时为圆环状的空间，以沿反应管203的内壁的下部至上部朝向晶片200的装载方向上方竖立的方式分别设置喷嘴249a～249c。即，在排列晶片200的晶片排列区域的侧方的、水平包围晶片排列区域的区域，以沿着晶片排列区域的方式分别设置有喷嘴249a～249c。在喷嘴249a～249c的侧面分别设置有供给气体的气体供给孔250a～250c。气体供给孔250a～250c分别以朝向反应管203的中心的方式开口，能够朝向晶片200供给气体。在从反应管203的下部到上部的范围内设置有多个气体供给孔250a～250c。
作为原料气体，从气体供给管232a，经由MFC241a、阀243a、喷嘴249a而向处理室201内供给包含Si、N及C的氨基硅烷(第一氨基硅烷)。所谓原料气体，是指气态的原料，例如，通过使常温常压下为液态的原料气化而得到的气体、常温常压下为气态的原料等。作为第一氨基硅烷，可使用例如，双(二乙基氨基)硅烷(SiH2[N(C2H5)2]2，简称：BDEAS)气体。
作为原料(原料气体)，从气体供给管232b经由MFC241b、阀243b、喷嘴249b向处理室201内供给不同于第一氨基硅烷的第二氨基硅烷或烷氧基硅烷。作为第二氨基硅烷，例如，可使用三(二乙基氨基)硅烷(SiH[N(CH3)2]3，简称：3DMAS)气体。所谓烷氧基硅烷，是指与烷氧基(即，烷基(R)与氧(O)键合而形成的官能团)的硅烷。作为烷氧基硅烷，可使用例如甲基三甲氧基硅烷((CH3O)3SiCH3)气体。
作为反应物(反应气体)，从气体供给管232c经由MFC241c、阀243c、喷嘴249c向处理室201内供给含O气体(氧化剂)。作为含O气体，可使用例如作为氧化氮系气体的一氧化二氮(N2O)气体。
作为非活性气体，从气体供给管232d～232f分别经由MFC241d～241f、阀243d～243f、气体供给管232a～232c、喷嘴249a～249c向处理室201内供给例如氮(N2)气。N2气作为吹扫气体、载气发挥作用。
主要由气体供给管232a、MFC241a、阀243a构成第一供给系统(第一氨基硅烷供给系统)。主要由气体供给管232b、MFC241b、阀243b构成第二供给系统(第二氨基硅烷或烷氧基硅烷供给系统)。主要由气体供给管232c、MFC241c、阀243c构成第三供给系统(氧化剂供给系统)。主要由气体供给管232d～232f、MFC241d～241f、阀243d～243f构成非活性气体供给系统。
上述的各种供给系统中的任意供给系统或全部供给系统可以构成为将阀243a～243f、MFC241a～241f等集成而成的集成型供给系统248。集成型供给系统248以下述方式构成：分别与气体供给管232a～232f连接，并通过后述的控制器121来控制各种气体向气体供给管232a～232f内的供给动作，即，阀243a～243f的开闭动作、利用MFC241a～241f进行的流量调节动作等。集供给系统248构成为一体型或分离型集成单元，并以下述方式构成：能够相对于气体供给管232a～232f等以集成单元单位进行拆装，能够以集成单元单位进行集成型供给系统248的维护、交换、增设等。
在反应管203的侧壁下方设置有对处理室201内的气氛进行排气的排气管231。在排气管231上，经由检测处理室201内压力的作为压力检测器(压力检测部)的压力传感器245及作为压力调节器(压力调节部)的APC(Auto Pressure Controller)阀244，连接有作为真空排气装置的真空泵246。APC阀244以下述方式构成，即，通过在使真空泵246工作的状态下将阀开闭，能够对处理室201内进行真空排气及停止真空排气，进而，通过在使真空泵246工作的状态下基于由压力传感器245检测到的压力信息来调节阀开度，能够调节处理室201内的压力。主要由排气管231、APC阀244、压力传感器245构成排气系统。可考虑在排气系统中包括真空泵246。
在集流管209的下方设置有作为炉口盖体(能够将集流管209的下端开口气密地封闭)的密封盖219。密封盖219例如由SUS等金属材料形成，形成为圆盘状。在密封盖219的上表面设置有作为密封部件(与集流管209的下端抵接)的O型圈220b。在密封盖219的下方设置有使后述的晶舟217旋转的旋转机构267。旋转机构267的旋转轴255贯穿密封盖219并与晶舟217连接。旋转机构267以使晶舟217旋转从而使晶片200旋转的方式构成。密封盖219构成为通过设置于反应管203的外部的作为升降机构的晶舟升降机115而在垂直方向上升降。晶舟升降机115构成为通过使密封盖219升降，从而将晶片200向处理室201内外搬入及搬出(搬送)的搬送装置(搬送机构)。此外，在集流管209的下方设有在使密封盖219降下从而将晶舟217从处理室201内搬出的状态下能够将集流管209的下端开口气密地封闭的、作为炉口盖体的闸门219s。闸门219s例如由SUS等金属材料形成，形成为圆盘状。在闸门219s的上表面设置有与集流管209的下端抵接的作为密封部件的O型圈220c。由闸门开闭机构115s控制闸门219s的开闭动作(升降动作、转动动作等)。
作为衬底支承件的晶舟217以下述方式构成：使多张(例如25～200张)晶片200以水平姿势且以彼此中心对齐的状态在垂直方向上排列，将其呈多层地进行支承，即，使晶片200隔开间隔地排列。晶舟217例如由石英、SiC等耐热性材料构成。在晶舟217的下部，呈多层地支承有由例如石英、SiC等耐热性材料构成的隔热板218。
在反应管203内设置有作为温度检测器的温度传感器263。基于由温度传感器263检测到的温度信息来调节向加热器207的通电情况，由此使处理室201内的温度成为所期望的温度分布。温度传感器263以沿着反应管203的内壁的方式设置。
如图3所示，作为控制部(控制手段)的控制器121构成为具有CPU(CentralProcessing Unit)121a、RAM(Random Access Memory)121b、存储装置121c、I/O端口121d的计算机。RAM121b、存储装置121c、I/O端口121d以可经由内部总线121e与CPU121a进行数据交换的方式构成。控制器121连接有以例如触摸面板等形式构成的输入输出装置122。
存储装置121c例如由闪存、HDD(Hard Disk Drive)等构成。在存储装置121c内，以可读取的方式存储有：控制衬底处理装置的动作的控制程序、记载有后述成膜处理的步骤、条件等的工艺制程；等。工艺制程是以使控制器121执行后述成膜处理中的各步骤、并能获得规定结果的方式组合得到的，其作为程序发挥功能。以下，也将该工艺制程、控制程序等统一简称为程序。另外，将工艺制程也简称为制程。在本说明书中使用用语“程序”时，有时仅单独包含制程，有时仅单独包含控制程序，或者有时包含上述两者。RAM121b以存储区域(工作区)的形式构成，该存储区域暂时保持通过CPU121a读取的程序、数据等。
I/O端口121d连接于上述MFC241a～241f、阀243a～243f、压力传感器245、APC阀244、真空泵246、温度传感器263、加热器207、旋转机构267、晶舟升降机115、闸门开闭机构115s等。
CPU121a构成为：从存储装置121c读取并执行控制程序，并且根据来自输入输出装置122的操作命令的输入等从存储装置121c读取制程。CPU121a构成为：按照所读取的制程的内容，对利用MFC241a～241f进行的各种气体的流量调节动作、阀243a～243f的开闭动作、基于APC阀244的开闭动作及压力传感器245并利用APC阀244进行的压力调节动作、真空泵246的起动及停止、基于温度传感器263进行的加热器207的温度调节动作、利用旋转机构267进行的晶舟217的旋转及旋转速度调节动作、利用晶舟升降机115进行的晶舟217的升降动作、利用闸门开闭机构115s进行的闸门219s的开闭动作等进行控制。
控制器121可以通过将存储于外部存储装置(例如HDD等磁盘；CD等光盘；MO等光磁盘；USB存储器等半导体存储器)123的上述程序安装在计算机中来构成。存储装置121c、外部存储装置123构成为计算机可读取的记录介质。以下，也将它们统一简称为记录介质。本说明书中使用称为记录介质的用语时，有时仅单独包含存储装置121c、有时仅单独包含外部存储装置123、或有时包含上述两者。需要说明的是，程序向计算机的提供可以不使用外部存储装置123，而使用网络、专用线路等通信手段。
(2)成膜处理
使用图4中的(a)，对使用上述衬底处理装置、作为半导体器件的制造工序的一个工序而在作为衬底的晶片200上形成膜的顺序例进行说明。在以下的说明中，构成衬底处理装置的各部的动作由控制器121控制。
在图4中的(a)所示的成膜顺序中，进行：
将非同时地进行下述步骤的循环进行规定次数，从而在晶片200上形成包含Si、O、C及N的第一膜的步骤：对晶片200同时供给BDEAS气体和N2O气体，从而形成包含Si、O、C及N的第一层的步骤，和于第一温度下对第一层进行第一改质处理的步骤；
和于比第一温度高的第二温度下对第一膜进行第二改质处理的步骤。
在本说明书中，方便起见，有时将图4中的(a)所示的成膜顺序按以下这样表示。在以下变形例的说明中，也使用相同的表述。
Figure BDA0001579673940000081
在本说明书中使用用语“晶片”时，有时指“晶片本身”，有时指“晶片与形成于其表面的规定层、膜等的层叠体”。在本说明书中使用用语“晶片的表面”时，有时指“晶片本身的表面”，有时指“形成于晶片上的规定层等的表面”。对于本说明书中记载有“在晶片上形成规定层”的情形而言，有时指“在晶片本身的表面上直接形成规定层”，有时指“在形成于晶片上的层等上形成规定层”。本说明书中，使用用语“衬底”的情形也与使用用语“晶片”的情形为相同的含义。
(晶片填充及晶舟加载)
将多张晶片200装填(晶片填充)于晶舟217上后，通过闸门开闭机构115s使闸门219s移动，打开集流管209的下端开口(闸门打开)。之后，如图1所示，通过晶舟升降机115抬起支承有多张晶片200的晶舟217，将其搬入(晶舟加载)处理室201内。在该状态下，成为下述状态：密封盖219经由O型圈220b将集流管209的下端密封。
(压力调节及温度调节)
通过真空泵246对处理室201内进行真空排气(减压排气)，以使处理室201内、即晶片200所存在的空间成为所期望的压力(真空度)。此时，处理室201内的压力由压力传感器245测定，基于所测得的压力信息反馈控制APC阀244。此外，通过加热器207进行加热，以使得处理室201内的晶片200成为所期望的处理温度(第一温度)。此时，基于温度传感器263检测到的温度信息反馈控制向加热器207的通电情况，以使处理室201内成为所期望的温度分布。此外，通过旋转机构267开始晶片200的旋转。处理室201内的排气、晶片200的加热、旋转均至少在对晶片200的处理结束之前的期间持续进行。
(成膜步骤)
然后，依次执行如下步骤1、2。
[步骤1]
在本步骤中，对处理室201内的晶片200同时供给BDEAS气体和N2O气体。
具体而言，打开阀243a、243c，向气体供给管232a、232c内分别流入BDEAS气体、N2O气体。BDEAS气体及N2O气体分别利用MFC241a、241c进行流量调节，经由喷嘴249a、249c被供给至处理室201内，并在处理室201内混合、从排气管231排气。此时，对晶片200供给BDEAS气体、N2O气体。此时，也可以打开阀243d～243f而向气体供给管232d～232f内流入N2气体。
通过对晶片200同时供给BDEAS气体和N2O气体，从而作为第一层(初始层)而在晶片200的最外表面上形成(沉积)例如数原子层至数十原子层左右的厚度的包含Si、O、C及N的层、即SiOCN层。
[步骤2]
步骤1结束后，于第一温度下对在晶片200上形成的第一层进行改质处理(第一改质处理)。具体而言，关闭阀243a、243c，分别停止向处理室201内供给BDEAS气体、N2O气体。另外，打开阀243d～243f，经由喷嘴249a～249c而向处理室201内进行N2气体的供给、即对晶片200进行N2气体的供给。
通过进行第一改质处理，能够是在第一层中包含的杂质(第一杂质)从第一层脱离。另外，通过进行第一改质处理，能够缩短构成第一层的原子的原子间距离、即能够使第一层致密化。需要说明的是，通过将步骤1中形成的第一层的厚度设为上述范围内的规定厚度，从而能够在第一层的厚度方向的整个区域得到第一改质处理的作用。结果，能够在厚度方向的整个区域的范围内将第一层转化(改质)成杂质少的致密的层。
[实施规定次数]
通过将非同时、即非同步地进行步骤1、2的循环进行规定次数(n次(n为1以上的整数))，从而能够在晶片200上形成规定组成及规定膜厚的SiOCN膜(作为第一膜)。上述的循环优选重复多次。即，优选的是，使每一循环所形成的第一层的厚度比所期望的膜厚薄，将上述循环重复多次，直至将第一层层叠所形成的膜的膜厚成为所期望的膜厚。
作为步骤1中的处理条件，可例示：
处理温度(第一温度)：500～650℃，优选为600～650℃
处理压力：0.2～20Torr(26.6～2660Pa)，优选为0.5～2Torr(66.5～266Pa)
BDEAS气体供给流量：1～1000sccm，优选为50～100sccm
N2O气体供给流量：100～3000sccm，优选为500～2000sccm
N2气体供给流量：0～1000sccm
气体供给时间：60～300秒，优选为60～120秒。需要说明的是，优选的是，步骤1中的处理压力低于步骤2中的处理压力，进一步优选的是，也低于后文描述的第二改质步骤中的处理压力。
作为步骤2中的处理条件，可例示：
处理温度(第一温度)：500～650℃，优选为600～650℃
处理压力：0.2～760Torr(26.6～101080Pa)，优选为0.5～2Torr(66.5～266Pa)
N2气体供给流量：1000～5000sccm
气体供给时间：60～300秒，优选为60～120秒。需要说明的是，优选的是，步骤2中的处理压力低于后文描述的第二改质步骤中的处理压力。
若处理温度大于650℃，则存在下述情况：在步骤1中，被供给至处理室201内的BDEAS的分解过度进行，在处理室201内发生过剩的气相反应，最终形成的第一膜的晶片面内膜厚均匀性、阶梯被覆性变差。通过将处理温度设为650℃以下的温度，能够提高第一膜的晶片面内膜厚均匀性等。
若处理温度小于500℃，则存在在步骤2中得不到对第一层的改质效果的情况。通过将处理温度设为500℃以上的温度，能够得到对第一层的改质效果。通过将处理温度设为600℃以上的温度，能够提高对第一层的改质效果。
作为第一氨基硅烷，除了BDEAS气体这样的二氨基硅烷(SiH2RR')以外，还可使用单氨基硅烷(SiH3R)、三氨基硅烷(SiHRR'R″)、四氨基硅烷(SiRR'R″R″′)。这里，R、R'、R″、R″中的每一个表示有机基团，且在这里，表示在一个N原子上配位有一个或两个包含一个以上的C原子的烃基而形成的氨基。当构成氨基的一部分的烃基在一个N上配位有2个的情况下，这两个烃基可以是相同的烃基，也可以是不同的烃基。另外，烃基也可包含双键、三键等不饱和键。另外，R、R'、R″、R″′的各自的氨基可以是相同的氨基，也可以是不同的氨基。另外，氨基也可以具有环状结构。
作为单氨基硅烷，可使用(乙基甲基氨基)硅烷(SiH3[N(CH3)(C2H5)]，简称：EMAS)气体、(二甲基氨基)硅烷(SiH3[N(CH3)2]，简称：DMAS)气体等。
作为二氨基硅烷，除了BDEAS气体以外，可使用双(叔丁基氨基)硅烷(SiH2[NH(C4H9)]2，简称：BTBAS)气体、双(二乙基哌啶基)硅烷(SiH2[NC5H8(C2H5)2]2，简称：BDEPS)气体等。
作为三氨基硅烷，可使用三(二乙基氨基)硅烷(SiH[N(C2H5)2]3，简称：3DEAS)气体、3DMAS气体等。
作为四氨基硅烷，可使用四(二乙基氨基)硅烷(Si[N(C2H5)2]4，简称：4DEAS)气体、四(二甲基氨基)硅烷(Si[N(CH3)2]4，简称：4DMAS)气体等。
作为氧化剂，除了N2O气体以外，可使用一氧化氮(NO)气体、二氧化碳(CO2)气体、一氧化碳(CO)气体、氧(O2)气体、水蒸气(H2O气体)、臭氧(O3)气体等。需要说明的是，作为氧化剂，通过使用N2O气体、NO气体这样的氧化氮系气体，能够温和地进行上述改质。结果，易于在最终形成的SiOCN膜中残留C成分、N成分，能够提高膜的电气特性、耐加工性。特别是作为氧化剂使用N2O气体时，较之使用NO气体的情况而言，易于得到上述效果。
作为非活性气体，除了N2气体以外，还能够使用Ar气体、He气体、Ne气体、Xe气体等稀有气体。
(第二改质步骤)
在晶片200上形成第一膜后，将晶片200升温。即，将晶片200的温度变更(上升)至比上述第一温度高的第二温度。然后，于第二温度下，对在晶片200上形成的第一膜进行改质处理(第二改质处理)。该步骤在将处理室201内的气氛设为不含氧的气氛的状态下进行。例如，利用与上述步骤2同样的处理步骤，在不实施对晶片200供给BDEAS气体、N2O气体而实施N2气体的供给的状态下进行。
通过供给第二改质处理，能够使第一膜中包含的杂质从第一膜脱离，并将第一膜转化(改质)为杂质更少、更为致密的膜。需要说明的是，第二改质处理由于是在将晶片200的温度加热至比第一温度高的第二温度的状态下进行的，因此，能够将通过进行第一改质处理而未能完全除去的杂质(第二杂质)从第一膜中除去。
作为本步骤中的处理条件，可例示：
处理温度(第二温度)：700～800℃
处理压力：0.5～760Torr(66.5～101080Pa)，优选为0.5～100Torr(66.5～13300Pa)
N2气体供给流量：1000～5000sccm
气体供给时间：10～60分钟。
需要说明的是，若处理温度小于700℃，则存在得不到对第一膜的改质效果的情况。通过将处理温度设为700℃以上的温度，能够得到对第一膜的改质效果。若处理温度大于800℃，则为了将处理室201内升温而耗费时间，存在衬底处理的生产率降低的情况。通过将处理温度设为800℃以下的温度，能够避免衬底处理的生产率降低，另外，能够良好地管理晶片200的热历史。
需要说明的是，若使用RTA(Rapid Thermal Anneal)等方法，则能够在不对生产率等产生影响的情况下，于例如800～1200℃这样的800℃以上的高温下进行第二改质处理。这种情况下，将会进行例如1～60秒左右的短时间处理。在这种情况下，也能够得到与上述同样的效果。
(后吹扫及大气压恢复)
第二改质处理结束后，从气体供给管232d～232f的各自分别向处理室201内供给作为吹扫气体的N2气体，从排气管231排气。由此，处理室201内被吹扫，将残留在处理室201内的气体、反应副产物从处理室201内除去(后吹扫)。然后，处理室201内的气氛被置换成非活性气体(非活性气体置换)、处理室201内的压力恢复至常压(大气压恢复)。
(晶舟卸载及晶片取出)
之后，通过晶舟升降机115使密封盖219下降，集流管209的下端开口，并且处理完成的晶片200以支承于晶舟217的状态从集流管209的下端被搬出至反应管203的外部(晶舟卸载)。晶舟卸载之后，使闸门219s移动，集流管209的下端开口经由O型圈220c而被闸门219s密封(闸阀关闭)。处理完成的晶片200被搬出到反应管203的外部之后，自晶舟217取出处理完成的晶片200(晶片取出)。
(3)由本实施方式带来的效果
通过本实施方式，可得到以下所示的一种或多种效果。
(a)通过在成膜处理的实施期间中间歇地进行第一改质处理，从而使在晶片200上形成的第一膜在其厚度方向的整个区域的范围内成为杂质少的致密的膜。即，通过进行成膜处理所形成的第一膜能够成为介电常数低、另外耐灰化性、耐氟化氢(HF)性等耐加工性(特性)良好的膜。
(b)通过在成膜处理之后进行第二改质处理，能够使通过进行第一改质处理而未能完全除去的第二杂质从第一膜脱离，能够使第一膜进一步致密化。即，通过依次进行第一温度下的第一改质处理、和比第一温度高的第二温度下的第二改质处理这样的二阶段改质(二阶段退火)处理，能够使最终形成的第一膜成为介电常数更低、耐加工性更好的膜。
(c)作为原料，通过使用包含Si、C及N的氨基硅烷(BDEAS气体)，能够容易地在最终形成的第一膜中添加C成分、N成分。结果，能够使最终形成的第一膜成为以高浓度包含C、N的膜、即耐加工性优异的膜。
(d)作为反应物，通过使用氧化能力比较弱的氧化氮系气体(N2O气体)，能够容易地在最终形成的第一膜中残留C成分、N成分。结果，能够使最终形成的第一膜成为以高浓度包含C、N的膜、即耐加工性优异的膜。
(e)在使用BDEAS气体以外的氨基硅烷的情况、使用N2O气体以外的氧化剂的情况、使用N2气体以外的非活性气体的情况下，也同样能够得到上述效果。
(4)变形例
本实施方式可按照以下的变形例那样进行变更。另外，这些变形例可任意组合。
(变形例1)
如图4中的(b)、以下所示的成膜顺序那样，在上述步骤1中，也可以对晶片200同时供给第一氨基硅烷(BDEAS气体)、不同于第一氨基硅烷的第二氨基硅烷(3DMAS气体)、和氧化剂(N2O气体)。
Figure BDA0001579673940000141
在本变形例中，也能够得到与图4中的(a)所示的成膜顺序相同的效果。另外，由于作为原料而使用两种不同的氨基硅烷(Double amino silane)，因此，能够对最终形成的第一膜的组成比、特别是C浓度、N浓度进行微调。即，能够对最终形成的第一膜的介电常数、耐加工性进行微调。另外，由于同时供给两种氨基硅烷，因此较之后文描述的变形例2而言，能够避免每一循环的所需的时间的增加，能够防止生产率降低。
这里所谓的氨基硅烷的种类不同，是指例如第一氨基硅烷的一分子中的氨基配体的数量不同于第二氨基硅烷的一分子中的氨基配体的数量。另外，是指例如第一氨基硅烷的一分子中的C原子的数量不同于第二氨基硅烷的一分子中的C原子的数量。另外，是指例如第一氨基硅烷的一分子中的N原子的数量不同于第二氨基硅烷的一分子中的N原子的数量。另外，是指例如第一氨基硅烷的一分子中的C原子的数量对N原子的数量之比(C/N比)不同于第二氨基硅烷的一分子中的C/N比。
需要说明的是，在代替第二氨基硅烷而使用烷氧基硅烷的情况下，也能够得到与本变形例相同的效果。在这一方面，在以下各种变形例中也是相同的。在代替第二氨基硅烷而使用烷氧基硅烷的情况下，能够向着增加最终形成的膜的O浓度的方向、或者降低N浓度的方向来对膜的组成进行微调。需要说明的是，作为烷氧基硅烷，除了上述甲基三甲氧基硅烷气体以外，还能够使用二甲基二甲氧基硅烷((CH3O)3SiCH3)气体、甲基三甲氧基硅烷((C2H5O)3SiCH3)气体等。
(变形例2)
如图5(a)、以下所示的成膜顺序那样，也可以进一步进行通过将非同时地进行下述步骤的循环进行规定次数，从而在晶片200上形成第二膜(SiOCN膜)的步骤：对晶片200同时供给不同于第一氨基硅烷(BDEAS气体)的第二氨基硅烷(3DMAS气体)、和氧化剂(N2O气体)从而形成第二层(SiOCN层)的步骤；和于第一温度下对第二层进行第一改质处理的步骤。另外，也可以交替层叠使用BDEAS气体形成的第一膜、和使用3DMAS气体形成的第二膜从而形成层叠膜(纳米层叠膜)，对该层叠膜进行第二改质处理。在图5中的(a)中，示出了将以下成膜顺序所示的n1、n2分别设为1次的例子。
Figure BDA0001579673940000161
在本变形例中，也能够得到与图4中的(a)所示的成膜顺序相同的效果。需要说明的是，在本变形例中，在使用BDEAS气体所形成的第一膜、和使用3DMAS气体所形成的第二膜中，组成不同。即，在第一膜和第二膜中，C浓度，N浓度、C浓度对N浓度之比(C/N比)中的至少任一者不同。因此，通过改变例如上述的n1、n2的比率，较之变形例1而言，能够更准确地对最终形成的膜(层叠膜)的组成比、特别是C浓度、N浓度进行微调。另外，通过本变形例，由于能够将两种氨基硅烷的相互反应分开，因此，较之变形例1而言，能够更准确且稳定地进行最终形成的膜的组成比控制。
(变形例3)
如图5中的(b)、以下所示的成膜顺序那样，也可以在对在晶片200上形成的第一层、第二层进行第一改质处理后，进一步进行对处理后的各层供给N2O气体的氧化步骤。在图5中的(b)中，示出了将以下成膜顺序所示的n1、n2分别设为1次的例子。
Figure BDA0001579673940000162
在本变形例中，也能够得到与图4中的(a)所示的成膜顺序、变形例2相同的效果。另外，通过对进行了第一改质处理后的各层供给N2O气体，能够将这些层进一步氧化，能够促进杂质从层中的脱离、层的致密化。结果，能够最终形成的膜成为介电常数更低、耐加工性更好的膜。
(变形例4)
如图6的(a)、以下所示的成膜顺序那样，也可以在对晶片200上形成的第一层、第二层进行第一改质处理后，进行对处理后的各层供给N2O气体的氧化步骤，然后，再次进行与步骤2相同的第一改质处理。在图6的(a)中，示出了将以下成膜顺序所示的n1、n2分别设为1次的例子。
Figure BDA0001579673940000171
在本变形例中，也能够得到与图4中的(a)所示的成膜顺序、变形例2、3相同的效果。另外，通过对进行了第一改质处理后的各层单独供给N2O气体、并进一步再次进行与步骤2相同的第一改质处理，能够进一步促进杂质从层的脱离、层的致密化。结果，能够使最终形成的膜成为介电常数更低、耐加工性更好的膜。
(变形例5)
如图6的(b)、以下所示的成膜顺序那样，也可以在晶片200上形成第一层、第二层后，进行对所形成的各层供给N2O气体的氧化步骤，然后，对这些各层进行第一改质处理。在图6(b)中，示出了将以下成膜顺序所示的n1、n2分别设为1次的例子。
Figure BDA0001579673940000172
在本变形例中，也能够得到与图4中的(a)所示的成膜顺序、变形例2相同的效果。另外，通过在进行第一改质处理前进行氧化步骤，能够将在晶片200上形成的第一层、第二层进一步氧化，能够促进杂质从层的脱离、层的致密化。结果，能够使最终形成的膜成为介电常数更低、耐加工性更好的膜。
(变形例6)
如图7、以下所示的成膜顺序那样，在成膜步骤中，也可以连续进行N2O气体对晶片200的供给。另外，在成膜步骤中，也可以在对晶片200供给氨基硅烷等之前，先开始N2O气体对晶片200的供给。
Figure BDA0001579673940000173
在本变形例中，也能够得到与图4中的(a)所示的成膜顺序、变形例1相同的效果。另外，在成膜步骤的实施期间中，连续进行N2O气体对晶片200的供给，由此，能够促进在晶片200上形成的第一层、第二层的氧化，即能够促进杂质从层的脱离、层的致密化。结果，能够使最终形成的膜成为介电常数低、耐加工性良好的膜。另外，通过在氨基硅烷等的供给前，先开始N2O气体的供给，由此，能够改善成膜初期的状态。例如，能够将成膜处理的基底的表面层改质，能够缩短诱导时间，改善成膜初期的膜质。
＜其他实施方式＞
以上，具体说明了本发明的实施方式。需要说明的是，本发明不限于上述的实施方式，在不脱离其主旨的范围内，可进行各种变更。
例如，在上述实施方式中，对在同一处理室内(以in-situ(原位)的方式)进行成膜步骤、第二改质步骤的情况进行了说明，但本发明并不限定于这样的方案。即，也可以在不同的处理室内(以ex-situ(非原位)的方式)分别进行成膜步骤和第二改质步骤。如果以in-situ的方式进行一系列步骤，则晶片200不会暴露在大气中，能够保持将晶片200置于清洁的气氛下而始终如一地进行处理，能够进行稳定的衬底处理。如果以ex-situ的方式进行各个步骤，则能够将各处理室内的温度预先设定为例如各步骤中的处理温度或与其接近的温度，能够削减处理室内的温度变更所需的时间，提高生产效率。另外，这种情况下，由于不进行各个处理室内的温度变更，因此，能够避免由沉积在处理室内的SiOCN膜的膜剥离导致的不良影响。
用于衬底处理的制程优选根据处理内容分别单独准备，经由电气通信线路、外部存储装置123预先存储在存储装置121c内。并且，在开始处理时，优选的是，CPU121a根据衬底处理的内容，从存储在存储装置121c内的多个制程中适当选择合适的制程。如此，能够用1台衬底处理装置再现性良好地形成各种膜种、组成比、膜质、膜厚的膜。此外，可以减少操作者的负担，避免操作失误，同时可以迅速地开始处理。
上述制程不限于新作成的情况，例如，可以通过改变已经安装在衬底处理装置中的已有制程来准备。在改变制程时，可以经由电气通信线路、记录有该制程的记录介质将改变后的制程安装在衬底处理装置中。此外，还可以操作已有的衬底处理装置所具备的输入输出装置122，直接改变已经安装在衬底处理装置中的已有制程。
在上述实施方式中，对使用批量式衬底处理装置(一次处理多张衬底)来形成膜的例子进行了说明，但本发明并不限定于上述实施方式，例如，也优选应用于使用单片式衬底处理装置(一次处理1张或数张衬底)形成膜的情形。此外，在上述实施方式中，对使用具有热壁型的处理炉的衬底处理装置来形成膜的例子进行了说明。本发明并不限定于上述实施方式，也优选应用于使用具有冷壁型的处理炉的衬底处理装置来形成膜的情形。
在使用上述衬底处理装置的情况下，也能以与上述实施方式、变形例相同的顺序、处理条件进行成膜，并能够获得与上述实施方式、变形例相同的效果。
上述实施方式、变形例等可适当组合来使用。另外，此时的处理步骤、处理条件能够设为例如与上述实施方式同样的处理步骤、处理条件。
实施例
以下，对实施例进行说明。
作为样品1，使用图1所示的衬底处理装置，进行对晶片同时且连续地供给BDEAS气体和N2O气体的步骤，从而在晶片上形成SiOCN膜。当制备样品1时，第一改质处理、第二改质处理均不实施。除这些方面以外，制备样品1时的处理步骤、处理条件与图4中的(a)所示的成膜顺序的处理步骤、处理条件相同。
作为样品2，使用图1所示的衬底处理装置，进行对晶片同时且连续地供给BDEAS气体和N2O气体的步骤，从而在晶片上形成SiOCN膜。当制备样品2时，不实施第一改质处理，而仅实施第二改质处理。除了这一方面以外，制备样品2时的处理步骤、处理条件与图4中的(a)所示的成膜顺序的处理步骤、处理条件相同。
作为样品3，使用图1所示的衬底处理装置，通过将非同时地进行下述步骤1和步骤2的循环进行规定次数，从而在晶片上形成SiOCN膜：对晶片同时供给BDEAS气体和N2O气体的步骤1、和于第一温度下对在晶片上形成的第一层进行第一改质处理的步骤2。制备样品3时，仅实施第一改质处理，而不实施第二改质处理。除了这一方面以外，制备样品3时的处理步骤、处理条件与图4中的(a)所示的成膜顺序的处理步骤、处理条件相同。
作为样品4，使用图1所示的衬底处理装置，利用图4中的(a)所示的成膜顺序在晶片上形成SiOCN膜。当制备样品4时，分别实施第一改质处理、第二改质处理。制备样品4时的处理条件与图4中的(a)所示的成膜顺序的处理条件相同。
另外，通过依次进行对样品1～4的各膜的表面供给O2等离子体的灰化处理(ashing treatment)、和对灰化处理后的各膜的表面供给浓度1％的HF水溶液的蚀刻处理，从而评价膜的耐灰化性、即灰化处理后的HF耐性。图8分别示出了实施灰化处理后的样品1～4的各膜中的湿式蚀刻速率(WER)的评价结果。图8的横轴示出了样品1～4、纵轴3示出了灰化处理后的WER
Figure BDA0001579673940000201
根据图8可知，较之样品1、2而言，样品3、4的情况下灰化处理后的WER更小。即，可知通过在成膜处理的中途间隙地进行第一改质处理，能够提高最终形成的膜的耐灰化性、即灰化处理后的HF耐性。另外，根据图8可知，较之样品1而言在样品2的情况下、或者，较之样品3而言在样品4的情况下，灰化处理后的WER分别更小。即，进行成膜处理后，通过于比成膜温度(第一温度)高的第二温度下进行第二改质处理，从而能够提高最终形成的膜的耐灰化性、即灰化处理后的HF耐性。
＜本发明的优选方式＞
以下，对本发明的优选方式进行附记。
(附记1)
根据本发明的一个方式，提供半导体器件的制造方法、或衬底处理方法，具有：
将非同时地进行下述工序的循环进行规定次数，从而在衬底上形成包含硅、氧、碳及氮的第一膜的工序：对所述衬底同时供给第一氨基硅烷和氧化剂从而形成包含硅、氧、碳及氮的层的工序，和于第一温度下对所述第一层进行第一改质处理的工序；及
于比所述第一温度高的第二温度下对所述第一膜进行第二改质处理的工序。
(附记2)
附记1中记载的方法，优选的是，进一步具有对所述衬底供给不同于所述第一氨基硅烷的第二氨基硅烷或烷氧基硅烷的工序。
(附记3)
附记2中记载的方法，优选的是，在形成所述第一层的工序中，同时供给所述第二氨基硅烷或所述烷氧基硅烷、与所述第一氨基硅烷和所述氧化剂。
(附记4)
附记2中记载的方法，优选的是，进一步具有：
通过将非同时地进行下述工序的循环进行规定次数，从而在所述衬底上形成包含硅、氧、碳及氮的第二膜的工序：同时供给所述第二氨基硅烷或所述烷氧基硅烷和氧化剂，从而形成包含硅、氧、碳及氮的第二层的工序，和于所述第一温度下对所述第二层进行第一改质处理的工序，
交替进行形成所述第一膜的工序、和形成所述第二膜的工序，从而在所述衬底上形成所述第一膜与所述第二膜交替层叠而成的层叠膜的工序，
在进行所述第二改质处理的工序中，对所述层叠膜进行所述第二改质处理。
优选的是，所述第一层的组成不同于所述第二层的组成，所述第一膜的组成不同于所述第二膜的组成。组成包括碳浓度、氮浓度、碳浓度对氮浓度之比。
(附记5)
附记1～4中任一项中记载的方法，优选的是，在形成所述第一膜(所述第二膜)的工序中，连续供给所述氧化剂。
(附记6)
附记4中记载的方法，优选的是，在形成层叠膜的工序中，连续供给所述氧化剂。
(附记7)
附记1～6中任一项中记载的方法，优选的是，在形成所述第一膜(所述第二膜)的工序中，在供给所述第一氨基硅烷(所述第二氨基硅烷或所述烷氧基硅烷)之前，先开始所述氧化剂的供给。
(附记8)
附记2～7中任一项中记载的方法，优选的是，所述第一氨基硅烷的一分子中的氨基配体的数量不同于所述第二氨基硅烷的一分子中的氨基配体的数量。
(附记9)
附记2～8中任一项中记载的方法，优选的是，所述第一氨基硅烷的一分子中的碳原子的数量不同于所述第二氨基硅烷的一分子中的碳原子的数量。
(附记10)
附记2～9中任一项中记载的方法，优选的是，所述第一氨基硅烷的一分子中的氮原子的数量不同于所述第二氨基硅烷的一分子中的氮原子的数量。
(附记11)
附记2～10中任一项中记载的方法，优选的是，所述第一氨基硅烷的一分子中的碳原子的数量对氮原子的数量之比不同于所述第二氨基硅烷的一分子中的碳原子的数量对氮原子的数量之比。
(附记12)
附记1～11中任一项中记载的方法，优选的是，所述氧化剂包含氧化氮系气体。优选的是，所述氧化剂包含一氧化二氮。
(附记13)
根据本发明的另一方案，提供衬底处理装置，具有：
对衬底进行处理的处理室，
对所述处理室内的衬底供给氨基硅烷的氨基硅烷供给系统，
对所述处理室内的衬底供给氧化剂的氧化剂供给系统，
加热所述处理室内的衬底的加热器，和
控制部，其构成为以在所述处理室内进行下述处理的方式控制所述氨基硅烷供给系统、所述氧化剂供给系统、及所述加热器，所述处理为：
将非同时地进行下述处理的循环进行规定次数，从而在所述衬底上形成包含硅、氧、碳及氮的膜的处理：对衬底同时供给所述氨基硅烷和所述氧化剂，从而形成包含硅、氧、碳及氮的层的处理，和于第一温度下对所述层进行第一改质处理的处理；和
于比所述第一温度高的第二温度下对所述膜进行第二改质处理的处理。
(附记14)
根据本发明的另一方案，提供通过计算机使衬底处理装置在所述衬底处理装置的处理室内执行下述步骤的程序、或记录有该程序的计算机可读取的记录介质，所述步骤为：
将非同时地进行下述步骤的循环进行规定次数，从而在所述衬底上形成包含硅、氧、碳及氮的膜的步骤：对衬底同时供给氨基硅烷和氧化剂，从而形成包含硅、氧、碳及氮的层的步骤，和于第一温度下对所述层进行第一改质处理的步骤；和
于比所述第一温度高的第二温度下对所述膜进行第二改质处理的步骤。

Claims (20)

1.半导体器件的制造方法，具有：
将非同时地进行下述工序的循环进行规定次数，从而在衬底上形成包含硅、氧、碳及氮的第一膜的工序，非同时地进行下述工序的所述循环包括：对衬底同时供给第一氨基硅烷和氧化剂，从而形成包含硅、氧、碳及氮的第一层的工序，和于500℃以上且650℃以下的第一温度下对所述第一层进行第一改质处理从而使所述第一层中包含的杂质从所述第一层脱离的工序；和
于比所述第一温度高的第二温度下对所述第一膜进行第二改质处理从而将通过进行所述第一改质处理而未能完全除去的杂质从所述第一膜中除去的工序，其中，所述第二温度为700℃以上且800℃以下或800℃以上且1200℃以下。
2.根据权利要求1所述的半导体器件的制造方法，进一步具有：
对所述衬底供给不同于所述第一氨基硅烷的第二氨基硅烷或烷氧基硅烷的工序。
3.根据权利要求2所述的半导体器件的制造方法，其中，
在形成所述第一层的工序中，同时供给所述第二氨基硅烷或所述烷氧基硅烷、所述第一氨基硅烷、和所述氧化剂。
4.根据权利要求2所述的半导体器件的制造方法，进一步具有：
将非同时地进行下述工序的循环进行规定次数，从而在所述衬底上形成包含硅、氧、碳及氮的第二膜的工序，非同时地进行下述工序的所述循环包括：同时供给所述第二氨基硅烷或所述烷氧基硅烷、和氧化剂，从而形成包含硅、氧、碳及氮的第二层的工序，和于所述第一温度下对所述第二层进行第一改质处理的工序；和
交替进行形成所述第一膜的工序和形成所述第二膜的工序，从而在所述衬底上形成所述第一膜与所述第二膜交替层叠而成的层叠膜的工序，
在进行所述第二改质处理的工序中，对所述层叠膜进行所述第二改质处理。
5.根据权利要求4所述的半导体器件的制造方法，其中，所述第一层的组成不同于所述第二层的组成，所述第一膜的组成不同于所述第二膜的组成。
6.根据权利要求4所述的半导体器件的制造方法，其中，所述第一层的碳浓度、氮浓度、或者碳浓度对氮浓度之比不同于所述第二层的碳浓度、氮浓度、或者碳浓度对氮浓度之比，所述第一膜的碳浓度、氮浓度、或者碳浓度对氮浓度之比不同于所述第二膜的碳浓度、氮浓度、或者碳浓度对氮浓度之比。
7.根据权利要求1所述的半导体器件的制造方法，其中，在形成所述第一膜的工序中，连续供给所述氧化剂。
8.根据权利要求4所述的半导体器件的制造方法，其中，在形成所述第一膜的工序中，连续供给所述氧化剂。
9.根据权利要求4所述的半导体器件的制造方法，其中，在形成所述第二膜的工序中，连续供给所述氧化剂。
10.根据权利要求4所述的半导体器件的制造方法，其中，在形成所述层叠膜的工序中，连续供给所述氧化剂。
11.根据权利要求1所述的半导体器件的制造方法，其中，在形成所述第一膜的工序中，在供给所述第一氨基硅烷之前，先开始所述氧化剂的供给。
12.根据权利要求4所述的半导体器件的制造方法，其中，在形成所述第一膜的工序中，在供给所述第一氨基硅烷之前，先开始所述氧化剂的供给。
13.根据权利要求4所述的半导体器件的制造方法，其中，在形成所述第二膜的工序中，在供给所述第二氨基硅烷或所述烷氧基硅烷之前，先开始所述氧化剂的供给。
14.根据权利要求2所述的半导体器件的制造方法，其中，所述第一氨基硅烷的一分子中的氨基配体的数量不同于所述第二氨基硅烷的一分子中的氨基配体的数量。
15.根据权利要求2所述的半导体器件的制造方法，其中，所述第一氨基硅烷的一分子中的碳原子的数量不同于所述第二氨基硅烷的一分子中的碳原子的数量。
16.根据权利要求2所述的半导体器件的制造方法，其中，所述第一氨基硅烷的一分子中的氮原子的数量不同于所述第二氨基硅烷的一分子中的氮原子的数量。
17.根据权利要求2所述的半导体器件的制造方法，其中，所述第一氨基硅烷的一分子中的碳原子的数量对氮原子的数量之比不同于所述第二氨基硅烷的一分子中的碳原子的数量对氮原子的数量之比。
18.根据权利要求1所述的半导体器件的制造方法，其中，所述氧化剂包含氧化氮系气体。
19.衬底处理装置，具有：
对衬底进行处理的处理室，
对所述处理室内的衬底供给氨基硅烷的氨基硅烷供给系统，
对所述处理室内的衬底供给氧化剂的氧化剂供给系统，
加热所述处理室内的衬底的加热器，和
控制部，其构成为以在所述处理室内进行下述处理的方式控制所述氨基硅烷供给系统、所述氧化剂供给系统及所述加热器，所述处理为：
将非同时地进行下述处理的循环进行规定次数，从而在所述衬底上形成包含硅、氧、碳及氮的膜的处理，非同时地进行下述处理的所述循环包括：对衬底同时供给所述氨基硅烷和所述氧化剂，从而形成包含硅、氧、碳及氮的层的处理，和于500℃以上且650℃以下的第一温度下对所述层进行第一改质处理从而使所述层中包含的杂质从所述层脱离的处理；和
于比所述第一温度高的第二温度下对所述膜进行第二改质处理从而将通过进行所述第一改质处理而未能完全除去的杂质从所述膜中除去的处理，其中，所述第二温度为700℃以上且800℃以下或800℃以上且1200℃以下。
20.计算机可读取的记录介质，其记录有通过计算机使衬底处理装置在所述衬底处理装置的处理室内执行下述步骤的程序，所述步骤为：
将非同时地进行下述步骤的循环进行规定次数，从而在所述衬底上形成包含硅、氧、碳及氮的膜的步骤，非同时地进行下述步骤的所述循环包括：对衬底同时供给氨基硅烷和氧化剂，从而形成包含硅、氧、碳及氮的层的步骤，和于500℃以上且650℃以下的第一温度下对所述层进行第一改质处理从而使所述层中包含的杂质从所述层脱离的步骤；和
于比所述第一温度高的第二温度下对所述膜进行第二改质处理从而将通过进行所述第一改质处理而未能完全除去的杂质从所述膜中除去的步骤，其中，所述第二温度为700℃以上且800℃以下或800℃以上且1200℃以下。
CN201810150065.2A 2017-02-22 2018-02-13 半导体器件的制造方法、衬底处理装置及记录介质 Active CN108461400B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017031299A JP6817845B2 (ja) 2017-02-22 2017-02-22 半導体装置の製造方法、基板処理装置およびプログラム
JP2017-031299 2017-02-22

Publications (2)

Publication Number Publication Date
CN108461400A CN108461400A (zh) 2018-08-28
CN108461400B true CN108461400B (zh) 2021-06-22

Family

ID=63166201

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810150065.2A Active CN108461400B (zh) 2017-02-22 2018-02-13 半导体器件的制造方法、衬底处理装置及记录介质

Country Status (4)

Country Link
US (2) US11735412B2 (zh)
JP (1) JP6817845B2 (zh)
KR (1) KR102037594B1 (zh)
CN (1) CN108461400B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6814057B2 (ja) * 2017-01-27 2021-01-13 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP6602332B2 (ja) * 2017-03-28 2019-11-06 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
US10872762B2 (en) * 2017-11-08 2020-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming silicon oxide layer and semiconductor structure
JP6946374B2 (ja) * 2019-06-20 2021-10-06 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP2021040060A (ja) * 2019-09-04 2021-03-11 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理システム、およびプログラム
KR20230150258A (ko) * 2021-02-26 2023-10-30 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060286820A1 (en) * 2005-06-21 2006-12-21 Applied Materials, Inc. Method for treating substrates and films with photoexcitation
US20100124618A1 (en) * 2008-11-14 2010-05-20 Asm Japan K.K. Method of Forming Insulation Film Using Plasma Treatment Cycles
CN103370773A (zh) * 2011-03-04 2013-10-23 应用材料公司 使用氧化硅多层结构的减少的图案化负载
US20140287595A1 (en) * 2013-03-19 2014-09-25 Hitachi Kokusai Electric Inc. Method of Manufacturing Semiconductor Device, Substrate Processing Apparatus, Substrate Processing System and Non-Transitory Computer-Readable Recording Medium
CN104081505A (zh) * 2012-01-26 2014-10-01 诺发系统公司 紫外线辅助的保形膜沉积方法
US20150232992A1 (en) * 2014-02-18 2015-08-20 Applied Materials, Inc. Low-k dielectric layer with reduced dielectric constant and strengthened mechanical properties

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006351694A (ja) 2005-06-14 2006-12-28 Fujitsu Ltd 半導体装置およびその製造方法
JP2010103495A (ja) * 2008-09-29 2010-05-06 Adeka Corp 半導体デバイス、その製造装置及び製造方法
US9777378B2 (en) * 2015-01-07 2017-10-03 Applied Materials, Inc. Advanced process flow for high quality FCVD films
US9837270B1 (en) * 2016-12-16 2017-12-05 Lam Research Corporation Densification of silicon carbide film using remote plasma treatment

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060286820A1 (en) * 2005-06-21 2006-12-21 Applied Materials, Inc. Method for treating substrates and films with photoexcitation
US20100124618A1 (en) * 2008-11-14 2010-05-20 Asm Japan K.K. Method of Forming Insulation Film Using Plasma Treatment Cycles
CN103370773A (zh) * 2011-03-04 2013-10-23 应用材料公司 使用氧化硅多层结构的减少的图案化负载
CN104081505A (zh) * 2012-01-26 2014-10-01 诺发系统公司 紫外线辅助的保形膜沉积方法
US20140287595A1 (en) * 2013-03-19 2014-09-25 Hitachi Kokusai Electric Inc. Method of Manufacturing Semiconductor Device, Substrate Processing Apparatus, Substrate Processing System and Non-Transitory Computer-Readable Recording Medium
US20150232992A1 (en) * 2014-02-18 2015-08-20 Applied Materials, Inc. Low-k dielectric layer with reduced dielectric constant and strengthened mechanical properties

Also Published As

Publication number Publication date
KR20180097142A (ko) 2018-08-30
CN108461400A (zh) 2018-08-28
JP2018137356A (ja) 2018-08-30
US20230343580A1 (en) 2023-10-26
US20180240665A1 (en) 2018-08-23
US11735412B2 (en) 2023-08-22
KR102037594B1 (ko) 2019-10-28
JP6817845B2 (ja) 2021-01-20

Similar Documents

Publication Publication Date Title
CN108461400B (zh) 半导体器件的制造方法、衬底处理装置及记录介质
CN113053727B (zh) 半导体器件的制造方法、衬底处理装置及记录介质
CN107818911B (zh) 半导体器件的制造方法、衬底处理装置及记录介质
KR101992156B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치, 가스 공급계 및 프로그램
TWI795720B (zh) 基板處理方法、半導體裝置之製造方法、基板處理裝置及程式
CN110205606B (zh) 半导体器件的制造方法、衬底处理装置、及记录介质
WO2018055724A1 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP2017005016A (ja) 半導体装置の製造方法、基板処理装置およびプログラム
KR102244383B1 (ko) 클리닝 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP2018125416A (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP2023033533A (ja) 基板処理方法、半導体装置の製造方法、プログラムおよび基板処理装置
KR20240043091A (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 시스템 및 프로그램
CN113451109A (zh) 半导体器件的制造方法、衬底处理装置及记录介质
EP4156229A1 (en) Method of processing substrate, method of manufacturing semiconductor device, substrate processing system, and program
CN113316836A (zh) 半导体器件的制造方法、衬底处理装置及程序
CN112447499B (zh) 半导体器件的制造方法、衬底处理装置及记录介质
KR20220130002A (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기록 매체 및 기판 처리 장치
CN115224102A (zh) 衬底处理方法、半导体器件的制造方法、衬底处理装置及记录介质
CN117882176A (zh) 基板处理方法、半导体装置的制造方法、基板处理装置以及程序
CN110616412B (zh) 半导体器件的制造方法、衬底处理装置及记录介质
CN109155254B (zh) 半导体器件的制造方法、衬底处理装置及程序
CN113363151A (zh) 半导体器件的制造方法、衬底处理装置及记录介质
CN115868007A (zh) 半导体器件的制造方法、衬底处理装置、及程序
CN113113284B (zh) 半导体器件的制造方法、衬底处理装置及记录介质
EP4195238A1 (en) Method of processing substrate, method of manufacturing semiconductor device, substrate processing apparatus, and program

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20181129

Address after: Tokyo, Japan, Japan

Applicant after: International Electric Co., Ltd.

Address before: Tokyo, Japan, Japan

Applicant before: Hitachi Kunisai Electric Corp.

GR01 Patent grant
GR01 Patent grant