TWI795720B - 基板處理方法、半導體裝置之製造方法、基板處理裝置及程式 - Google Patents

基板處理方法、半導體裝置之製造方法、基板處理裝置及程式 Download PDF

Info

Publication number
TWI795720B
TWI795720B TW110102617A TW110102617A TWI795720B TW I795720 B TWI795720 B TW I795720B TW 110102617 A TW110102617 A TW 110102617A TW 110102617 A TW110102617 A TW 110102617A TW I795720 B TWI795720 B TW I795720B
Authority
TW
Taiwan
Prior art keywords
substrate
gas
mentioned
atom
film
Prior art date
Application number
TW110102617A
Other languages
English (en)
Other versions
TW202205437A (zh
Inventor
中谷公彦
中川崇
早稲田崇之
出貝求
Original Assignee
日商國際電氣股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商國際電氣股份有限公司 filed Critical 日商國際電氣股份有限公司
Publication of TW202205437A publication Critical patent/TW202205437A/zh
Application granted granted Critical
Publication of TWI795720B publication Critical patent/TWI795720B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02359—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the surface groups of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

本發明提供一種可提高選擇生長中之選擇性及生產性之技術。
本發明具有以下步驟：(a)對表面露出第1基底與第2基底之基板供給改質氣體，使第1基底之表面改質之步驟；及(b)使用1個分子中包含2個以上第1元素原子，且第1元素原子分別經由與第1元素不同之至少1個第2元素原子而直接鍵結於該第2元素原子的化合物作為原料氣體，於實質上不發生經由原料氣體之熱分解進行之成膜反應之條件下，將該原料氣體供給至使第1基底之表面改質後之基板，從而於第2基底之表面上選擇性地形成至少包含第1元素與第2元素之膜之步驟。

Description

基板處理方法、半導體裝置之製造方法、基板處 理裝置及程式
本發明係關於一種基板處理方法、半導體裝置之製造方法、基板處理裝置及程式。
作為半導體裝置之製造步驟之一步驟，有時會進行於露出至基板表面之數種基底中之特定基底之表面上使膜選擇性地生長而形成膜之處理(以下，亦將該處理稱為選擇生長或選擇成膜)(例如參照專利文獻1)。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2013-243193號公報
於選擇生長中，於特定基底之表面上使膜選擇性地生長之前，有時會進行使不欲使膜生長之基底之表面改質而抑制膜於所獲得之改質面上生長的處理。
然而，於該情形時，若持續進行既定時間之選擇生長，則有可能發生選擇破裂而導致膜於改質面上生長。作為發生該選擇破裂之因素，例如可列舉：1.於基底表面，未被完全改質之區域之吸附位置與成膜氣體發生反應；2.改質面與成膜氣體發生反應，改質面被破壞而無法抑制膜之生長；等。
若發生選擇破裂，則有可能無法獲得選擇生長中之所需之選擇性。又，若發生選擇破裂，則需要以下步驟：對改質面上所生長之膜進行蝕刻而使不欲使膜生長之基底之表面露出後，再次使露出面改質。結果，選擇生長所需之處理時間變長，產能降低，因此有時會導致生產性降低。
本發明之目的在於提供一種可提高選擇生長中之選擇性及生產性之技術。
根據本發明之一態樣，而提供一種技術，其進行以下步驟： (a)對表面露出第1基底與第2基底之基板供給改質氣體，使上述第1基底之表面改質之步驟；及 (b)使用1個分子中包含2個以上第1元素原子，且上述第1元素原子分別經由與上述第1元素不同之至少1個第2元素原子而直接鍵結於該第2元素原子的化合物作為原料氣體，於經由上述原料氣體之熱分解進行之成膜反應實質上不發生之條件下，將該原料氣體供給至使上述第1基底之表面改質後之上述基板，從而於上述第2基底之表面上選擇性地形成至少包含上述第1元素與上述第2元素之膜之步驟。
根據本發明，可提供一種可提高選擇生長中之選擇性及生產性之技術。
＜本發明之一態樣＞ 以下，參照圖1～圖4、及圖5(a)～圖5(e)對本發明之一態樣進行說明。
(1)基板處理裝置之構成 如圖1所示，處理爐202具有作為加熱機構(溫度調整器)之加熱器207。加熱器207為圓筒狀，且藉由被保持板支持而垂直地安裝。加熱器207亦作為藉由熱而使氣體活化(激發)之活化機構(激發部)而發揮功能。
於加熱器207之內側，與加熱器207呈同心圓狀地配設有反應管203。反應管203例如包含石英(SiO2 )或碳化矽(SiC)等耐熱性材料，形成為上端封閉下端開口之圓筒狀。於反應管203之下方，與反應管203呈同心圓狀地配設有歧管209。歧管209例如包含不鏽鋼(SUS)等金屬材料，且形成為上端及下端開口之圓筒狀。歧管209之上端部與反應管203之下端部接合，以支持反應管203之方式構成。於歧管209與反應管203之間設置有作為密封構件之O形環220a。反應管203與加熱器207同樣地被垂直地安裝。主要由反應管203與歧管209構成處理容器(反應容器)。於處理容器之筒中空部形成處理室201。處理室201構成為能夠收容作為基板之晶圓200。於該處理室201內對晶圓200進行處理。
於處理室201內，以貫通歧管209之側壁之方式分別設置有作為第1～第3供給部之噴嘴249a～249c。亦將噴嘴249a～249c分別稱為第1～第3噴嘴。噴嘴249a～249c例如由石英或SiC等耐熱性材料構成。噴嘴249a～249c分別連接有氣體供給管232a～232c。噴嘴249a～249c係分別不同之噴嘴，且噴嘴249a、249c分別與噴嘴249b鄰接而設置。
於氣體供給管232a～232c，自氣流之上游側起依序分別設置有作為流量控制器(流量控制部)之質量流量控制器(MFC)241a～241c及作為開閉閥之閥243a～243c。於氣體供給管232a、232b之較閥243a、243b更靠下游側，分別連接有氣體供給管232d、232e。於氣體供給管232c之較閥243c更靠下游側，分別連接有氣體供給管232f、232g。於氣體供給管232d～232g中，自氣體流之上游側起依序分別設置有MFC241d～241g及閥243d～243g。氣體供給管232a～232g例如包含SUS等金屬材料。
如圖2所示，噴嘴249a～249c於反應管203之內壁與晶圓200之間的俯視下為圓環狀之空間內，沿著自反應管203內壁之下部至上部，分別以朝向晶圓200之排列方向上方豎立之方式設置。即，噴嘴249a～249c於供排列晶圓200之晶圓排列區域之側方的水平地包圍晶圓排列區域的區域內，以沿著晶圓排列區域之方式分別設置。俯視下，噴嘴249b包夾被搬入至處理室201內之晶圓200之中心，於一直線上與下述排氣口231a以對向之方式配置。噴嘴249a、249c以沿著反應管203之內壁(晶圓200之外周部)自兩側夾著通過噴嘴249b與排氣口231a中心之直線L的方式配置。直線L亦為通過噴嘴249b與晶圓200中心之直線。即，亦可以說噴嘴249c與噴嘴249a包夾直線L而設置於相反測。噴嘴249a、249c係以直線L作為對稱軸而呈線對稱配置。於噴嘴249a～249c之側面分別設置有供給氣體之氣體供給孔250a～250c。氣體供給孔250a～250c以俯視下分別與排氣口231a對向(面對面)之方式開口，朝向晶圓200供給氣體。氣體供給孔250a～250c係自反應管203之下部至上部設置有數個。
自氣體供給管232a經由MFC241a、閥243a、噴嘴249a向處理室201內供給例如將以下化合物之氣體作為成膜氣體之一種的原料氣體，上述化合物包含構成形成於晶圓200上之膜之作為主元素之第1元素、及與第1元素不同之第2元素，且1個分子中包含2個以上第1元素原子，第1元素原子分別經由與第1元素不同之至少1個第2元素原子而直接鍵結於該第2元素原子。作為第1元素原子，可列舉：矽(Si)原子、鍺(Ge)原子、或四價金屬原子。作為四價金屬原子，可列舉：鈦(Ti)原子、鋯(Zr)原子、鉿(Hf)原子、鉬(Mo)原子、鎢(W)原子等。作為第2元素原子，可列舉：氮(N)原子、氧(O)原子、或碳(C)原子。原料氣體作為第1元素源及第2元素源發揮作用。
自氣體供給管232b經由MFC241b、閥243b、噴嘴249b向處理室201內供給含氟(F)氣體。含F氣體作為改質氣體而發揮作用。
自氣體供給管232c經由MFC241c、閥243c、噴嘴249c向處理室201內供給例如將含氮(N)及氫(H)氣體等氮化氣體(氮化劑)、含氧(O)氣體等氧化氣體(氧化劑)、或含碳(C)氣體等作為成膜氣體之一種的反應氣體。反應氣體能包含上述第2元素，因此亦能作為第2元素源發揮作用。再者，反應氣體係分子結構與原料氣體不同之化合物。
自氣體供給管232g，經由MFC241g、閥243g、氣體供給管232c、噴嘴249c向處理室201內供給包含Si及胺基之氣體的胺基矽烷系氣體(以下稱為AS氣體)作為含Si氣體。含Si氣體作為改質氣體而發揮作用。
自氣體供給管232d～232f分別經由MFC241d～241f、閥243d～243f、氣體供給管232a～232c、噴嘴249a～249c向處理室201內供給惰性氣體。惰性氣體作為沖洗氣體、載氣、稀釋氣體等而發揮作用。
主要由氣體供給管232a、232c；MFC241a、241c；閥243a、243c構成成膜氣體供給系統(原料氣體供給系統、反應氣體供給系統)。主要由氣體供給管232g、MFC241g、閥243g構成含Si氣體供給系統(AS氣體供給系統)。主要由氣體供給管232b、MFC241b、閥243b構成含F氣體供給系統。主要由氣體供給管232d～232f、MFC241d～241f、閥243d～243f構成惰性氣體供給系統。亦可將含Si氣體供給系統與含F氣體供給系統稱為改質氣體供給系統。
上述各種供給系統中之任一者或所有供給系統亦可構成為由閥243a～243g、MFC241a～241g等集聚而成之集聚型供給系統248。集聚型供給系統248與氣體供給管232a～232g分別連接，構成為由下述控制器121控制向氣體供給管232a～232g內供給各種氣體之動作，即閥243a～243g之開閉動作、利用MFC241a～241g進行之流量調整動作等。集聚型供給系統248構成為一體型或分割型之集聚單元，且構成為能夠以集聚單元單位對氣體供給管232a～232g等進行裝卸，能夠以集聚單元單位進行集聚型供給系統248之維護、更換、增設等。
於反應管203之側壁下方設置有將處理室201內之氣體排出之排出口231a。如圖2所示，排氣口231a設置於在俯視下隔著晶圓200與噴嘴249a～249c(氣體供給孔250a～250c)對向(面對面)之位置。排氣口231a亦可沿著自反應管203之側壁之下部至上部，即沿著晶圓排列區域設置。於排氣口231a連接有排氣管231。於排氣管231經由作為檢測處理室201內之壓力之壓力檢測器(壓力檢測部)之壓力感測器245及作為壓力調整器(壓力調整部)之自動壓力控制(APC，Auto Pressure Controller)閥244而連接有作為真空排氣裝置之真空泵246，上述壓力檢測器。APC閥244構成為可藉由在使真空泵246作動之狀態下將閥開閉，而進行處理室201內之真空排氣及停止真空排氣，進而可藉由在使真空泵246作動之狀態下，基於壓力感測器245所檢測到之壓力資訊來調節閥開度，而調整處理室201內之壓力。主要由排氣管231、APC閥244、壓力感測器245構成排氣系統。亦可認為真空泵246包含在排氣系統內。
於歧管209之下方設置有作為爐口蓋體之密封蓋219，該爐口蓋體可將歧管209之下端開口氣密性地封閉。密封蓋219例如包含SUS等金屬材料，且形成為圓盤狀。於密封蓋219之上表面設置有O形環220b作為與歧管209之下端抵接之密封構件。於密封蓋219之下方設置有使下述晶舟217旋轉之旋轉機構267。旋轉機構267之旋轉軸255貫通密封蓋219連接於晶舟217。旋轉機構267構成為藉由使晶舟217旋轉而使晶圓200旋轉。密封蓋219構成為藉由設置於反應管203之外部之作為升降機構之晶舟升降機115沿垂直方向進行升降。晶舟升降機115構成為藉由使密封蓋219進行升降而將晶圓200向處理室201內外搬入及搬出(搬送)之搬送裝置(搬送機構)。
於歧管209之下方設置有作為爐口蓋體之擋板219s，該爐口蓋體可在使密封蓋219下降而將晶舟217自處理室201內搬出之狀態下將歧管209之下端開口氣密性地封閉。擋板219s例如包含SUS等金屬材料，且形成為圓盤狀。於擋板219s之上表面設置有O形環220c作為與歧管209之下端抵接之密封構件。擋板219s之開閉動作(升降動作或旋動動作等)由擋板開閉機構115s進行控制。
作為基板支持件之晶舟217構成為使數片、例如25～200片晶圓200以水平姿勢且在中心相互對齊之狀態下沿鉛直方向排列並分段地予以支持，即，使其等隔開間隔排列。晶舟217例如包含石英或SiC等耐熱性材料。於晶舟217之下部分段地支持例如包含石英或SiC等耐熱性材料之隔熱板218。
於反應管203內設置有作為溫度檢測器之溫度感測器263。基於溫度感測器263所檢測到之溫度資訊，調整對加熱器207之通電情況，藉此使處理室201內之溫度成為所需之溫度分佈。溫度感測器263沿著反應管203之內壁設置。
如圖3所示，作為控制部(控制手段)之控制器121構成為具備中央處理單元(CPU，Central Processing Unit)121a、隨機存取記憶體(RAM，Random Access Memory)121b、記憶裝置121c、及輸入/輸出(I/O(Input/Output)埠121d之電腦。RAM121b、記憶裝置121c、I/O埠121d構成為能經由內部匯流排121e而與CPU121a進行資料交換。於控制器121連接有例如構成為觸控面板等之輸入輸出裝置122。
記憶裝置121c例如包含快閃記憶體、硬式磁碟機(HDD，Hard Disk Drive)或固態磁碟(SSD，Solid State Drive)等。於記憶裝置121c內可讀出地儲存有控制基板處理裝置之動作之控制程式、或者記載下述基板處理之程序或條件等之步驟配方等。步驟配方係以能夠使控制器121執行下述基板處理中之各程序，進而獲得既定結果之方式組合而成者，作為程式發揮功能。以下，亦將步驟配方或控制程式等統括地簡單稱為程式。又，亦將步驟配方簡稱為配方。於本說明書中使用程式此術語時，可能僅單獨包含配方，可能僅單獨包含控制程式，或者可能包含該等兩者。RAM121b構成為記憶區域(工作區)，其暫時保存由CPU121a所讀出之程式、資料等。
I/O埠121d連接於上述MFC241a～241g、閥243a～243g、壓力感測器245、APC閥244、真空泵246、溫度感測器263、加熱器207、旋轉機構267、晶舟升降機115、擋板開閉機構115s等。
CPU121a構成為自記憶裝置121c中讀出控制程式並執行，並且根據來自輸入輸出裝置122之操作指令之輸入等而自記憶裝置121c讀出配方。CPU121a構成為按照所讀出之配方之內容，控制利用MFC241a～241g進行之各種氣體之流量調整動作、閥243a～243g之開閉動作、APC閥244之開閉動作及基於壓力感測器245之APC閥244之壓力調整動作、真空泵246之啟動及停止、基於溫度感測器263之加熱器207之溫度調整動作、利用旋轉機構267進行之晶舟217之旋轉及旋轉速度調節動作、利用晶舟升降機115進行之晶舟217之升降動作、利用擋板開閉機構115s進行之擋板219s之開閉動作等。
控制器121可藉由將儲存於外部記憶裝置123之上述程式安裝於電腦而構成。外部記憶裝置123例如包含HDD等磁碟、CD等光碟、MO等磁光碟、USB記憶體、SSD等半導體記憶體等。記憶裝置121c或外部記憶裝置123構成為電腦可讀取之記錄媒體。以下，亦將其等統括地簡稱為記錄媒體。本說明書中使用記錄媒體此術語時，可能僅單獨包含記憶裝置121c，可能僅單獨包含外部記憶裝置123，或者可能包含該等兩者。再者，對電腦之程式提供亦可不使用外部記憶裝置123而使用網際網路或專用線路等通訊手段來進行。
(2)基板處理步驟 關於半導體裝置之製造步驟之一步驟，使用上述基板處理裝置並使用圖1～圖4、及圖5(a)～圖5(e)對選擇生長(選擇成膜)之處理順序例進行說明，該選擇生長係於露出至基板即晶圓200之表面上之數種基底中之特定基底之表面上使膜選擇性地生長而形成膜。於以下說明中，構成基板處理裝置之各部之動作由控制器121進行控制。
於圖4所示之處理順序中進行： (a)對表面露出作為第1基底之基底200a及作為第2基底之基底200b的晶圓200供給作為含Si氣體之AS氣體及含F氣體作為改質氣體，藉此使基底200a之表面改質的步驟(步驟A)；及 (b)使用1個分子中包含2個以上第1元素原子，且第1元素原子分別經由與第1元素不同之至少1個第2元素原子而直接鍵結於該第2元素原子的化合物作為原料氣體，於經由原料氣體之熱分解進行之成膜反應實質上不發生之條件下，將該原料氣體及反應氣體供給至使基底200a之表面改質後之晶圓200，從而於基底200b之表面上選擇性地形成至少包含第1元素與第2元素之膜的步驟(步驟B)。
再者，圖4示出了於步驟A中依序進行以下步驟之例：(a1)對晶圓200供給AS氣體之步驟A1、及(a2)對晶圓200供給含F氣體之步驟A2。但，亦可能根據處理條件而單獨利用含F氣體使基底200a之表面改質，於該情形時，亦可不實施步驟A1而僅進行步驟A2。
又，圖4記載了於步驟B中將以下循環進行既定次數(n次，n為1以上之整數)之例，該循環係不同時地進行(b1)對晶圓200供給原料氣體之步驟B1、及(b2)對晶圓200供給反應氣體之步驟B2。再者，作為反應氣體，使用分子結構與原料氣體不同之化合物之氣體。
為方便起見，於本說明書中有時以如下方式表示上述處理順序。於以下之另一態樣或變形例等之說明中，亦使用相同記法。
AS氣體
Figure 02_image001
含F氣體
Figure 02_image001
(原料氣體
Figure 02_image001
反應氣體)
Figure 02_image003
n
本說明書中使用「晶圓」此術語時，可能意指晶圓本身，或者指形成於晶圓與其表面之既定之層或膜之積層體。於本說明書中使用「晶圓之表面」此術語時，可能指晶圓本身之表面，或者指形成於晶圓上之既定之層等之表面。於本說明書中記為「晶圓上形成既定層」時，可能指於晶圓本身之表面直接形成既定之層，或者指於形成於晶圓上之層等之上形成既定之層。於本說明書中使用「基板」此術語時亦與使用「晶圓」此術語之情形同義。
(晶圓裝填及晶舟裝載) 當將數片晶圓200裝填於晶舟217(晶圓裝填)之後，藉由擋板開閉機構115s移動擋板219s，而使歧管209之下端開口開啟(擋板開放)。其後，如圖1所示，支持有數片晶圓200之晶舟217藉由晶舟升降機115被提升，並被搬入至處理室201內(晶舟裝載)。於此狀態下，密封蓋219成為經由O形環220b而將歧管209之下端加以密封之狀態。
如圖5(a)所示，晶圓200之表面存在數種基底。此處，例如包含作為含氧(O)膜(即氧化膜)之SiO膜之基底200a、及包含作為不含O膜(即非氧化膜)即氮化膜之SiN膜之基底200b為預先露出之狀態。基底200a具有全域(整面)經羥基(OH)終止之表面。基底200b具有大部分區域未經OH終止之表面，即具有一部分區域經OH終止之表面。藉由使用分別具有氧化膜及除氧化膜以外之膜(例如氮化膜)作為基底200a及基底200b之晶圓200，可更明顯地產生上述效果(即，提高選擇生長中之選擇性及生產性之效果)。
(壓力調整及溫度調整) 向處理室201內之晶舟217之搬入結束後，以使處理室201內、即晶圓200所在之空間成為所需壓力(真空度)之方式利用真空泵246進行真空排氣(減壓排氣)。此時，處理室201內之壓力藉由壓力感測器245測定，基於該測得之壓力資訊對APC閥244進行反饋控制。又，以使處理室201內之晶圓200成為所需處理溫度之方式利用加熱器207進行加熱。此時，以使處理室201內成為所需溫度分佈之方式基於溫度感測器263檢測出之溫度資訊對加熱器207之通電狀況進行反饋控制。又，開始利用旋轉機構267使晶圓200旋轉。處理室201內之排氣、晶圓200之加熱及旋轉均至少持續進行至對晶圓200之處理結束為止。
(選擇生長) 然後，依序執行以下步驟A及步驟B。
[步驟A] 於該步驟中，對表面露出基底200a與基底200b之晶圓200依序供給AS氣體與含F氣體作為改質氣體，藉此使基底200a之表面改質。於步驟A中，依序進行：對晶圓200供給AS氣體之步驟A1、與對晶圓200供給含F氣體之步驟A2。藉由依序進行步驟A1與步驟A2，可使基底200a之表面均勻且充分地改質(F終止)。
步驟A較佳為於無電漿氛圍下進行各處理。藉由在無電漿氛圍下進行步驟A中之各處理，可抑制步驟A中所形成之基底200a之改質面之破壞(具體而言為F終止之部分脫附、或者F終止之改質或變質)。
以下，對步驟A1及步驟A2進行詳細說明。
[步驟A1] 於步驟A1中，對處理室201內之晶圓200、即表面露出基底200a與基底200b之晶圓200供給AS氣體作為含Si氣體。藉此，使AS氣體中所含之Si吸附於基底200a之表面。
於處理室201內之壓力調整及溫度調整結束後，對處理室201內之晶圓200、即表面露出基底200a與基底200b之晶圓200供給AS氣體。
具體而言，打開閥243g，使AS氣體流向氣體供給管232g內。AS氣體藉由MFC241g進行流量調整，經由氣體供給管232c、噴嘴249c被供給至處理室201內，並自排氣口231a被排出。此時，對晶圓200供給AS氣體(AS氣體供給)。此時，打開閥243d～243f，分別經由噴嘴249a～249c向處理室201內供給惰性氣體。亦可不實施惰性氣體之供給。
作為本步驟中之處理條件，可例示： AS氣體供給流量：1～2000 sccm，較佳為1～500 sccm； AS氣體供給時間：1秒～60分鐘； 惰性氣體供給流量(每根氣體供給管)：0～10000 sccm； 處理溫度：室溫(25℃)～600℃，較佳為室溫～450℃； 處理壓力：1～2000 Pa，較佳為1～1000 Pa。 此處所述之條件係於處理室201內AS氣體不會發生氣相分解(熱分解)之條件。
再者，本說明書中之如「1～2000 Pa」之數值範圍之記法意指下限值及上限值包含在其範圍內。因此，例如所謂「1～2000 Pa」意指「1 Pa以上且2000 Pa以下」。其他數值範圍亦同樣如此。
藉由在上述條件下對晶圓200供給AS氣體，如圖5(b)所示，藉此可抑制AS氣體中所含之Si吸附於基底200b之表面，並且可使AS氣體中所含之Si選擇性地(即優先性地)吸附於基底200a之表面。此時，AS氣體中所含之Si亦可能吸附於基底200b之表面之一部分，但其吸附量較Si向基底200a之表面之吸附量而言較少。之所以能夠進行此種選擇性(即優先性)之吸附，其原因在於，將本步驟中之處理條件設為於處理室201內之AS氣體不會發生氣相分解之條件。又，原因在於，基底200a之表面之全域經OH終止，相對於此，基底200b之表面之大部分區域未經OH終止(表面之一部分區域經OH終止)。於本步驟中，由於在處理室201內之AS氣體不會進行氣相分解，故AS氣體中所含之Si不會多層堆積於基底200a、200b之表面。於本步驟中，在基底200a之表面，形成於表面之全域之OH終止與AS氣體發生反應，而使AS氣體中所含之Si化學吸附於基底200a之表面之全域。相對於此，在基底200b之表面，表面之大部分區域不存在OH終止，因此AS氣體中所含之Si不會化學吸附於該大部分區域。但，亦有以下情況，即，形成於基底200b之表面之一部分區域的OH終止與AS氣體發生反應，而使AS氣體中所含之Si化學吸附於該一部分區域。
再者，當將AS氣體之供給持續既定時間時，Si對基底200a之表面之化學吸附達到飽和。即，Si對基底200a之表面之化學吸附存在自我限制性。即，當於基底200a之表面上形成飽和厚度之Si層時，將不會於基底200a之表面上進一步化學吸附Si。結果，基底200a之表面上所吸附之Si之量係於基底200a之表面全域大致均勻之量。於步驟A1中使用AS氣體作為改質氣體，藉此可於步驟A2中使基底200a之表面更均勻且充分地改質(F終止)。
使Si選擇性地吸附於基底200a之表面後，關閉閥243g而停止向處理室201內供給AS氣體。然後，對處理室201內進行真空排氣而將殘留於處理室201內之氣體等自處理室201內排除。此時，打開閥243d～243f，經由噴嘴249a～249c向處理室201內供給惰性氣體。自噴嘴249a～249c供給之惰性氣體被用作沖洗氣體，藉此，對處理室201內進行沖洗(沖洗)。
作為AS氣體，可使用下述式[1]所表示之胺基矽烷化合物之氣體。
SiAx [(NB2 )(4 － x) ]
Figure 02_image001
[1]
式[1]中，A表示氫(H)原子、烷基或烷氧基，B表示H原子或烷基，x表示1～3之整數。 A所表示之烷基較佳為碳數1～5之烷基，更佳為碳數1～4之烷基。A所表示之烷基可為直鏈狀，亦可為支鏈狀。作為A所表示之烷基，例如可列舉：甲基、乙基、正丙基、正丁基、異丙基、異丁基、第二丁基、第三丁基等。 A所表示之烷氧基較佳為碳數1～5之烷氧基，更佳為碳數1～4之烷氧基。A所表示之烷氧基中之烷基與上述A所表示之烷基相同。 於x為2或3之情形時，2個或3個A可相同亦可不同。 B所表示之烷基與上述A所表示之烷基相同。又，2個B可相同亦可不同，於x為1或2之情形時，數個(NB2 )可相同亦可不同。進而，2個B可鍵結而形成環結構，所形成之環結構可進而具有烷基等取代基。
作為AS氣體，例如可使用：式[1]中之A為H原子，且x為3之(即1個分子中包含1個胺基之化合物)單胺基矽烷(SiH3 (NR2 )，簡稱：MAS)氣體；式[1]中之A為H原子，且x為2之(即1個分子中包含2個胺基之化合物)雙胺基矽烷(SiH2 (NR2 )2 ，簡稱：BAS)氣體；式[1]中之A為H原子，且x為1之(1個分子中包含3個胺基之化合物)三胺基矽烷(SiH(NR2 )3 ，簡稱：TAS)氣體。 其中，作為AS氣體，較佳為MAS氣體。於步驟A1中使用MAS氣體作為改質氣體，藉此可於步驟A2中使基底200a之表面更均勻且充分地改質(F終止)。
作為MAS氣體，例如可使用：乙基甲基胺基矽烷(SiH3 [N(CH3 )(C2 H5 )])氣體、二甲基胺基矽烷(SiH3 [N(CH3 )2 ])氣體、二異丙基胺基矽烷(SiH3 [N(C3 H7 )2 ])氣體、二第二丁基胺基矽烷(SiH3 [H(C4 H9 )2 ])氣體、二甲基哌啶基矽烷(SiH3 [NC5 H8 (CH3 )2 ])氣體、二乙基哌啶基矽烷(SiH3 [NC5 H8 (C2 H5 )2 ])氣體等。
再者，關於包含MAS氣體在內之AS氣體，由於胺基(即式[1]中之(NB2 ))鍵結於作為分子內之中心原子之Si原子，故而亦將該胺基稱為配位體(配位基)或胺基配位體。
作為惰性氣體，可使用氮(N2 )氣體，此外，還可使用Ar(氬)氣體、He(氦)氣體、Ne(氖)氣體、Xe(氙)氣體等稀有氣體。關於上述情況，於下述各步驟中亦同樣如此。
[步驟A2] 於步驟A2中，對晶圓200供給含F氣體而進行改質，藉此使含F氣體與吸附於基底200a之表面之Si發生反應，進而使晶圓200之表面經氟終止(F終止)。
於步驟A1結束後，對處理室201內之晶圓200、即將Si選擇性地吸附至基底200a之表面後之晶圓200供給含F氣體。具體而言，打開閥243b，向氣體供給管232b內流入含F氣體。含F氣體經MFC241b進行流量調整，經由噴嘴249b被供給至處理室201內，且自排氣口231a被排出。此時，對晶圓200供給含F氣體(含F氣體供給)。此時，可打開閥243d～243f，分別經由噴嘴249a～249c向處理室201內供給惰性氣體。亦可不實施惰性氣體之供給。
作為本步驟中之處理條件，可例示： 含F氣體供給流量：1～2000 sccm，較佳為1～500 sccm； 含F氣體供給時間：1秒～60分鐘； 處理溫度：室溫～550℃，較佳為室溫～450℃； 處理壓力：1～2000 Pa，較佳為1～1000 Pa。 其他條件與步驟A1中之處理條件相同。此處所述之條件係不會對基底200a之表面進行蝕刻之條件，又，如後述般為使基底200a之表面改質(F終止)之條件。
於上述條件下對晶圓200供給含F氣體，藉此可於步驟A1中使吸附於基底200a之表面之Si與含F氣體發生反應，從而在不對基底200a之表面進行蝕刻之狀態下使其改質而使其經F終止。
改質後之基底200a具有經F終止(或SiF終止)之表面(相當於上述改質面)。再者，於強調改質後之基底200a之最表面所存在之原子之情形時，稱為基底200a具有經F終止之表面。又，於強調改質後之基底200a之最表面所存在之原子、及與該原子鍵結之原子之情形時，亦稱為基底200a具有經SiF終止之表面。於本說明書中，為了方便，主要使用前一種敘述。藉由使基底200a之表面經F終止，而使基底200a之表面於下述步驟B中無法進行成膜反應。準確而言，可使發生成膜反應前之時間、即培養時間變長。
再者，於基底200a之表面殘留有AS氣體中所含之有機成分之情形時，會於基底200a之表面所吸附之Si與含F氣體進行反應時自基底200a之表面將該有機成分去除。
如圖5(c)所示，於本步驟中，可一面抑制基底200b之表面之改質，一面選擇性(即優先性)地使基底200a之表面改質。此時，亦可能使基底200b之表面之一部分改質，但其改質量較基底200a之表面之改質量而言較少。
之所以能夠進行此種選擇性(即優先性)之改質，其原因在於，於實施步驟A1後，基底200b之表面之大部分區域未吸附有Si，相對於此，基底200a之表面之全域吸附有Si。由於基底200b之表面之大部分區域未吸附有Si，故而未發生Si與含F氣體之反應，結果，於該大部分區域未形成F終止。但，如上所述，亦可能於基底200b之表面之一部分區域吸附有Si，於該情形時，亦可能於該一部分區域形成F終止。相對於此，於基底200a之表面之全域，吸附於表面之Si與含F氣體發生反應而生成含F自由基，藉由該自由基之作用而於該表面之全域形成非常穩定之F終止(即藉由Si與F進行反應而獲得之SiF終止)。作為含F自由基，可列舉：F、SiF、SiF2 、SiF3 、SiHF、SiH2 F、SiHF2 等。
再者，如上所述，步驟A1中吸附於基底200a之表面上之Si之量係於基底200a之表面全域大致均勻之量。因此，於本步驟中，在基底200a之表面所產生之含F自由基之量係於其面內全域大致均勻之量。其結果為，上述基底200a之改質於其表面全域得以大致均勻地進行。
又，關於基底200b之表面之大部分區域，由於如上所述未吸附有Si，故未發生Si與含F氣體之反應，亦未生成含F自由基，從而未使該大部分區域改質。但如上所述，於基底200b之表面之一部分區域吸附有Si之情形時，亦有可能在該一部分區域中，Si與含F氣體發生反應而生成含F自由基，從而使該一部分區域改質。其等結果為，基底200b之表面幾乎未受到蝕刻損傷，且於該表面之大部分區域中之吸附位置得到維持。
於選擇性地使基底200a、200b中之基底200a之表面改質後，關閉閥243b而停止向處理室201內供給含F氣體。然後，藉由與步驟A1中之沖洗相同之處理程序，將殘留於處理室201內之氣體等自處理室201內排除。
作為含F氣體，可使用：氟(F2 )氣體、三氟化氯(ClF3 )氣體、ClF3 氣體+NO氣體、氟化氯氣體(ClF)氣體、F2 +氧化氮(NO)氣體、ClF+NO氣體、三氟化氮(NF3 )氣體、六氟化鎢(WF6 )氣體、亞硝醯氟(FNO)氣體、或其等之混合氣體。
[步驟B] 於該步驟中，將上述原料氣體與反應氣體作為成膜氣體，於經由原料氣體之熱分解進行之成膜反應實質上不發生之條件下，供給至步驟A中使基底200a之表面改質後之晶圓200，從而於基底200b之表面上選擇性地形成至少包含第1元素與第2元素之膜。於步驟B中，將以下循環進行既定次數(n次，n為1以上之整數)，該循環係不同時地進行對晶圓200供給原料氣體之步驟B1、及對晶圓200供給反應氣體之步驟B2。
步驟B較佳為於無電漿氛圍下進行各處理。藉由在無電漿氛圍下進行步驟B中之各處理，可抑制原料氣體之分解，可抑制步驟A中被改質之基底200a之改質面之破壞(具體而言為F終止之部分脫附、或者F終止之改質或變質)。
[步驟B1] 於步驟B1中，對處理室201內之晶圓200、即選擇性地使基底200a、200b中之基底200a之表面改質後之晶圓200供給原料氣體。
具體而言，打開閥243a，向氣體供給管232a內流入原料氣體。原料氣體經MFC241a進行流量調整，經由噴嘴249a被供給至處理室201內，且自排氣口231a被排出。此時，對晶圓200供給原料氣體(原料氣體供給)。此時，亦可打開閥243d～243f，分別經由噴嘴249a～249c向處理室201內供給惰性氣體。
於本步驟中，將處理條件設為經由原料氣體之熱分解進行之成膜反應實質上不發生之條件。藉由在該條件下進行本步驟，可抑制步驟A中之藉由改質所獲得之基底200a之改質面之破壞。其原因在於，於該條件下，成膜氣體不易被熱分解，而不會產生活性中間物等自由基成分，因此可抑制會招致因該等原因導致之改質面(即F終止)之破壞之反應。
具體而言，作為本步驟中之處理條件，可例示： 原料氣體供給流量：1～2000 sccm，較佳為10～1000 sccm； 原料氣體供給時間：1～180秒，較佳為10～120秒； 處理溫度：350～600℃，較佳為400～550℃； 處理壓力：1～2000 Pa，較佳為10～1333 Pa。 其他處理條件與步驟A1中之處理條件相同。 該條件係使用下述式(1)及式(2)中之任一者所表示之化合物作為原料氣體之情形時，經由原料氣體之熱分解進行之成膜反應實質上不發生之條件。
於本說明書中，所謂「經由原料氣體之熱分解進行之成膜反應實質上不發生」，係指非刻意地略微產生原料氣體之熱分解，並容許因該熱分解而產生之成膜反應。因此，所謂「經由原料氣體之熱分解進行之成膜反應實質上不發生之條件」，例如包含如下條件，該條件係即便較原料氣體中所使用之化合物之熱分解溫度而言為低溫，亦會非刻意地略微產生原料氣體之熱分解。 作為本步驟中之處理條件，更具體而言，處理溫度較佳為未達原料氣體中所使用之化合物之熱分解溫度，較佳為較原料氣體中所使用之化合物之熱分解溫度低1～5℃以上之溫度，更佳為較原料氣體中所使用之化合物之熱分解溫度低1～10℃以上之溫度。作為處理溫度之下限，只要為原料氣體能夠進行化學吸附之溫度即可。
於上述條件下對晶圓200供給原料氣體，藉此於基底200a、200b中之包含未被改質之區域之基底200b之表面上形成含有第1元素及第2元素之層作為第1層。即，以基底200b中未被改質之區域、即吸附位置得到維持之區域作為起點而形成含有第1元素及第2元素之層。含有第1元素及第2元素之層係藉由如下方式而形成，如原料氣體之分子向基底200b之表面之物理吸附或化學吸附、原料氣體之一部分進行分解而獲得之物質之分子向基底200b之表面之化學吸附、藉由原料氣體之熱分解所獲得之第1元素原子或第2元素原子向基底200b之表面之堆積等。含有第1元素及第2元素之層可為原料氣體之分子或原料氣體之一部分進行分解而獲得之物質之分子的吸附層(物理吸附層或化學吸附層)，亦可為第1元素之原子或第2元素之原子之堆積層，亦可為該等之混合體(混合物)。再者，含有第1元素及第2元素之層較佳為包含：原料氣體之分子向基底200b之表面之物理吸附或化學吸附、原料氣體之一部分進行分解而獲得之物質之分子向基底200b之表面之化學吸附。
於本步驟中，可一面抑制於基底200a之表面上形成含有第1元素及第2元素之層，一面於基底200b之表面上選擇性地形成含有第1元素及第2元素之層。再者，於因某種原因而導致基底200a之表面之改質變得不充分之情形等時，亦有可能於基底200a之表面上極略微地形成含有第1元素及第2元素之層，即便於該情形時，基底200a之表面上所形成之含有第1元素及第2元素之層之厚度亦遠遠較基底200b之表面上所形成之含有第1元素及第2元素之層之厚度薄。之所以能夠進行此種含有第1元素及第2元素之層之選擇性形成，其原因在於，存在於基底200a之表面之F終止係阻礙於基底200a之表面上之形成含有第1元素及第2元素之層(例如第1元素原子之吸附)之因素、即抑制劑(吸附阻礙劑、吸附抑制劑)發揮作用。再者，存在於基底200a之表面之F終止於實施本步驟時亦被維持得穩定。
於基底200b之表面上形成含有第1元素及第2元素之層後，關閉閥243a而停止向處理室201內供給原料氣體。然後，藉由與步驟A1中之沖洗相同之處理程序將殘留於處理室201內之氣體等自處理室201內排除(沖洗)。
作為原料氣體(成膜氣體)，如上所述，使用1個分子中包含2個以上第1元素原子，且第1元素原子分別經由與第1元素不同之至少1個第2元素原子而直接鍵結於第2元素原子的化合物(以下，亦稱為原料氣體用化合物)。藉由使用此種原料氣體用化合物，可因上述分子結構而提高成膜速率。
認為其原因在於，例如於上述條件下，可使原料氣體用化合物之至少一部分以第1元素(例如Si)原子經由至少1個第2元素原子沿垂直方向堆積2個以上之形態吸附於基底200b之表面中之吸附位置。若於此種形態下使原料氣體用化合物之至少一部分吸附於基底200b之表面上，則可較1個分子中僅包含1個第1元素原子之化合物之吸附之情形而言，使所欲形成之層(第1層)變得更厚，結果，能夠以較高之成膜速率於基底200b之表面上形成膜。
原料氣體用化合物較佳為不包含第1元素原子彼此之鍵(例如Si-Si鍵)。又，原料氣體用化合物較佳為包含第1元素之2個原子直接鍵結於第2元素之1個原子而成之結構，或包含第1元素之2個原子分別直接鍵結於彼此鍵結之第2元素原子中之各個第2元素原子而成之結構。較使用包含第1元素原子彼此之鍵之原料氣體之情形而言，於使用以下原料氣體之情形時更可在上述條件下確保原料氣體即原料氣體用化合物之穩定性，該原料氣體不包含第1元素原子彼此之鍵，而包含第1元素之2個原子直接鍵結於第2元素之1個原子而成之結構，或包含第1元素之2個原子分別直接鍵結於彼此鍵結之第2元素原子中之各個第2元素原子而成之結構。藉此，可提高於原料氣體用化合物中實現上述吸附狀態之比例，上述吸附狀態即在第1元素原子經由至少1個第2元素原子沿垂直方向堆積2個以上之形態下之吸附狀態。又，藉此，亦可提高成膜速率。
進而，原料氣體用化合物較佳為，第1元素為半導體元素或金屬元素，第2元素為氮(N)、氧(O)或碳(C)。第1元素及第2元素分別為該等元素，藉此可更明顯地產生上述效果(即，提高選擇生長中之選擇性及生產性之效果)。
更具體而言，原料氣體用化合物較佳為自下述式(1)及式(2)中之任一者所表示之化合物所組成之群組中選擇之至少一者。 (1)：X3 A-Y-AX3 (2)：X3 A-Z-AX2 -Z-AX3 式中，A為矽(Si)原子、鍺(Ge)原子或四價金屬原子所表示之第1元素原子；X分別獨立地表示氯(Cl)原子、溴(Br)原子、碘(I)原子、NR2 或OR；R分別獨立地表示氫(H)原子或碳數1～5之烷基；Y表示NH、O、CH2 或CH2 -CH2 ；2個Z表示NH、O或CH2 。Y及Z中之NH中之氮(N)原子、O中之氧(O)原子、以及CH2 及CH2 -CH2 中之碳(C)原子為第2元素原子。
於式(1)及式(2)中，作為A所表示之四價金屬原子，可列舉：鈦(Ti)原子、鋯(Zr)原子、鉿(Hf)原子、鉬(Mo)原子、鎢(W)原子等。
作為式(1)及式(2)中之A，較佳為Si原子或Ge原子，尤佳為Si原子。
於式(1)及式(2)中，X所表示之NR2 可為2個R中之至少一者為碳數1～5之烷基之烷基取代胺基，亦可為2個R均為H原子之未經取代胺基，較佳為2個R中之至少一者為碳數1～5之烷基之烷基取代胺基。於式(1)及(2)中，X所表示之OR之R較佳為碳數1～5之烷基。作為R所表示之烷基，較佳為碳數1～4之烷基，例如可列舉：甲基、乙基、正丙基、正丁基、異丙基、異丁基、第二丁基、第三丁基等。
更具體而言，原料氣體用化合物較佳為自下述式(a)～式(g)中之任一者所表示之化合物所組成之群組中選擇之至少一者。
(a)：X3 A-NH-AX3 (b)：X3 A-NH-AX2 -NH-AX3 (c)：X3 A-O-AX3 (d)：X3 A-O-AX2 -O-AX3 (e)：X3 A-CH2 -AX3 (f)：X3 A-CH2 -AX2 -CH2 -AX3 (g)：X3 A-CH2 -CH2 -AX3
式中，A為Si原子、Ge原子或四價金屬原子所表示之第1元素原子；X分別獨立地表示Cl原子、Br原子、I原子、NR2 或OR；R分別獨立地表示H原子或碳數1～5之烷基。式中之-NH-中之N原子、-O-中之O原子、以及-CH2 -及-CH2 -CH2 -中之C原子為第2元素原子。式(a)～式(g)中之A、X及R與式(1)及式(2)中之A、X及R同義。
作為上述式(1)所表示之化合物，具體而言，可列舉上述式(a)、式(c)、式(e)及式(g)中之任一者所表示之化合物。又，作為上述式(2)所表示之化合物，具體而言，可列舉上述式(b)、式(d)及式(f)中之任一者所表示之化合物。
作為上述式(1)所表示之化合物，例如可列舉：六氯二矽氮烷(SiCl3 NSiCl3 ，簡稱：HCDSN)、六氯二矽氧烷(SiCl3 OSiCl3 ，簡稱：HCDSO)、雙(三氯矽烷基)甲烷(SiCl3 CH2 SiCl3 ，簡稱：BTCSM)、1,2-雙(三氯矽烷基)乙烷(SiCl3 CH2 CH2 SiCl3 ，簡稱：BTCSE)等。作為上述式(2)所表示之化合物，例如可列舉八氯三矽氧烷(SiCl3 OSiCl2 OSiCl3 ，簡稱：OCTSO)等。
藉由使用式(1)及式(2)中之任一者所表示之化合物(即式(a)～式(g)中之任一者所表示之化合物)作為原料氣體，可更明顯地產生上述效果(即，提高選擇生長中之選擇性及生產性之效果)。
又，原料氣體用化合物較佳為包含Si-N-Si鍵、Si-N-Si-N-Si鍵、Si-O-Si鍵、Si-O-Si-O-Si鍵、Si-C-Si鍵、Si-C-Si-C-Si鍵及Si-C-C-Si鍵中之至少1個鍵。藉由使原料氣體用化合物包含上述鍵中之至少1個鍵，可更明顯地產生上述效果(即，提高選擇生長中之選擇性及生產性之效果)。
[步驟B2] 於步驟B2中，對處理室201內之晶圓200、即作為基底200b上所形成之第1層之含有第1元素及第2元素之層供給反應氣體。
具體而言，打開閥243c，向氣體供給管232c內流入反應氣體。反應氣體經MFC241c進行流量調整，經由噴嘴249c被供給至處理室201內，且自排氣口231a被排出。此時，對晶圓200供給反應氣體(反應氣體供給)。此時，亦可打開閥243d～243f，經由噴嘴249a～249c各者向處理室201內供給惰性氣體。
作為本步驟中之處理條件，可例示： 反應氣體供給流量：10～10000 sccm； 反應氣體供給時間：1～60秒，較佳為5～50秒； 處理溫度：350～600℃，較佳為400～550℃； 處理壓力：1～4000 Pa，較佳為1～1333 Pa。 其他處理條件與步驟A1中之處理條件相同。
於上述條件下對晶圓200供給反應氣體，藉此使作為基底200b之表面上所形成之第1層之含有第1元素及第2元素之層的至少一部分與反應氣體進行反應。藉由使含有第1元素及第2元素之層與反應氣體進行反應，而使含有第1元素及第2元素之層中之第1元素與第2元素之組成比發生變化，從而於基底200b之表面上形成具有目標組成比之含有第1元素及第2元素之層作為第2層。於形成第2層時，第1層中所含之Cl等雜質在反應氣體與第1層之反應過程中構成至少包含Cl之氣體狀物質，而自處理室201內被排出。藉此，較作為步驟B1中所形成之第1層之含有第1元素及第2元素之層而言，作為第2層之含有第1元素及第2元素之層成為Cl等雜質較少之層。再者，於實施本步驟時，基底200a之表面亦不與反應氣體進行反應且得到維持。即，基底200a之表面經F終止且穩定地維持該狀態。
再者，如上所述，反應氣體可包含第2元素。於反應氣體包含第2元素之情形時，藉由使反應氣體與第1層進行反應，能夠以提高第1層所具有之第2元素之比率(濃度)之方式控制組成比。結果，能夠以提高最終所獲得之含有第1元素及第2元素之膜中之第2元素之比率(濃度)之方式控制組成比。
又，反應氣體可包含與第1元素及第2元素不同之第3元素。於反應氣體包含第3元素之情形時，藉由使反應氣體與第1層進行反應，能夠以如下方式控制組成比，即，向第1層中新添加第3元素，藉此使第1層所具有之第1元素及第2元素各自之比率(濃度)中之至少任一者變低。換言之，藉由使反應氣體與第1層進行反應，能夠以如下方式控制組成比，即，使第1層變為第1元素、第2元素及第3元素含有層，藉此使第1層所具有之第1元素及第2元素各自之比率(濃度)中之至少任一者變低。結果，能夠以如下方式控制組成比，即，使最終所獲得之第1元素、第2元素及第3元素含有膜中之第1元素及第2元素各自之比率(濃度)中之至少任一者變低。
於基底200b之表面上形成第2層後，關閉閥243c而停止向處理室201內供給反應氣體。然後，藉由與步驟A1中之沖洗相同之處理程序將殘留於處理室201內之氣體等自處理室201內排除(沖洗)。
作為反應氣體(成膜氣體)，例如可使用氨(NH3 )氣體、二氮烯(N2 H2 )氣體、肼(N2 H4 )氣體、N3 H8 氣體等含N及H氣體，即氮化氫系氣體。又，作為反應氣體(成膜氣體)，例如可使用氧(O2 )氣體、臭氧(O3 )氣體、水蒸氣(H2 O)、過氧化氫(H2 O2 )氣體、一氧化氮(NO)氣體、一氧化二氮(N2 O)氣體等含O氣體。又，作為反應氣體(成膜氣體)，亦可使用丙烯(C3 H6 )氣體等含C氣體、三乙胺((C2 H5 )3 N，簡稱：TEA)氣體等含N及C之氣體、三氯硼烷(BCl3 )氣體等含硼(B)氣體。
藉由使用該等反應氣體，可於基底200b之表面上形成例如氮化矽膜(SiN膜)、氧化矽膜(SiO膜)、氮氧化矽膜(SiON膜)、碳化矽膜(SiC膜)、碳氮化矽膜(SiCN膜)、氧碳氮化矽膜(SiOCN膜)、氧碳化矽膜(SiOC膜)、硼氮化矽膜(SiBN膜)、硼碳氮化矽膜(SiBCN膜)、氮化鍺膜(GeN膜)、氧化鍺膜(GeO膜)、氮氧化鍺膜(GeON膜)、碳化鍺膜(GeC膜)、氮化鈦膜(TiN膜)、氧化鈦膜(TiO膜)、氮氧化鈦膜(TiON膜)、碳化鈦膜(TiC膜)、氮化鎢膜(WN膜)、氧化鎢膜(WO膜)、氮氧化鎢膜(WON膜)、碳化鎢膜(WC膜)、氮化鉬膜(MoN膜)、氧化鉬膜(MoO膜)、氮氧化鉬膜(MoON膜)、碳化鉬膜(MoC膜)、氮化鋯膜(ZrN膜)、氧化鋯膜(ZrO膜)、氮氧化鋯膜(ZrON膜)、碳化鋯膜(ZrC膜)、氮化鉿膜(HfN膜)、氧化鉿膜(HfO膜)、氮氧化鉿膜(HfON膜)、碳化鉿膜(HfC膜)等膜。
[實施既定次數] 將不同時即不同期地進行上述步驟B1、B2設為一個循環，如圖5(d)所示，藉由將該循環進行既定次數(n次，n為1以上之整數)，可於露出至晶圓200之表面之基底200a、200b中之基底200b之表面上選擇性地形成含有第1元素及第2元素之膜(以下，亦簡稱為膜)。再者，圖5(d)示出了第1元素為Si且第2元素為N之例，即於基底200b之表面上選擇性地形成SiN膜之例。上述循環較佳為反覆進行數次。即，較佳為使每個循環所形成之含有第1元素及第2元素之層之厚度比所需膜厚薄，將上述循環反覆進行數次，直至藉由積層含有第1元素及第2元素之層而形成之膜之膜厚成為所需膜厚。
再者，於實施步驟B1、B2時，存在於基底200a之表面之F終止被穩定地維持，因此於基底200a之表面未形成膜。但於因某種原因而導致基底200a之表面之改質不充分之情形時，亦有於基底200a之表面上極略微地形成膜之情形，即便於該情形時，基底200a之表面上所形成之膜之厚度亦遠遠薄於基底200b之表面上所形成之膜之厚度。於本說明書中，所謂於基底200a、200b中之「基底200b之表面上選擇性地形成膜」，不僅包含於基底200a之表面上完全不生成膜之情況，還包含如上所述於基底200a之表面上形成極薄之膜之情況。
(後沖洗及大氣壓恢復) 於基底200b上之含有第1元素及第2元素之膜之選擇性形成結束後，自噴嘴249a～249c之各者向處理室201內供給惰性氣體作為沖洗氣體，並自排氣口231a進行排氣。藉此，對處理室201內進行沖洗，將殘留於處理室201內之氣體或反應副產物等自處理室201內去除(後沖洗)。其後，將處理室201內之氣體氛圍置換成惰性氣體(惰性氣體置換)，並使處理室201內之壓力恢復至常壓(大氣壓恢復)。
(晶舟卸載及晶圓卸出) 於使處理室201內之壓力恢復至常壓後，藉由晶舟升降機115使密封蓋219下降，使歧管209之下端開口。然後，將經處理之晶圓200以被晶舟217支持之狀態自歧管209之下端搬出至反應管203之外部(晶舟卸載)。於晶舟卸載後，移動擋板219s，以中介O形環220c之方式用擋板219s將歧管209之下端開口密封(擋板封閉)。經處理之晶圓200被搬出至反應管203之外部後，自晶舟217中被取出(晶圓卸出)。
再者，如圖5(e)所示，於使處理後之晶圓200暴露於大氣中時，存在於基底200a之表面之F終止與會和F發生反應之既定物質(反應物)、具體而言為大氣中之水分(H2 O)接觸，因反應而湮滅。即，藉由使處理後之晶圓200暴露於大氣中，可去除存在於基底200a之表面之F終止。藉由自基底200a之表面去除F終止，而重設基底200a之表面狀態。藉此，可於以後之步驟中進行在基底200a之表面上之成膜處理。
(3)藉由本態樣所獲得之效果 根據本態樣，可獲得以下所示之1個或數個效果。
藉由依序進行步驟A及步驟B，可於晶圓200之表面上所露出之基底200a、200b中之基底200b之表面上選擇性地形成含有第1元素及第2元素之膜。藉此，例如可於製作半導體元件時簡化其等之步驟，如省略包含光微影法之圖案化處理等。結果，可提高半導體元件之生產性，降低製造成本。
於步驟A1中，可使選擇性地(即優先性地)吸附於基底200a之表面上之Si之量在基底200a之表面全域變得大致均勻。藉此，可於整個步驟A中使基底200a之表面全域大致均勻地改質。結果，於接下來之步驟B中，可於基底200a之表面全域大致均勻地阻礙在基底200a之表面上形成含有第1元素及第2元素之膜。即，可提高選擇生長中之選擇性。
藉由依序進行步驟A及步驟B，可抑制步驟A中經改質之基底200a之表面之F終止(即改質面)之破壞，並且可以較高之成膜速率於基底200b之表面上形成含有第1元素及第2元素之膜。藉此，可提高選擇生長中之選擇性及生產性。
＜本發明之另一態樣＞ 以上，已具體地說明本發明之一態樣。 然而，本發明並不限於上述態樣，可於不脫離其主旨之範圍內進行各種變更。
例如，如圖6所示之處理順序，亦可進行步驟A'來代替步驟A，該步驟A'係對表面露出基底200a與基底200b之晶圓200供給含烴基氣體作為改質氣體，藉此使基底200a之表面改質。於該情形時，以使基底200a之表面經烴基終止之方式使其改質，而非如步驟A般使其經F終止。即，於步驟A'中，使用烴基(烴基終止)作為抑制劑。
作為含烴基氣體，例如可使用包含烷基之氣體。作為包含烷基之氣體，例如可列舉包含在Si處配位有烷基之烷基矽烷基之氣體，即烷基矽烷系氣體。作為烷基，例如可列舉甲基、乙基、丙基、丁基等。烷基鍵結於烷基矽烷分子之中心原子即Si，因此亦可將烷基矽烷中之烷基稱為配位體(配位基)或烷基配位體。
含烴基氣體亦可進而包含胺基。即，作為改質氣體，亦可使用包含烴基及胺基之化合物之氣體。作為包含烴基及胺基之化合物之氣體，例如可使用烷基胺基矽烷系氣體(以下稱為AAS氣體)。藉由使用含烴基氣體中之包含烴基及胺基之化合物之氣體作為改質氣體，可於步驟A'中使基底200a之表面更均勻且充分地經烴基終止。於該情形時，亦可如下所示般示出圖6所示之處理順序。
AAS氣體→(原料氣體→反應氣體)×n
再者，AAS氣體係胺基矽烷系氣體之一種，可自上述胺基矽烷系氣體供給系統進行供給。
以下，對步驟A'進行詳細說明。
於該步驟中，對處理室201內之晶圓200、即表面露出基底200a與基底200b之晶圓200供給AAS氣體。
具體而言，藉由與步驟A1中之閥243g、243d、243e之開閉控制相同之程序來進行閥243g、243d、243e之開閉控制。AAS氣體經MFC241g進行流量調整，經由噴嘴249c被供給至處理室201內，且自排氣口231a被排出。此時，對晶圓200供給AAS氣體(AAS氣體供給)。關於向處理室201內供給惰性氣體，與步驟A1同樣地進行。與步驟A1同樣地，亦可不實施惰性氣體之供給。
作為本步驟中之處理條件，可例示： AAS氣體供給流量：1～3000 sccm，較佳為1～500 sccm； AAS氣體供給時間：1秒～120分鐘，較佳為30秒～60分鐘； 惰性氣體供給流量(每根氣體供給管)：0～20000 sccm； 處理溫度：室溫(25℃)～500℃，較佳為室溫～250℃； 處理壓力：5～1000 Pa。
於上述條件下對晶圓200供給AAS氣體，藉此可選擇性地(即優先性地)使基底200a、200b中之基底200a之表面改質。具體而言，可抑制AAS氣體中所含之Si吸附於基底200b之表面，並且可使將基底200a之表面加以終止之OH基與AAS氣體進行反應，進而使AAS氣體中所含之Si選擇性地(即優先性地)吸附於基底200a之表面。藉此，可使基底200a之表面經AAS中所含之烷基、即烴基終止。例如於AAS氣體為三烷基胺基矽烷氣體之情形時，可使基底200a之表面經AAS氣體中所含之三烷基矽烷基(Si-R3 )終止。使基底200a之表面終止之烷基(三烷基矽烷基)作為抑制劑發揮作用，該抑制劑係於選擇生長中防止原料氣體吸附於基底200a之表面，而阻礙成膜反應於基底200a之表面上進行。
再者，於本步驟中，亦有可能於基底200b之表面之一部分吸附有AAS氣體中所含之Si，而使得基底200b之表面之一部分經烷基終止，但其終止量為少量，基底200a之表面之烷基終止量明顯居多。之所以能夠進行此種選擇性(即優先性)之終止，其原因在於，將本步驟中之處理條件設為了在處理室201內AAS氣體不會發生氣相分解之條件。又，其原因在於，基底200a之表面之全域經OH終止，相對於此，基底200b之表面之大部分區域未經OH終止。於本步驟中，在處理室201內AAS氣體不會進行氣相分解，因此於基底200a、200b之表面，AAS氣體中所含之Si不會進行多層堆積，且AAS氣體中所含之Si會選擇性地吸附於基底200a之表面，藉此使基底200a之表面選擇性地經烷基終止。
於使基底200a之表面改質後，關閉閥243g而停止向處理室201內供給AAS氣體。然後，藉由與步驟A1中之沖洗相同之處理程序將殘留於處理室201內之氣體等自處理室201內排除。
作為含烴基氣體，例如可使用1個分子中包含1個胺基與3個烴基之化合物之氣體。具體而言，作為含烴基氣體，例如可使用1個分子中包含1個胺基與3個烷基之二甲基胺基三甲基矽烷((CH3 )2 NSi(CH3 )3 ，簡稱：DMATMS)氣體、二乙基胺基三乙基矽烷((C2 H5 )2 NSi(C2 H5 )3 ，簡稱：DEATES)氣體等烷基胺基矽烷系氣體。作為DMATMS之中心原子之Si鍵結有3個烴基(甲基)，除此以外，還鍵結有1個胺基(二甲基胺基)。作為DEATES之中心原子之Si鍵結有3個烴基(乙基)，除此以外，還鍵結有1個胺基(二乙基胺基)。如此，DMATMS、DEATES包含3個烷基配位體、及1個胺基配位體。作為含烴基氣體，除DMATMS氣體、DEATES氣體以外，例如還可使用上述式[1]所表示之胺基矽烷化合物。藉由使用1個分子中包含1個胺基與3個烴基之化合物作為含烴基氣體，可於步驟A'中使基底200a之表面更均勻且充分地經烴基終止。
然後，藉由進行包含上述態樣中之步驟B之各處理，可進行與上述態樣相同之選擇生長。
再者，於進行步驟B後，較佳為去除存在於基底200a之表面之烴基終止。例如，於進行步驟B後，在較步驟B中之處理溫度更高之溫度下進行退火處理、氮化處理、氧化處理、電漿處理等，藉此可去除存在於基底200a之表面之烴基終止。退火處理較佳為於惰性氣體氛圍下進行。氮化處理較佳為於含N及H氣體氛圍下進行。氧化處理較佳為於含O氣體氛圍下進行。電漿處理較佳為於惰性氣體、含N及H氣體、含O氣體中之至少一種氛圍下進行。作為惰性氣體、含N及H氣體、含O氣體，可使用上述各種氣體。電漿處理亦可於步驟B中之處理溫度以下之溫度下進行。例如，電漿處理亦可於與步驟B中之處理溫度相同之溫度下進行，進而，亦可於常溫下進行。藉由自基底200a之表面去除烴基終止，而重設基底200a之表面狀態。
於本態樣中，亦可獲得與上述態樣相同之效果。 又，於本態樣中，可較步驟A中之處理時間進一步縮短步驟A'中之處理時間，而可進一步提高生產性。又，於本態樣中，可於步驟A'中使用一種氣體進行改質，因此可簡化氣體供給系統，而可大幅度地降低裝置成本。
＜上述各態樣之變化＞ 於上述態樣中，對藉由使處理後之晶圓200暴露於大氣中而將存在於基底200a之表面之F終止加以去除之例進行了說明，但，例如亦可於步驟B結束後，對處理室201內之晶圓200供給H2 O氣體並使其接觸晶圓200之表面，藉此去除存在於基底200a之表面之F終止。
又，例如亦可為，於晶圓200之表面，除包含SiO膜之基底200a及包含SiN膜之基底200b以外還露出包含Si膜、鍺膜(Ge膜)、矽鍺膜(SiGe膜)等半導體系薄膜之基底、或包含鎢膜(W膜)、氮化鎢膜(WN膜)、氮化鈦膜(TiN膜)等導電性金屬系薄膜之基底。又，亦可露出上述包含半導體系薄膜或金屬系薄膜之基底來代替包含SiN膜之基底200b。於該等情形時，亦可獲得與上述態樣相同之效果。即，可避免於SiO膜上成膜，並且可於SiN膜之表面上、或者上述半導體系薄膜或金屬系薄膜之表面上選擇性地形成膜。
又，例如，亦可於步驟A1中使用MAS氣體、BAS氣體或TAS氣體作為AS氣體，如上所述，於該等情形時，亦可獲得與上述態樣相同之效果。但，於步驟A1中，越使用1個分子中所含之胺基之數量較少之氣體作為AS氣體，則Si向基底200a之表面之吸附密度越高，從而於步驟A中，基底200a之表面所形成之SiF終止之密度越高。結果，於步驟B中，可提高對基底200a之表面之成膜阻礙效果。就該方面而言，尤佳為使用1個分子中所含之胺基之數量為1個之MAS氣體作為AS氣體。
又，例如，亦可於步驟B中在開始不同時地進行步驟B1、B2之循環之前進行以下步驟，即，對處理室201內之晶圓200、即使基底200a、200b中之基底200a之表面選擇性地改質後之晶圓200供給反應氣體並持續既定時間之步驟(反應氣體預流)。於該情形時，存在於基底200a之表面之F終止或烴基終止亦被穩定地維持，因此可獲得與上述態樣相同之效果。又，可使基底200b之表面處之吸附位置適配化，可提高基底200b上所形成之膜之品質。
又，例如，亦可於步驟B中除NH3 氣體等含N及H氣體以外還使用O2 氣體等含O氣體、TEA氣體等含N及C氣體、C3 H6 氣體等含C氣體、BCl3 氣體等含B氣體作為反應氣體。又，於步驟B中，亦可進而使用吡啶(C5 H5 N，簡稱：py)氣體等觸媒氣體。又，亦可使用該等氣體中之兩種以上之氣體、即數種氣體作為反應氣體。例如，亦可使用含C氣體、含N及H氣體、含O氣體作為第1反應氣體、第2反應氣體、第3反應氣體。
於步驟B中使用該等氣體，並進行以下所示之處理順序，藉此可於基底200a、200b中之未經改質之基底200b之表面上形成例如SiN膜、SiCN膜、SiBN膜、SiBCN膜、SiON膜、SiOCN膜、SiOC膜等膜。
AS氣體→含F氣體→(原料氣體→反應氣體)×n AS氣體→含F氣體→(原料氣體+觸媒氣體→反應氣體)×n AS氣體→含F氣體→(原料氣體→反應氣體+觸媒氣體)×n AS氣體→含F氣體→(原料氣體+觸媒氣體→反應氣體+觸媒氣體)×n AS氣體→含F氣體→(原料氣體→第1反應氣體→第2反應氣體)×n AS氣體→含F氣體→(原料氣體→第1反應氣體→第2反應氣體→第3反應氣體)×n AAS氣體→(原料氣體→反應氣體)×n AAS氣體→(原料氣體+觸媒氣體→反應氣體)×n AAS氣體→(原料氣體→反應氣體+觸媒氣體)×n AAS氣體→(原料氣體+觸媒氣體→反應氣體+觸媒氣體)×n AAS氣體→(原料氣體→第1反應氣體→第2反應氣體)×n AAS氣體→(原料氣體→第1反應氣體→第2反應氣體→第3反應氣體)×n
再者，於該等態樣之情形時，亦可獲得與上述態樣相同之效果。 再者，於使用F終止作為抑制劑之情形時，較佳為使用除H2 O氣體等包含OH基之氣體以外之氣體(NH3 氣體等)作為反應氣體。其原因在於，若於使用F終止作為抑制劑之情形時使用H2 O氣體等作為反應氣體，則有F終止與H2 O氣體發生反應而去除抑制劑之情況。 另一方面，於使用烴基終止作為抑制劑之情形時，即便使用H2 O氣體等作為反應氣體，亦不會去除抑制劑。因此，於使用H2 O氣體等作為反應氣體之情形時，較佳為使用烴基終止作為抑制劑。再者，於使用烴基終止作為抑制劑之情形時，亦可使用除H2 O氣體等包含OH基之氣體以外之氣體(NH3 氣體等)作為反應氣體。
各處理中所使用之配方較佳為根據處理內容而分別準備，且經由電訊線路或外部記憶裝置123而預先儲存於記憶裝置121c內。並且較佳為，於開始各處理時，由CPU121a根據處理內容自記憶裝置121c內所儲存之數個配方中適宜選擇適合之配方。藉此，可利用1台基板處理裝置來再現性良好地形成各種膜種類、組成比、膜質、膜厚之膜。又，可降低操作員之負擔，從而可避免操作失誤，並且可迅速地開始各處理。
上述配方並不限於新製成之情形，例如亦可藉由對已安裝至基板處理裝置之既有配方進行變更而準備。於變更配方之情形時，可經由電訊線路或記錄有該配方之記錄媒體將變更後之配方安裝至基板處理裝置。又，亦可對既有之基板處理裝置所具備之輸入輸出裝置122進行操作來直接變更已安裝至基板處理裝置之既有配方。
於上述態樣中，對以下之例進行了說明，即，使用一次性對數片基板進行處理之批次式基板處理裝置來進行選擇生長。本發明並不限於上述態樣，例如亦適用於如下情形：使用一次性對1片或數片基板進行處理之單片式基板處理裝置來進行選擇生長。又，於上述態樣中，對以下之例進行了說明，即，使用具有熱壁型處理爐之基板處理裝置來進行選擇生長。本發明並不限於上述態樣，亦適用於如下情形：使用具有冷壁型處理爐之基板處理裝置來進行選擇生長。
即便於使用該等基板處理裝置之情形時，亦可在與上述態樣相同之處理程序、處理條件下進行各處理，可獲得與上述態樣相同之效果。
上述態樣可進行適宜組合而使用。此時之處理程序、處理條件例如可設為與上述態樣之處理程序、處理條件相同。 [實施例]
使用上述態樣中之基板處理裝置，根據上述態樣中之處理順序對表面露出基底SiO膜與基底SiN膜之晶圓實施形成SiN膜之處理，從而製作實施例之評價樣品。作為AS氣體、含F氣體、原料氣體、反應氣體，使用與上述態樣中之各種氣體相同之氣體。處理條件設為與上述態樣中之處理條件相同。並且，算出實施例之評價樣品中之SiN膜之成膜速率，進而確認選擇性。
又，使用上述態樣中之基板處理裝置，根據上述態樣中之處理順序對表面露出基底SiO膜與基底SiN膜之晶圓實施形成SiN膜之處理，從而製作比較例之評價樣品。作為AS氣體、含F氣體、反應氣體，使用與實施例中之各種氣體相同之氣體。作為原料氣體，不使用實施例中之原料氣體而使用1個分子中僅包含1個Si之化合物之氣體。處理條件設為與上述態樣中之處理條件相同。形成於基底SiN膜上之SiN膜之膜厚設為與實施例中形成於基底SiN膜上之SiN膜之膜厚相同。並且，算出比較例之評價樣品中之SiN膜之成膜速率，進而確認選擇性。
結果確認到，實施例之評價樣品中之基底SiN膜上之SiN膜的成膜速率成為比較例之評價樣品中之基底SiN膜上之SiN膜的成膜速率之2倍以上。又，於比較例之評價樣品中，在基底SiO膜之表面上可見SiN膜之少量堆積，而確認發生選擇破裂，但於實施例之評價樣品中，在基底SiO膜之表面上未見SiN膜之堆積，而確認未發生選擇破裂。
自上述內容可知，根據實施例之方法，可使SiN膜之成膜速率成為藉由比較例之方法所獲得之SiN膜之成膜速率之2倍以上，從而可大幅度地提高生產性。
又，於使相同膜厚之SiN膜進行選擇生長之情形時，可使直至因實施例之方法而發生選擇破裂為止之時間成為直至因比較例之方法而發生選擇破裂為止之時間的2倍以上。即，根據實施例之方法，可使基底SiO膜之表面之表觀上之培養時間成為藉由比較例之方法所獲得之基底SiO膜之表面之培養時間的2倍以上。由此可知，根據實施例之方法，可大幅度地提高選擇性。
115:晶舟升降機 115s:擋板開閉機構 121:控制器 121a:中央處理單元(CPU) 121b:隨機存取記憶體(RAM) 121c:記憶裝置 121d:I/O埠 121e:內部匯流排 122:輸入輸出裝置 123:外部記憶裝置 200:晶圓(基板) 200a:第1基底 200b:第2基底 201:處理室 202:處理爐 203:反應管 207:加熱器 209:歧管 217:晶舟 218:隔熱板 219:密封蓋 219s:擋板 220a,220b,220c:O形環 231:排氣管 231a:排氣口 232a,232b,232c,232d,232e,232f,232g:氣體供給管 241a,241b,241c,241d,241e,241f,241g:質量流量控制器(MFC) 243a,243b,243c,243d,243e,243f,243g:閥 244:自動壓力控制器(APC)閥 245:壓力感測器 246:真空泵 248:集聚型供給系統 249a,249b,249c:噴嘴 250a,250b,250c:氣體供給孔 255:旋轉軸 263:溫度感測器 267:旋轉機構
圖1係本發明之一態樣中較佳地使用之基板處理裝置之立式處理爐之概略構成圖，且為以縱剖面圖表示處理爐202部分之圖。 圖2係本發明之一態樣中較佳地使用之基板處理裝置之立式處理爐之概略構成圖，且為以圖1之A-A線剖面圖表示處理爐202部分之圖。 圖3係本發明之一態樣中較佳地使用之基板處理裝置之控制器121之概略構成圖，且為以方塊圖表示控制器121之控制系統之圖。 圖4係表示本發明之一態樣中之選擇生長之處理順序之圖。 圖5(a)係表面分別露出包含氧化矽膜之基底200a及包含氮化矽膜之基底200b的晶圓200之表面之剖面部分放大圖。圖5(b)係藉由供給胺基矽烷系氣體而使矽選擇性地吸附於基底200a之表面後之晶圓200之表面之剖面部分放大圖。圖5(c)係藉由供給含氟氣體而使吸附有矽之基底200a之表面選擇性地改質後之晶圓200之表面之剖面部分放大圖。圖5(d)係藉由供給成膜氣體而於基底200b之表面上選擇性地形成氮化矽膜並進行選擇生長後之晶圓200之表面之剖面部分放大圖。圖5(e)係將圖5(d)所示之晶圓200暴露在大氣中後之晶圓200之表面之剖面部分放大圖。 圖6係表示本發明之另一態樣之選擇生長中之處理順序之圖。
200:晶圓(基板)
200a:第1基底
200b:第2基底

Claims (24)

  1. 一種基板處理方法，其包括以下步驟：(a)對表面具有第1基底與第2基底之基板供給改質氣體，使上述第1基底之表面改質之步驟；及(b)使用1個分子中包含2個以上第1元素原子，且上述第1元素原子分別經由與上述第1元素不同之至少1個第2元素原子而直接鍵結於該第2元素原子的化合物作為原料氣體，於實質上不發生經由上述原料氣體之熱分解進行之成膜反應之條件下，將該原料氣體供給至使上述第1基底之表面改質後之上述基板，從而於上述第2基底之表面上形成至少包含上述第1元素與上述第2元素之膜之步驟；且於無電漿之氛圍下進行(a)及(b)。
  2. 如請求項1之基板處理方法，其中，上述化合物不包含上述第1元素原子彼此之鍵。
  3. 如請求項1之基板處理方法，其中，上述化合物包含：上述第1元素之2個原子直接鍵結於上述第2元素之1個原子而成之結構；或上述第1元素之2個原子分別直接鍵結於彼此鍵結之上述第2元素原子中之各個上述第2元素原子而成之結構。
  4. 如請求項1之基板處理方法，其中，於上述化合物中，上述第1元素為半導體元素或金屬元素，上述第2元素為氮、氧或碳。
  5. 如請求項1之基板處理方法，其中，上述化合物為自下述式(1)及式(2)之任一者所表示之化合物所組成之群組選擇之至少一種，(1)：X3A-Y-AX3 (2)：X3A-Z-AX2-Z-AX3(式中，A為矽原子、鍺原子或四價金屬原子所表示之上述第1元素原子，X分別獨立地表示氯原子、溴原子、碘原子、NR2或OR，R分別獨立地表示氫原子或碳數1~5之烷基，Y表示NH、O、CH2或CH2-CH2，2個Z表示NH、O或CH2；Y及Z中之NH中之氮原子、O中之氧原子、以及CH2及CH2-CH2中之碳原子為上述第2元素原子)。
  6. 如請求項1之基板處理方法，其中，於上述化合物中，上述第1元素為矽，上述第2元素為氮、氧或碳，且上述化合物包含Si-N-Si鍵、Si-N-Si-N-Si鍵、Si-O-Si鍵、Si-O-Si-O-Si鍵、Si-C-Si鍵、Si-C-Si-C-Si鍵、及Si-C-C-Si鍵中之至少1個鍵。
  7. 如請求項1之基板處理方法，其中，(b)包括將包括以下步驟之循環進行既定次數之步驟：(b1)對上述基板供給上述原料氣體；及(b2)對上述基板供給分子結構與上述原料氣體不同之反應氣體。
  8. 如請求項1之基板處理方法，其中，於(a)中，使用含氟氣體作為上述改質氣體而使上述第1基底之表面經氟終止。
  9. 如請求項8之基板處理方法，其中，於(a)中，進而使用含矽氣體作為上述改質氣體，且於(a)中，依序進行以下步驟：(a1)對上述基板供給上述含矽氣體；及(a2)對上述基板供給上述含氟氣體。
  10. 如請求項9之基板處理方法，其使用胺基矽烷系氣體作 為上述含矽氣體。
  11. 如請求項9之基板處理方法，其中，上述含矽氣體係1個分子中包含1個胺基之化合物之氣體。
  12. 一種基板處理方法，其具有以下步驟：(a)對表面具有第1基底與第2基底之基板供給改質氣體，使上述第1基底之表面改質之步驟；及(b)使用1個分子中包含2個以上第1元素原子，且上述第1元素原子分別經由與上述第1元素不同之至少1個第2元素原子而直接鍵結於該第2元素原子的化合物作為原料氣體，於實質上不發生經由上述原料氣體之熱分解進行之成膜反應之條件下，將該原料氣體供給至使上述第1基底之表面改質後之上述基板，從而於上述第2基底之表面上形成至少包含上述第1元素與上述第2元素之膜之步驟；且於(a)中，使用含烴基氣體作為上述改質氣體而使上述第1基底之表面經烴基終止。
  13. 如請求項12之基板處理方法，其使用包含烴基及胺基之化合物之氣體作為上述含烴基氣體。
  14. 如請求項12之基板處理方法，其使用烷基胺基矽烷系氣體作為上述含烴基氣體。
  15. 如請求項12之基板處理方法，其中，上述含烴基氣體係1個分子中包含1個胺基及3個烴基之化合物之氣體。
  16. 如請求項8之基板處理方法，其進而包括以下步驟：(c)於(b)之後，去除形成於上述第1基底之表面之氟終止。
  17. 如請求項12之基板處理方法，其進而包括以下步驟：(c)於(b)之後，去除形成於上述第1基底之表面之烴基終止。
  18. 如請求項1至17中任一項之基板處理方法，其中，上述第1基底為氧化膜，且上述第2基底為除氧化膜以外之膜。
  19. 一種半導體裝置之製造方法，其具有以下步驟：(a)對表面具有第1基底與第2基底之基板供給改質氣體，使上述第1基底之表面改質之步驟；及(b)使用1個分子中包含2個以上第1元素原子，且上述第1元素原子分別經由與上述第1元素不同之至少1個第2元素原子而直接鍵結於該第2元素原子的化合物作為原料氣體，於實質上不發生經由上述原料氣體之熱分解進行之成膜反應之條件下，將該原料氣體供給至使上述第1基底之表面改質後之上述基板，從而於上述第2基底之表面上形成至少包含上述第1元素與上述第2元素之膜之步驟；且於無電漿之氛圍下進行(a)及(b)。
  20. 一種半導體裝置之製造方法，其具有以下步驟：(a)對表面具有第1基底與第2基底之基板供給改質氣體，使上述第1基底之表面改質之步驟；及(b)使用1個分子中包含2個以上第1元素原子，且上述第1元素原子分別經由與上述第1元素不同之至少1個第2元素原子而直接鍵結於該第2元素原子的化合物作為原料氣體，於實質上不發生經由上述原料氣體之熱分解進行之成膜反應之條件下，將該原料氣體供給至使上述第1基底之表面改質後之上述基板，從而於上述第2基底之表面上形成至少包含上述第 1元素與上述第2元素之膜之步驟；且於(a)中，使用含烴基氣體作為上述改質氣體而使上述第1基底之表面經烴基終止。
  21. 一種基板處理裝置，其具有：處理室，其供處理基板；改質氣體供給系統，其對上述處理室內之基板供給改質氣體；原料氣體供給系統，其使用1個分子中包含2個以上第1元素原子，且上述第1元素原子分別經由與上述第1元素不同之至少1個第2元素原子而直接鍵結於該第2元素原子的化合物作為原料氣體，並將該原料氣體供給至上述處理室內之基板；溫度調整器，其對上述處理室內之基板之溫度進行調整；及控制部，其構成為能夠控制上述改質氣體供給系統、上述原料氣體供給系統、及上述溫度調整器，而於上述處理室內進行以下處理，並於無電漿之氛圍下進行下述(a)及(b)：(a)對表面具有第1基底與第2基底之基板供給上述改質氣體，使上述第1基底之表面改質；(b)於實質上不發生經由上述原料氣體之熱分解進行之成膜反應之條件下，將上述原料氣體供給至使上述第1基底之表面改質後之上述基板，從而於上述第2基底之表面上選擇性地形成至少包含上述第1元素與上述第2元素之膜。
  22. 一種基板處理裝置，其具有：處理室，其供處理基板；改質氣體供給系統，其對上述處理室內之基板供給改質氣體；原料氣體供給系統，其使用1個分子中包含2個以上第1元素原子，且上 述第1元素原子分別經由與上述第1元素不同之至少1個第2元素原子而直接鍵結於該第2元素原子的化合物作為原料氣體，並將該原料氣體供給至上述處理室內之基板；溫度調整器，其對上述處理室內之基板之溫度進行調整；及控制部，其構成為能夠控制上述改質氣體供給系統、上述原料氣體供給系統、及上述溫度調整器，而於上述處理室內進行以下處理，並於(a)中使用含烴基氣體作為上述改質氣體而使第1基底之表面經烴基終止：(a)對表面具有上述第1基底與第2基底之基板供給上述改質氣體，使上述第1基底之表面改質；(b)於實質上不發生經由上述原料氣體之熱分解進行之成膜反應之條件下，將上述原料氣體供給至使上述第1基底之表面改質後之上述基板，從而於上述第2基底之表面上形成至少包含上述第1元素與上述第2元素之膜。
  23. 一種藉由電腦使基板處理裝置執行以下程序之程式：(a)對表面具有第1基底與第2基底之基板供給改質氣體，使上述第1基底之表面改質之程序；(b)使用1個分子中包含2個以上第1元素原子，且上述第1元素原子分別經由與上述第1元素不同之至少1個第2元素原子而直接鍵結於該第2元素原子的化合物作為原料氣體，於實質上不發生經由上述原料氣體之熱分解進行之成膜反應之條件下，將該原料氣體供給至使上述第1基底之表面改質後之上述基板，從而於上述第2基底之表面上形成至少包含上述第1元素與上述第2元素之膜之程序；及於無電漿之氛圍下進行(a)及(b)之程序。
  24. 一種藉由電腦使基板處理裝置執行以下程序之程式：(a)對表面具有第1基底與第2基底之基板供給改質氣體，使上述第1基底之表面改質之程序；(b)使用1個分子中包含2個以上第1元素原子，且上述第1元素原子分別經由與上述第1元素不同之至少1個第2元素原子而直接鍵結於該第2元素原子的化合物作為原料氣體，於實質上不發生經由上述原料氣體之熱分解進行之成膜反應之條件下，將該原料氣體供給至使上述第1基底之表面改質後之上述基板，從而於上述第2基底之表面上形成至少包含上述第1元素與上述第2元素之膜之程序；及於(a)中，使用含烴基氣體作為上述改質氣體而使上述第1基底之表面經烴基終止之程序。
TW110102617A 2020-03-25 2021-01-25 基板處理方法、半導體裝置之製造方法、基板處理裝置及程式 TWI795720B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020055107A JP7254044B2 (ja) 2020-03-25 2020-03-25 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP2020-055107 2020-03-25

Publications (2)

Publication Number Publication Date
TW202205437A TW202205437A (zh) 2022-02-01
TWI795720B true TWI795720B (zh) 2023-03-11

Family

ID=77808795

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110102617A TWI795720B (zh) 2020-03-25 2021-01-25 基板處理方法、半導體裝置之製造方法、基板處理裝置及程式

Country Status (5)

Country Link
US (1) US20210305043A1 (zh)
JP (1) JP7254044B2 (zh)
CN (1) CN113451111B (zh)
SG (1) SG10202102589WA (zh)
TW (1) TWI795720B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7221187B2 (ja) * 2019-09-30 2023-02-13 東京エレクトロン株式会社 成膜方法、及び成膜装置
JP7227122B2 (ja) * 2019-12-27 2023-02-21 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7072012B2 (ja) 2020-02-27 2022-05-19 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、及びプログラム
US11551926B2 (en) * 2021-01-22 2023-01-10 Micron Technology, Inc. Methods of forming a microelectronic device, and related systems and additional methods
JP7329021B2 (ja) * 2021-09-14 2023-08-17 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理システム、およびプログラム
JP7385636B2 (ja) * 2021-09-24 2023-11-22 株式会社Kokusai Electric 基板処理方法、基板処理装置、半導体装置の製造方法およびプログラム
CN116065139A (zh) * 2021-11-02 2023-05-05 东京毅力科创株式会社 成膜方法和成膜装置
JP7315744B1 (ja) 2022-03-14 2023-07-26 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150044881A1 (en) * 2013-08-08 2015-02-12 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US20160024659A1 (en) * 2014-07-23 2016-01-28 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
WO2019234561A1 (ja) * 2018-06-08 2019-12-12 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI118804B (fi) * 1999-12-03 2008-03-31 Asm Int Menetelmä oksidikalvojen kasvattamiseksi
JP5665289B2 (ja) * 2008-10-29 2015-02-04 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP6415808B2 (ja) 2012-12-13 2018-10-31 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
TWI717260B (zh) 2015-05-01 2021-01-21 美商應用材料股份有限公司 使用表面封端化學性質的薄膜介電質之選擇性沉積
JP6803368B2 (ja) 2015-07-09 2020-12-23 レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード アルキルアミノ置換ハロカルボシラン前駆体
JP6457101B2 (ja) * 2015-09-17 2019-01-23 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
US10283348B2 (en) 2016-01-20 2019-05-07 Versum Materials Us, Llc High temperature atomic layer deposition of silicon-containing films
JP6741780B2 (ja) 2016-11-11 2020-08-19 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
TWI700750B (zh) * 2017-01-24 2020-08-01 美商應用材料股份有限公司 用於介電薄膜的選擇性沉積之方法及設備
JP6857503B2 (ja) * 2017-02-01 2021-04-14 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
TWI762194B (zh) * 2017-07-18 2022-04-21 美商應用材料股份有限公司 在金屬材料表面上沉積阻擋層的方法
US20190326114A1 (en) * 2018-04-19 2019-10-24 Applied Materials, Inc. Methods of treating a substrate to form a layer thereon for application in selective deposition processes
WO2020016914A1 (ja) 2018-07-17 2020-01-23 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置及びプログラム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150044881A1 (en) * 2013-08-08 2015-02-12 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US20160024659A1 (en) * 2014-07-23 2016-01-28 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
WO2019234561A1 (ja) * 2018-06-08 2019-12-12 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法

Also Published As

Publication number Publication date
CN113451111A (zh) 2021-09-28
JP7254044B2 (ja) 2023-04-07
SG10202102589WA (en) 2021-10-28
CN113451111B (zh) 2024-08-23
US20210305043A1 (en) 2021-09-30
JP2021158165A (ja) 2021-10-07
TW202205437A (zh) 2022-02-01
KR20210119890A (ko) 2021-10-06

Similar Documents

Publication Publication Date Title
TWI795720B (zh) 基板處理方法、半導體裝置之製造方法、基板處理裝置及程式
TWI819348B (zh) 半導體裝置之製造方法、基板處理方法、基板處理裝置及程式
TWI786471B (zh) 半導體裝置之製造方法、基板處理方法、基板處理裝置及程式
TWI821626B (zh) 基板處理方法、半導體裝置之製造方法、基板處理裝置及程式
US11923191B2 (en) Method of manufacturing semiconductor device, method of processing substrate, substrate processing apparatus, and recording medium
TWI796256B (zh) 基板處理方法、半導體裝置之製造方法、基板處理裝置及程式
TWI730638B (zh) 半導體裝置之製造方法、基板處理裝置及記錄媒體
TWI795844B (zh) 半導體裝置之製造方法、基板處理方法、基板處理裝置及程式
KR102719353B1 (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP7374961B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
JP7186909B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
US20240030026A1 (en) Processing method, method of manufacturing semiconductor device, processing apparatus, and recording medium
JP7135190B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
TW202312242A (zh) 基板處理方法、半導體裝置之製造方法、基板處理裝置及程式
KR20240121237A (ko) 기판 처리 방법, 기판 처리 장치 및 프로그램