TWI796256B - 基板處理方法、半導體裝置之製造方法、基板處理裝置及程式 - Google Patents

基板處理方法、半導體裝置之製造方法、基板處理裝置及程式 Download PDF

Info

Publication number
TWI796256B
TWI796256B TW111125466A TW111125466A TWI796256B TW I796256 B TWI796256 B TW I796256B TW 111125466 A TW111125466 A TW 111125466A TW 111125466 A TW111125466 A TW 111125466A TW I796256 B TWI796256 B TW I796256B
Authority
TW
Taiwan
Prior art keywords
halogen
gas
layer
containing gas
underlayer
Prior art date
Application number
TW111125466A
Other languages
English (en)
Other versions
TW202249098A (zh
Inventor
出貝求
中谷公彦
中川崇
早稲田崇之
橋本良知
Original Assignee
日商國際電氣股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商國際電氣股份有限公司 filed Critical 日商國際電氣股份有限公司
Publication of TW202249098A publication Critical patent/TW202249098A/zh
Application granted granted Critical
Publication of TWI796256B publication Critical patent/TWI796256B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

本發明用來提高蝕刻的控制性。 藉由進行非同時地實施以下步驟既定次數的循環：(a)藉由對在基板之表面上所露出的底層供給改質劑，而在底層之表面上形成改質層的步驟；及(b)藉由對改質層供給含鹵氣體，使改質層與含鹵氣體產生反應而生成含鹵自由基，而使該含鹵自由基與底層產生反應的步驟；如此對底層進行蝕刻。

Description

基板處理方法、半導體裝置之製造方法、基板處理裝置及程式
本揭示係關於半導體裝置之製造方法、基板處理裝置及程式。
作為半導體裝置之製造步驟之一步驟，已有對基板之表面上所露出的底層進行蝕刻處理的例(例如參照專利文獻1)。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2019-160962號公報
(發明所欲解決之問題)
本揭示的目的在於提供可提高蝕刻控制性的技術。 (解決問題之技術手段)
根據本揭示之一態樣，其所提供的技術係藉由進行非同時地實施以下步驟既定次數的循環： (a)藉由對在基板之表面上所露出的底層供給改質劑，而在上述底層之表面上形成改質層的步驟；及 (b)藉由對上述改質層供給含鹵氣體，使上述改質層與上述含鹵氣體產生反應而生成含鹵自由基，而使該含鹵自由基與上述底層產生反應的步驟； 如此對上述底層進行蝕刻。 (對照先前技術之功效)
根據本揭示，其可提高蝕刻的控制性。
＜本揭示一態樣＞ 以下針對本揭示之一態樣，主要參照圖1至圖4進行說明。
(1)基板處理裝置之構成 如圖1所示，處理爐202具有當作加熱機構(溫度調整部)的加熱器207。加熱器207係呈圓筒形狀，藉由保持板所支撐而呈垂直地安裝。加熱器207利用熱使氣體活化(激發)的活化機構(激發部)而發揮功能。
在加熱器207之內側與加熱器207同心圓狀地配設有反應管203。 反應管203例如藉由石英(SiO 2)或碳化矽(SiC)等之耐熱性材料所構成，被形成為上端封閉、下端開口的圓筒形狀。在反應管203之下方與反應管203同心圓狀地配設有歧管209。歧管209例如藉由不鏽鋼(SUS)等之金屬材料所構成，被形成為上端及下端呈開口的圓筒形狀。歧管209之上端部卡合於反應管203之下端部，被構成為支撐反應管203。在歧管209與反應管203之間設有作為密封構件的O形環220a。反應管203係與加熱器207同樣呈垂直地被安裝。其主要藉由反應管203與歧管209構成處理容器(反應容器)。在處理容器之筒中空部形成有處理室201。處理室201被構成為可收納作為基板的晶圓200。在此處理室201內對晶圓200進行處理。
在處理室201內分別以貫穿歧管209之側壁的方式設置有作為第1~第3供給部的噴嘴249a~249c。噴嘴249a~249c分別亦稱為「第1~第3噴嘴」。噴嘴249a~249c例如可藉由石英或SiC等之耐熱性材料所構成。於噴嘴249a~249c分別連接有氣體供給管232a~232c。噴嘴249a~249c係各自不同的噴嘴，噴嘴249a、249c之各者被設置為鄰接於噴嘴249b。
在氣體供給管232a~232c中，從氣流之上游側依序地分別設有：流量控制器(流量控制部)即質量流量控制器(MFC)241a~241c、及開關閥即閥243a~243c。氣體供給管232a~232c在較閥243a~243c更靠下游側分別連接有氣體供給管232d~232f。在氣體供給管232d~232f中，從氣流之上游側依序地分別設有MFC 241d~241f及閥243d~243f。氣體供給管232a~232f例如藉由SUS等之金屬材料所構成。
如圖2所示，噴嘴249a~249c係在反應管203之內壁與晶圓200之間的在俯視中呈圓環狀之空間，以沿著從反應管203之內壁的下部至上部而朝晶圓200之排列方向立起之方式分別被設置。即，噴嘴249a~249c係在排列有晶圓200的晶圓排列區域之側邊之呈水平地包圍晶圓排列區域的區域中，以沿著晶圓排列區域之方式分別被設置。俯視時，噴嘴249b係隔著被搬入至處理室201內的晶圓200之中心而被配置為與後述之排氣口231a在一直線上呈相對向。噴嘴249a、249c被配置為沿反應管203之內壁(晶圓200之外周部)，從兩側夾入通過噴嘴249b與排氣口231a之中心的直線L。直線L亦係通過噴嘴249b與晶圓200之中心的直線。即，噴嘴249c亦可隔著直線L而被設置在與噴嘴249a之對向側。噴嘴249a、249c係以直線L為對稱軸呈線對稱地被配置。在噴嘴249a~249c之側面分別設有供給氣體的氣體供給孔250a~250c。氣體供給孔250a~250c分別在俯視中以與排氣口231a呈相對向(對面)方式開口，成為可朝晶圓200供給氣體。氣體供給孔250a~250c係從反應管203之下部至上部設置複數個。
從氣體供給管232a經由MFC 241a、閥243a、噴嘴249a，朝處理室201內供給作為改質劑的含矽(Si)氣體。作為含Si氣體係可使用含有Si與胺基的氣體即胺基矽烷系氣體。所謂「胺基」係在1個N原子上，配位有1個或2個含1個以上C原子之烴基的官能基(以NH 2所示的胺基之H之一者或雙方被以含1個以上C原子之烴基所取代的官能基)。當構成胺基之一部分的烴基係在1個N上配位2個的情況下，該2個可為相同的烴基亦可為不同的烴基。烴基可如烷基般含有單鍵，亦可含有雙鍵、三鍵等之不飽和鍵。胺基亦可具有環狀構造。因為胺基係鍵結於胺基矽烷分子之中心原子即Si上，因而亦可將在胺基矽烷中的胺基稱為「配位體(配位基)」或「胺基配位體」。胺基矽烷系氣體係除含有Si與胺基之外，亦可含有烴基。烴基亦可如烷基般含有單鍵，亦可含有雙鍵、三鍵等之不飽和鍵。烴基亦可具有環狀構造。烴基亦可鍵結於胺基矽烷分子中心原子即Si上，在此情況下，胺基矽烷的烴基亦可稱為「配位體」或「烴配位體」。作為胺基矽烷系氣體例如可使用：二甲胺基三甲基矽烷((CH 3) 2NSi(CH 3) 3，簡稱：DMATMS)氣體。另外，在DMATMS之中心原子即Si上，除鍵結1個胺基(二甲胺基)之外，尚亦鍵結3個烷基(甲基)。即，DMATMS含有1個胺基配位體與3個烷基配位體。
從氣體供給管232b經由MFC 241b、閥243b、噴嘴249b，朝處理室201內供給含鹵氣體。對於鹵包含有氯(Cl)、氟(F)、碘(I)等。作為含鹵氣體例如可使用例如氟(F 2)氣體。
從氣體供給管232c經由MFC 241c、閥243c、噴嘴249c，朝處理室201內供給含有氧(O)與氫(H)的氣體。含有氧(O)與氫(H)的氣體例如可使用水蒸氣(H 2O氣體)。
從氣體供給管232d~232f分別經由MFC 241d~241f、閥243d~243f、氣體供給管232a~232c、噴嘴249a~249c，朝處理室201內例如供給氮(N 2)氣體作為惰性氣體。N 2氣體作為沖洗氣體、載體氣體、稀釋氣體等而產生作用。
主要藉由氣體供給管232a、MFC 241a、閥243a而構成改質劑供給系統。主要藉由氣體供給管232b、MFC 241b、閥243b而構成含鹵氣體供給系統。主要藉由氣體供給管232c、MFC 241c、閥243c而構成含O與H氣體供給系統。主要藉由氣體供給管232d~232f、MFC 241d~241f、閥243d~243f而構成惰性氣體供給系統。
上述各種供給系統中，任一或所有之供給系統亦可被構成為集聚有閥243a~243f、MFC 241a~241f等而所形成的集聚型供給系統248。集聚型供給系統248被連接至氣體供給管232a~232f之各者，被構成為利用後述之控制器121，針對朝氣體供給管232a~232f內的各種氣體之供給動作(即，閥243a~243f的開閉動作、藉由MFC 241a~241f所進行的流量調整動作等)進行控制。集聚型供給系統248係被構成為一體型或分割型集聚單元，可利用集聚單元單位對氣體供給管232a~232f等進行裝卸，以利用集聚單元單位對集聚型供給系統248進行保養、更換、增設等之方式所構成。
在反應管203之側壁下方設有將處理室201內的環境氣體進行排氣的排氣口231a。如圖2所示，排氣口231a係在俯視下，被設置在隔著晶圓200而與噴嘴249a~249c(氣體供給孔250a~250c)對向(對面)的位置。排氣口231a亦可沿著從反應管203之側壁的下部至上部(即，沿著晶圓排列區域)被設置。於排氣口231a連接有排氣管231。
經由作為檢測處理室201內壓力之壓力檢測器(壓力檢測部)的壓力感測器245、與作為壓力調整器(壓力調整部)的APC(Auto Pressure Controller，自動壓力控制器)閥244，於排氣管231連接有作為真空排氣裝置的真空泵246。APC閥244被構成為藉由在使真空泵246產生動作的狀態下閥進行開閉，可進行處理室201內的真空排氣與停止真空排氣，又，在使真空泵246產生動作的狀態下，根據藉由壓力感測器245所檢測到的壓力資訊對閥開度進行調節，可調整處理室201內的壓力。主要藉由排氣管231、APC閥244、壓力感測器245而構成排氣系統。真空泵246亦可考慮包含於排氣系統中。
在歧管209的下方設有作為可對歧管209之下端開口氣密地進行封閉之爐口蓋體的密封蓋219。密封蓋219例如藉由SUS等金屬材料所構成，被形成為圓盤狀。在密封蓋219之上面設有抵接於歧管209之下端之作為密封構件的O形環220b。
在密封蓋219之下方設置有使後述之晶舟217旋轉的旋轉機構267。旋轉機構267的旋轉軸255係貫穿密封蓋219而被連接至晶舟217。旋轉機構267被構成為藉由使晶舟217旋轉而使晶圓200旋轉狀態。密封蓋219被構成為藉由在反應管203之外部所設置之作為升降機構的晶舟升降機115，而在垂直方向上進行升降。晶舟升降機115被構成為藉由使密封蓋219升降，而作為將晶圓200搬入及搬出(搬送)處理室201內外的搬送裝置(搬送機構)。
在使密封蓋219下降並將晶舟217從處理室201內搬出的狀態下，在歧管209之下方設有可對歧管209之下端開口氣密地進行封閉之爐口蓋體的閘門219s。閘門219s係例如藉由SUS等之金屬材料所構成，被形成為圓盤狀。在閘門219s的上面設有O形環220c作為抵接至歧管209之下端的密封構件。閘門219s的開閉動作(升降動作、轉動動作等)係利用閘門開閉機構115s進行控制。
當作基板支撐器的晶舟217被構成為將複數片例如25~200片之晶圓200，以水平姿勢且在相互地對齊中心的狀態下，在垂直方向上被排列且以多層之方式進行支撐即隔開間隔而被排列。晶舟217係例如藉由石英、SiC等之耐熱性材料所構成。在晶舟217的下部係例如藉由石英、SiC等之耐熱性材料所構成的絕熱板218呈多層地被支撐。
在反應管203內設有當作溫度檢測器的溫度感測器263。根據藉由溫度感測器263所被檢測的溫度資訊，調整對加熱器207的通電程度，藉此使處理室201內的溫度成為所需之溫度分佈。溫度感測器263沿著反應管203之內壁被設置。
如圖3所示，控制部(控制手段)即控制器121係被構成為具備有：CPU(Central Processing Unit，中央處理器)121a、RAM(Random Access Memory，隨機存取記憶體)121b、記憶裝置121c、以及I/O埠121d的電腦。RAM 121b、記憶裝置121c、I/O埠121d係被構成為經由內部匯流排121e，可與CPU 121a進行資料交換。於控制器121例如連接有作為觸控面板等所構成的輸出入裝置122。
記憶裝置121c例如以快閃記憶體、HDD(Hard Disk Drive，硬碟機)等所構成。在記憶裝置121c內可讀出地儲存有控制基板處理裝置之動作的控制程式、其記載有後述之基板處理之順序、條件等的製程配方等等。製程配方係使控制器121執行後述之在基板處理中的各順序，以可獲得既定結果的方式組合而成，其作為程式而發揮功能。以下，將製程配方、控制程式等統稱而簡單地稱為「程式」。又，製程配方亦被簡單地稱為「配方」。在本說明書中使用程式之用語的情況，包含有僅含有配方單體的情況、僅包含控制程式單體的情況、或包含該等二者的情況。RAM 121b被構成為暫時儲存藉由CPU 121a所讀出之程式、資料等的記憶體區域(工作區塊)。
I/O埠121d被連接至上述之MFC 241a~241f、閥243a~243f、壓力感測器245、APC閥244、真空泵246、溫度感測器263、加熱器207、旋轉機構267、晶舟升降機115、閘門開閉機構115s等。
CPU 121a被構成為從記憶裝置121c中讀出控制程式並實施，並且配合來自輸出入裝置122的操作指令之輸入等，從記憶裝置121c中讀出配方。CPU 121a係依照所讀出的配方之內容的方式，被構成為對以下內容進行控制：藉由MFC 241a~241f所進行的各種氣體流量調整動作、閥243a~243f之開閉動作、APC閥244之開閉動作及根據壓力感測器245之藉由APC閥244所進行的壓力調整動作、真空泵246之起動及停止、根據溫度感測器263所進行之加熱器207的溫度調整動作、藉由旋轉機構267所進行的晶舟217之旋轉與旋轉速度調節動作、藉由晶舟升降機115所進行的晶舟217之升降動作、以及藉由閘門開閉機構115s所進行的閘門219s之開閉動作等。
控制器121可藉由將於外部記憶裝置123所儲存的上述程式安裝至電腦所構成。外部記憶裝置123係包含有，例如：HDD等之磁碟、CD等之光碟、MO等之光磁碟、USB記憶體等之半導體記憶體等等。記憶裝置121c與外部記憶裝置123被構成為電腦可讀取的記錄媒體。以下，對該等統稱簡單稱為「記錄媒體」。在本說明書中使用記錄媒體之用語的情況，包含有：僅含有記憶裝置121c單體的情況、僅含有外部記憶裝置123單體的情況、或含有該等二者的情況。另外，對電腦提供程式時，亦可不使用外部記憶裝置123，而使用網際網路、專用線路等之通訊手段。
(2)基板處理步驟 使用上述之基板處理裝置作為半導體裝置之製造步驟的一步驟，以 下主要使用圖4、圖5(a)至圖5(d)針對處理序列例進行說明，該處理序列例係對在當作基板的晶圓200之表面所露出的底層200a進行蝕刻。在以下說明中，構成基板處理裝置的各部之動作係藉由控制器121所控制。
在圖4所示的處理序列中，藉由非同時地進行以下步驟既定次數(n次，n係1以上的整數)的循環： 對在晶圓200之表面上所露出的底層200a供給作為改質劑的DMATMS氣體，藉此在底層200a之表面上形成改質層200b的步驟(DMATMS氣體供給)；以及 藉由對改質層200b供給作為含鹵氣體的F 2氣體，使改質層200b與F 2氣體進行反應而生成作為含鹵自由基之含F自由基(F *)，而使該F *與底層200a進行反應的步驟(F 2氣體供給)。
另外，於圖4所示的處理序列之循環，在進行DMATMS氣體供給之前，對在晶圓200之表面上所露出的底層200a，供給H 2O氣體作為含有氧(O)與氫(H)之氣體，藉此對底層200a之表面進行前處理的步驟(H 2O氣體供給)。
再者，在圖4所示的處理序列中，各步驟均在無電漿之環境氣體下進行。
本說明書中，為方便起見上述之處理序列，亦有被以如下之方式所示。在以下之變化例等的說明中亦採用同樣的表述。
(H 2O→DMATMS→F 2)×n
本說明書中，使用稱為「晶圓」用語的情況，包含有指晶圓本身的情況、以及晶圓與在其表面所形成之層、膜的積層體的情況。本說明書中，使用稱為「晶圓之表面」之用語的情況，包含有指晶圓本身之表面的情況、以及在晶圓上所形成之層等之表面的情況。本說明書中所記載「在晶圓上形成既定層」的情況，包含有：直接在晶圓本身之表面上形成層的情況、以及在晶圓上所形成之層等之上形成層的情況。在本說明書中使用「基板」之用語的情況與使用「晶圓」之用語的情況同義。
再者，本說明書中使用「底層」之用語的情況，包含有指晶圓本身的情況、以及指於晶圓之表面所形成之層、膜的情況。在本說明書中使用「底層之表面」之用語的情況，包含有指晶圓本身之表面的情況、以及在晶圓之表面上所形成之層等之表面的情況。在本說明書中所記載「在底層之表面上形成層」的情況，包含有：直接在晶圓本身之表面上形成層的情況、以及在晶圓之表面上所形成之層等之表面上形成層的情況。
(晶圓補充及晶舟裝載) 若複數片晶圓200被裝填於晶舟217(晶圓補充)時，藉由閘門開閉機構115s使閘門219s被移動，而開放歧管209之下端開口(閘門開啟)。然後，如圖1所示，支撐複數片晶圓200的晶舟217，藉由晶舟升降機115被上舉並被搬入至處理室201內(晶舟裝載)。在此狀態下，密封蓋219經由O形環220b成為密封歧管209之下端狀態。另外，在晶圓200的表面上，蝕刻處理之對象即底層200a例如成為矽酸化膜(SiO膜) 露出的狀態。
(壓力調整及溫度調整) 處理室201內(即，晶圓200所存在的空間)藉由真空泵246進行真空排氣(減壓排氣)而被形成為所需之壓力(真空度)。此時，處理室201內的壓力係利用壓力感測器245而被測定，並根據該被測定的壓力資訊對APC閥244進行回饋控制。又，處理室201內之晶圓200藉由加熱器207進行加熱而被形成為所需處理溫度。此時，根據溫度感測器263所檢測的溫度資訊，對加熱器207的通電程度進行回饋控制而使處理室201內成為所需溫度分佈。又，藉由旋轉機構267使晶圓200的旋轉開始。處理室201內的排氣、晶圓200的加熱及旋轉，均至少持續地進行至對晶圓200的處理結束為止。
(蝕刻) 然後，依序執行以下之步驟1~3。
[步驟1] 在本步驟中對處理室201內的晶圓200，即對在晶圓200之表面上所露出的底層200a，供給H 2O氣體。
具體而言，打開閥243c，朝氣體供給管232c內流入H 2O氣體。H 2O氣體係藉由MFC 241c進行流量調整，經由噴嘴249c朝處理室201內被供給，再從排氣口231a被排氣。此時，對晶圓200供給H 2O氣體(H 2O氣體供給)。此時，亦可打開閥243d~243f，分別經由噴嘴249a~249c朝處理室201內供給N 2氣體。
在後述之條件下，對晶圓200供給H 2O氣體，藉此可對在晶圓200之表面上所露出的底層200a之表面進行前處理。具體而言，如圖5(a)所示，可將底層200a之表面利用羥基(OH基)進行封端(即OH封端)。另外，在底層200a之表面上所形成的OH封端在後述之DMATMS氣體供給中，作為促進在DMATMS氣體所含的Si對吸附於底層200a之表面的吸附位置發揮功能。
對底層200a之表面進行前處理之後，關閉閥243c，停止朝處理室201內供給H 2O氣體。然後，對處理室201內進行真空排氣，將於處理室201內所殘留的氣體等從處理室201內排除。此時，打開閥243d~243f，經由噴嘴249a~249c，朝處理室201內供給N 2氣體。藉由噴嘴249a~249c所被供給的N 2氣體作為沖洗氣體而產生作用，藉此，處理室201內被沖洗(沖洗)。
在H 2O氣體供給時的處理條件，可例示： H 2O氣體供給流量：10~2000sccm H 2O氣體供給時間：5~1800秒 N 2氣體供給流量(每氣體供給管)：0~10000sccm 處理溫度：30~300℃ 處理壓力：5~1000Pa。
另外，在本說明書中之如「5~1000Pa」般的數值範圍之表述，係指下限值與上限值被包含在該範圍內。所以，例如「5~1000Pa」係指「5Pa以上且1000Pa以下」。其他之數值範圍亦相同。
含有氧(O)與氫(H)的氣體除H 2O氣體之外，亦可使用例如：過氧化氫(H 2O 2)氣體等之含O-H鍵的含O氣體(即，含OH基氣體)。又，含有氧(O)與氫(H)的氣體係可使用O 2氣體+H 2氣體等之含O氣體及含H氣體。
惰性氣體係除N 2氣體之外，亦可使用例如：Ar氣體、He氣體、Ne氣體、Xe氣體等之稀有氣體。針對此點在後述之各步驟中亦相同。
[步驟2] 在步驟1結束之後，對處理室201內的晶圓200，即，對表面被OH封端的底層200a供給DMATMS氣體。
具體而言，打開閥243a，朝氣體供給管232a內流入DMATMS氣體。DMATMS氣體係藉由MFC 241a進行流量調整，經由噴嘴249a供給至處理室201內，再從排氣口231a被排氣。此時，對晶圓200供給DMATMS氣體(DMATMS氣體供給)。此時，亦可打開閥243d~243f，分別經由噴嘴249a~249c，朝處理室201內供給N 2氣體。
在後述之條件下，對晶圓200供給DMATMS氣體，藉此使底層200a之表面改質，如圖5(b)所示，在底層200a之表面上可吸附在DMAMTS氣體所含的Si(即，於胺基矽烷所含的Si)。藉此，可在底層200a之表面上形成改質層200b。另外，此處所謂「改質」係指在底層200a之表層的原子上，物理吸附或化學吸附DMATMS氣體，或者DMATMS氣體與底層200a之表層的原子產生化學反應而形成化合物。另外，在底層200a之表面上所吸附的Si，在後述之F 2氣體供給中，其可發揮促進有助於底層200a之蝕刻的氟自由基(F *)之生成的作用。
若DMATMS氣體的供給持續既定時間，則Si對底層200a之表面的吸附達到飽和。即，Si對底層200a之表面的吸附具有自我限制性。即，若在底層200a之表面上形成有1原子層、或形成未滿1原子層的既定之飽和厚度Si層，則不會在底層200a之表面上吸附Si。在底層200a之表面上所吸附的Si量(即，於改質層200b所含的Si量)，係橫跨底層200a之表面全域成為大略均一之量。這是因為在本步驟中的處理條件，被設為在處理室201內的DMATMS氣體不進行氣相分解條件的緣故所致。在本步驟中，因為在處理室201內的DMATMS氣體不進行氣相分解，因而可抑制在DMATMS所含的Si多層堆積於底層200a之表面上。另外，藉由在此種處理條件下進行DMATMS氣體供給，在底層200a之表面上所形成的改質層200b，成為除含有於DMATMS氣體所含的Si之外，亦含有烷基等之烴基(此處為甲基)等的層。又，改質層200b之表面成為藉由烴基等被封端的狀態。另外，於DMATMS氣體所含的Si吸附於底層200a時，從Si上脫離的胺基(此處為二甲胺基)等，與將底層200a之表面封端的於OH基含有的H等鍵結而形成氣體狀物質，而從排氣口231a被排氣。
在底層200a之表面上改質層200b形成完了之後，關閉閥243a，停止朝處理室201內供給DMATMS氣體。然後，藉由與在步驟1中的沖洗同樣的處理順序，對處理室201內進行真空排氣，將於處理室201內所殘留的氣體等從處理室201內排除(沖洗)。
在DMATMS氣體供給中的處理條件被例示有： DMATMS氣體供給流量：10~2000sccm DMATMS氣體供給時間：5~1800秒 處理溫度：30~300℃、較佳30~200℃ 處理壓力：1~5000Pa、較佳5~1000Pa。 其他的處理條件則被設為與在步驟1之H 2O氣體供給中的處理條件相同。如上所述，此處所述的條件係在處理室201內DMATMS氣體不進行氣相分解為條件，即，Si對底層200a之表面的吸附具有自我限制性，Si之吸附為達到飽和的條件。
改質劑係除DMATMS氣體之外，亦可使用例如下述一般式[1]所示之胺基矽烷系氣體：
SiA x[(NB 2) (4-x)]       [1]
下式[1]中，A係表示例如：氫原子、甲基、乙基、丙基、丁基等之烷基；或甲氧基、乙氧基、丙氧基、丁氧基等之烷氧基。烷基不僅為直鏈狀烷基，亦可為例如：異丙基、異丁基、第二丁基、第三丁基等之分支狀烷基。烷氧基不僅為直鏈狀烷氧基，亦可為例如：異丙氧基、異丁氧基等之分支狀烷氧基。B係表示例如：氫原子、或甲基、乙基、丙基、丁基等之烷基。烷基不僅為直鏈狀烷基，亦可為例如：異丙基、異丁基、第二丁基、第三丁基等之分支狀烷基。複數A係可為相同、亦可為不同，2個B係可為相同、亦可為不同。x係1~3之整數。
[步驟3] 在步驟2結束之後，對處理室201內的晶圓200，即對在底層200a之表面上所形成的改質層200b供給F 2氣體。
具體而言，打開閥243b，朝氣體供給管232b內流入F 2氣體。F 2氣體係藉由MFC 241b進行流量調整，經由噴嘴249b供給至處理室201內，再從排氣口231a被排氣。此時，對晶圓200供給F 2氣體(F 2氣體供給)。此時，亦可打開閥243d~243f，分別經由噴嘴249a~249c朝處理室201內供給N 2氣體。
藉由在後述之條件下對晶圓200供給F 2氣體，如圖5(c)所示，可使改質層200b與F 2氣體產生反應而生成含氟自由基(F *)，成為可使該F *與底層200a產生反應。然後，藉由從改質層200b與F 2氣體的反應所生成的F *，成為可蝕刻底層200a之表面。於改質層200b所含的Si係藉由與F 2氣體的反應而從底層200a之表面上脫離，並構成與F的化合物等，而從排氣口231a被排氣。
另外，藉由從改質層200b與F 2氣體的反應所生成的F *蝕刻底層200a，成為可提高蝕刻底層200a時的蝕刻量之控制性。理由係若於改質層200b所含的Si，藉由上述之反應而完全脫離底層200a(被消耗)，則F *之生成將終止。所以，如本態樣般，藉由將於改質層200b所含的Si量設為既定量之方式進行控制，則可將本步驟每1次的F *生成量限制為相對應之量，結果可精密地控制本步驟每1次利用F *所進行的底層200a之蝕刻量。如本態樣般，當在DMATMS氣體供給中，將於改質層200b所含的Si量設為遍及晶圓面內全域為1原子層、或未滿1原子層之一定量的情況，在本步驟每1次中的F *之生成量係遍及晶圓面內全域成為對應於該量的一定量，結果藉由F *所進行的底層200a之蝕刻量，可遍及晶圓面內全域控制為例如1原子層(分子層)、或未滿1原子層(分子層)之一定量。
在F 2氣體供給中的處理條件被例示有： F 2氣體供給流量：10~1000sccm F 2氣體供給時間：5~600秒 處理溫度：30~250℃、較佳30~200℃ 處理壓力：5~1000Pa。 其他之條件則被設為與在步驟1之H 2O氣體供給中的處理條件相同。
另外，在本步驟中的處理條件係設為以下之條件：F 2氣體與改質層200b的反應，較優先於F 2氣體與底層200a的反應。藉此，可成為一面抑制利用F 2氣體直接蝕刻底層200a，一面促進有助於底層200a之蝕刻的F *之生成。結果，可更加提高對底層200a進行蝕刻時的蝕刻量之控制性。
再者，在本步驟中的處理條件可設為以下之條件：進行F 2氣體與改質層200b的反應，但不進行F 2氣體與底層200a的反應。藉此，可一面確實地抑制利用F 2氣體直接蝕刻底層200a，一面促進有助於底層200a之蝕刻的F *之生成。結果，可更加提高對底層200a進行蝕刻時的蝕刻量之控制性。
再者，在本步驟中的處理條件可設為以下之條件：F *與底層200a的反應，較優先於F 2氣體與底層200a的反應。藉此，可抑制利用F 2氣體直接蝕刻底層200a的情況，而支配性地生成藉由F *所進行之底層200a的蝕刻反應。結果，可更加提高對底層200a進行蝕刻時的蝕刻量之控制性。
再者，在本步驟中的處理條件可設為以下之條件：進行F *與底層200a的反應，不進行F 2氣體與底層200a的反應。藉此，可確實地抑制利用F 2氣體直接蝕刻底層200a的情況，而更加支配性地生成藉由F *所進行之底層200a的蝕刻反應。結果，可更加提高對底層200a進行蝕刻時的蝕刻量之控制性。
在利用藉由改質層200b與F 2氣體的反應所生成的F *所進行的底層200a之蝕刻結束之後，關閉閥243b，停止朝處理室201內供給F 2氣體。然後，藉由與在步驟1中的沖洗同樣之處理順序，對處理室201內進行真空排氣，將於處理室201內所殘留的氣體等從處理室201內排除(沖洗)。
含鹵氣體除F 2氣體之外，亦可使用例如：三氟化氯(ClF 3)氣體、亞硝醯氟(FNO)氣體、一氟化氯(ClF)氣體、三氟化氮(NF 3)氣體、氫氟酸(HF)氣體、氯(Cl 2)氣體、氯化氫(HCl)氣體、七氟化碘(IF 7)氣體、五氟化碘(IF 5)氣體等。然後，使該等之氣體與改質層200b進行反應，而使含鹵自由基除F *之外，可使之生成含氯自由基(Cl *)、含碘自由基(I *)等，藉由使該等之自由基與底層200a進行反應，可進行底層200a的蝕刻。
[實施既定次數] 藉由實施非同時(即非同步)地進行上述之步驟1~3既定次數(n次，n係1以上之整數)的循環，如圖5(d)所示般，可對晶圓200之表面所露出的底層200蝕刻至所需深度。上述之循環較佳為重複複數次。即，最好每1循環所蝕刻的層之厚度較薄於所需之厚度，重複複數次實施上述之循環，直到藉由蝕刻所被除去的層之厚度成為所需之厚度為止。
(後沖洗及回歸大氣壓) 在底層200a之蝕刻完成之後，分別從噴嘴249a~249c朝處理室201內供給作為沖洗氣體的N 2氣體，再從排氣口231a被排氣。藉此，處理室201內被沖洗，在處理室201內所殘留的氣體、反應副產物從處理室201內被除去(後沖洗)。然後，將處理室201內的環境氣體置換為惰性氣體(惰性氣體置換)，並將處理室201內之壓力回歸至常壓(回歸大氣壓)。
(晶舟卸載及晶圓退出) 藉由晶舟升降機115使密封蓋219下降，歧管209之下端被開口。然後，處理完畢之晶圓200在被晶舟217所支撐的狀態下，從歧管209之下端被搬出至反應管203之外部(晶舟卸載)。晶舟卸載之後，閘門219s被移動，歧管209之下端開口經由O形環220c藉由閘門219s被密封(閘門關閉)。處理完畢之晶圓200被搬出至反應管203外部之後，從晶舟217中被取出(晶圓退出)。
(3)藉由本態樣所產生之效果 根據本態樣可獲得以下所示之1個或複數個效果。
(a)藉由非同時地實施既定次數的循環，其可精密地控制底層200a之蝕刻量，即該循環係非同時地進行：對形成於露出在晶圓200之表面的底層200a之表面的改質層200b作DMATMS氣體供給、及對改質層200b與F 2氣體的反應所生成的F *與底層200a供給反應的F 2氣體。即，藉由利用改質層200b與F 2氣體的反應所生成的F *，對底層200a進行蝕刻，藉此成為可例如在1原子層(分子層)以下的程度控制底層200a之蝕刻量。
(b)藉由在F 2氣體與改質層200b的反應，較優先於F 2氣體與底層200a的反應的條件下進行F 2氣體供給，而可抑制底層200a之蝕刻量依存於F 2氣體之暴露量而產生變動的情形。結果，可更加提高對底層200a進行蝕刻時的蝕刻量之控制性。例如：即使在底層200a之表面上形成有溝渠、洞等之3D構造，而F 2氣體之暴露量容易局部性地降低的狀況，或者在處理室201內的F 2氣體之分壓因局部性而並非呈一定的狀況，可藉由在上述之處理條件下進行F 2氣體供給，而可將底層200a之蝕刻量控制成遍及晶圓全面內成為均一。
(c)藉由進行F 2氣體與改質層200b的反應，但不進行F 2氣體與底層200a的反應的條件下而進行F 2氣體供給，則可確實地抑制底層200a之蝕刻量依存於F 2氣體之暴露量而產生變動的情形。結果，可更提高對底層200a進行蝕刻時的蝕刻量之控制性。例如：即使在底層200a之表面上形成有溝渠、洞等之3D構造，而F 2氣體之暴露量容易局部性地降低的狀況，或者在處理室201內的F 2氣體之分壓因局部性而並非呈一定的狀況下，藉由在上述之處理條件下進行F 2氣體供給，則可確實地將底層200a之蝕刻量控制成遍及晶圓全面內成為均一。
(d)藉由在F *與底層200a的反應，較優先於F 2氣體與底層200a的反應的條件下進行F 2氣體供給，其可抑制底層200a之蝕刻量依存於F 2氣體之暴露量而產生變動的情形。結果，可更提高對底層200a進行蝕刻時的蝕刻量之控制性。例如：即使在底層200a之表面上形成有溝渠、洞等之3D構造，而F 2氣體之暴露量容易局部性地降低的狀況，或者在處理室201內的F 2氣體之分壓因局部性而並非呈一定的狀況下，藉由在上述之處理條件下進行F 2氣體供給，成為可將底層200a之蝕刻量控制成遍及晶圓全面內成為均一。
(e)在進行F *與底層200a的反應，但不進行F 2氣體與底層200a的反應的條件下進行F 2氣體供給，則可確實地抑制底層200a之蝕刻量依存於F 2氣體之暴露量而產生變動的情形。結果，可更提高對底層200a進行蝕刻時的蝕刻量之控制性。例如：即使在底層200a之表面上形成有溝渠、洞等之3D構造，而F 2氣體之暴露量容易局部性地降低的狀況，或者在處理室201內的F 2氣體之分壓因局部性而並非呈一定的狀況下，藉由在上述之處理條件下進行F 2氣體供給，則可確實地將底層200a之蝕刻量控制成遍及晶圓全面內成為均一。
(f)在DMATMS氣體供給中，作為改質劑而使用含Si氣體即DMATMS氣體，藉由使於DMATMS氣體所含的Si吸附於底層200a之表面上，則在後續所進行的F 2氣體供給中，可促進有助於底層200a之蝕刻的F *之生成。結果，可更提高對底層200a進行蝕刻時的蝕刻量之控制性。
(g)在DMATMS氣體供給中，作為改質劑而使用胺基矽烷系氣體即DMATMS氣體，藉由使於DMATMS氣體所含的Si吸附於底層200a之表面上，可提高在底層200a之表面上所形成的改質層200b之厚度在晶圓面內的均一性，即Si吸附量在晶圓面內的均一性。藉此，可使在F 2氣體供給中所生成的F *在晶圓面內的量均一化。結果，可遍及晶圓全面內而更提高對底層200a蝕刻時的蝕刻量之控制性，使底層200a之蝕刻量在遍及晶圓全面內，而可確實地控制為例如在1原子層(分子層)以下的程度。
(h)在DMATMS氣體供給中，藉由在Si對底層200a之表面的吸附為飽和的條件(即，對Si之吸附產生自我限制性的條件)下，供給DMATMS氣體，則可更提高在底層200a之表面所形成的改質層200b之厚度在晶圓面內的均一性，即Si吸附量在晶圓面內的均一性。藉此，可使在F 2氣體供給中所生成的F *在晶圓面內的量更均一化。結果，可遍及晶圓全面內更提高對底層200a蝕刻時的蝕刻量之控制性，而使底層200a之蝕刻量在遍及晶圓全面內，可確實地控制成例如在1原子層(分子層)以下的程度。
(i)在進行DMATMS氣體供給之前，藉由對底層200a之表面進行前處理而進行使OH封端的H 2O氣體供給，則在後續進行的DMATMS氣體供給中，則可促進在底層200a之表面上的改質層200b之形成。
(j)藉由在無電漿環境氣體下進行各步驟，則可提高在各步驟中的處理之控制性，結果可更提高蝕刻量的控制性。又，其亦可迴避對晶圓200、晶圓200之表面上所露出各底層之電漿有所損傷的情形。
(k)上述之效果當使用DMATMS氣體以外之改質劑的情形、使用F 2以外之含鹵氣體的情形、使用H 2O氣體以外之含有氧(O)與氫(H)之氣體的情形、使用N 2氣體以外之惰性氣體的情形，亦均同樣地可獲得。
＜本揭示之其他態樣＞ 以上已針對本揭示各種態樣具體地說明。惟，本揭示並不限定於上述態樣，在不脫逸本發明主旨範圍內其可進行各種變更。
例如以下所示之基板處理序列，在各循環中不實施H 2O氣體供給亦可。在此情況亦可獲得與上述態樣同樣的效果。又，其亦可縮短循環時間，並提升基板處理的生產性。但，在DMATMS氣體供給中，為促進在晶圓200之表面所露出的底層200a之表面上形成改質層200b，較佳為如上述態樣般，在進行DMATMS氣體供給之前，進行H 2O氣體供給。
(DMATMS→F 2)×n
再者，例如在晶圓200之表面所露出的底層200a，並不被侷限於SiO膜，其亦可例如為：氮碳氧化矽膜(SiOCN膜)、氮氧化矽膜(SiON膜)、碳氧化矽膜(SiOC膜)、氮化矽膜(SiN膜)、碳化矽膜(SiC膜)、氮碳化矽膜(SiCN膜)、氮化矽硼膜(SiBN膜)、氮碳化矽硼膜(SiBCN膜)、鍺膜(Ge膜)、矽鍺膜(SiGe膜)等之含有半金屬元素的膜；氮化鈦膜(TiN膜)、鎢膜(W膜)等之含有金屬元素的膜。在該等情況亦可獲得與上述態樣同樣的效果。
在各項處理中所使用的配方，可配合處理內容個別準備，而預先經由電氣通訊線路或外部記憶裝置123儲存於記憶裝置121c內者為佳。然後，在開始各項處理時，較佳者為CPU 121a從在記憶裝置121c內所儲存的複數配方中配合處理內容而適當選擇恰當之配方。藉此，利用1台基板處理裝置則可重現性良好地實現各種的蝕刻處理。又，其亦可一邊減輕操作員的負擔，一邊避免操作失誤，而迅速地開始各項處理。
上述配方並不被侷限於新製成的情況，例如亦可準備為對在基板處理裝置已被安裝之現有配方作變更亦可。在變更配方時，亦可將變更後的配方經由電氣通訊線路或記錄該配方的記錄媒體，安裝至基板處理裝置上。又，亦可操作現有之基板處理裝置所具備的輸出入裝置122，而直接變更已被安裝於基板處理裝置的現有配方。
在上述態樣中已針對使用一次處理複數片基板的批次式基板處理裝置進行蝕刻處理的例子作說明。惟本揭示並不被侷限於上述之態樣，例如即使一次處理1片或數片基板的枚葉式基板處理裝置而進行蝕刻處理的情況，其仍可適當地被應用。又，在上述之態樣中已針對使用具有熱壁式處理爐的基板處理裝置進行蝕刻處理的例子作說明。惟本揭示並不被侷限於上述之態樣，即便使用具有冷壁式處理爐的基板處理裝置來進行蝕刻處理的情形，其仍可適當地被應用。
在使用該等基板處理裝置的情況，亦可與上述之態樣同樣的處理順序、處理條件而進行各項處理，獲得與上述之態樣同樣的效果。
上述之態樣亦可適當地組合使用。此時的處理順序、處理條件可例如設為與上述之態樣的處理順序、處理條件相同。 [實施例]
使用上述之基板處理裝置，依照圖4所示的氣體供給序列，分別對在晶圓之表面所露出的底層即SiO膜、SiN膜進行蝕刻，並測定該等的蝕刻量。處理條件係設為上述之態樣所記載的處理條件範圍內之既定條件。
圖6中表示蝕刻量的測定結果。圖6的橫軸係表示含有步驟1~3的循環之實施次數(次)，縱軸係表示底層的膜厚變化量(即，底層的蝕刻量(Å))。圖中，▓係表示SiO膜的測定結果，◆係表示SiN膜的測定結果。
如圖6所示，可知SiO膜與SiN膜之任一者每1循環的蝕刻量均可收束於0.5~1Å範圍內，亦即，可將底層的蝕刻量控制在例如1原子層(分子層)以下的程度。
115:晶舟升降機 115s:閘門開閉機構 121:控制器 121a:CPU 121b:RAM 121c:記憶裝置 121d:I/O埠 122:輸出入裝置 123:外部記憶裝置 200:晶圓(基板) 200a:底層 200b:改質層 201:處理室 202:處理爐 203:反應管 207:加熱器 209:歧管 217:晶舟 218:絕熱板 219:密封蓋 219s:閘門 220a~220c:O形環 231a:排氣口 232a~232f:氣體供給管 241a~241f:質量流量控制器(MFC) 243a~243f:閥 244:APC閥 245:壓力感測器 246:真空泵 248:集聚型供給系統 249a~249c:噴嘴 250a~250c:氣體供給孔 255:旋轉軸 263:溫度感測器 267:旋轉機構
圖1係本揭示之一態樣所適用的基板處理裝置之直立式處理爐的概略構成圖，以縱剖面圖表示處理爐202部分的圖。 圖2係本揭示之一態樣所適用的基板處理裝置之直立式處理爐的概略構成圖，以圖1之A-A線剖面圖表示處理爐202部分的圖。 圖3係本揭示之一態樣所適用的基板處理裝置之控制器121的概略構成圖，以控制系統方塊圖表示控制器121的圖。 圖4係本揭示之一態樣中表示氣體供給序列圖的圖。 圖5中(a)係表示對在晶圓200之表面上所露出的底層200a之表面進行前處理，使底層200a之表面進行OH封端的樣子之晶圓200之表面的剖面部分放大圖。 (b)係表示對使表面經OH封端的底層200a供給改質劑，而在底層200a之表面上形成改質層200b的樣子之晶圓200之表面的剖面部分放大圖。 (c)係表示對改質層200b供給含鹵氣體，使改質層200b與含鹵氣體產生反應產生含鹵自由基，而使該含鹵自由基與底層200a產生反應樣子的晶圓200之表面的剖面部分放大圖。 (d)係表示藉由與含鹵自由基的反應，而對底層200a之表層進行蝕刻後之晶圓200之表面的剖面部分放大圖。 圖6係表示底層的蝕刻速率之測定結果的圖。

Claims (22)

  1. 一種基板處理方法，其具有蝕刻底層之步驟，該步驟係藉由進行既定次數之包含下述步驟的循環而對上述底層進行蝕刻： (a)藉由對基板之表面的上述底層供給改質劑，而在上述底層之表面上形成層的步驟；及 (b)藉由對上述層供給含鹵氣體，使上述層與上述含鹵氣體產生反應而生成含鹵自由基，並使該含鹵自由基與上述底層產生反應的步驟。
  2. 如請求項1之基板處理方法，其中，在(b)中，於上述含鹵氣體與上述層的反應較優先於上述含鹵氣體與上述底層的反應的條件下，供給上述含鹵氣體。
  3. 如請求項1之基板處理方法，其中，在(b)中，於進行上述含鹵氣體與上述層的反應且不進行上述含鹵氣體與上述底層的反應的條件下，供給上述含鹵氣體。
  4. 如請求項1之基板處理方法，其中，在(b)中，藉由利用上述含鹵氣體與上述層的反應所生成的上述含鹵自由基，對上述底層進行蝕刻。
  5. 如請求項4之基板處理方法，其中，在(b)中，於上述含鹵自由基與上述底層的反應較優先於上述含鹵氣體與上述底層的反應的條件下，供給上述含鹵氣體。
  6. 如請求項4之基板處理方法，其中，在(b)中，於進行上述含鹵自由基與上述底層的反應且不進行上述含鹵氣體與上述底層的反應的條件下，供給上述含鹵氣體。
  7. 如請求項1之基板處理方法，其中，上述改質劑包含有含矽氣體； 在(a)中，使上述含矽氣體所含的矽吸附於上述底層的表面上。
  8. 如請求項1之基板處理方法，其中，上述改質劑包含有胺基矽烷； 在(a)中，使上述胺基矽烷所含的矽吸附於上述底層的表面上。
  9. 如請求項7之基板處理方法，其中，在(a)中，於矽對上述底層之表面的吸附為飽和的條件下，供給上述改質劑。
  10. 如請求項7之基板處理方法，其中，在(a)中，於矽對上述底層之表面的吸附產生自我侷限的條件下，供給上述改質劑。
  11. 如請求項8之基板處理方法，其中，在(a)中，於矽對上述底層之表面的吸附為飽和的條件下，供給上述改質劑。
  12. 如請求項1之基板處理方法，其中，上述循環係在進行(a)之前，更進一步具有：(c)對上述底層的表面進行前處理的步驟。
  13. 如請求項12之基板處理方法，其中，在(c)中，在上述底層之表面上形成吸附位置。
  14. 如請求項1之基板處理方法，其中，上述循環係在進行(a)之前，更進一步具有：(c)使上述底層之表面進行OH封端的步驟。
  15. 如請求項12之基板處理方法，其中，在(c)中，對上述基板供給含有氧與氫的氣體。
  16. 如請求項1之基板處理方法，其中，上述含鹵氣體包含有：含氟氣體、含氯氣體、及含碘氣體中之至少任一者。
  17. 如請求項1之基板處理方法，其中，上述含鹵自由基包含有：含氟自由基、含氯自由基、及含碘自由基中之至少任一者。
  18. 如請求項1之基板處理方法，其中，上述底層包含有半金屬元素及金屬元素中之至少任一者。
  19. 如請求項1之基板處理方法，其中，上述層為改質層。
  20. 一種半導體裝置之製造方法，其具有蝕刻底層之步驟，該步驟係藉由進行既定次數之包含下述步驟的循環而對上述底層進行蝕刻： (a)藉由對在基板之表面上的上述底層供給改質劑，而在上述底層之表面上形成層的步驟；及 (b)藉由對上述層供給含鹵氣體，使上述層與上述含鹵氣體產生反應而生成含鹵自由基，並使該含鹵自由基與上述底層產生反應的步驟。
  21. 一種基板處理裝置，其具有： 處理室，其對基板進行處理； 改質劑供給系統，其對上述處理室內的基板供給改質劑； 含鹵氣體供給系統，其對上述處理室內的基板供給含鹵氣體；及 控制部，其被構成為可依藉由進行既定次數之包含下述處理的循環而對底層進行蝕刻之方式，對上述改質劑供給系統與上述含鹵氣體供給系統進行控制：(a)藉由對在基板之表面上的上述底層供給上述改質劑，而在上述底層之表面上形成層的處理；及(b)藉由對上述層供給上述含鹵氣體，使上述層與上述含鹵氣體產生反應而生成含鹵自由基，並使該含鹵自由基與上述底層產生反應的處理。
  22. 一種利用電腦使基板處理裝置執行程序的程式，該程序係藉由進行既定次數之包含下述程序的循環，而對底層進行蝕刻： (a)藉由對在基板之表面上的上述底層供給改質劑，而在上述底層之表面上形成層的程序；及 (b)藉由對上述層供給含鹵氣體，使上述層與上述含鹵氣體產生反應而生成含鹵自由基，並使該含鹵自由基與上述底層產生反應的程序。
TW111125466A 2019-11-22 2020-11-11 基板處理方法、半導體裝置之製造方法、基板處理裝置及程式 TWI796256B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-211137 2019-11-22
JP2019211137A JP7114554B2 (ja) 2019-11-22 2019-11-22 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム

Publications (2)

Publication Number Publication Date
TW202249098A TW202249098A (zh) 2022-12-16
TWI796256B true TWI796256B (zh) 2023-03-11

Family

ID=75923268

Family Applications (2)

Application Number Title Priority Date Filing Date
TW111125466A TWI796256B (zh) 2019-11-22 2020-11-11 基板處理方法、半導體裝置之製造方法、基板處理裝置及程式
TW109139255A TWI772960B (zh) 2019-11-22 2020-11-11 半導體裝置之製造方法、基板處理方法、基板處理裝置及程式

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW109139255A TWI772960B (zh) 2019-11-22 2020-11-11 半導體裝置之製造方法、基板處理方法、基板處理裝置及程式

Country Status (6)

Country Link
US (3) US11315800B2 (zh)
JP (1) JP7114554B2 (zh)
KR (2) KR102567010B1 (zh)
CN (1) CN112838003A (zh)
SG (1) SG10202011563TA (zh)
TW (2) TWI796256B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7174016B2 (ja) 2020-07-16 2022-11-17 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7313402B2 (ja) * 2021-06-29 2023-07-24 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、プログラム及びエッチング方法
JP2023184336A (ja) * 2022-06-17 2023-12-28 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100186774A1 (en) * 2007-09-19 2010-07-29 Hironobu Miya Cleaning method and substrate processing apparatus
US20110059600A1 (en) * 2009-08-27 2011-03-10 Hitachi-Kokusai Electric Inc. Method of manufacturing semiconductor device, cleaning method, and substrate processing apparatus
US20160293432A1 (en) * 2015-03-30 2016-10-06 Tokyo Electron Limited Method for atomic layer etching
US20160293398A1 (en) * 2015-04-03 2016-10-06 Lam Research Corporation Deposition of conformal films by atomic layer deposition and atomic layer etch
US20170178917A1 (en) * 2015-08-19 2017-06-22 Lam Research Corporation Self limiting lateral atomic layer etch
US20170186621A1 (en) * 2015-12-28 2017-06-29 Asm Ip Holding B.V. Method of atomic layer etching using functional group-containing fluorocarbon
TW201920732A (zh) * 2017-09-15 2019-06-01 日商關東電化工業股份有限公司 使用酸鹵化物之原子層蝕刻

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3548512B2 (ja) * 2000-09-28 2004-07-28 日本電気株式会社 半導体装置の製造方法
US6391803B1 (en) * 2001-06-20 2002-05-21 Samsung Electronics Co., Ltd. Method of forming silicon containing thin films by atomic layer deposition utilizing trisdimethylaminosilane
US9362163B2 (en) * 2013-07-30 2016-06-07 Lam Research Corporation Methods and apparatuses for atomic layer cleaning of contacts and vias
JP2018500767A (ja) * 2014-12-18 2018-01-11 ザ リージェンツ オブ ザ ユニバーシティ オブ コロラド，ア ボディー コーポレイトＴＨＥ ＲＥＧＥＮＴＳ ＯＦ ＴＨＥ ＵＮＩＶＥＲＳＩＴＹ ＯＦ ＣＯＬＯＲＡＤＯ，ａ ｂｏｄｙ ｃｏｒｐｏｒａｔｅ 逐次的な自己制御熱反応を使用する原子層エッチング（ａｌｅ）の新規の方法
US9425041B2 (en) 2015-01-06 2016-08-23 Lam Research Corporation Isotropic atomic layer etch for silicon oxides using no activation
JP6770825B2 (ja) 2016-04-27 2020-10-21 東京エレクトロン株式会社 基板処理方法及び基板処理装置
WO2017213842A2 (en) * 2016-05-23 2017-12-14 The Regents Of The University Of Colorado, A Body Corporate Enhancement of thermal atomic layer etching
JP6817752B2 (ja) * 2016-09-09 2021-01-20 株式会社日立ハイテク エッチング方法およびエッチング装置
US20190131130A1 (en) * 2017-10-31 2019-05-02 Lam Research Corporation Etching metal oxide substrates using ale and selective deposition
JP6843087B2 (ja) 2018-03-12 2021-03-17 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100186774A1 (en) * 2007-09-19 2010-07-29 Hironobu Miya Cleaning method and substrate processing apparatus
US20110059600A1 (en) * 2009-08-27 2011-03-10 Hitachi-Kokusai Electric Inc. Method of manufacturing semiconductor device, cleaning method, and substrate processing apparatus
US20160293432A1 (en) * 2015-03-30 2016-10-06 Tokyo Electron Limited Method for atomic layer etching
US20160293398A1 (en) * 2015-04-03 2016-10-06 Lam Research Corporation Deposition of conformal films by atomic layer deposition and atomic layer etch
US20170178917A1 (en) * 2015-08-19 2017-06-22 Lam Research Corporation Self limiting lateral atomic layer etch
US20170186621A1 (en) * 2015-12-28 2017-06-29 Asm Ip Holding B.V. Method of atomic layer etching using functional group-containing fluorocarbon
TW201920732A (zh) * 2017-09-15 2019-06-01 日商關東電化工業股份有限公司 使用酸鹵化物之原子層蝕刻

Also Published As

Publication number Publication date
KR20210063249A (ko) 2021-06-01
SG10202011563TA (en) 2021-06-29
US20210159088A1 (en) 2021-05-27
TW202249098A (zh) 2022-12-16
KR20230123908A (ko) 2023-08-24
US11315800B2 (en) 2022-04-26
CN112838003A (zh) 2021-05-25
JP7114554B2 (ja) 2022-08-08
KR102567010B1 (ko) 2023-08-16
TW202137311A (zh) 2021-10-01
US11894239B2 (en) 2024-02-06
TWI772960B (zh) 2022-08-01
US20240136200A1 (en) 2024-04-25
JP2021082774A (ja) 2021-05-27
US20220199421A1 (en) 2022-06-23

Similar Documents

Publication Publication Date Title
KR102513888B1 (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
TWI796256B (zh) 基板處理方法、半導體裝置之製造方法、基板處理裝置及程式
US20210305043A1 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US11923193B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US20220005685A1 (en) Method of manufacturing semiconductor device, method of processing substrate, substrate processing apparatus, and recording medium
JP7326555B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
CN115868007A (zh) 半导体器件的制造方法、衬底处理装置、及程序
US20240096617A1 (en) Method of processing substrate, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP7186909B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
US20230058808A1 (en) Method of processing substrate, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium