JP2018125416A - 半導体装置の製造方法、基板処理装置およびプログラム - Google Patents

半導体装置の製造方法、基板処理装置およびプログラム Download PDF

Info

Publication number
JP2018125416A
JP2018125416A JP2017016508A JP2017016508A JP2018125416A JP 2018125416 A JP2018125416 A JP 2018125416A JP 2017016508 A JP2017016508 A JP 2017016508A JP 2017016508 A JP2017016508 A JP 2017016508A JP 2018125416 A JP2018125416 A JP 2018125416A
Authority
JP
Japan
Prior art keywords
gas
layer
film
processing chamber
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017016508A
Other languages
English (en)
Other versions
JP6857503B2 (ja
Inventor
義朗 ▲ひろせ▼
義朗 ▲ひろせ▼
Yoshiro Hirose
良知 橋本
Yoshitomo Hashimoto
良知 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2017016508A priority Critical patent/JP6857503B2/ja
Priority to KR1020180009888A priority patent/KR102023834B1/ko
Priority to US15/883,962 priority patent/US10600642B2/en
Publication of JP2018125416A publication Critical patent/JP2018125416A/ja
Application granted granted Critical
Publication of JP6857503B2 publication Critical patent/JP6857503B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/308Oxynitrides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4412Details relating to the exhausts, e.g. pumps, filters, scrubbers, particle traps
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523Pulsed gas flow or change of composition over time
    • C23C16/45525Atomic layer deposition [ALD]
    • C23C16/45527Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523Pulsed gas flow or change of composition over time
    • C23C16/45525Atomic layer deposition [ALD]
    • C23C16/45544Atomic layer deposition [ALD] characterized by the apparatus
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523Pulsed gas flow or change of composition over time
    • C23C16/45525Atomic layer deposition [ALD]
    • C23C16/45544Atomic layer deposition [ALD] characterized by the apparatus
    • C23C16/45546Atomic layer deposition [ALD] characterized by the apparatus specially adapted for a substrate stack in the ALD reactor
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523Pulsed gas flow or change of composition over time
    • C23C16/45525Atomic layer deposition [ALD]
    • C23C16/45553Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52Controlling or regulating the coating process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02277Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition the reactions being activated by other means than plasma or thermal, e.g. photo-CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz

Abstract

【課題】 基板上にSi系の絶縁膜を形成する際に、成膜処理の生産性や組成比の制御性を向上させる。【解決手段】 処理室内の基板に対して、少なくともSi−N結合およびSi−Cl結合を含む原料ガスと第1触媒ガスとを供給し、第1層を形成する工程と、処理室内の原料ガスと第1触媒ガスとを排気系より排気する工程と、処理室内の基板に対して、酸化ガスと第2触媒ガスとを供給し、第1層を改質して第2層を形成する工程と、処理室内の酸化ガスと第2触媒ガスとを排気系より排気する工程と、を非同時に行うサイクルを所定回数行うことで、基板上に、少なくともSi、OおよびNを含む膜を形成する工程を有する。【選択図】図1

Description

本開示は、半導体装置の製造方法、基板処理装置およびプログラムに関する。
半導体装置の製造工程の一工程として、基板上にシリコン(Si)系の絶縁膜を形成する成膜処理が行われることがある(例えば特許文献1,2参照)。
特開2014−183218号公報 特開2014−183219号公報
本発明の目的は、基板上にSi系の絶縁膜を形成する際に、成膜処理の生産性を高め、形成する膜の組成比の制御性を向上させることが可能な技術を提供することにある。
本発明の一態様によれば、
処理室内の基板に対して、少なくともSi−N結合およびSi−Cl結合を含む原料ガスと第1触媒ガスとを供給し、第1層を形成する工程と、
前記処理室内の前記原料ガスと前記第1触媒ガスとを排気系より排気する工程と、
前記処理室内の前記基板に対して、酸化ガスと第2触媒ガスとを供給し、前記第1層を改質して第2層を形成する工程と、
前記処理室内の前記酸化ガスと前記第2触媒ガスとを前記排気系より排気する工程と、
を非同時に行うサイクルを所定回数行うことで、前記基板上に、少なくともSi、OおよびNを含む膜を形成する技術が提供される。
本発明によれば、基板上にSi系の絶縁膜を形成する際に、成膜処理の生産性を高め、形成する膜の組成比の制御性を向上させることが可能となる。
本発明の実施形態で好適に用いられる基板処理装置の縦型処理炉の概略構成図であり、処理炉部分を縦断面図で示す図である。 本発明の実施形態で好適に用いられる基板処理装置の縦型処理炉の一部の概略構成図であり、処理炉の一部を図1のA−A線断面図で示す図である。 本発明の実施形態で好適に用いられる基板処理装置のコントローラの概略構成図であり、コントローラの制御系をブロック図で示す図である。 (a)は本発明の一実施形態の成膜シーケンスを示す図であり、(b)および(c)は、それぞれ、本発明の一実施形態の成膜シーケンスの変形例を示す図である。 (a)〜(c)は、それぞれ、本発明の一実施形態の成膜シーケンスの変形例を示す図である。
<本発明の一実施形態>
以下、本発明の一実施形態について、図1〜図3を用いて説明する。
(1)基板処理装置の構成
図1に示すように、処理炉202は加熱機構(温度調整部)としてのヒータ207を有する。ヒータ207は円筒形状であり、保持板に支持されることにより垂直に据え付けられている。ヒータ207は、ガスを熱で活性化(励起)させる活性化機構(励起部)としても機能する。
ヒータ207の内側には、ヒータ207と同心円状に反応管203が配設されている。反応管203は、例えば石英(SiO)または炭化シリコン(SiC)等の耐熱性材料からなり、上端が閉塞し下端が開口した円筒形状に形成されている。反応管203の下方には、反応管203と同心円状に、マニホールド209が配設されている。マニホールド209は、例えばステンレス(SUS)等の金属からなり、上端および下端が開口した円筒形状に形成されている。マニホールド209の上端部は、反応管203の下端部に係合しており、反応管203を支持するように構成されている。マニホールド209と反応管203との間には、シール部材としてのOリング220aが設けられている。反応管203はヒータ207と同様に垂直に据え付けられている。主に、反応管203とマニホールド209とにより処理容器(反応容器)が構成される。処理容器の筒中空部には処理室201が形成される。処理室201は、基板としてのウエハ200を収容可能に構成されている。
処理室201内には、ノズル249a〜249cが、マニホールド209の側壁を貫通するように設けられている。ノズル249a〜249cには、ガス供給管232a〜232cが、それぞれ接続されている。
ガス供給管232a〜232cには、上流側から順に、流量制御器(流量制御部)であるマスフローコントローラ(MFC)241a〜241cおよび開閉弁であるバルブ243a〜243cがそれぞれ設けられている。ガス供給管232a〜232cのバルブ243a〜243cよりも下流側には、不活性ガスを供給するガス供給管232d〜232fがそれぞれ接続されている。ガス供給管232d〜232fには、上流側から順に、MFC241d〜241fおよびバルブ243d〜243fがそれぞれ設けられている。
ノズル249a〜249cは、図2に示すように、反応管203の内壁とウエハ200との間における平面視において円環状の空間に、反応管203の内壁の下部より上部に沿って、ウエハ200の積載方向上方に向かって立ち上がるようにそれぞれ設けられている。すなわち、ノズル249a〜249cは、ウエハ200が配列されるウエハ配列領域の側方の、ウエハ配列領域を水平に取り囲む領域に、ウエハ配列領域に沿うようにそれぞれ設けられている。ノズル249a〜249cの側面には、ガスを供給するガス供給孔250a〜250cがそれぞれ設けられている。ガス供給孔250a〜250cは、反応管203の中心を向くようにそれぞれ開口しており、ウエハ200に向けてガスを供給することが可能となっている。ガス供給孔250a〜250cは、反応管203の下部から上部にわたって複数設けられている。
ガス供給管232aからは、原料(原料ガス)として、少なくともSi、窒素(N)および塩素(Cl)を含み、Si−N−Si結合やSi−N結合等のシラザン結合およびSi−Cl結合を含むハロシラン原料ガスが、MFC241a、バルブ243a、ノズル249aを介して処理室201内へ供給される。原料ガスとは、気体状態の原料、例えば、常温常圧下で液体状態である原料を気化することで得られるガスや、常温常圧下で気体状態である原料等のことである。ハロシランとは、クロロ基やフルオロ基などのハロゲン基を有するシランのことである。ハロシラン原料ガスとしては、例えば、ヘキサクロロジシラザン((SiClNH、略称:HCDSN)ガスを用いることができる。HCDSNはSi−N−Si結合を含んでおり、HCDSNに含まれるN(中心元素)には2つのSiが結合している。これにより、後述する成膜処理の処理条件下において、ウエハ200上に形成される膜中にSi−N結合を含ませることが容易となる。
ガス供給管232bからは、酸化剤(酸化ガス)としての酸素(O)含有ガスが、MFC241b、バルブ243b、ノズル249bを介して処理室201内へ供給される。O含有ガスとしては、例えば、水蒸気(HOガス)を用いることができる。HOガスは、Oおよび水素(H)を含み、O−H結合、すなわち、OH基を含むガスである。
ガス供給管232cからは、後述する成膜処理を促進させる触媒ガスとして、C、NおよびHを含むアミン系ガスが、MFC241c、バルブ243c、ノズル249cを介して処理室201内へ供給される。アミン系ガスとしては、酸解離定数(pKa)が5〜11程度である物質、例えば、ピリジン(CN、pKa=5.67)ガスを用いることができる。なお、アミン系ガスは、後述する成膜処理において分子構造の一部が分解する場合もあり、厳密な意味では「触媒」とは言えない場合もある。しかしながら、本明細書では、化学反応の過程でその一部が分解する場合であっても、大部分は分解せず、また、反応の速度を変化させ、実質的に触媒として作用する物質を、「触媒」と称することとしている。本明細書では、後述するステップ1で用いる触媒ガスを第1触媒ガスとも称し、ステップ3で用いる触媒ガスを第2触媒ガスとも称する。
ガス供給管232d〜232fからは、不活性ガスとして、例えば、窒素(N)ガスが、それぞれMFC241d〜241f、バルブ243d〜243f、ガス供給管232a〜232c、ノズル249a〜249cを介して処理室201内へ供給される。
主に、ガス供給管232a、MFC241a、バルブ243aにより、第1供給系が構成される。主に、ガス供給管232b、MFC241b、バルブ243bにより、第2供給系が構成される。主に、ガス供給管232c、MFC241c、バルブ243cにより、第3供給系が構成される。主に、ガス供給管232d〜232f、MFC241d〜241f、バルブ243d〜243fにより、不活性ガス供給系が構成される。
上述の各種供給系のうち、いずれか、或いは、全ての供給系は、バルブ243a〜243fやMFC241a〜241f等が集積されてなる集積型供給システム248として構成されていてもよい。集積型供給システム248は、ガス供給管232a〜232fのそれぞれに対して接続され、ガス供給管232a〜232f内への各種ガスの供給動作、すなわち、バルブ243a〜243fの開閉動作やMFC241a〜241fによる流量調整動作等が、後述するコントローラ121によって制御されるように構成されている。集積型供給システム248は、一体型、或いは、分割型の集積ユニットとして構成されており、ガス供給管232a〜232f等に対して集積ユニット単位で着脱を行うことができ、集積型供給システム248のメンテナンス、交換、増設等を、集積ユニット単位で行うことが可能なように構成されている。
反応管203の側壁下方には、処理室201内の雰囲気を排気する排気管231が接続されている。排気管231には、処理室201内の圧力を検出する圧力検出器(圧力検出部)としての圧力センサ245および圧力調整器(圧力調整部)としてのAPC(Auto Pressure Controller)バルブ244を介し、真空排気装置としての真空ポンプ246が接続されている。APCバルブ244は、真空ポンプ246を作動させた状態で弁を開閉することで、処理室201内の真空排気および真空排気停止を行うことができ、さらに、真空ポンプ246を作動させた状態で、圧力センサ245により検出された圧力情報に基づいて弁開度を調節することで、処理室201内の圧力を調整することができるように構成されている。主に、排気管231、APCバルブ244、圧力センサ245により、排気系が構成される。真空ポンプ246を排気系に含めて考えてもよい。
マニホールド209の下方には、マニホールド209の下端開口を気密に閉塞可能な炉口蓋体としてのシールキャップ219が設けられている。シールキャップ219は、例えばSUS等の金属からなり、円盤状に形成されている。シールキャップ219の上面には、マニホールド209の下端と当接するシール部材としてのOリング220bが設けられている。シールキャップ219の下方には、後述するボート217を回転させる回転機構267が設置されている。回転機構267の回転軸255は、シールキャップ219を貫通してボート217に接続されている。回転機構267は、ボート217を回転させることでウエハ200を回転させるように構成されている。シールキャップ219は、反応管203の外部に設置された昇降機構としてのボートエレベータ115によって垂直方向に昇降されるように構成されている。ボートエレベータ115は、シールキャップ219を昇降させることで、ウエハ200を処理室201内外に搬入および搬出(搬送)する搬送装置(搬送機構)として構成されている。また、マニホールド209の下方には、シールキャップ219を降下させボート217を処理室201内から搬出した状態で、マニホールド209の下端開口を気密に閉塞可能な炉口蓋体としてのシャッタ219sが設けられている。シャッタ219sは、例えばSUS等の金属からなり、円盤状に形成されている。シャッタ219sの上面には、マニホールド209の下端と当接するシール部材としてのOリング220cが設けられている。シャッタ219sの開閉動作(昇降動作や回動動作等)は、シャッタ開閉機構115sにより制御される。
基板支持具としてのボート217は、複数枚、例えば25〜200枚のウエハ200を、水平姿勢で、かつ、互いに中心を揃えた状態で垂直方向に整列させて多段に支持するように、すなわち、間隔を空けて配列させるように構成されている。ボート217は、例えば石英やSiC等の耐熱性材料からなる。ボート217の下部には、例えば石英やSiC等の耐熱性材料からなる断熱板218が多段に支持されている。
反応管203内には、温度検出器としての温度センサ263が設置されている。温度センサ263により検出された温度情報に基づきヒータ207への通電具合を調整することで、処理室201内の温度が所望の温度分布となる。温度センサ263は、反応管203の内壁に沿って設けられている。
図3に示すように、制御部(制御手段)であるコントローラ121は、CPU(Central Processing Unit)121a、RAM(Random Access Memory)121b、記憶装置121c、I/Oポート121dを備えたコンピュータとして構成されている。RAM121b、記憶装置121c、I/Oポート121dは、内部バス121eを介して、CPU121aとデータ交換可能なように構成されている。コントローラ121には、例えばタッチパネル等として構成された入出力装置122が接続されている。
記憶装置121cは、例えばフラッシュメモリ、HDD(Hard Disk Drive)等で構成されている。記憶装置121c内には、基板処理装置の動作を制御する制御プログラムや、後述する成膜処理の手順や条件等が記載されたプロセスレシピ等が、読み出し可能に格納されている。プロセスレシピは、後述する成膜処理における各手順をコントローラ121に実行させ、所定の結果を得ることができるように組み合わされたものであり、プログラムとして機能する。以下、プロセスレシピや制御プログラム等を総称して、単に、プログラムともいう。また、プロセスレシピを、単に、レシピともいう。本明細書においてプログラムという言葉を用いた場合は、レシピ単体のみを含む場合、制御プログラム単体のみを含む場合、または、それらの両方を含む場合がある。RAM121bは、CPU121aによって読み出されたプログラムやデータ等が一時的に保持されるメモリ領域(ワークエリア)として構成されている。
I/Oポート121dは、上述のMFC241a〜241f、バルブ243a〜243f、圧力センサ245、APCバルブ244、真空ポンプ246、温度センサ263、ヒータ207、回転機構267、ボートエレベータ115、シャッタ開閉機構115s等に接続されている。
CPU121aは、記憶装置121cから制御プログラムを読み出して実行すると共に、入出力装置122からの操作コマンドの入力等に応じて記憶装置121cからレシピを読み出すように構成されている。CPU121aは、読み出したレシピの内容に沿うように、MFC241a〜241fによる各種ガスの流量調整動作、バルブ243a〜243fの開閉動作、APCバルブ244の開閉動作および圧力センサ245に基づくAPCバルブ244による圧力調整動作、真空ポンプ246の起動および停止、温度センサ263に基づくヒータ207の温度調整動作、回転機構267によるボート217の回転および回転速度調節動作、ボートエレベータ115によるボート217の昇降動作、シャッタ開閉機構115sによるシャッタ219sの開閉動作等を制御するように構成されている。
コントローラ121は、外部記憶装置(例えば、ハードディスク等の磁気ディスク、CD等の光ディスク、MO等の光磁気ディスク、USBメモリ等の半導体メモリ)123に格納された上述のプログラムを、コンピュータにインストールすることにより構成することができる。記憶装置121cや外部記憶装置123は、コンピュータ読み取り可能な記録媒体として構成されている。以下、これらを総称して、単に、記録媒体ともいう。本明細書において記録媒体という言葉を用いた場合は、記憶装置121c単体のみを含む場合、外部記憶装置123単体のみを含む場合、または、それらの両方を含む場合がある。なお、コンピュータへのプログラムの提供は、外部記憶装置123を用いず、インターネットや専用回線等の通信手段を用いて行ってもよい。
(2)成膜処理
上述の基板処理装置を用い、半導体装置の製造工程の一工程として、基板としてのウエハ200上に膜を形成するシーケンス例について、図4(a)を用いて説明する。以下の説明において、基板処理装置を構成する各部の動作はコントローラ121により制御される。
図4(a)に示す成膜シーケンスでは、
処理室201内のウエハ200に対して、HCDSNガスとピリジンガスとを供給し、第1層を形成するステップ1と、
処理室201内のHCDSNガスとピリジンガスとを排気系より排気するステップ2と、
処理室201内のウエハ200に対して、HOガスとピリジンガスとを供給し、第1層を改質して第2層を形成するステップ3と、
処理室201内のHOガスとピリジンガスとを排気系より排気するステップ4と、
を非同時に行うサイクルを所定回数(n回(nは1以上の整数))行うことで、ウエハ200上に、少なくともSi、OおよびNを含む膜として、シリコン酸窒化膜(SiON膜)を形成する。
なお、サイクルを所定回数行う際の少なくとも特定のサイクルでは、ステップ1およびステップ3のうち少なくともいずれかのステップにおいて、排気系を閉塞した状態で各ガスを処理室201内へ供給して封じ込める処理(以下、この処理を単に「封じ込め」とも呼ぶ)を行う。図4(a)に示す成膜シーケンスは、サイクルをn回行う際の全てのサイクルにおいて、ステップ1でのみ封じ込めを実施し、ステップ3では封じ込めを不実施とする例を示している。本シーケンスでは、後述する理由から、N濃度が比較的高いNリッチなSiON膜を形成することが可能となる。
本明細書では、図4(a)に示す成膜シーケンスを、便宜上、以下のように示すこともある。以下の変形例の説明においても、同様の表記を用いることとする。
([HCDSN+ピリジン]→HO+ピリジン)×n ⇒ NリッチSiON
本明細書において「ウエハ」という言葉を用いた場合は、ウエハそのものを意味する場合や、ウエハとその表面に形成された所定の層や膜との積層体を意味する場合がある。本明細書において「ウエハの表面」という言葉を用いた場合は、ウエハそのものの表面を意味する場合や、ウエハ上に形成された所定の層等の表面を意味する場合がある。本明細書において「ウエハ上に所定の層を形成する」と記載した場合は、ウエハそのものの表面上に所定の層を直接形成することを意味する場合や、ウエハ上に形成されている層等の上に所定の層を形成することを意味する場合がある。本明細書において「基板」という言葉を用いた場合も、「ウエハ」という言葉を用いた場合と同義である。
(ウエハチャージおよびボートロード)
複数枚のウエハ200がボート217に装填(ウエハチャージ)されると、シャッタ開閉機構115sによりシャッタ219sが移動させられて、マニホールド209の下端開口が開放される(シャッタオープン)。その後、図1に示すように、複数枚のウエハ200を支持したボート217は、ボートエレベータ115によって持ち上げられて処理室201内へ搬入(ボートロード)される。この状態で、シールキャップ219は、Oリング220bを介してマニホールド209の下端をシールした状態となる。
(圧力調整および温度調整)
処理室201内、すなわち、ウエハ200が存在する空間が所望の圧力(真空度)となるように、真空ポンプ246によって処理室201内が真空排気(減圧排気)される。この際、処理室201内の圧力は圧力センサ245で測定され、この測定された圧力情報に基づきAPCバルブ244がフィードバック制御される。また、処理室201内のウエハ200が所望の処理温度となるように、ヒータ207によって加熱される。この際、処理室201内が所望の温度分布となるように、温度センサ263が検出した温度情報に基づきヒータ207への通電具合がフィードバック制御される。また、回転機構267によるウエハ200の回転を開始する。真空ポンプ246の稼働、ウエハ200の加熱および回転は、いずれも、少なくともウエハ200に対する処理が終了するまでの間は継続して行われる。
(成膜処理)
その後、次のステップ1〜4を順次実行する。
[ステップ1]
このステップでは、処理室201内のウエハ200に対してHCDSNガスとピリジンガスとを、HCDSNガスに含まれるSi−N結合が切断されることなく保持される条件下で供給する。
具体的には、APCバルブ244を全閉とし、排気系による処理室201内の排気を停止する。また、バルブ243a,243cを開き、ガス供給管232a内へHCDSNガスを、ガス供給管232c内へピリジンガスをそれぞれ流す。HCDSNガス、ピリジンガスは、それぞれ、MFC241a,241cにより流量調整され、ノズル249a,249cを介して処理室201内へ供給され、処理室201内に供給された後に混合する。このとき同時にバルブ243d〜243fを開き、ガス供給管232d〜232f内へNガスを流すようにしてもよい。Nガスは、MFC241d〜241fにより流量調整され、ノズル249a〜249cを介して処理室201内へ供給される。
本ステップの処理条件としては、
HCDSNガス供給流量:1〜2000sccm、好ましくは10〜1000sccm
ピリジンガス供給流量:1〜2000sccm、好ましくは10〜1000sccm
ガス供給流量(ガス供給管毎):0〜10000sccm
各ガス供給時間:1〜100秒、好ましくは5〜60秒
が例示される。
排気系を閉塞した状態で、処理室201内へHCDSNガス、ピリジンガスを供給することで、処理室201内の圧力が上昇し始める。ガスの供給を継続することで最終的に到達する処理室201内の圧力(到達圧力)を、例えば400〜5000Pa、好ましくは500〜4000Paの範囲内の圧力とする。処理室201内の圧力をこのような高い圧力とすることで、HCDSNガスやピリジンガスを、ノンプラズマの雰囲気下で、熱的に効率的に活性化(励起)させることが可能となる。HCDSNガスやピリジンガスは、熱で活性化させて供給した方が、後述する成膜反応を比較的ソフトに行うことが可能となる。
ウエハ200の温度(処理温度)は、例えば室温(20〜30℃)以上150℃以下、好ましくは室温以上100℃以下、より好ましくは50℃以上100℃以下の範囲内の温度とする。HCDSNガス供給時にピリジンガスを供給しない場合、ウエハ200の温度が250℃未満となるとウエハ200上にHCDSNが化学吸着しにくくなり、実用的な成膜レートが得られなくなる場合がある。HCDSNガスと一緒にピリジンガスを供給することで、ウエハ200の温度を250℃未満としても、これを解消することが可能となる。ピリジンガスの存在下において、ウエハ200の温度を150℃以下、さらには100℃以下とすることで、ウエハ200に加わる熱量を低減することができ、ウエハ200が受ける熱履歴の制御を良好に行うことができる。ピリジンガスの存在下では、ウエハ200の温度が室温以上の温度であれば、ウエハ200上にHCDSNを化学吸着させ、成膜処理を進行させることが可能となる。
上述の条件下でウエハ200に対してHCDSNガスとピリジンガスとを供給することにより、ウエハ200(表面の下地膜)上に、第1層として、例えば1原子層(1分子層)未満から数原子層(数分子層)程度の厚さのNおよびClを含むSi含有層が形成される。NおよびClを含むSi含有層は、Si−N結合およびSi−Cl結合を含む層となる。NおよびClを含むSi含有層は、NおよびClを含むSi層であってもよいし、HCDSNの吸着層であってもよいし、それらの両方を含んでいてもよい。本明細書では、NおよびClを含むSi含有層を、単に、Nを含むSi含有層とも称する。
NおよびClを含むSi層は、Siにより構成されNおよびClを含む連続的な層の他、不連続な層や、これらが重なってできるNおよびClを含むSi薄膜をも含む。NおよびClを含むSi層を構成するSiは、NやClとの結合が完全に切れていないものの他、NやClとの結合が完全に切れているものも含む。
HCDSNの吸着層は、HCDSN分子で構成される連続的な吸着層の他、不連続な吸着層をも含む。HCDSNの吸着層を構成するHCDSN分子は、SiとNとの結合が一部切れたものや、SiとClとの結合が一部切れたもの、つまり、その一部が分解したものも含む。すなわち、HCDSNの吸着層は、HCDSNの物理吸着層であってもよいし、HCDSNの化学吸着層であってもよいし、それらの両方を含んでいてもよい。
ここで、1原子層(分子層)未満の厚さの層とは不連続に形成される原子層(分子層)のことを意味しており、1原子層(分子層)の厚さの層とは連続的に形成される原子層(分子層)のことを意味している。NおよびClを含むSi含有層は、NおよびClを含むSi層とHCDSNの吸着層との両方を含み得る。但し、両者は、いずれも主元素(Si)にNやClが結合した同様の構造を有することから、NおよびClを含むSi含有層については「1原子層」、「数原子層」等の表現を用いて表すこととし、「原子層」を「分子層」と同義で用いる。
第1層の厚さが数原子層を超えると、後述するステップ3での酸化の作用が第1層の全体に届かなくなる。また、第1層の厚さの最小値は1原子層未満である。よって、第1層の厚さは1原子層未満から数原子層程度とするのが好ましい。第1層の厚さを1原子層以下とすることで、後述するステップ3での酸化の作用を相対的に高めることができ、ステップ3での酸化に要する時間を短縮することもできる。ステップ1での第1層の形成に要する時間を短縮することもできる。結果として、1サイクルあたりの処理時間を短縮することができ、トータルでの処理時間を短縮することも可能となる。すなわち、成膜レートを高くすることも可能となる。また、第1層の厚さを1原子層以下とすることで、膜厚均一性の制御性を高めることも可能となる。
HCDSNガスが自己分解(熱分解)する条件下では、ウエハ200上にSiが堆積することでNおよびClを含むSi層が形成される。HCDSNガスが自己分解(熱分解)しない条件下では、ウエハ200上にHCDSNが吸着することでHCDSNの吸着層が形成される。どちらの条件下でも、HCDSNガスに含まれるSi−N結合の少なくとも一部を切断させることなく保持(維持)させ、第1層中にそのまま取り込ませる。HCDSNの吸着層を形成するよりも、NおよびClを含むSi層を形成する方が、成膜レートを高くすることができ、好ましい。但し、本実施形態では、ウエハ200の温度を例えば150℃以下の低温としているので、ウエハ200上へは、NおよびClを含むSi層ではなく、HCDSNの吸着層の方が形成されやすくなる。
ピリジンガスは、ウエハ200の表面に存在するO−H結合の結合力を弱め、HCDSNガスの分解を促し、HCDSN分子の化学吸着による第1層の形成を促進させる触媒ガス(第1触媒ガス)として作用する。例えば、ピリジンガスは、ウエハ200の表面に存在するO−H結合に作用し、その結合力を弱めるように作用する。結合力の弱まったHと、HCDSNガスのClと、が反応することで、Cl、Hを含むガス状物質が生成され、ウエハ200の表面からHが脱離すると共に、HCDSN分子からClが脱離する。Clを失ったHCDSN分子は、ウエハ200等の表面に化学吸着する。これにより、ウエハ200上に、第1層として、HCDSNの化学吸着層、正確には、HCDSNの一部が分解した物質の化学吸着層が形成される。
ピリジンガスの触媒作用により、ウエハ200の表面に存在するO−H結合の結合力が弱まるのは、ピリジン分子中の孤立電子対を有するNが、Hを引きつけるように作用するためである。pKaが大きい化合物は、Hを引き付ける力が強くなる。pKaが5以上の化合物を第1触媒ガスとして用いることで、HCDSNの分解を促し、化学吸着による第1層の形成を促進させることが可能となる。但し、pKaが過度に大きな化合物を第1触媒ガスとして用いると、HCDSN分子から引き抜かれたClと第1触媒ガスとが反応し、これにより、塩化アンモニウム(NHCl)等の塩(パーティクル源)が発生する場合がある。そのため、pKaが例えば11以下、好ましくは7以下である化合物を第1触媒ガスとして用いるのが好ましい。ピリジンガスは、pKaが約5.67と比較的大きく、また、7以下であることから、第1触媒ガスとして好適に用いることが可能である。
[ステップ2]
第1層が形成された後、バルブ243a,243cを閉じ、処理室201内へのHCDSNガス、ピリジンガスの供給をそれぞれ停止する。そして、処理室201内を真空排気し、処理室201内に残留するガス等を処理室201内から排除する。このとき、バルブ243d〜243fを開き、処理室201内へNガスを供給する。Nガスはパージガスとして作用し、これにより、処理室201内がパージされる。
[ステップ3]
ステップ2が終了した後、処理室201内のウエハ200に対してHOガスとピリジンガスとを、第1層に含まれるSi−N結合が切断されることなく保持される条件下で供給する。このとき、排気系を開放した状態でHOガスとピリジンガスとを処理室201内へ供給し、HOガスとピリジンガスとの処理室201内への封じ込めを不実施とする。
具体的には、APCバルブ244を開き、排気系による処理室201内の排気を実施する。また、バルブ243b,243c,243d〜243fの開閉制御を、ステップ1におけるバルブ243a,243c,243d〜243fの開閉制御と同様の手順で行う。HOガス、ピリジンガスは、それぞれ、MFC241b,241cにより流量調整され、ノズル249b,249cを介して処理室201内に供給され、処理室201内に供給された後に混合し、排気管231より排気される。
本ステップの処理条件としては、
Oガス供給流量:10〜10000sccm、好ましくは100〜1000sccm
処理圧力:50〜5000Pa、好ましくは100〜4000Pa
が例示される。他の処理条件は、例えばステップ1と同様な処理条件とする。
上述の条件下でウエハ200に対してHOガスとピリジンガスとを供給することで、ステップ1でウエハ200上に形成された第1層の少なくとも一部が酸化(改質)される。第1層が改質されることで、Si、OおよびNを含む第2層、すなわち、シリコン酸窒化層(SiON層)が形成される。第2層を形成する際、第1層中に含まれるSi−N結合の少なくとも一部を、切断させることなく保持させ、第2層中にそのまま取り込ませる(残存させる)。第2層を形成する際、第1層に含まれていたCl等の不純物は、HOガスによる改質反応の過程において、少なくともClを含むガス状物質を構成し、処理室201内から排出される。すなわち、第1層中のCl等の不純物は、第1層中から引き抜かれたり、脱離したりすることで、第1層から分離する。これにより、第2層は、第1層に比べてCl等の不純物が少ない層となる。
ピリジンガスは、HOガスが有するO−H結合の結合力を弱め、HOガスの分解を促し、HOガスと第1層との反応による第2層の形成を促進させる触媒ガス(第2触媒ガス)として作用する。例えば、ピリジンガスは、HOガスの有するO−H結合に作用し、その結合力を弱めるように作用する。結合力の弱まったHと、ウエハ200上に形成された第1層が有するClと、が反応することで、Cl、Hを含むガス状物質が生成され、HO分子からHが脱離すると共に、第1層からClが脱離する。Hを失ったHOガスのOは、Clが脱離して少なくともNの一部が残った第1層のSiと結合する。これにより、ウエハ200上に、酸化された第1層、すなわち、第2層が形成される。
ピリジンガスの触媒作用により、HOガスが有するO−H結合の結合力が弱まるのは、ステップ1と同様、ピリジン分子中の孤立電子対を有するNが、Hを引きつけるように作用するためである。pKaが5以上の化合物を第2触媒ガスとして用いることで、HOガスが有するO−H結合の結合力を適正に弱めることができ、上述の酸化反応を促進させることが可能となる。第2触媒ガスとして、pKaが例えば11以下、好ましくは7以下である化合物を用いるのが好ましく、例えばピリジンガスを好適に用いることができる点は、ステップ1と同様である。
[ステップ4]
第2層が形成された後、バルブ243b,243cを閉じ、処理室201内へのHOガス、ピリジンガスの供給をそれぞれ停止する。そして、ステップ2と同様の処理手順により、処理室201内に残留するガス等を処理室201内から排除する。
(所定回数実施)
上述したステップ1〜4を非同時に行うサイクルを1回以上(n回)行うことにより、ウエハ200上に、所定組成および所定膜厚のSiON膜を形成することができる。上述のサイクルは、複数回繰り返すのが好ましい。すなわち、1サイクルあたりに形成する第2層(SiON層)の厚さを所望の膜厚よりも小さくし、第2層を積層することで形成されるSiON膜の膜厚が所望の膜厚になるまで、上述のサイクルを複数回繰り返すのが好ましい。
原料ガスとしては、HCDSNガスの他、NR(SiHCl、NR(SiHCl)、N(SiHCl、NH(SiHClおよびNH(SiHCl)からなる群(但し、x+y+z=3、Rはアルキル基)より選択される少なくともいずれかのハロシラン原料ガスを用いることができる。これらのガスは、少なくともSi−N結合およびSi−Cl結合を含むガスである。
酸化ガスとしては、HOガスの他、過酸化水素(H)ガス等のO−H結合を含むO含有ガスを用いることができる。また、酸化ガスとしては、O−H結合非含有のO含有ガス、例えば、酸素(O)ガス、オゾン(O)ガス、水素(H)ガス+Oガス、Hガス+Oガス等を用いることもできる。
第1、第2触媒ガスとしては、ピリジンガスの他、アミノピリジン(C、pKa=6.89)ガス、ピコリン(CN、pKa=6.07)ガス、ルチジン(CN、pKa=6.96)ガス、ピペラジン(C10、pKa=9.80)ガス、ピペリジン(C11N、pKa=11.12)ガス等の環状アミン系ガスや、トリエチルアミン((CN、略称:TEA、pKa=10.7)ガス、ジエチルアミン((CNH、略称:DEA、pKa=10.9)ガス、モノエチルアミン((C)NH、略称:MEA、pKa=10.6)ガス、トリメチルアミン((CHN、略称:TMA、pKa=9.8)ガス、モノメチルアミン((CH)NH、略称:MMA、pKa=10.6)ガス等の鎖状アミン系ガスや、アンモニア(NH)ガス等の非アミン系ガスを用いることができる。第1、第2触媒ガスとして、互いに種類の異なるガスを用いることもできる。
不活性ガスとしては、Nガスの他、Arガス、Heガス、Neガス、Xeガス等の希ガスを用いることができる。
(アフターパージおよび大気圧復帰)
ウエハ200上に所望組成、所望膜厚の膜が形成されたら、ノズル249a〜249cのそれぞれからパージガスとしてのNガスを処理室201内へ供給し、排気管231から排気する。これにより、処理室201内がパージされ、処理室201内に残留するガスや反応副生成物が処理室201内から除去される(アフターパージ)。その後、処理室201内の雰囲気が不活性ガスに置換され(不活性ガス置換)、処理室201内の圧力が常圧に復帰される(大気圧復帰)。
(ボートアンロードおよびウエハディスチャージ)
ボートエレベータ115によりシールキャップ219が下降され、マニホールド209の下端が開口される。そして、処理済のウエハ200が、ボート217に支持された状態でマニホールド209の下端から反応管203の外部に搬出(ボートアンロード)される。ボートアンロードの後は、シャッタ219sが移動させられ、マニホールド209の下端開口がOリング220cを介してシャッタ219sによりシールされる(シャッタクローズ)。処理済のウエハ200は、反応管203の外部に搬出された後、ボート217より取り出される(ウエハディスチャージ)。
(3)本実施形態による効果
本実施形態によれば、以下に示す1つ又は複数の効果が得られる。
(a)Si−N結合およびSi−Cl結合を含むHCDSNガスを用いることにより、ウエハ200上に形成される膜中にHCDSNガスに含まれていたSi−N結合をそのまま含ませることが可能となる。これにより、ウエハ200上に形成される膜を、酸化耐性(アッシング耐性)、熱リン酸耐性、フッ化水素(HF)耐性に優れた膜とすることが可能となる。なお、HCDSNガスのように1分子中にSi−N結合を2つ含むガス(Si−N−Si結合を含むガス)を原料ガスとして用いる場合、成膜処理の過程において、原料ガスの分子に含まれる2つのSi−N結合が両方とも切れてしまう確率は低く、少なくともいずれか一方のSi−N結合は切断されることなく保持されやすくなる。結果として、ウエハ200上に形成される膜中へのSi−N結合の添加を、より確実に行えるようになる。
(b)Si−N結合およびSi−Cl結合を含むHCDSNガスを用いることにより、ウエハ200上に形成される膜中へのNの添加を、N−H結合の形態(膜の酸化を誘発しやすい添加形態)ではなく、Si−N結合の形態(膜の酸化を抑制しやすい添加形態)で行うことが可能となる。これにより、ウエハ200上に形成される膜を、アッシング耐性の高い膜とすることが可能となる。
(c)ピリジンガスの触媒的作用により、成膜処理を、上述の温度条件下、すなわち、処理室201内にHCDSNガスが単独で存在した場合にHCDSNガスが熱分解しないような低温の温度条件下で行うことが可能となる。これにより、ステップ1では、HCDSNガスに含まれるSi−N結合を切断することなく保持することが可能となる。また、ステップ3では、第1層に含まれるSi−N結合を切断することなく保持することが可能となる。すなわち、HCDSNガスに含まれるSi−N結合を残しつつ成膜処理を行うことが可能となる。結果として、HCDSNガスに含まれていたSi−N結合を、そのまま膜中に取り込ませることが可能となり、ウエハ200上に形成される膜中へのSi−N結合の添加を、効率的かつ確実に行えるようになる。また、成膜処理を上述の低温条件下で行うことにより、ウエハ200の熱履歴を良好に制御することも可能となる。
(d)ステップ1において、HCDSNガスとピリジンガスとの封じ込めを実施することにより、封じ込めを不実施とする場合と比較して、処理室201内におけるHCDSNガスの分解、すなわち、第1層の形成を適正に促すことができ、結果として、SiON膜の成膜レートを実用的なレベルにまで高めることが可能となる。また、封じ込めを実施することで、成膜反応に寄与することなく処理室201内から排出されてしまうガスの量を削減することができ、ガスコストを低減させることも可能となる。
(e)ステップ1において、HCDSNガスとピリジンガスとの封じ込めを実施することにより、第1層におけるNの濃度を、封じ込めを不実施とする場合のそれよりも高くすることができ、結果として、ウエハ200上にNリッチなSiON膜を形成することが可能となる。これは、封じ込めを実施することで、ウエハ200上へのHCDSNの化学吸着が高密度に行われるためである。封じ込めを実施することで形成される第1層は、封じ込めを不実施とすることで形成される層に比べて、Si−N結合を含むHCDSN分子を高密度かつ多量に含む緻密な層となる。
(f)ステップ1において、HCDSNガスとピリジンガスとを処理室201内へ封じ込める時間(以下、封じ込め時間)を調整することにより、第1層におけるNの濃度、すなわち、ウエハ200上に形成されるSiON膜の組成を微調整することが可能となる。例えば、ステップ1における封じ込め時間を長くすることにより、ウエハ200上に化学吸着させるHCDSNの密度を増加させ、膜中のN濃度を高める方向に微調整することが可能となる。また例えば、ステップ1における封じ込め時間を短くすることで、ウエハ200上に化学吸着させるHCDSNの密度を低下させ、膜中のN濃度を小さくする方向に微調整することが可能となる。
(g)HCDSNガスおよびHOガスの2種類のガスを用いることにより、Si、O、Nを含む多元系(3元系)の膜を形成することが可能となる。すなわち、サイクルを行う際、Siソース、Oソース、Nソースの3種類のソースを別々に供給する必要がない。そのため、1サイクルあたりの所要時間を短縮させ、成膜処理の生産性を向上させることが可能となる。また、成膜に必要なガスの種類を少なくすることで、ガス供給系の構成を簡素化させ、装置コスト等を低減させることも可能となる。
(h)ウエハ200の表面を酸窒化させるのではなく、ウエハ200上にSiON膜を堆積させることから、ウエハ200の表面へのOやNの拡散を抑制することが可能となる。これにより、例えば、3D構造のメモリデバイスを作製する際、下地へのO等の拡散深さを許容範囲内に収めつつ、所望の絶縁性能を有するSiON膜を形成することが可能となる。
(i)ステップ1〜4を非同時に行う交互供給法によりSiON膜を形成することで、ステップ1〜4を同時に行う同時供給法によりSiON膜を形成する場合に比べ、SiON膜の段差被覆性、膜厚制御性、面内膜厚均一性等を向上させることが可能となる。このような手法は、成膜処理の下地面が、ラインアンドスペース形状、ホール形状、フィン形状等の3D構造を有する場合に特に有効である。
(j)上述の効果は、HCDSNガス以外の原料ガスを用いる場合や、HOガス以外の酸化ガスを用いる場合や、ピリジンガス以外の触媒ガスを用いる場合にも、同様に得ることができる。
(4)変形例
本実施形態における成膜シーケンスは、以下に示す変形例のように変更することができる。
(変形例1)
図4(b)や以下に示す成膜シーケンスのように、ステップ1では封じ込めを不実施とし、ステップ3でのみ封じ込めを実施するようにしてもよい。この場合、ステップ3での第1層の酸化を促すことができ、ウエハ200上に、OリッチなSiON膜を形成することが可能となる。
(HCDSN+ピリジン→[HO+ピリジン])×n ⇒ OリッチSiON
なお、ステップ3において、HOガスとピリジンガスとの封じ込めを実施することにより、封じ込めを不実施とする場合と比較して、これらのガスの活性化を促進させ、第1層の酸化、すなわち、第2層の形成を促進させることが可能となる。結果として、1サイクルあたりの所要時間を短縮させ、SiON膜の成膜レートを高めることが可能となる。また、封じ込めを実施することで、成膜反応に寄与することなく処理室201内から排出されてしまうガスの量を削減することができ、ガスコストを低減させることも可能となる。
また、ステップ3において、HOガスとピリジンガスとを処理室201内へ封じ込める時間(封じ込め時間)を調整することにより、第1層におけるOの濃度、すなわち、ウエハ200上に形成されるSiON膜の組成を微調整することが可能となる。例えば、ステップ3における封じ込め時間を長くすることにより、第1層中へのOの添加を促し、膜中のO濃度を高める方向に微調整することが可能となる。また例えば、ステップ3における封じ込め時間を短くすることにより、第1層中へのOの添加を抑え、第1層の過剰な酸化を抑制し、膜中のO濃度の増加を適正に制限する方向に微調整することが可能となる。
(変形例2)
図4(c)や以下に示す成膜シーケンスのように、ステップ1,ステップ3の両方で封じ込めを実施するようにしてもよい。この場合、ステップ1においては第1層におけるNの濃度を高めることができ、ステップ3においては第1層の酸化を促すことができ、結果として、ウエハ200上に、NリッチかつOリッチなSiON膜を形成することが可能となる。
([HCDSN+ピリジン]→[HO+ピリジン])×n ⇒ N,OリッチSiON
本変形例においても、図4(a)、図4(b)に示す成膜シーケンスと同様の効果が得られる。また、ステップ1,3の両方で封じ込めを実施することにより、SiON膜の成膜レートを一層高めることが可能となる。また、両方のステップで封じ込めを実施することにより、ガスコスト、すなわち、成膜コストを一層低減させることも可能となる。また、本変形例によれば、ステップ1,3における封じ込め時間をそれぞれ調整することで、SiON膜の組成を広範囲に制御することも可能となる。例えば、ステップ1における封じ込め時間をステップ3におけるそれよりも長くすることで、膜中のN濃度を更に高め、例えば、膜中のN濃度を膜中のO濃度やSi濃度よりも高くすることも可能である。また例えば、ステップ3における封じ込め時間をステップ1におけるそれよりも長くすることで、膜中のO濃度を更に高め、例えば、膜中のO濃度を膜中のN濃度やSi濃度よりも高くすることも可能である。
(変形例3)
図5(a)に示すように、ステップ1においては、HCDSNガスおよびピリジンガスの供給を、排気系の閉塞期間の初期にのみ行うようにしてもよい。また、図5(b)に示すように、ステップ3においては、HOガスおよびピリジンガスの供給を、排気系の閉塞期間の初期にのみ行うようにしてもよい。また、図5(c)に示すように、図5(a)、図5(b)に示す成膜シーケンスを組み合わせてもよい。本変形例によっても、図4(a)に示す成膜シーケンスや上述の変形例と同様の効果が得られる。また、成膜反応に寄与することなく処理室201内から排出されてしまうガスの量をさらに削減し、成膜コストを一層低減させることも可能となる。
(変形例4)
上述したように、原料ガスとして、HCDSNガスの他、NR(SiHCl、NR(SiHCl)、N(SiHCl、NH(SiHClおよびNH(SiHCl)からなる群(但し、x+y+z=3、Rはアルキル基)より選択される少なくとも1つを含むガスを用いてもよい。すなわち、Si−N結合やSi−Cl結合だけでなく、Si−C結合やN−C結合を有するガスを用いてもよい。この場合、ウエハ200上に形成される第1層中に、Si−N結合の他、Si−C結合やN−C結合を添加することが可能となる。結果として、ウエハ200上に、Si、O、CおよびNを含む膜として、シリコン酸炭窒化膜(SiOCN膜)を形成することが可能となる。本変形例においては、ステップ1でのみ封じ込めを実施し、ステップ3では封じ込めを不実施とすることで、ウエハ200上にNおよびCリッチなSiOCN膜を形成することが可能となる。また、ステップ1では封じ込めを不実施とし、ステップ3でのみ封じ込めを実施することで、ウエハ200上にOリッチなSiOCN膜、或いは、OリッチなSiON膜を形成することが可能となる。また、ステップ1,3の両方で封じ込めを行うことで、ウエハ200上に、N、C、Oのそれぞれをリッチに含むSiOCN膜を形成することが可能となる。
(変形例5)
ステップ1では、処理室201内のウエハ200に対して、Si−C結合およびSi−Cl結合を含む第2原料ガスをさらに供給するようにしてもよい。この場合、ウエハ200上に形成される第1層中に、Si−N結合の他、Si−C結合を添加することが可能となる。図4(a)に示す成膜シーケンスに対して本変形例を適用した場合、ウエハ200上に、SiOCN膜を形成することが可能となる。また、サイクルレートを高めることも可能となり、最終的に形成されるSiOCN膜の成膜レートを高めることも可能となる。
第2原料ガスとしては、1,2−ビス(トリクロロシリル)エタン((SiCl、略称:BTCSE)ガス、ビス(トリクロロシリル)メタン((SiClCH、略称:BTCSM)ガス等のアルキレンハロシラン原料ガスや、1,1,2,2−テトラクロロ−1,2−ジメチルジシラン((CHSiCl、略称:TCDMDS)ガス、1,2−ジクロロ−1,1,2,2−テトラメチルジシラン((CHSiCl、略称:DCTMDS)ガス等のアルキルハロシラン原料ガスを用いることができる。
(変形例6)
ステップ1では、処理室201内のウエハ200に対して、Si−Si結合およびSi−Cl結合を含む第3原料ガスをさらに供給するようにしてもよい。この場合、ウエハ200上に形成される第1層中に、Si−N結合の他、Si−Si結合を添加することが可能となる。図4(a)に示す成膜シーケンスに対して本変形例を適用した場合、ウエハ200上に形成される膜を、SiリッチなSiON膜とすることが可能となる。また、サイクルレートを高めることも可能となり、最終的に形成されるSiON膜の成膜レートを高めることも可能となる。
第3原料ガスとしては、ヘキサクロロジシラン(SiCl、略称:HCDS)ガス、オクタクロロトリシラン(SiCl、略称:OCTS)ガス等のハロシラン原料ガスを用いることができる。
(変形例7)
図4(a)に示す成膜シーケンスや上述の変形例を組み合わせ、化学組成の異なる2つ以上の膜を積層することで、ウエハ200上に、積層膜(スタック膜)を形成するようにしてもよい。
例えば、図4(a)に示す成膜シーケンスにより形成されるNリッチSiON膜と、図4(b)に示す成膜シーケンスにより形成されるOリッチSiON膜と、ステップ1,3のいずれでも処理室201内へのガスの封じ込めを行わない成膜シーケンスにより形成されるSiON膜と、を任意の組み合わせで選択し、任意の順序で積層させることにより、スタック膜を形成するようにしてもよい。
スタック膜を構成する膜としては、ここで述べた各種SiON膜に限らず、SiOCN膜、SiOC膜、シリコン酸化膜(SiO膜)等のSi系絶縁膜を任意に選択することができる。また、スタック膜を構成する各膜の成膜手法としては、図4(a)に示す成膜シーケンスや変形例1〜6で述べた手法に加えて、以下に例示するような、BTCSMガスやHCDSガス、さらには、ビスターシャリーブチルアミノシラン(SiH[NH(C)]、略称:BTBAS)ガス等のアミノシラン原料ガスを用いる手法を任意に組み合わせることができる(n,nはそれぞれ1以上の整数)。また、これらの手法では、ピリジンガスを用いず、プラズマ励起させたOガス(O )を酸化ガスとして用いることもできる。
([HCDSN+ピリジン]→HO+ピリジン)×n→([BTCSM+ピリジン]→HO+ピリジン)×n ⇒ SiOC/SiON
([HCDSN+ピリジン]→HO+ピリジン)×n→([HCDS+ピリジン]→HO+ピリジン)×n ⇒ SiO/SiON
([HCDSN+ピリジン]→HO+ピリジン)×n→(BTBAS→O )×n ⇒ SiO/SiON
([NR(SiHCl+ピリジン]→HO+ピリジン)×n→([BTCSM+ピリジン]→HO+ピリジン)×n ⇒ SiOC/SiOCN
([NR(SiHCl+ピリジン]→HO+ピリジン)×n→([HCDS+ピリジン]→HO+ピリジン)×n ⇒ SiO/SiOCN
([NR(SiHCl+ピリジン]→HO+ピリジン)×n→(BTBAS→O )×n ⇒ SiO/SiOCN
本変形例においても、図4(a)に示す成膜シーケンスや上述の変形例と同様の効果が得られる。また、本変形例によれば、スタック膜の組成を、この膜の底面側から表面側にかけて段階的に変化させることも可能となる。
(変形例8)
図4(a)に示す成膜シーケンスや上述の変形例を組み合わせ、上述した組成の異なる複数の膜をナノレベルの厚さで交互に積層することで、ウエハ200上に、ナノレベルの積層膜(ナノラミネート膜)を形成するようにしてもよい。
例えば、ステップ1でのみ封じ込めを行い、ステップ3では封じ込めを不実施とする第1サイクルと、ステップ1では封じ込めを不実施とし、ステップ3でのみ封じ込めを行う第2サイクルと、を交互に繰り返してもよい。この場合、ウエハ200上に、第1サイクルで形成されるNリッチなSiON膜と、第2サイクルで形成されるOリッチなSiON膜と、がナノレベルで交互に積層されてなるナノラミネート膜を形成することができる。また例えば、ステップ1,3の両方で封じ込めを行い、ステップ1における封じ込め時間をステップ3における封じ込め時間よりも長くする第1サイクルと、ステップ1における封じ込め時間をステップ3における封じ込め時間よりも短くする第2サイクルと、を交互に繰り返してもよい。この場合も、上述のようなナノラミネート膜を形成することができる。なお、ナノラミネート膜を構成する各膜としては、ここで述べた各種SiON膜に限らず、SiOCN膜、SiOC膜、SiO膜等のSi系絶縁膜を任意に選択することができる。また、ナノラミネート膜を構成する各膜の成膜手法としては、図4(a)に示す成膜シーケンスや変形例1〜6で述べた手法に加えて、変形例7で例示したようなBTCSMガス、HCDSガス、BTBASガス、O 等を用いる各種手法を任意に組み合わせることができる。
本変形例においても、図4(a)に示す成膜シーケンスや上述の変形例と同様の効果が得られる。なお、ナノラミネート膜を構成する各膜の膜厚は、それぞれ、例えば0.1nm以上5nm以下の範囲内の膜厚とする。これにより、最終的に形成されるナノラミネート膜を、積層方向において統一された特性を有する膜、すなわち、膜全体として一体不可分の特性を有する膜とすることが可能となる。ナノラミネート膜を構成する各膜の膜厚をこのように薄くすることで、ナノラミネート膜の表面ラフネスを向上させること、すなわち、この膜の表面を、ウエハ面内における高低差の少ない平滑面とすることが可能となる。また、本変形例によれば、ナノラミネート膜の組成を、この膜の底面側から表面側にかけて段階的もしくは連続的に変化させることも可能となる。
<本発明の他の実施形態>
以上、本発明の実施形態を具体的に説明した。しかしながら、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
上述の実施形態では、ステップ1,3のうち少なくともいずれかで封じ込めを行う場合を説明したが、ステップ1,3の両方で封じ込めを不実施としてもよい。
上述の実施形態では、原料ガスおよび第1触媒ガスを供給した後、酸化ガスおよび第2触媒ガスを供給する例について説明したが、これらの供給順序は逆でもよい。すなわち、酸化ガスおよび第2触媒ガスを供給した後、原料ガスおよび第1触媒ガスを供給してもよい。これにより、形成される膜の膜質や組成比を変化させることが可能となる。
上述の実施形態では、排気系を閉塞する際に、APCバルブ244を全閉とせず、僅かに開くようにしてもよい。このようにすることで、処理室201内から排気管231へと向かう僅かなガスの流れを形成することができ、処理室201内で生成された反応副生成物等を処理室201内から除去し、成膜処理の品質を向上させることが可能となる。本明細書では、APCバルブ244を全閉とする場合だけでなく、僅かに開く場合についても、排気系を閉塞した状態に含めて考えることとする。
上述の実施形態では、ステップ3において、第2触媒ガスおよび酸化ガスをノンプラズマの雰囲気下で供給する例について説明したが、第2触媒ガスを用いずにプラズマ励起させた酸化ガスを供給してもよい。このときの処理条件は、例えば上述の実施形態と同様な処理条件とすることができる。
上述の実施形態のシリコン系絶縁膜をサイドウォールスペーサとして使用することにより、リーク電流が少なく、加工性に優れたデバイス形成技術を提供することが可能となる。また、上述の膜をエッチストッパとして使用することにより、加工性に優れたデバイス形成技術を提供することも可能となる。また、上述の実施形態によれば、プラズマを用いずに成膜処理を行うことができ、DPTのSADP膜を形成する際等、プラズマダメージを懸念する工程への適応も可能となる。
基板処理に用いられるレシピは、処理内容に応じて個別に用意し、電気通信回線や外部記憶装置123を介して記憶装置121c内に格納しておくことが好ましい。そして、処理を開始する際、CPU121aが、記憶装置121c内に格納された複数のレシピの中から、基板処理の内容に応じて、適正なレシピを適宜選択することが好ましい。これにより、1台の基板処理装置で様々な膜種、組成比、膜質、膜厚の膜を、再現性よく形成することができるようになる。また、オペレータの負担を低減でき、操作ミスを回避しつつ、処理を迅速に開始できるようになる。
上述のレシピは、新たに作成する場合に限らず、例えば、基板処理装置に既にインストールされていた既存のレシピを変更することで用意してもよい。レシピを変更する場合は、変更後のレシピを、電気通信回線や当該レシピを記録した記録媒体を介して、基板処理装置にインストールしてもよい。また、既存の基板処理装置が備える入出力装置122を操作し、基板処理装置に既にインストールされていた既存のレシピを直接変更するようにしてもよい。
上述の実施形態では、一度に複数枚の基板を処理するバッチ式の基板処理装置を用いて膜を形成する例について説明した。本発明は上述の実施形態に限定されず、例えば、一度に1枚または数枚の基板を処理する枚葉式の基板処理装置を用いて膜を形成する場合にも、好適に適用できる。また、上述の実施形態では、ホットウォール型の処理炉を有する基板処理装置を用いて膜を形成する例について説明した。本発明は上述の実施形態に限定されず、コールドウォール型の処理炉を有する基板処理装置を用いて膜を形成する場合にも、好適に適用できる。
これらの基板処理装置を用いる場合においても、上述の実施形態や変形例と同様な処理手順、処理条件にて成膜を行うことができ、これらと同様の効果が得られる。
また、上述の実施形態や変形例は、適宜組み合わせて用いることができる。このときの処理手順、処理条件は、例えば、上述の実施形態の処理手順、処理条件と同様とすることができる。
<本発明の好ましい態様>
以下、本発明の好ましい態様について付記する。
(付記1)
本発明の一態様によれば、
処理室内の基板に対して、少なくともSi−N結合およびSi−Cl結合を含む原料ガスと第1触媒ガスとを供給し、第1層を形成する工程と、
前記処理室内の前記原料ガスと前記第1触媒ガスとを排気系より排気する工程と、
前記処理室内の前記基板に対して、酸化ガスと第2触媒ガスとを供給し、前記第1層を改質して第2層を形成する工程と、
前記処理室内の前記酸化ガスと前記第2触媒ガスとを前記排気系より排気する工程と、
を非同時に行うサイクルを所定回数行うことで、前記基板上に、少なくともSi、OおよびNを含む膜を形成する工程を有する半導体装置の製造方法、または、基板処理方法が提供される。
(付記2)
付記1に記載の方法であって、好ましくは、
前記第1層を形成する工程では、前記原料ガスに含まれるSi−N結合を切断することなく保持し、前記第1層中にそのまま取り込ませる。
(付記3)
付記2に記載の方法であって、好ましくは、
前記第2層を形成する工程では、前記第1層に含まれるSi−N結合を切断することなく保持し、前記第2層中にそのまま取り込ませる。
(付記4)
付記1〜3のいずれかに記載の方法であって、好ましくは、
前記サイクルを前記所定回数行う際の少なくとも特定のサイクルでは、前記第1層を形成する工程および前記第2層を形成する工程のうち少なくともいずれかにおいて、前記排気系を閉塞した状態で前記各ガスを前記処理室内へ供給して封じ込める。
(付記5)
付記4に記載の方法であって、好ましくは、
前記少なくとも特定のサイクルでは、前記第1層を形成する工程において、前記排気系を閉塞した状態で前記原料ガスと前記第1触媒ガスとを前記処理室内へ供給して封じ込める。これにより、前記第1層におけるNの濃度を、前記封じ込めを行わない場合のそれよりも高くする。好ましくは、前記原料ガスと前記第1触媒ガスとを前記処理室内へ封じ込める時間を調整することにより、前記第1層におけるNの濃度を微調整する。
(付記6)
付記4または5に記載の方法であって、好ましくは、
前記少なくとも特定のサイクルでは、前記第2層を形成する工程において、前記排気系を閉塞した状態で前記酸化ガスと前記第2触媒ガスとを前記処理室内へ供給して封じ込める。これにより、前記第2層におけるOの濃度を、前記封じ込めを行わない場合のそれよりも高くする。好ましくは、前記酸化ガスと前記第2触媒ガスとを前記処理室内へ封じ込める時間を調整することにより、前記第2層におけるOの濃度を微調整する。
(付記7)
付記1〜6のいずれかに記載の方法であって、好ましくは、
前記原料ガスは、NH(SiCl、NR(SiHCl、NR(SiHCl)、N(SiHCl、NH(SiHClおよびNH(SiHCl)からなる群(但し、x+y+z=3、Rはアルキル基)より選択される少なくとも1つを含む。
(付記8)
付記1〜7のいずれかに記載の方法であって、好ましくは、
前記原料ガスはSi−N−Si結合を含む。
(付記9)
付記1〜8のいずれかに記載の方法であって、好ましくは、
前記酸化ガスは、HO、H、OおよびOからなる群より選択される少なくとも1つを含む。
(付記10)
付記1〜9のいずれかに記載の方法であって、好ましくは、
前記酸化ガスはO−H結合(OH基)を含む。
(付記11)
付記1〜10のいずれかに記載の方法であって、好ましくは、
前記触媒ガスは、ピリジン、アミノピリジン、ピコリン、ルチジン、ピペラジン、ピペリジン、トリエチルアミン、ジエチルアミン、モノエチルアミン、トリメチルアミン、ジメチルアミン、モノメチルアミン、アンモニアからなる群より選択される少なくとも1つを含む。
(付記12)
付記1〜11のいずれかに記載の方法であって、好ましくは、
前記第1層を形成する工程では、前記処理室内の前記基板に対してSi−C結合およびSi−Cl結合を含む第2原料ガスをさらに供給する。
(付記13)
付記1〜12のいずれかに記載の方法であって、好ましくは、
前記第1層を形成する工程では、前記処理室内の前記基板に対してSi−Si結合およびSi−Cl結合を含む第3原料ガスをさらに供給する。
(付記14)
本発明の他の態様によれば、
基板を収容する処理室と、
前記処理室内の基板に対して少なくともSi−N結合およびSi−Cl結合を含む原料ガスを供給する第1供給系と、
前記処理室内の基板に対して酸化ガスを供給する第2供給系と、
前記処理室内の基板に対して触媒ガスを供給する第3供給系と、
前記処理室内を排気する排気系と、
付記1の処理を行わせるように、前記第1供給系、前記第2供給系、前記第3供給系および前記排気系を制御するよう構成される制御部と、
を有する基板処理装置が提供される。
(付記15)
本発明のさらに他の態様によれば、
基板処理装置の処理室内の基板に対して、付記1の手順をコンピュータによって前記基板処理装置に実行させるプログラム、または、該プログラムを記録したコンピュータ読み取り可能な記録媒体が提供される。
200 ウエハ(基板)

Claims (5)

  1. 処理室内の基板に対して、少なくともSi−N結合およびSi−Cl結合を含む原料ガスと第1触媒ガスとを供給し、第1層を形成する工程と、
    前記処理室内の前記原料ガスと前記第1触媒ガスとを排気系より排気する工程と、
    前記処理室内の前記基板に対して、酸化ガスと第2触媒ガスとを供給し、前記第1層を改質して第2層を形成する工程と、
    前記処理室内の前記酸化ガスと前記第2触媒ガスとを前記排気系より排気する工程と、
    を非同時に行うサイクルを所定回数行うことで、前記基板上に、少なくともSi、OおよびNを含む膜を形成する工程を有する半導体装置の製造方法。
  2. 前記第1層を形成する工程では、前記原料ガスに含まれるSi−N結合を切断することなく保持し、前記第1層中にそのまま取り込ませる請求項1に記載の半導体装置の製造方法。
  3. 前記第2層を形成する工程では、前記第1層に含まれるSi−N結合を切断することなく保持し、前記第2層中にそのまま取り込ませる請求項2に記載の半導体装置の製造方法。
  4. 基板を収容する処理室と、
    前記処理室内の基板に対して原料ガスを供給する第1供給系と、
    前記処理室内の基板に対して酸化ガスを供給する第2供給系と、
    前記処理室内の基板に対して触媒ガスを供給する第3供給系と、
    前記処理室内を排気する排気系と、
    前記処理室内の基板に対して、少なくともSi−N結合およびSi−Cl結合を含む原料ガスと第1触媒ガスとを供給し、第1層を形成する処理と、前記処理室内の前記原料ガスと前記第1触媒ガスとを前記排気系より排気する処理と、前記処理室内の前記基板に対して、酸化ガスと第2触媒ガスとを供給し、前記第1層を改質して第2層を形成する処理と、前記処理室内の前記酸化ガスと前記第2触媒ガスとを前記排気系より排気する処理と、を非同時に行うサイクルを所定回数行うことで、前記基板上に、少なくともSi、OおよびNを含む膜を形成する処理
    を行わせるように、前記第1供給系、前記第2供給系、前記第3供給系および前記排気系を制御するよう構成される制御部と、
    を有する基板処理装置。
  5. 基板処理装置の処理室内の基板に対して、少なくともSi−N結合およびSi−Cl結合を含む原料ガスと第1触媒ガスとを供給し、第1層を形成する手順と、
    前記処理室内の前記原料ガスと前記第1触媒ガスとを排気系より排気する手順と、
    前記処理室内の前記基板に対して、酸化ガスと第2触媒ガスとを供給し、前記第1層を改質して第2層を形成する手順と、
    前記処理室内の前記酸化ガスと前記第2触媒ガスとを前記排気系より排気する手順と、
    を非同時に行うサイクルを所定回数行うことで、前記基板上に、少なくともSi、OおよびNを含む膜を形成する手順をコンピュータによって前記基板処理装置に実行させるプログラム。
JP2017016508A 2017-02-01 2017-02-01 半導体装置の製造方法、基板処理装置およびプログラム Active JP6857503B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017016508A JP6857503B2 (ja) 2017-02-01 2017-02-01 半導体装置の製造方法、基板処理装置およびプログラム
KR1020180009888A KR102023834B1 (ko) 2017-02-01 2018-01-26 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
US15/883,962 US10600642B2 (en) 2017-02-01 2018-01-30 Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017016508A JP6857503B2 (ja) 2017-02-01 2017-02-01 半導体装置の製造方法、基板処理装置およびプログラム

Publications (2)

Publication Number Publication Date
JP2018125416A true JP2018125416A (ja) 2018-08-09
JP6857503B2 JP6857503B2 (ja) 2021-04-14

Family

ID=62980176

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017016508A Active JP6857503B2 (ja) 2017-02-01 2017-02-01 半導体装置の製造方法、基板処理装置およびプログラム

Country Status (3)

Country Link
US (1) US10600642B2 (ja)
JP (1) JP6857503B2 (ja)
KR (1) KR102023834B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113451111A (zh) * 2020-03-25 2021-09-28 株式会社国际电气 半导体器件的制造方法、衬底处理装置及记录介质
US11848203B2 (en) 2019-12-27 2023-12-19 Kokusai Electric Corporation Methods of processing substrate and manufacturing semiconductor device by forming film, substrate processing apparatus, and recording medium

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6602332B2 (ja) * 2017-03-28 2019-11-06 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置およびプログラム
JP6853116B2 (ja) * 2017-05-31 2021-03-31 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置およびプログラム
US11551926B2 (en) * 2021-01-22 2023-01-10 Micron Technology, Inc. Methods of forming a microelectronic device, and related systems and additional methods

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011082493A (ja) * 2009-09-14 2011-04-21 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
JP2015159247A (ja) * 2014-02-25 2015-09-03 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP2016072587A (ja) * 2014-10-02 2016-05-09 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP2016143745A (ja) * 2015-01-30 2016-08-08 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
WO2016160990A1 (en) * 2015-03-30 2016-10-06 L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Si-containing film forming compositions and methods of using the same
JP2016219834A (ja) * 2011-09-27 2016-12-22 エア プロダクツ アンド ケミカルズ インコーポレイテッドAir Products And Chemicals Incorporated ハロゲン化オルガノアミノシラン前駆体及びそれを含む膜の堆積方法

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4258518B2 (ja) * 2005-03-09 2009-04-30 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
JP4929932B2 (ja) * 2006-09-01 2012-05-09 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
US7902084B2 (en) * 2007-07-05 2011-03-08 Micron Technology, Inc. Silicon dioxide deposition methods using at least ozone and TEOS as deposition precursors
JP5665289B2 (ja) * 2008-10-29 2015-02-04 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
US7972980B2 (en) * 2009-01-21 2011-07-05 Asm Japan K.K. Method of forming conformal dielectric film having Si-N bonds by PECVD
JP2011091362A (ja) * 2009-09-28 2011-05-06 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
US20120213940A1 (en) * 2010-10-04 2012-08-23 Applied Materials, Inc. Atomic layer deposition of silicon nitride using dual-source precursor and interleaved plasma
JP5722450B2 (ja) * 2011-08-25 2015-05-20 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置および記録媒体
JP6035161B2 (ja) * 2012-03-21 2016-11-30 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
US9337018B2 (en) * 2012-06-01 2016-05-10 Air Products And Chemicals, Inc. Methods for depositing films with organoaminodisilane precursors
US10279959B2 (en) * 2012-12-11 2019-05-07 Versum Materials Us, Llc Alkoxysilylamine compounds and applications thereof
JP6199570B2 (ja) * 2013-02-07 2017-09-20 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6112928B2 (ja) * 2013-03-19 2017-04-12 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及びプログラム
JP6155063B2 (ja) 2013-03-19 2017-06-28 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及びプログラム
JP5788448B2 (ja) * 2013-09-09 2015-09-30 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及びプログラム
JP6307318B2 (ja) * 2014-03-24 2018-04-04 株式会社日立国際電気 基板処理装置、半導体装置の製造方法及びプログラム
KR101920702B1 (ko) * 2014-06-25 2018-11-21 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP6192147B2 (ja) * 2014-08-22 2017-09-06 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6438038B2 (ja) * 2014-09-19 2018-12-12 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置および記録媒体
JP6490374B2 (ja) * 2014-09-24 2019-03-27 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置およびプログラム
JP6470057B2 (ja) * 2015-01-29 2019-02-13 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置およびプログラム
JP6484478B2 (ja) * 2015-03-25 2019-03-13 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置およびプログラム
JP6456764B2 (ja) * 2015-04-28 2019-01-23 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置およびプログラム
JP5940199B1 (ja) * 2015-06-26 2016-06-29 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6523080B2 (ja) * 2015-07-10 2019-05-29 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置およびプログラム
JP6578243B2 (ja) * 2015-07-17 2019-09-18 株式会社Kokusai Electric ガス供給ノズル、基板処理装置、半導体装置の製造方法およびプログラム
JP6523091B2 (ja) * 2015-07-24 2019-05-29 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置およびプログラム
JP6055879B1 (ja) * 2015-08-05 2016-12-27 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
KR20170019668A (ko) * 2015-08-12 2017-02-22 (주)디엔에프 플라즈마 원자층 증착법을 이용한 실리콘 질화 박막의 제조방법
US20170051405A1 (en) * 2015-08-18 2017-02-23 Asm Ip Holding B.V. Method for forming sin or sicn film in trenches by peald
JP6604801B2 (ja) * 2015-09-29 2019-11-13 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置およびプログラム
JP6545093B2 (ja) * 2015-12-14 2019-07-17 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置およびプログラム
JP6594804B2 (ja) * 2016-03-11 2019-10-23 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置およびプログラム
WO2017163375A1 (ja) * 2016-03-24 2017-09-28 株式会社日立国際電気 気化器、基板処理装置及び半導体装置の製造方法
JP6529927B2 (ja) * 2016-04-15 2019-06-12 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、およびプログラム
KR102244383B1 (ko) * 2016-05-20 2021-04-26 가부시키가이샤 코쿠사이 엘렉트릭 클리닝 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
US11453943B2 (en) * 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US10269560B2 (en) * 2016-06-15 2019-04-23 Taiwan Semiconductor Manufacturing Company Ltd. Atomic layer deposition method for manufacturing semiconductor structure
JP6568508B2 (ja) * 2016-09-14 2019-08-28 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、およびプログラム
JP6745887B2 (ja) * 2016-09-23 2020-08-26 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置およびプログラム
KR20180034798A (ko) * 2016-09-28 2018-04-05 삼성전자주식회사 유전막 형성 방법 및 반도체 장치의 제조 방법
US10515809B2 (en) * 2017-11-15 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Selective high-K formation in gate-last process
JP6787875B2 (ja) * 2017-12-20 2020-11-18 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、およびプログラム
JP6789257B2 (ja) * 2018-02-28 2020-11-25 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、およびプログラム

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011082493A (ja) * 2009-09-14 2011-04-21 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
JP2016219834A (ja) * 2011-09-27 2016-12-22 エア プロダクツ アンド ケミカルズ インコーポレイテッドAir Products And Chemicals Incorporated ハロゲン化オルガノアミノシラン前駆体及びそれを含む膜の堆積方法
JP2015159247A (ja) * 2014-02-25 2015-09-03 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP2016072587A (ja) * 2014-10-02 2016-05-09 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP2016143745A (ja) * 2015-01-30 2016-08-08 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
WO2016160990A1 (en) * 2015-03-30 2016-10-06 L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Si-containing film forming compositions and methods of using the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11848203B2 (en) 2019-12-27 2023-12-19 Kokusai Electric Corporation Methods of processing substrate and manufacturing semiconductor device by forming film, substrate processing apparatus, and recording medium
CN113451111A (zh) * 2020-03-25 2021-09-28 株式会社国际电气 半导体器件的制造方法、衬底处理装置及记录介质
JP2021158165A (ja) * 2020-03-25 2021-10-07 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、およびプログラム
JP7254044B2 (ja) 2020-03-25 2023-04-07 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム

Also Published As

Publication number Publication date
KR20190013428A (ko) 2019-02-11
US20180218898A1 (en) 2018-08-02
JP6857503B2 (ja) 2021-04-14
US10600642B2 (en) 2020-03-24
KR102023834B1 (ko) 2019-09-20

Similar Documents

Publication Publication Date Title
JP5775947B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
KR101788440B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
TWI605496B (zh) 製造半導體裝置的方法、基板處理設備及記錄媒體
JP6125946B2 (ja) 半導体装置の製造方法、基板処理装置及びプログラム
US10600642B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP6745887B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP6817845B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JPWO2013054655A1 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置および記録媒体
KR102288228B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR102419555B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램
JP2015195410A (ja) 半導体装置の製造方法、基板処理装置、プログラム及び記録媒体
JP6470468B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP6347548B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
WO2017199570A1 (ja) クリーニング方法、半導体装置の製造方法、基板処理装置およびプログラム
WO2018193538A1 (ja) 半導体装置の製造方法、基板処理装置および記録媒体
JP7149423B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JPWO2019012797A1 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP6987948B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180820

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20181112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190311

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210302

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210322

R150 Certificate of patent or registration of utility model

Ref document number: 6857503

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250