KR20190013428A - 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 - Google Patents

반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 Download PDF

Info

Publication number
KR20190013428A
KR20190013428A KR1020180009888A KR20180009888A KR20190013428A KR 20190013428 A KR20190013428 A KR 20190013428A KR 1020180009888 A KR1020180009888 A KR 1020180009888A KR 20180009888 A KR20180009888 A KR 20180009888A KR 20190013428 A KR20190013428 A KR 20190013428A
Authority
KR
South Korea
Prior art keywords
gas
layer
substrate
film
bond
Prior art date
Application number
KR1020180009888A
Other languages
English (en)
Other versions
KR102023834B1 (ko
Inventor
요시로 히로세
요시토모 하시모토
Original Assignee
가부시키가이샤 코쿠사이 엘렉트릭
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 코쿠사이 엘렉트릭 filed Critical 가부시키가이샤 코쿠사이 엘렉트릭
Publication of KR20190013428A publication Critical patent/KR20190013428A/ko
Application granted granted Critical
Publication of KR102023834B1 publication Critical patent/KR102023834B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/308—Oxynitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4412—Details relating to the exhausts, e.g. pumps, filters, scrubbers, particle traps
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C23C16/45546—Atomic layer deposition [ALD] characterized by the apparatus specially adapted for a substrate stack in the ALD reactor
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02277—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition the reactions being activated by other means than plasma or thermal, e.g. photo-CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

[과제] 기판 상에 Si계의 절연막을 형성할 때, 성막 처리의 생산성이나 조성비의 제어성을 향상시킨다.
[해결 수단] 처리실 내의 기판에 대하여, 적어도 Si-N 결합 및 Si-Cl 결합을 포함하는 원료 가스와 제1 촉매 가스를 공급하여, 제1층을 형성하는 공정과, 처리실 내의 원료 가스와 제1 촉매 가스를 배기계로부터 배기하는 공정과, 처리실 내의 기판에 대하여, 산화 가스와 제2 촉매 가스를 공급하여, 제1층을 개질해서 제2층을 형성하는 공정과, 처리실 내의 산화 가스와 제2 촉매 가스를 배기계로부터 배기하는 공정을 비동시에 행하는 사이클을 소정 횟수 행함으로써, 기판 상에, 적어도 Si, O 및 N을 포함하는 막을 형성하는 공정을 갖는다.

Description

반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE, SUBSTRATE PROCESSING APPARATUS, AND RECORDING MEDIUM}
본 개시는, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램에 관한 것이다.
반도체 장치의 제조 공정의 일 공정으로서, 기판 상에 실리콘(Si)계의 절연막을 형성하는 성막 처리가 행하여지는 경우가 있다(예를 들어 특허문헌 1, 2 참조).
일본 특허 공개 제2014-183218호 공보 일본 특허 공개 제2014-183219호 공보
본 발명의 목적은, 기판 상에 Si계의 절연막을 형성할 때, 성막 처리의 생산성을 높이고, 형성하는 막의 조성비의 제어성을 향상시키는 것이 가능한 기술을 제공하는 데 있다.
본 발명의 일 형태에 의하면, 처리실 내의 기판에 대하여, 적어도 Si-N 결합 및 Si-Cl 결합을 포함하는 원료 가스와 제1 촉매 가스를 공급하여 제1층을 형성하는 공정과, 상기 처리실 내의 상기 원료 가스와 상기 제1 촉매 가스를 배기계로부터 배기하는 공정과, 상기 처리실 내의 상기 기판에 대하여, 산화 가스와 제2 촉매 가스를 공급하여, 상기 제1층을 개질해서 제2층을 형성하는 공정과, 상기 처리실 내의 상기 산화 가스와 상기 제2 촉매 가스를 상기 배기계로부터 배기하는 공정을 비동시에 행하는 사이클을 소정 횟수 행함으로써, 상기 기판 상에, 적어도 Si, O 및 N을 포함하는 막을 형성하는 기술이 제공된다.
본 발명에 따르면, 기판 상에 Si계의 절연막을 형성할 때, 성막 처리의 생산성을 높이고, 형성하는 막의 조성비의 제어성을 향상시키는 것이 가능하게 된다.
도 1은 본 발명의 실시 형태에서 적합하게 사용되는 기판 처리 장치의 종형 처리 로의 개략 구성도이며, 처리 로 부분을 종단면도로 도시하는 도면이다.
도 2는 본 발명의 실시 형태에서 적합하게 사용되는 기판 처리 장치의 종형 처리 로의 일부의 개략 구성도이며, 처리 로의 일부를 도 1의 A-A선 단면도로 도시하는 도면이다.
도 3은 본 발명의 실시 형태에서 적합하게 사용되는 기판 처리 장치의 컨트롤러의 개략 구성도이며, 컨트롤러의 제어계를 블록도로 도시하는 도면이다.
도 4의 (a)는 본 발명의 일 실시 형태의 성막 시퀀스를 도시하는 도면이며, (b) 및 (c)는 각각, 본 발명의 일 실시 형태의 성막 시퀀스의 변형예를 도시하는 도면이다.
도 5의 (a) 내지 (c)는 각각, 본 발명의 일 실시 형태의 성막 시퀀스의 변형예를 도시하는 도면이다.
<본 발명의 일 실시 형태>
이하, 본 발명의 일 실시 형태에 대해서 도 1 내지 도 3을 사용해서 설명한다.
(1) 기판 처리 장치의 구성
도 1에 도시한 바와 같이, 처리 로(202)는, 가열 기구(온도 조정부)로서의 히터(207)를 갖는다. 히터(207)는 원통 형상이며, 유지판에 지지됨으로써 수직으로 설치되어 있다. 히터(207)는, 가스를 열로 활성화(여기)시키는 활성화 기구(여기부)로서도 기능한다.
히터(207)의 내측에는, 히터(207)와 동심원 형상으로 반응관(203)이 배치되어 있다. 반응관(203)은, 예를 들어 석영(SiO2) 또는 탄화 실리콘(SiC) 등의 내열성 재료로 이루어지고, 상단이 폐색되고 하단이 개구된 원통 형상으로 형성되어 있다. 반응관(203)의 하방에는, 반응관(203)과 동심원 형상으로 매니폴드(209)가 배치되어 있다. 매니폴드(209)는, 예를 들어 스테인리스(SUS) 등의 금속으로 이루어지고, 상단 및 하단이 개구된 원통 형상으로 형성되어 있다. 매니폴드(209)의 상단부는, 반응관(203)의 하단부에 걸림 결합하고 있어, 반응관(203)을 지지하도록 구성되어 있다. 매니폴드(209)와 반응관(203)과의 사이에는, 시일 부재로서의 O링(220a)이 설치되어 있다. 반응관(203)은 히터(207)와 마찬가지로 수직으로 설치되어 있다. 주로, 반응관(203)과 매니폴드(209)에 의해 처리 용기(반응 용기)가 구성된다. 처리 용기의 통 중공부에는 처리실(201)이 형성된다. 처리실(201)은, 기판으로서의 웨이퍼(200)를 수용 가능하게 구성되어 있다.
처리실(201) 내에는, 노즐(249a 내지 249c)이, 매니폴드(209)의 측벽을 관통하도록 설치되어 있다. 노즐(249a 내지 249c)에는, 가스 공급관(232a 내지 232c)이 각각 접속되어 있다.
가스 공급관(232a 내지 232c)에는, 상류측부터 순서대로, 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(MFC)(241a 내지 241c) 및 개폐 밸브인 밸브(243a 내지 243c)가 각각 설치되어 있다. 가스 공급관(232a 내지 232c)의 밸브(243a 내지 243c)보다도 하류측에는, 불활성 가스를 공급하는 가스 공급관(232d 내지 232f)이 각각 접속되어 있다. 가스 공급관(232d 내지 232f)에는, 상류측부터 순서대로 MFC(241d 내지 241f) 및 밸브(243d 내지 243f)가 각각 설치되어 있다.
노즐(249a 내지 249c)은, 도 2에 도시한 바와 같이, 반응관(203)의 내벽과 웨이퍼(200)와의 사이에서의 평면에서 보아 원환 형상의 공간에, 반응관(203)의 내벽 하부로부터 상부를 따라, 웨이퍼(200)의 적재 방향 상방을 향해서 상승되도록 각각 설치되어 있다. 즉, 노즐(249a 내지 249c)은, 웨이퍼(200)가 배열되는 웨이퍼 배열 영역의 측방의, 웨이퍼 배열 영역을 수평으로 둘러싸는 영역에, 웨이퍼 배열 영역을 따르도록 각각 설치되어 있다. 노즐(249a 내지 249c)의 측면에는, 가스를 공급하는 가스 공급 구멍(250a 내지 250c)이 각각 형성되어 있다. 가스 공급 구멍(250a 내지 250c)은, 반응관(203)의 중심을 향하도록 각각 개구되어 있어, 웨이퍼(200)를 향해서 가스를 공급하는 것이 가능하게 되어 있다. 가스 공급 구멍(250a 내지 250c)은, 반응관(203)의 하부로부터 상부에 걸쳐 복수 형성되어 있다.
가스 공급관(232a)으로부터는, 원료(원료 가스)로서, 적어도 Si, 질소(N) 및 염소(Cl)를 포함하고, Si-N-Si 결합이나 Si-N 결합 등의 실라잔 결합 및 Si-Cl 결합을 포함하는 할로실란 원료 가스가, MFC(241a), 밸브(243a), 노즐(249a)을 통해서 처리실(201) 내에 공급된다. 원료 가스란, 기체 상태의 원료, 예를 들어 상온 상압 하에서 액체 상태인 원료를 기화함으로써 얻어지는 가스나, 상온 상압 하에서 기체 상태인 원료 등이다. 할로실란이란, 클로로기나 플루오로기 등의 할로겐기를 갖는 실란이다. 할로실란 원료 가스로서는, 예를 들어 헥사클로로디실라잔((SiCl3)2NH, 약칭: HCDSN) 가스를 사용할 수 있다. HCDSN은 Si-N-Si 결합을 포함하고 있고, HCDSN에 포함되는 N(중심 원소)에는 2개의 Si가 결합하고 있다. 이에 의해, 후술하는 성막 처리의 처리 조건 하에서, 웨이퍼(200) 상에 형성되는 막 중에 Si-N 결합을 포함시키는 것이 용이하게 된다.
가스 공급관(232b)으로부터는, 산화제(산화 가스)로서의 산소(O) 함유 가스가, MFC(241b), 밸브(243b), 노즐(249b)을 통해서 처리실(201) 내에 공급된다. O 함유 가스로서는, 예를 들어 수증기(H2O 가스)를 사용할 수 있다. H2O 가스는, O 및 수소(H)를 포함하고, O-H 결합, 즉, OH기를 포함하는 가스이다.
가스 공급관(232c)으로부터는, 후술하는 성막 처리를 촉진시키는 촉매 가스로서, C, N 및 H를 포함하는 아민계 가스가, MFC(241c), 밸브(243c), 노즐(249c)을 통해서 처리실(201) 내에 공급된다. 아민계 가스로서는, 산 해리 상수(pKa)가 5 내지 11 정도인 물질, 예를 들어 피리딘(C5H5N, pKa=5.67) 가스를 사용할 수 있다. 또한, 아민계 가스는, 후술하는 성막 처리에서 분자 구조의 일부가 분해하는 경우도 있고, 엄밀한 의미에서는 「촉매」라고는 할 수 없는 경우도 있다. 그러나, 본 명세서에서는, 화학 반응의 과정에서 그 일부가 분해하는 경우에도, 대부분은 분해하지 않고, 또한 반응의 속도를 변화시켜, 실질적으로 촉매로서 작용하는 물질을, 「촉매」라고 칭하기로 하고 있다. 본 명세서에서는, 후술하는 스텝 1에서 사용하는 촉매 가스를 제1 촉매 가스라고도 칭하고, 스텝 3에서 사용하는 촉매 가스를 제2 촉매 가스라고도 칭한다.
가스 공급관(232d 내지 232f)으로부터는, 불활성 가스로서, 예를 들어 질소(N2) 가스가, 각각 MFC(241d 내지 241f), 밸브(243d 내지 243f), 가스 공급관(232a 내지 232c), 노즐(249a 내지 249c)을 통해서 처리실(201) 내에 공급된다.
주로, 가스 공급관(232a), MFC(241a), 밸브(243a)에 의해, 제1 공급계가 구성된다. 주로, 가스 공급관(232b), MFC(241b), 밸브(243b)에 의해, 제2 공급계가 구성된다. 주로, 가스 공급관(232c), MFC(241c), 밸브(243c)에 의해, 제3 공급계가 구성된다. 주로, 가스 공급관(232d 내지 232f), MFC(241d 내지 241f), 밸브(243d 내지 243f)에 의해, 불활성 가스 공급계가 구성된다.
상술한 각종 공급계 중 어느 것, 또는, 모든 공급계는, 밸브(243a 내지 243f)나 MFC(241a 내지 241f) 등이 집적되어 이루어지는 집적형 공급 시스템(248)으로서 구성되어 있어도 된다. 집적형 공급 시스템(248)은, 가스 공급관(232a 내지 232f) 각각에 대하여 접속되어, 가스 공급관(232a 내지 232f) 내로의 각종 가스의 공급 동작, 즉, 밸브(243a 내지 243f)의 개폐 동작이나 MFC(241a 내지 241f)에 의한 유량 조정 동작 등이, 후술하는 컨트롤러(121)에 의해 제어되도록 구성되어 있다. 집적형 공급 시스템(248)은, 일체형, 또는, 분할형의 집적 유닛으로서 구성되어 있고, 가스 공급관(232a 내지 232f) 등에 대하여 집적 유닛 단위로 착탈을 행할 수 있어, 집적형 공급 시스템(248)의 메인터넌스, 교환, 증설 등을, 집적 유닛 단위로 행하는 것이 가능하도록 구성되어 있다.
반응관(203)의 측벽 하방에는, 처리실(201) 내의 분위기를 배기하는 배기관(231)이 접속되어 있다. 배기관(231)에는, 처리실(201) 내의 압력을 검출하는 압력 검출기(압력 검출부)로서의 압력 센서(245) 및 압력 조정기(압력 조정부)로서의 APC(Auto Pressure Controller) 밸브(244)를 통해서, 진공 배기 장치로서의 진공 펌프(246)가 접속되어 있다. APC 밸브(244)는, 진공 펌프(246)를 작동시킨 상태에서 밸브를 개폐함으로써, 처리실(201) 내의 진공 배기 및 진공 배기 정지를 행할 수 있고, 또한 진공 펌프(246)를 작동시킨 상태에서, 압력 센서(245)에 의해 검출된 압력 정보에 기초하여 밸브 개방도를 조절함으로써, 처리실(201) 내의 압력을 조정할 수 있도록 구성되어 있다. 주로, 배기관(231), APC 밸브(244), 압력 센서(245)에 의해 배기계가 구성된다. 진공 펌프(246)를 배기계에 포함해서 생각해도 된다.
매니폴드(209)의 하방에는, 매니폴드(209)의 하단 개구를 기밀하게 폐색 가능한 노구 덮개로서의 시일 캡(219)이 설치되어 있다. 시일 캡(219)은, 예를 들어 SUS 등의 금속으로 이루어지고, 원반 형상으로 형성되어 있다. 시일 캡(219)의 상면에는, 매니폴드(209)의 하단과 맞닿는 시일 부재로서의 O링(220b)이 설치되어 있다. 시일 캡(219)의 하방에는, 후술하는 보트(217)를 회전시키는 회전 기구(267)가 설치되어 있다. 회전 기구(267)의 회전축(255)은, 시일 캡(219)을 관통해서 보트(217)에 접속되어 있다. 회전 기구(267)는, 보트(217)를 회전시킴으로써 웨이퍼(200)를 회전시키도록 구성되어 있다. 시일 캡(219)은, 반응관(203)의 외부에 설치된 승강 기구로서의 보트 엘리베이터(115)에 의해 수직 방향으로 승강되도록 구성되어 있다. 보트 엘리베이터(115)는, 시일 캡(219)을 승강시킴으로써, 웨이퍼(200)를 처리실(201) 내외에 반입 및 반출(반송)하는 반송 장치(반송 기구)로서 구성되어 있다. 또한, 매니폴드(209)의 하방에는, 시일 캡(219)을 강하시켜 보트(217)를 처리실(201) 내로부터 반출한 상태에서, 매니폴드(209)의 하단 개구를 기밀하게 폐색 가능한 노구 덮개로서의 셔터(219s)가 설치되어 있다. 셔터(219s)는, 예를 들어 SUS 등의 금속으로 이루어지고, 원반 형상으로 형성되어 있다. 셔터(219s)의 상면에는, 매니폴드(209)의 하단과 맞닿는 시일 부재로서의 O링(220c)이 설치되어 있다. 셔터(219s)의 개폐 동작(승강 동작이나 회동 동작 등)은 셔터 개폐 기구(115s)에 의해 제어된다.
기판 지지구로서의 보트(217)는, 복수매, 예를 들어 25 내지 200매의 웨이퍼(200)를, 수평 자세이면서 또한 서로 중심을 맞춘 상태에서 수직 방향으로 정렬시켜 다단으로 지지하도록, 즉, 간격을 두고 배열시키도록 구성되어 있다. 보트(217)는, 예를 들어 석영이나 SiC 등의 내열성 재료로 이루어진다. 보트(217)의 하부에는, 예를 들어 석영이나 SiC 등의 내열성 재료로 이루어지는 단열판(218)이 다단으로 지지되어 있다.
반응관(203) 내에는, 온도 검출기로서의 온도 센서(263)가 설치되어 있다. 온도 센서(263)에 의해 검출된 온도 정보에 기초하여 히터(207)로의 통전 상태를 조정함으로써, 처리실(201) 내의 온도가 원하는 온도 분포로 된다. 온도 센서(263)는, 반응관(203)의 내벽을 따라 설치되어 있다.
도 3에 도시한 바와 같이, 제어부(제어 수단)인 컨트롤러(121)는, CPU(Central Processing Unit)(121a), RAM(Random Access Memory)(121b), 기억 장치(121c), I/O 포트(121d)를 구비한 컴퓨터로서 구성되어 있다. RAM(121b), 기억 장치(121c), I/O 포트(121d)는, 내부 버스(121e)를 통해서 CPU(121a)와 데이터 교환 가능하게 구성되어 있다. 컨트롤러(121)에는, 예를 들어 터치 패널 등으로서 구성된 입출력 장치(122)가 접속되어 있다.
기억 장치(121c)는, 예를 들어 플래시 메모리, HDD(Hard Disk Drive) 등으로 구성되어 있다. 기억 장치(121c) 내에는, 기판 처리 장치의 동작을 제어하는 제어 프로그램이나, 후술하는 성막 처리의 수순이나 조건 등이 기재된 프로세스 레시피 등이 판독 가능하게 저장되어 있다. 프로세스 레시피는, 후술하는 성막 처리에서의 각 수순을 컨트롤러(121)에 실행시켜, 소정의 결과를 얻을 수 있게 조합된 것이며, 프로그램으로서 기능한다. 이하, 프로세스 레시피나 제어 프로그램 등을 총칭하여, 간단히 프로그램이라고도 한다. 또한, 프로세스 레시피를, 간단히 레시피라고도 한다. 본 명세서에서 프로그램이라는 말을 사용한 경우에는, 레시피 단체만을 포함하는 경우, 제어 프로그램 단체만을 포함하는 경우, 또는 그들 양쪽을 포함하는 경우가 있다. RAM(121b)은, CPU(121a)에 의해 판독된 프로그램이나 데이터 등이 일시적으로 유지되는 메모리 영역(워크 에리어)으로서 구성되어 있다.
I/O 포트(121d)는, 상술한 MFC(241a 내지 241f), 밸브(243a 내지 243f), 압력 센서(245), APC 밸브(244), 진공 펌프(246), 온도 센서(263), 히터(207), 회전 기구(267), 보트 엘리베이터(115), 셔터 개폐 기구(115s) 등에 접속되어 있다.
CPU(121a)는, 기억 장치(121c)로부터 제어 프로그램을 판독해서 실행함과 함께, 입출력 장치(122)로부터의 조작 커맨드의 입력 등에 따라서 기억 장치(121c)로부터 레시피를 판독하도록 구성되어 있다. CPU(121a)는, 판독한 레시피의 내용을 따르도록, MFC(241a 내지 241f)에 의한 각종 가스의 유량 조정 동작, 밸브(243a 내지 243f)의 개폐 동작, APC 밸브(244)의 개폐 동작 및 압력 센서(245)에 기초하는 APC 밸브(244)에 의한 압력 조정 동작, 진공 펌프(246)의 기동 및 정지, 온도 센서(263)에 기초하는 히터(207)의 온도 조정 동작, 회전 기구(267)에 의한 보트(217)의 회전 및 회전 속도 조절 동작, 보트 엘리베이터(115)에 의한 보트(217)의 승강 동작, 셔터 개폐 기구(115s)에 의한 셔터(219s)의 개폐 동작 등을 제어하도록 구성되어 있다.
컨트롤러(121)는, 외부 기억 장치(예를 들어, 하드 디스크 등의 자기 디스크, CD 등의 광디스크, MO 등의 광자기 디스크, USB 메모리 등의 반도체 메모리)(123)에 저장된 상술한 프로그램을, 컴퓨터에 인스톨함으로써 구성할 수 있다. 기억 장치(121c)나 외부 기억 장치(123)는, 컴퓨터 판독 가능한 기록 매체로서 구성되어 있다. 이하, 이들을 총칭하여, 간단히 기록 매체라고도 한다. 본 명세서에서 기록 매체라는 말을 사용한 경우에는, 기억 장치(121c) 단체만을 포함하는 경우, 외부 기억 장치(123) 단체만을 포함하는 경우, 또는 그들 양쪽을 포함하는 경우가 있다. 또한, 컴퓨터로의 프로그램의 제공은, 외부 기억 장치(123)를 사용하지 않고, 인터넷이나 전용 회선 등의 통신 수단을 사용해서 행해도 된다.
(2) 성막 처리
상술한 기판 처리 장치를 사용하여, 반도체 장치의 제조 공정의 일 공정으로서, 기판으로서의 웨이퍼(200) 상에 막을 형성하는 시퀀스 예에 대해서, 도 4의 (a)를 사용해서 설명한다. 이하의 설명에서, 기판 처리 장치를 구성하는 각 부의 동작은 컨트롤러(121)에 의해 제어된다.
도 4의 (a)에 나타내는 성막 시퀀스에서는, 처리실(201) 내의 웨이퍼(200)에 대하여, HCDSN 가스와 피리딘 가스를 공급하여 제1층을 형성하는 스텝 1과, 처리실(201) 내의 HCDSN 가스와 피리딘 가스를 배기계로부터 배기하는 스텝 2와, 처리실(201) 내의 웨이퍼(200)에 대하여 H2O 가스와 피리딘 가스를 공급하여, 제1층을 개질해서 제2층을 형성하는 스텝 3과, 처리실(201) 내의 H2O 가스와 피리딘 가스를 배기계로부터 배기하는 스텝 4를 비동시에 행하는 사이클을 소정 횟수(n회(n은 1 이상의 정수)) 행함으로써, 웨이퍼(200) 상에 적어도 Si, O 및 N을 포함하는 막으로서 실리콘 산질화막(SiON막)을 형성한다.
또한, 사이클을 소정 횟수 행할 때의 적어도 특정한 사이클에서는, 스텝 1 및 스텝 3 중 적어도 어느 스텝에서, 배기계를 폐색한 상태에서 각 가스를 처리실(201) 내에 공급해서 봉입하는 처리(이하, 이 처리를 간단히 「봉입」이라고도 칭함)를 행한다. 도 4의 (a)에 나타내는 성막 시퀀스는, 사이클을 n회 행할 때의 모든 사이클에 있어서, 스텝 1에서만 봉입을 실시하고, 스텝 3에서는 봉입을 실시하지 않는 예를 나타내고 있다. 본 시퀀스에서는, 후술하는 이유로부터, N 농도가 비교적 높은 N 리치인 SiON막을 형성하는 것이 가능하게 된다.
본 명세서에서는, 도 4의 (a)에 나타내는 성막 시퀀스를, 편의상 이하와 같이 나타내는 경우도 있다. 이하의 변형예의 설명에서도, 마찬가지의 표기를 사용하는 것으로 한다.
([HCDSN+피리딘]→H2O+피리딘)×n ⇒ N 리치 SiON
본 명세서에서 「웨이퍼」라는 말을 사용한 경우에는, 웨이퍼 그 자체를 의미하는 경우나, 웨이퍼와 그 표면에 형성된 소정의 층이나 막과의 적층체를 의미하는 경우가 있다. 본 명세서에서 「웨이퍼의 표면」이라는 말을 사용한 경우에는, 웨이퍼 그 자체의 표면을 의미하는 경우나, 웨이퍼 상에 형성된 소정의 층 등의 표면을 의미하는 경우가 있다. 본 명세서에서 「웨이퍼 상에 소정의 층을 형성한다」라고 기재한 경우에는, 웨이퍼 그 자체의 표면 상에 소정의 층을 직접 형성하는 것을 의미하는 경우나, 웨이퍼 상에 형성되어 있는 층 등의 위에 소정의 층을 형성하는 것을 의미하는 경우가 있다. 본 명세서에서 「기판」이라는 말을 사용한 경우도, 「웨이퍼」라는 말을 사용한 경우와 동의이다.
(웨이퍼 차지 및 보트 로드)
복수매의 웨이퍼(200)가 보트(217)에 장전(웨이퍼 차지)되면, 셔터 개폐 기구(115s)에 의해 셔터(219s)가 이동되어, 매니폴드(209)의 하단 개구가 개방된다(셔터 오픈). 그 후, 도 1에 도시한 바와 같이, 복수매의 웨이퍼(200)를 지지한 보트(217)는, 보트 엘리베이터(115)에 의해 들어올려져서 처리실(201) 내에 반입(보트 로드)된다. 이 상태에서, 시일 캡(219)은, O링(220b)을 통해서 매니폴드(209)의 하단을 시일한 상태가 된다.
(압력 조정 및 온도 조정)
처리실(201) 내, 즉, 웨이퍼(200)가 존재하는 공간이 원하는 압력(진공도)으로 되도록, 진공 펌프(246)에 의해 처리실(201) 내가 진공 배기(감압 배기)된다. 이때, 처리실(201) 내의 압력은 압력 센서(245)로 측정되고, 이 측정된 압력 정보에 기초하여 APC 밸브(244)가 피드백 제어된다. 또한, 처리실(201) 내의 웨이퍼(200)가 원하는 처리 온도로 되도록, 히터(207)에 의해 가열된다. 이때, 처리실(201) 내가 원하는 온도 분포로 되도록, 온도 센서(263)가 검출한 온도 정보에 기초하여 히터(207)로의 통전 상태가 피드백 제어된다. 또한, 회전 기구(267)에 의한 웨이퍼(200)의 회전을 개시한다. 진공 펌프(246)의 가동, 웨이퍼(200)의 가열 및 회전은, 모두 적어도 웨이퍼(200)에 대한 처리가 종료될 때까지의 동안에는 계속해서 행하여진다.
(성막 처리)
그 후, 다음의 스텝 1 내지 4를 순차 실행한다.
[스텝 1]
이 스텝에서는, 처리실(201) 내의 웨이퍼(200)에 대하여 HCDSN 가스와 피리딘 가스를, HCDSN 가스에 포함되는 Si-N 결합이 절단되지 않고 유지되는 조건 하에서 공급한다.
구체적으로는, APC 밸브(244)를 완전 폐쇄로 하고, 배기계에 의한 처리실(201) 내의 배기를 정지한다. 또한, 밸브(243a, 243c)를 개방하고, 가스 공급관(232a) 내에 HCDSN 가스를, 가스 공급관(232c) 내에 피리딘 가스를 각각 흘린다. HCDSN 가스, 피리딘 가스는, 각각 MFC(241a, 241c)에 의해 유량 조정되어, 노즐(249a, 249c)을 통해서 처리실(201) 내에 공급되고, 처리실(201) 내에 공급된 후에 혼합된다. 이때 동시에 밸브(243d 내지 243f)를 개방하고, 가스 공급관(232d 내지 232f) 내에 N2 가스를 흘리게 해도 된다. N2 가스는, MFC(241d 내지 241f)에 의해 유량 조정되어, 노즐(249a 내지 249c)을 통해서 처리실(201) 내에 공급된다.
본 스텝의 처리 조건으로서는, HCDSN 가스 공급 유량: 1 내지 2000sccm, 바람직하게는 10 내지 1000sccm
피리딘 가스 공급 유량: 1 내지 2000sccm, 바람직하게는 10 내지 1000sccm
N2 가스 공급 유량(가스 공급관마다): 0 내지 10000sccm
각 가스 공급 시간: 1 내지 100초, 바람직하게는 5 내지 60초
가 예시된다.
배기계를 폐색한 상태에서, 처리실(201) 내에 HCDSN 가스, 피리딘 가스를 공급함으로써, 처리실(201) 내의 압력이 상승하기 시작한다. 가스의 공급을 계속함으로써 최종적으로 도달하는 처리실(201) 내의 압력(도달 압력)을, 예를 들어 400 내지 5000Pa, 바람직하게는 500 내지 4000Pa의 범위 내의 압력으로 한다. 처리실(201) 내의 압력을 이러한 높은 압력으로 함으로써, HCDSN 가스나 피리딘 가스를, 논 플라스마의 분위기 하에서, 열적으로 효율적으로 활성화(여기)시키는 것이 가능하게 된다. HCDSN 가스나 피리딘 가스는, 열로 활성화시켜서 공급하는 것이, 후술하는 성막 반응을 비교적 소프트하게 행하는 것이 가능하게 된다.
웨이퍼(200)의 온도(처리 온도)는, 예를 들어 실온(20 내지 30℃) 이상 150℃ 이하, 바람직하게는 실온 이상 100℃ 이하, 보다 바람직하게는 50℃ 이상 100℃ 이하의 범위 내의 온도로 한다. HCDSN 가스 공급 시에 피리딘 가스를 공급하지 않는 경우, 웨이퍼(200)의 온도가 250℃ 미만이 되면, 웨이퍼(200) 상에 HCDSN이 화학 흡착하기 어려워져, 실용적인 성막 레이트를 얻을 수 없게 되는 경우가 있다. HCDSN 가스와 함께 피리딘 가스를 공급함으로써, 웨이퍼(200)의 온도를 250℃ 미만으로 해도, 이것을 해소하는 것이 가능하게 된다. 피리딘 가스의 존재 하에서, 웨이퍼(200)의 온도를 150℃ 이하, 나아가 100℃ 이하로 함으로써, 웨이퍼(200)에 가해지는 열량을 저감할 수 있고, 웨이퍼(200)가 받는 열 이력의 제어를 양호하게 행할 수 있다. 피리딘 가스의 존재 하에서는, 웨이퍼(200)의 온도가 실온 이상의 온도라면, 웨이퍼(200) 상에 HCDSN을 화학 흡착시켜, 성막 처리를 진행시키는 것이 가능하게 된다.
상술한 조건 하에서 웨이퍼(200)에 대하여 HCDSN 가스와 피리딘 가스를 공급함으로써, 웨이퍼(200)(표면의 하지막) 상에 제1층으로서, 예를 들어 1 원자층(1 분자층) 미만 내지 수 원자층(수 분자층) 정도의 두께의 N 및 Cl을 포함하는 Si 함유층이 형성된다. N 및 Cl을 포함하는 Si 함유층은, Si-N 결합 및 Si-Cl 결합을 포함하는 층이 된다. N 및 Cl을 포함하는 Si 함유층은, N 및 Cl을 포함하는 Si층 이어도 되고, HCDSN의 흡착층이어도 되고, 그것들의 양쪽을 포함하고 있어도 된다. 본 명세서에서는, N 및 Cl을 포함하는 Si 함유층을, 간단히 N을 포함하는 Si 함유층이라고도 칭한다.
N 및 Cl을 포함하는 Si층은, Si에 의해 구성되고 N 및 Cl을 포함하는 연속적인 층 외에, 불연속인 층이나, 이들이 겹쳐서 생긴 N 및 Cl을 포함하는 Si 박막도 포함한다. N 및 Cl을 포함하는 Si층을 구성하는 Si는, N이나 Cl과의 결합이 완전히 끊어져 있지 않은 것 외에, N이나 Cl과의 결합이 완전히 끊어져 있는 것도 포함한다.
HCDSN의 흡착층은, HCDSN 분자로 구성되는 연속적인 흡착층 외에, 불연속인 흡착층도 포함한다. HCDSN의 흡착층을 구성하는 HCDSN 분자는, Si와 N과의 결합이 일부 끊긴 것이나, Si와 Cl과의 결합이 일부 끊어진 것, 즉, 그 일부가 분해한 것도 포함한다. 즉, HCDSN의 흡착층은, HCDSN의 물리 흡착층이어도 되고, HCDSN의 화학 흡착층이어도 되고, 그것들의 양쪽을 포함하고 있어도 된다.
여기서, 1 원자층(분자층) 미만의 두께의 층이란 불연속으로 형성되는 원자층(분자층)을 의미하고 있고, 1 원자층(분자층)의 두께의 층이란 연속적으로 형성되는 원자층(분자층)을 의미하고 있다. N 및 Cl을 포함하는 Si 함유층은, N 및 Cl을 포함하는 Si층과 HCDSN의 흡착층과의 양쪽을 포함할 수 있다. 단, 양자는, 모두 주 원소(Si)에 N이나 Cl이 결합한 마찬가지의 구조를 가지므로, N 및 Cl을 포함하는 Si 함유층에 대해서는 「1 원자층」, 「수 원자층」 등의 표현을 사용해서 나타내기로 하고, 「원자층」을 「분자층」과 동의로 사용한다.
제1층의 두께가 수 원자층을 초과하면, 후술하는 스텝 3에서의 산화의 작용이 제1층의 전체에 미치지 않게 된다. 또한, 제1층의 두께의 최솟값은 1 원자층 미만이다. 따라서, 제1층의 두께는 1 원자층 미만 내지 수 원자층 정도로 하는 것이 바람직하다. 제1층의 두께를 1 원자층 이하로 함으로써, 후술하는 스텝 3에서의 산화의 작용을 상대적으로 높일 수 있어, 스텝 3에서의 산화에 요하는 시간을 단축할 수도 있다. 스텝 1에서의 제1층의 형성에 요하는 시간을 단축할 수도 있다. 결과로서, 1 사이클당 처리 시간을 단축할 수 있어, 전체적인 처리 시간을 단축하는 것도 가능하게 된다. 즉, 성막 레이트를 높게 하는 것도 가능하게 된다. 또한, 제1층의 두께를 1 원자층 이하로 함으로써, 막 두께 균일성의 제어성을 높이는 것도 가능하게 된다.
HCDSN 가스가 자기 분해(열분해)하는 조건 하에서는, 웨이퍼(200) 상에 Si가 퇴적됨으로써 N 및 Cl을 포함하는 Si층이 형성된다. HCDSN 가스가 자기 분해(열분해)하지 않는 조건 하에서는, 웨이퍼(200) 상에 HCDSN이 흡착됨으로써 HCDSN의 흡착층이 형성된다. 어느 조건 하에서든, HCDSN 가스에 포함되는 Si-N 결합의 적어도 일부를 절단시키지 않고 유지시켜, 제1층 내에 그대로 도입시킨다. HCDSN의 흡착층을 형성하는 것보다도, N 및 Cl을 포함하는 Si층을 형성하는 것이, 성막 레이트를 더 높게 할 수 있어 바람직하다. 단, 본 실시 형태에서는, 웨이퍼(200)의 온도를, 예를 들어 150℃ 이하의 저온으로 하고 있으므로, 웨이퍼(200) 상에는, N 및 Cl을 포함하는 Si층이 아니라, HCDSN의 흡착층이 더 형성되기 쉬워진다.
피리딘 가스는, 웨이퍼(200)의 표면에 존재하는 O-H 결합의 결합력을 약화시켜, HCDSN 가스의 분해를 재촉하여, HCDSN 분자의 화학 흡착에 의한 제1층의 형성을 촉진시키는 촉매 가스(제1 촉매 가스)로서 작용한다. 예를 들어, 피리딘 가스는, 웨이퍼(200)의 표면에 존재하는 O-H 결합에 작용하여, 그 결합력을 약화시키도록 작용한다. 결합력이 약해진 H와, HCDSN 가스의 Cl이 반응함으로써, Cl, H를 포함하는 가스 상태 물질이 생성되어, 웨이퍼(200)의 표면으로부터 H가 탈리함과 함께, HCDSN 분자로부터 Cl이 탈리한다. Cl을 상실한 HCDSN 분자는, 웨이퍼(200) 등의 표면에 화학 흡착한다. 이에 의해, 웨이퍼(200) 상에, 제1층으로서, HCDSN의 화학 흡착층, 정확하게는 HCDSN의 일부가 분해한 물질의 화학 흡착층이 형성된다.
피리딘 가스의 촉매 작용에 의해, 웨이퍼(200)의 표면에 존재하는 O-H 결합의 결합력이 약해지는 것은, 피리딘 분자 중의 고립 전자쌍을 갖는 N이, H를 끌어 당기도록 작용하기 때문이다. pKa가 큰 화합물은, H를 끌어당기는 힘이 강해진다. pKa가 5 이상인 화합물을 제1 촉매 가스로서 사용함으로써 HCDSN의 분해를 재촉하여, 화학 흡착에 의한 제1층의 형성을 촉진시키는 것이 가능하게 된다. 단, pKa가 과도하게 큰 화합물을 제1 촉매 가스로서 사용하면, HCDSN 분자로부터 뽑힌 Cl과 제1 촉매 가스가 반응하고, 이에 의해, 염화암모늄(NH4Cl) 등의 염(파티클원)이 발생하는 경우가 있다. 그 때문에, pKa가 예를 들어 11 이하, 바람직하게는 7 이하인 화합물을 제1 촉매 가스로서 사용하는 것이 바람직하다. 피리딘 가스는, pKa가 약 5.67로 비교적 크고, 또한 7 이하이므로, 제1 촉매 가스로서 적합하게 사용하는 것이 가능하다.
[스텝 2]
제1층이 형성된 후, 밸브(243a, 243c)를 폐쇄하고, 처리실(201) 내로의 HCDSN 가스, 피리딘 가스의 공급을 각각 정지한다. 그리고, 처리실(201) 내를 진공 배기하여, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다. 이때, 밸브(243d 내지 243f)를 개방하고, 처리실(201) 내에 N2 가스를 공급한다. N2 가스는 퍼지 가스로서 작용하여, 이에 의해, 처리실(201) 내가 퍼지된다.
[스텝 3]
스텝 2가 종료된 후, 처리실(201) 내의 웨이퍼(200)에 대하여 H2O 가스와 피리딘 가스를, 제1층에 포함되는 Si-N 결합이 절단되지 않고 유지되는 조건 하에서 공급한다. 이때, 배기계를 개방한 상태에서 H2O 가스와 피리딘 가스를 처리실(201) 내에 공급하고, H2O 가스와 피리딘 가스의 처리실(201) 내로의 봉입을 비실시로 한다.
구체적으로는, APC 밸브(244)를 개방하고, 배기계에 의한 처리실(201) 내의 배기를 실시한다. 또한, 밸브(243b, 243c, 243d 내지 243f)의 개폐 제어를, 스텝 1에서의 밸브(243a, 243c, 243d 내지 243f)의 개폐 제어와 마찬가지의 수순으로 행한다. H2O 가스, 피리딘 가스는, 각각 MFC(241b, 241c)에 의해 유량 조정되어, 노즐(249b, 249c)을 통해서 처리실(201) 내에 공급되고, 처리실(201) 내에 공급된 후에 혼합되어, 배기관(231)으로부터 배기된다.
본 스텝의 처리 조건으로서는, H2O 가스 공급 유량: 10 내지 10000sccm, 바람직하게는 100 내지 1000sccm
처리 압력: 50 내지 5000Pa, 바람직하게는 100 내지 4000Pa
이 예시된다. 다른 처리 조건은, 예를 들어 스텝 1과 마찬가지의 처리 조건으로 한다.
상술한 조건 하에서 웨이퍼(200)에 대하여 H2O 가스와 피리딘 가스를 공급함으로써, 스텝 1에서 웨이퍼(200) 상에 형성된 제1층의 적어도 일부가 산화(개질)된다. 제1층이 개질됨으로써, Si, O 및 N을 포함하는 제2층, 즉, 실리콘 산질화층(SiON층)이 형성된다. 제2층을 형성할 때, 제1층 중에 포함되는 Si-N 결합의 적어도 일부를 절단시키지 않고 유지시켜, 제2층 내에 그대로 도입시킨다(잔존시킴). 제2층을 형성할 때, 제1층에 포함되어 있던 Cl 등의 불순물은, H2O 가스에 의한 개질 반응의 과정에서, 적어도 Cl을 포함하는 가스 상태 물질을 구성하고, 처리실(201) 내로부터 배출된다. 즉, 제1층 내의 Cl 등의 불순물은, 제1층 내로부터 뽑히거나 탈리하거나 함으로써, 제1층으로부터 분리한다. 이에 의해, 제2층은, 제1층에 비해서 Cl 등의 불순물이 적은 층으로 된다.
피리딘 가스는, H2O 가스가 갖는 O-H 결합의 결합력을 약화시켜, H2O 가스의 분해를 촉진하여, H2O 가스와 제1층과의 반응에 의한 제2층의 형성을 촉진시키는 촉매 가스(제2 촉매 가스)로서 작용한다. 예를 들어, 피리딘 가스는, H2O 가스가 갖는 O-H 결합에 작용하여, 그 결합력을 약화시키도록 작용한다. 결합력이 약해진 H와, 웨이퍼(200) 상에 형성된 제1층이 갖는 Cl이 반응함으로써, Cl, H를 포함하는 가스 상태 물질이 생성되고, H2O 분자로부터 H가 탈리함과 함께, 제1층으로부터 Cl이 탈리한다. H를 상실한 H2O 가스의 O는, Cl이 탈리해서 적어도 N의 일부가 남은 제1층의 Si와 결합한다. 이에 의해, 웨이퍼(200) 상에 산화된 제1층, 즉, 제2층이 형성된다.
피리딘 가스의 촉매 작용에 의해, H2O 가스가 갖는 O-H 결합의 결합력이 약해지는 것은, 스텝 1과 마찬가지로, 피리딘 분자 중의 고립 전자쌍을 갖는 N이, H를 끌어당기듯이 작용하기 때문이다. pKa가 5 이상인 화합물을 제2 촉매 가스로서 사용함으로써, H2O 가스가 갖는 O-H 결합의 결합력을 적정하게 약화시킬 수 있어, 상술한 산화 반응을 촉진시키는 것이 가능하게 된다. 제2 촉매 가스로서, pKa가 예를 들어 11 이하, 바람직하게는 7 이하인 화합물을 사용하는 것이 바람직하고, 예를 들어 피리딘 가스를 적합하게 사용할 수 있는 점은, 스텝 1과 마찬가지이다.
[스텝 4]
제2층이 형성된 후, 밸브(243b, 243c)를 폐쇄하고, 처리실(201) 내로의 H2O 가스, 피리딘 가스의 공급을 각각 정지한다. 그리고, 스텝 2와 마찬가지의 처리 수순에 의해, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다.
(소정 횟수 실시)
상술한 스텝 1 내지 4를 비동시에 행하는 사이클을 1회 이상(n회) 행함으로써, 웨이퍼(200) 상에 소정 조성 및 소정 막 두께의 SiON막을 형성할 수 있다. 상술한 사이클은, 복수회 반복하는 것이 바람직하다. 즉, 1 사이클당 형성하는 제2층(SiON층)의 두께를 원하는 막 두께보다도 작게 하고, 제2층을 적층함으로써 형성되는 SiON막의 막 두께가 원하는 막 두께로 될 때까지, 상술한 사이클을 복수회 반복하는 것이 바람직하다.
원료 가스로서는, HCDSN 가스 외에, NR(SiHxCly)2, NR2(SiHxCly), N(SiHxClyRz)3, NH(SiHxClyRz)2 및 NH2(SiHxClyRz)로 이루어지는 군(단, x+y+z=3, R은 알킬기)에서 선택되는 적어도 어느 할로실란 원료 가스를 사용할 수 있다. 이들 가스는, 적어도 Si-N 결합 및 Si-Cl 결합을 포함하는 가스이다.
산화 가스로서는, H2O 가스 외에, 과산화수소(H2O2) 가스 등의 O-H 결합을 포함하는 O 함유 가스를 사용할 수 있다. 또한, 산화 가스로서는, O-H 결합 비함유의 O 함유 가스, 예를 들어 산소(O2) 가스, 오존(O3) 가스, 수소(H2) 가스+O2 가스, H2 가스+O3 가스 등을 사용할 수도 있다.
제1, 제2 촉매 가스로서는, 피리딘 가스 외에, 아미노피리딘(C5H6N2, pKa=6.89) 가스, 피콜린(C6H7N, pKa=6.07) 가스, 루티딘(C7H9N, pKa=6.96) 가스, 피페라진(C4H10N2, pKa=9.80) 가스, 피페리딘(C5H11N, pKa=11.12) 가스 등의 환상 아민계 가스나, 트리에틸아민((C2H5)3N, 약칭: TEA, pKa=10.7) 가스, 디에틸아민((C2H5)2NH, 약칭: DEA, pKa=10.9) 가스, 모노에틸아민((C2H5)NH2, 약칭: MEA, pKa=10.6) 가스, 트리메틸아민((CH3)3N, 약칭: TMA, pKa=9.8) 가스, 모노메틸아민((CH3)NH2, 약칭: MMA, pKa=10.6) 가스 등의 쇄상 아민계 가스나, 암모니아(NH3) 가스 등의 비아민계 가스를 사용할 수 있다. 제1, 제2 촉매 가스로서, 서로 종류가 상이한 가스를 사용할 수도 있다.
불활성 가스로서는, N2 가스 외에, Ar 가스, He 가스, Ne 가스, Xe 가스 등의 희가스를 사용할 수 있다.
(애프터 퍼지 및 대기압 복귀)
웨이퍼(200) 상에 원하는 조성, 원하는 막 두께의 막이 형성되면, 노즐(249a 내지 249c) 각각으로부터 퍼지 가스로서의 N2 가스를 처리실(201) 내에 공급하고, 배기관(231)으로부터 배기한다. 이에 의해, 처리실(201) 내가 퍼지되어, 처리실(201) 내에 잔류하는 가스나 반응 부생성물이 처리실(201) 내로부터 제거된다(애프터 퍼지). 그 후, 처리실(201) 내의 분위기가 불활성 가스로 치환되고(불활성 가스 치환), 처리실(201) 내의 압력이 상압으로 복귀된다(대기압 복귀).
(보트 언로드 및 웨이퍼 디스차지)
보트 엘리베이터(115)에 의해 시일 캡(219)이 하강되고, 매니폴드(209)의 하단이 개구된다. 그리고, 처리가 끝난 웨이퍼(200)가, 보트(217)에 지지된 상태에서 매니폴드(209)의 하단으로부터 반응관(203)의 외부로 반출(보트 언로드)된다. 보트 언로드 후에는 셔터(219s)가 이동되고, 매니폴드(209)의 하단 개구가 O링(220c)을 통해서 셔터(219s)에 의해 시일된다(셔터 클로즈). 처리가 끝난 웨이퍼(200)는, 반응관(203)의 외부로 반출된 후, 보트(217)로부터 취출된다(웨이퍼 디스차지).
(3) 본 실시 형태에 의한 효과
본 실시 형태에 따르면, 이하에 나타내는 하나 또는 복수의 효과가 얻어진다.
(a) Si-N 결합 및 Si-Cl 결합을 포함하는 HCDSN 가스를 사용함으로써, 웨이퍼(200) 상에 형성되는 막 중에 HCDSN 가스에 포함되어 있던 Si-N 결합을 그대로 포함시키는 것이 가능하게 된다. 이에 의해, 웨이퍼(200) 상에 형성되는 막을, 산화 내성(애싱 내성), 열 인산 내성, 불화수소(HF) 내성이 우수한 막으로 하는 것이 가능하게 된다. 또한, HCDSN 가스와 같이 1 분자 중에 Si-N 결합을 2개 포함하는 가스(Si-N-Si 결합을 포함하는 가스)를 원료 가스로서 사용하는 경우, 성막 처리의 과정에서, 원료 가스의 분자에 포함되는 2개의 Si-N 결합이 양쪽 모두 끊어져버릴 확률은 낮아, 적어도 어느 한쪽의 Si-N 결합은 절단되지 않고 유지되기 쉬워진다. 결과로서, 웨이퍼(200) 상에 형성되는 막 내로의 Si-N 결합의 첨가를 보다 확실하게 행할 수 있게 된다.
(b) Si-N 결합 및 Si-Cl 결합을 포함하는 HCDSN 가스를 사용함으로써, 웨이퍼(200) 상에 형성되는 막 내로의 N의 첨가를, N-H 결합의 형태(막의 산화를 유발하기 쉬운 첨가 형태)가 아니라, Si-N 결합의 형태(막의 산화를 억제하기 쉬운 첨가 형태)로 행하는 것이 가능하게 된다. 이에 의해, 웨이퍼(200) 상에 형성되는 막을, 애싱 내성이 높은 막으로 하는 것이 가능하게 된다.
(c) 피리딘 가스의 촉매적 작용에 의해, 성막 처리를, 상술한 온도 조건 하, 즉, 처리실(201) 내에 HCDSN 가스가 단독으로 존재했을 경우에 HCDSN 가스가 열분해하지 않는 저온의 온도 조건 하에서 행하는 것이 가능하게 된다. 이에 의해, 스텝 1에서는, HCDSN 가스에 포함되는 Si-N 결합을 절단하지 않고 유지하는 것이 가능하게 된다. 또한, 스텝 3에서는, 제1층에 포함되는 Si-N 결합을 절단하지 않고 유지하는 것이 가능하게 된다. 즉, HCDSN 가스에 포함되는 Si-N 결합을 남기면서 성막 처리를 행하는 것이 가능하게 된다. 결과로서, HCDSN 가스에 포함되어 있던 Si-N 결합을, 그대로 막 내에 도입시키는 것이 가능하게 되어, 웨이퍼(200) 상에 형성되는 막 내로의 Si-N 결합의 첨가를, 효율적이면서 또한 확실하게 행할 수 있게 된다. 또한, 성막 처리를 상술한 저온 조건 하에서 행함으로써, 웨이퍼(200)의 열 이력을 양호하게 제어하는 것도 가능하게 된다.
(d) 스텝 1에서, HCDSN 가스와 피리딘 가스의 봉입을 실시함으로써, 봉입을 비실시로 하는 경우와 비교하여, 처리실(201) 내에서의 HCDSN 가스의 분해, 즉, 제1층의 형성을 적정하게 재촉할 수 있고, 결과적으로, SiON막의 성막 레이트를 실용적인 레벨에까지 높이는 것이 가능하게 된다. 또한, 봉입을 실시함으로써, 성막 반응에 기여하지 않고 처리실(201) 내로부터 배출되어버리는 가스의 양을 삭감할 수 있어, 가스 비용을 저감시키는 것도 가능하게 된다.
(e) 스텝 1에서, HCDSN 가스와 피리딘 가스의 봉입을 실시함으로써, 제1층에서의 N의 농도를, 봉입을 비실시로 하는 경우의 그것보다도 높게 할 수 있고, 결과적으로, 웨이퍼(200) 상에 N 리치의 SiON막을 형성하는 것이 가능하게 된다. 이것은, 봉입을 실시함으로써, 웨이퍼(200) 상으로의 HCDSN의 화학 흡착이 고밀도로 행하여지기 때문이다. 봉입을 실시함으로써 형성되는 제1층은, 봉입을 비실시로 함으로써 형성되는 층에 비해, Si-N 결합을 포함하는 HCDSN 분자를 고밀도이면서 또한 다량으로 포함하는 치밀한 층이 된다.
(f) 스텝 1에서, HCDSN 가스와 피리딘 가스를 처리실(201) 내에 봉입하는 시간(이하, 봉입 시간)을 조정함으로써, 제1층에서의 N의 농도, 즉, 웨이퍼(200) 상에 형성되는 SiON막의 조성을 미세 조정하는 것이 가능하게 된다. 예를 들어, 스텝 1에서의 봉입 시간을 길게 함으로써, 웨이퍼(200) 상에 화학 흡착시키는 HCDSN의 밀도를 증가시켜, 막 내의 N 농도를 높이는 방향으로 미세 조정하는 것이 가능하게 된다. 또한 예를 들어, 스텝 1에서의 봉입 시간을 짧게 함으로써, 웨이퍼(200) 상에 화학 흡착시키는 HCDSN의 밀도를 저하시켜, 막 내의 N 농도를 작게 하는 방향으로 미세 조정하는 것이 가능하게 된다.
(g) HCDSN 가스 및 H2O 가스의 2종류의 가스를 사용함으로써, Si, O, N을 포함하는 다원계(3원계)의 막을 형성하는 것이 가능하게 된다. 즉, 사이클을 행할 때, Si 소스, O 소스, N 소스의 3종류의 소스를 따로따로 공급할 필요가 없다. 그 때문에, 1 사이클당 소요 시간을 단축시켜, 성막 처리의 생산성을 향상시키는 것이 가능하게 된다. 또한, 성막에 필요한 가스의 종류를 적게 함으로써, 가스 공급계의 구성을 간소화시켜, 장치 비용 등을 저감시키는 것도 가능하게 된다.
(h) 웨이퍼(200)의 표면을 산질화시키는 것이 아니라, 웨이퍼(200) 상에 SiON막을 퇴적시키므로, 웨이퍼(200)의 표면으로의 O나 N의 확산을 억제하는 것이 가능하게 된다. 이에 의해, 예를 들어 3D 구조의 메모리 장치를 제작할 때, 하지에 대한 O 등의 확산 깊이를 허용 범위 내에 수용하면서, 원하는 절연 성능을 갖는 SiON막을 형성하는 것이 가능하게 된다.
(i) 스텝 1 내지 4를 비동시에 행하는 교대 공급법에 의해 SiON막을 형성함으로써, 스텝 1 내지 4를 동시에 행하는 동시 공급법에 의해 SiON막을 형성하는 경우에 비해, SiON막의 단차 피복성, 막 두께 제어성, 면내 막 두께 균일성 등을 향상시키는 것이 가능하게 된다. 이러한 방법은, 성막 처리의 하지면이, 라인 앤 스페이스 형상, 홀 형상, 핀 형상 등의 3D 구조를 갖는 경우에 특히 유효하다.
(j) 상술한 효과는, HCDSN 가스 이외의 원료 가스를 사용하는 경우나, H2O 가스 이외의 산화 가스를 사용하는 경우나, 피리딘 가스 이외의 촉매 가스를 사용하는 경우에도 마찬가지로 얻을 수 있다.
(4) 변형예
본 실시 형태에서의 성막 시퀀스는, 이하에 나타내는 변형예와 같이 변경할 수 있다.
(변형예 1)
도 4의 (b)나 이하에 나타내는 성막 시퀀스와 같이, 스텝 1에서는 봉입을 비실시로 하고, 스텝 3에서만 봉입을 실시하도록 해도 된다. 이 경우, 스텝 3에서의 제1층의 산화를 재촉할 수 있어, 웨이퍼(200) 상에 O 리치의 SiON막을 형성하는 것이 가능하게 된다.
(HCDSN+피리딘→[H2O+피리딘])×n ⇒ O 리치 SiON
또한, 스텝 3에서, H2O 가스와 피리딘 가스의 봉입을 실시함으로써, 봉입을 비실시로 하는 경우와 비교하여, 이들 가스의 활성화를 촉진시켜, 제1층의 산화, 즉, 제2층의 형성을 촉진시키는 것이 가능하게 된다. 결과로서, 1 사이클당 소요 시간을 단축시켜, SiON막의 성막 레이트를 높이는 것이 가능하게 된다. 또한, 봉입을 실시함으로써, 성막 반응에 기여하지 않고 처리실(201) 내로부터 배출되어버리는 가스의 양을 삭감할 수 있어, 가스 비용을 저감시키는 것도 가능하게 된다.
또한, 스텝 3에서, H2O 가스와 피리딘 가스를 처리실(201) 내에 봉입하는 시간(봉입 시간)을 조정함으로써, 제1층에서의 O의 농도, 즉, 웨이퍼(200) 상에 형성되는 SiON막의 조성을 미세 조정하는 것이 가능하게 된다. 예를 들어, 스텝 3에서의 봉입 시간을 길게 함으로써, 제1층 내로의 O의 첨가를 재촉하여, 막 내의 O 농도를 높이는 방향으로 미세 조정하는 것이 가능하게 된다. 또한 예를 들어, 스텝 3에서의 봉입 시간을 짧게 함으로써, 제1층 내로의 O의 첨가를 억제하고, 제1층이 과잉 산화를 억제하여, 막 내의 O 농도의 증가를 적정하게 제한하는 방향으로 미세 조정하는 것이 가능하게 된다.
(변형예 2)
도 4의 (c)나 이하에 나타내는 성막 시퀀스와 같이, 스텝 1, 스텝 3의 양쪽에서 봉입을 실시하도록 해도 된다. 이 경우, 스텝 1에서는 제1층에서의 N의 농도를 높일 수 있고, 스텝 3에서는 제1층의 산화를 재촉할 수 있어, 결과적으로, 웨이퍼(200) 상에 N 리치이면서 또한 O 리치의 SiON막을 형성하는 것이 가능하게 된다.
([HCDSN+피리딘]→[H2O+피리딘])×n ⇒ N, O 리치 SiON
본 변형예에서도, 도 4의 (a), 도 4의 (b)에 나타내는 성막 시퀀스와 마찬가지의 효과가 얻어진다. 또한, 스텝 1, 3의 양쪽에서 봉입을 실시함으로써, SiON막의 성막 레이트를 한층 높이는 것이 가능하게 된다. 또한, 양쪽의 스텝에서 봉입을 실시함으로써, 가스 비용, 즉, 성막 비용을 한층 저감시키는 것도 가능하게 된다. 또한, 본 변형예에 의하면, 스텝 1, 3에서의 봉입 시간을 각각 조정함으로써, SiON막의 조성을 광범위하게 제어하는 것도 가능하게 된다. 예를 들어, 스텝 1에서의 봉입 시간을 스텝 3에서의 그것보다도 길게 함으로써, 막 내의 N 농도를 더 높게, 예를 들어 막 내의 N 농도를 막 내의 O 농도나 Si 농도보다도 높게 하는 것도 가능하다. 또한 예를 들어, 스텝 3에서의 봉입 시간을 스텝 1에서의 그것보다도 길게 함으로써, 막 내의 O 농도를 더 높게, 예를 들어 막 내의 O 농도를 막 내의 N 농도나 Si 농도보다도 높게 하는 것도 가능하다.
(변형예 3)
도 5의 (a)에 도시한 바와 같이, 스텝 1에서는, HCDSN 가스 및 피리딘 가스의 공급을, 배기계의 폐색 기간의 초기에만 행하도록 해도 된다. 또한, 도 5의 (b)에 도시한 바와 같이, 스텝 3에서는, H2O 가스 및 피리딘 가스의 공급을, 배기계의 폐색 기간의 초기에만 행하도록 해도 된다. 또한, 도 5의 (c)에 도시한 바와 같이, 도 5의 (a), 도 5의 (b)에 나타내는 성막 시퀀스를 조합해도 된다. 본 변형예에 의해서도, 도 4의 (a)에 나타내는 성막 시퀀스나 상술한 변형예와 마찬가지의 효과가 얻어진다. 또한, 성막 반응에 기여하지 않고 처리실(201) 내로부터 배출되어버리는 가스의 양을 더욱 삭감하여, 성막 비용을 한층 저감시키는 것도 가능하게 된다.
(변형예 4)
상술한 바와 같이, 원료 가스로서, HCDSN 가스 외에, NR(SiHxCly)2, NR2(SiHxCly), N(SiHxClyRz)3, NH(SiHxClyRz)2 및 NH2(SiHxClyRz)로 이루어지는 군(단, x+y+z=3, R은 알킬기)에서 선택되는 적어도 하나를 포함하는 가스를 사용해도 된다. 즉, Si-N 결합이나 Si-Cl 결합뿐만 아니라, Si-C 결합이나 N-C 결합을 갖는 가스를 사용해도 된다. 이 경우, 웨이퍼(200) 상에 형성되는 제1층 중에, Si-N 결합 외에, Si-C 결합이나 N-C 결합을 첨가하는 것이 가능하게 된다. 결과로서, 웨이퍼(200) 상에 Si, O, C 및 N을 포함하는 막으로서, 실리콘 산탄질화막(SiOCN막)을 형성하는 것이 가능하게 된다. 본 변형예에서는, 스텝 1에서만 봉입을 실시하고, 스텝 3에서는 봉입을 비실시로 함으로써, 웨이퍼(200) 상에 N 및 C 리치의 SiOCN막을 형성하는 것이 가능하게 된다. 또한, 스텝 1에서는 봉입을 비실시로 하고, 스텝 3에서만 봉입을 실시함으로써, 웨이퍼(200) 상에 O 리치의 SiOCN막, 또는, O 리치의 SiON막을 형성하는 것이 가능하게 된다. 또한, 스텝 1, 3의 양쪽에서 봉입을 행함으로써, 웨이퍼(200) 상에 N, C, O 각각을 리치하게 포함하는 SiOCN막을 형성하는 것이 가능하게 된다.
(변형예 5)
스텝 1에서는, 처리실(201) 내의 웨이퍼(200)에 대하여, Si-C 결합 및 Si-Cl 결합을 포함하는 제2 원료 가스를 또한 공급하도록 해도 된다. 이 경우, 웨이퍼(200) 상에 형성되는 제1층 내에, Si-N 결합 외에, Si-C 결합을 첨가하는 것이 가능하게 된다. 도 4의 (a)에 나타내는 성막 시퀀스에 대하여 본 변형예를 적용한 경우, 웨이퍼(200) 상에 SiOCN막을 형성하는 것이 가능하게 된다. 또한, 사이클 레이트를 높이는 것도 가능하게 되고, 최종적으로 형성되는 SiOCN막의 성막 레이트를 높이는 것도 가능하게 된다.
제2 원료 가스로서는, 1,2-비스(트리클로로실릴)에탄((SiCl3)2C2H4, 약칭: BTCSE) 가스, 비스(트리클로로실릴)메탄((SiCl3)2CH2, 약칭: BTCSM) 가스 등의 알킬렌할로실란 원료 가스나, 1,1,2,2-테트라클로로-1,2-디메틸디실란((CH3)2Si2Cl4, 약칭: TCDMDS) 가스, 1,2-디클로로-1,1,2,2-테트라메틸디실란((CH3)4Si2Cl2, 약칭: DCTMDS) 가스 등의 알킬할로실란 원료 가스를 사용할 수 있다.
(변형예 6)
스텝 1에서는, 처리실(201) 내의 웨이퍼(200)에 대하여, Si-Si 결합 및 Si-Cl 결합을 포함하는 제3 원료 가스를 또한 공급하도록 해도 된다. 이 경우, 웨이퍼(200) 상에 형성되는 제1층 내에, Si-N 결합 외에, Si-Si 결합을 첨가하는 것이 가능하게 된다. 도 4의 (a)에 나타내는 성막 시퀀스에 대하여 본 변형예를 적용한 경우, 웨이퍼(200) 상에 형성되는 막을, Si 리치의 SiON막으로 하는 것이 가능하게 된다. 또한, 사이클 레이트를 높이는 것도 가능하게 되고, 최종적으로 형성되는 SiON막의 성막 레이트를 높이는 것도 가능하게 된다.
제3 원료 가스로서는, 헥사클로로디실란(Si2Cl6, 약칭: HCDS) 가스, 옥타클로로트리실란(Si3Cl8, 약칭: OCTS) 가스 등의 할로실란 원료 가스를 사용할 수 있다.
(변형예 7)
도 4의 (a)에 나타내는 성막 시퀀스나 상술한 변형예를 조합하여 화학 조성이 상이한 2개 이상의 막을 적층함으로써, 웨이퍼(200) 상에 적층막(스택 막)을 형성하도록 해도 된다.
예를 들어, 도 4의 (a)에 나타내는 성막 시퀀스에 의해 형성되는 N 리치 SiON막과, 도 4의 (b)에 나타내는 성막 시퀀스에 의해 형성되는 O 리치 SiON막과, 스텝 1, 3의 어느 것에서도 처리실(201) 내로의 가스의 봉입을 행하지 않는 성막 시퀀스에 의해 형성되는 SiON막을 임의의 조합으로 선택하여, 임의의 순서로 적층 시킴으로써, 스택 막을 형성하도록 해도 된다.
스택 막을 구성하는 막으로서는, 여기에서 설명한 각종 SiON막에 한하지 않고, SiOCN막, SiOC막, 실리콘 산화막(SiO막) 등의 Si계 절연막을 임의로 선택할 수 있다. 또한, 스택 막을 구성하는 각 막의 성막 방법으로서는, 도 4의 (a)에 나타내는 성막 시퀀스나 변형예 1 내지 6에서 설명한 방법 외에도, 이하에 예시하는 바와 같은, BTCSM 가스나 HCDS 가스, 나아가, 비스tert-부틸아미노실란(SiH2[NH(C4H9)]2, 약칭: BTBAS) 가스 등의 아미노실란 원료 가스를 사용하는 방법을 임의로 조합할 수 있다(n1, n2는 각각 1 이상의 정수). 또한, 이들 방법에서는, 피리딘 가스를 사용하지 않고, 플라스마 여기시킨 O2 가스(O2 *)를 산화 가스로서 사용할 수도 있다.
([HCDSN+피리딘]→H2O+피리딘)×n1→([BTCSM+피리딘]→H2O+피리딘)×n2⇒ SiOC/SiON
([HCDSN+피리딘]→H2O+피리딘)×n1→([HCDS+피리딘]→H2O+피리딘)×n2⇒ SiO/SiON
([HCDSN+피리딘]→H2O+피리딘)×n1→(BTBAS→O2 *)×n2⇒ SiO/SiON
([NR(SiHxCly)2+피리딘]→H2O+피리딘)×n1→([BTCSM+피리딘]→H2O+피리딘)×n2⇒ SiOC/SiOCN
([NR(SiHxCly)2+피리딘]→H2O+피리딘)×n1→([HCDS+피리딘]→H2O+피리딘)×n2⇒ SiO/SiOCN
([NR(SiHxCly)2+피리딘]→H2O+피리딘)×n1→(BTBAS→O2 *)×n2⇒ SiO/SiOCN
본 변형예에서도, 도 4의 (a)에 나타내는 성막 시퀀스나 상술한 변형예와 마찬가지의 효과가 얻어진다. 또한, 본 변형예에 의하면, 스택 막의 조성을, 이 막의 저면측으로부터 표면측에 걸쳐서 단계적으로 변화시키는 것도 가능하게 된다.
(변형예 8)
도 4의 (a)에 나타내는 성막 시퀀스나 상술한 변형예를 조합하여, 상술한 조성이 상이한 복수의 막을 나노 레벨의 두께로 교대로 적층함으로써, 웨이퍼(200) 상에 나노 레벨의 적층막(나노 라미네이트막)을 형성하도록 해도 된다.
예를 들어, 스텝 1에서만 봉입을 행하고, 스텝 3에서는 봉입을 비실시로 하는 제1 사이클과, 스텝 1에서는 봉입을 비실시로 하고, 스텝 3에서만 봉입을 행하는 제2 사이클을 교대로 반복해도 된다. 이 경우, 웨이퍼(200) 상에 제1 사이클에서 형성되는 N 리치의 SiON막과, 제2 사이클에서 형성되는 O 리치의 SiON막이 나노 레벨로 교대로 적층되어 이루어지는 나노 라미네이트막을 형성할 수 있다. 또한 예를 들어, 스텝 1, 3의 양쪽에서 봉입을 행하고, 스텝 1에서의 봉입 시간을 스텝 3에서의 봉입 시간보다도 길게 하는 제1 사이클과, 스텝 1에서의 봉입 시간을 스텝 3에서의 봉입 시간보다도 짧게 하는 제2 사이클을 교대로 반복해도 된다. 이 경우도, 상술한 바와 같이 나노 라미네이트막을 형성할 수 있다. 또한, 나노 라미네이트막을 구성하는 각 막으로서는, 여기에서 설명한 각종 SiON막에 한하지 않고, SiOCN막, SiOC막, SiO막 등의 Si계 절연막을 임의로 선택할 수 있다. 또한, 나노 라미네이트막을 구성하는 각 막의 성막 방법으로서는, 도 4의 (a)에 나타내는 성막 시퀀스나 변형예 1 내지 6에서 설명한 방법 외에도, 변형예 7에서 예시한 바와 같은 BTCSM 가스, HCDS 가스, BTBAS 가스, O2 * 등을 사용하는 각종 방법을 임의로 조합할 수 있다.
본 변형예에서도, 도 4의 (a)에 나타내는 성막 시퀀스나 상술한 변형예와 마찬가지의 효과가 얻어진다. 또한, 나노 라미네이트막을 구성하는 각 막의 막 두께는, 각각 예를 들어 0.1nm 이상 5nm 이하의 범위 내의 막 두께로 한다. 이에 의해, 최종적으로 형성되는 나노 라미네이트막을, 적층 방향에 있어서 통일된 특성을 갖는 막, 즉, 막 전체로서 일체 불가분의 특성을 갖는 막으로 하는 것이 가능하게 된다. 나노 라미네이트막을 구성하는 각 막의 막 두께를 이렇게 얇게 함으로써 나노 라미네이트막의 표면 조도를 향상시키는 것, 즉, 이 막의 표면을, 웨이퍼면 내에서의 고저차가 적은 평활면으로 하는 것이 가능하게 된다. 또한, 본 변형예에 의하면, 나노 라미네이트막의 조성을, 이 막의 저면측으로부터 표면측에 걸쳐서 단계적 또는 연속적으로 변화시키는 것도 가능하게 된다.
<본 발명의 다른 실시 형태>
이상, 본 발명의 실시 형태를 구체적으로 설명하였다. 그러나, 본 발명은 상술한 실시 형태에 한정되는 것은 아니며, 그 요지를 일탈하지 않는 범위에서 다양하게 변경 가능하다.
상술한 실시 형태에서는, 스텝 1, 3 중 적어도 어느 것에서 봉입을 행하는 경우를 설명했지만, 스텝 1, 3의 양쪽에서 봉입을 비실시로 해도 된다.
상술한 실시 형태에서는, 원료 가스 및 제1 촉매 가스를 공급한 후, 산화 가스 및 제2 촉매 가스를 공급하는 예에 대해서 설명했지만, 이들의 공급 순서는 역이어도 된다. 즉, 산화 가스 및 제2 촉매 가스를 공급한 후, 원료 가스 및 제1 촉매 가스를 공급해도 된다. 이에 의해, 형성되는 막의 막질이나 조성비를 변화시키는 것이 가능하게 된다.
상술한 실시 형태에서는, 배기계를 폐색할 때 APC 밸브(244)를 완전 폐쇄로 하지 않고, 약간 개방하도록 해도 된다. 이렇게 함으로써, 처리실(201) 내로부터 배기관(231)을 향하는 약간의 가스의 흐름을 형성할 수 있어, 처리실(201) 내에서 생성된 반응 부생성물 등을 처리실(201) 내로부터 제거하여, 성막 처리의 품질을 향상시키는 것이 가능하게 된다. 본 명세서에서는, APC 밸브(244)를 완전 폐쇄로 하는 경우뿐만 아니라, 약간 개방하는 경우에 대해서도, 배기계를 폐색한 상태에 포함해서 생각하는 것으로 한다.
상술한 실시 형태에서는, 스텝 3에서, 제2 촉매 가스 및 산화 가스를 논 플라스마의 분위기 하에서 공급하는 예에 대해서 설명했지만, 제2 촉매 가스를 사용하지 않고 플라스마 여기시킨 산화 가스를 공급해도 된다. 이때의 처리 조건은, 예를 들어 상술한 실시 형태와 마찬가지의 처리 조건으로 할 수 있다.
상술한 실시 형태의 실리콘계 절연막을 사이드 월 스페이서로서 사용함으로써, 누설 전류가 적고, 가공성이 우수한 디바이스 형성 기술을 제공하는 것이 가능하게 된다. 또한, 상술한 막을 에치 스토퍼로서 사용함으로써, 가공성이 우수한 디바이스 형성 기술을 제공하는 것도 가능하게 된다. 또한, 상술한 실시 형태에 따르면, 플라스마를 사용하지 않고 성막 처리를 행할 수 있어, DPT의 SADP막을 형성할 때 등, 플라스마 대미지를 염려하는 공정으로의 적응도 가능하게 된다.
기판 처리에 사용되는 레시피는, 처리 내용에 따라 개별로 준비하고, 전기 통신 회선이나 외부 기억 장치(123)를 통해서 기억 장치(121c) 내에 저장해 두는 것이 바람직하다. 그리고, 처리를 개시할 때, CPU(121a)가, 기억 장치(121c) 내에 저장된 복수의 레시피 중에서, 기판 처리의 내용에 따라 적정한 레시피를 적절히 선택하는 것이 바람직하다. 이에 의해, 1대의 기판 처리 장치에서 다양한 막종, 조성비, 막질, 막 두께의 막을 재현성 좋게 형성할 수 있게 된다. 또한, 오퍼레이터의 부담을 저감할 수 있어, 조작 미스를 피하면서 처리를 신속하게 개시할 수 있게 된다.
상술한 레시피는, 새롭게 작성하는 경우에 한하지 않고, 예를 들어 기판 처리 장치에 이미 인스톨되어 있던 기존의 레시피를 변경함으로써 준비해도 된다. 레시피를 변경하는 경우에는, 변경 후의 레시피를, 전기 통신 회선이나 당해 레시피를 기록한 기록 매체를 통해서 기판 처리 장치에 인스톨해도 된다. 또한, 기존의 기판 처리 장치가 구비하는 입출력 장치(122)를 조작하여, 기판 처리 장치에 이미 인스톨되어 있던 기존의 레시피를 직접 변경하도록 해도 된다.
상술한 실시 형태에서는, 한 번에 복수매의 기판을 처리하는 뱃치식 기판 처리 장치를 사용해서 막을 형성하는 예에 대해서 설명하였다. 본 발명은 상술한 실시 형태에 한정되지 않고, 예를 들어 한 번에 1매 또는 수매의 기판을 처리하는 매엽식 기판 처리 장치를 사용해서 막을 형성하는 경우에도 적합하게 적용할 수 있다. 또한, 상술한 실시 형태에서는, 핫월형의 처리 로를 갖는 기판 처리 장치를 사용해서 막을 형성하는 예에 대해서 설명하였다. 본 발명은 상술한 실시 형태에 한정되지 않고, 콜드월형의 처리 로를 갖는 기판 처리 장치를 사용해서 막을 형성하는 경우에도 적합하게 적용할 수 있다.
이들 기판 처리 장치를 사용하는 경우에도, 상술한 실시 형태나 변형예와 마찬가지의 처리 수순, 처리 조건에서 성막을 행할 수 있으며, 이것들과 마찬가지의 효과가 얻어진다.
또한, 상술한 실시 형태나 변형예는, 적절히 조합해서 사용할 수 있다. 이때의 처리 수순, 처리 조건은, 예를 들어 상술한 실시 형태의 처리 수순, 처리 조건과 마찬가지로 할 수 있다.

Claims (19)

  1. 처리실 내의 기판에 대하여, 적어도 Si-N 결합 및 Si-Cl 결합을 포함하는 원료 가스와 제1 촉매 가스를 공급하여, 제1층을 형성하는 공정과,
    상기 처리실 내의 상기 원료 가스와 상기 제1 촉매 가스를 배기계로부터 배기하는 공정과,
    상기 처리실 내의 상기 기판에 대하여, 산화 가스와 제2 촉매 가스를 공급하여, 상기 제1층을 개질해서 제2층을 형성하는 공정과,
    상기 처리실 내의 상기 산화 가스와 상기 제2 촉매 가스를 상기 배기계로부터 배기하는 공정,
    을 비동시에 행하는 사이클을 소정 횟수 행함으로써, 상기 기판 상에, 적어도 Si, O 및 N을 포함하는 막을 형성하는 공정을 갖는, 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 제1층을 형성하는 공정에서는, 상기 원료 가스에 포함되는 Si-N 결합을 절단하지 않고 유지하여, 상기 제1층 내에 그대로 도입시키는, 반도체 장치의 제조 방법.
  3. 제2항에 있어서,
    상기 제2층을 형성하는 공정에서는, 상기 제1층에 포함되는 Si-N 결합을 절단하지 않고 유지하여, 상기 제2층 내에 그대로 도입시키는, 반도체 장치의 제조 방법.
  4. 제1항에 있어서,
    상기 사이클을 상기 소정 횟수 행할 때의 적어도 특정한 사이클에서는, 상기 제1층을 형성하는 공정 및 상기 제2층을 형성하는 공정 중 적어도 어느 것에서, 상기 배기계를 폐색한 상태에서 상기 각 가스를 상기 처리실 내에 공급해서 봉입하는, 반도체 장치의 제조 방법.
  5. 제4항에 있어서,
    상기 적어도 특정한 사이클에서는, 상기 제1층을 형성하는 공정에서, 상기 배기계를 폐색한 상태에서 상기 원료 가스와 상기 제1 촉매 가스를 상기 처리실 내에 공급해서 봉입하는, 반도체 장치의 제조 방법.
  6. 제5항에 있어서,
    상기 봉입을 행함으로써, 상기 제1층에서의 N의 농도를, 상기 봉입을 행하지 않는 경우의 그것보다도 높게 하는, 반도체 장치의 제조 방법.
  7. 제5항에 있어서,
    상기 봉입 시간을 조정함으로써, 상기 제1층에서의 N의 농도를 미세 조정하는, 반도체 장치의 제조 방법.
  8. 제4항에 있어서,
    상기 적어도 특정한 사이클에서는, 상기 제2층을 형성하는 공정에서, 상기 배기계를 폐색한 상태에서 상기 산화 가스와 상기 제2 촉매 가스를 상기 처리실 내에 공급해서 봉입하는, 반도체 장치의 제조 방법.
  9. 제8항에 있어서,
    상기 봉입을 행함으로써, 상기 제2층에서의 O의 농도를, 상기 봉입을 행하지 않는 경우의 그것보다도 높게 하는, 반도체 장치의 제조 방법.
  10. 제8항에 있어서,
    상기 봉입 시간을 조정함으로써, 상기 제2층에서의 O의 농도를 미세 조정하는, 반도체 장치의 제조 방법.
  11. 제1항에 있어서,
    상기 원료 가스는, NH(SiCl3)2, NR(SiHxCly)2, NR2(SiHxCly), N(SiHxClyRz)3, NH(SiHxClyRz)2 및 NH2(SiHxClyRz)로 이루어지는 군(단, x+y+z=3, R은 알킬기)에서 선택되는 적어도 하나를 포함하는, 반도체 장치의 제조 방법.
  12. 제1항에 있어서,
    상기 원료 가스는 Si-N-Si 결합을 포함하는, 반도체 장치의 제조 방법.
  13. 제1항에 있어서,
    상기 산화 가스는, H2O, H2O2, O3 및 O2로 이루어지는 군에서 선택되는 적어도 하나를 포함하는, 반도체 장치의 제조 방법.
  14. 제1항에 있어서,
    상기 산화 가스는 O-H 결합을 포함하는, 반도체 장치의 제조 방법.
  15. 제1항에 있어서,
    상기 촉매 가스는, 피리딘, 아미노피리딘, 피콜린, 루티딘, 피페라진, 피페리딘, 트리에틸아민, 디에틸아민, 모노에틸아민, 트리메틸아민, 디메틸아민, 모노메틸아민, 암모니아로 이루어지는 군에서 선택되는 적어도 하나를 포함하는, 반도체 장치의 제조 방법.
  16. 제1항에 있어서,
    상기 제1층을 형성하는 공정에서는, 상기 처리실 내의 상기 기판에 대하여 Si-C 결합 및 Si-Cl 결합을 포함하는 제2 원료 가스를 또한 공급하는, 반도체 장치의 제조 방법.
  17. 제1항에 있어서,
    상기 제1층을 형성하는 공정에서는, 상기 처리실 내의 상기 기판에 대하여 Si-Si 결합 및 Si-Cl 결합을 포함하는 제3 원료 가스를 또한 공급하는, 반도체 장치의 제조 방법.
  18. 기판을 수용하는 처리실과,
    상기 처리실 내의 기판에 대하여 원료 가스를 공급하는 제1 공급계와,
    상기 처리실 내의 기판에 대하여 산화 가스를 공급하는 제2 공급계와,
    상기 처리실 내의 기판에 대하여 촉매 가스를 공급하는 제3 공급계와,
    상기 처리실 내를 배기하는 배기계와,
    상기 처리실 내의 기판에 대하여, 적어도 Si-N 결합 및 Si-Cl 결합을 포함하는 원료 가스와 제1 촉매 가스를 공급하여, 제1층을 형성하는 처리와, 상기 처리실 내의 상기 원료 가스와 상기 제1 촉매 가스를 상기 배기계로부터 배기하는 처리와, 상기 처리실 내의 상기 기판에 대하여, 산화 가스와 제2 촉매 가스를 공급하여, 상기 제1층을 개질해서 제2층을 형성하는 처리와, 상기 처리실 내의 상기 산화 가스와 상기 제2 촉매 가스를 상기 배기계로부터 배기하는 처리를 비동시에 행하는 사이클을 소정 횟수 행함으로써, 상기 기판 상에, 적어도 Si, O 및 N을 포함하는 막을 형성하는 처리를 행하게 하도록, 상기 제1 공급계, 상기 제2 공급계, 상기 제3 공급계 및 상기 배기계를 제어하게 구성되는 제어부,
    를 갖는, 기판 처리 장치.
  19. 기판 처리 장치의 처리실 내의 기판에 대하여, 적어도 Si-N 결합 및 Si-Cl 결합을 포함하는 원료 가스와 제1 촉매 가스를 공급하여, 제1층을 형성하는 수순과,
    상기 처리실 내의 상기 원료 가스와 상기 제1 촉매 가스를 배기계로부터 배기하는 수순과,
    상기 처리실 내의 상기 기판에 대하여, 산화 가스와 제2 촉매 가스를 공급하여, 상기 제1층을 개질해서 제2층을 형성하는 수순과,
    상기 처리실 내의 상기 산화 가스와 상기 제2 촉매 가스를 상기 배기계로부터 배기하는 수순,
    을 비동시에 행하는 사이클을 소정 횟수 행함으로써, 상기 기판 상에, 적어도 Si, O 및 N을 포함하는 막을 형성하는 수순을 컴퓨터에 의해 상기 기판 처리 장치에 실행시키는, 컴퓨터 판독 가능한 기록 매체에 기록된 프로그램.
KR1020180009888A 2017-02-01 2018-01-26 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 KR102023834B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017016508A JP6857503B2 (ja) 2017-02-01 2017-02-01 半導体装置の製造方法、基板処理装置およびプログラム
JPJP-P-2017-016508 2017-02-01

Publications (2)

Publication Number Publication Date
KR20190013428A true KR20190013428A (ko) 2019-02-11
KR102023834B1 KR102023834B1 (ko) 2019-09-20

Family

ID=62980176

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180009888A KR102023834B1 (ko) 2017-02-01 2018-01-26 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램

Country Status (3)

Country Link
US (1) US10600642B2 (ko)
JP (1) JP6857503B2 (ko)
KR (1) KR102023834B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210084302A (ko) * 2019-12-27 2021-07-07 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6602332B2 (ja) * 2017-03-28 2019-11-06 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6853116B2 (ja) * 2017-05-31 2021-03-31 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP7254044B2 (ja) * 2020-03-25 2023-04-07 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
US11551926B2 (en) * 2021-01-22 2023-01-10 Micron Technology, Inc. Methods of forming a microelectronic device, and related systems and additional methods

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014183219A (ja) 2013-03-19 2014-09-29 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理装置及びプログラム
JP2014183218A (ja) 2013-03-19 2014-09-29 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理装置及びプログラム
KR20160093570A (ko) * 2015-01-29 2016-08-08 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4258518B2 (ja) * 2005-03-09 2009-04-30 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
JP4929932B2 (ja) * 2006-09-01 2012-05-09 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
US7902084B2 (en) * 2007-07-05 2011-03-08 Micron Technology, Inc. Silicon dioxide deposition methods using at least ozone and TEOS as deposition precursors
JP5665289B2 (ja) * 2008-10-29 2015-02-04 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
US7972980B2 (en) * 2009-01-21 2011-07-05 Asm Japan K.K. Method of forming conformal dielectric film having Si-N bonds by PECVD
JP2011082493A (ja) * 2009-09-14 2011-04-21 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
JP2011091362A (ja) * 2009-09-28 2011-05-06 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
US20120213940A1 (en) * 2010-10-04 2012-08-23 Applied Materials, Inc. Atomic layer deposition of silicon nitride using dual-source precursor and interleaved plasma
JP5722450B2 (ja) * 2011-08-25 2015-05-20 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置および記録媒体
US8993072B2 (en) 2011-09-27 2015-03-31 Air Products And Chemicals, Inc. Halogenated organoaminosilane precursors and methods for depositing films comprising same
JP6035161B2 (ja) * 2012-03-21 2016-11-30 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
US9337018B2 (en) * 2012-06-01 2016-05-10 Air Products And Chemicals, Inc. Methods for depositing films with organoaminodisilane precursors
US10279959B2 (en) * 2012-12-11 2019-05-07 Versum Materials Us, Llc Alkoxysilylamine compounds and applications thereof
JP6199570B2 (ja) * 2013-02-07 2017-09-20 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP5788448B2 (ja) * 2013-09-09 2015-09-30 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及びプログラム
JP5855691B2 (ja) * 2014-02-25 2016-02-09 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラム及び記録媒体
JP6307318B2 (ja) * 2014-03-24 2018-04-04 株式会社日立国際電気 基板処理装置、半導体装置の製造方法及びプログラム
WO2015199111A1 (ja) * 2014-06-25 2015-12-30 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6192147B2 (ja) * 2014-08-22 2017-09-06 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6438038B2 (ja) * 2014-09-19 2018-12-12 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置および記録媒体
JP6490374B2 (ja) * 2014-09-24 2019-03-27 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6496510B2 (ja) * 2014-10-02 2019-04-03 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6470060B2 (ja) 2015-01-30 2019-02-13 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
US9777025B2 (en) * 2015-03-30 2017-10-03 L'Air Liquide, Société pour l'Etude et l'Exploitation des Procédés Georges Claude Si-containing film forming precursors and methods of using the same
JP6456764B2 (ja) * 2015-04-28 2019-01-23 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP5940199B1 (ja) * 2015-06-26 2016-06-29 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6523080B2 (ja) * 2015-07-10 2019-05-29 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6578243B2 (ja) * 2015-07-17 2019-09-18 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ ガス供給ノズル、基板処理装置、半導体装置の製造方法およびプログラム
JP6523091B2 (ja) * 2015-07-24 2019-05-29 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6055879B1 (ja) * 2015-08-05 2016-12-27 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
KR20170019668A (ko) * 2015-08-12 2017-02-22 (주)디엔에프 플라즈마 원자층 증착법을 이용한 실리콘 질화 박막의 제조방법
US20170051405A1 (en) * 2015-08-18 2017-02-23 Asm Ip Holding B.V. Method for forming sin or sicn film in trenches by peald
JP6604801B2 (ja) * 2015-09-29 2019-11-13 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6545093B2 (ja) * 2015-12-14 2019-07-17 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6594804B2 (ja) * 2016-03-11 2019-10-23 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
WO2017163375A1 (ja) * 2016-03-24 2017-09-28 株式会社日立国際電気 気化器、基板処理装置及び半導体装置の製造方法
JP6529927B2 (ja) * 2016-04-15 2019-06-12 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
WO2017199570A1 (ja) * 2016-05-20 2017-11-23 株式会社日立国際電気 クリーニング方法、半導体装置の製造方法、基板処理装置およびプログラム
US11453943B2 (en) * 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US10269560B2 (en) * 2016-06-15 2019-04-23 Taiwan Semiconductor Manufacturing Company Ltd. Atomic layer deposition method for manufacturing semiconductor structure
JP6568508B2 (ja) * 2016-09-14 2019-08-28 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
WO2018055724A1 (ja) * 2016-09-23 2018-03-29 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
KR20180034798A (ko) * 2016-09-28 2018-04-05 삼성전자주식회사 유전막 형성 방법 및 반도체 장치의 제조 방법
US10515809B2 (en) * 2017-11-15 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Selective high-K formation in gate-last process
JP6787875B2 (ja) * 2017-12-20 2020-11-18 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP6789257B2 (ja) * 2018-02-28 2020-11-25 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014183219A (ja) 2013-03-19 2014-09-29 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理装置及びプログラム
JP2014183218A (ja) 2013-03-19 2014-09-29 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理装置及びプログラム
KR20140114761A (ko) * 2013-03-19 2014-09-29 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
KR20160093570A (ko) * 2015-01-29 2016-08-08 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210084302A (ko) * 2019-12-27 2021-07-07 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램

Also Published As

Publication number Publication date
KR102023834B1 (ko) 2019-09-20
US20180218898A1 (en) 2018-08-02
JP2018125416A (ja) 2018-08-09
JP6857503B2 (ja) 2021-04-14
US10600642B2 (en) 2020-03-24

Similar Documents

Publication Publication Date Title
KR101788440B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP5775947B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
KR101670182B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
KR101553481B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR102345305B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치, 및 프로그램
KR20190013428A (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
TW201505074A (zh) 製造半導體裝置的方法、基板處理設備及記錄媒體
KR102288228B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP6817845B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP6745887B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
KR102419555B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램
JP6470468B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
WO2018193538A1 (ja) 半導体装置の製造方法、基板処理装置および記録媒体
KR102334832B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
WO2019039127A1 (ja) 半導体装置の製造方法、基板処理装置およびプログラム

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant