CN111599763A - 嵌入式外延层的制造方法 - Google Patents

嵌入式外延层的制造方法 Download PDF

Info

Publication number
CN111599763A
CN111599763A CN202010473137.4A CN202010473137A CN111599763A CN 111599763 A CN111599763 A CN 111599763A CN 202010473137 A CN202010473137 A CN 202010473137A CN 111599763 A CN111599763 A CN 111599763A
Authority
CN
China
Prior art keywords
epitaxial layer
silicon
embedded
manufacturing
embedded epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010473137.4A
Other languages
English (en)
Inventor
涂火金
刘厥扬
胡展源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN202010473137.4A priority Critical patent/CN111599763A/zh
Publication of CN111599763A publication Critical patent/CN111599763A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种嵌入式外延层的制造方法，包括步骤：步骤一、采用干法刻蚀工艺在硅衬底中形成U型凹槽，凹槽的内侧表面具有凸凹不平结构；步骤二、对凹槽的内侧表面进行修复处理以使凸凹不平结构减少或消除；步骤三、在凹槽中填充嵌入式外延层。本发明能减少或消除干法刻蚀形成的凹槽的内侧表面的凸凹不平结构，使嵌入式外延层填充凹槽时无堆垛层错缺陷，从而能提高嵌入式外延层的质量并提高对沟道区应力，进而提高器件的性能。

Description

嵌入式外延层的制造方法
技术领域
本发明涉及一种半导体集成电路的制造方法，特别涉及一种嵌入式外延层的制造方法。
背景技术
随着技术的发展，器件的关键尺寸(CD)越来越小，器件的工艺节点达28nm以下时，往往需要在源漏区采用嵌入式外延层来改变沟道区的应力，从而提高载流子的迁移率并从而提高器件的性能。对于PMOS器件，嵌入式外延层通常采用锗硅外延层(SiGe)；对于NMOS器件，嵌入式外延层通常采用磷硅外延层(SiP)。
通常在器件的栅极结构形成之后，在栅极结构的两侧先自对准形成凹槽；之后，再采用外延工艺在凹槽中自对准形成嵌入式外延层。
现有工艺中，针对14nmPMOS的源(source)区和漏(drain)区，先通过干法刻蚀(Dryetch)形成U型凹槽，然后在凹槽内生长掺硼嵌入式锗硅外延层(SiGeB),SiGeB分为三层，紧贴凹槽内侧表面的的一层为第一层(L1)，L1为缓冲层(buffer layer).
由于Dry etch对凹槽侧壁和底部的刻蚀作用，使得侧壁和底部即凹槽的内侧表面会形成细小的凹凸不平结构。
这种凹凸不平结构的表面会使外延生长锗硅(SiGe)时产生堆垛层错缺陷(stacking fault),从而影响漏电。
同样，针对14nmNMOS的source和drain区，也存在同样的问题。
下面根据附图对现有方法做进一步的详细说明：
如图1A至图1D所示，是现有嵌入式外延层的制造方法各步骤中的器件结构示意图；现有嵌入式外延层的制造方法包括如下步骤：
步骤一、如图1A所示，采用干法刻蚀工艺在硅衬底101中形成凹槽105，所述凹槽105的剖面呈U型结构且所述凹槽105的内侧表面具有由所述干法刻蚀带来的凸凹不平结构，所述凸凹不平结构请参考标记106对应的结构所示。
现有中，在所述硅衬底101上形成有栅极结构，所述凹槽105自对准形成在所述栅极结构两侧的所述凹槽105中。
所述栅极结构包括依次叠加的栅介质层和多晶硅栅102。
在所述多晶硅栅102的顶部覆盖有顶部硬掩膜层103，在所述多晶硅栅102的侧面形成有侧墙104。
通常，所述顶部硬掩膜层103的材料包括氧化硅或氮化硅。
所述侧墙104的材料包括氧化硅或氮化硅。
步骤二、在所述凹槽105中填充嵌入式外延层。通常，所述嵌入式外延层的外延生长工艺为选择性外延生长工艺。
所述嵌入式外延层的填充工艺包括三个分步骤，以形成PMOS的嵌入式锗硅外延层107为例，三个分步骤依次为：
如图1B所示，形成所述锗硅缓冲层107a，可以看出，会形成如标记108所示的堆垛层错缺陷。
如图1C所示，形成所述锗硅主体层107b，堆垛层错缺陷108会进一步放大。如图1D所示，形成所述锗硅盖帽层107c,堆垛层错缺陷108会进一步放大。
发明内容
本发明所要解决的技术问题是提供一种嵌入式外延层的制造方法，能减少或消除干法刻蚀形成的凹槽的内侧表面的凸凹不平结构，使嵌入式外延层填充凹槽时无堆垛层错缺陷，从而能提高嵌入式外延层的质量并提高对沟道区应力，进而提高器件的性能。
为解决上述技术问题，本发明提供的嵌入式外延层的制造方法包括如下步骤：
步骤一、采用干法刻蚀工艺在硅衬底中形成凹槽，所述凹槽的剖面呈U型结构且所述凹槽的内侧表面具有由所述干法刻蚀带来的凸凹不平结构。
步骤二、对所述凹槽的内侧表面进行修复处理以使所述凸凹不平结构减少或消除，所述修复处理后的所述凹槽的内侧表面保证在后续嵌入式外延层的填充工艺中堆垛层错缺陷。
步骤三、在所述凹槽中填充嵌入式外延层。
进一步的改进是，步骤二的所述修复处理包括：在所述凹槽的内侧表面外延生长一层硅本征层。
进一步的改进是，步骤一中，在所述硅衬底上形成有栅极结构，所述凹槽自对准形成在所述栅极结构两侧的所述凹槽中。
所述栅极结构包括依次叠加的栅介质层和多晶硅栅。
在所述多晶硅栅的顶部覆盖有顶部硬掩膜层，在所述多晶硅栅的侧面形成有侧墙。
进一步的改进是，所述顶部硬掩膜层的材料包括氧化硅或氮化硅。
所述侧墙的材料包括氧化硅或氮化硅。
进一步的改进是，所述硅衬底上同时集成有PMOS或NMOS。
进一步的改进是，所述PMOS具有对应的所述嵌入式外延层，所述PMOS的所述嵌入式外延层为嵌入式锗硅外延层。
进一步的改进是，在形成所述嵌入式锗硅外延层时，在步骤一中还包括进行光刻工艺将所述NMOS的形成区域覆盖以及将所述PMOS的形成区域打开。
进一步的改进是，所述NMOS具有对应的所述嵌入式外延层，所述NMOS的所述嵌入式外延层为嵌入式磷硅外延层。
进一步的改进是，在形成所述嵌入式磷硅外延层时，在步骤一中还包括进行光刻工艺将所述PMOS的形成区域覆盖以及将所述NMOS的形成区域打开。
进一步的改进是，所述嵌入式锗硅外延层包括依次叠加的锗硅缓冲层、锗硅主体层和锗硅盖帽层。
进一步的改进是，步骤三中，所述嵌入式锗硅外延层的外延生长工艺条件包括：
温度为500℃～800℃，腔体压强为1torr～100torr。
工艺气体包括：硅源气体、锗源气体、HCl和载气。
进一步的改进是，所述硅源气体包括SiH2Cl2或SiH4，所述锗源气体包括GeH4，所述载气包括H2和N2。
进一步的改进是，所述载气的气体流量为1slm～50slm，所述硅源气体的流量为1sccm～1000sccm，所述锗源气体的流量为1sccm～1000sccm，所述HCl的流量为1sccm～1000sccm。
进一步的改进是，所述嵌入式磷硅外延层包括依次叠加的磷硅缓冲层、磷硅主体层和磷硅盖帽层。
进一步的改进是，步骤三中，所述嵌入式磷硅外延层的外延生长工艺条件包括：
温度为500℃～800℃，腔体压强为1torr～100torr。
工艺气体包括：硅源气体、磷源气体、HCl和载气。
进一步的改进是，所述硅源气体包括SiH2Cl2或SiH4，所述磷源气体包括PH3，所述载气包括H2和N2。
进一步的改进是，所述载气的气体流量为1slm～50slm，所述硅源气体的流量为1sccm～1000sccm，所述磷源气体的流量为1sccm～1000sccm，所述HCl的流量为1sccm～1000sccm。
进一步的改进是，所述PMOS管和所述NMOS管的技术节点包括40nm、28nm和14nm以下。
进一步的改进是，步骤三之后，还包括进行源漏注入在所述嵌入式外延层中形成源区和漏区的步骤，所述PMOS管的源区和漏区都为P+掺杂；所述NMOS管的源区和漏区都为N+掺杂。
进一步的改进是，步骤一中的所述栅极结构为最终栅极结构。
或者，最终栅极结构为金属栅，后续还包括将所述多晶硅栅替换为金属栅的步骤；
所述栅介质层的材料包括二氧化硅或高介电常数材料。
本发明在干法刻蚀形成U型凹槽后，增加了一步针对凹槽内侧表面的凸凹不平结构进行修复处理的步骤，最后能减少或消除干法刻蚀形成的凹槽的内侧表面的凸凹不平结构，使嵌入式外延层填充凹槽时无堆垛层错缺陷，从而能提高嵌入式外延层的质量并提高对沟道区应力，进而提高器件的性能。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1A-图1D是现有嵌入式外延层的制造方法各步骤中的器件结构示意图；
图2是本发明实施例外延工艺方法流程图；
图3A-图3E是本发明实施例嵌入式外延层的制造方法各步骤中的器件结构示意图。
具体实施方式
如图2所示，是本发明实施例外延工艺方法流程图；如图3A至图3E所示，是本发明实施例嵌入式外延层的制造方法各步骤中的器件结构示意图；本发明实施例嵌入式外延层的制造方法包括如下步骤：
步骤一、如图3A所示，采用干法刻蚀工艺在硅衬底1中形成凹槽5，所述凹槽5的剖面呈U型结构且所述凹槽5的内侧表面具有由所述干法刻蚀带来的凸凹不平结构，所述凸凹不平结构请参考标记6对应的结构所示。
本发明实施例中，在所述硅衬底1上形成有栅极结构，所述凹槽5自对准形成在所述栅极结构两侧的所述凹槽5中。
所述栅极结构包括依次叠加的栅介质层和多晶硅栅2。
在所述多晶硅栅2的顶部覆盖有顶部硬掩膜层3，在所述多晶硅栅2的侧面形成有侧墙4。
通常，所述顶部硬掩膜层3的材料包括氧化硅或氮化硅。
所述侧墙4的材料包括氧化硅或氮化硅。
步骤二、对所述凹槽5的内侧表面进行修复处理以使所述凸凹不平结构减少或消除，所述修复处理后的所述凹槽5的内侧表面保证在后续嵌入式外延层的填充工艺中堆垛层错缺陷。
本发明实施例中，所述修复处理包括：在所述凹槽5的内侧表面外延生长一层硅本征层7。所述硅本征层7的外延生长为选择性外延生长。
步骤三、在所述凹槽5中填充嵌入式外延层。通常，所述嵌入式外延层的外延生长工艺为选择性外延生长工艺。
本发明实施例中，所述硅衬底1上同时集成有PMOS或NMOS。
所述PMOS具有对应的所述嵌入式外延层，所述PMOS的所述嵌入式外延层为嵌入式锗硅外延层8。
在形成所述嵌入式锗硅外延层8时，在步骤一中还包括进行光刻工艺将所述NMOS的形成区域覆盖以及将所述PMOS的形成区域打开。图3A至图3E显示了所述PMOS的形成区域的器件结构示意图。
所述嵌入式锗硅外延层8包括依次叠加的锗硅缓冲层8a、锗硅主体层8b和锗硅盖帽层8c。
步骤三中，依次形成所述锗硅缓冲层8a、所述锗硅主体层8b和所述锗硅盖帽层8c。
如图3C所示，显示了形成所述锗硅缓冲层8a后的器件结构示意图；
如图3D所示，显示了形成所述锗硅主体层8b后的器件结构示意图；
如图3E所示，显示了形成所述锗硅盖帽层8c后的器件结构示意图；
所述嵌入式锗硅外延层8的外延生长工艺条件包括：
温度为500℃～800℃，腔体压强为1torr～100torr。
工艺气体包括：硅源气体、锗源气体、HCl和载气。
所述硅源气体包括SiH2Cl2或SiH4，所述锗源气体包括GeH4，所述载气包括H2和N2。
所述载气的气体流量为1slm～50slm，所述硅源气体的流量为1sccm～1000sccm，所述锗源气体的流量为1sccm～1000sccm，所述HCl的流量为1sccm～1000sccm。
所述NMOS具有对应的所述嵌入式外延层，所述NMOS的所述嵌入式外延层为嵌入式磷硅外延层。
在形成所述嵌入式磷硅外延层时，在步骤一中还包括进行光刻工艺将所述PMOS的形成区域覆盖以及将所述NMOS的形成区域打开。所述NMOS的形成区域的结构示意图未示意，但是所述NMOS的形成区域的结构示意图和所述PMOS的形成区域的结构示意图类似，所述NMOS的形成区域中也同样会进行步骤一和步骤二，仅在步骤三中采用不同材料的所述嵌入式外延层。
所述嵌入式磷硅外延层包括依次叠加的磷硅缓冲层、磷硅主体层和磷硅盖帽层。步骤三中，所述嵌入式磷硅外延层的外延生长工艺条件包括：
温度为500℃～800℃，腔体压强为1torr～100torr。
工艺气体包括：硅源气体、磷源气体、HCl和载气。
所述硅源气体包括SiH2Cl2或SiH4，所述磷源气体包括PH3，所述载气包括H2和N2。
所述载气的气体流量为1slm～50slm，所述硅源气体的流量为1sccm～1000sccm，所述磷源气体的流量为1sccm～1000sccm，所述HCl的流量为1sccm～1000sccm。
本发明实施例中，所述PMOS管和所述NMOS管的技术节点包括40nm、28nm和14nm以下。所述PMOS管和所述NMOS管都为鳍式晶体管。
步骤三之后，还包括进行源漏注入在所述嵌入式外延层中形成源区和漏区的步骤，所述PMOS管的源区和漏区都为P+掺杂；所述NMOS管的源区和漏区都为N+掺杂。
步骤一中的所述栅极结构为最终栅极结构。或者，最终栅极结构为金属栅，后续还包括将所述多晶硅栅2替换为金属栅的步骤；
所述栅介质层的材料包括二氧化硅或高介电常数材料。
本发明实施例在干法刻蚀形成U型凹槽5后，增加了一步针对凹槽5内侧表面的凸凹不平结构进行修复处理的步骤，最后能减少或消除干法刻蚀形成的凹槽5的内侧表面的凸凹不平结构，使嵌入式外延层填充凹槽5时无堆垛层错缺陷，从而能提高嵌入式外延层的质量并提高对沟道区应力，进而提高器件的性能。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (20)

1.一种嵌入式外延层的制造方法，其特征在于，包括如下步骤：
步骤一、采用干法刻蚀工艺在硅衬底中形成凹槽，所述凹槽的剖面呈U型结构且所述凹槽的内侧表面具有由所述干法刻蚀带来的凸凹不平结构；
步骤二、对所述凹槽的内侧表面进行修复处理以使所述凸凹不平结构减少或消除，所述修复处理后的所述凹槽的内侧表面保证在后续嵌入式外延层的填充工艺中堆垛层错缺陷；
步骤三、在所述凹槽中填充嵌入式外延层。
2.如权利要求1所述的嵌入式外延层的制造方法，其特征在于：步骤二的所述修复处理包括：在所述凹槽的内侧表面外延生长一层硅本征层。
3.如权利要求1所述的嵌入式外延层的制造方法，其特征在于：步骤一中，在所述硅衬底上形成有栅极结构，所述凹槽自对准形成在所述栅极结构两侧的所述凹槽中；
所述栅极结构包括依次叠加的栅介质层和多晶硅栅；
在所述多晶硅栅的顶部覆盖有顶部硬掩膜层，在所述多晶硅栅的侧面形成有侧墙。
4.如权利要求3所述的嵌入式外延层的制造方法，其特征在于：所述顶部硬掩膜层的材料包括氧化硅或氮化硅；
所述侧墙的材料包括氧化硅或氮化硅。
5.如权利要求3所述的嵌入式外延层的制造方法，其特征在于：所述硅衬底上同时集成有PMOS或NMOS。
6.如权利要求5所述的嵌入式外延层的制造方法，其特征在于：所述PMOS具有对应的所述嵌入式外延层，所述PMOS的所述嵌入式外延层为嵌入式锗硅外延层。
7.如权利要求6所述的嵌入式外延层的制造方法，其特征在于：在形成所述嵌入式锗硅外延层时，在步骤一中还包括进行光刻工艺将所述NMOS的形成区域覆盖以及将所述PMOS的形成区域打开。
8.如权利要求5所述的嵌入式外延层的制造方法，其特征在于：所述NMOS具有对应的所述嵌入式外延层，所述NMOS的所述嵌入式外延层为嵌入式磷硅外延层。
9.如权利要求8所述的嵌入式外延层的制造方法，其特征在于：在形成所述嵌入式磷硅外延层时，在步骤一中还包括进行光刻工艺将所述PMOS的形成区域覆盖以及将所述NMOS的形成区域打开。
10.如权利要求6所述的嵌入式外延层的制造方法，其特征在于：所述嵌入式锗硅外延层包括依次叠加的锗硅缓冲层、锗硅主体层和锗硅盖帽层。
11.如权利要求10所述的嵌入式外延层的制造方法，其特征在于：步骤三中，所述嵌入式锗硅外延层的外延生长工艺条件包括：
温度为500℃～800℃，腔体压强为1torr～100torr；
工艺气体包括：硅源气体、锗源气体、HCl和载气。
12.如权利要求11所述的嵌入式外延层的制造方法，其特征在于：所述硅源气体包括SiH2Cl2或SiH4，所述锗源气体包括GeH4，所述载气包括H2和N2。
13.如权利要求11所述的嵌入式外延层的制造方法，其特征在于：所述载气的气体流量为1slm～50slm，所述硅源气体的流量为1sccm～1000sccm，所述锗源气体的流量为1sccm～1000sccm，所述HCl的流量为1sccm～1000sccm。
14.如权利要求8所述的嵌入式外延层的制造方法，其特征在于：所述嵌入式磷硅外延层包括依次叠加的磷硅缓冲层、磷硅主体层和磷硅盖帽层。
15.如权利要求14所述的嵌入式外延层的制造方法，其特征在于：步骤三中，所述嵌入式磷硅外延层的外延生长工艺条件包括：
温度为500℃～800℃，腔体压强为1torr～100torr；
工艺气体包括：硅源气体、磷源气体、HCl和载气。
16.如权利要求15所述的嵌入式外延层的制造方法，其特征在于：所述硅源气体包括SiH2Cl2或SiH4，所述磷源气体包括PH3，所述载气包括H2和N2。
17.如权利要求15所述的嵌入式外延层的制造方法，其特征在于：所述载气的气体流量为1slm～50slm，所述硅源气体的流量为1sccm～1000sccm，所述磷源气体的流量为1sccm～1000sccm，所述HCl的流量为1sccm～1000sccm。
18.如权利要求5所述的嵌入式外延层的制造方法，其特征在于：所述PMOS管和所述NMOS管的技术节点包括40nm、28nm和14nm以下。
19.如权利要求18所述的嵌入式外延层的制造方法，其特征在于：步骤三之后，还包括进行源漏注入在所述嵌入式外延层中形成源区和漏区的步骤，所述PMOS管的源区和漏区都为P+掺杂；所述NMOS管的源区和漏区都为N+掺杂。
20.如权利要求19所述的嵌入式外延层的制造方法，其特征在于：步骤一中的所述栅极结构为最终栅极结构；
或者，最终栅极结构为金属栅，后续还包括将所述多晶硅栅替换为金属栅的步骤；
所述栅介质层的材料包括二氧化硅或高介电常数材料。
CN202010473137.4A 2020-05-29 2020-05-29 嵌入式外延层的制造方法 Pending CN111599763A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010473137.4A CN111599763A (zh) 2020-05-29 2020-05-29 嵌入式外延层的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010473137.4A CN111599763A (zh) 2020-05-29 2020-05-29 嵌入式外延层的制造方法

Publications (1)

Publication Number Publication Date
CN111599763A true CN111599763A (zh) 2020-08-28

Family

ID=72192454

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010473137.4A Pending CN111599763A (zh) 2020-05-29 2020-05-29 嵌入式外延层的制造方法

Country Status (1)

Country Link
CN (1) CN111599763A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117690789A (zh) * 2024-02-01 2024-03-12 合肥晶合集成电路股份有限公司 半导体结构及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102104067A (zh) * 2009-12-17 2011-06-22 中芯国际集成电路制造(上海)有限公司 一种外延生长源/漏区的晶体管及制造方法
CN102938377A (zh) * 2011-08-15 2013-02-20 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法，pmos晶体管及其形成方法
CN105529266A (zh) * 2014-10-21 2016-04-27 上海华力微电子有限公司 嵌入式锗硅外延位错缺陷的改善方法
CN107919368A (zh) * 2016-10-09 2018-04-17 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
CN110246763A (zh) * 2018-03-08 2019-09-17 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102104067A (zh) * 2009-12-17 2011-06-22 中芯国际集成电路制造(上海)有限公司 一种外延生长源/漏区的晶体管及制造方法
CN102938377A (zh) * 2011-08-15 2013-02-20 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法，pmos晶体管及其形成方法
CN105529266A (zh) * 2014-10-21 2016-04-27 上海华力微电子有限公司 嵌入式锗硅外延位错缺陷的改善方法
CN107919368A (zh) * 2016-10-09 2018-04-17 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
CN110246763A (zh) * 2018-03-08 2019-09-17 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117690789A (zh) * 2024-02-01 2024-03-12 合肥晶合集成电路股份有限公司 半导体结构及其制备方法
CN117690789B (zh) * 2024-02-01 2024-05-17 合肥晶合集成电路股份有限公司 半导体结构及其制备方法

Similar Documents

Publication Publication Date Title
US11075201B2 (en) Tuning tensile strain on FinFET
CN103066123B (zh) FinFET器件及其制造方法
TWI545761B (zh) 半導體元件與其形成方法及ｐ型金氧半電晶體
US7118952B2 (en) Method of making transistor with strained source/drain
US10115826B2 (en) Semiconductor structure and the manufacturing method thereof
US7262465B2 (en) P-channel MOS transistor and fabrication process thereof
US20090166725A1 (en) Vertical transistor and method for forming the same
US20060189056A1 (en) Strained channel complementary field-effect transistors and methods of manufacture
CN111599764A (zh) 嵌入式外延层的制造方法
KR20090044050A (ko) 트랜지스터 및 그 제조 방법
US8932931B2 (en) Self-aligned emitter-base region
CN111599763A (zh) 嵌入式外延层的制造方法
CN113130323B (zh) 嵌入式SiP外延层的制造方法
CN102339754A (zh) 一种son结构mosfet的制备方法
KR100629648B1 (ko) 반도체 장치 및 이의 제조 방법
US20120241866A1 (en) Transistor structure and manufacturing method which has channel epitaxial equipped with lateral epitaxial structure
US11476114B2 (en) Epitaxial growth process for semiconductor device and semiconductor device comprising epitaxial layer formed by adopting the same
CN113140462B (zh) 嵌入式外延层的制造方法
JP5307971B2 (ja) 半導体素子の製造方法
CN113130322A (zh) 嵌入式外延层的制造方法
CN110828300B (zh) 外延工艺方法
CN113394161A (zh) 嵌入式SiP外延层的制造方法
CN109545746B (zh) 具有锗硅源漏的pmos管的制造方法
CN114121802A (zh) 采用应力记忆技术的半导体器件的制造方法
US20120228628A1 (en) Semiconductor device and method of fabricating the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200828