CN105870017A - 场效应晶体管的制造方法 - Google Patents
场效应晶体管的制造方法 Download PDFInfo
- Publication number
- CN105870017A CN105870017A CN201510032619.5A CN201510032619A CN105870017A CN 105870017 A CN105870017 A CN 105870017A CN 201510032619 A CN201510032619 A CN 201510032619A CN 105870017 A CN105870017 A CN 105870017A
- Authority
- CN
- China
- Prior art keywords
- effect transistor
- side wall
- field
- substrate
- manufacture method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 74
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 46
- 230000005669 field effect Effects 0.000 title claims abstract description 42
- 238000002347 injection Methods 0.000 claims abstract description 30
- 239000007924 injection Substances 0.000 claims abstract description 30
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims description 38
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 25
- 229920005591 polysilicon Polymers 0.000 claims description 24
- 239000007943 implant Substances 0.000 claims description 21
- 125000006850 spacer group Chemical group 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 229910021332 silicide Inorganic materials 0.000 claims description 9
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 9
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 4
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 238000001259 photo etching Methods 0.000 abstract description 10
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000002513 implantation Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 59
- 239000012535 impurity Substances 0.000 description 15
- 238000010586 diagram Methods 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- ALKWEXBKAHPJAQ-NAKRPEOUSA-N Asn-Leu-Asp-Asp Chemical group NC(=O)C[C@H](N)C(=O)N[C@@H](CC(C)C)C(=O)N[C@@H](CC(O)=O)C(=O)N[C@@H](CC(O)=O)C(O)=O ALKWEXBKAHPJAQ-NAKRPEOUSA-N 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 239000003292 glue Substances 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- -1 tungsten nitride Chemical class 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种场效应晶体管的制造方法，先形成侧墙，然后进行源/漏(S/D)注入工艺形成重掺杂的漏极区和源极区，接着再进行轻掺杂漏注入工艺形成轻掺杂漏极注入区和源极注入区，相对于传统的做法改变了工艺次序，因而形成重掺杂的漏极区和源极区、形成轻掺杂漏极注入区和源极注入区这两个步骤可以共用一个光刻胶。相对于传统做法而言，本方法可以省略一次的光刻和去胶步骤，而仅仅多了一步去除侧墙的步骤，因而本方法可以降低工艺的复杂程度，缩短生产周期，提高生产效率，并且节约产品制造成本。
Description
技术领域
本发明涉及半导体器件技术领域，特别涉及一种场效应晶体管的制造方法。
背景技术
制造MOS管(金属-氧化物-半导体场效应晶体管，Metal OxideSemiconductor)，一种传统的做法是：先进行轻掺杂漏注入工艺形成轻掺杂漏极注入区和源极注入区，然后形成侧墙，接着再进行源/漏注入工艺形成重掺杂的漏极区和源极区。然而，这种传统做法需要用到多次光刻和去胶步骤，制造工艺比较复杂，生产周期比较长，多次光刻和去胶步骤也导致产品制造成本较高。
发明内容
为了解决背景技术提到的制造工艺比较复杂、生产周期比较长和产品制造成本较高等问题中的至少一个，本发明提供一种场效应晶体管的制造方法。
为了实现上述目的，本发明提出一种场效应晶体管的制造方法，包括以下步骤：提供衬底；在所述衬底上形成栅极；在所述衬底上形成栅极的侧墙；进行源/漏注入工艺；去除所述侧墙；进行轻掺杂漏注入工艺。
在其中一个实施例中，在所述衬底上形成栅极的步骤包括：在所述衬底上形成多晶硅层；在所述多晶硅层上形成金属硅化物层。
在其中一个实施例中，所述金属硅化物层包括硅化钨。
在其中一个实施例中，在所述衬底上形成栅极的步骤包括：在所述衬底上形成多晶硅层，所述多晶硅层的厚度范围是2500埃至4000埃。
在其中一个实施例中，形成的所述多晶硅的厚度为3500埃。
在其中一个实施例中，进行源/漏注入工艺时，在所述衬底表面涂抹光刻胶并显影，去除包括覆盖所述栅极在内的有源区表面的光刻胶。
在其中一个实施例中，所述侧墙包括隔离介质层和侧墙介质层，在所述衬底上形成栅极的侧墙的步骤包括：在所述衬底上形成隔离介质层；在所述隔离介质层上形成侧墙介质层。
在其中一个实施例中，所述隔离介质层包括正硅酸乙酯。
在其中一个实施例中，所述侧墙介质层包括氮化硅。
在其中一个实施例中，采用干法刻蚀工艺去除所述侧墙。
上述场效应晶体管的制造方法，先形成侧墙，然后进行源/漏注入工艺形成重掺杂的漏极区和源极区，接着再进行轻掺杂漏注入工艺形成轻掺杂漏极注入区和源极注入区，相对于传统的做法改变了工艺次序，因而源/漏注入工艺和轻掺杂漏注入工艺这两个步骤可以共用一个光刻胶。相对于传统做法而言，本方法可以省略一次的光刻和去胶步骤，而仅仅多了一步去除侧墙的步骤，因而本方法可以降低工艺的复杂程度，缩短生产周期，提高生产效率，并且节约产品制造成本。
采用本方法制造出来的产品，虽然相对于传统的产品缺少了侧墙，但是侧墙的主要作用在于形成重掺杂的漏极区和源极区时杂质注入的对准，防止在进行源/漏(S/D)注入工艺时大剂量杂质过于接近沟道以致可能发生源漏穿通，对栅极的保护作用为次要作用，采用本方法制造出来的产品是在实现杂质注入时的对准后才去除侧墙，所以采用本方法制造出来的产品与传统方法制造出来的产品电学性能基本一致。
附图说明
图1是场效应晶体管的制造方法的流程图；
图2是形成栅极后的场效应晶体管示意图；
图3是形成隔离介质层和侧墙介质层后的场效应晶体管示意图；
图4是形成侧墙后的场效应晶体管示意图；
图5是形成重掺杂的漏极区和源极区后的场效应晶体管示意图；
图6是形成轻掺杂漏极注入区和源极注入区后的场效应晶体管示意图；
图7是去除光刻胶后的场效应晶体管示意图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在限制本发明。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。
制造MOS管一种传统的做法是：先进行源/漏注入工艺形成轻掺杂漏极注入区和源极注入区，然后形成侧墙，接着再进行源/漏注入工艺形成重掺杂的漏极区和源极区。这种做法，好处在于保留了侧墙，该侧墙对栅极起到一定的保护作用。然而，侧墙的主要作用在于形成重掺杂的漏极区和源极区时杂质注入的对准，对栅极的保护作用为次要作用。这种传统做法需要用到多次光刻和去胶步骤，制造工艺比较复杂，生产周期比较长，多次光刻和去胶步骤也导致产品制造成本较高。以下描述一种制造工艺比较简单、生产周期比较短和产品制造成本较低的场效应晶体管的制造方法。
下面结合附图，对该方法的具体实施方式进行详细描述，以制作N型场效应晶体管为例。
图1是场效应晶体管的制造方法的流程图。
一种场效应晶体管的制造方法，包括步骤：
步骤S110：提供衬底100。该衬底可为硅或含硅的P型衬底，例如包括硅晶圆的单层硅衬底，或者包括其他多层结构和硅层的衬底。一般地，场效应晶体管的栅极之下应该包括一层栅氧化层，因而该衬底100应该还包括一层栅氧化层(图未示)。
步骤S120：在衬底100上形成栅极200。栅极200可以是单层多晶硅结构，也可以是包含有多晶硅层的多层结构。在以下说明中，栅极200为双层结构，分别为多晶硅层210以及位于多晶硅层210上的金属硅化物层220。
在衬底100上形成栅极200的步骤包括：
步骤1：在衬底100上形成多晶硅层210。可以通过热化学气相沉积工艺形成多晶硅层210。多晶硅层210可以是掺杂的多晶硅层，使用硅源和含有掺杂源的气体混合物一起发生反应而沉积多晶硅层210，也可以先沉积未掺杂的多晶硅层再将该多晶硅层暴露于含有掺杂源的气体混合物中而形成多晶硅层210。
步骤2：在多晶硅层210上形成金属硅化物层220。可以通过热化学气相沉积工艺形成金属硅化物层220。金属硅化物层220包括硅化钨。在其他实施例中，金属硅化物层220还可以用金属或金属的其他化合物来代替。又或者，金属硅化物层220可以包含多层结构，该多层结构可以包括硅化钨层、金属层和金属的其他化合物层中的至少两种。例如金属层可以是钨层，金属的其他化合物层可以是氮化钨层。
如果栅极200是单层多晶硅结构，则仅需进行步骤1。
图2是形成栅极后的场效应晶体管示意图。
栅极200形成后，接着进行步骤S130。
步骤S130：在衬底100上栅极200的侧边形成栅极200的侧墙300。侧墙300包括隔离介质层310和侧墙介质层320，在衬底100上形成栅极200的侧墙300的步骤包括：
步骤1：在衬底100上形成隔离介质层310。隔离介质层310可以认为是英式叫法中的offset spacer。可以通过化学气相沉积工艺形成隔离介质层310。隔离介质层310为绝缘层，例如可以是正硅酸乙酯(Ethylsilicate，TEOS)。隔离介质层310的厚度介乎350埃～500埃之间，优选为400埃。
步骤2：在隔离介质层310上形成侧墙介质层320。侧墙介质层320可以认为是英文叫法中的spacer。可以通过化学气相沉积工艺形成侧墙介质层320，侧墙介质层320可以是氮化硅。侧墙介质层320的厚度介乎1000埃～1500埃之间，优选为1175埃。
图3是形成隔离介质层和侧墙介质层后的场效应晶体管示意图。
侧墙300在本方法流程中的主要作用在于：起到阻挡作用，即对准作用，避免轻掺杂漏极注入区510和源极注入区520在即将进行的步骤S140中受到重掺杂杂质的影响，防止在进行源/漏(S/D)注入工艺时大剂量杂质过于接近沟道以致可能发生源漏穿通。
图4是形成侧墙后的场效应晶体管示意图。
侧墙300形成后，接着进行步骤S140。
步骤S140：进行源/漏(S/D)注入工艺，在衬底100上侧墙300的侧边形成重掺杂的漏极区410和源极区420。首先形成光刻胶600(例如NSD光刻胶)并光刻，然后保留光刻胶600，再注入N型杂质(例如磷杂质)，以在侧墙300的侧边分别形成重掺杂的漏极区410(漏极)和源极区420(源极)。形成光刻胶600具体为在衬底100表面涂抹光刻胶600并显影，光刻去除包括覆盖栅极200、即将形成的漏极区410和源极区420、即将形成的轻掺杂漏极注入区510和源极注入区520在内的有源区表面的光刻胶。然后保留剩余的光刻胶并带胶进行源/漏(S/D)注入工艺。
需要注意的是，如果栅极200是单层多晶硅结构，厚度一般介乎2500埃～4000埃之间，最佳厚度为3200埃，源/漏(S/D)注入工艺的工艺步骤同S140。
图5是形成重掺杂的漏极区和源极区后的场效应晶体管示意图。
形成重掺杂的漏极区410和源极区420后，保留进行源/漏(S/D)注入工艺形成重掺杂的漏极区410和源极区420时所用到的光刻胶600，接着直接进行步骤S150。
步骤S150：去除侧墙300。利用干法刻蚀工艺去除侧墙300，此时衬底100便暴露出即将在步骤S160中需要进行轻掺杂漏注入工艺(LDD，即lightly dopeddrain，例如N型杂质轻掺杂漏极注入NLDD)工艺的区域，即后面形成的轻掺杂漏极注入区510和源极注入区520。
去除侧墙300后，接着进行步骤S160。
步骤S160：在衬底100上栅极200的侧边通过LDD工艺形成轻掺杂漏极注入区510和源极注入区520。轻掺杂漏极注入区510和源极注入区520位于栅极200和漏极区410之间的衬底100表层，以及栅极200和源极区420之间的衬底100表层。光刻胶600在本步骤中依然可以存在，因此此时进行LDD工艺也会对重掺杂的漏极区410和源极区420有所掺杂，但是对其影响不大。
在进行LDD工艺时，例如NLDD工艺时，需要掺杂N型杂质，此时需要在N型杂质源中还伴有P型的杂质(也即英文叫法中的pocket)，以减弱漏源穿通效应(punch through)和短沟效应。
图6是形成轻掺杂漏极注入区和源极注入区后的场效应晶体管示意图。
至此，在漏极源极之间便形成具有浓度梯度的结构，对于N型场效应晶体管而言，即形成了具有NSD/NLDD浓度梯度的结构。
在衬底100上栅极200的侧边形成轻掺杂漏极注入区500的步骤后，还应该包括步骤：去除形成重掺杂的漏极区410和源极区420时所用到的光刻胶600，即去除步骤S140中剩余的光刻胶。可以采用干法和/或湿法刻蚀工艺去除光刻胶600。图7是去除光刻胶后的场效应晶体管示意图。
可以理解，上述场效应晶体管的制造方法，仅描述一些主要步骤，并不代表制造场效应晶体管的所有步骤。图2～图7中的图示也是对场效应晶体管的一些主要结构的简单示例，并不代表场效应晶体管的全部结构。
上述场效应晶体管的制造方法，先形成侧墙，然后进行源/漏(S/D)注入工艺形成重掺杂的漏极区和源极区，接着再进行轻掺杂漏注入工艺形成轻掺杂漏极注入区和源极注入区，相对于传统的做法改变了工艺次序，因而形成重掺杂的漏极区和源极区、形成轻掺杂漏极注入区和源极注入区这两个步骤可以共用一个光刻胶。相对于传统做法而言，本方法可以省略一次的光刻和去胶步骤，而仅仅多了一步去除侧墙的步骤，因而本方法可以降低工艺的复杂程度，缩短生产周期，提高生产效率，并且节约产品制造成本。
采用本方法制造出来的产品，虽然相对于传统的产品缺少了侧墙，但是侧墙的主要作用在于形成重掺杂的漏极区和源极区时杂质注入的对准，防止在进行源/漏(S/D)注入工艺时大剂量杂质过于接近沟道以致可能发生源漏穿通，对栅极的保护作用为次要作用，采用本方法制造出来的产品是在实现杂质注入时的对准后才去除侧墙，所以采用本方法制造出来的产品与传统方法制造出来的产品电学性能基本一致。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种场效应晶体管的制造方法，其特征在于，包括步骤：
提供衬底；
在所述衬底上形成栅极；
在所述衬底上形成栅极的侧墙；
进行源/漏注入工艺；
去除所述侧墙；
进行轻掺杂漏注入工艺。
2.根据权利要求1所述的场效应晶体管的制造方法，其特征在于，在所述衬底上形成栅极的步骤包括：
在所述衬底上形成多晶硅层；
在所述多晶硅层上形成金属硅化物层。
3.根据权利要求2所述的场效应晶体管的制造方法，其特征在于，所述金属硅化物层包括硅化钨。
4.根据权利要求1所述的场效应晶体管的制造方法，其特征在于，在所述衬底上形成栅极的步骤包括：
在所述衬底上形成多晶硅层，所述多晶硅层的厚度范围是2500埃至4000埃。
5.根据权利要求4所述的场效应晶体管的制造方法，其特征在于，形成的所述多晶硅的厚度为3500埃。
6.根据权利要求1所述的场效应晶体管的制造方法，其特征在于，进行源/漏注入工艺时，在所述衬底表面涂抹光刻胶并显影，去除包括覆盖所述栅极在内的有源区表面的光刻胶。
7.根据权利要求1所述的场效应晶体管的制造方法，其特征在于，所述侧墙包括隔离介质层和侧墙介质层，在所述衬底上形成栅极的侧墙的步骤包括：
在所述衬底上形成隔离介质层；
在所述隔离介质层上形成侧墙介质层。
8.根据权利要求7所述的场效应晶体管的制造方法，其特征在于，所述隔离介质层包括正硅酸乙酯。
9.根据权利要求7所述的场效应晶体管的制造方法，其特征在于，所述侧墙介质层包括氮化硅。
10.根据权利要求1所述的场效应晶体管的制造方法，其特征在于，采用干法刻蚀工艺去除所述侧墙。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510032619.5A CN105870017A (zh) | 2015-01-22 | 2015-01-22 | 场效应晶体管的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510032619.5A CN105870017A (zh) | 2015-01-22 | 2015-01-22 | 场效应晶体管的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105870017A true CN105870017A (zh) | 2016-08-17 |
Family
ID=56623498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510032619.5A Pending CN105870017A (zh) | 2015-01-22 | 2015-01-22 | 场效应晶体管的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105870017A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113937005A (zh) * | 2021-12-16 | 2022-01-14 | 广州粤芯半导体技术有限公司 | 金属氧化物半导体晶体管的制造方法 |
| WO2023284287A1 (zh) * | 2021-07-13 | 2023-01-19 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6100145A (en) * | 1998-11-05 | 2000-08-08 | Advanced Micro Devices, Inc. | Silicidation with silicon buffer layer and silicon spacers |
| US6312998B1 (en) * | 2000-10-16 | 2001-11-06 | Advanced Micro Devices, Inc. | Field effect transistor with spacers that are removable with preservation of the gate dielectric |
| US20040094805A1 (en) * | 2001-12-19 | 2004-05-20 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| US20070145432A1 (en) * | 2005-12-27 | 2007-06-28 | Tae Woo Kim | Semiconductor device |
| CN102856259A (zh) * | 2011-07-01 | 2013-01-02 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
-
2015
- 2015-01-22 CN CN201510032619.5A patent/CN105870017A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6100145A (en) * | 1998-11-05 | 2000-08-08 | Advanced Micro Devices, Inc. | Silicidation with silicon buffer layer and silicon spacers |
| US6312998B1 (en) * | 2000-10-16 | 2001-11-06 | Advanced Micro Devices, Inc. | Field effect transistor with spacers that are removable with preservation of the gate dielectric |
| US20040094805A1 (en) * | 2001-12-19 | 2004-05-20 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| US20070145432A1 (en) * | 2005-12-27 | 2007-06-28 | Tae Woo Kim | Semiconductor device |
| CN102856259A (zh) * | 2011-07-01 | 2013-01-02 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023284287A1 (zh) * | 2021-07-13 | 2023-01-19 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
| CN113937005A (zh) * | 2021-12-16 | 2022-01-14 | 广州粤芯半导体技术有限公司 | 金属氧化物半导体晶体管的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8936977B2 (en) | Late in-situ doped SiGe junctions for PMOS devices on 28 nm low power/high performance technologies using a silicon oxide encapsulation, early halo and extension implantations | |
| CN102227001B (zh) | 一种锗基nmos器件及其制备方法 | |
| CN102737974A (zh) | 制造多个栅极结构的方法 | |
| CN103545213A (zh) | 半导体器件及其制造方法 | |
| CN106158957B (zh) | 横向扩散金属氧化物半导体场效应管及其制造方法 | |
| CN102386226B (zh) | 半导体结构及其制造方法 | |
| CN102800594A (zh) | Pmos管的制作方法 | |
| CN105870017A (zh) | 场效应晶体管的制造方法 | |
| CN103295899A (zh) | FinFET器件制造方法 | |
| CN102117773B (zh) | 半导体器件和使用应力记忆技术工艺制造半导体器件的方法 | |
| CN102915968A (zh) | Cmos晶体管的制作方法 | |
| CN103377940B (zh) | 一种用于sram的p型传输栅极晶体管及其制作方法 | |
| CN103545257A (zh) | Cmos晶体管的制作方法 | |
| CN102915971B (zh) | 一种半导体器件的制造方法 | |
| US8569798B1 (en) | Semicondcutor device comprising transistor | |
| US20150255353A1 (en) | Forming source/drain regions with single reticle and resulting device | |
| CN106033727A (zh) | 场效应晶体管的制作方法 | |
| KR20100089023A (ko) | 플라즈마 탈수소화를 이용한 반도체 장치의 제조 방법 및 이에 의해 형성된 장치 | |
| CN102054697A (zh) | 半导体器件的器件层制作方法 | |
| US20120261674A1 (en) | Semiconductor device and method for forming the same | |
| US20120302026A1 (en) | Method for forming a transistor | |
| US9412869B2 (en) | MOSFET with source side only stress | |
| CN104253090A (zh) | Cmos晶体管的形成方法 | |
| CN103594374B (zh) | 半导体器件制造方法 | |
| CN105870021A (zh) | 金属氧化物半导体晶体管的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20170519 Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8 Applicant after: Wuxi CSMC Semiconductor Co., Ltd. Applicant after: Wuxi Huarun Shanghua Technology Co., Ltd. Address before: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8 Applicant before: Wuxi CSMC Semiconductor Co., Ltd. |
|
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20170926 Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8 Applicant after: Wuxi Huarun Shanghua Technology Co., Ltd. Address before: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8 Applicant before: Wuxi CSMC Semiconductor Co., Ltd. Applicant before: Wuxi Huarun Shanghua Technology Co., Ltd. |
|
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160817 |