CN101369541A - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN101369541A
CN101369541A CN 200810210498 CN200810210498A CN101369541A CN 101369541 A CN101369541 A CN 101369541A CN 200810210498 CN200810210498 CN 200810210498 CN 200810210498 A CN200810210498 A CN 200810210498A CN 101369541 A CN101369541 A CN 101369541A
Authority
CN
China
Prior art keywords
film
semiconductor film
substrate
electrode
microcrystalline semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200810210498
Other languages
English (en)
Other versions
CN101369541B (zh
Inventor
山崎舜平
手塚祐朗
鸟海聪志
古野诚
神保安弘
大力浩二
桑原秀明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101369541A publication Critical patent/CN101369541A/zh
Application granted granted Critical
Publication of CN101369541B publication Critical patent/CN101369541B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate

Abstract

本发明的目的在于提供一种质量良好的微晶半导体膜的制造方法。本发明的技术要点如下：在栅电极上形成栅极绝缘膜之后，为了提高在成膜初期中形成的微晶半导体膜的品质，在成膜速度低而品质良好的第一成膜条件下形成栅极绝缘膜界面附近的膜，然后，在成膜速度高的第二成膜条件下堆积膜。再者，接触微晶半导体膜上地对缓冲层进行层叠。另外，在第一成膜条件之前，进行氩等离子体处理等的稀有气体等离子体处理及氢等离子体处理，以去除衬底上的吸附水。

Description

半导体器件的制造方法
技术领域
本发明涉及具有由薄膜晶体管(以下称为TFT)构成的电路的半导体器件及其制造方法。例如，本发明涉及作为部件安装有以液晶显示面板为代表的电光装置或具有有机发光元件的发光显示装置的电子设备。
在本说明书中，半导体器件指的是能够通过利用半导体特性而工作的所有装置，因此电光装置、半导体电路、以及电子设备都是半导体器件。
背景技术
近年来，通过使用形成在具有绝缘表面的衬底上的半导体薄膜(厚度大约为几nm至几百nm)构成薄膜晶体管(TFT)的技术引人注目。薄膜晶体管广泛地应用于电子装置如IC或电光装置，尤其是作为图像显示装置的开关元件，正在积极地进行研究开发。
现在，使用由非晶半导体膜构成的薄膜晶体管、或由多晶半导体膜构成的薄膜晶体管等作为图像显示装置的开关元件。
关于由非晶半导体膜构成的薄膜晶体管，使用氢化非晶硅膜等的非晶半导体膜，因此对工艺温度有一定的限制，从而不进行在膜中的氢脱离的400℃以上的温度下的加热、或在由膜中的氢导致表面粗糙的强度下的激光照射、等等。氢化非晶硅膜是通过使氢与悬空键结合而对悬空键封端以提高电特性的非晶硅膜。
作为多晶半导体膜如多晶硅膜的形成方法，已知如下技术：为了不发生表面粗糙，预先进行降低非晶膜中的氢浓度的脱氢化处理，然后，通过使用光学系统将脉冲振荡受激准分子激光束加工为线形并通过使用线形光束对被脱氢化了的非晶硅膜进行扫描及照射，以实现结晶化。
由多晶半导体膜构成的薄膜晶体管具有如下优点：与由非晶半导体膜构成的薄膜晶体管相比，其迁移率高两位数以上；可以在同一个衬底上一体形成显示装置的像素部和其外围驱动电路。然而，与使用非晶半导体膜时相比，其制造步骤由于半导体膜的结晶化步骤而被复杂化，这导致成品率的降低及成本的上升。
在专利文献1中，本申请人提出了其沟道形成区域由混合了结晶结构和非晶结构的半导体构成的FET(Field effect transistor，即场效应晶体管)。
另外，使用由微晶半导体膜构成的薄膜晶体管作为图像显示装置的开关元件(参照专利文献2及3)。
作为现有的薄膜晶体管的制造方法，已知如下方法：在栅极绝缘膜上形成非晶硅膜，然后在其上形成金属膜并对该金属膜照射二极管激光，以将非晶硅膜改变为微晶硅膜(非专利文献1)。在上述方法中，形成在非晶硅膜上的金属膜是用来将二极管激光的光能转换成热能的膜，该膜之后应该被去除，以完成薄膜晶体管。就是说，非晶硅膜只因来自金属膜的传导加热而被加热，以形成微晶硅膜。
专利文献1美国专利第5591987号
专利文献2日本专利特开平4-242724号公报
专利文献3日本专利特开2005-49832号公报
非专利文献1Toshiaki Arai等，SID 07 DIGEST，2007，p.1370-1373
除了通过将激光照射到非晶硅形成微晶半导体膜的方法以外，还有通过等离子体CVD法形成微晶半导体膜的方法。在该方法中，可以通过对硅烷气体进行氢稀释来形成微晶半导体膜。但是，由氢稀释，即氢气体流量的增大导致成膜速度的降低。
若成膜速度慢，则成膜时间变长，因此可能会在成膜时包含在膜中的杂质变多，该杂质降低TFT的电特性。
关于在栅电极上隔着栅极绝缘膜形成有半导体层的反交错型TFT结构，在成膜初期中形成的半导体区域成为沟道形成区域。因此，在成膜初期中形成的半导体区域的质量越良好，TFT的电特性越良好，例如场效应迁移率高、等等。
另外，当要形成降低了膜中的氢浓度的微晶半导体膜以提高成膜速度时，会有成为沟道形成区域的区域大多是非晶区域的问题。
另外，由微晶半导体膜构成的反交错型TFT可以将其场效应迁移率设定为比由非晶硅膜构成的TFT高，但是截止电流也会上升。
发明内容
本发明的目的在于：提供一种质量良好的微晶半导体膜的制造方法；提供一种缩短了得到所希望的膜厚度所需要的成膜时间的微晶半导体膜的制造方法；提供一种与由非晶硅膜构成的TFT相比提高了场效应迁移率并降低了截止电流值的半导体器件的制造方法；以及提供一种其可靠性比由非晶硅膜构成的TFT高的半导体器件的制造方法。
为了提高在成膜初期中形成的半导体区域的品质，在将栅极绝缘膜形成于栅电极上之后，在成膜速度低而品质良好的第一成膜条件下形成栅极绝缘膜界面附近的膜，然后在成膜速度高的第二成膜条件下堆积膜。
本说明书所记载的发明结构是一种半导体器件的制造方法，包括如下步骤：在具有绝缘表面的衬底上形成栅电极；在该栅电极上形成绝缘膜；在该绝缘膜上形成微晶半导体膜；以及接触该微晶半导体膜上地形成缓冲层，其中微晶半导体膜通过有阶段地或连续地改变成膜条件，使得与缓冲层的界面附近的第一区域的成膜速度高于与绝缘膜的界面附近的第二区域而形成。“连续地改变成膜条件”指的是连续地发生每单位时间的水平变化，例如随时增加引入到处理室内的材料气体(硅烷气体等)的平均流量，当图示气体流量和时间的关系(以纵轴为气体流量，以横轴为时间)时成为右边上升的直线或右边上升的曲线。或者，固定或增加引入到处理室内的硅烷气体等的流量，并随时减少其他气体(氢、稀有气体等)的平均流量，当图示其他气体的气体流量和时间的关系时成为右边下降的直线或右边下降的曲线。另外，“有阶段地改变成膜条件”指的是不连续地发生不相同的水平变化，反复进行向处理室内的气体引入及停止，有时间间隔地增加或减少所引入的气体流量。“有阶段地改变”和“连续地改变”都至少指的是不接触大气地改变成膜条件来对一个衬底进行成膜处理。
作为成膜速度低而品质良好的第一成膜条件，为了在成膜之前预先尽量降低真空室(反应容器)内的氧或H2O等的残留气体，将最低压力设定为1×10-10至1×10-7Torr(大约超过1×10-8Pa且1×10-5Pa以下)的超高真空(UHV)，流过具有高纯度的材料气体，并将成膜时的衬底温度设定为100℃以上且低于300℃的范围内。
本说明书所记载的其他发明结构是一种半导体器件的制造方法，包括如下步骤：在具有绝缘表面的衬底上形成栅电极；在该栅电极上形成绝缘膜；将衬底引入到真空室内；将材料气体引入到真空室内，并在衬底温度为100℃以上且低于300℃的第一成膜条件下形成第一微晶半导体膜；在衬底温度、电力、电力施加的定时、材料气体流量、或真空度中的至少一个条件与第一成膜条件不相同的第二成膜条件下，在与真空室相同的室内堆积第二微晶半导体膜；以及在该第二微晶半导体膜上形成缓冲层。
通过上述第一成膜条件而获得的第一微晶半导体膜是膜中的氧浓度为1×1017/cm以下。当形成微晶半导体膜时，氧阻碍结晶化并在混入硅膜时会用作施主，因此应该减少氧。该通过第一成膜条件而获得的微晶硅膜的品质对之后形成的TFT的导通电流的增大及场效应迁移率的提高做贡献。
优选地是，在形成微晶半导体膜之前，预先通过对真空室进行烘烤(200℃以上300℃以下)处理去除真空室内的以水分为主要成分的残留气体，以在真空室内得到具有超高真空区域的真空度的压力环境。另外，也可以正在形成微晶半导体膜时加热(50℃以上300℃以下)真空室内壁来促进成膜反应。
作为第二成膜条件，只要是其成膜速度比第一成膜条件的成膜速度高的条件，即可。例如，通过采用与第一成膜条件不相同的硅烷气体和氢气体的流量比，在能够形成微晶硅膜的范围内降低处理室内的氢浓度，即可。另外，作为第二成膜条件，可以采用比第一成膜条件的衬底温度高的衬底温度如300℃以上且低于400℃，以提高成膜速度。在第一成膜条件和第二成膜条件分别采用不相同的衬底温度的情况下，在第一成膜条件下刚成膜之后，使温度从第一成膜条件的衬底温度上升到第二成膜条件的衬底温度，因此当衬底温度正在上升时也继续进行成膜处理。另外，作为第二成膜条件，可以使在等离子体形成时的电力高于第一成膜条件，以提高成膜速度。还可以通过控制真空室的排气阀如导阀得到与第一成膜条件不相同的真空度，以提高成膜速度。
另外，作为其成膜速度比第一成膜条件高的第二成膜条件，可以采用反复如下步骤的成膜条件：在一定时间内引入高频电力来对硅烷气体进行等离子体分解，然后在一定时间内截止高频电力来停止产生等离子体。作为第一成膜条件，在第一成膜期间中连续地放电，作为第二成膜条件，通过如下方法使其成膜速度比第一成膜条件高：改变电力施加的定时，具体地说，在每个衬底的第二成膜期间中具有多个使高频电力处于截止状态来停止放电的期间。微晶半导体膜的成膜时间包括在第一成膜条件下成膜的第一成膜期间，以及在第二成膜条件下成膜的第二成膜期间，其中第二成膜期间的成膜速度高于第一成膜期间的成膜速度。适当地选择放电时间和放电停止时间的成膜还被称为间断放电的等离子体CVD法。在此情况下，作为微晶硅膜的第一成膜条件，采用使高频电力的放电连续地作用于材料气体的连续放电等离子体CVD法，作为微晶硅膜的第二成膜条件，在相同的处理室内采用使高频电力的放电间断地作用于材料气体的间断放电(也称为脉冲振荡)等离子体CVD法。这里，连续放电指的是通过利用其波形在时间上连续的高频电力而产生的放电。
另外，作为其成膜速度比第一成膜条件高的第二成膜条件，可以将形成微晶半导体膜的真空室的内壁加热到高于衬底温度的温度来形成微晶半导体膜。当第一成膜条件下的衬底温度为100℃时，通过将真空室的内壁加热到150℃，在其温度低于真空室内壁的衬底表面上高效地形成微晶半导体膜。
另外，在通过真空排气将真空室内的气氛设定为超过1×10-8Pa且1×10-5Pa以下的真空度之后，优选在引入衬底之前，预先将氢气体或稀有气体引入到真空室内来产生等离子体，以去除真空室内的以水分为主要成分的残留气体，并得到真空室内的残留氧浓度下降了的环境。
另外，在通过真空排气将真空室内的气氛设定为超过1×10-8Pa且1×10-5Pa以下的真空度之后，在引入衬底之前，可以预先将硅烷气体流过真空室内并与真空室内的残留氧起反应来产生氧化硅，以进一步减少真空室内的氧。还可以在引入衬底之前预先将硅烷气体流过真空室内并产生等离子体来进行在内壁上成膜的处理(也称为预涂处理)，以防止在形成微晶半导体膜时混入铝等金属元素。
因为第一成膜条件的成膜速度慢，尤其是在增加膜厚度的情况下成膜时间变长。其结果是，杂质如氧容易混入膜中。因此，通过如上所述那样在引入衬底之前充分地降低真空室内的氧及水分，在成膜时间变长的情况下杂质如氧几乎不混入膜中。为了提高之后形成的微晶硅膜的品质，上述处理是重要的。
在引入衬底之后且在形成微晶硅膜之前，也可以通过预先进行氩等离子体处理等的稀有气体等离子体处理及氢等离子体处理以去除衬底上的吸附水，来将微晶硅膜中的氧浓度设定为1×1017/cm以下。
为了提高之后形成的微晶硅膜的品质，如上所述，在引入衬底之后充分地减少衬底所包含的氧及水分也是重要的。
另外，通过在成膜初期(第一成膜期间)中采用第一成膜条件并在成膜后期(第二成膜期间)中采用其成膜速度高的第二成膜条件，由于在成膜初期中形成微晶而可以在成膜后期中以在成膜初期中获得的微晶为晶核来堆积品质良好的微晶硅膜。另外，通过在成膜初期中预先形成微晶，可以提高成膜后期的成膜速度。
与不改变成膜条件就只在第一成膜条件下得到所希望的膜厚度所需要的时间相比，可以通过如下方法缩短得到所希望的膜厚度所需要的时间：在第一成膜条件下成膜，然后继续在相同处理室中以第二成膜条件成膜。若可以缩短得到所希望的膜厚度所需要的时间，则可以在杂质如氧几乎不混入到微晶硅膜的状态下成膜。另外，若不改变成膜条件就只在第一成膜条件下获得薄微晶硅膜，则之后层叠的缓冲层的负面影响变大，这会导致薄膜晶体管的场效应迁移率的降低。
另外，通过上述第一成膜条件而获得的微晶硅膜容易与氧起反应，因此通过正在成膜时将第一成膜条件改变为成膜速度高的第二成膜条件，可以保护栅极绝缘膜界面附近的膜。通过该第二成膜条件而获得的微晶硅膜的品质还对之后形成的TFT的截止电流的降低做贡献。
如上所述，通过以两个阶段改变成膜条件而获得的微晶硅膜至少包含柱状结晶，该膜中的氧浓度为1×1017/cm以下。另外，通过以两个阶段改变成膜条件而获得的微晶硅膜的总厚度为5nm至100nm，优选在10nm至30nm的范围内。
只要初期成膜条件是形成品质良好的微晶硅膜的条件，就不局限于以两个阶段改变成膜条件来形成微晶硅膜，也可以以三个以上的阶段改变成膜条件来成膜。再者，可以连续地改变成膜条件。
与非晶硅膜相比，上述微晶硅膜容易与氧起反应，因此优选还不暴露于大气地层叠不包含晶粒的缓冲层来保护。关于缓冲层，在与形成微晶硅膜的真空室不相同的真空室中形成，其衬底温度高于上述第一及第二成膜条件，例如300℃以上且低于400℃。将在形成缓冲层时的衬底温度设定为高于上述第一及第二成膜条件是有用的。这是因为可以在形成缓冲层时对微晶硅膜进行退火处理而不增加制造步骤，因此可以提高微晶硅膜的质量的缘故。通过在形成缓冲层时对微晶硅膜进行退火处理，还可以抑制反复施加电压的可靠性试验中的TFT特性的变动(阈值的变动等)，从而可以提高TFT的可靠性。典型地说，缓冲层的厚度为100nm以上400nm以下，优选为200nm以上300nm以下。另外，缓冲层由其缺陷密度比上述微晶硅膜高的非晶硅膜构成。通过将具有高缺陷密度的非晶硅膜用于缓冲层，可以对之后形成的TFT的截止电流的降低做贡献。
另外，上述微晶硅膜因杂质混入而容易呈现n型导电性，因此优选将微量的三甲基硼气体等添加到材料气体来调节成膜条件，以得到i型。通过将微量的三甲基硼气体等添加到以硅烷气体及氢气体为主的材料气体，可以控制薄膜晶体管的阈值。
在本说明书中，微晶半导体膜指的是包含非晶和结晶结构(包括单晶、多晶)的中间结构的半导体的膜。该半导体是具有在自由能方面上稳定的第三状态的半导体，并是短程有序且晶格畸变的结晶半导体，其中粒径为0.5至20nm的柱状或针状结晶沿相对于衬底表面的法线方向生长。另外，微晶半导体和非单晶半导体混合在一起。作为微晶半导体的典型例子的微晶硅的拉曼光谱偏移到比单晶硅的520.5cm-1低的波数一侧。就是说，微晶硅的拉曼光谱的峰值位于单晶硅的520.5cm-1和非晶硅的480cm-1之间。另外，包含至少1原子％或更多的氢或卤素，以对悬空键封端。再者，通过包含氦、氩、氪、氖等的稀有气体元素来进一步促进晶格畸变，可以获得稳定性提高的优良微晶半导体膜。上述微晶半导体膜的记载例如在美国专利4,409,134号中公开。
另外，虽然在处理多个衬底的生产率方面不利，但是也可以在与形成微晶硅膜的真空室相同的真空室中形成缓冲层。通过在相同的真空室中连续形成缓冲层，可以形成叠层界面，而不在搬运衬底时被浮游的污染杂质元素污染，因此可以降低薄膜晶体管特性的不均匀性。
在缓冲层上形成源电极或漏电极，并在缓冲层中形成槽，以降低上述源电极及漏电极之间的泄漏电流。
在缓冲层和源电极或漏电极之间，形成有包含n型杂质元素的半导体膜(n+层)。另外，缓冲层设置在n+层和微晶硅膜之间以不使n+层和微晶硅膜接触。因而，在源电极的下方，n+层、缓冲层、以及微晶硅膜重叠。与此同样，在漏电极的下方，n+层、缓冲层、以及微晶硅膜重叠。通过采用上述叠层结构并增加缓冲层的厚度，实现耐压性的提高。另外，通过增加缓冲层的厚度，可以在缓冲层的一部分中形成槽而不暴露容易氧化的微晶硅膜。
在进行上述制造步骤之后，在缓冲层上形成包含n型杂质元素的半导体膜，在该包含n型杂质元素的半导体膜上形成源电极或漏电极，通过蚀刻包含n型杂质元素的半导体膜形成源区及漏区，而且通过以使与上述源区及漏区重叠的区域残留的方式蚀刻并去除上述缓冲层的一部分来制造薄膜晶体管。
关于如上所述那样获得的薄膜晶体管，在导通时，在第一成膜条件下形成的品质高的微晶硅膜中的栅极绝缘膜界面附近的区域被用作沟道形成区域，而在截止时，通过蚀刻缓冲层的一部分而形成的槽部成为流过极微量的泄漏电流的途径。因此，与现有的由非晶硅单层构成的薄膜晶体管或由微晶硅单层构成的薄膜晶体管相比，可以增大截止电流和导通电流的比，可以说是其开关特性优良，从而可以提高显示面板的对比度。
根据本发明的制造方法，可以将所获得的薄膜晶体管的场效应迁移率设定为高于1且50以下。因此，关于根据本发明的制造方法而获得的由微晶半导体膜构成的薄膜晶体管，示出电流电压特性的曲线的上升部分的斜率大，作为开关元件的响应性优良，而且能够进行高速工作。
使用根据本发明的制造方法而获得的薄膜晶体管的发光装置可以抑制薄膜晶体管的阈值的变动，从而可以提高可靠性。
另外，使用根据本发明的制造方法而获得的薄膜晶体管的液晶显示装置可以增大场效应迁移率，因此可以提高驱动电路的驱动频率。由于可以使驱动电路进行高速工作，所以可以实现将帧频率设定为4倍或者进行黑屏插入等。
附图说明
图1A至1D是说明本发明的制造方法的剖视图；
图2A至2D是说明本发明的制造方法的剖视图；
图3A至3C是说明本发明的制造方法的剖视图；
图4是说明本发明的制造方法的俯视图；
图5示出说明微晶硅膜的形成步骤的时序图的一个例子；
图6是示出具有三个处理室的多室式等离子体CVD设备的结构的俯视图；
图7是示出具有四个处理室的多室式等离子体CVD设备的结构的俯视图；
图8A至8D是说明可适用于本发明的多灰度掩模的图；
图9A和9B是本发明的制造步骤的剖视图；
图10A至10C是本发明的制造步骤的剖视图；
图11A和11B是本发明的制造步骤的剖视图；
图12A至12C是本发明的制造步骤的俯视图；
图13是说明液晶显示装置的一个例子的图；
图14是说明液晶显示装置的一个例子的图；
图15是说明液晶显示装置的一个例子的图；
图16是说明液晶显示装置的一个例子的图；
图17是说明液晶显示装置的一个例子的图；
图18是说明液晶显示装置的一个例子的图；
图19是说明液晶显示装置的一个例子的图；
图20是说明液晶显示装置的一个例子的图；
图21是说明液晶显示装置的一个例子的图；
图22是说明液晶显示装置的一个例子的图；
图23是说明本发明的液晶显示装置的图；
图24是说明本发明的液晶显示装置的图；
图25是说明液晶显示装置的一个例子的图；
图26是说明液晶显示装置的一个例子的图；
图27A和27B是说明发光装置的制造方法的一个例子的剖视图；
图28A至28C是说明可适用于发光装置的像素的剖视图；
图29A至29C是说明显示面板的立体图；
图30A至30D是说明使用发光装置的电子设备的立体图；
图31是说明使用发光装置的电子设备的图；
图32是说明发光装置的结构的框图；
图33A和33B是说明显示面板的俯视图及剖视图；
图34A和34B是说明显示面板的俯视图及剖视图。
具体实施方式
下面，说明本发明的实施方式。此外，本发明可以以多种不同的方式实施，本领域的技术人员可以很容易地理解一个事实就是，其方式和详细内容可以在不脱离本发明的宗旨及其范围的情况下被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在实施方式所记载的内容中。
实施方式1
在本实施方式中，参照图1A至图5说明用于液晶显示装置的薄膜晶体管的制造步骤。图1A至图3C是示出薄膜晶体管的制造步骤的剖视图，而图4是一个像素中的薄膜晶体管及像素电极的连接区域的俯视图。另外，图5是示出微晶硅膜的成膜方法的时序图。
关于具有微晶半导体膜的薄膜晶体管，n型薄膜晶体管具有比p型薄膜晶体管高的迁移率，因此更适合用于驱动电路。优选地是，在同一衬底上形成同一极性的薄膜晶体管，以减少制造步骤。这里，使用n沟道型薄膜晶体管进行说明。
如图1A所示，在衬底50上形成栅电极51。衬底50可以使用通过利用熔融法或浮法而制造的无碱玻璃衬底如钡硼硅酸盐玻璃、铝硼硅酸盐玻璃、铝硅酸盐玻璃、等等。当衬底50为母玻璃时，衬底的尺寸可以采用第一代(320mm×400mm)、第二代(400mm×500mm)、第三代(550mm×650mm)、第四代(680mm×880mm、或730mm×920mm)、第五代(1000mm×1200mm、或1100mm×1250mm)、第六代(1500mm×1800mm)、第七代(1900mm×2200mm)、第八代(2160mm×2460mm)、第九代(2400mm×2800mm、或2450mm×3050mm)、第十代(2950mm×3400mm)、等等。
栅电极51通过使用钛、钼、铬、钽、钨、铝等的金属材料或其合金材料而形成。可以通过使用溅射法或真空蒸镀法在衬底50上形成导电膜，在该导电膜上通过使用光刻技术或喷墨法形成掩模，并使用该掩模蚀刻导电膜，以形成栅电极51。栅电极51还可以通过使用喷墨法将银、金、铜等的导电纳米胶喷射并焙烧而形成。另外，作为提高栅电极51的贴紧性并防止向基底扩散的阻挡金属，可以在衬底50和栅电极51之间设置上述金属材料的氮化物膜。这里，使用通过第一光掩模而形成的抗蚀剂掩模蚀刻形成在衬底50上的导电膜，以形成栅电极。
作为栅电极结构的具体例子，可以在铝膜上层叠钼膜，以防止铝特有的小丘或电迁移。还可以采用铝膜被夹在钼膜之间的三层结构。作为栅电极结构的其他例子，可以举出在铜膜上层叠有钼膜的结构、在铜膜上层叠有氮化钛膜的结构、以及在铜膜上层叠有氮化钽膜的结构。
由于在栅电极51上形成半导体膜或布线，所以优选将其端部加工为锥形以防止断裂。虽然未图示，但是在上述步骤中还可以同时形成与栅电极连接的布线。
然后，在栅电极51上依次形成栅极绝缘膜52a、52b及52c。此时的剖视图相当于图1A。
栅极绝缘膜52a、52b及52c可以通过使用CVD法或溅射法等以氧化硅膜、氮化硅膜、氧氮化硅膜、或氮氧化硅膜而形成。为了防止由形成在栅极绝缘膜中的针孔等导致的层间短路，优选使用不相同的绝缘层来形成多层结构。这里，示出依次层叠氮化硅膜、氧氮化硅膜、以及氮化硅膜作为栅极绝缘膜52a、52b及52c的方式。
这里，氧氮化硅膜指的是在其组成上氧含量多于氮含量的物质，其包含氧、氮、Si及氢，其浓度如下：55至65原子％的氧；1至20原子％的氮；25至35原子％的Si；以及0.1至10原子％的氢。另一方面，氮氧化硅膜指的是在其组成上氮含量多于氧含量的物质，其包含氧、氮、Si及氢，其浓度如下：15至30原子％的氧；20至35原子％的氮；25至35原子％的Si；以及15至25原子％的氢。
第一层栅极绝缘膜及第二层栅极绝缘膜都厚于50nm。作为第一层栅极绝缘膜，优选使用氮化硅膜或氮氧化硅膜，以防止杂质(例如碱金属等)从衬底扩散。第一层栅极绝缘膜不仅可以防止栅电极的氧化，而且还可以在使用铝作为栅电极的情况下防止小丘。另外，与微晶半导体膜接触的第三层栅极绝缘膜的厚度大于0nm且5nm以下，优选为大约1nm。第三层栅极绝缘膜是为了提高与微晶半导体膜的贴紧性的。另外，通过使用氮化硅膜作为第三层栅极绝缘膜，可以防止由之后进行的热处理或激光照射导致的微晶半导体膜的氧化。例如，当在氧含量多的绝缘膜和微晶半导体膜接触的状态下进行热处理时，可能会使微晶半导体膜氧化。
再者，优选使用频率为1GHz以上的微波等离子体CVD设备形成栅极绝缘膜。通过使用微波等离子体CVD设备而形成的氧氮化硅膜、氮氧化硅膜的耐压性高，从而可以提高薄膜晶体管的可靠性。
这里，虽然形成具有三层结构的栅极绝缘膜，但是在用作液晶显示装置的开关元件的情况下，由于进行交流驱动而可以只由氮化硅膜的单层构成。
接着，优选地是，在形成栅极绝缘膜之后，不接触大气地搬运衬底，以在与形成栅极绝缘膜的真空室不相同的真空室中形成微晶半导体膜53。
下面，参照图5说明形成微晶半导体膜53的步骤。在图5中，以将反应室从大气压排气到真空(真空排气200)的步骤为起始步骤，以时间序列的方式分别示出之后进行的各种处理如预涂201、衬底搬入202、基底预处理203、成膜处理204、衬底搬出205、净化206。但是，不局限于从大气压排气到真空，从大量生产或以短时间降低最终真空度的观点来看，反应室优选一直保持为一定程度的真空度。
在本实施方式中，为了将衬底搬入之前的真空室内的真空度设定为低于10-5Pa，进行超高真空排气。这个步骤相当于图5中的真空排气200。在进行上述超高真空排气的情况下，优选同时利用涡轮分子泵和低温泵，即利用涡轮分子泵进行排气，并利用低温泵进行真空排气。以两个涡轮分子泵串联的方式进行真空排气也是有效的。另外，优选在反应室中设置烘烤用加热器来进行加热处理，以从反应室内壁脱气。还使加热衬底的加热器工作来使温度稳定。衬底的加热温度为100℃以上300℃以下，优选为120℃以上220℃以下。
接着，在搬入衬底之前进行预涂201，以形成硅膜作为内壁覆盖膜。作为预涂201，通过引入氢或稀有气体产生等离子体以去除附着在反应室的内壁上的气体(氧及氮等的大气成分、或用来使反应室净化的蚀刻气体)，然后引入硅烷气体，来产生等离子体。由于硅烷气体与氧或水分等起反应，所以通过流过硅烷气体来产生硅烷等离子体，可以去除反应室内的氧或水分。另外，通过进行预涂201，可以防止构成反应室的部件的金属元素作为杂质混入微晶硅膜中。就是说，通过使用硅覆盖反应室内，可以防止反应室内被等离子体蚀刻，并可以降低包含在之后形成的微晶硅膜中的杂质浓度。预涂201包括使用与将要堆积在衬底上的膜相同种类的膜覆盖反应室内壁的处理。
在预涂201之后，进行衬底搬入202。由于将要堆积微晶硅膜的衬底存储在被进行了真空排气的装载室中，因此即使搬入衬底也不会使反应室内的真空度显著恶化。
接着，进行基底预处理203。基底预处理203是在形成微晶硅膜时特别有效的处理，因此优选进行基底预处理203。就是说，当在玻璃衬底表面、绝缘膜的表面、或非晶硅的表面上通过等离子体CVD法形成微晶硅膜时，有时会在堆积初期阶段中由于杂质或晶格失配等而导致形成非晶层。为了尽量降低该非晶层的厚度或者如果可能的活去除该非晶层，优选进行基底预处理203。作为基底预处理，优选进行稀有气体等离子体处理或氢等离子体处理，或者进行这两种处理。作为稀有气体等离子体处理，优选使用质量数大的稀有气体元素如氩、氪、或氙。这是因为通过利用溅射效果去除附着在表面上的氧、水分、有机物、或金属元素等的杂质的缘故。氢等离子体处理是对于通过利用氢自由基去除吸附在表面上的上述杂质、以及通过利用对绝缘膜或非晶硅膜的蚀刻作用形成干净的膜表面有效的。另外，通过进行稀有气体等离子体处理及氢等离子体处理，可以期待促进微晶核生成的作用。
从促进微晶核生成的观点来看，如图5中的虚线207所示，在微晶硅膜的成膜初期中继续提供氩等的稀有气体是有效的。
在进行基底预处理203之后，进行形成微晶硅膜的成膜处理204。在本实施方式中，在成膜速度低而品质良好的第一成膜条件下形成栅极绝缘膜界面附近的膜，然后在成膜速度高的第二成膜条件下堆积膜。
只要第二成膜条件的成膜速度比第一成膜条件的成膜速度高，就没有特别的限制。因此，可以通过频率为几十MHz至几百MHz的高频等离子体CVD法或频率为1GHz以上的微波等离子体CVD设备形成，典型地说，可以通过使用氢稀释氢化硅如SiH4或Si2H6来实现等离子体生成而形成。除了氢化硅及氢以外，还可以使用选自氦、氩、氪、氖中的一种或多种稀有气体元素来稀释，以形成微晶半导体膜。此时的相对于氢化硅的氢的流量比为12倍以上1000倍以下，优选为50倍以上200倍以下，更优选为100倍。另外，可以使用SiH2Cl2、SiHCl3、SiCl4、SiF4等代替氢化硅。
在将氦加入材料气体的情况下，由于氦的离子化能量在所有气体中最高，即24.5eV，其亚稳态位于比该离子化能量稍微低的约20eV的能级，所以在放电持续期间中，为离子化而只需要其差异的4eV左右。因此，放电开始电压值也在所有气体中最低。由于上述特征，氦能够稳定地保持等离子体。另外，由于能够形成均匀的等离子体，所以即使堆积微晶硅膜的衬底的面积增大，也可以起到实现等离子体密度的均匀化的作用。
还可以将碳的氢化物如CH4或C2H6、氢化锗或氟化锗如GeH4或GeF4混合到硅烷等的气体中，以将能带宽度调整为1.5至2.4eV、或0.9至1.1eV。通过将碳或锗添加到硅，可以改变TFT的温度特性。
这里，第一成膜条件如下：通过使用氢及/或稀有气体将硅烷稀释为超过100倍且2000倍以下，衬底的加热温度为100℃以上且低于300℃，优选为120℃以上220℃以下。为了促进微晶硅的生长，优选在120℃以上220℃以下的温度下成膜。
将在第一成膜条件下成膜之后的剖视图示出于图1B。在栅极绝缘膜52c上形成有成膜速度低而品质良好的微晶硅膜23。该在第一成膜条件下获得的微晶硅膜23的品质对之后形成的TFT的导通电流的增大及场效应迁移率的提高做贡献，因此重要的是充分地降低氧浓度，以将膜中的氧浓度设定为1×1017/cm以下。另外，通过上述步骤，除了氧以外，还可以降低混入微晶半导体膜中的氮及碳的浓度。因此可以防止微晶半导体膜的n型化。
接着，通过采用第二成膜条件代替第一成膜条件来提高成膜速度，以形成微晶半导体膜53。此时的剖视图相当于图1C。微晶半导体膜53的厚度可以为50nm至500nm(优选为100nm至250nm)。此外，在本实施方式中，微晶半导体膜53的成膜时间包括在第一成膜条件下成膜的第一成膜期间、以及在第二成膜条件下成膜的第二成膜期间。虽然可以将在第一成膜条件下获得的膜称为第一微晶半导体膜并将在第二成膜条件下获得的膜称为第二微晶半导体膜，但是在成膜后的第一微晶半导体膜和第二微晶半导体膜的界面不明确，因此通过在成膜期间中改变条件而获得的叠层膜被称为微晶半导体膜。
这里，第二成膜条件如下：通过使用氢及/或稀有气体将硅烷稀释为12倍以上100倍以下，衬底的加热温度为100℃以上且低于400℃，优选为120℃以上220℃以下。此外，在如下条件下的成膜速度为3.05nm/min：使用电容耦合型(平行平板型)CVD设备，将间隔(电极面和衬底表面的间隔)设定为20mm，反应室内的真空度为100Pa，衬底温度为300℃，以20W施加60MHz的高频电力，并且通过利用氢(流量400sccm)将硅烷气体(流量8sccm)稀释为50倍，以形成微晶硅膜。通过上述成膜条件而获得的微晶硅膜的拉曼强度比(Ic/Ia)为3.52。另外，通过在上述成膜条件下只将硅烷气体的流量改变为4sccm来将它稀释为100倍而获得的微晶硅膜的成膜速度为1.53nm/min。像这样，从实验结果可知，通过固定氢流量并增加硅烷流量，成膜速度上升。通过稀释为100倍而获得的微晶硅膜的拉曼强度比(Ic/Ia)为6.19。另外，从实验结果可知，与成膜速度高的成膜条件相比，通过成膜速度低的成膜条件而获得的微晶硅膜的结晶性高。
当在得到1.53nm/min的成膜速度的上述条件中只改变衬底温度，即在200℃的温度下成膜时，得到1.286nm/min的成膜速度。就是说，通过降低衬底温度，微晶硅膜的成膜速度稍微降低。微晶硅膜的成膜和非晶硅膜的成膜大不相同，例如在非晶硅膜的成膜中通过降低衬底温度，成膜速度上升。另外，在将作为微晶硅膜的成膜条件的衬底温度设定为200℃的情况下，有如下趋势：通过固定氢流量并增加硅烷流量，成膜速度上升。
在本实施方式中，使用电容耦合型(平行平板型)CVD设备，将间隔(电极面和衬底表面的间隔)设定为20mm，第一成膜条件如下：反应室内的真空度为100Pa，衬底温度为100℃，以30W施加60MHz的高频电力，并且通过利用氢(流量400sccm)将硅烷气体(流量2sccm)稀释为200倍。通过改变气体流量而提高成膜速度的第二成膜条件如下：通过利用氢(流量400sccm)将4sccm的硅烷气体稀释为100倍(其他条件与第一成膜条件相同)。
在通过第二成膜条件形成微晶硅膜之后，停止硅烷或氢等材料气体及高频电力的供给来进行衬底搬出205。在对下一个衬底继续进行成膜处理的情况下，回到衬底搬入202的步骤来进行同一处理。为了去除附着在反应室内的膜或粉末，进行净化206。
作为净化206，通过引入以NF3、SF6为代表的蚀刻气体进行等离子体蚀刻。另外，通过引入即使不利用等离子体也能够蚀刻的气体如ClF3来进行。净化206优选在衬底加热用加热器截止且处理室内壁温度降低了的状态下进行。这是为了抑制由蚀刻导致的反应副生成物的生成。在进行净化206之后，回到预涂201，对下一个衬底进行上述同样的处理，即可。
接着，在形成微晶半导体膜53之后，优选不接触大气地搬运衬底，来在与形成微晶半导体膜53的真空室不相同的真空室中形成缓冲层54。通过另外提供形成缓冲层54的真空室，可以将形成微晶半导体膜53的真空室用作在引入衬底之前到达超高真空的专用处理室，从而可以尽量抑制杂质污染并缩短到达超高真空的时间。在为到达超高真空而进行烘烤的情况下，为得到处理室内壁温度低且稳定的状态而需要较长时间，因此是特别有效的。另外，通过分别提供不相同的真空室，可以根据想要获得的膜而分别改变高频电力的频率。例如，可以在第一处理室中使用频率60MHz的高频电力形成微晶半导体膜，然后在第二处理室中使用频率13.56MHz的高频电力形成缓冲层。
缓冲层54通过使用包含氢、氮、或卤素的非晶半导体膜而形成。通过使用氢，其流量为氢化硅的流量的1倍以上10倍以下，优选为1倍以上5倍以下，可以形成包含氢的非晶半导体膜。另外，通过使用上述氢化硅、以及氮或氨，可以形成包含氮的非晶半导体膜。通过使用上述氢化硅、以及包含氟、氯、溴、或碘的气体(F2、Cl2、Br2、I2、HF、HCl、HBr、HI等)，可以形成包含氟、氯、溴、或碘的非晶半导体膜。另外，可以使用SiH2Cl2、SiHCl3、SiCl4、SiF4等代替氢化硅。
作为缓冲层54，也可以通过将非晶半导体用作靶并使用氢或稀有气体进行溅射来形成非晶半导体膜。此时，通过将氨、氮、或N2O包含在气氛中，可以形成包含氮的非晶半导体膜。另外，通过将包含氟、氯、溴、或碘的气体(F2、Cl2、Br2、I2、HF、HCl、HBr、HI等)包含在气氛中，可以形成包含氟、氯、溴、或碘的非晶半导体膜。
缓冲层54优选由不包含晶粒的非晶半导体膜构成。因此，在通过使用频率为几十MHz至几百MHz的高频等离子体CVD法或微波等离子体CVD法形成缓冲层54的情况下，优选调节成膜条件，以形成不包含晶粒的非晶半导体膜。
在之后形成源区及漏区的步骤中，缓冲层54的一部分被蚀刻。因此，缓冲层54优选形成为在上述情况下其一部分残留的厚度，以不暴露微晶半导体膜53。典型地说，缓冲层54优选形成为具有100nm以上400nm以下，优选为200nm以上300nm以下的厚度。在薄膜晶体管的施加电压高(例如大约为15V)的显示装置，典型地为液晶显示装置中，通过将缓冲层54的厚度设定为上述范围内，可以提高耐压性，从而即使高电压被施加到薄膜晶体管也可以避免薄膜晶体管的退化。
另外，缓冲层54不是有意识地添加有赋予一导电类型的杂质元素如磷或硼等。为了防止杂质元素从添加有赋予一导电类型的杂质元素的半导体膜55扩散到微晶半导体膜53，将缓冲层54用作阻挡层。在不设置缓冲层的情况下，若微晶半导体膜53和添加有赋予一导电类型的杂质的半导体膜55接触，则会有在之后的蚀刻步骤或加热处理中杂质元素移动，从而难以控制阈值的问题。
通过在微晶半导体膜53的表面上形成缓冲层54，可以防止包含在微晶半导体膜53中的晶粒表面的自然氧化。尤其是在非晶半导体和晶粒接触的区域中，容易因局部应力而产生裂缝。当该裂缝与氧接触时晶粒被氧化，从而形成氧化硅。
作为非晶半导体膜的缓冲层54的能隙比微晶半导体膜53大(非晶半导体膜的能隙为1.6至1.8eV，而微晶半导体膜53的能隙为1.1至1.5eV)，其电阻高，而且其电子迁移率低，即微晶半导体膜53的1/5至1/10。因此，在之后形成的薄膜晶体管中，形成在源区及漏区和微晶半导体膜53之间的缓冲层用作高电阻区域，而微晶半导体膜53用作沟道形成区域。因此，可以降低薄膜晶体管的截止电流。在将该薄膜晶体管用作显示装置的开关元件的情况下，可以提高显示装置的对比度。
优选地是，在微晶半导体膜53上，通过等离子体CVD法以300℃以上且低于400℃的衬底温度形成缓冲层54。通过上述成膜处理，可以将氢提供给微晶半导体膜53，从而得到与使微晶半导体膜53氢化相同的效果。就是说，通过在微晶半导体膜53上堆积缓冲层54，可以将氢扩散到微晶半导体膜53，从而对悬空键封端。另外，可以在成膜时进行微晶半导体膜53的退火，从而可以提高膜质量。尤其是，通过第二成膜条件而获得的膜虽然有其成膜速度比第一成膜条件高而其结晶性比通过第一成膜条件而获得的结晶性低的特征，但是通过在形成缓冲层时进行退火，可以提高结晶性等的膜质量。
接着，在形成缓冲层54之后，优选不接触大气地搬运衬底，来在与形成缓冲层54的真空室不相同的真空室中形成添加有赋予一导电类型的杂质的半导体膜55。此时的剖视图相当于图1D。通过在与形成缓冲层54的真空室不相同的真空室中形成添加有赋予一导电类型的杂质的半导体膜55，可以防止赋予一导电类型的杂质在形成缓冲层时混入。
关于添加有赋予一导电类型的杂质的半导体膜55，在形成n沟道型薄膜晶体管的情况下，可以添加磷作为典型的杂质元素，并可以将PH3等的杂质气体添加到氢化硅。另外，在形成p沟道型薄膜晶体管的情况下，可以添加硼作为典型的杂质元素，并可以将B2H6等的杂质气体添加到氢化硅。添加有赋予一导电类型的杂质的半导体膜55可以由微晶半导体或非晶半导体构成。添加有赋予一导电类型的杂质的半导体膜55的厚度为2nm以上50nm以下。通过减少添加有赋予一导电类型的杂质的半导体膜的厚度，可以提高生产率。
接着，如图2A所示，在添加有赋予一导电类型的杂质的半导体膜55上形成抗蚀剂掩模56。抗蚀剂掩模56通过使用光刻技术或喷墨法而形成。这里，通过使用第二光掩模，对涂敷在添加有赋予一导电类型的杂质的半导体膜55上的抗蚀剂进行曝光及显影，以形成抗蚀剂掩模56。
接着，通过使用抗蚀剂掩模56将微晶半导体膜53、缓冲层54、以及添加有赋予一导电类型的杂质的半导体膜55蚀刻并分离，如图2B所示那样形成微晶半导体膜61、缓冲层62、及添加有赋予一导电类型的杂质的半导体膜63。然后，去除抗蚀剂掩模56。
微晶半导体膜61和缓冲层62的端部侧面倾斜，从而可以防止在形成在缓冲层62上的源区及漏区和微晶半导体膜61之间产生泄漏电流。还可以防止在源电极及漏电极和微晶半导体膜61之间产生泄漏电流。微晶半导体膜61和缓冲层62的端部侧面的倾斜角度为30°至90°，优选为45°至80°。通过采用上述角度，可以防止由台阶形状导致的源电极或漏电极的断开。
接着，如图2C所示，覆盖添加有赋予一导电类型的杂质的半导体膜63及栅极绝缘膜52c地形成导电膜65a至65c。导电膜65a至65c优选由铝、铜、或添加有硅、钛、钕、钪、钼等的耐热性提高元素或小丘防止元素的铝合金的单层或叠层构成。还可以采用如下叠层结构：通过使用钛、钽、钼、钨或这些元素的氮化物形成与添加有赋予一导电类型的杂质的半导体膜接触一侧的膜，并在其上形成铝或铝合金。再者，可以采用如下叠层结构：铝或铝合金的上表面及下表面由钛、钽、钼、钨或这些元素的氮化物夹住。这里，示出导电膜65a至65c这三个层重叠的导电膜，并示出如下叠层导电膜：导电膜65a及65c由钼膜构成，且导电膜65b由铝膜构成；或者，导电膜65a及65c由钛膜构成，且导电膜65b由铝膜构成。导电膜65a至65c通过溅射法或真空蒸镀法而形成。
接着，如图2D所示，在导电膜65a至65c上通过使用第三光掩模形成抗蚀剂掩模66，并蚀刻导电膜65a至65c的一部分，以形成一对源电极及漏电极71a至71c。通过对导电膜65a至65c进行湿蚀刻，导电膜65a至65c被选择性地蚀刻。其结果是，由于以各向同性的方式蚀刻导电膜而可以形成其面积比抗蚀剂掩模66小的源电极及漏电极71a至71c。
然后，如图3A所示，通过使用抗蚀剂掩模66蚀刻添加有赋予一导电类型的杂质的半导体膜63，形成一对源区及漏区72。再者，在该蚀刻步骤中，缓冲层62的一部分也被蚀刻。由于其一部分被蚀刻而形成有凹部(槽)的缓冲层被称为缓冲层73。可以以同一步骤形成源区及漏区、以及缓冲层的凹部(槽)。通过将缓冲层的凹部(槽)的深度设定为缓冲层的最厚区域的1/2至1/3，可以增加源区及漏区的距离，因此可以降低源区及漏区之间的泄漏电流。之后，去除抗蚀剂掩模66。
将缓冲层蚀刻50nm左右，以防止如下情况：尤其是，抗蚀剂掩模在暴露于用于干蚀刻等的等离子体时变质，不能在抗蚀剂去除步骤中完全去除，从而残留着残渣。在导电膜65a至65c的一部分的蚀刻处理及在形成源区及漏区72时的蚀刻处理这两次蚀刻处理中使用抗蚀剂掩模66，在采用干蚀刻作为该两次蚀刻处理的情况下容易残留残渣，因此将在完全去除残渣时可以被蚀刻的缓冲层形成为具有厚的膜厚度是有效的。另外，缓冲层73可以防止在干蚀刻时给微晶半导体膜61带来等离子体损伤。
接着，如图3B所示，形成绝缘膜76，该绝缘膜76覆盖源电极及漏电极71a至71c、源区及漏区72、缓冲层73、微晶半导体膜61、以及栅极绝缘膜52c。绝缘膜76可以以与栅极绝缘膜52a、52b及52c相同的成膜方法形成。此外，绝缘膜76是为防止浮游在大气中的有机物、金属物、水蒸气等的污染杂质的侵入而提供的，因此优选采用致密的膜。另外，通过将氮化硅膜用于绝缘膜76，可以将缓冲层73中的氧浓度设定为5×1019toms/cm3以下，优选为1×1019atoms/cm3以下。
如图3B所示，源电极及漏电极71a至71c的端部与源区及漏区72的端部不一致且彼此错开，源电极及漏电极71a至71c的端部的距离增大，从而可以防止源电极及漏电极之间的泄漏电流或短路。另外，由于源电极及漏电极71a至71c的端部与源区及漏区72的端部不一致且彼此错开，所以在源电极及漏电极71a至71c和源区及漏区72的端部中不发生电场集中，从而可以防止栅电极51和源电极及漏电极71a至71c之间的泄漏电流。由此，可以制造高可靠性及高耐压的薄膜晶体管。
通过上述步骤，可以形成薄膜晶体管74。
在本实施方式所示的薄膜晶体管中，在栅电极上层叠了栅极绝缘膜、微晶半导体膜、缓冲层、源区及漏区、源电极及漏电极，其中用作沟道形成区域的微晶半导体膜的表面被缓冲层覆盖。另外，在缓冲层的一部分中形成有凹部(槽)，而且该凹部以外的区域被源区及漏区覆盖。就是说，由于形成在缓冲层中的凹部而在源区及漏区之间有一定的距离，因此可以降低源区及漏区之间的泄漏电流。另外，因为通过蚀刻缓冲层的一部分形成凹部，所以可以去除在形成源区及漏区的步骤中产生的蚀刻残渣，从而可以避免由残渣导致的源区及漏区的泄漏电流(寄生沟道)。
另外，在用作沟道形成区域的微晶半导体膜和源区及漏区之间形成有缓冲层。微晶半导体膜的表面被缓冲层覆盖。高电阻的缓冲层形成在微晶半导体膜和源区及漏区之间，因而可以降低产生在薄膜晶体管中的泄漏电流，并可以抑制由于施加高电压而导致的退化。另外，缓冲层、微晶半导体膜、源区及漏区都形成在与栅电极重叠的区域上。因此，可以说是不受到栅电极的端部形状的影响的结构。在栅电极具有叠层结构的情况下，若在其下层中使用铝，则可能会在栅电极的侧面露出铝而产生小丘，但是通过采用源区及漏区还不重叠于栅电极端部的结构，可以防止在与栅电极侧面重叠的区域中发生短路。另外，由于在微晶半导体膜的表面上形成有其表面被氢封端的非晶半导体膜作为缓冲层，所以可以防止微晶半导体膜的氧化，并可以防止在形成源区及漏区的步骤中产生的蚀刻残渣混入微晶半导体膜。由此，可以获得电特性良好且耐压性良好的薄膜晶体管。
另外，可以缩小薄膜晶体管的沟道长度，从而可以缩小薄膜晶体管的平面面积。
然后，通过使用利用第四光掩模而形成的抗蚀剂掩模蚀刻绝缘膜76的一部分，形成接触孔，并形成在该接触孔中与源电极或漏电极71c接触的像素电极77。图3C相当于沿图4的虚线A-B的剖视图。
如图4所示，源区及漏区72的端部位于源电极及漏电极71c的端部的外侧。另外，缓冲层73的端部位于源电极及漏电极71c、源区及漏区72的端部的外侧。源电极及漏电极中的一方具有包围源电极及漏电极中的另一方的形状(具体地说，U字形状、C字形状)。因此，可以增加载流子移动的区域的面积，从而电流量可以增大，并可以缩小薄膜晶体管的面积。另外，由于微晶半导体膜、源电极及漏电极层叠在栅电极上，所以栅电极的凹凸所引起的负面影响少，从而可以抑制覆盖度的降低及泄漏电流的产生。此外，源电极及漏电极中的一方还用作源极布线或漏极布线。
像素电极77可以使用包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锡氧化物、铟锌氧化物、添加有氧化硅的铟锡氧化物等的具有透光性的导电材料。
另外，可以使用包含导电高分子(也称为导电聚合物)的导电组成物形成像素电极77。优选地是，通过使用导电组成物而形成的像素电极的薄层电阻(sheet resistance)为10000Ω/□以下，波长550nm中的透光率为70％以上。另外，包含在导电组成物中的导电高分子的电阻率为0.1Ω·cm以下。
作为导电高分子，可以使用所谓的π电子共轭系统导电高分子。例如，可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或这些两种以上的共聚物等。
这里，作为像素电极77，在通过溅射法形成铟锡氧化物膜之后将抗蚀剂涂敷在铟锡氧化物膜上。接着，通过利用第五光掩模对抗蚀剂进行曝光及显影，以形成抗蚀剂掩模。然后，使用抗蚀剂掩模蚀刻铟锡氧化物膜，以形成像素电极77。
通过上述步骤，可以形成适用于显示装置的元件衬底。
实施方式2
在本实施方式中，示出适合形成构成实施方式1所示的TFT的栅极绝缘膜、微晶半导体膜、n+层的多室式等离子体CVD设备的一个例子。
图6示出具有多个反应室的多室式等离子体CVD设备的一个例子。该设备包括公共室123、装载/卸载室122、第一反应室100a、第二反应室100b、第三反应室100c。被放在装载/卸载室122的盒子124中的衬底由公共室123的搬运机构126搬出/搬入到各反应室，即采用单片方式。在公共室123和各室之间设置有闸阀125，以不使在各反应室中的处理相互干涉。
各反应室根据所形成的薄膜种类而区分。例如，在第一反应室100a中形成绝缘膜如栅极绝缘膜，在第二反应室100b中形成用作沟道的微晶半导体层，并在第三反应室100c中层叠缓冲层、用作源极及漏极的一导电类型杂质半导体层。当然，反应室的个数不局限于此，可以根据需要任意增加或减少。另外，可以在一个反应室中形成一个膜，或者在一个反应室中形成多个膜。
作为其他例子，可以在第一反应室100a中形成绝缘膜如栅极绝缘膜，在第二反应室100b中形成用作沟道的微晶半导体层和缓冲层，并在第三反应室100c中形成用作源极及漏极的一导电类型杂质半导体层。
在各反应室中，连接有涡轮分子泵119和干泵120作为排气单元。排气单元不局限于上述真空泵的组合，只要能够排气到大约10-5Pa至10-1Pa的真空度，就可以使用其他真空泵。另外，形成微晶半导体膜的第二反应室100b连接有低温泵121，以排气到超高真空。在排气单元和各反应室之间设置有蝶阀117，由此可以遮断真空排气，并且由导阀118控制排气速度，以调整各反应室的压力。此外，图6所示的排气单元的组合只是一个例子，对其没有特别的限制。
气体供给单元108包括填充有工艺用气体如半导体材料气体或稀有气体的气瓶110、截止阀112、质量流量控制器113等。气体供给单元108g连接到第一反应室100a，并提供用来形成栅极绝缘膜的气体。气体供给单元108i连接到第二反应室100b，并提供微晶半导体膜用气体。气体供给单元108n连接到第三反应室100c，例如提供n型半导体膜用气体。气体供给单元108a提供氩，而气体供给单元108f提供用来净化反应室内的蚀刻气体，它们是在各反应室之间共同使用的。
用来产生等离子体的高频电力供给单元连接到各反应室。高频电力供给单元包括高频电源104和匹配器106。高频电源104的频率可以为几十MHz至几百MHz，例如13.56MHz、27MHz、60MHz等。
如本实施方式所示，使用多个图6所示的反应室，该多个反应室由公共室连接，从而可以不接触大气地连续层叠多个不相同的层。
本实施方式可以与实施方式1自由地组合。
实施方式3
在本实施方式中，参照图7说明采用与实施方式2所示的图6不相同的多室式等离子体CVD设备的薄膜晶体管的制造步骤。图6是具有三个反应室的装置，而图7是具有四个反应室的多室式等离子体CVD设备的俯视图。
图7示出对图6所示的多室式等离子体CVD设备提供第四反应室100d的结构。在图7中，对与图6相同的部分使用同一附图标记，省略详细说明。另外，图7所示的排气单元的组合只是一个例子，对其没有特别的限制。
气体供给单元108b连接到第四反应室100d。高频电力供给单元和排气单元的结构与图6相同。各反应室可以根据所形成的薄膜种类而区分。例如，可以在第一反应室100a中形成绝缘膜如栅极绝缘膜，在第二反应室100b中形成用作沟道的微晶半导体层，在第四反应室100d中形成保护沟道形成用半导体层的缓冲层，并在第三反应室100c中形成用作源极及漏极的一导电类型杂质半导体层。每个薄膜具有最合适的成膜温度(也称为衬底温度)，因此可以通过分别使用各反应室容易管理成膜温度。再者，由于能够反复形成相同种类的膜，所以可以消除由成膜导致的残留杂质物的影响。
在图7中，开关127设置于第二反应室100b，以控制高频电力的引入。在第一成膜条件下采用连续放电的等离子体CVD法，其中在保持开关127的导通状态的同时使高频电力的放电连续地作用于材料气体，而且在第二成膜条件下采用间断放电的等离子体CVD法，其中在控制开关127的导通状态及截止状态的同时使高频电力的放电间断地作用于材料气体。就是说，作为第一成膜条件，在第一成膜期间中连续地放电，作为第二成膜条件，通过如下方法使其成膜速度比第一成膜条件高：在每个衬底的第二成膜期间中，具有多个使高频电力处于截止状态来停止放电的期间。由于可以通过控制高频电力的导通及截止使第二成膜条件的成膜速度高于第一成膜条件，所以与改变其他条件的情况相比，较简便。
本实施方式可以与实施方式1或2自由地组合。
实施方式4
下面，参照图8A至图12C说明与实施方式1不相同的薄膜晶体管的制造方法。这里，示出通过采用其光掩模个数比实施方式1少的工艺制造薄膜晶体管的步骤。
与实施方式1所示的图1A同样地，在衬底50上形成导电膜，并通过使用抗蚀剂掩模蚀刻导电膜的一部分，以形成栅电极51。该抗蚀剂掩模通过在导电膜上涂敷抗蚀剂并进行利用第一光掩模的光刻步骤而形成。然后，在栅电极51上依次形成栅极绝缘膜52a、52b及52c。
接着，与实施方式1所示的图1B同样地，在第一成膜条件下形成微晶半导体膜23。接着，通过在相同的处理室中以第二成膜条件成膜，与实施方式1中的图1C同样地形成微晶半导体膜53。然后，与实施方式1中的图1D同样地，在微晶半导体膜53上依次形成缓冲层54、添加有赋予一导电类型的杂质的半导体膜55。
接着，在添加有赋予一导电类型的杂质的半导体膜55上形成导电膜65a至65c。然后，如图9A所示，在导电膜65a上涂敷抗蚀剂80。
抗蚀剂80可以使用正型抗蚀剂或负型抗蚀剂。这里，使用正型抗蚀剂。
然后，通过使用多灰度掩模59作为第二光掩模，将光照射到抗蚀剂80，以对抗蚀剂80进行曝光。
这里，参照图8A至8D说明利用多灰度掩模59的曝光。
多灰度掩模指的是能够设定三个曝光水平的掩模，该三个曝光水平为曝光部分、中间曝光部分、以及未曝光部分。通过进行一次的曝光及显影步骤，可以形成具有多个(典型为两种)厚度区域的抗蚀剂掩模。因此，通过使用多灰度掩模，可以减少光掩模个数。
作为多灰度掩模的典型例子，可以举出图8A所示的灰度掩模59a、以及图8C所示的半色调掩模59b。
如图8A所示，灰度掩模59a由具有透光性的衬底163、形成在其上的遮光部164、以及衍射光栅165构成。在遮光部164中，光的透光率为0％。另一方面，衍射光栅165可以通过将狭缝、点、网眼等的光透过部的间隔设定为用于曝光的光的分辨率限度以下的间隔来控制光的透光率。周期性狭缝、点、网眼、以及非周期性狭缝、点、网眼都可以用于衍射光栅165。
作为具有透光性的衬底163，可以使用石英等的具有透光性的衬底。遮光部164及衍射光栅165可以由铬或氧化铬等的吸收光的遮光材料构成。
将光照射到灰度掩模59a的情况下，如图8B所示，在遮光部164中，光透光率166为0％，而在不设置有遮光部164及衍射光栅165的区域中，光透光率166为100％。另外，在衍射光栅165中，可以将光透光率调整为10至70％的范围内。衍射光栅165中的光透光率可以通过调整衍射光栅的狭缝、点、或网眼的间隔及栅距而控制。
如图8C所示，半色调掩模59b由具有透光性的衬底163、形成在其上的半透过部167、以及遮光部168构成。半透过部167可以使用MoSiN、MoSi、MoSiO、MoSiON、CrSi等。遮光部168可以由铬或氧化铬等的吸收光的遮光材料构成。
将光照射到半色调掩模59b的情况下，如图8D所示，在遮光部168中，光透光率169为0％，而在不设置有遮光部168及半透过部167的区域中，光透光率169为100％。另外，在半透过部167中，可以将光透光率调整为10至70％的范围内。半透过部167中的光透光率可以根据半透过部167的材料而调整。
通过在使用多灰度掩模进行曝光之后进行显影，可以如图9B所示那样形成具有不相同的厚度区域的抗蚀剂掩模81。
接着，通过使用抗蚀剂掩模81将微晶半导体膜53、缓冲层54、添加有赋予一导电类型的杂质的半导体膜55、以及导电膜65a至65c蚀刻并分离。其结果是，如图10A所示那样形成微晶半导体膜61、缓冲层62、添加有赋予一导电类型的杂质的半导体膜63、以及导电膜85a至85c。图10A相当于沿图12A的A-B线的剖视图(抗蚀剂掩模86以外)。
然后，对抗蚀剂掩模81进行灰化处理。其结果是，抗蚀剂的面积缩小，其厚度变薄。此时，厚度薄的区域的抗蚀剂(与栅电极51的一部分重叠的区域)被去除，由此如图10A所示，可以形成被分离的抗蚀剂掩模86。
接着，通过使用抗蚀剂掩模86，将导电膜85a至85c蚀刻并分离。其结果是，如图10B所示那样可以形成一对源电极及漏电极92a至92c。通过使用抗蚀剂掩模86对导电膜85a至85c进行湿蚀刻，导电膜85a至85c被选择性地蚀刻。其结果是，由于以各向同性的方式蚀刻导电膜而可以形成其面积比抗蚀剂掩模86小的源电极及漏电极92a至92c。
然后，通过使用抗蚀剂掩模86，蚀刻添加有赋予一导电类型的杂质的半导体膜63，形成一对源区及漏区88。此外，在该蚀刻步骤中，缓冲层62的一部分也被蚀刻。将其一部分被蚀刻的缓冲层称为缓冲层87。另外，在缓冲层87中形成有凹部。可以以同一步骤形成源区及漏区、以及缓冲层的凹部(槽)。这里，由于通过使用其面积比抗蚀剂掩模81小的抗蚀剂掩模86蚀刻缓冲层87的一部分，所以缓冲层87向源区及漏区88的外侧突出。然后，去除抗蚀剂掩模86。另外，源电极及漏电极92a至92c的端部与源区及漏区88的端部不一致且彼此错开，并在源电极及漏电极92a至92c的端部的外侧形成有源区及漏区88的端部。
图10C相当于沿图12B的A-B线的剖视图。如图12B所示，源区及漏区88的端部位于源电极及漏电极92c的端部的外侧。另外，缓冲层87的端部位于源电极及漏电极92c、源区及漏区88的端部的外侧。源电极及漏电极中的一方具有包围源电极及漏电极中的另一方的形状(具体地说，U字形状、C字形状)。因此，可以增加载流子移动的区域的面积，从而电流量可以增大，并可以缩小薄膜晶体管的面积。另外，由于微晶半导体膜、源电极及漏电极层叠在栅电极上，所以栅电极的凹凸所引起的负面影响少，而可以抑制覆盖度的降低及泄漏电流的产生。此外，源电极及漏电极中的一方还用作源极布线或漏极布线。
如图10C所示，源电极及漏电极92a至92c的端部与源区及漏区88的端部不一致且彼此错开，从而源电极及漏电极92a至92c的端部的距离增大，从而可以防止源电极及漏电极之间的泄漏电流或短路。另外，由于源电极及漏电极92a至92c的端部与源区及漏区88的端部不一致且彼此错开，所以在源电极及漏电极92a至92c和源区及漏区88的端部中不发生电场集中，从而可以防止栅电极51和源电极及漏电极92a至92c之间的泄漏电流。由此，可以制造高可靠性及高耐压的薄膜晶体管。
通过上述步骤，可以形成薄膜晶体管83。另外，通过使用两个光掩模，可以形成薄膜晶体管。
如图11A所示，在源电极及漏电极92a至92c、源区及漏区88、缓冲层87、微晶半导体膜90、以及栅极绝缘膜52b上形成绝缘膜76。绝缘膜76可以与栅极绝缘膜52a、52b及52c同样地形成。
然后，通过使用利用第三光掩模而形成的抗蚀剂掩模蚀刻绝缘膜76的一部分，形成接触孔。接着，形成在该接触孔中与源电极或漏电极92c接触的像素电极77。这里，作为像素电极77，在通过溅射法形成铟锡氧化物膜之后将抗蚀剂涂敷在铟锡氧化物膜上。接着，通过利用第四光掩模对抗蚀剂进行曝光及显影，以形成抗蚀剂掩模。然后，使用抗蚀剂掩模蚀刻铟锡氧化物膜，以形成像素电极77。图11B相当于沿图12C的A-B线的剖视图。
通过上述步骤，可以使用多灰度掩模来减少掩模个数，并可以形成适用于显示装置的元件衬底。
本实施方式可以与实施方式1至3中的任何一个自由地组合。
实施方式5
在本实施方式中，示出具有实施方式1所示的薄膜晶体管的液晶显示装置作为显示装置的一个方式。
首先，对VA(Vertical Alignment：垂直取向)型液晶显示装置进行描述。VA型液晶显示装置是指一种控制液晶面板的液晶分子的排列的方式。VA型液晶显示装置是当没有施加电压时液晶分子朝垂直于面板表面的方向的方式。在本实施方式中，特别地，将像素分成几个区域(子像素)，并分别将液晶分子向不同的方向推倒。这称为多区域(multi-domain)化或多区域设计。在下面的说明中，对考虑多区域设计的液晶显示装置进行说明。
图14及图15分别示出像素电极及对置电极。图14是形成有像素电极的衬底一侧的平面图，并将沿A-B线的截面结构示出于图13。图15是形成有对置电极的衬底一侧的平面图。下面，参照这些附图进行说明。
图13示出衬底600和对置衬底601重叠且注入了液晶的状态，在该衬底600上形成有TFT628、与TFT628连接的像素电极624、以及保持电容部630，并在该对置衬底601上形成有对置电极640等。
在对置衬底601的形成间隔物642的位置上，形成有遮光膜632、第一着色膜634、第二着色膜636、第三着色膜638、以及对置电极640。通过该结构，用于控制液晶取向的突起644和间隔物642的高度彼此不同。在像素电极624上形成有取向膜648，与此同样地在对置电极640上形成有取向膜646。在此之间形成有液晶层650。
至于间隔物642，这里示出柱状间隔物，但是也可以散布珠状间隔物。再者，可以在形成在衬底600上的像素电极624上形成间隔物642。
在衬底600上形成有TFT628、与它连接的像素电极624、以及保持电容部630。像素电极624通过贯穿覆盖TFT628、布线618及保持电容部630的绝缘膜620、覆盖绝缘膜620的第三绝缘膜622的接触孔623连接到布线618。可以将实施方式1所示的薄膜晶体管适用于TFT628。另外，保持电容部630由与TFT628的栅极布线602同样地形成的第一电容布线604、栅极绝缘膜606、以及与布线616及618同样地形成的第二电容布线617构成。
像素电极624、液晶层650、以及对置电极640重叠，从而形成液晶元件。
图14示出衬底600上的结构。像素电极624通过使用实施方式1所示的材料来形成。在像素电极624中设置有狭缝625。狭缝625是为为了控制液晶取向的。
图14所示的TFT629、与它连接的像素电极626及保持电容部631可以与TFT628、像素电极624及保持电容部630同样地形成。TFT628和TFT629都连接到布线616。所述液晶面板的像素由像素电极624及像素电极626构成。像素电极624及像素电极626是子像素。
图15示出对置衬底一侧的结构。在遮光膜632上形成有对置电极640。对置电极640优选由与像素电极624同样的材料构成。在对置电极640上形成有用于控制液晶取向的突起644。另外，根据遮光膜632的位置形成有间隔物642。
图16示出上述像素结构的等效电路。TFT628和TFT629都连接到栅极布线602、布线616。在此情况下，通过使电容布线604和电容布线605的电位不相同，可以使液晶元件651和液晶元件652进行不同的动作。就是说，通过分别控制电容布线604和电容布线605的电位，来精密地控制液晶的取向并且扩大视角。
当对设置有狭缝625的像素电极624施加电压时，在狭缝625附近发生电场的应变(倾斜电场)。通过互相咬合地配置所述狭缝625和对置衬底601一侧的突起644，有效地产生倾斜电场来控制液晶的取向，从而根据其位置使液晶具有彼此不同的取向方向。就是说，通过进行多区域化来扩大液晶面板的视角。
参照图17至图20说明与上述不同的VA型液晶显示装置。
图17及图18示出VA型液晶面板的像素结构。图18是衬底600的平面图，而图17示出沿Y-Z线的截面结构。下面，参照上述两个附图进行说明。
在该像素结构中，一个像素具有多个像素电极，并且各个像素电极连接到TFT。各个TFT由不同的栅极信号驱动。就是说，在以多区域方式设计的像素中，具有独立控制施加到各个像素电极的信号的结构。
像素电极624在接触孔623中通过布线618连接到TFT628。像素电极626在接触孔627中通过布线619连接到TFT629。TFT628的栅极布线602和TFT629的栅极布线603彼此分离，以便能够提供不同的栅极信号。另一方面，TFT628和TFT629共同使用用作数据线的布线616。可以适当地使用实施方式1所示的薄膜晶体管作为TFT628和TFT629。
像素电极624和像素电极626具有不同的形状，并且被狭缝625彼此分离。像素电极626被形成为围绕呈V字状扩大的像素电极624的外侧。通过使用TFT628及TFT629使施加到像素电极624和像素电极626的电压时序不相同，来控制液晶的取向。图20示出了该像素结构的等效电路。TFT628连接到栅极布线602，而TFT629连接到栅极布线603。通过对栅极布线602和栅极布线603施加不同的栅信号，可以使TFT628和TFT629的动作时序互不相同。
在对置衬底601上形成有遮光膜632、着色膜636、对置电极640。此外，着色膜636和对置电极640之间形成平坦化膜637，以便防止液晶取向的错乱。图19示出对置衬底一侧的结构。不同的像素共同使用对置电极640，并且该对置电极640形成有狭缝641。通过互相咬合地配置所述狭缝641和像素电极624及像素电极626一侧的狭缝625，可以有效地产生倾斜电场来控制液晶的取向。由此，可以根据其位置使液晶具有彼此不同的取向方向，从而扩大视角。
像素电极624、液晶层650、以及对置电极640重叠，从而形成第一液晶元件。像素电极626、液晶层650、以及对置电极640重叠，从而形成第二液晶元件。另外，采用在一个像素中设置有第一液晶元件及第二液晶元件的多区域化结构。
下面，示出横向电场方式的液晶显示装置。横向电场方式是指通过对单元内的液晶分子沿水平方向施加电场来驱动液晶以便显示灰度的方式。通过横向电场方式，可以使视角增大到大约180度。在下面的说明中，对采用横向电场方式的液晶显示装置进行说明。
图21示出衬底600和对置衬底601重叠且注入了液晶的状态，在该衬底600上形成有TFT628及与它连接的第一像素电极624，而在该对置衬底601上形成有遮光膜632、着色膜636、以及平坦化膜637等。由于在衬底600上形成有像素电极，所以不在对置衬底601上设置有像素电极。在衬底600和对置衬底601之间形成有液晶层650。
在衬底600上，形成有第二像素电极607、与第二像素电极607连接的电容布线604、以及实施方式1所示的TFT628。第二像素电极607可以使用与实施方式1所示的像素电极77同样的材料。另外，第二像素电极607形成为实质上分割成像素形状的形状。栅极绝缘膜606形成在第二像素电极607及电容布线604上。
在栅极绝缘膜606上，形成TFT628的布线616及618。布线616是在液晶面板中传送视频信号的数据线，并是沿一个方向延伸的布线，并且它与源区连接而成为源极及漏极中的一方电极。布线618成为源极及漏极中的另一方电极，它是与第二像素电极624连接的布线。
绝缘膜620形成在布线616及618上。另外，在绝缘膜620上，形成通过形成在绝缘膜620中的接触孔连接到布线618的第一像素电极624。第一像素电极624由与实施方式1所示的像素电极77同样的材料构成。
如上所述，在衬底600上形成TFT628、以及与它连接的第一像素电极624。另外，保持电容形成在第一像素电极624和第二像素电极607之间。
图22是示出像素电极的结构的平面图。在第一像素电极624中设置狭缝625。该狭缝625用来控制液晶的取向。在此情况下，电场发生在第一像素电极624和第二像素电极607之间。在第一像素电极624和第二像素电极607之间形成有栅极绝缘膜606，但是栅极绝缘膜606的厚度为50至200nm，该厚度与2至10μm的液晶层的厚度相比十分薄，因此沿平行于衬底600的方向(水平方向)发生电场。该电场控制液晶的取向。通过利用该实质上平行于衬底的方向的电场使液晶分子在水平方向上旋转。在此情况下，由于液晶分子在任何状态下也处于水平，所以根据观看角度的对比度等的影响很少，从而增大视角。而且，第一像素电极624和第二像素电极607都是透光电极，因此可以提高开口率。
下面，示出横向电场方式的液晶显示装置的其它例子。
图23及图24示出IPS型液晶显示装置的像素结构。图24是平面图，而图23示出沿A-B线的截面结构。下面，参照上述两个附图进行说明。
图23示出衬底600和对置衬底601重叠且注入了液晶的状态，在该衬底600上形成有TFT628及与它连接的像素电极624，而在该对置衬底601上形成有遮光膜632、第二着色膜636、以及平坦化膜637等。由于在衬底600上形成有像素电极，所以不在对置衬底601上设置有像素电极。在衬底600和对置衬底601之间形成有液晶层650。
在衬底600上，形成有公共电位线609、以及实施方式1所示的TFT628。公共电位线609可以与薄膜晶体管628的栅极布线602同时形成。另外，像素电极624形成为实质上分割成像素形状的形状。
TFT628的布线616及618形成在栅极绝缘膜606上。布线616是在液晶面板中传送视频信号的数据线，并是沿一个方向延伸的布线，并且它与源区连接而成为源极及漏极中的一方电极。布线618成为源极及漏极中的另一方电极，它是与像素电极624连接的布线。
绝缘膜620形成在布线616及618上。另外，在绝缘膜620上，形成通过形成在绝缘膜620中的接触孔623连接到布线618的像素电极624。像素电极624由与实施方式1所示的像素电极77同样的材料构成。如图24所示，像素电极624形成为与在形成公共电位线609时一同形成的梳形电极产生横向电场。而且，像素电极624的梳齿部分和在形成公共电位线609时一同形成的梳形电极互相咬合。
当在施加到像素电极624的电位和公共电位线609的电位之间产生电场时，该电场控制液晶的取向。通过利用该实质上平行于衬底的方向的电场使液晶分子在水平方向上旋转。在此情况下，由于液晶分子在任何状态下也处于水平，所以根据观看角度的对比度等的影响很少，从而增大视角。
如上所述，在衬底600上形成TFT628、以及与它连接的像素电极624。另外，保持电容通过在公共电位线609和电容电极615之间形成栅极绝缘膜606而形成。电容电极615和像素电极624通过接触孔633连接。
下面，示出TN型液晶显示装置的方式。
图25及图26示出TN型液晶显示装置的像素结构。图26是平面图，而图25示出沿A-B线的截面结构。下面，参照上述两个附图进行说明。
像素电极624在接触孔623中通过布线618连接到TFT628。用作数据线的布线616与TFT628连接。TFT628可以适当地使用实施方式1所示的任何TFT。
像素电极624通过使用实施方式1所示的像素电极77而形成。
在对置衬底601上形成有遮光膜632、着色膜636、以及对置电极640。而且，在着色膜636和对置电极640之间形成有平坦化膜637，以防止液晶的取向混乱。液晶层650形成在像素电极624和对置电极640之间。
像素电极624、液晶层650、以及对置电极640重叠，从而形成液晶元件。
另外，可以在衬底600或对置衬底601上，形成有彩色滤光片或用来防止向错(disclination)的遮蔽膜(黑矩阵)等。而且，将偏振片贴合在与衬底600的形成有薄膜晶体管的面相反一侧的面上，并将偏振片贴合在与对置衬底601的形成有对置电极640的面相反一侧的面上。
对置电极640可以适当地使用与像素电极624同样的材料。像素电极624、液晶层650、以及对置电极640重叠，从而形成液晶元件。
通过上述步骤，可以制造液晶显示装置。本实施方式的液晶显示装置使用截止电流少、电特性良好、以及可靠性高的薄膜晶体管，因此该液晶显示装置的对比度高且可见度高。
实施方式6
下面，参照图9A至图11B、图27A和27B、以及图28A至28C说明发光装置作为显示装置的一个方式。这里，以利用电致发光的发光元件示出发光装置。利用电致发光的发光元件是以发光材料是有机化合物还是无机化合物来区分的。一般，前者称为有机EL元件而后者称为无机EL元件。
关于有机EL元件，当电压施加到发光元件时，电子和空穴从一对电极注入到包含发光有机化合物的层中，并电流流动。而且，通过那些载流子(电子和空穴)复合，发光有机化合物形成激发态，并且当该激发态返回基态时发出光。由于这种机制，将这种发光元件称为电流激发发光元件。
无机EL元件根据其元件结构，被分为分散型无机EL元件和薄膜型无机EL元件。分散型无机EL元件具有将发光材料的粒子分散在粘结剂中的发光层，其发光机制为利用施主能级和受主能级的施主-受主复合型发光。薄膜型无机EL元件具有以电介质层夹住发光层并且它被电极夹住的结构，其发光机制为利用金属离子的内壳层电子跃迁的局部存在型发光。这里，举出有机EL元件作为发光元件进行说明。另外，举出实施方式1的薄膜晶体管作为控制发光元件的驱动的薄膜晶体管。使用根据实施方式1而获得的薄膜晶体管的发光装置可以抑制薄膜晶体管的阈值的变动，从而可以提高可靠性。尤其是，对用于发光装置的薄膜晶体管进行直流驱动，因此其栅极绝缘膜由三个层，即作为第一层的氮化硅膜、作为第二层的氧氮化硅膜、作为第三层的氮化硅膜构成的实施方式1的薄膜晶体管能够主要以作为第二层的氧氮化硅膜抑制阈值的漂移。
通过图9A至图11B所示的步骤，如图27A和27B所示那样在衬底50上形成薄膜晶体管83，并在薄膜晶体管83上形成用作保护膜的绝缘膜87。另外，还在驱动电路12中形成薄膜晶体管84。薄膜晶体管84可以以与像素部11的薄膜晶体管83相同的步骤形成。接着，在绝缘膜87上形成平坦化膜93，并在平坦化膜93上形成与薄膜晶体管83的源电极或漏电极连接的像素电极94。
平坦化膜93优选使用丙烯酸、聚酰亚胺、聚酰胺等有机树脂、或硅氧烷而形成。
在图27A中，因为像素部11的薄膜晶体管为n型，所以作为像素电极94优选使用阴极，与此相反，当像素部11的薄膜晶体管为p型时，优选使用阳极。具体而言，作为阴极可以使用功函数小的已知的材料如钙、铝、氟化钙、镁银合金、锂铝合金等。
其次，如图27B所示，在平坦化膜93及像素电极94的端部上形成隔离墙91。隔离墙91具有开口部，在该开口部中露出像素电极94。隔离墙91使用有机树脂膜、无机绝缘膜、或有机聚硅氧烷而形成。尤其是，优选使用感光性的材料，并在像素电极上形成开口部，该开口部的侧壁具有以连续的曲率形成的倾斜面。
其次，以在隔离墙91的开口部中接触像素电极94的方式形成发光层95。发光层95既可以由单独层构成，又可以由多层的叠层构成。
以覆盖发光层95的方式，形成用作阳极的共同电极96。共同电极96可以通过使用由在实施方式1中作为像素电极77举出的具有透光性的导电材料构成的透光导电膜而形成。作为共同电极96，上述透光导电膜之外，还可以使用氮化钛膜或钛膜。在图27B中，作为共同电极96使用铟锡氧化物。在隔离墙91的开口部中，通过像素电极94、发光层95、共同电极96彼此重叠，形成发光元件98。然后，优选在共同电极96及隔离墙91上形成保护膜97，以便防止氧、氢、水分、二氧化碳等浸入到发光元件98中。作为保护膜97，可以形成氮化硅膜、氮氧化硅膜、DLC膜等。
再者，实际上当完成图27B的工序时，为了不被暴露于空气，优选由气密性高且脱气少的保护薄膜(层压薄膜、紫外线硬化树脂薄膜等)或覆盖材料来封装(密封)。
接下来，对发光元件的结构将参照图28A至28C进行说明。在此，举出驱动TFT为n型的情况作为一例，对像素的截面结构进行说明。
为了取出发光，发光元件的阳极和阴极中的至少一个是透明的即可。薄膜晶体管及发光元件形成在衬底上。存在具有顶部发射结构、底部发射结构和双面发射结构的发光元件，其中顶部发射结构通过与衬底对置表面取出发射的光，其中底部发射结构通过衬底一侧的表面取出发射的光，其中双面发射结构通过衬底一侧的表面和与衬底对置表面取出发射的光。本发明的像素结构可以应用于具有任一种发射结构的发光元件。
对具有顶部发射结构的发光元件参照图28A进行说明。
在图28A中示出当驱动TFT7001为n型且从发光元件7002发射的光传输到阳极7005一侧时的像素的剖视图。在图28A中，发光元件7002的阴极7003和驱动TFT7001电连接，并且在阴极7003上按顺序层叠有发光层7004、阳极7005。阴极7003只要是功函数小且反射光的导电膜，可以使用已知的材料。例如，优选使用钙、铝、氟化钙、镁银合金、锂铝合金等。发光层7004既可以由单独层构成，又可以由多层的叠层构成。在由多层构成的情况下，在阴极7003上按顺序层叠电子注入层、电子传输层、发光层、空穴传输层、空穴注入层。此外，不需要一定设置所有的这些层。阳极7005使用透过光的透光导电材料而形成，例如也可以使用具有透光性的导电膜如含有氧化钨的铟氧化物、含有氧化钨的铟锌氧化物、含有氧化钛的铟氧化物、含有氧化钛的铟锡氧化物、铟锡氧化物、铟锌氧化物、添加有氧化硅的铟锡氧化物等。
由阴极7003及阳极7005夹有发光层7004的区域相当于发光元件7002。在图28A所示的像素中，如空心箭头所示，从发光元件7002发射的光发射到阳极7005一侧。
接下来，对具有底部发射结构的发光元件将参照图28B进行说明。图28B示出当驱动TFT7011为n型且从发光元件7012发射的光发射到阴极7013一侧时的像素的剖视图。在图28B中，在与驱动TFT7011电连接的透光导电材料7017上形成有发光元件7012的阴极7013，在阴极7013上按顺序层叠有发光层7014、阳极7015。此外，在阳极7015具有透光性的情况下，可以以覆盖阳极上的方式形成有用于反射光或遮光的屏蔽膜。与图28A相同，阴极7013只要是功函数小的导电膜，可以使用已知的材料。此外，将其膜厚度设定为透过光的膜厚度(优选大约为5nm至30nm)。例如，可以使用膜厚度为20nm的Al作为阴极7013。而且，与图28A相同，发光层7014既可以由单独层构成，又可以由多层的叠层构成。阳极7015不必要透过光，但是与图28A相同，可以使用透光导电材料而形成。屏蔽膜可以使用如反射光的金属等，但是不局限于金属膜。例如，也可以使用添加黑色颜料的树脂等。
由阴极7013及阳极7015夹有发光层7014的区域相当于发光元件7012。在图28B所示的像素中，如空心箭头所示，从发光元件7012发射的光发射到阴极7013一侧。
其次，对具有双面发射结构的发光元件，使用图28C进行说明。在图28C中，在与驱动TFT7021电连接的透光导电材料7027上形成有发光元件7022的阴极7023，在阴极7023上按顺序层叠有发光层7024、阳极7025。与图28A相同，阴极7023只要是功函数小的导电膜，可以使用已知的材料。此外，将其膜厚度设定为透过光的膜厚度。例如，可以使用膜厚度为20nm的Al作为阴极7023。而且，与图28A相同，发光层7024既可以由单独层构成，又可以由多层的叠层构成。与图28A相同，阳极7025可以使用透过光的透光导电材料而形成。
阴极7023、发光层7024、阳极7025彼此重叠的区域相当于发光元件7022。在图28C所示的像素中，如空心箭头所示，从发光元件7022发射的光发射到阳极7025一侧和阴极7023一侧的双方。
这里，说明了有机EL元件作为发光元件，但是也可以设置无机EL元件作为发光元件。
此外，虽然在本实施方式中示出控制发光元件的驱动的薄膜晶体管(驱动TFT)和发光元件电连接的一例，但是也可以采用在驱动TFT和发光元件之间连接有电流控制TFT的结构。
此外，本实施方式所示的发光装置不限于图28A至28C所示的结构，而基于本发明的技术思想可以实现各种各样的变形。
通过上述步骤，可以制造发光装置。本实施方式的发光装置使用截止电流少、电特性良好、以及可靠性高的薄膜晶体管，因此该发光装置的对比度高且可见度高。
实施方式7
下面，示出作为本发明的显示装置的一个方式的显示面板的结构。
在图29A中示出另外仅形成信号线驱动电路6013且与在衬底6011上形成的像素部6012连接的显示面板的方式。像素部6012及扫描线驱动电路6014使用由微晶半导体膜构成的薄膜晶体管而形成。通过由其迁移率高于由微晶半导体膜构成的薄膜晶体管的晶体管形成信号线驱动电路，可以使信号线驱动电路的工作稳定，该信号线驱动电路的驱动频率被要求高于扫描线驱动电路的驱动频率。此外，信号线驱动电路6013可以为使用单晶半导体的晶体管、使用多晶半导体的薄膜晶体管、或使用SOI的晶体管。电源的电位、各种信号等通过FPC6015分别供给给像素部6012、信号线驱动电路6013、扫描线驱动电路6014。
此外，也可以将信号线驱动电路及扫描线驱动电路都形成在与像素部相同的衬底上。
此外，在另外形成驱动电路的情况下，不一定需要将形成有驱动电路的衬底贴合到形成有像素部的衬底上，也可以如贴合到FPC上。在图29B中表示另外仅形成信号线驱动电路6023且与形成在衬底6021上的像素部6022及扫描线驱动电路6024连接的液晶显示装置面板的方式。像素部6022及扫描线驱动电路6024通过使用由微晶半导体膜构成的薄膜晶体管而形成。信号线驱动电路6023通过FPC6025连接到像素部6022。电源的电位、各种信号等通过FPC6025分别供给给像素部6022、信号线驱动电路6023、扫描线驱动电路6024。
另外，也可以使用由微晶半导体膜构成的薄膜晶体管在与像素部相同的衬底上仅形成信号线驱动电路的一部分或扫描线驱动电路的一部分，另外形成其他部分且与像素部电连接。在图29C中表示将作为信号线驱动电路的一部分的模拟开关6033a形成在与像素部6032、扫描线驱动电路6034相同的衬底6031上，并且将作为信号线驱动电路的一部分的移位寄存器6033b另外形成在不同的衬底上，来彼此贴合的液晶显示装置面板的方式。像素部6032及扫描线驱动电路6034使用由微晶半导体膜构成的薄膜晶体管而形成。作为信号线驱动电路的一部分的移位寄存器6033b通过FPC6035连接到像素部6032。电源的电位、各种信号等通过FPC6035分别供给给像素部6032、信号线驱动电路、扫描线驱动电路6034。
如图29A至29C所示，可以在与像素部相同的衬底上使用由微晶半导体膜构成的薄膜晶体管形成本发明的液晶显示装置的驱动电路的一部分或全部。
此外，对另外形成的衬底的连接方法没有特别的限制，可以使用已知的COG方法、引线键合方法、或TAB方法等。此外，连接的位置只要是能够电连接，就不限于图29A至29C所示的位置。另外，也可以另外形成控制器、CPU、存储器等来连接。
此外，在本发明中使用的信号线驱动电路不局限于仅具有移位寄存器和模拟开关的方式。除了移位寄存器和模拟开关之外，还可以具有缓冲器、电平转移电路、源极跟随器等其他电路。另外，不需要一定设置移位寄存器和模拟开关，例如既可以使用如译码器电路的可以选择信号线的其他电路代替移位寄存器，又可以使用锁存器等代替模拟开关。
图32示出本发明的液晶显示装置的框图。图32所示的显示装置包括具有多个具备显示元件的像素的像素部701、选择每个像素的扫描线驱动电路702、以及控制视频信号输入到被选择的像素的信号线驱动电路703。
在图32中信号线驱动电路703具有移位寄存器704、模拟开关705。对移位寄存器704输入时钟信号(CLK)、起始脉冲信号(SP)。当输入时钟信号(CLK)和起始脉冲信号(SP)时，在移位寄存器704中生成定时信号，而输入到模拟开关705。
另外，将视频信号(video signal)供给给模拟开关705。根据输入的定时信号，模拟开关705取样视频信号，并供给给信号线。
接下来，对扫描线驱动电路702的结构进行说明。扫描线驱动电路702具有移位寄存器706、缓冲器707。此外，根据情况也可以具有电平转移电路。在扫描线驱动电路702中，通过对移位寄存器706输入时钟信号(CLK)及起始脉冲信号(SP)生成选择信号。生成了的选择信号在缓冲器707中被缓冲放大，而供给给对应的扫描线。一条线上的像素所具有的晶体管的栅极连接到扫描线。而且，需要使一条线上的像素的晶体管同时导通，因此采用能够流过大电流的缓冲器707。
关于全彩色液晶显示装置，在将对应于R(红)、G(绿)、B(蓝)的视频信号按顺序取样而供给给对应的信号线的情况下，用于连接移位寄存器704和模拟开关705的端子数目相当于用于连接模拟开关705和像素部701的信号线的端子数目的三分之一左右。因此，通过将模拟开关705形成在与像素部701相同的衬底上，与将模拟开关705形成在与像素部701不同的衬底上时相比，可以减少用于连接另外形成的衬底的端子数目，并且抑制连接不良的发生比例，来可以提高成品率。
图32所示的扫描线驱动电路702具有移位寄存器706及缓冲器707，但是扫描线驱动电路702也可以由移位寄存器706构成。
图32所示的结构只是本发明的显示装置的一个方式，信号线驱动电路和扫描线驱动电路的结构不局限于此。图32所示的电路由使用微晶半导体的晶体管构成的液晶显示装置能够使电路进行高速工作。例如，当对使用非晶半导体膜的情况和使用微晶半导体膜的情况进行比较时，使用微晶半导体膜的晶体管的迁移率高，因此可以提高驱动电路(例如扫描线驱动电路702的移位寄存器706)的驱动频率。由于能够使扫描线驱动电路702进行高速工作，所以可以实现提高帧频率或黑屏插入等。
在提高帧频率的情况下，优选与图像的运动方向相应地产生屏幕的数据。就是说，优选进行运动补偿来内插数据。像这样，通过提高帧频率并内插图像数据，可以改善动画的显示特性并可以进行平滑的显示。例如，通过将帧频率设定为2倍(例如120Hz、100Hz)以上，更优选为4倍(例如480Hz、400Hz)以上，可以减少动画中的图像模糊或视觉残留。在此情况下，通过还以提高驱动频率的方式使扫描线驱动电路702工作，可以提高帧频率。
在进行黑屏插入的情况下，采用能够将图像数据或成为黑色显示的数据提供给像素部701的方式。其结果是，成为与脉冲驱动类似的方式，并可以减少视觉残留。在此情况下，通过还以提高驱动频率的方式使扫描线驱动电路702工作，可以进行黑屏插入。
再者，通过增大扫描线驱动电路702的晶体管的沟道宽度，或者配置多个扫描线驱动电路，等等，可以实现更高的帧频率。例如，可以将帧频率设定为8倍(例如960Hz、800Hz)以上。在配置多个扫描线驱动电路的情况下，通过将用来驱动第偶数行的扫描线的扫描线驱动电路配置在一侧，并将用来驱动第奇数行的扫描线的扫描线驱动电路配置在相反的一侧，可以实现提高帧频率。
通过使用由微晶半导体构成的晶体管构成图32所示的电路，可以缩小布局面积。由此，可以缩小作为显示装置的一个例子的液晶显示装置的边框。例如，当对使用非晶半导体膜的情况和使用微晶半导体膜的情况进行比较时，使用微晶半导体膜的晶体管的迁移率高，因此可以缩小晶体管的沟道宽度。其结果是，可以实现液晶显示装置的窄边框化。
当对使用非晶半导体膜的情况和使用微晶半导体膜的情况进行比较时，在使用微晶半导体膜的情况下不容易退化。因此，在使用微晶半导体膜的情况下，可以缩小晶体管的沟道宽度。或者，即使不配置对退化的补偿用电路，也可以正常地工作。因此，可以缩小每个像素中的晶体管的平面面积。
实施方式8
接下来，对相当于本发明的显示装置的一个方式的液晶显示面板的外观及截面，使用图33A和33B进行说明。图33A是通过使用密封剂4005将形成在第一衬底4001上的具有微晶半导体膜的薄膜晶体管4010及液晶元件4013密封在第一衬底4001与第二衬底4006之间的面板的俯视图，图33B相当于沿图33A的A-A′的剖视图。
以围绕在第一衬底4001上设置的像素部4002和扫描线驱动电路4004的方式设置有密封剂4005。另外，在像素部4002和扫描线驱动电路4004上设置有第二衬底4006。因此，像素部4002和扫描线驱动电路4004与液晶4008一起由第一衬底4001、密封剂4005、以及第二衬底4006密封。另外，在第一衬底4001上的与由密封剂4005围绕的区域不同的区域中安装有在另外准备的衬底上由多晶半导体膜形成的信号线驱动电路4003。此外，虽然在本实施方式中，对将具有由多晶半导体膜构成的薄膜晶体管的信号线驱动电路贴合到第一衬底4001的一例进行说明，但是也可以由使用单晶半导体的晶体管形成信号线驱动电路并贴合。图33A和33B例示包含于信号线驱动电路4003的由多晶半导体膜形成的薄膜晶体管4009。
设置在第一衬底4001上的像素部4002和扫描线驱动电路4004具有多个薄膜晶体管，图33B例示包含于像素部4002的薄膜晶体管4010。薄膜晶体管4010相当于使用微晶半导体膜的薄膜晶体管。
另外，附图标记4013相当于液晶元件。液晶元件4013所具有的像素电极4030通过布线4040与薄膜晶体管4010电连接。液晶元件4013的对置电极4031形成在第二衬底4006上。像素电极4030、对置电极4031、以及液晶4008重叠的部分相当于液晶元件4013。
此外，作为第一衬底4001、第二衬底4006，可以使用玻璃、金属(代表为不锈钢)、陶瓷、塑料。作为塑料，可以使用FRP(Fiberglass-ReinforcedPlastics，即纤维增强塑料)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸树脂薄膜。另外，也可以采用由PVF薄膜或聚酯薄膜夹有铝箔的薄片。
另外，球状的隔离物4035用来控制像素电极4030和对置电极4031之间的距离(单元间隙)。此外，也可以使用通过选择性地蚀刻绝缘膜而获得的隔离物。
此外，供给给另外形成的信号线驱动电路4003和扫描线驱动电路4004或像素部4002的各种信号及电位，通过引导布线4014及引导布线4015从FPC4018提供。
在本实施方式中，连接端子4016由与液晶元件4013所具有的像素电极4030相同的导电膜形成。另外，引导布线4014、引导布线4015由与布线4040相同的导电膜形成。
连接端子4016与FPC4018所具有的端子通过各向异性导电膜4019电连接。
此外，虽然未图示，本实施方式所示的液晶显示装置具有定向膜、偏振片，进而也可以具有颜色滤光片、屏蔽膜。
此外，图33A和33B示出另外形成信号线驱动电路4003并安装到第一衬底4001的一例，但是本实施方式不局限于该结构。既可以另外形成扫描线驱动电路并安装，又可以另外仅形成信号线驱动电路的一部分或扫描线驱动电路的一部分并安装。
本实施方式可以与其他实施方式所记载的结构组合而实施。
实施方式9
接下来，对相当于本发明的显示装置的一个方式的发光显示面板的外观及截面，使用图34A和34B进行说明。图34A是通过使用密封剂将形成在第一衬底上的使用微晶半导体膜的薄膜晶体管及发光元件密封在第一衬底与第二衬底之间的面板的俯视图，图34B相当于沿图34A的A-A′的剖视图。
以围绕在第一衬底4001上设置的像素部4002和扫描线驱动电路4004的方式设置有密封剂4005。另外，在像素部4002和扫描线驱动电路4004上设置有第二衬底4006。因此，像素部4002和扫描线驱动电路4004与填料4007一起由第一衬底4001、密封剂4005、以及第二衬底4006密封。另外，在第一衬底4001上的与由密封剂4005围绕的区域不同的区域中安装有在另外准备的衬底上由多晶半导体膜形成的信号线驱动电路4003。此外，虽然在本实施方式中，对将具有由多晶半导体膜构成的薄膜晶体管的信号线驱动电路贴合到第一衬底4001的一例进行说明，但是也可以由使用单晶半导体的晶体管形成信号线驱动电路并贴合。图34B例示包含于信号线驱动电路4003的由多晶半导体膜形成的薄膜晶体管4009。
设置在第一衬底4001上的像素部4002和扫描线驱动电路4004具有多个薄膜晶体管，图34B例示包含于像素部4002的薄膜晶体管4010。此外，在本实施方式中，虽然假定了薄膜晶体管4010为驱动TFT，但是薄膜晶体管4010既可以为电流控制TFT，又可以为擦除TFT。薄膜晶体管4010相当于由微晶半导体膜构成的薄膜晶体管。
另外，发光元件4011所具有的像素电极4017通过布线4020与薄膜晶体管4010的源电极或漏电极电连接。在本实施方式中，发光元件4011的共同电极和具有透光性的导电膜4012电连接。此外，发光元件4011的结构不局限于本实施方式所示的结构。根据从发光元件4011取出的光的方向或薄膜晶体管4010的极性等，可以适当地改变发光元件4011的结构。
此外，供给给另外形成的信号线驱动电路4003和扫描线驱动电路4004或像素部4002的各种信号及电位，虽然在图34B所示的剖视图中未图示，但是通过引导布线4014及引导布线4015从FPC4018提供。
在本实施方式中，连接端子4016由与发光元件4011具有的像素电极4017相同的导电膜形成。另外，引导布线4014、引导布线4015由与布线4020相同的导电膜形成。
连接端子4016与FPC4018所具有的端子通过各向异性导电膜4019电连接。
位于从发光元件4011取出光的方向的第二衬底必须为透明。在此情况下，使用玻璃板、塑料板、聚酯薄膜或丙烯酸薄膜等具有透光性的材料。
另外，作为填料4007除了氮或氩等惰性的气体之外，还可以使用紫外线硬化树脂或热硬化树脂，即可以使用PVC(聚氯乙烯)、丙烯、聚酰亚胺、环氧树脂、硅树脂、PVB(聚乙烯醇缩丁醛)、或EVA(ethylene vinyl acetate，即乙烯-醋酸乙烯酯)。在本实施方式中作为填料使用氮。
另外，若有需要，也可以在发光元件的射出表面上适当地提供诸如偏振片、圆偏振片(包括椭圆偏振片)、相位差板(λ/4片、λ/2片)、以及颜色滤光片等的光学膜。另外，也可以在偏振片或圆偏振片上提供抗反射膜。例如，可以执行抗眩光处理，该处理是利用表面的凹凸来扩散反射光并降低眩光的。
此外，图34A和34B示出另外形成信号线驱动电路4003并安装到第一衬底4001的一例，但是本实施方式不局限于该结构。既可以另外形成扫描线驱动电路并安装，又可以另外仅形成信号线驱动电路的一部分或扫描线驱动电路的一部分并安装。
本实施方式可以与其他实施方式所记载的结构组合而实施。
实施方式10
根据本发明而获得的显示装置等可以用于有源矩阵型显示装置模块。换句话说，其显示部分安装有上述模块的所有电子设备均可以实施本发明。
作为这种电子设备，可以举出影像拍摄装置如摄像机或数字照相机等、头戴式显示器(护目镜型显示器)、汽车导航系统、投影机、汽车音响、个人计算机、便携式信息终端(移动计算机、移动电话或电子书籍等)等。图30A至30D示出了其一例。
图30A表示电视装置。如图30A所示，可以将显示模块组装在框体中来完成电视装置。将安装了FPC的显示面板还称为显示模块。由显示模块形成主画面2003，作为其他附属器件还具有扬声器部分2009、操作开关等。如上所述，可以完成电视装置。
如图30A所示，在框体2001中组装利用了显示元件的显示用面板2002，并且可以由接收机2005接收普通的电视广播，而且通过调制解调器2004连接到有线或无线方式的通讯网络，从而还可以进行单向(从发送者到接收者)或双向(在发送者和接收者之间，或者在接收者之间)的信息通讯。电视装置的操作可以由组装在框体中的开关或另外的遥控装置2006进行，并且该遥控装置2006也可以设置有显示输出信息的显示部分2007。
另外，电视装置还可以附加有如下结构：除了主画面2003以外，使用第二显示用面板形成辅助画面2008，并显示频道或音量等。在这种结构中，也可以采用优越于视角的液晶显示面板形成主画面2003，并且采用能够以低耗电量进行显示的发光显示面板形成辅助画面。另外，为了优先地减小耗电量，也可以采用如下结构：使用发光显示面板形成主画面2003，使用发光显示面板形成辅助画面，并且辅助画面能够点亮和熄灭。
图31是电视装置的主要结构的框图。像素部921形成在显示面板上。可以采用COG方法将信号线驱动电路922和扫描线驱动电路923安装在显示面板上。
作为其它外部电路的结构，在视频信号的输入一侧具有视频信号放大电路925、视频信号处理电路926、控制电路927等。其中，视频信号放大电路925放大调谐器924所接收信号中的视频信号，视频信号处理电路926将从视频信号放大电路925输出的信号转换成对应于红、绿和蓝各种颜色的色信号，控制电路927将该视频信号转换成驱动器IC输入规格。控制电路927将信号输出到扫描线侧和信号线侧。在进行数字驱动的情况下，可以采用如下结构：在信号线一侧设置信号分割电路928，并将输入数字信号划分成m个而供给。
由调谐器924接收的信号中的音频信号被发送到音频信号放大电路929，并经音频信号处理电路930供给到扬声器933。控制电路931从输入部932接收有关接收站(接收频率)或音量的控制信息，并将信号传送到调谐器924和音频信号处理电路930。
当然，本发明不局限于电视装置，还可以应用于各种用途如个人计算机的监视器、铁路的车站或飞机场等中的信息显示屏、街头上的广告显示屏等大面积显示媒体。
图30B表示便携式电话机2301的一例。该便携式电话机2301包括显示部2302、操作部2303等而构成。在显示部2302中，应用上述实施方式所说明的显示装置，而可以提高批量生产性。
另外，图30C所示的便携型计算机包括主体2401、显示部2402等。通过对显示部2402应用上述实施方式所示的显示装置，可以提高批量生产性。
图30D是桌照明灯，其包括照明部分2501、灯罩2502、可变臂2503、支座2504、基座2505和电源2506。对于照明部分2501，使用实施方式6所示的发光装置来制造桌照明灯。此外，照明灯包括固定到天花板上的照明灯和壁挂照明灯等。通过应用实施方式6所示的显示装置，可以提高批量生产性，并可以提供廉价的桌照明灯。
本说明书根据2007年8月17日在日本专利局受理的日本专利申请号2007-213057而制作，所述申请内容包括在本说明书中。

Claims (15)

1.一种半导体器件的制造方法，其特征在于，包括如下步骤：
在具有绝缘表面的衬底上形成栅电极；
在所述栅电极上形成绝缘膜；
在所述绝缘膜上形成微晶半导体膜；以及
在所述微晶半导体膜上形成缓冲层，
所述微晶半导体膜通过连续地或不连续地改变成膜条件，使得与所述缓冲层的界面附近的第一区域的成膜速度高于与所述绝缘膜的界面附近的第二区域而形成。
2.一种半导体器件的制造方法，其特征在于，包括如下步骤：
在具有绝缘表面的衬底上形成栅电极；
在所述栅电极上形成绝缘膜；
将所述衬底引入到真空室内；
将材料气体引入到所述真空室内，并在衬底温度为100℃以上且低于300℃的第一成膜条件下，形成第一微晶半导体膜；
在刚形成所述第一微晶半导体膜之后，在衬底温度、电力、材料气体流量、以及真空度中的至少一种与所述第一成膜条件不相同的第二成膜条件下，在所述真空室内形成第二微晶半导体膜；以及
在所述第二微晶半导体膜上形成缓冲层。
3.根据权利要求1所述的半导体器件的制造方法，其特征在于，
所述缓冲层是非晶半导体膜，并且
所述缓冲层在与用来形成所述微晶半导体膜的所述真空室不相同的真空室中形成，并在衬底温度为300℃以上且低于400℃的成膜条件下形成。
4.根据权利要求2所述的半导体器件的制造方法，其特征在于
所述缓冲层是非晶半导体膜，并且
所述缓冲层在与用来形成所述第一及第二微晶半导体膜的所述真空室不相同的真空室中形成，并在衬底温度为300℃以上且低于400℃的成膜条件下形成。
5.根据权利要求2所述的半导体器件的制造方法，其特征在于，
在将所述衬底引入到所述真空室之前，通过真空排气将所述真空室内的气氛设定为超过1×10-8Pa且1×10-5Pa以下的真空度，并且
在进行所述真空排气之后，引入所述材料气体来在所述真空室内壁上成膜。
6.根据权利要求2所述的半导体器件的制造方法，其特征在于，
在将所述衬底引入到所述真空室之前，通过真空排气将所述真空室内的气氛设定为超过1×10-8Pa且1×10-5Pa以下的真空度，并且
在进行所述真空排气之后，引入氢气体或稀有气体来产生等离子体。
7.根据权利要求2所述的半导体器件的制造方法，其特征在于，
在将所述衬底引入到所述真空室之后，引入氢气体或稀有气体来产生等离子体。
8.根据权利要求1所述的半导体器件的制造方法，其特征在于，还包括如下步骤：
在所述缓冲层上形成包含n型杂质元素的半导体膜；
在所述包含n型杂质元素的半导体膜上形成源电极及漏电极；
通过蚀刻所述包含n型杂质元素的半导体膜，形成源区及漏区；以及
以使与所述源区及漏区重叠的区域残留的方式，蚀刻并去除所述缓冲层的一部分。
9.根据权利要求2所述的半导体器件的制造方法，其特征在于，还包括如下步骤：
在所述缓冲层上形成包含n型杂质元素的半导体膜；
在所述包含n型杂质元素的半导体膜上形成源电极及漏电极；
通过蚀刻所述包含n型杂质元素的半导体膜，形成源区及漏区；以及
以使与所述源区及漏区重叠的区域残留的方式，蚀刻并去除所述缓冲层的一部分。
10.根据权利要求1所述的半导体器件的制造方法，其特征在于，
在形成所述第二区域的所述成膜条件下，在一个衬底的成膜期间中，具有多个使高频电力处于截止状态来停止放电的期间。
11.根据权利要求2所述的半导体器件的制造方法，其特征在于，
在所述第二成膜条件下，在一个衬底的成膜期间中，具有多个使高频电力处于截止状态来停止放电的期间。
12.根据权利要求1所述的半导体器件的制造方法，其特征在于，
形成所述微晶半导体膜的材料气体，包含硅烷气体、氢气体、以及三甲基硼气体。
13.根据权利要求2所述的半导体器件的制造方法，其特征在于，
形成所述第一及第二微晶半导体膜的所述材料气体，包含硅烷气体、氢气体、以及三甲基硼气体。
14.根据权利要求1所述的半导体器件的制造方法，其特征在于，
将形成所述微晶半导体膜的所述真空室的内壁加热到高于衬底温度的温度，来形成所述微晶半导体膜。
15.根据权利要求2所述的半导体器件的制造方法，其特征在于，
将形成所述第一及第二微晶半导体膜的所述真空室的内壁加热到高于所述衬底温度的温度，来形成所述第一及第二微晶半导体膜。
CN 200810210498 2007-08-17 2008-08-14 半导体器件的制造方法 Expired - Fee Related CN101369541B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007213057 2007-08-17
JP2007213057 2007-08-17
JP2007-213057 2007-08-17

Publications (2)

Publication Number Publication Date
CN101369541A true CN101369541A (zh) 2009-02-18
CN101369541B CN101369541B (zh) 2013-06-19

Family

ID=40363288

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200810210498 Expired - Fee Related CN101369541B (zh) 2007-08-17 2008-08-14 半导体器件的制造方法

Country Status (4)

Country Link
US (1) US9054206B2 (zh)
JP (1) JP2009071290A (zh)
CN (1) CN101369541B (zh)
TW (1) TWI469222B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102184893A (zh) * 2011-04-18 2011-09-14 上海大学 一种基于微晶硅的tft有源矩阵制造工艺
CN101540282B (zh) * 2009-05-08 2012-08-01 友达光电股份有限公司 半导体迭层与其制造方法
CN103066112A (zh) * 2011-10-19 2013-04-24 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
CN103187262A (zh) * 2011-12-27 2013-07-03 株式会社半导体能源研究所 半导体装置及其制造方法
CN105590837A (zh) * 2014-11-11 2016-05-18 株式会社迪思科 蚀刻方法
CN109638106A (zh) * 2018-11-09 2019-04-16 晶澳（扬州）太阳能科技有限公司 一种在太阳能电池衬底表面生长微晶硅的方法及装置

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6900084B1 (en) 2000-05-09 2005-05-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a display device
JP2009049384A (ja) 2007-07-20 2009-03-05 Semiconductor Energy Lab Co Ltd 発光装置
JP2009071289A (ja) * 2007-08-17 2009-04-02 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US8101444B2 (en) * 2007-08-17 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101484297B1 (ko) * 2007-08-31 2015-01-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 표시장치의 제작방법
JP5395384B2 (ja) * 2007-09-07 2014-01-22 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
US20090090915A1 (en) 2007-10-05 2009-04-09 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device having thin film transistor, and method for manufacturing the same
US7989325B2 (en) * 2009-01-13 2011-08-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing crystalline semiconductor film and method for manufacturing thin film transistor
CN102473735B (zh) * 2009-07-31 2015-08-12 株式会社半导体能源研究所 半导体装置及其制造方法
WO2011096263A1 (en) 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8383434B2 (en) * 2010-02-22 2013-02-26 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and manufacturing method thereof
TWI512981B (zh) 2010-04-27 2015-12-11 Semiconductor Energy Lab 微晶半導體膜的製造方法及半導體裝置的製造方法
JP5785770B2 (ja) * 2010-05-14 2015-09-30 株式会社半導体エネルギー研究所 微結晶半導体膜の作製方法、及び半導体装置の作製方法
WO2011142443A1 (en) 2010-05-14 2011-11-17 Semiconductor Energy Laboratory Co., Ltd. Microcrystalline silicon film, manufacturing method thereof, semiconductor device, and manufacturing method thereof
US8778745B2 (en) 2010-06-29 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9170424B2 (en) * 2010-07-30 2015-10-27 Sony Corporation Illumination unit and display
CN102386072B (zh) 2010-08-25 2016-05-04 株式会社半导体能源研究所 微晶半导体膜的制造方法及半导体装置的制造方法
US8338240B2 (en) * 2010-10-01 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing transistor
JP2012089708A (ja) 2010-10-20 2012-05-10 Semiconductor Energy Lab Co Ltd 微結晶シリコン膜の作製方法、半導体装置の作製方法
US8450158B2 (en) 2010-11-04 2013-05-28 Semiconductor Energy Laboratory Co., Ltd. Method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device
US8394685B2 (en) 2010-12-06 2013-03-12 Semiconductor Energy Laboratory Co., Ltd. Etching method and manufacturing method of thin film transistor
US9048327B2 (en) * 2011-01-25 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Microcrystalline semiconductor film, method for manufacturing the same, and method for manufacturing semiconductor device
JP6226518B2 (ja) 2011-10-24 2017-11-08 株式会社半導体エネルギー研究所 半導体装置
CN102655175B (zh) * 2012-04-06 2014-07-02 京东方科技集团股份有限公司 Tft、阵列基板及显示装置、制备该tft的掩模板
KR102065764B1 (ko) * 2013-12-31 2020-03-03 삼성디스플레이 주식회사 박막 트랜지스터 표시판
JP6219227B2 (ja) * 2014-05-12 2017-10-25 東京エレクトロン株式会社 ヒータ給電機構及びステージの温度制御方法
DE112015002491T5 (de) * 2014-05-27 2017-03-02 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und Herstellungsverfahren dafür
CN105931991B (zh) * 2016-06-17 2019-02-12 深圳市华星光电技术有限公司 电极的制备方法
TWI729030B (zh) * 2016-08-29 2021-06-01 日商半導體能源研究所股份有限公司 顯示裝置及控制程式
US10861722B2 (en) * 2018-11-13 2020-12-08 Applied Materials, Inc. Integrated semiconductor processing

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56122123A (en) * 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
US5091334A (en) * 1980-03-03 1992-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JPS6098680A (ja) 1983-11-04 1985-06-01 Seiko Instr & Electronics Ltd 電界効果型薄膜トランジスタ
US4727044A (en) * 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
JPS6187371A (ja) 1984-10-05 1986-05-02 Hitachi Ltd 薄膜半導体装置
JPS633414A (ja) 1986-06-24 1988-01-08 Agency Of Ind Science & Technol シリコン膜の製造方法
JP2726414B2 (ja) 1987-03-04 1998-03-11 株式会社東芝 ケイ素系薄膜の製造方法
EP0473988A1 (en) 1990-08-29 1992-03-11 International Business Machines Corporation Method of fabricating a thin film transistor having amorphous/polycrystalline semiconductor channel region
US5849601A (en) * 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP2791422B2 (ja) 1990-12-25 1998-08-27 株式会社 半導体エネルギー研究所 電気光学装置およびその作製方法
US7115902B1 (en) * 1990-11-20 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7098479B1 (en) * 1990-12-25 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7576360B2 (en) * 1990-12-25 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device which comprises thin film transistors and method for manufacturing the same
JP3255942B2 (ja) * 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
JP2924441B2 (ja) 1992-04-27 1999-07-26 日本電気株式会社 薄膜トランジスタ及びその製造方法
JPH0745833A (ja) 1993-07-26 1995-02-14 Nec Corp 電界効果薄膜型トランジスタ素子の製造方法
US5648293A (en) * 1993-07-22 1997-07-15 Nec Corporation Method of growing an amorphous silicon film
JPH0794749A (ja) 1993-09-22 1995-04-07 Toshiba Corp 薄膜トランジスタの製造方法
US5796116A (en) * 1994-07-27 1998-08-18 Sharp Kabushiki Kaisha Thin-film semiconductor device including a semiconductor film with high field-effect mobility
JPH0897436A (ja) 1994-07-27 1996-04-12 Sharp Corp 薄膜半導体素子とその製造方法
JPH0888397A (ja) 1994-09-16 1996-04-02 Casio Comput Co Ltd 光電変換素子
TW303526B (zh) * 1994-12-27 1997-04-21 Matsushita Electric Ind Co Ltd
JPH08195492A (ja) 1995-01-13 1996-07-30 Matsushita Electric Ind Co Ltd 多結晶薄膜の形成方法および薄膜トランジスタの製造方法
US5677236A (en) 1995-02-24 1997-10-14 Mitsui Toatsu Chemicals, Inc. Process for forming a thin microcrystalline silicon semiconductor film
JPH09232235A (ja) 1995-02-24 1997-09-05 Mitsui Toatsu Chem Inc 光電変換素子
JP3591977B2 (ja) 1996-03-18 2004-11-24 キヤノン株式会社 マイクロ波プラズマｃｖｄ法を用いた膜堆積方法および膜堆積装置
JP3473297B2 (ja) 1996-11-14 2003-12-02 セイコーエプソン株式会社 シリコン酸化膜の形成方法、および薄膜トランジスタの製造方法
DE69838627T2 (de) * 1997-03-10 2008-08-28 Canon K.K. Verfahren zur Abscheidung eines Films, Vorrichtung zum Herstellen abgeschiedener Filme, Verfahren zur Herstellung eines Halbleiterbauelementes
KR100257158B1 (ko) 1997-06-30 2000-05-15 김영환 박막 트랜지스터 및 그의 제조 방법
US6303945B1 (en) * 1998-03-16 2001-10-16 Canon Kabushiki Kaisha Semiconductor element having microcrystalline semiconductor material
JP3619119B2 (ja) * 2000-05-15 2005-02-09 キヤノン株式会社 真空処理方法
JP2002246605A (ja) 2001-02-20 2002-08-30 Matsushita Electric Ind Co Ltd 液晶表示用薄膜トランジスタの製造方法
TW560076B (en) * 2002-09-27 2003-11-01 Chi Mei Optoelectronics Corp Structure and manufacturing method of thin film transistor
TW577176B (en) * 2003-03-31 2004-02-21 Ind Tech Res Inst Structure of thin-film transistor, and the manufacturing method thereof
JP4748954B2 (ja) 2003-07-14 2011-08-17 株式会社半導体エネルギー研究所 液晶表示装置
EP1523043B1 (en) * 2003-10-06 2011-12-28 Semiconductor Energy Laboratory Co., Ltd. Optical sensor and method for manufacturing the same
JP2005167051A (ja) 2003-12-04 2005-06-23 Sony Corp 薄膜トランジスタおよび薄膜トランジスタの製造方法
TW200526806A (en) * 2004-01-15 2005-08-16 Tokyo Electron Ltd Film-forming method
TWI234288B (en) 2004-07-27 2005-06-11 Au Optronics Corp Method for fabricating a thin film transistor and related circuits
JP4577114B2 (ja) 2005-06-23 2010-11-10 ソニー株式会社 薄膜トランジスタの製造方法および表示装置の製造方法
JP2007035964A (ja) 2005-07-27 2007-02-08 Sony Corp 薄膜トランジスタとその製造方法、及び表示装置
US7655542B2 (en) * 2006-06-23 2010-02-02 Applied Materials, Inc. Methods and apparatus for depositing a microcrystalline silicon film for photovoltaic device
JP2007134730A (ja) 2006-12-01 2007-05-31 Semiconductor Energy Lab Co Ltd 表示装置
US7582515B2 (en) * 2007-01-18 2009-09-01 Applied Materials, Inc. Multi-junction solar cells and methods and apparatuses for forming the same

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101540282B (zh) * 2009-05-08 2012-08-01 友达光电股份有限公司 半导体迭层与其制造方法
CN102184893A (zh) * 2011-04-18 2011-09-14 上海大学 一种基于微晶硅的tft有源矩阵制造工艺
US10535776B2 (en) 2011-10-19 2020-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN103066112A (zh) * 2011-10-19 2013-04-24 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
US11817505B2 (en) 2011-10-19 2023-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9620623B2 (en) 2011-10-19 2017-04-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US11271115B2 (en) 2011-10-19 2022-03-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103066112B (zh) * 2011-10-19 2017-08-15 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
CN103187262A (zh) * 2011-12-27 2013-07-03 株式会社半导体能源研究所 半导体装置及其制造方法
CN103187262B (zh) * 2011-12-27 2017-06-20 株式会社半导体能源研究所 半导体装置及其制造方法
CN105590837A (zh) * 2014-11-11 2016-05-18 株式会社迪思科 蚀刻方法
CN109638106A (zh) * 2018-11-09 2019-04-16 晶澳（扬州）太阳能科技有限公司 一种在太阳能电池衬底表面生长微晶硅的方法及装置
CN109638106B (zh) * 2018-11-09 2021-07-16 晶澳（扬州）太阳能科技有限公司 一种在太阳能电池衬底表面生长微晶硅的方法及装置

Also Published As

Publication number Publication date
US20090047759A1 (en) 2009-02-19
TWI469222B (zh) 2015-01-11
US9054206B2 (en) 2015-06-09
TW200924074A (en) 2009-06-01
JP2009071290A (ja) 2009-04-02
CN101369541B (zh) 2013-06-19

Similar Documents

Publication Publication Date Title
CN101369541B (zh) 半导体器件的制造方法
CN101369540B (zh) 半导体装置的制造方法
CN101425544B (zh) 薄膜晶体管以及包括薄膜晶体管的显示装置
CN101339960B (zh) 发光装置
CN101350331B (zh) 显示装置的制造方法
CN101447412A (zh) 半导体装置的制造方法
CN101378082B (zh) 显示装置以及显示装置的制造方法
CN101527320B (zh) 半导体装置
CN101551559B (zh) 显示装置及其制造方法
CN101339905B (zh) 半导体装置的制造方法
CN101369587B (zh) 显示装置
CN101369539B (zh) 显示装置的制造方法
CN101404295B (zh) 薄膜晶体管、及具有其的显示装置、和其制造方法
CN101404294B (zh) 薄膜晶体管、及具有其的显示装置、和其制造方法
CN101355037B (zh) 显示装置及其制造方法
US7910929B2 (en) Semiconductor device
CN101452906A (zh) 半导体器件及其制造方法
CN101872097A (zh) 液晶显示装置
CN101315884A (zh) 半导体装置及显示装置的制造方法
CN101452961A (zh) 薄膜晶体管、显示装置以及这些的制造方法
JP5496500B2 (ja) 半導体装置の作製方法
JP2009127981A (ja) クリーンルーム、成膜方法、および半導体装置の作製方法
KR20090104730A (ko) 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130619

Termination date: 20190814