CN101315884A - 半导体装置及显示装置的制造方法 - Google Patents

半导体装置及显示装置的制造方法 Download PDF

Info

Publication number
CN101315884A
CN101315884A CNA2008101087242A CN200810108724A CN101315884A CN 101315884 A CN101315884 A CN 101315884A CN A2008101087242 A CNA2008101087242 A CN A2008101087242A CN 200810108724 A CN200810108724 A CN 200810108724A CN 101315884 A CN101315884 A CN 101315884A
Authority
CN
China
Prior art keywords
semiconductor film
film
microcrystalline semiconductor
microcrystalline
display unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101087242A
Other languages
English (en)
Other versions
CN101315884B (zh
Inventor
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101315884A publication Critical patent/CN101315884A/zh
Application granted granted Critical
Publication of CN101315884B publication Critical patent/CN101315884B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/511—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using microwave discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45574—Nozzles for more than one gas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32211—Means for coupling power to the plasma
    • H01J37/32229—Waveguides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32211—Means for coupling power to the plasma
    • H01J37/32238—Windows
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Abstract

本发明的目的在于提供不使薄膜晶体管的工序复杂化且适合批量生产的显示装置的制造方法。通过以氢化硅或卤化硅为原料气体且使用1GHz以上的频率的微波等离子体CVD装置来形成微晶半导体膜，而通过使用该微晶半导体膜形成薄膜晶体管及连接到该薄膜晶体管的显示元件。使用1GHz以上的频率的微波的等离子体的电子密度高，因此可以容易分解原料气体的氢化硅或卤化硅。由此，可以提高显示装置的批量生产性。

Description

半导体装置及显示装置的制造方法
技术领域
本发明涉及将薄膜晶体管至少使用于像素部的显示装置。
背景技术
近年来，通过使用形成于具有绝缘表面的衬底上的半导体薄膜(厚度大约为几nm至几百nm)来构成薄膜晶体管的技术正受到关注。薄膜晶体管在如IC和电光学装置的电子装置中获得了广泛应用，特别地，正在加快开发作为图像显示装置的开关元件的薄膜晶体管。
使用非晶半导体膜的薄膜晶体管、使用多晶半导体膜的薄膜晶体管等用作图像显示装置的开关元件。
另外，使用微晶半导体膜的薄膜晶体管用作图像显示装置的开关元件(专利文件1以及专利文件2)。
[专利文件1]日本专利申请公开Hei 4-242724号公报
[专利文件2]日本专利申请公开2005-49832号公报
使用多晶半导体膜的薄膜晶体管具有如下优点：与使用非晶半导体膜的薄膜晶体管相比，其迁移度高2位数以上；可以在同一个衬底上集成地形成半导体显示装置的像素部和其附近的驱动电路。然而，与使用非晶半导体膜时相比，由于半导体膜的结晶化其工序复杂化，所以有降低成品率且提高成本的缺点。
发明内容
鉴于上述问题，本发明的目的在于提供不使薄膜晶体管的工序复杂化而能够批量生产的显示装置的制造方法。
微晶半导体膜(也被称为半结晶半导体膜)与多晶半导体膜不同，可以作为微晶半导体膜在衬底上直接形成。具体而言，可以通过以氢化硅或卤化硅为原料气体且使用1GHz以上的频率的微波等离子体CVD装置来形成微晶半导体膜。通过使用上述方法制造的微晶半导体膜包括在非晶半导体中含有0.5nm至20nm的晶粒的微晶半导体膜。因此，与使用多晶半导体膜时不同，在形成半导体膜之后不需要结晶化的工序。可以减少在制造薄膜晶体管时的工序数，而提高显示装置的成品率，且抑制制造成本。另外，使用1GHz以上的频率的微波的等离子体的电子密度高，因此可以容易分解原料气体的氢化硅或卤化硅。因此，与几十MHz至几百MHz的频率的微波等离子体CVD装置相比，通过使用1GHz以上的频率的微波等离子体CVD装置，可以容易制造微晶半导体膜，而可以提高成膜速度。由此，可以提高显示装置的批量生产性。
另外，通过使用微晶半导体膜制造薄膜晶体管(TFT)，而且将该薄膜晶体管用于像素部、以及驱动电路制造显示装置。使用微晶半导体膜的薄膜晶体管的迁移度为2cm2/V.sec至10cm2/V.sec，该迁移度是使用非晶半导体膜的薄膜晶体管的2倍至20倍的迁移度，因此可以在与像素部同一个衬底上集成地形成驱动电路的一部分或整体，来形成系统面板(system-on-panel)。
注意，在本发明中，将微晶半导体膜至少使用于沟道形成区域即可。
另外，作为显示装置包括发光装置或液晶显示装置。发光装置包括发光元件，并且液晶显示装置包括液晶元件。发光元件其范畴内包括由电流或电压控制亮度的元件，具体而言，包括无机EL(Electro Luminescence)、有机EL、或使用于FED(Field Emission Display，即场致发射显示器)的电子源元件(electron source element)(电子发射元件)等。
另外，显示装置包括显示元件被密封的状态的面板、该面板安装有包括控制器的IC等的状态的模块。而且本发明涉及相当于在制造该发光装置的工序中完成显示元件之前的一个方式的元件衬底，该元件衬底在多个像素中分别具备对发光元件供给电流的方式。具体而言，元件衬底既可以是仅形成显示元件的像素电极的状态，又可以是在形成成为像素电极的导电膜之后且通过蚀刻形成像素电极之前的状态，无论是任何状态都可以。
注意，本说明书中的显示装置意味着图像显示装置、发光装置、或光源(包括照明装置)。显示装置还包括在发光装置安装有连接器诸如FPC(柔性印刷电路)、TAB(载带自动键合)带或TCP(带载封装)的模块；印刷线路板设置到TAB带或TCP端部的模块；IC(集成电路)通过COG(玻璃上芯片)方式直接安装在发光元件的模块。
本发明通过使用1GHz以上的频率的微波等离子体CVD装置可以提高微晶半导体膜的成膜速度，而可以提高使用该微晶半导体膜的薄膜晶体管的显示装置的批量生产性。
另外，可以减少成膜之后的半导体膜的结晶化的工序，可以不使薄膜晶体管的工序复杂化，而实现显示装置的系统面板化。
附图说明
图1A至1C是说明本发明的显示装置的制造方法的截面图；
图2A至2C是说明本发明的显示装置的制造方法的截面图；
图3A至3C是说明本发明的显示装置的制造方法的截面图；
图4A至4C是说明可以应用于本发明的发光装置中的像素的截面图；
图5是说明本发明的显示装置的制造方法的截面图；
图6是说明本发明的微波等离子体CVD装置的俯视图；
图7是说明本发明的微波等离子体CVD装置的反应室的截面图；
图8是说明本发明的成膜工序的图；
图9是说明本发明的显示面板的立体图；
图10A和10B是说明本发明的显示面板的立体图；
图11A和11B是说明可以使用于本发明的显示装置的结构的方块图；
图12是说明本发明的显示装置的截面图；
图13A和13B是说明本发明的发光显示面板的俯视图及截面图；
图14A和14B是说明本发明的液晶显示面板的俯视图及截面图；
图15A至15C是说明使用本发明的显示装置的电子设备的立体图。
具体实施方式
下面，将参照附图说明本发明的实施方式。但是，本发明可以通过多种不同的方式来实施，所属技术领域的普通人员可以很容易地理解一个事实就是其形式及详细内容在不脱离本发明的宗旨及其范围下可以被变换为各种各样的方式。因此，本发明不应该被解释为仅限定在本实施方式所记载的内容中。
实施方式1
对本发明的显示装置的制造方法进行说明。首先，作为显示装置的一个方式，使用发光装置进行说明。在图1A至1C、图2A至2C、图3A至3C中表示用于驱动电路的薄膜晶体管的截面图、以及用于像素部的薄膜晶体管的截面图。注意，n型使用微晶半导体膜的薄膜晶体管的迁移度比p型高，因此n型薄膜晶体管更适合用于驱动电路。在本发明中，在使用具有n型及p型中的任一极性的薄膜晶体管的情况下，优选使形成在同一个衬底上的薄膜晶体管的极性一致，以抑制工序数。
如图1A所示，在衬底50上形成栅电极51、栅电极52。衬底50可以使用通过熔化方法或浮发方法(float method)制造的无碱玻璃衬底例如钡硼硅酸盐玻璃、铝硼硅酸盐玻璃、铝硅酸盐玻璃等、或陶瓷衬底，还可以使用具有可承受本制造工序处理温度的耐热性的塑料衬底等。此外，还可以使用在不锈钢合金等金属衬底表面上设置绝缘层的衬底。衬底50的尺寸可以采用320mm×400mm、370mm×470mm、550mm×650mm、600mm×720mm、680mm×880mm、730mm×920mm、1000mm×1200mm、1100mm×1250mm、1150mm×1300mm、1500mm×1800mm、1900mm×2200mm、2160mm×2460mm、2400mm×2800mm、或者2850mm×3050mm等。
使用钛、钼、铬、钽、钨、铝等金属材料或它们的合金材料来形成栅电极51、栅电极52。可以通过溅射法或真空沉积法在衬底50上形成导电膜，通过光刻技术或喷墨法在该导电膜上形成掩模，使用该掩模蚀刻导电膜来形成栅电极51、栅电极52。另外，也可以使用银、金、铜等导电纳米膏通过喷墨法喷射而焙烧来形成栅电极51、栅电极52。注意，为了提高栅电极51、栅电极52的紧密性，可以在衬底50和栅电极51、栅电极52之间设置上述金属材料的氮化物膜。
注意，在栅电极51、栅电极52上形成半导体膜或布线，因此其端部优选加工为锥形形状，以便防止断开。此外，虽然未图示，但是通过形成栅电极的工序也可以同时形成连接到栅电极的布线。
其次，如图1B所示，在栅电极51、栅电极52上按顺序形成用作栅极绝缘膜的绝缘膜53(下面称为绝缘膜53)、微晶半导体膜54、以及添加有赋予一导电型的杂质元素的半导体膜55(下面称为半导体膜55)。注意，至少连续形成绝缘膜53及微晶半导体膜54是优选的。进而，连续形成绝缘膜53、微晶半导体膜54、以及半导体膜55是优选的。通过在不接触大气的状态下至少连续形成绝缘膜53及微晶半导体膜54，可以形成各个叠层界面而不被大气成分及悬浮在大气中的污染杂质元素污染，因此可以减少薄膜晶体管特性的不均匀。
绝缘膜53可以通过CVD法或溅射法等，使用氧化硅膜、氮化硅膜、氧氮化硅膜、或氮氧化硅膜的单层或叠层而形成。另外，可以从衬底一侧按顺序层叠氧化硅膜或氧氮化硅膜与氮化硅膜或氮氧化硅膜而形成绝缘膜53。另外，还可以从衬底一侧按顺序层叠氮化硅膜或氮氧化硅膜、氧化硅膜或氧氮化硅膜、及氮化硅膜或氮氧化规膜而形成绝缘膜53。进而，通过使用1GHz以上的频率的微波等离子体CVD装置形成绝缘膜53是优选的。使用微波等离子体CVD装置形成的氧氮化硅膜的耐压性高且可以提高之后所形成的薄膜晶体管的可靠性。
在此，氧氮化硅膜是氧的含量多于氮，当使用卢瑟福背散射光谱学法(RBS：Rutherford Backscattering Spectrometry)以及氢前方散射法(HFS：Hydrogen Forward Scattering)测量时，作为浓度范围，其包含50原子％至70原子％的氧、0.5原子％至15原子％的氮、25原子％至35原子％的Si、0.1原子％至10原子％的氢。另外，氮氧化硅膜是作为其组成，氮的含量多于氧，当使用RBS以及HFS测量时，作为浓度范围，其包含5原子％至30原子％的氧、20原子％至55原子％的氮、25原子％至35原子％的Si、10原子％至30原子％的氢。但是，在以构成氧氮化硅或氮氧化硅的原子的总计设定为100原子％的情况下，氮、氧、Si以及氢的含有比率包括于上述范围内。
微晶半导体膜54是指具有非晶结构和结晶(包括单晶、多晶)结构之间的中间结构的半导体的膜。该半导体是具有在自由能方面上很稳定的第三状态的半导体，并且是具有短程有序且晶格畸变的结晶半导体，可以以其粒径为0.5nm至20nm使它分散存在于非晶半导体中。此外，导入至少1原子％或其以上的氢或卤素，以便终结悬空键。再者，通过将氦、氩、氪、氖等的稀有气体元素包含在微晶半导体膜中而进一步促进晶格畸变，可以获得稳定性提高的优质的微晶半导体膜。关于这种微晶半导体膜的记述例如在美国专利文件4,409,134号中公开。
通过使用频率为1GHz以上，优选为2.45GHz以上，更优选为8.3GHz以上的微波的微波等离子体CVD装置可以形成该微晶半导体膜54。代表地，可以使用SiH4、Si2H6等的氢化硅形成。另外，也可以使用SiCl4、SiF4等的卤化硅形成。另外，可以氢化硅或卤化硅通过使用氢；选自氦、氩、氪、氖中的一种或多种稀有气体元素；氢和选自氦、氩、氪、氖中的一种或多种稀有气体元素进行稀释，而形成微晶半导体膜。
以1nm以上且300nm以下，优选为5nm以上且200nm以下的膜厚度形成微晶半导体膜54。
也可以将CH4、C2H6等的碳化物气体、或者GeH4、GeF4等的锗化气体混入在氢化硅或卤化硅中，以将能带宽度调节为1.5eV至2.4eV或者0.9eV至1.1eV。
另外，当以控制价电子为目的的杂质元素未有意添加时，微晶半导体膜54呈现较弱的n型导电性，因此对于用作薄膜晶体管的沟道形成区域的微晶半导体膜，在成膜同时或成膜之后添加赋予p型的杂质元素，来可以控制阈值。作为赋予p型的杂质元素以硼为代表，将B2H6、BF3等杂质气体以1ppm至1000ppm，优选以1ppm至100ppm混入到氢化硅或卤化硅即可。进而，优选地是，将硼的浓度例如设定为1×1014atoms/cm3至6×1016atoms/cm3。
另外，优选地是将微晶半导体膜的氧浓度设定为1×1019atoms/cm3以下，并且将氮及碳浓度分别设定为1×1019atoms/cm3以下。
关于半导体膜55，在形成n沟道型薄膜晶体管的情况下，作为代表的杂质元素添加磷，并且将PH3等杂质气体添加到氢化硅或卤化硅即可。另外，在形成p沟道型薄膜晶体管的情况下，作为代表的杂质元素添加硼，并且将B2H6等杂质气体添加到氢化硅或卤化硅即可。可以由微晶半导体膜、或非晶半导体膜形成半导体膜55。
在此，使用图6示出可以从绝缘膜53到半导体膜55连续形成的微波等离子体CVD装置。图6是示出微波等离子体CVD装置的俯视截面图的示意图。公共腔1120夹着闸阀1122至1127连接有装载/卸载(L/UL；Load/UnLoad)室1110、装载/卸载(L/UL)室1115、以及反应室(1)1111至反应室(4)1114。衬底1130嵌入安装于设置在装载/卸载(L/UL)室1110、装载/卸载(L/UL)室1115的盒子(cassette)1128、盒子1129，而利用公共腔1120的搬送机构1121搬送到各反应室(1)至反应室(4)。
在每个反应室(1)至反应室(4)中，连续层叠绝缘膜53、微晶半导体膜54、以及半导体膜55。在此情况下，通过原料气体的交换，可以连续层叠多个不同种类的膜。或者，在反应室(1)及反应室(3)中连续层叠绝缘膜53及微晶半导体膜54，并且在反应室(2)及反应室(4)中形成半导体膜55。通过单独地形成半导体膜55，可以防止残留在小室(chamber)内的杂质元素混入到其他膜。
如此，通过使用连接有多个小室的微波等离子体CVD装置，可以同时形成绝缘膜53、微晶半导体膜54、以及半导体膜55，因此可以提高批量生产性。另外，即使某一个反应室进行维护或清洗，在其他反应室中也可以进行成膜处理，能够高功率地成膜。另外，可以形成各个叠层界面而不被大气成分及悬浮在大气中的污染杂质元素污染，因此可以减少薄膜晶体管特性的不均匀。
另外，在由氧化硅膜或氧氮化硅膜与氮化硅膜或氮氧化硅膜的两层形成栅极绝缘膜53的情况下，可以在反应室(1)中形成绝缘膜53的氧化硅膜或氧氮化硅膜，在反应室(2)中形成绝缘膜53的氮化硅膜或氮氧化硅膜，在反应室(3)中形成微晶半导体膜54，在反应室(4)中形成半导体膜55。此时，优选由与成膜的膜相同种类的膜涂上每个反应室的内侧。当使用这种结构的微波等离子体CVD装置时，可以在每个反应室中形成一个种类的膜且以不接触大气的方式连续形成，因此不被之前成膜的膜的残留物或悬浮在大气中的杂质元素污染，可以形成每个叠层界面。
注意，虽然图6所示的微波等离子体CVD装置设置有多个装载/卸载(L/UL)室，但是也可以设置有一个。另外，也可以在微波等离子体CVD装置中设置备用室。通过在备用室中预热衬底，在反应室中可以缩短直到成膜的加热时间，因此可以提高生产率。
图7是详细说明这种微波等离子体CVD装置中的一个反应室的结构的图。微波等离子体CVD装置的反应室设置有处理容器180、设置在处理容器180内的用于布置衬底1130的支撑台181、将气体引导于处理容器180内的气体供给部182、连接到用于排出处理容器180内的气体的真空泵的排气口183、供给用于发生等离子体的微波的微波发生装置184、从微波供给部到处理容器180引导微波的波导管185、接触于波导管185且具有开口部187a的顶板187、由安装附件188设置在顶板187的多个电介质板186。另外，在衬底1130及电介质板186之间设置流过非原料气体的气体管197(下面称为气体管197)、以及流过原料气体的气体管198(下面称为气体管198)。气体管197和气体管198连接到气体供给部182。具体而言，气体管197通过阀门195及质量流量控制器193连接到非原料气体供给源191。另外，流过原料气体的气体管198通过阀门196及质量流量控制器194连接到原料气体供给源192。另外，通过支撑台181安装温度控制部199，可以控制衬底1130的温度。另外，也可以采用如下结构，即将高频电源连接到支撑台181，而由从高频电源输出的交流的电力将预定的偏压施加到支撑台181。注意，气体供给部182及微波发生装置184设置在反应容器的外部。
微波发生装置184供给频率为1GHz以上，优选为2.45GHz以上，更优选为8.3GHz以上的微波。注意，在本发明中，通过具有多个微波发生装置184，可以生成稳定且大面积的等离子体。因此，即使在使用一边超过600mm的衬底，尤其是一边超过1000mm的大面积衬底的情况下，也可以形成均匀性高的膜，并且可以提高成膜速度。
处理容器180、以及顶板187由金属如含有铝的合金形成，该金属是其表面由矾土、氧化硅、或氟树脂的绝缘膜覆盖的。此外，安装附件188由金属如含有铝的合金形成。
以紧密接触于天板187的开口部的方式设置电介质板186。在微波发生装置184中发生的微波经过波导管185及顶板187的开口部187a传播到电介质板186，而透过电介质板186发射到处理容器内。由于发射到处理容器内的微波的电场能量，非原料气体等离子体化。因为在电介质板186表面上该等离子体200的密度更高，所以可以减少对于衬底1130的损伤。此外，通过设置多个电介质板186，可以发生且维持均匀且大面积的等离子体。电介质板186也可以由陶瓷如蓝宝石、石英玻璃、矾土、氧化硅、氮化硅等形成。注意，电介质板186可以在等离子体200发生一侧形成有凹部189。由于该凹部189，可以生成稳定的等离子体。通过设置多个电介质186，即使在使用一边超过600mm的衬底，尤其是一边超过1000mm的大面积衬底的情况下，也可以形成均匀性高的膜，并且可以提高成膜速度。
气体管197和气体管198彼此交叉而设置。气体管197的喷出口设置在电介质板186一侧，且流过原料气体的气体管198的喷出口设置在衬底1130一侧。通过非原料气体喷出在电介质板186一侧，可以在电介质板186表面上不形成膜且可以发生等离子体200。另外，因为气体管198的喷出口设置在衬底1130一侧，可以在进一步接近于衬底1130的位置喷出原料气体，所以可以提高成膜速度。气体管197、气体管198由陶瓷如矾土、氮化铝等形成。因为陶瓷的微波的透过率高，所以通过由陶瓷形成气体管197、气体管198，即使在电介质板186的正下方设置气体管，电场也不扰乱而可以使等离子体的分布均匀。
下面，对成膜处理进行说明。这些成膜处理根据其目的选择从气体供给部182供给的气体即可。
首先，对氧氮化硅膜的成膜处理方法将参照图8及图7进行说明。首先，从图8中的阶段S170开始成膜处理，在阶段S171中控制衬底1130的温度。衬底1130的温度为室温或由温度控制部199将衬底1130加热为100℃至550℃。在阶段S172中使处理容器180内变成真空状态，并且导入氦、氩、氙、氪等中的稀有气体的任一种以上及氧作为用于等离子体发生的气体。通过与稀有气体一起将氧导入到处理容器180内，可以容易发火等离子体。注意，衬底1130和电介质板186之间的间隔大约为10mm至200mm(优选为110mm至160mm)。其次，在阶段S173中，将处理容器180内的压力变为预定的压力。处理容器内的压力为1Pa至200Pa，优选为1Pa至100Pa，更优选为1Pa至40Pa。其次，在阶段S174中使微波发生装置184的电源为导通，微波发生装置184将微波供给给波导管185，来在处理容器180内生成等离子体。微波发生装置的输出为500W至6000W、优选为4000W至6000W。当通过微波的导入进行等离子体的激发时，可以低电子温度(0.7eV以上且3ev以下，优选为0.7eV以上且1.5ev以下)且高电子密度(1×1011atoms/cm3至1×1013atoms/cm3)的等离子体。其次，在阶段S175中，从气体管198将原料气体导入到处理容器180内。具体而言，通过停止氧的供给而导入一氧化二氮、稀有气体、以及氢化硅或卤化硅作为原料气体，可以在衬底1130上形成氧氮化硅膜。其次，在阶段S176中，停止原料气体的供给，且降低处理容器内的压力，并且将微波发生装置的电源为关断，然后在阶段S177中结束成膜工序。
在上述氧氮化硅膜的成膜处理方法中，通过采用如下条件可以形成耐压性高的氧氮化硅膜，即：衬底温度为300℃至350℃；一氧化二氮的流量为硅烷的流量的10倍以上且300倍以下，优选为50倍以上且200倍以下；使用2台至6台其功率为5kW的微波发生装置；处理容器内的压力为10Pa至100Pa，优选为10Pa至50Pa；在衬底1130和电介质板186之间的间隔为110mm至160mm。
其次，对微晶半导体膜54的成膜处理方法说明。首先，从图8中的阶段S170开始成膜处理，在阶段S171中控制衬底1130的温度。衬底1130的温度为由室温或温度控制部199将衬底1130加热为100℃至550℃。在阶段S172中使处理容器内变成真空状态，并且导入氦、氩、氙、氪等的稀有气体作为用于等离子体发火的气体。注意，衬底1130和电介质板186之间的间隔大约为10mm至200mm(优选为110mm至160mm)。其次，在阶段S173中，将处理容器180内的压力变为预定的压力。处理容器内的压力为1Pa至200Pa，优选为1Pa至100Pa。其次，在阶段S174中使微波发生装置184的电源成为导通，微波发生装置184将微波供给给波导管185，来在处理容器180内生成等离子体。微波发生装置的输出功率为500W至6000W、优选为4000W至6000W。当通过微波的导入进行等离子体的激发时，可以低电子温度(0.7eV以上且3ev以下，优选为0.7eV以上且1.5ev以下)且高电子密度(1×1011atoms/cm3cm-3至1×1013atoms/cm3)的等离子体。其次，在阶段S175中，从气体管198将原料气体导入到处理容器180内。具体而言，通过导入SiH4、Si2H6等氢化硅或SiH2Cl2、SiHCl3等卤化硅，来可以形成微晶半导体膜。或者，通过导入SiH4、Si2H6等氢化硅或SiH2Cl2、SiHCl3等卤化硅、氢，来可以形成微晶半导体膜。其次，在阶段S176中，停止原料气体的供给，且降低处理容器内的压力，并且将微波发生装置的电源成为关断，然后在阶段S177中结束成膜工序。
注意，为了等离子体的发火及等离子体的维持，当混合氩等的稀有气体时，由于稀有气体的激发种，可以有效地进行原料气体的分离及基(radical)的形成。
另外，由频率为1GHz以上，优选为2.45GHz、更优选为8.3GHz以上的微波等离子体CVD装置发生的等离子体因为其电子密度高，并且由原料气体形成多数基而供给给衬底1130。因此促进在衬底上的基的表面反应，可以提高微晶半导体膜的成膜速度。进而，由多个微波发生装置、以及多个电介质板构成的微波等离子体CVD装置可以生成稳定且大面积的等离子体。因此，即使在大面积衬底上，也可以形成提高膜质的均匀性的膜并且可以提高批量生产性。
关于半导体膜55，在形成n沟道型薄膜晶体管的情况下，作为代表的杂质元素添加磷即可，通过使用氢化硅或卤化硅及PH3等包含杂质元素的气体的等离子体CVD法而形成。另外，在形成p沟道型薄膜晶体管的情况下，作为代表的杂质元素添加硼即可，通过使用氢化硅或卤化硅及B2H6等杂质元素的等离子体CVD法而形成。通过将磷或硼的浓度设定为1×1019atoms/cm3至1×1021atoms/cm3，可以与之后形成的源电极线及漏电极实现欧姆接触。可以由微晶半导体、或非晶半导体形成半导体膜55。以2nm以上且50nm以下的膜厚度形成半导体膜55。通过使添加有赋予一导电型的杂质元素的半导体膜55的膜厚度薄，可以提高生产率。
另外，也可以通过使用如图7所示的1GHz以上的频率的微波等离子体CVD装置，并且使用图8所示的阶段与微晶半导体膜54同样地形成半导体膜55。在此情况下，在阶段S175中，通过导入氢化硅或卤化硅、PH3或B2H6、以及氢作为原料气体，可以形成添加有赋予一导电型的杂质元素的微晶半导体膜。
其次，在半导体膜55上形成掩模56、掩模57，将微晶半导体膜54、半导体膜55蚀刻为岛状而分离形成。其结果，可以形成如图1C所示那样的微晶半导体膜60、微晶半导体膜61、以及添加有赋予一导电型的杂质元素的半导体膜58、添加有赋予一导电型的杂质元素的半导体膜59(下面称为半导体膜58、半导体膜59)。
然后，在半导体膜58、半导体膜59及绝缘膜53上形成源电极及漏电极62至65。优选使用铝、铜、或添加有提高耐热性的元素或防止小丘(hillock)的元素如硅、钛、钕、钪、钼等的铝合金来形成源电极及漏电极62至65。另外，也可以采用如下叠层结构，即由钛、钽、钼、钨、或这些元素的氮化物形成与添加有赋予一导电型的杂质元素的半导体膜接触的一侧的层，并且在其上形成铝或铝合金。进而，也可以采用由钛、钽、钼、钨、或这些元素的氮化物夹着铝或铝合金的上表面及下表面的叠层结构。
通过溅射法或真空沉积法，在半导体膜58、半导体膜59、以及绝缘膜53上形成导电膜，在该导电膜上通过光刻技术或涂布法形成掩模，然后使用该掩模蚀刻导电膜来形成源电极及漏电极62至65。另外，也可以通过使用银、金、铜等导电纳米膏通过丝网印刷法、喷墨法等喷射而焙烧来形成源电极及漏电极62至65。
其次，如图2A所示，通过使用源电极及漏电极62至65或未图示的形成源电极及漏电极62至65的掩模，蚀刻半导体膜58、半导体膜59来形成源区域及漏区域66至69。另外，在该工序中，因为不能获得与用作基底的微晶半导体膜60、用作基底的微晶半导体膜61的蚀刻选择比，所以微晶半导体膜60、微晶半导体膜61也少许被蚀刻，而形成用作沟道形成区域的微晶半导体膜70、用作沟道形成区域的微晶半导体膜71。
注意，在本实施方式中，源电极及漏电极62至65和源区域及漏区域66至69通过使用同一抗蚀剂掩模，并且使用干蚀刻法蚀刻导电膜及添加有赋予一导电型的杂质元素的半导体膜而形成。
通过上述工序，可以形成沟道蚀刻型的薄膜晶体管72、沟道蚀刻型的薄膜晶体管73。沟道蚀刻型的薄膜晶体管的制造工序数目少，而可以降低成本。另外，通过由微晶半导体膜构成沟道形成区域，可以获得2cm2/V.sec至10cm2/V.sec的电场效应迁移率。因此，可以将该薄膜晶体管用作像素部89的像素的开关用元件，进而用作形成扫描线(栅极线)一侧的驱动电路88的元件。
接下来，如图2B所示，在薄膜晶体管72、薄膜晶体管73上形成用于沟道形成区域的保护的绝缘膜81，在绝缘膜81上作为优选的方式形成具有接触孔的平坦化膜82，在平坦化膜82上形成在接触孔中与源电极或漏电极接触的像素电极83。
作为绝缘膜81，可以与绝缘膜53相同地形成。注意，绝缘膜81用于防止从悬浮在大气中的有机物、金属物、水蒸气等污染杂质的浸入，因此优选为致密的膜。另外，通过将氮化硅膜使用于绝缘膜81，可以将在用作沟道形成区域的微晶半导体膜70、用作沟道形成区域的微晶半导体膜71中的氧浓度设定为5×1019atoms/cm3以下，优选为1×1019atoms/cm3以下。
平坦化膜82优选使用丙烯、聚酰亚胺、聚酰胺等有机树脂，或者硅烷聚合物，由绝缘膜形成。
在图2B中，因为像素的薄膜晶体管为n型，所以作为像素电极83优选使用阴极材料，与此相反，像素的薄膜晶体管为p型时，优选使用阳极材料。具体而言，作为阴极材料可以使用功函数小的已知的材料如Ca、Al、CaF、MgAg、AlLi等。
其次，如图2C所示，在平坦化膜82及像素电极83的端部上形成隔壁84。隔壁84具有开口部，在该开口部中露出像素电极83。隔壁84使用有机树脂膜或无机绝缘膜而形成。尤其是，通过使用感光性的材料，在像素电极上形成开口部，并且以该开口部的侧壁具有连续的曲率的倾斜面的方式形成，可以减少之后形成的发光层85的断开，这是优选的。
其次，以在隔壁84的开口部中接触像素电极83的方式形成发光层85。发光层85既可以由单独层构成，又可以由多层的叠层构成。
以覆盖发光层85的方式形成使用阳极材料的共同电极86。共同电极86可以使用具有透光性的导电材料如含有氧化钨的铟氧化物、含有氧化钨的铟锌氧化物、含有氧化钛的铟氧化物、含有氧化钛的铟锡氧化物、铟锡氧化物(下面表示为ITO)、铟锌氧化物、添加有氧化硅的铟锡氧化物等。作为共同电极86，上述透明导电膜之外，还可以使用氮化钛膜或钛膜。在图2C中，作为共同电极86使用ITO。在隔壁84的开口部中，通过像素电极83、发光层85、共同电极86彼此重叠，以形成发光元件90。然后，优选在共同电极86及隔壁84上形成保护膜87，以便防止氧、氢、水分、二氧化碳等浸入到发光元件90中。作为保护膜87，可以形成氮化硅膜、氮氧化硅膜、DLC(Diamond Like Carbon；类金刚石碳)膜等。
进而，实际上当完成图2C的工序时，为了不被暴露于空气，优选由气密性高且脱气少的保护薄膜(层压薄膜、紫外线硬化树脂薄膜等)或覆盖材料来封装(密封)。
注意，虽然图1A至1C、2A至2C示出具有沟道蚀刻型的薄膜晶体管的发光装置的制造方法，但是也可以使用沟道保护型的薄膜晶体管而形成。对该制造方法，使用图3A至3C进行说明。
如图3A所示，在衬底50上形成栅电极51、栅电极52。接下来，在栅电极51、栅电极52上形成绝缘膜53及微晶半导体膜54。使用1GHz以上的频率的微波等离子体CVD装置，因此可以容易形成微晶半导体膜54。
接下来，以与栅电极51、栅电极52重叠的方式在微晶半导体膜54上形成沟道保护膜94、沟道保护膜95。作为沟道保护膜94、沟道保护膜95，使用氮化硅、氮氧化硅、氧化硅、氧氮化硅通过溅射法、CVD法等在微晶半导体膜54上形成绝缘膜，在该绝缘膜上形成掩模，使用掩模蚀刻绝缘膜而形成。另外，也可以通过喷射而焙烧含有聚酰亚胺、丙烯、或硅烷的组成物来形成沟道保护膜94、沟道保护膜95。
接下来，在沟道保护膜94、沟道保护膜95上形成半导体膜96(下面称为半导体膜96)，在半导体膜96上形成掩模97、掩模98。半导体膜96可以与图1B所示的半导体膜55相同地形成。掩模97、掩模98可以与图1B所示的掩模56、掩模57相同地形成。
接下来，通过使用掩模97、掩模98蚀刻而分离半导体膜96及微晶半导体膜54，来如图3B所示那样形成用作沟道形成区域的微晶半导体膜60、用作沟道形成区域的微晶半导体膜61、以及半导体膜58、半导体膜59。
接下来，在半导体膜58、半导体膜59以及绝缘膜53上形成源电极及漏电极62至65。
接下来，通过以源电极及漏电极62至65为掩模蚀刻半导体膜58、半导体膜59，如图3C所示那样，形成源区域及漏区域101至104。此时，沟道保护膜94、沟道保护膜95的一部分被蚀刻。将一部分被蚀刻的沟道保护膜表示为沟道保护膜105、沟道保护膜106。
通过上述工序，可以制造具有重叠于栅电极51、栅电极52、以及微晶半导体膜60、微晶半导体膜61的沟道保护膜105、沟道保护膜106的沟道保护型的薄膜晶体管。通过将沟道保护型的薄膜晶体管形成在元件衬底上，可以减少薄膜晶体管的元件特性的不均匀，并且降低关断电流。另外，通过由微晶半导体膜构成沟道形成区域，可以获得2cm2/V.sec至10cm2/V.sec的电场效应迁移率。因此，可以将该薄膜晶体管用作像素部89的像素的开关用元件，进而用作形成扫描线(栅极线)一侧的驱动电路88的元件。
接下来，对发光元件的结构将参照图4A至4C进行说明。在此，举出驱动TFT为n型的情况作为一例，对像素的截面结构进行说明。
为了提取发光，发光元件的阳极和阴极中的至少一个是透明的即可。薄膜晶体管及发光元件形成在衬底上。存在具有顶部发射结构、底部发射结构和双面发射结构的发光元件，其中顶部发射结构通过与衬底相对表面提取发射的光，其中底部发射结构通过衬底一侧的表面提取发射的光，其中双面发射结构通过衬底一侧和与衬底相对表面的表面提取发射的光。本发明的像素结构可以应用于具有任一种发射结构的发光元件。
对具有顶部发射结构的发光元件参照图4A进行说明。
在图4A中示出当驱动TFT7001为n型且从发光元件7002发射的光传输到阳极7005一侧时的像素的截面图。在图4A中，发光元件7002的阴极7003和驱动TFT7001电连接，并且在阴极7003上按顺序层叠有发光层7004、阳极7005。阴极7003只要是功函数小且反射光的导电膜，可以使用已知的材料。例如，优选使用Ca、Al、CaF、MgAg、AlLi等。发光层7004既可以由单独层构成，又可以由多层的叠层构成。在由多层构成的情况下，在阴极7003上按顺序层叠电子注入层、电子传输层、发光层、空穴传输层、空穴注入层。注意，不一定必要设置所有的这些层。阳极7005使用透过光的透明导电膜而形成，例如也可以使用具有透光性的导电膜如含有氧化钨的铟氧化物、含有氧化钨的铟锌氧化物、含有氧化钛的铟氧化物、含有氧化钛的铟锡氧化物、铟锡氧化物(下面表示为ITO)、铟锌氧化物、添加有氧化硅的铟锡氧化物等。
由阴极7003及阳极7005夹有发光层7004的区域相当于发光元件7002。在图4A所示的像素中，如空心箭头所示，从发光元件7002发射的光发射到阳极7005一侧。
接下来，对具有底部发射结构的发光元件将参照图4B进行说明。图4B示出当驱动TFT7011为n型且从发光元件7012发射的光发射到阴极7013一侧时的像素的截面图。在图4B中，在与驱动TFT7011电连接的透明导电膜7017上形成有发光元件7012的阴极7013，在阴极7013上按顺序层叠有发光层7014、阳极7015。注意，在阳极7015具有透光性的情况下，可以以覆盖阳极7015上的方式形成有用于反射光或遮光的屏蔽膜7016。与图4A相同，阴极7013只要是功函数小的导电膜，可以使用已知的材料。注意，将其膜厚度设定为透过光的膜厚度(优选大约为5nm至30nm)。例如，可以使用膜厚度为20nm的Al作为阴极7013。而且，与图4A相同，发光层7014既可以由单独层构成，又可以由多层的叠层构成。阳极7015不必要透过光，但是与图4A相同，可以使用透明导电膜而形成。屏蔽膜7016可以使用如反射光的金属等，但是不局限于金属膜。例如，也可以使用添加黑色颜料的树脂等。
由阴极7013及阳极7015夹有发光层7014的区域相当于发光元件7012。在图4B所示的像素中，如空心箭头所示，从发光元件7012发射的光发射到阴极7013一侧。
其次，对具有双面发射结构的发光元件，使用图4C进行说明。在图4C中，在与驱动TFT7021电连接的透明导电膜7027上形成有发光元件7022的阴极7023，在阴极7023上按顺序层叠有发光层7024、阳极7025。与图4A相同，阴极7023只要是功函数小的导电膜，可以使用已知的材料。注意，将其膜厚度设定为透过光的膜厚度。例如，可以使用膜厚度为20nm的Al作为阴极7023。而且，与图4A相同，发光层7024既可以由单独层构成，又可以由多层的叠层构成。与图4A相同，阳极7025可以使用透过光的透明导电膜而形成。
阴极7023、发光层7024、阳极7025彼此重叠的区域相当于发光元件7022。在图4C所示的像素中，如空心箭头所示，从发光元件7022发射的光发射到阳极7025一侧和阴极7023一侧的双方。
注意，虽然在本实施方式中示出驱动TFT和发光元件电连接的一例，但是也可以采用在驱动TFT和发光元件之间连接有控制流到发光元件的电流的电流控制TFT的结构。
注意，本实施方式所示的发光装置不限于图4A至4C所示的结构，而基于本发明的技术思想可以实现各种各样的变形。
接下来，作为显示装置对液晶显示装置的制造工序使用图1A至1C、2A至2C、以及图5进行说明。
经过图1A至1C以及图2A的工序，如图5所示，在衬底120上形成薄膜晶体管72、薄膜晶体管73。接下来，在薄膜晶体管72、薄膜晶体管73上形成用作保护膜的绝缘膜81、平坦化膜82、与薄膜晶体管72、薄膜晶体管73的源电极及漏电极62至65分别连接的布线122至125。接下来，在平坦化膜82上形成连接到布线125的像素电极130。
虽然在此示出由透明导电膜形成像素电极130来制造透过型的液晶显示装置的一例，但是本发明的液晶显示装置不局限于该结构。通过使用容易反射光的导电膜形成像素电极，可以形成反射型的液晶显示装置。在此情况下，可以将布线125的一部分用作像素电极。
接下来，在布线124或布线125上由绝缘膜形成隔离物133。注意，在图5中示出在布线124上使用氧化硅形成隔离物133的一例。无论先形成像素电极130还是隔离物133都可以。另外，作为隔离物133虽然在此使用柱状隔离物，但是也可以散布珠状隔离物。
而且，以覆盖布线122至125、隔离物133、像素电极130的方式形成定向膜131，而进行研磨处理。
接下来，形成为了密封液晶的密封剂162。另一方面，准备形成有使用透明导电膜的相对电极141和进行了研磨处理的定向膜142的第二衬底140。而且，在由密封剂162围绕的区域中滴落液晶161，使用密封剂162以相对电极141和像素电极130相对的方式贴合第二衬底140。注意，也可以在密封剂162中混合填料。
注意，也可以在第二衬底140上形成密封剂162，在由密封剂162围绕的区域中滴落液晶161之后，使用密封剂162贴合第一衬底120和第二衬底140。
另外，虽然上述的液晶的注入使用分配器方式(滴落方式)，但是本发明不局限于此。也可以使用在由密封剂162贴合第一衬底120及第二衬底140之后利用毛细现象注入液晶的浸渍方式(汲上方式)。
另外，也可以在第一衬底120或第二衬底140上形成有颜色滤光片、用来防止旋错(disclination)的屏蔽膜(黑矩阵)等。另外，在与第一衬底120的形成有薄膜晶体管的面相反的面贴合偏振片150，在与第二衬底140的形成有相对电极141的面相反的面贴合偏振片151。
用于像素电极130或相对电极141的透明导电膜可以适当地使用与图2B所示的像素电极相同的材料。通过像素电极130、液晶161、相对电极141彼此重叠，形成液晶元件132。
通过上述工序，可以制造显示装置。另外，由1GHz以上的微波等离子体CVD装置发生的等离子体因为电子密度高，所以通过使用该装置，可以提高微晶半导体膜的成膜速度。因此，可以提高具有使用微晶半导体膜的薄膜晶体管的显示装置的批量生产性。另外，由多个微波发生装置、以及多个电介质板构成的微波等离子体CVD装置可以生成稳定且大面积的等离子体。因此，可以通过使用大面积衬底制造显示装置，而提高批量生产性。
实施方式2
在本实施方式中，将使用图12说明实施方式1所示的薄膜晶体管的其他形状。
如图12所示，本实施方式所示的薄膜晶体管72、薄膜晶体管73，其特征在于源电极62a、源电极64a的端部和源区域66、源区域68的端部不一致。另外，其特征还在于漏电极63a、漏电极65a的端部和漏区域67、漏区域69的端部不一致。
在本实施方式中，通过使用同一个抗蚀剂掩模，湿蚀刻导电膜形成源电极及漏电极62a至65a，并且干蚀刻添加有赋予一导电型的杂质元素的半导体膜形成源区域及漏区域66至69。通过源电极及漏电极62a至65a采用本实施方式的结构，因为相对的电极的间隔变大，所以可以减少在源电极及漏电极之间的短路，因此可以提高成品率。
实施方式3
接下来，下面示出本发明的显示装置的一个方式的显示面板的结构。
在图9中示出另外仅形成信号线驱动电路6013且与在衬底6011上形成的像素部6012连接的显示面板的方式。像素部6012及扫描线驱动电路6014使用使用微晶半导体膜的薄膜晶体管而形成。通过由其迁移度高于使用微晶半导体膜的薄膜晶体管的迁移度的薄膜晶体管形成信号线驱动电路，可以使信号线驱动电路的工作稳定，该信号线驱动电路的驱动频率被要求高于扫描线驱动电路的驱动频率。注意，信号线驱动电路6013可以为使用单晶半导体的薄膜晶体管、使用多晶半导体的薄膜晶体管、或使用SOI的薄膜晶体管。电源的电位、各种信号等通过FPC6015分别供给给像素部6012、信号线驱动电路6013、扫描线驱动电路6014。
注意，也可以将信号线驱动电路及扫描线驱动电路都形成在与像素部相同的衬底上。
此外，在另外形成驱动电路的情况下，不一定必要将形成有驱动电路的衬底贴合到形成有像素部的衬底上，也可以如贴合到FPC上。在图10A中表示另外仅形成信号线驱动电路6023，并且具有形成在衬底6021上的像素部6022及扫描线驱动电路6024的显示面板的方式。像素部6022及扫描线驱动电路6024通过使用使用微晶半导体膜的薄膜晶体管而形成。信号线驱动电路6023通过FPC6025连接到像素部6022。电源的电位、各种信号等通过FPC6025分别供给给像素部6022、信号线驱动电路6023、扫描线驱动电路6024。
另外，也可以使用使用微晶半导体膜的薄膜晶体管在与像素部相同的衬底上仅形成信号线驱动电路的一部分或扫描线驱动电路的一部分，另外形成其他部分且与像素部电连接。在图10B中表示将信号线驱动电路所具有的模拟开关6033a形成在与像素部6032、扫描线驱动电路6034相同的衬底上，并且将信号线驱动电路所具有的移位寄存器6033b另外形成在不同的衬底6031上，而彼此贴合的显示面板的方式。像素部6032及扫描线驱动电路6034使用使用微晶半导体膜的薄膜晶体管而形成。信号线驱动电路所具有的移位寄存器6033b通过FPC6035连接到像素部6032。电源的电位、各种信号等通过FPC6035分别供给给像素部6032、信号线驱动电路、扫描线驱动电路6034。
如图9、10A和10B所示，可以在与像素部相同的衬底上使用使用微晶半导体膜的薄膜晶体管形成本发明的显示装置的驱动电路的一部分或全部。
注意，对另外形成的衬底的连接方法没有特别的限制，可以使用已知的COG方法、引线键合方法、或TAB方法等。此外，连接的位置只要是能够电连接，就不限于图9、10A和10B所示的位置。另外，也可以另外形成控制器、CPU、存储器等而连接。
注意，在本发明中使用的信号线驱动电路不局限于仅具有移位寄存器和模拟开关的方式。除了移位寄存器和模拟开关之外，还可以具有缓冲器、电平转移电路、源极跟随器等其他电路。另外，不一定必要设置移位寄存器和模拟开关，例如既可以使用像译码器电路的可以选择信号线的另外电路而代替移位寄存器，又可以使用闩锁等而代替模拟开关。
图11A示出本发明的发光装置的框图。图11A所示的发光装置包括具有多个具备显示元件的像素的像素部701、选择每个像素的扫描线驱动电路702、以及控制视频信号输入到被选择的像素的信号线驱动电路703。
在图11A中信号线驱动电路703具有移位寄存器704、模拟开关705。对移位寄存器704输入有时钟信号(CLK)、起始脉冲信号(SP)。当输入时钟信号(CLK)和起始脉冲信号(SP)时，在移位寄存器704中生成定时信号，而输入到模拟开关705。
另外，将视频信号(video signal)供给给模拟开关705。根据输入的定时信号，模拟开关705取样视频信号，并供给给信号线。
接下来，对扫描线驱动电路702的结构进行说明。扫描线驱动电路702具有移位寄存器706、缓冲器707。此外，根据情况也可以具有电平转移电路。在扫描线驱动电路702中，通过对移位寄存器706输入有时钟信号(CLK)及起始脉冲信号(SP)生成选择信号。生成了的选择信号在缓冲器707中被缓冲放大，而供给给对应的扫描线。一条线上的像素所具有的晶体管的栅极连接到扫描线。而且，需要使一条线上的像素的晶体管同时导通，因此采用能够流过大电流的缓冲器707。
全彩色显示装置中，在将对应于R(红)、G(绿)、B(蓝)的视频信号按顺序取样而供给给对应的信号线的情况下，用于连接移位寄存器704和模拟开关705的端子数目相当于用于连接模拟开关705和像素部701的信号线的端子数目的三分之一左右。因此，通过将模拟开关705形成在与像素部701相同的衬底上，与将模拟开关705形成在与像素部701不同的衬底上时相比，可以减少用于连接的端子数目，并且抑制连接不良的发生比率，以可以提高成品率。
图11B示出与图11A不同的根据本发明的显示装置的框图。在图11B中，信号线驱动电路713具有移位寄存器714、闩锁A715、闩锁B716。扫描线驱动电路712具有与图11A的情况相同的结构。
移位寄存器714中输入有时钟信号(CLK)和起始脉冲信号(SP)。当输入时钟信号(CLK)和起始脉冲信号(SP)时，在移位寄存器714中生成定时信号，然后按顺序输入到第一段闩锁A 715中。当定时信号输入到闩锁A 715中时，与该定时信号同步，视频信号按顺序被写入到闩锁A 715中并被存储。注意，在图11B中虽然假定了视频信号按顺序写入到闩锁A 715中，但是本发明并不限于这种结构。也可以将闩锁A 715的多个级(stage)分成几个组，然后给各组并行输入视频信号，即进行所谓分区驱动。
向闩锁A 715的所有闩锁写入视频信号的周期被称为线周期。实际上，有可能在上述线周期加上水平回扫周期的周期包含在线周期中。
当一个线周期结束时，向第二段的闩锁B 716供给闩锁信号(LatchSignal)。与该闩锁信号的输入同步，存储在闩锁A 715中的视频信号同时写入并存储在闩锁B 716中。在将视频信号传输到闩锁B 716的闩锁A 715中，与从移位寄存器714输入的定时信号同步，又按顺序进行下一个视频信号的写入。在第二一个线周期中，写入并存储在闩锁B 716中的视频信号输入到信号线。
注意，图11A、11B所示的结构只不过是本发明的显示装置的一个方式，信号线驱动电路和扫描线驱动电路的结构不局限于此。
接下来，对相当于本发明的显示装置的一个方式的发光显示面板的外观及截面，使用图13A和13B进行说明。图13A是通过使用密封剂将形成在第一衬底上的使用微晶半导体膜的薄膜晶体管及发光元件密封在第一衬底与第二衬底之间的面板的俯视图，图13B相当于沿图13A的A-A′的截面图。
以围绕在第一衬底4001上设置的像素部4002和扫描线驱动电路4004的方式设置有密封剂4005。另外，在像素部4002和扫描线驱动电路4004上设置有第二衬底4006。因此，像素部4002和扫描线驱动电路4004与填料4007一起由第一衬底4001、密封剂4005、以及第二衬底4006密封。另外，在第一衬底4001上的与由密封剂4005围绕的区域不同的区域中安装有在另外准备的衬底上由多晶半导体膜形成的信号线驱动电路4003。注意，虽然在本实施方式中，对将具有使用多晶半导体膜的薄膜晶体管的信号线驱动电路贴合到第一衬底4001的一例进行说明，但是也可以由使用单晶半导体的晶体管形成信号线驱动电路并贴合。图13B例示包含于信号线驱动电路4003的由多晶半导体膜形成的薄膜晶体管4009。
设置在第一衬底4001上的像素部4002和扫描线驱动电路4004具有多个薄膜晶体管，图13B例示包含于像素部4002的薄膜晶体管4010。注意，在本实施方式中，虽然假定了薄膜晶体管4010为驱动TFT，但是薄膜晶体管4010既可以为电流控制TFT，又可以为擦除TFT。薄膜晶体管4010相当于使用微晶半导体膜的薄膜晶体管。
另外，发光元件4011所具有的像素电极与薄膜晶体管4010的源电极或漏电极通过布线4017电连接。在本实施方式中发光元件4011的共同电极和透明导电膜4012电连接。注意，发光元件4011的结构不局限于本实施方式所示的结构。根据从发光元件4011取出的光的方向或薄膜晶体管4010的极性，可以适当地改变发光元件4011的结构。
此外，供给给另外形成的信号线驱动电路4003和扫描线驱动电路4004或像素部4002的各种信号及电位，虽然在图13B的截面图中未图示，但是通过引导布线4014及引导布线4015从FPC4018提供。
在本实施方式中，连接端子4016由与发光元件4011所具有的像素电极相同的导电膜形成。另外，引导布线4014、引导布线4015由与布线4017相同的导电膜形成。
连接端子4016与FPC4018所具有的端子通过各向异性导电膜4019电连接。
注意，作为第一衬底4001、第二衬底4006，可以使用玻璃、金属(代表为不锈钢)、陶瓷、塑料。作为塑料，可以使用FRP(Fiberglass-ReinforcedPlastics，即纤维增强塑料)板、PVF(聚氟乙烯)薄膜、聚酯薄膜、聚酯薄膜或丙烯酸树脂薄膜。另外，也可以采用由PVF薄膜或聚酯薄膜夹有铝箔的结构的薄片。
但是，作为位于从发光元件4011的取出光的方向的第二衬底必须为透明。在此情况下，使用玻璃板、塑料板、聚酯薄膜或丙烯酸薄膜等具有透光性的材料。
另外，作为填料4007除了氮或氩等惰性的气体之外，还可以使用紫外线硬化树脂或热硬化树脂，即可以使用PVC(聚氯乙烯)、丙烯、聚酰亚胺、环氧树脂、硅酮树脂、PVB(聚乙烯醇缩丁醛)、或EVA(ethylene vinyl acetate，即乙烯-醋酸乙烯酯)。在本实施方式中作为填料使用氮。
另外，若有需要，也可以在发光元件的射出表面上适当地提供诸如偏振片、圆偏振片(包括椭圆偏振片)、相位差板(λ/4片、λ/2片)、以及颜色滤光片等的光学膜。另外，也可以在偏振片或圆偏振片上提供抗反射膜。例如，可以执行抗眩光处理，该处理是利用表面的凹凸来扩散反射光并降低眩光的。
注意，图13A和13B示出另外形成信号线驱动电路4003并安装到第一衬底4001的一例，但是本实施方式不局限于该结构。既可以另外形成扫描线驱动电路并安装，又可以另外仅形成信号线驱动电路的一部分或扫描线驱动电路的一部分并安装。
接下来，对相当于本发明的显示装置的一个方式的液晶显示面板的外观及截面，使用图14A和14B进行说明。图14A是通过使用密封剂4005将形成在第一衬底4001上的具有微晶半导体膜的薄膜晶体管4010及液晶元件4013密封在第一衬底4001与第二衬底4006之间的面板的俯视图，图14B相当于沿图14A的A-A′的截面图。
以围绕在第一衬底4001上设置的像素部4002和扫描线驱动电路4004的方式设置有密封剂4005。另外，在像素部4002和扫描线驱动电路4004上设置有第二衬底4006。因此，像素部4002和扫描线驱动电路4004与液晶4008一起由第一衬底4001、密封剂4005、以及第二衬底4006密封。另外，在第一衬底4001上的与由密封剂4005围绕的区域不同的区域中安装有在另外准备的衬底上由多晶半导体膜形成的信号线驱动电路4003。注意，虽然在本实施方式中，对将具有使用多晶半导体膜的薄膜晶体管的信号线驱动电路贴合到第一衬底4001的一例进行说明，但是也可以由使用单晶半导体的晶体管形成信号线驱动电路并贴合。图14B例示包含于信号线驱动电路4003的由多晶半导体膜形成的薄膜晶体管4009。
设置在第一衬底4001上的像素部4002和扫描线驱动电路4004具有多个薄膜晶体管，图14B例示包含于像素部4002的薄膜晶体管4010。薄膜晶体管4010相当于使用微晶半导体膜的薄膜晶体管。
另外，液晶元件4013所具有的像素电极4030与薄膜晶体管4010通过布线4041电连接。而且液晶元件4013的相对电极4031形成在第二衬底4006上。像素电极4030、相对电极4031、液晶4008彼此重叠的部分相当于液晶元件4013。
另外，球状的隔离物4035用于控制像素电极4030和相对电极4031之间的距离(单元间隙)而设置。注意，也可以使用通过对绝缘膜进行构图获得的隔离物。
此外，供给给另外形成的信号线驱动电路4003和扫描线驱动电路4004或像素部4002的各种信号及电位，通过引导布线4014及引导布线4015从FPC4018提供。
在本实施方式中，连接端子4016由与液晶元件4013所具有的像素电极4030相同的导电膜形成。另外，引导布线4014、引导布线4015由与布线4041相同的导电膜形成。
连接端子4016与FPC4018所具有的端子通过各向异性导电膜4019电连接。
注意，虽然未图示，本实施方式所示的液晶显示装置具有定向膜、偏振片，进而也可以具有颜色滤光片、屏蔽膜。
注意，图14A和14B示出另外形成信号线驱动电路4003并安装到第一衬底4001的一例，但是本实施方式不局限于该结构。既可以另外形成扫描线驱动电路并安装，又可以另外仅形成信号线驱动电路的一部分或扫描线驱动电路的一部分并安装。
本实施方式可以与其他实施方式所记载的结构组合而实施。
实施方式4
根据本发明而获得的显示装置如液晶显示装置等或发光装置可以用于各种模块(有源矩阵型液晶模块、有源矩阵型EL模块)上。换句话说，其显示部分安装有上述各种模块的所有电子设备均可以实施本发明。
作为这种电子设备，可以举出影像拍摄装置如摄像机和数字照相机等、头戴式显示器(护目镜型显示器)、汽车导航系统、投影机、汽车音响、个人计算机、便携式信息终端(移动计算机、移动电话或电子书籍等)等。图15A至15C示出了其一例。
图15A表示电视装置。如图15A所示可以将显示模块组装在框体中来完成电视装置。将安装了FPC的显示面板还称为显示模块。由显示模块形成主画面2003，作为其他附属器件还具有扬声器部分2009、操作开关等。如上所述，可以完成电视装置。
如图15A所示，在框体2001中组装利用了显示元件的显示用面板2002，并且可以由接收机2005接收普通的电视广播，而且通过介于调制解调器2004连接到有线或无线方式的通讯网络，从而还可以进行单向(从发送者到接收者)或双向(在发送者和接收者之间，或者在接收者之间)的信息通讯。电视装置的操作可以由组装在框体中的开关或另外的遥控装置2006进行，并且该遥控装置2006也可以设置有显示输出信息的显示部分2007。
另外，电视装置还可以附加有如下结构：除了主画面2003以外，使用第二显示用面板形成辅助画面2008，并显示频道或音量等。在这种结构中，也可以采用优越于视角的发光显示面板形成主画面2003，并且采用能够以低耗电量进行显示的液晶显示面板形成辅助画面。另外，为了优先地减小耗电量，也可以采用如下结构：使用液晶显示面板形成主画面2003，使用发光显示面板形成辅助画面，并且辅助画面能够点亮和熄灭。
当然，本发明不局限于电视装置，还可以应用于各种用途如个人计算机的监视器、铁路的车站或飞机场等中的信息显示屏、街头上的广告显示屏等大面积显示媒体。
图15B表示便携式电话机2301的一例。该便携式电话机2301包括显示部2302、操作部2302等而构成。在显示部2302中，应用上述实施方式所说明的显示装置，而可以提高批量生产性。
另外，图15C所示的便携型计算机包括主体2401、显示部2402等。通过对显示部2402应用上述实施方式所示的显示装置，可以提高批量生产性。
本申请基于2007年6月1日在日本专利局提交的日本专利申请序列号2007-147386，在此引用其全部内容作为参考。

Claims (14)

1.一种半导体装置的制造方法，包括如下步骤：
形成薄膜晶体管的微晶半导体膜，
其中所述微晶半导体膜通过使用1GHz以上的频率的微波等离子体CVD装置而形成。
2.根据权利要求1所述的半导体装置的制造方法，其中所述微晶半导体膜至少使用于所述薄膜晶体管的沟道形成区域。
3.根据权利要求1所述的半导体装置的制造方法，其中所述微晶半导体膜是微晶硅膜。
4.一种半导体装置的制造方法，包括如下步骤：
形成薄膜晶体管的微晶半导体膜，
其中所述微晶半导体膜通过使用微波等离子体CVD装置而形成，该微波等离子体CVD装置具有多个微波发生装置和传播在所述多个微波发生装置中发生的微波的多个电介质板，并且该微波等离子体CVD装置的频率为1GHz以上。
5.根据权利要求4所述的半导体装置的制造方法，其中所述微晶半导体膜至少使用于所述薄膜晶体管的沟道形成区域。
6.根据权利要求4所述的半导体装置的制造方法，其中所述微晶半导体膜是微晶硅膜。
7.一种显示装置的制造方法，包括如下步骤：
在衬底上形成栅电极；
在所述栅电极上形成栅极绝缘膜；
在所述栅极绝缘膜上形成第一微晶半导体膜；
在所述第一微晶半导体膜上形成第一添加有赋予一导电型的杂质元素的半导体膜；
通过蚀刻所述第一微晶半导体膜、以及所述第一添加有赋予一导电型的杂质元素的半导体膜，形成用作沟道形成区域的第二微晶半导体膜及第二添加有赋予一导电型的杂质元素的半导体膜；
在所述第二添加有赋予一导电型的杂质元素的半导体膜上形成源电极及漏电极；
以所述源电极及漏电极为掩模，通过蚀刻所述第二添加有赋予一导电型的杂质元素的半导体膜，形成用作源区域及漏区域的第三添加有赋予一导电型的杂质元素的半导体膜；以及
形成与所述源电极或漏电极接触的像素电极，
其中所述第一微晶半导体膜及所述第一添加有赋予一导电型的杂质元素的半导体膜通过使用微波等离子体CVD装置而形成，该微波等离子体CVD装置具有多个微波发生装置和传播在所述多个微波发生装置中发生的微波的多个电介质板，并且该微波等离子体CVD装置的频率为1GHz以上。
8.根据权利要求7所述的显示装置的制造方法，其中所述第一及第二微晶半导体膜是微晶硅膜。
9.根据权利要求7所述的显示装置的制造方法，其中所述显示装置是液晶显示装置。
10.根据权利要求7所述的显示装置的制造方法，其中所述显示装置是发光装置。
11.一种显示装置的制造方法，包括如下步骤：
在衬底上形成栅电极；
在所述栅电极上形成栅极绝缘膜；
在所述栅极绝缘膜上形成第一微晶半导体膜；
在所述第一微晶半导体膜上形成沟道保护膜；
在所述第一微晶半导体膜及所述沟道保护膜上形成第一添加有赋予一导电型的杂质元素的半导体膜；
通过蚀刻所述第一微晶半导体膜、以及所述第一添加有赋予一导电型的杂质元素的半导体膜，形成用作沟道形成区域的第二微晶半导体膜及第二添加有赋予一导电型的杂质元素的半导体膜；
在所述第二添加有赋予一导电型的杂质元素的半导体膜上形成源电极及漏电极；
以所述源电极及漏电极为掩模，通过蚀刻所述第二添加有赋予一导电型的杂质元素的半导体膜，形成用作源区域及漏区域的第三添加有赋予一导电型的杂质元素的半导体膜；以及
形成与所述源电极或漏电极接触的像素电极，
其中所述第一微晶半导体膜及所述第一添加有赋予一导电型的杂质元素的半导体膜通过使用微波等离子体CVD装置而形成，该微波等离子体CVD装置具有多个微波发生装置和传播在所述多个微波发生装置中发生的微波的多个电介质板，并且该微波等离子体CVD装置的频率为1GHz以上。
12.根据权利要求11所述的显示装置的制造方法，其中所述第一及第二微晶半导体膜是微晶硅膜。
13.根据权利要求11所述的显示装置的制造方法，其中所述显示装置是液晶显示装置。
14.根据权利要求11所述的显示装置的制造方法，其中所述显示装置是发光装置。
CN2008101087242A 2007-06-01 2008-05-22 半导体装置及显示装置的制造方法 Expired - Fee Related CN101315884B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007147386 2007-06-01
JP2007-147386 2007-06-01
JP2007147386 2007-06-01

Publications (2)

Publication Number Publication Date
CN101315884A true CN101315884A (zh) 2008-12-03
CN101315884B CN101315884B (zh) 2012-09-05

Family

ID=40088751

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101087242A Expired - Fee Related CN101315884B (zh) 2007-06-01 2008-05-22 半导体装置及显示装置的制造方法

Country Status (5)

Country Link
US (1) US8647933B2 (zh)
JP (1) JP5364293B2 (zh)
KR (1) KR101482754B1 (zh)
CN (1) CN101315884B (zh)
TW (1) TWI479572B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101901839A (zh) * 2009-05-29 2010-12-01 株式会社半导体能源研究所 半导体装置及其制造方法
CN104862651A (zh) * 2015-06-09 2015-08-26 电子科技大学 氢化硅薄膜的制备装置和制备方法
CN107895713A (zh) * 2017-11-30 2018-04-10 深圳市华星光电半导体显示技术有限公司 Tft基板制作方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9176353B2 (en) * 2007-06-29 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US8921858B2 (en) * 2007-06-29 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US8330887B2 (en) * 2007-07-27 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
JP5216446B2 (ja) * 2007-07-27 2013-06-19 株式会社半導体エネルギー研究所 プラズマｃｖｄ装置及び表示装置の作製方法
JP5058084B2 (ja) * 2007-07-27 2012-10-24 株式会社半導体エネルギー研究所 光電変換装置の作製方法及びマイクロ波プラズマｃｖｄ装置
KR101446249B1 (ko) 2007-12-03 2014-10-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
JP5572307B2 (ja) 2007-12-28 2014-08-13 株式会社半導体エネルギー研究所 光電変換装置の製造方法
US7855153B2 (en) * 2008-02-08 2010-12-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101310473B1 (ko) 2008-10-24 2013-09-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102501183B1 (ko) 2009-06-30 2023-02-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101810699B1 (ko) * 2009-06-30 2018-01-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
KR101476817B1 (ko) 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
US20120193633A1 (en) * 2009-10-01 2012-08-02 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
WO2011055644A1 (en) 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102138547B1 (ko) * 2009-11-13 2020-07-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011068033A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8598586B2 (en) * 2009-12-21 2013-12-03 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and manufacturing method thereof
US8383434B2 (en) 2010-02-22 2013-02-26 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and manufacturing method thereof
TWI538218B (zh) 2010-09-14 2016-06-11 半導體能源研究所股份有限公司 薄膜電晶體
KR102619949B1 (ko) 2016-05-16 2024-01-03 삼성전자주식회사 안테나, 그를 포함하는 마이크로파 플라즈마 소스, 플라즈마 처리 장치

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56122123A (en) 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
JPH0253941A (ja) 1988-08-17 1990-02-22 Tsudakoma Corp 織機の運転装置
US5514879A (en) 1990-11-20 1996-05-07 Semiconductor Energy Laboratory Co., Ltd. Gate insulated field effect transistors and method of manufacturing the same
KR950013784B1 (ko) 1990-11-20 1995-11-16 가부시키가이샤 한도오따이 에네루기 겐큐쇼 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터
JP2791422B2 (ja) 1990-12-25 1998-08-27 株式会社 半導体エネルギー研究所 電気光学装置およびその作製方法
US5849601A (en) 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7115902B1 (en) 1990-11-20 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7576360B2 (en) 1990-12-25 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device which comprises thin film transistors and method for manufacturing the same
US7098479B1 (en) 1990-12-25 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JPH04266019A (ja) * 1991-02-20 1992-09-22 Canon Inc 成膜方法
JPH0613329A (ja) * 1992-06-25 1994-01-21 Canon Inc 半導体装置及び半導体製造装置及び製造方法
JPH06224431A (ja) * 1993-01-26 1994-08-12 Sharp Corp 薄膜トランジスタ及び液晶ディスプレイパネル
US6835523B1 (en) 1993-05-09 2004-12-28 Semiconductor Energy Laboratory Co., Ltd. Apparatus for fabricating coating and method of fabricating the coating
US5932302A (en) 1993-07-20 1999-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating with ultrasonic vibration a carbon coating
JPH0897436A (ja) * 1994-07-27 1996-04-12 Sharp Corp 薄膜半導体素子とその製造方法
US5796116A (en) 1994-07-27 1998-08-18 Sharp Kabushiki Kaisha Thin-film semiconductor device including a semiconductor film with high field-effect mobility
US6342277B1 (en) * 1996-08-16 2002-01-29 Licensee For Microelectronics: Asm America, Inc. Sequential chemical vapor deposition
KR100257158B1 (ko) * 1997-06-30 2000-05-15 김영환 박막 트랜지스터 및 그의 제조 방법
JPH11266030A (ja) * 1998-03-17 1999-09-28 Canon Inc 半導体素子、及び半導体素子の製造方法
US6303945B1 (en) 1998-03-16 2001-10-16 Canon Kabushiki Kaisha Semiconductor element having microcrystalline semiconductor material
JP2000277439A (ja) 1999-03-25 2000-10-06 Kanegafuchi Chem Ind Co Ltd 結晶質シリコン系薄膜のプラズマｃｖｄ方法およびシリコン系薄膜光電変換装置の製造方法
TW477009B (en) * 1999-05-26 2002-02-21 Tadahiro Ohmi Plasma process device
DE19935046C2 (de) * 1999-07-26 2001-07-12 Schott Glas Plasma-CVD-Verfahren und Vorrichtung zur Herstellung einer mikrokristallinen Si:H-Schicht auf einem Substrat sowie deren Verwendung
JP2003007629A (ja) * 2001-04-03 2003-01-10 Canon Inc シリコン系膜の形成方法、シリコン系膜および半導体素子
JP2004014958A (ja) 2002-06-11 2004-01-15 Fuji Electric Holdings Co Ltd 薄膜多結晶太陽電池とその製造方法
US7183146B2 (en) 2003-01-17 2007-02-27 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP4741192B2 (ja) * 2003-01-17 2011-08-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4748954B2 (ja) 2003-07-14 2011-08-17 株式会社半導体エネルギー研究所 液晶表示装置
JP4480968B2 (ja) * 2003-07-18 2010-06-16 株式会社半導体エネルギー研究所 表示装置
JP2005050905A (ja) 2003-07-30 2005-02-24 Sharp Corp シリコン薄膜太陽電池の製造方法
JP2005093737A (ja) * 2003-09-17 2005-04-07 Tadahiro Omi プラズマ成膜装置，プラズマ成膜方法，半導体装置の製造方法，液晶表示装置の製造方法及び有機ｅｌ素子の製造方法
JP4684625B2 (ja) * 2003-11-14 2011-05-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101146208B1 (ko) 2003-11-14 2012-05-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 그 제조 방법
TW200537695A (en) * 2004-03-19 2005-11-16 Adv Lcd Tech Dev Ct Co Ltd Insulating film forming method, insulating film forming apparatus, and plasma film forming apparatus
JP5013393B2 (ja) 2005-03-30 2012-08-29 東京エレクトロン株式会社 プラズマ処理装置と方法
JP4597792B2 (ja) 2005-06-27 2010-12-15 東京エレクトロン株式会社 処理ガス供給構造およびプラズマ処理装置
JP4777717B2 (ja) 2005-08-10 2011-09-21 東京エレクトロン株式会社 成膜方法、プラズマ処理装置および記録媒体
US7692610B2 (en) * 2005-11-30 2010-04-06 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2006259757A (ja) * 2006-04-24 2006-09-28 Semiconductor Energy Lab Co Ltd 液晶表示装置、アクティブマトリクス型液晶ディスプレイ、及びパーソナルコンピュータ

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101901839A (zh) * 2009-05-29 2010-12-01 株式会社半导体能源研究所 半导体装置及其制造方法
CN101901839B (zh) * 2009-05-29 2017-04-12 株式会社半导体能源研究所 半导体装置及其制造方法
CN106887458A (zh) * 2009-05-29 2017-06-23 株式会社半导体能源研究所 半导体装置及其制造方法
US9947797B2 (en) 2009-05-29 2018-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN106887458B (zh) * 2009-05-29 2021-09-07 株式会社半导体能源研究所 半导体装置及其制造方法
CN104862651A (zh) * 2015-06-09 2015-08-26 电子科技大学 氢化硅薄膜的制备装置和制备方法
CN107895713A (zh) * 2017-11-30 2018-04-10 深圳市华星光电半导体显示技术有限公司 Tft基板制作方法
CN107895713B (zh) * 2017-11-30 2020-05-05 深圳市华星光电半导体显示技术有限公司 Tft基板制作方法

Also Published As

Publication number Publication date
JP5364293B2 (ja) 2013-12-11
JP2009010347A (ja) 2009-01-15
TW200913075A (en) 2009-03-16
KR20080106049A (ko) 2008-12-04
CN101315884B (zh) 2012-09-05
KR101482754B1 (ko) 2015-01-14
US20080299689A1 (en) 2008-12-04
TWI479572B (zh) 2015-04-01
US8647933B2 (en) 2014-02-11

Similar Documents

Publication Publication Date Title
CN101315884B (zh) 半导体装置及显示装置的制造方法
CN101339905B (zh) 半导体装置的制造方法
CN101339960B (zh) 发光装置
CN101378082B (zh) 显示装置以及显示装置的制造方法
CN101369540B (zh) 半导体装置的制造方法
JP5917762B1 (ja) 半導体装置
CN101383290B (zh) 薄膜晶体管的制造方法及显示装置的制造方法
CN101355089B (zh) 显示装置
CN101369541B (zh) 半导体器件的制造方法
US8420462B2 (en) Display device and manufacturing method thereof
CN101527260B (zh) 结晶半导体膜的形成方法、晶体管及显示装置的制造方法
KR20090009716A (ko) 발광 장치
KR20090004587A (ko) 발광 장치
CN102779844A (zh) 半导体装置及其制造方法
CN101826559A (zh) 半导体装置及其制造方法
CN101740634A (zh) 半导体装置及其制造方法
CN101752425A (zh) 半导体装置及其制造方法
CN101866952A (zh) 半导体装置及其制造方法
JP5698950B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120905

CF01 Termination of patent right due to non-payment of annual fee