KR20080106049A - 반도체 장치와 표시 장치의 제작 방법 - Google Patents

반도체 장치와 표시 장치의 제작 방법 Download PDF

Info

Publication number
KR20080106049A
KR20080106049A KR1020080050004A KR20080050004A KR20080106049A KR 20080106049 A KR20080106049 A KR 20080106049A KR 1020080050004 A KR1020080050004 A KR 1020080050004A KR 20080050004 A KR20080050004 A KR 20080050004A KR 20080106049 A KR20080106049 A KR 20080106049A
Authority
KR
South Korea
Prior art keywords
semiconductor film
film
microcrystalline semiconductor
forming
microcrystalline
Prior art date
Application number
KR1020080050004A
Other languages
English (en)
Other versions
KR101482754B1 (ko
Inventor
순페이 야마자키
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20080106049A publication Critical patent/KR20080106049A/ko
Application granted granted Critical
Publication of KR101482754B1 publication Critical patent/KR101482754B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/511—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using microwave discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45574—Nozzles for more than one gas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32211—Means for coupling power to the plasma
    • H01J37/32229—Waveguides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32211—Means for coupling power to the plasma
    • H01J37/32238—Windows
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은, 박막 트랜지스터의 공정을 복잡화시키지 않고, 양산성이 가능한 표시 장치의 제작 방법을 제안하는 것을 과제로 한다. 수소화 규소 또는 할로겐화 규소를 원료 가스로서, 주파수가 1 GHz 이상인 마이크로파 플라즈마 CVD 장치를 사용하여 미결정 반도체막을 형성하고, 상기 미결정 반도체막을 사용하여 박막 트랜지스터 및 상기 박막 트랜지스터에 접속하는 표시 장치를 형성한다. 주파수가 1GHz 이상인 마이크로파를 사용한 플라즈마는 전자 밀도가 높고, 원료 가스인 수소화 규소 또는 할로겐화 규소의 해리가 용이해지므로, 표시 장치의 양산성을 높일 수 있다.
Figure P1020080050004
미결정, 마이크로파, 플라즈마, CVD, 주파수.

Description

반도체 장치와 표시 장치의 제작 방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE AND DISPLAY DEVICE}
본 발명은, 적어도 화소부에 박막 트랜지스터를 사용한 표시 장치에 관한 것이다.
근년에 들어, 절연 표면을 가지는 기판 위에 형성된 반도체 박막(두께가 수nm 내지 수 백nm 정도)을 사용하여 박막 트랜지스터를 구성하는 기술이 주목을 받고 있다. 박막 트랜지스터는 IC나 전기광학장치와 같은 전자 디바이스에 널리 응용되고, 특히 화상 표시 장치의 스위칭 소자로서 개발이 시급하다.
화상 표시 장치의 스위칭 소자로서, 비정질 반도체막을 사용한 박막 트랜지스터, 또는 다결정 반도체막을 사용한 박막 트랜지스터 등이 사용된다.
또한, 화상 표시 장치의 스위칭 소자로서, 미결정 반도체막을 사용한 박막 트랜지스터가 사용된다(특허문헌 1 및 특허문헌 2).
[특허문헌 1] 특개평4-242724호 공보
[특허문헌 2] 특개2005-49832호 공보
다결정 반도체막을 사용한 박막 트랜지스터는, 비정질 반도체막을 사용한 박막 트랜지스터와 비교하여 이동도가 두 자릿수 이상 높고, 반도체 표시 장치의 화소부와 그 주변의 구동 화로를 동일 기판 위에 일체 형성할 수 있는 이점을 가진다. 그러나, 비정질 반도체막을 사용한 경우와 비교하여, 반도체막의 결정화를 위한 공정이 복잡해지므로, 그 만큼 수율이 저감되고, 비용이 올라간다는 난점이 있다.
본 발명은 상술한 문제를 감안하여, 박막 트랜지스터의 공정을 복잡화시키지 않고, 양산성이 가능한 표시 장치의 제작 방법을 제안하는 것을 과제로 한다.
미결정 반도체막(세미 아모포스 반도체막이라고도 함)은, 다결정 반도체막과 달리, 미결정 반도체막으로서 직접 기판 위에 성막할 수 있다. 구체적으로는, 수소화 규소 또는 할로겐화 규소를 원료 가스로 하여, 주파수가 1 GHz 이상인 마이크로파 플라즈마 CVD 장치를 사용하여 성막할 수 있다. 상기 방법을 사용하여 제작된 미결정 반도체막은, 0.5 nm 내지 20 nm의 결정립을 비정질 반도체 중에 포함하는 미결정 반도체막도 포함한다. 따라서, 다결정 반도체막을 사용하는 경우와 달리, 반도체막을 형성한 후에 결정화의 공정을 형성할 필요가 없다. 박막 트랜지스터의 제작에 있어서의 공정수를 삭감할 수 있고, 표시 장치의 수율을 높이고, 비용을 저감할 수 있다. 또한, 주파수가 1 GHz 이상인 마이크로파를 사용한 플라즈마는 전자 밀도가 높고, 원료 가스인 수소화 규소 또는 할로겐화 규소의 해리가 용이 해진다. 따라서, 주파수가 수 십 MHz 내지 수 백 MHz인 마이크로파 플라즈마 CVD 장치와 비교하여, 주파수가 1 GHz 이상인 마이크로파 플라즈마 CVD 장치를 사용함으로써, 미결정 반도체막을 용이하게 제작할 수 있고, 성막 속도를 높일 수 있다. 따라서, 표시 장치의 양산성을 높일 수 있다.
또한, 미결정 반도체막을 사용하여, 박막 트랜지스터(TFT)를 제작하고, 상기 박막 트랜지스터를 화소부, 또한 구동 회로에 사용하여 표시 장치를 제작한다. 미결정 반도체막을 사용한 박막 트랜지스터는, 그 이동도가 2 cm2/V·sec 내지 10 cm2/V·sec로, 비정질 반도체막을 사용한 박막 트랜지스터의 2 배 내지 20 배의 이동도를 가지므로, 구동 회로의 일부 또는 전체를, 화소부와 동일 기판 위에 일체 형성함으로써, 시스템 온 패널(system on panel)을 형성할 수 있다.
또한, 본 발명에서는, 미결정 반도체막을 적어도 채널 형성 영역에 사용하면 좋다.
또한, 표시 장치로서는, 발광 장치나 액정 표시 장치를 포함한다. 발광 장치는 발광 소자를 포함하고, 액정 표시 장치는 액정 소자를 포함한다. 발광 소자는, 전류 또는 전압에 의하여 휘도가 제어되는 소자를 그 범주에 포함하고, 구체적으로는 무기 EL(Electro Luminescence), 유기 EL, 또는 FED(Field Emission Display)에 사용되는 전자원(電子源) 소자(전자 방출 소자) 등이 포함된다.
또한, 표시 장치는, 표시 소자가 밀봉된 상태인 패널과, 상기 패널에 콘트롤러를 포함하는 IC 등을 실장한 상태인 모듈을 포함한다. 또한 본 발명은, 상기 발 광 장치를 제작하는 과정에 있어서의, 표시 소자가 완성되기 전의 일 형태에 상당하는 소자 기판에 관하여, 상기 소자 기판은, 전류를 발광 소자에 공급하기 위한 수단을 복수의 각 화소에 구비한다. 소자 기판은, 구체적으로는, 표시 소자의 화소 전극만이 형성된 상태라도 좋고, 화소 전극이 되는 도전막을 형성한 후이며, 에칭하여 화소 전극을 형성하기 전인 상태라도 좋고, 모든 형태가 적합하다.
또한, 본 명세서 중에 있어서의 표시 장치란, 화상 표시 디바이스, 발광 디바이스, 또는 광원(조명 장치를 포함함)을 가리킨다. 또한, 발광 장치에 커넥터, 예를 들어, FPC(Flexible Printed Circuit) 또는 TAB(Tape Automated Bonding) 테이프 또는 TCP(Tape Carrier Package)가 설치된 모듈, TAB 테이프나 TCP 테이프의 첨단에 프린트 배선판이 형성된 모듈, 또는 발광 소자에 COG(Chip On Glass) 방식에 의하여 IC(집적 회로)가 직접 실장된 모듈도 모두 표시 장치에 포함하는 것으로 한다.
본 발명은, 주파수가 1 GHz 이상인 마이크로파 플라즈마 CVD 장치를 사용함으로써 미결정 반도체막의 성막 속도를 향상시킬 수 있으며, 상기 미결정 반도체막을 사용한 박막 트랜지스터의 표시 장치의 양산성을 높일 수 있다.
또한, 성막 후의 반도체막의 결정화 공정을 삭감할 수 있으므로, 박막 트랜지스터의 공정을 복잡화시키지 않고, 표시 장치의 시스템 온 패널화를 실현할 수 있다.
이하, 본 발명의 실시형태에 대하여 도면을 참조하면서 설명한다. 다만, 본 발명은 많은 다른 모양으로 실시하는 것이 가능하고, 본 발명의 형태 및 상세한 사항은 본 발명의 취지 및 범위에서 벗어남이 없이 다양하게 변경될 수 있다는 것은 당업자라면 용이하게 이해할 수 있다. 따라서, 본 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다.
(실시형태 1)
본 발명의 표시 장치의 제작 방법에 대하여 설명한다. 우선, 표시 장치의 일 형태로서 발광 장치를 사용하여 설명한다. 도 1a 내지 도 3c에, 구동 회로에 사용되는 박막 트랜지스터의 단면도와, 화소부에 사용되는 박막 트랜지스터의 단면도를 도시한다. 또한, 미결정 반도체막을 사용한 박막 트랜지스터는 p형보다도 n형이, 이동도가 높으므로 구동 회로에 사용하는 데에 보다 적합하지만, 본 발명에서는, 박막 트랜지스터는 n형과 p형 중 어느 쪽이라도 좋다. 어느 쪽 극성의 박막 트랜지스터를 사용하는 경우라도, 동일 기판 위에 형성하는 박막 트랜지스터를 모두 같은 극성으로 일치시키는 것이, 공정수를 억제하기 위하여도 바람직하다.
도 1a에 도시하는 바와 같이, 기판(50) 위에, 게이트 전극(51, 52)을 형성한다. 기판(50)은, 바륨 보로실리케이트 유리, 알루미노 보로실리케이트 유리, 또는 알루미노 실리케이트 유리 등, 퓨전법이나 플로트법으로 제작되는 무 알칼리 유리 기판, 세라믹 기판 이외에, 본 제작 공정의 처리 온도에 견딜 수 있는 내열성을 가지는 플라스틱 기판 등을 사용할 수 있다. 또한, 스테인리스 합금 등의 금속 기판 표면에 절연층을 형성한 기판을 적용하여도 좋다. 기판(50)의 크기는, 320 mm × 400 mm, 370 mm × 470 mm, 550 mm × 650 mm, 600 mm × 720 mm, 680 mm × 880 mm, 730 mm × 920 mm, 1000 mm × 1200 mm, 1100 mm × 1250 mm, 1150 mm × 1300 mm, 1500 mm × 1800 mm, 1900 mm × 2200 mm, 2160 mm × 2460 mm, 2400 mm × 2800 mm, 또는 2850 mm × 3050 mm 등을 사용할 수 있다.
게이트 전극(51, 52)은, 티타늄, 몰리브덴, 크롬, 탄탈, 텅스텐, 알루미늄 등의 금속 재료 또는 그 합금 재료를 사용하여 형성한다. 게이트 전극(51, 52)은, 스퍼터링법이나 진공 증착법을 사용하여 기판(50) 위에 도전막을 형성하고, 상기 도전막 위에 포토리소그래피 기술 또는 잉크젯 법으로 마스크를 형성하고, 상기 마스크를 사용하여 도전막을 에칭함으로써, 형성할 수 있다. 또한, 은, 금, 구리 등의 도전성 나노 페이스트를 사용하여 잉크젯법으로 토출 및 소성하고, 게이트 전극(51, 52)을 형성할 수 있다. 또한, 게이트 전극(51, 52)의 밀착성을 향상시키기 위하여, 상기 금속 재료의 질화물막을, 기판(50) 및 게이트 전극(51, 52) 사이에 형성하여도 좋다.
또한, 게이트 전극(51, 52) 위에는 반도체막이나 배선을 형성하기 때문에, 단절 및 단선 방지를 위하여 단부가 테이퍼 상태가 되도록 가공하는 것이 바람직하다. 또한, 도시하지 않지만 이 공정으로 게이트 전극에 접속하는 배선도 동시에 형성할 수 있다.
다음에, 도 1b에 도시하는 바와 같이, 게이트 전극(51, 52) 위에, 게이트 절연막으로서 기능하는 절연막(53; 이하, 절연막(53)이라고 기재함), 미결정 반도체막(54), 및 일 도전형을 부여하는 불순물 원소가 첨가된 반도체막(55; 이하, 절연 막(55)이라고 기재함))을 순차로 형성한다. 또한, 적어도, 절연막(53) 및 미결정 반도체막(54)을 연속적으로 형성하는 것이 바람직하다. 또한, 절연막(53), 미결정 반도체막(54), 및 반도체막(55)을 연속적으로 형성하는 것이 바람직하다. 적어도, 절연막(53) 및 미결정 반도체막(54)을 대기에 노출하지 않고 연속 성막함으로써, 대기 성분이나 대기 중에 부유하는 오염 불순물 원소에 오염되지 않고 각 적층 계면을 형성할 수 있으므로, 박막 트랜지스터 특성의 변동을 저감할 수 있다.
절연막(53)은, CVD법이나 스퍼터링법 등을 사용하여, 산화규소막, 질화규소막, 산화질화규소막, 또는 질화산화규소막의 단층 또는 적층으로 형성할 수 있다. 또한, 기판측에서 산화규소막 또는 산화질화규소막과, 질화규소막 또는 질화산화규소막의 순서로 적층하여 형성할 수 있다. 또한, 기판측에서 질화규소막 또는 질화산화규소막과, 산화규소막 또는 산화질화규소막과, 질화규소막 또는 질화산화규소막의 순서로 적층하여 형성할 수 있다. 또한, 주파수가 1 GHz 이상인 마이크로파 플라즈마 CVD 장치를 사용하여 절연막(53)을 형성하는 것이 바람직하다. 마이크로파 플라즈마 CVD 장치를 사용하여 형성한 산화질화규소막은, 내압이 높고, 후에 형성되는 박막 트랜지스터의 신뢰성을 높일 수 있다.
여기서는, 산화질화규소막이란, 질소보다도 산소의 함유량이 많고, 러더퍼드 후방(後方) 산란법(RBS: Rutherford Backscattering Spectrometry) 및 수소 전방(前方) 산란법(HFS: Hydrogen Forward Scattering)을 사용하여 측정한 경우에, 농도 범위로서 산소가 50 atoms% 내지 70 atoms%, 질소가 0.5 atoms% 내지 15 atoms%, Si이 25 atoms% 내지 35 atoms%, 수소가 0.1 atoms% 내지 10 atoms%의 범 위로 포함되는 것을 가리킨다. 또한, 질화산화규소막이란, 그 조성으로서, 산소보다도 질소의 함유량이 많고, RBS 및 HFS를 사용하여 측정한 경우에, 농도 범위로서 산소가 5 atoms% 내지 30 atoms%, 질소가 20 atoms% 내지 55 atoms%, Si이 25 atoms% 내지 35 atoms%, 수소가 10 atoms% 내지 30 atoms%의 범위로 포함되는 것을 가리킨다. 다만, 산화질화규소 또는 질화산화규소를 구성하는 원자의 합계를 100 atoms%로 하였을 때, 질소, 산소, Si 및 수소의 함유 비율이 상기 범위 내에 포함되는 것으로 한다.
미결정 반도체막(54)은, 비결정과 결정 구조(단결정, 다결정을 포함함)의 중간적인 구조의 반도체를 포함한 막이다. 이 반도체는, 자유 에너지적으로 안정적인 제 3 상태를 가지는 반도체이며, 단거리 질서를 가지고, 격자 변형을 가지는 결정질의 반도체이고, 그 입경을 0.5 nm 내지 20 nm로 하여 비정질 반도체 중에 분산시켜 존재시킬 수 있다. 또한, 미결합수(댕글링 본드)를 종단하기 위하여 수소 또는 할로겐을 적어도 1 atom% 또는 그 이상 포함시킨다. 또한, 헬륨, 아르곤, 크립톤, 네온 등의 희소 가스 원소를 포함시켜 격자 변형을 더욱 촉진시킴으로써, 안정성이 증가되고 양호한 미결정 반도체막이 얻어진다. 이러한 미결정 반도체막에 관한 기술은, 예를 들어, 미국 특허 4,409,134호에서 개시된다.
이 미결정 반도체막(54)은, 주파수가 1 GHz, 바람직하게는 2.45 GHz, 바람직하게는 8.3 GHz인 마이크로파 플라즈마 CVD 장치에 의하여 형성할 수 있다. 대표적으로는, SiH4, Si2H6 등의 수소화 규소를 사용하여 형성할 수 있다. 또한, SiCl4, SiF4 등의 할로겐화 규소를 사용하여 형성할 수 있다. 또한, 수소화 규소 또는 할로겐화 규소에, 수소나, 헬륨, 아르곤, 크립톤, 네온 중에서 선택된 1 종 또는 복수종의 희소 가스로 희석하여 미결정 반도체막을 형성할 수 있다.
미결정 반도체막(54)은 1 nm 이상 300 nm 이하, 바람직하게는 5 nm 이상 200 nm 이하로 형성한다.
또한, 수소화 규소 또는 할로겐화 규소 중에, CH4, C2H6 등의 탄화물 기체, 또는, GeH4, GeF4 등의 게르마늄화 기체를 혼입시켜, 에너지 밴드 폭을 1.5 eV 내지 2.4 eV, 또는 0.9 eV 내지 1.1 eV로 조절하여도 좋다.
또한, 미결정 반도체막(54)은, 가전자 제어를 목적으로 한 불순물 원소를 의도적으로 첨가하지 않을 때 약한 n형의 전기 전도성을 나타내기 때문에, 박막 트랜지스터의 채널 형성 영역으로서 기능하는 미결정 반도체막에 대하여는, p형을 부여하는 불순물 원소를, 성막과 동시에, 또는 성막 후에 첨가함으로써, 임계값 제어를 할 수 있게 된다. p형을 부여하는 불순물 원소로서는, 대표적으로는 붕소가 있고, B2H6, BF3 등의 불순물 기체를 1 ppm 내지 1000 ppm, 바람직하게는 1 ppm 내지 100 ppm의 비율로 수소화 규소 또는 할로겐화 규소에 혼입시키면 좋다. 그리고 붕소의 농도를, 예를 들어, 1×1014 atoms/cm3 내지 6×1016atoms/cm3로 하면 좋다.
또한, 미결정 반도체막의 산소 농도를, 1×1019 atoms/cm3 이하, 질소 및 탄소의 농도를 각각 1×1019 atoms/cm3 이하로 하는 것이 바람직하다.
반도체막(55)은, n채널형 박막 트랜지스터를 형성하는 경우에는, 대표적인 불순물 원소로서 인을 첨가하면 좋고, 수소화 규소 또는 할로겐화 규소에 PH3 등의 불순물 기체를 가하면 좋다. 또한, p채널형의 박막 트랜지스터를 형성하는 경우에는, 대표적인 불순물 원소로서 붕소를 첨가하면 좋고, 수소화 규소 또는 할로겐화 규소에 B2H6 등의 불순물 기체를 가하면 좋다. 반도체막(55)은, 미결정 반도체막, 또는 비정질 반도체막으로 형성할 수 있다.
여기서, 절연막(53)으로부터 반도체막(55)을 연속적으로 성막할 수 있는 마이크로파 플라즈마 CVD 장치에 대하여, 도 6을 사용하여 도시한다. 도 6은 마이크로파 플라즈마 CVD 장치의 상단면(上段面)을 도시하는 모식도이며, 공통실(1120)은, 로드/언로드(L/UL)실(1110, 1115), 및 반응실(1) 1111 내지 반응실(4) 1114가 게이트 밸브(1122 내지 1127)를 통하여 연결된다. 기판(1130)은, 로드/언로드(L/UL)실(1110, 1115)에 설치되는 카세트(1128, 1129)에 장전(裝塡)되어, 공통실(1120)의 반송 수단(1121)에 의하여 각 반응실(1) 내지 반응실(4)에 반송된다.
반응실(1) 내지 반응실(4) 각각에 있어서, 절연막(53), 미결정 반도체막(54), 및 반도체막(55)을 연속적으로 적층한다. 이 경우는, 원료 가스의 변환에 의하여 다른 종류의 막을 연속적으로 복수 적층할 수 있다. 또는, 반응실(1) 및 반응실(3)에서 절연막(53) 및 미결정 반도체막(54)을 연속적으로 적층하고, 반응실(2) 및 반응실(4)에서 반도체막(55)을 형성한다. 반도체막(55)만을 단독으로 성막함으로써, 챔버에 잔존하는 불순물 원소가 다른 막에 혼입되는 것을 방지할 수 있다.
상술한 바와 같이, 복수의 챔버가 접속된 마이크로파 플라즈마 CVD 장치에서, 동시에 절연막(53), 미결정 반도체막(54), 및 반도체막(55)을 성막할 수 있으므로, 양산성을 높일 수 있다. 또한, 어떤 반응실이 메인터넌스(보수)나 청소를 행하더라도, 나머지의 반응실에 있어서 성막 처리가 가능함으로, 효율 좋게 성막할 수 있다. 또한, 대기 성분이나 대기 중에 부유하는 오염 불순물 원소에 오염되지 않고 각 적층 계면을 형성할 수 있으므로, 박막 트랜지스터 특성의 변동을 저감할 수 있다.
또한, 게이트 절연막(53)을 산화규소막 또는 산화질화규소막과, 질화규소막 또는 질화산화규소막의 2 층으로 형성하는 경우, 반응실(1)에서, 절연막(53)의 산화규소막 또는 산화질화규소막을 형성하고, 반응실(2)에서, 절연막(53)의 질화규소막 또는 질화산화규소막을 형성하고, 반응실(3)에서, 미결정 반도체막(54)을 형성하고, 반응실(4)에서, 일 도전형을 부여하는 불순물 원소가 첨가된 반도체막(54)을 형성하여도 좋다. 이 때, 각 반응실의 내벽을 성막하는 종류의 막으로 코팅하는 것이 바람직하다. 상술한 바와 같은 구성의 마이크로파 플라즈마 CVD 장치를 사용하면, 각 반응실에서 1 종류의 막을 형성할 수 있고, 또 대기에 노출되지 않고 연속하여 형성할 수 있으므로, 이미 성막한 막의 잔류물이나 대기에 부유하는 불순물 원소에 오염되지 않고, 각 적층 계면을 형성할 수 있다.
또한, 도 6에 도시하는 마이크로파 플라즈마 CVD 장치에는, 로드/언로드(L/UL)실이 복수 형성되지만, 하나라도 좋다. 또한, 마이크로파 플라즈마 CVD 장치에 예비실을 형성하여도 좋다. 예비실에서 기판을 예비 가열함으로써, 각 반응실에 있어서 성막될 때까지의 가열 시간을 단축할 수 있으므로, 스루풋(through put)을 향상시킬 수 있다.
도 7은 상술한 바와 같은 마이크로파 플라즈마 CVD 장치의 하나의 반응실의 구성을 상세하게 설명하는 것이다. 마이크로파 플라즈마 CVD 장치의 반응실에는, 처리 용기(180), 처리 용기(180) 내에 형성된 기판(1130)을 배치하기 위한 지지대(181), 처리 용기(180) 내의 가스를 도입하기 위한 가스 공급부(182), 처리 용기(180) 내의 가스를 배기하기 위한 진공 펌프에 접속하는 배기구(183), 플라즈마 발생용의 마이크로파를 공급하는 마이크로파 발생 장치(184), 마이크로파 공급부로부터 마이크로파를 처리 용기(180)에 도입하는 도파관(185), 도파관(185)에 접하고 또 개구부(187a)를 가지는 천판(187), 설치 기구(188)를 사용하여 천판(187)에 형성된 복수의 유전체판(186)이 형성된다. 또한, 기판(1130) 및 유전체판(186) 사이에 비원료 가스를 흘리는 가스관(197; 이하, 가스관(197)이라고 기재함), 및 원료 가스를 흘리는 가스관(198; 이하, 가스관(198)이라고 기재함)이 형성된다. 가스관(197, 198)은, 가스 공급부(182)와 접속된다. 구체적으로는, 가스관(197)은, 밸브(195) 및 질량 유량 콘트롤러(193)를 통하여 비원료 가스 공급원(191)에 접속된다. 또한, 원료 가스를 흘리는 가스관(198)은, 벨브(196) 및 질량 유량 콘트롤러(194)를 통하여 원료 가스 공급원(192)에 접속된다. 또한, 지지대(181)에 온도 제어부(199)를 형성함으로써, 기판(1130)의 온도를 제어할 수도 있다. 또한, 지지대(181)에 고주파 전원을 접속하고, 고주파 전원으로부터 출력된 교류는 전력에 의 하여, 지지대(181)에 소정의 바이어스 전압을 인가하는 구성으로 하여도 좋다. 또한, 가스 공급부(182) 및 마이크로파 발생 장치(184)는 반응 용기의 외부에 형성된다.
마이크로파 발생 장치(184)는, 주파수가 1 GHz, 바람직하게는 2.45 GHz, 바람직하게는 8.3 GHz 이상인 마이크로파를 공급한다. 또한, 본 발명에 있어서는, 마이크로파 발생 장치(184)를 복수 가짐으로써, 안정적인 대면적의 플라즈마를 생성할 수 있다. 이로써, 1 변이 600 mm를 넘는 기판, 특히 1 변이 1000 mm를 넘는 대면적 기판에 있어서도, 균일성이 높은 막을 형성할 수 있고, 또 성막 속도를 높일 수 있다.
처리 용기(180), 및 천판(187)은, 표면이 알루미나, 산화규소, 불소 수지의 어느 절연막으로 덮인 금속, 예를 들어, 알루미늄을 포함하는 합금으로 형성된다. 또한, 설치 기구(188)는 금속, 예를 들어, 알루미늄을 포함하는 합금으로 형성된다.
유전체판(186)은, 천판(187)의 개구부에 밀착하도록 형성된다. 마이크로파 발생 장치(184)에서 발생한 마이크로파가 도파관(185) 및 천판(187)의 개구부(187a)를 거쳐, 유전체판(186)에 전파되고, 유전체판(186)을 투과하여 처리 용기 내에 방출된다. 처리 용기 내에 방출된 마이크로파의 전계 에너지에 의하여, 비원료 가스가 플라즈마화된다. 상기 플라즈마(200)는, 유전체판(186) 표면에서 보다 밀도가 높기 때문에, 기판(1130)에의 대미지를 저감할 수 있다. 또한, 유전체판(186)을 복수 형성함으로써, 균일한 대면적의 플라즈마 발생 및 유지가 가능하 다. 유전체판(186)은, 사파이어, 석영 유리, 알루미나, 산화규소, 질화규소 등의 세라믹스로 형성된다. 또한, 유전체판(186)은, 플라즈마(200) 발생측에 구덩이(189)가 형성되어도 좋다. 상기 구덩이(189)에 의하여, 안정적인 플라즈마를 생성할 수 있다. 유전체판(186)을 복수 형성함으로써, 1 변이 600 mm를 넘는 기판, 특히 1 변이 1000 mm를 넘는 대면적 기판에 있어서도, 균일성이 높은 막을 성막할 수 있고, 또 성막 속도를 높일 수 있다.
가스관(197)과 가스관(198)이 서로 교차하여 형성된다. 가스관(197)의 배기구는 유전체판(186) 측에 형성되고, 가스관(198)의 배기구는 기판(1130) 측에 형성된다. 비원료 가스가 유전체판(186) 측에 분출됨으로써, 유전체판(186) 표면에서의 성막을 회피하면서 플라즈마(200)를 발생시킬 수 있다. 또한, 가스관(198)의 배기구가 기판(1130) 측에 형성됨으로써, 기판(1130)에 보다 가까운 위치에서 원료 가스를 분출할 수 있고, 성막 속도를 높일 수 있다. 가스관(197, 198)은, 알루미나, 질화알루미늄 등의 세라믹스로 형성된다. 세라믹스는 마이크로파의 투과율이 높으므로, 가스관(197, 198)을 세라믹스로 형성함으로써, 유전체판(186)의 바로 아래에 가스관을 형성하더라도, 전계의 변동이 생기지 않고 플라즈마의 분포를 균일하게 할 수 있다.
이하에, 성막 처리에 대하여 설명한다. 이하에 기재하는 성막 처리는, 그 목적에 따라, 가스 공급부(182)로부터 공급되는 가스를 선택하면 좋다.
우선, 산화질화규소막의 성막 처리 방법에 대하여, 도 8 및 도 7을 사용하여 설명한다. 우선, 도 8의 단계 S170으로부터 성막 처리를 시작하고, 단계 S171에 서, 기판(1130)의 온도를 제어한다. 기판(1130)은 실온 또는 온도 제어부(199)에 의하여 100 ℃ 내지 550 ℃에서 가열한다. 단계 S172에서 처리 용기(180) 내를 진공으로 하고, 플라즈마 착화용 가스로서, 헬륨, 아르곤, 크세논, 크립톤 등의 희소 가스 중 어느 1 종 이상 및 산소를 도입한다. 희소 가스와 함께, 산소를 처리 용기(180)내에 도입함으로써, 플라즈마의 착화를 용이하게 행할 수 있다. 또한, 기판(1130)과 유전체판(186)의 간격은, 10 mm 내지 200 mm(바람직하게는 110 mm 내지 160 mm) 정도이다. 다음에, 단계 S173에서, 처리 용기(180) 내의 압력을 소정의 압력으로 한다. 처리 용기 내의 압력은 1 Pa 내지 200 Pa, 바람직하게는 1 Pa 내지 100 Pa, 보다 바람직하게는 1 Pa 내지 40 Pa로 한다. 다음에, 단계 S174에 있어서, 마이크로파 발생 장치(184)의 전원을 온(on)으로 하고, 마이크로파 발생 장치(184)로부터 도파관(185)에 마이크로파를 공급하고, 처리 용기(180) 내에서 플라즈마를 생성한다. 마이크로파 발생 장치의 출력은 500 W 내지 6000 W, 바람직하게는 4000 W 내지 6000 W로 한다. 마이크로파의 도입에 의하여 플라즈마의 여기를 행하면, 저(低)전자 온도(0.7 eV 이상 3 eV 이하, 바람직하게는 0.7 eV 이상 1.5 eV 이하)에서 고(高)전자 밀도(1×1011 atoms/cm3 내지 1×1013 atoms/cm3)의 플라즈마를 생성할 수 있다. 다음에, 단계 S175에서, 가스관(198)으로부터 원료 가스를 처리 용기(180) 내에 도입한다. 구체적으로는, 산소의 공급을 정지하고, 원료 가스로서, 일산화이질소, 희소 가스, 및 수소화 규소 또는 할로겐화 규소를 도입함으로써, 기판(1130) 위에 산화질화규소막을 형성할 수 있다. 다음에, 단계 S176에 서, 원료 가스의 공급을 정지하고, 처리 용기 내의 압력을 저하시키고, 마이크로파 발생 장치의 전원을 오프(off)로 함으로써, 단계 S177에서 성막 프로세스를 종료한다.
상기 산화질화규소막의 성막 처리 방법에 있어서, 기판 온도를 300 ℃ 내지 350 ℃, 일산화이질소의 유량을 실란의 유량의 10 배 이상 300 배 이하, 바람직하게는 50 배 이상 200 배 이하로 하고, 파워가 5 kW인 마이크로파 발생 장치를 2 대 내지 6 대 사용하여, 처리 용기 내의 압력을 10 Pa 내지 100 Pa, 바람직하게는 10 Pa 내지 50 Pa로 하고, 기판(1130) 및 유전체판(186)의 간격을 110 mm 이상 160 mm 이하로 하면, 내압이 높은 산화질화규소막을 형성할 수 있다.
다음에, 미결정 반도체막(54)의 성막 처리 방법에 대하여 제시한다. 우선, 도 8의 단계 S170으로부터 성막 처리를 시작하고, 단계 S171에서, 기판(1130)의 온도를 제어한다. 기판(1130)은 실온 또는 온도 제어부(199)에 의하여 100 ℃ 내지 550 ℃에서 가열한다. 단계 S172에서 처리실 내를 진공으로 하고, 플라즈마 착화용 가스로서, 헬륨, 아르곤, 크세논, 크립톤 등의 희소 가스를 도입한다. 또한, 기판(1130)과 유전체판(186)의 간격은, 10 mm 내지 200 mm(바람직하게는 110 mm 내지 160 mm) 정도이다. 다음에, 단계 S173에서, 처리 용기(180) 내의 압력을 소정의 압력으로 한다. 처리 용기 내의 압력은 1 Pa 내지 200 Pa, 바람직하게는 1 Pa 내지 100 Pa로 한다. 다음에, 단계 S174에서, 마이크로파 발생 장치(184)의 전원을 온으로 하고, 마이크로파 발생 장치(184)로부터 도파관(185)에 마이크로파를 공급하고, 처리 용기(180) 내에서 플라즈마를 생성한다. 마이크로파 발생 장치의 출 력은 500 W 내지 6000 W, 바람직하게는 4000 W 내지 6000 W로 한다. 마이크로파의 도입에 의하여 플라즈마 여기를 행하면, 저전자 온도(0.7 eV 이상 3 eV 이하, 바람직하게는 0.7 eV 이상 1.5 eV 이하)에서 고전자 밀도(1×1011 atoms/cm3 내지 1×1013 atoms/cm3)의 플라즈마를 생성할 수 있다. 다음에, 단계 S175에서, 가스관(198)으로부터 원료 가스를 처리 용기(180) 내에 도입한다. 구체적으로는, SiH4, Si2H6 등의 수소화 규소 또는 SiH2Cl2, SiHCl3 등의 할로겐화 규소를 도입하고, 미결정 반도체막을 형성할 수 있다. 또는, SiH4, Si2H6 등의 수소화 규소 또는 SiH2Cl2, SiHCl3 등의 할로겐화 규소, 또한 수소를 도입하고, 미결정 반도체막을 형성할 수 있다. 다음에, 단계 S176에서, 원료 가스의 공급을 정지하고, 처리 용기 내의 압력을 저하시키고, 마이크로파 발생 장치의 전원을 오프로 함으로써, 단계 S177에서 성막 프로세스를 종료한다.
또한, 플라즈마의 착화 및 플라즈마의 유지에 아르곤 등의 희소 가스를 혼합시키면, 희소 가스의 여기종(勵起種)에 의하여 원료 가스의 분리 및 라디칼의 형성을 효율 좋게 행할 수 있다.
또한, 주파수가 1 GHz 이상, 바람직하게는 2.45 GHz, 바람직하게는 8.3 GHz이상인 마이크로파 플라즈마 CVD 장치에서 발생된 플라즈마는, 전자 밀도가 높고, 원료 가스로 많은 라디칼이 형성되고, 기판(1130)에 공급되기 때문에, 기판에서의 라디칼 표면 반응이 촉진되고, 미결정 반도체막의 성막 속도를 높일 수 있다. 또 한, 복수의 마이크로파 발생 장치, 및 복수의 유전체판으로 구성되는 마이크로파 플라즈마 CVD 장치는, 안정적인 대면적의 플라즈마를 생성할 수 있다. 따라서, 대면적 기판 위에 있어서도, 막질의 균일성을 높인 막을 형성할 수 있는 것과 함께, 양산성을 높일 수 있다.
반도체막(55)은, n채널형 박막 트랜지스터를 형성하는 경우에는, 대표적인 불순물 원소로서 인을 첨가하면 좋고, 수소화 규소 또는 할로겐화 규소 및 PH3 등의 불순물 기체를 사용한 플라즈마 CVD법으로 형성한다. 또한, p채널형 박막 트랜지스터를 형성하는 경우에는, 대표적인 불순물 원소로서 붕소를 첨가하면 좋고, 수소화 규소 또는 할로겐화 규소 및 B2H6 등의 불순물 원소를 포함하는 기체를 사용한 플라즈마 CVD법으로 형성한다. 인 또는 붕소의 농도를 1 × 1019cm-3 내지 1 × 1021 atoms/cm3로 함으로써, 후에 형성되는 소스 전극 및 드레인 전극과 옴 접촉(ohmic contact)을 취할 수 있다. 반도체막(55)은, 미결정 반도체막체, 또는 비정질 반도체로 형성할 수 있다. 반도체막(55)은 2 nm 이상 50 nm 이하의 두께로 형성한다. 일 도전형을 부여하는 불순물 원소가 첨가된 불순물 반도체막의 막 두께를, 얇게 함으로써 스루풋을 향상시킬 수 있다.
또한, 도 7에 도시하는 바와 같은 주파수가 1 GHz 이상인 마이크로파 플라즈마 CVD 장치를 사용하고, 도 8의 단계를 사용하여 미결정 반도체막(54)과 같은 반도체막(55)을 형성하여도 좋다. 이 경우, 단계 S175에 있어서, 원료 가스로서, 수소화 규소 또는 할로겐화 규소와, PH3 또는 B2H6과, 또한 수소를 도입함으로써, 일 도전형을 부여하는 불순물 원소가 첨가된 미결정 반도체막을 형성할 수 있다.
다음에, 반도체막(55) 위에 마스크(56, 57)를 형성하고, 미결정 반도체막(54), 반도체막(55)을 에칭하여 섬 형상으로 분리 형성한다. 이 결과, 도 1c에 도시하는 바와 같은, 미결정 반도체막(60, 61), 및 일 도전형을 부여하는 불순물 원소가 첨가된 반도체막(58, 59; 이하, 반도체막(58,59)이라고 기재함)을 형성할 수 있다.
그 후, 반도체막(58, 59) 및 절연막(53) 위에, 소스 전극 및 드레인 전극(62 내지 65)을 형성한다. 소스 전극 및 드레인 전극(62 내지 65)은, 알루미늄, 구리, 또는, 규소, 티타늄, 네오디뮴, 스칸듐, 몰리브덴 등의 내열성 향상 원소 또는 힐록(hillock) 방지 원소가 첨가된 알루미늄 합금을 사용하여 형성하는 것이 바람직하다. 또한, 일 도전형을 부여하는 불순물 원소가 첨가된 반도체막과 접하는 측의 층을, 티타늄, 탄탈, 몰리브덴, 텅스텐, 또는 이들 원소의 질화물로 형성하고, 그 위에 알루미늄 또는 알루미늄 합금을 형성한 적층 구조로 하여도 좋다. 또한, 알루미늄 또는 알루미늄 합금의 상면 및 하면을, 티타늄, 탄탈, 몰리브덴, 텅스텐, 또는 이들 원소의 질화물로 끼운 적층 구조로 하여도 좋다.
소스 전극 및 드레인 전극(62 내지 65)은, 스퍼터링법이나 진공증착법으로, 반도체막(58, 59) 및 절연막(53) 위에 도전막을 형성하고, 상기 도전막 위에 포토리소그래피 기술 또는 도포법으로 마스크를 형성하고, 상기 마스크를 사용하여 도전막을 에칭함으로써, 형성할 수 있다. 또한, 소스 전극 및 드레인 전극(62 내지 65)은, 은, 금, 구리 등의 도전성 나노 페이스트를 사용하여 스크린 인쇄법, 잉크 젯법 등을 사용하여 토출 및 소성하여 형성하여도 좋다.
다음에, 도 2a에 도시하는 바와 같이, 소스 전극 및 드레인 전극(62 내지 65), 또는 도시하지 않지만 소스 전극 및 드레인 전극(62 내지 65)을 형성하는 마스크를 사용하여 반도체막(58, 59)을 에칭하여 소스 전극 및 드레인 영역(66 내지 69)을 형성한다. 또한, 상기 공정에 있어서, 하지가 되는 미결정 반도체막(60, 61)과의 에칭 선택비를 확보할 수 없으므로, 미결정 반도체막(60, 61)도 약간 에칭되어, 채널 형성 영역으로서 기능하는 미결정 반도체막(70, 71)이 형성된다.
또한, 본 실시형태에 있어서, 소스 전극 및 드레인 전극(62 내지 65)과, 소스 영역 및 드레인 영역(66 내지 69)은, 동일한 레지스트 마스크를 사용하고, 드라이 에칭법을 사용하여 도전막 및 일 도전형을 부여하는 불순물 원소가 첨가된 반도체막을 에칭하여 형성한다.
상기 공정에 의하여, 채널 에칭형의 박막 트랜지스터(72, 73)를 형성할 수 있다. 채널 에칭형의 박막 트랜지스터는, 제작 공정수가 적고, 비용 삭감이 가능하다. 또한, 미결정 반도체막으로 채널 형성 영역을 구성함으로써 2 cm2/Vsec 내지 10 cm2/Vsec의 전계 효과 이동도를 얻을 수 있다. 따라서, 이 박막 트랜지스터를 화소부(89)의 화소 스위칭용 소자로서, 또한 주사선(게이트선) 측의 구동 회로(88)를 형성하는 소자로서 이용할 수 있다.
다음에, 도 2b에 도시하는 바와 같이, 박막 트랜지스터(72, 73) 위에, 채널 형성 영역의 보호를 목적으로 하여 절연막(81)을 형성하고, 절연막(81) 위에 바람 직한 형태로서 콘택트 홀을 가지는 평탄화막(82)을 형성하고, 평탄화막(82) 위에, 콘택트 홀에 있어서 소스 전극 또는 드레인 전극에 접하는 화소 전극(83)을 형성한다.
절연막(81)으로서는, 절연막(53)과 마찬가지로 형성할 수 있다. 또한, 절연막(81)은, 대기 중에 부유하는 유기물이나 금속물, 수증기 등의 오염 불순물의 침입을 방지하는 것이기 때문에, 치밀한 막인 것이 바람직하다. 또한, 절연막(81)에 질화규소막을 사용함으로써, 채널 형성 영역으로서 기능하는 미결정 반도체막(70, 71) 중의 산화 농도를 5 × 1019 atoms/cm3 이하, 바람직하게는 1 × 1019 atoms/cm3 이하로 할 수 있다.
평탄화막(82)은, 아크릴, 폴리이미드, 폴리아미드 등의 유기 수지, 또는 실록산폴리머를 사용하여 절연막으로 형성하는 것이 바람직하다.
도 2b에서는 화소의 박막 트랜지스터가 n형이므로, 화소 전극(83)으로서, 음극 재료를 사용하는 것이 바람직하지만, 반대로 p형인 경우는 양극을 사용하는 것이 바람직하다. 구체적으로는, 음극 재료로서는, 일 함수가 작은 공지의 재료, 예를 들어, Ca, Al, CaF, MgAg, AlLi 등을 사용할 수 있다.
다음에 도 2c에 도시하는 바와 같이, 평탄화막(82) 및 화소 전극(83)의 단부 위에, 격벽(84)을 형성한다. 격벽(84)은, 개구부를 가지고, 상기 개구부에 있어서 화소 전극(83)이 노출된다. 격벽(84)은, 유기 수지막, 또는 무기 절연막을 사용하여 형성한다. 특히 감광성 재료를 사용하여, 화소 전극 위에 개구부를 형성하고, 그 개구부의 측벽이 연속된 곡률을 가지는 경사면이 되도록 형성하면, 후에 형성되는 발광층(85)의 단절을 저감할 수 있기 때문에 바람직하다.
다음에, 격벽(84)의 개구부에 있어서 화소 전극(83)과 접하도록, 발광층(85)을 형성한다. 발광층(85)은, 단수의 층으로 형성되어도 좋고, 복수의 층이 적층되도록 구성되어도 좋다.
그리고 발광층(85)을 덮도록, 양극 재료를 사용한 공통 전극(86)을 형성한다. 공통 전극(86)은, 산화텅스텐을 포함하는 인듐산화물, 산화텅스텐을 포함하는 인듐아연산화물, 산화티타늄을 포함하는 인듐산화물, 산화티타늄을 포함하는 인듐주석산화물, 인듐주석산화물(이하, ITO라고 기재함), 인듐아연산화물, 산화규소를 첨가한 인듐주석산화물 등의 투광성을 가지는 도전성 재료를 사용할 수 있다. 공통 전극(86)으로서 상기 투명 도전막 이외에, 질화 티타늄막 또는 티타늄막을 사용하여도 좋다. 도 2c에서는, 공통 전극(86)으로서 ITO를 사용한다. 격벽(84)의 개구부에 있어서, 화소 전극(83)과 발광층(85)과 공통 전극(86)이 겹침으로써, 발광 소자(90)가 형성된다. 그 후, 발광 소자(90)에 산소, 수소, 수분, 이산화탄소 등이 침입하지 않도록, 공통 전극(86) 및 격벽(84) 위에 보호막(87)을 형성하는 것이 바람직하다. 보호막(87)으로서는, 질화규소막, 질화산화규소막, DLC(Diamond Like Carbon)막 등을 형성할 수 있다.
또한, 실제로는, 도 2c까지 완성되면, 또 외기에 노출되지 않도록 기밀성이 높고, 탈가스가 적은 보호 필름(라미네이트 필름, 자외선 경화 수지 필름 등)이나 커버재로 패키징(봉입)하는 것이 바람직하다.
또한, 도 1a 내지 도 2c는, 채널 에칭형의 박막 트랜지스터를 가지는 발광 장치의 제작 방법에 대하여 도시하지만, 채널 보호형의 박막 트랜지스터를 사용하여 형성할 수 있다. 상기 제작 방법에 대하여, 도 3a 내지 도 3c를 사용하여 도시한다.
도 3a에 도시하는 바와 같이, 기판(50) 위에, 게이트 전극(51, 52)을 형성한다. 다음에, 게이트 전극(51, 52) 위에 절연막(53) 및 미결정 반도체막(54)을 형성한다. 미결정 반도체막(54)은, 주파수가 1 GHz 이상인 마이크로파 플라즈마 CVD 장치를 사용하여 형성함으로써, 용이하게 형성할 수 있다.
다음에, 게이트 전극(51, 52)과 겹치도록 미결정 반도체막(54) 위에 채널 보호막(94, 95)을 형성한다. 채널 보호막(94, 95)으로서는, 질화규소, 질화산화규소, 산화규소, 산화질화규소를 스퍼터링법, CVD법 등으로 미결정 반도체막(54) 위에 절연막을 형성하고, 상기 절연막 위에 마스크를 형성하고, 마스크를 사용하여 절연막을 에칭하여 형성할 수 있다. 또한, 폴리이미드, 아크릴, 또는 실록산을 포함하는 조성물을 토출 및 소성하여 채널 보호막(94, 95)을 형성할 수 있다.
다음에, 채널 보호막(94, 95) 위에 일 도전형을 부여하는 불순물 원소가 첨가된 반도체막(96; 이하, 반도체막(96)이라고 기재함)을 형성하고, 반도체막(96) 위에 마스크(97, 98)를 형성한다. 반도체막(96)은, 도 1b에 도시하는 반도체막(55)과 마찬가지로 형성할 수 있다. 마스크(97, 98)는, 도 1b에 도시하는 마스크(56, 57)와 마찬가지로 형성할 수 있다.
다음에, 마스크(97, 98)를 사용하여 반도체막(96) 및 미결정 반도체막(54)을 에칭하여 분리하고, 도 3b에 도시하는 바와 같이, 채널 형성 영역으로서 기능하는 미결정 반도체막(60, 61), 및 반도체막(58, 59)을 형성한다.
다음에, 반도체막(58, 59) 및 절연막(53) 위에 소스 전극 및 드레인 전극(62 내지 65)을 형성한다.
다음에, 소스 전극 및 드레인 전극(62 내지 65)을 마스크로 하여, 반도체막(58, 59)을 에칭하여, 도 3c에 도시하는 바와 같이, 소스 영역 및 드레인 영역(101 내지 104)을 형성한다. 이 때, 채널 보호막(94, 95)이 부분적으로 에칭된다. 부분적으로 에칭된 채널 보호막을, 채널 보호막(105, 106)이라고 제시한다.
상술한 공정에 의하여, 게이트 전극(51, 52), 및 미결정 반도체막(60, 61)에 중첩하는 채널 보호막(105, 106)을 가지는 채널 보호형의 박막 트랜지스터를 제작할 수 있다. 채널 보호형의 박막 트랜지스터를 소자 기판에 형성함으로써, 박막 트랜지스터의 소자 특성의 변동을 저감할 수 있음과 함께, 오프 전류를 저감할 수 있다. 또한, 미결정 반도체막으로 채널 형성 영역을 구성함으로써, 2 cm2/Vsec 내지 10 cm2/Vsec의 전계 효과 이동도를 얻을 수 있다. 따라서, 이 박막 트랜지스터를 화소부(89)의 화소의 스위칭용 소자로서, 또 주사선(게이트선) 측의 구동 회로(88)를 형성하는 소자로서 이용할 수 있다.
다음에, 발광 소자의 구성에 대하여, 도 4a 내지 도 4c를 사용하여 설명한다. 여기서는, 구동용 TFT가 n형인 경우를 예로 들어, 화소의 단면 구조에 대하여 설명한다.
발광 소자는 발광을 추출하기 위하여 적어도 양극 또는 음극의 한쪽이 투명이면 좋다. 그리고, 기판 위에 박막 트랜지스터 및 발광 소자를 형성하고, 기판과 반대 측의 면으로부터 발광을 추출하는 상면 사출이나, 기판 측의 면으로부터 발광을 추출하는 하면 사출이나, 기판 측 및 기판과 반대 측의 면으로부터 발광을 추출하는 양면 사출 구조의 발광 소자가 있고, 본 발명의 화소 구성은 어느 사출 구조의 발광 소자에나 적용할 수 있다.
상면 사출 구조의 발광 소자에 대하여 도 4a를 사용하여 설명한다.
도 4a에, 구동용 TFT(7001)가 n형이고, 발광 소자(7002)로부터 발해지는 빛이 양극(7005) 측으로 통과하는 경우의, 화소의 단면도를 도시한다. 도 4a에서는, 발광 소자(7002)의 음극(7003)과 구동용 TFT(7001)가 전기적으로 접속되고, 음극(7003) 위에 발광층(7004), 음극(7005)이 순차로 적층된다. 음극(7003)은 일 함수가 작고, 또 빛을 반사하는 도전막이면 공지의 재료를 사용할 수 있다. 예를 들어, Ca, Al, CaF, MgAg, AlLi 등이 바람직하다. 그리고 발광층(7004)은, 단수의 층으로 구성되어도 좋고, 복수의 층이 적층되도록 구성되어도 좋다. 복수의 층으로 구성되는 경우, 음극(7003) 위에 전자 주입층, 전자 수송층, 발광층, 홀 수송층, 홀 주입층의 순서로 적층한다. 또한, 이들 층을 모두 형성할 필요는 없다. 양극(7005)은 빛을 투과하는 투명 도전막을 사용하여 형성하고, 예를 들어, 산화텅스텐을 포함하는 인듐산화물, 산화텅스텐을 포함하는 인듐아연산화물, 산화티타늄을 포함하는 인듐산화물, 산화티타늄을 포함하는 인듐주석산화물, 인듐주석산화물(이하, ITO라고 기재함), 인듐아연산화물, 산화규소를 첨가한 인듐주석산화물 등의 투광성을 가지는 투광성 도전막을 사용하여도 좋다.
음극(7003) 및 양극(7005)으로 발광층(7004)을 끼운 영역이 발광 소자(7002)에 상당한다. 도 4a에 도시한 화소의 경우, 발광 소자(7002)로부터 발해지는 빛은, 흰색의 화살표로 제시된 바와 같이 양극(7005) 측에 사출된다.
다음에, 하면 사출 구조의 발광 소자에 대하여 도 4b를 사용하여 설명한다. 구동용 TFT(7011)가 n형이고, 발광 소자(7012)로부터 발해지는 빛이 음극(7013) 측에 사출되는 경우의, 화소의 단면도를 도시한다. 도 4b에서는, 구동용 TFT(7011)와 전기적으로 접속된 투명 도전막(7017) 위에, 발광 소자(7012)의 음극(7013)이 성막되고, 음극(7013) 위에 발광층(7014), 양극(7015)이 순차로 적층된다. 또한, 양극(7015)이 투광성을 가지는 경우, 양극 위를 덮도록, 빛을 반사 또는 차폐하기 위한 차폐막(7016)이 성막되어도 좋다. 음극(7013)은, 도 4a의 경우와 마찬가지로, 일 함수가 작은 도전막이면 공지의 재료를 사용할 수 있다. 다만, 그 막 두께는, 빛을 투과하는 정도(바람직하게는, 5 nm 내지 30 nm 정도)로 한다. 예를 들어, 20 nm의 막 두께를 가지는 Al를, 음극(7013)으로서 사용할 수 있다. 그리고 발광층(7014)은, 도 4a와 마찬가지로, 단수의 층으로 구성되어도, 복수의 층이 적층되도록 구성되어도 좋다. 양극(7015)은 빛을 투과할 필요는 없지만, 도 4a와 마찬가지로, 투명 도전막을 사용하여 형성할 수 있다. 그리고 차폐막(7016)은, 예를 들어, 빛을 반사하는 금속 등을 사용할 수 있지만, 금속막에 한정되지 않는다. 예를 들어, 흑색의 안료를 첨가한 수지 등을 사용할 수도 있다.
음극(7013) 및 양극(7015)으로 발광층(7014)을 끼운 영역이 발광 소자(7012) 에 상당한다. 도 4b에 도시한 화소의 경우, 발광 소자(7012)로부터 발해지는 빛은, 흰색의 화살표로 제시된 바와 같이 음극(7013) 측에 사출된다.
다음에, 양면 사출 구조의 발광 소자에 대하여, 도 4c를 사용하여 설명한다. 도 4c에서는, 구동용 TFT(7021)와 전기적으로 접속된 투명 도전막(7027) 위에, 발광 소자(7022)의 음극(7023)이 성막되고, 음극(7023) 위에 발광층(7024), 양극(7025)이 순차로 적층된다. 음극(7023)은, 도 4a의 경우와 마찬가지로, 일 함수가 작은 도전막이라면 공지의 재료를 사용할 수 있다. 다만, 그 막 두께는, 빛을 투과하는 정도로 한다. 예를 들어, 20 nm의 막 두께를 가지는 Al을, 음극(7023)으로서 사용할 수 있다. 그리고 발광층(7024)은, 도 4a와 마찬가지로, 단수의 층으로 구성되어도 좋고, 복수의 층이 적층되도록 구성되어도 좋다. 양극(7025)은, 도 4a와 마찬가지로, 빛을 투과하는 투명 도전막을 사용하여 형성할 수 있다.
음극(7023)과, 발광층(7024)과, 양극(7025)이 겹치는 부분이 발광 소자(7022)에 상당한다. 도 4c에 도시한 화소의 경우, 발광 소자(7022)로부터 발해지는 빛은, 흰색 화살표로 제시하는 바와 같이 양극(7025) 측과 음극(7023) 측의 양쪽에 사출된다.
또한, 본 실시형태에서는, 구동용 TFT와 발광 소자가 전기적으로 접속되는 예를 제시하지만, 구동용 TFT와 발광 소자 사이에, 발광 소자에 흐르는 전류를 제어하는 전류 제어용 TFT가 접속되는 구성이라도 좋다.
또한 본 실시형태에서 제시하는 발광 장치는, 도 4a 내지 도 4c에 도시한 구성에 한정되지 않고, 본 발명의 기술적 사상에 의거한 각종 변형이 가능하다.
다음에, 표시 장치로서, 액정 표시 장치의 제작 공정에 대하여, 도 1a 내지 도 2c, 및 도 5를 사용하여 설명한다.
도 1a 내지 도 2a의 공정을 거쳐, 도 5에 도시하는 바와 같은 기판(120) 위에 박막 트랜지스터(72, 73)를 형성한다. 다음에, 박막 트랜지스터(72, 73) 위에 보호막으로서 기능하는 절연막(81), 평탄화막(82), 박막 트랜지스터(72, 73)의 소스 전극 및 드레인 전극(62 내지 65) 각각에 접하는 배선(122 내지 125)을 형성한다. 다음에, 평탄화막(82) 위에 배선(125)에 접속하는 화소 전극(130)을 형성한다.
여기서는, 화소 전극(130)을 투명 도전막으로 형성하고, 투과형의 액정 표시 장치를 제작하는 예를 제시하지만, 본 발명의 액정 표시 장치는 이 구성에 한정되지 않는다. 빛을 반사하기 쉬운 도전막을 사용하여 화소 전극을 형성함으로써, 반사형의 액정 표시 장치를 형성할 수 있다. 이 경우, 배선(125)의 일부를 화소 전극으로서 사용할 수 있다.
다음에, 배선(124) 또는 배선(125) 위에, 스페이서(133)을 절연막으로 형성한다. 또한 도 5에서는, 배선(124) 위에 스페이서(133)를, 산화규소를 사용하여 형성한 예를 도시한다. 화소 전극(130)과 스페이서(133)는, 어느 쪽을 먼저 형성하여도 좋다. 또한, 스페이서(133)로서 여기서는, 기둥 형상 스페이서를 사용하여 도시하지만 비드(bead) 스페이서를 산포하여도 좋다.
그리고, 배선(122 내지 125), 스페이서(133), 화소 전극(130)을 덮도록, 배향막(131)을 성막하고, 러빙 처리를 행한다.
다음에, 액정을 밀봉하기 위한 씰재(162)를 형성한다. 한편, 투명 도전막을 사용한 대향 전극(141)과, 러빙 처리가 행해진 배향막(142)이 형성된 제 2 기판(140)을 준비한다. 그리고, 씰재(162)로 둘러싸인 영역에 액정(161)을 적하하고, 별도로 준비한 제 2 기판(140)을, 대향 전극(141)과 화소 전극(130)이 마주보도록, 씰재(162)를 사용하여 접합한다. 또한, 씰재(162)에는 필러가 혼입되어도 좋다.
또한, 제 2 기판(140)에 씰재(162)를 형성하고, 씰재(162)로 둘러싸인 영역에 액정(161)을 적하한 후, 제 1 기판(120)과 제 2 기판(140)을 씰재(162)를 사용하여 접합하여도 좋다.
또한, 상술한 액정의 주입은, 디스펜서법(적하식)을 사용하지만, 본 발명은 이것에 한정되지 않는다. 씰재(162)를 사용하여 제 1 기판(120) 및 제 2 기판(140)을 접합하고 나서 모세관 현상을 사용하여 액정을 주입하는 딥법(펌핑법)을 사용하여도 좋다.
또한, 제 1 기판(120) 또는 제 2 기판(140)에 컬러 필터나, 디스클리네이션(disclination)을 방지하기 위한 차폐막(블랙 매트릭스) 등이 형성되어도 좋다. 또한, 제 1 기판(120)의 박막 트랜지스터가 형성되는 면과는 반대쪽 면에 편광판(150)을 접합하고, 또한, 제 2 기판(140)의 대향 전극(141)이 형성되는 면과는 반대쪽 면에, 편광판(151)을 접합한다.
화소 전극(130) 또는 대향 전극(141)에 사용되는 투명 도전막은, 도 2b에 도시하는 화소 전극과 같은 재료를 적절히 사용할 수 있다. 화소 전극(130)과 액 정(161)과 대향 전극(141)이 겹침으로써, 액정 소자(132)가 형성된다.
상술한 바와 같이, 표시 장치를 제작할 수 있다. 또한, 주파수가 1 GHz 이상인 마이크로파 플라즈마 CVD 장치에서 발생된 플라즈마는, 전자 밀도가 높으므로, 상기 장치를 사용함으로써, 미결정 반도체막의 성막 속도를 높일 수 있다. 따라서, 미결정 반도체막을 사용한 박막 트랜지스터를 가지는 표시 장치의 양산성을 높일 수 있다. 또한, 복수의 마이크로파 발생 장치, 및 복수의 유전체판으로 구성되는 마이크로파 플라즈마 CVD 장치는, 안정적인 대면적의 플라즈마를 생성할 수 있다. 따라서, 대면적 기판을 사용하여 표시 장치를 제작할 수 있고, 양산성을 높일 수 있다.
(실시형태 2)
본 실시형태에서는, 실시형태 1에 제시하는 박막 트랜지스터의 다른 형상을 도 12을 사용하여 도시한다.
본 실시형태에 제시하는 박막 트랜지스터(72, 73)는, 도 12에 도시하는 바와 같이, 소스 전극(62a, 64a)의 단부와, 소스 영역(66, 68)의 단부가 어긋나는 것을 특징으로 한다. 또한, 드레인 전극(63a, 65a)의 단부와, 드레인 영역(67, 69)의 단부가 어긋나는 것을 특징으로 한다.
본 실시형태에 있어서는, 동일의 레지스트 마스크를 사용하여, 도전막을 웨트 에칭하여 소스 전극 및 드레인 전극(62a 내지 65a)을 형성하고, 일 도전형을 부여하는 불순물 원소가 첨가된 반도체막을 드라이 에칭하여 소스 영역 및 드레인 영역(66 내지 69)을 형성한다. 소스 전극 및 드레인 전극(62a 내지 65a)을 본 실시 형태의 구조로 함으로써, 대향하는 전극의 간격이 넓어지기 때문에, 소스 전극 및 드레인 전극 사이에 있어서의 단락을 저감할 수 있으므로, 수율을 높일 수 있다.
(실시형태 3)
다음에, 본 발명의 표시 장치의 일 형태인 표시 패널의 구성에 대하여, 이하에 제시한다.
도 9에, 신호선 구동 회로(6013)만을 별도로 형성하고, 기판(6011) 위에 형성된 화소부(6012)와 접속하는 표시 패널의 형태를 도시한다. 화소부(6012) 및 주사선 구동 회로(6014)는, 미결정 반도체막을 사용한 박막 트랜지스터를 사용하여 형성한다. 미결정 반도체막을 사용한 박막 트랜지스터보다도 높은 이동도가 얻어지는 박막 트랜지스터로 신호선 구동 회로를 형성함으로써, 주사선 구동 회로보다도 높은 구동 주파수가 요구되는 신호선 구동 회로의 동작을 안정시킬 수 있다. 또한, 신호선 구동 회로(6013)는, 단결정의 반도체를 사용한 박막 트랜지스터, 다결정의 반도체를 사용한 박막 트랜지스터, 또는 SOI를 사용한 박막 트랜지스터라도 좋다. 화소부(6012)와, 신호선 구동 회로(6013)와, 주사선 구동 회로(6014)에, 각각 전원의 전위, 각종 신호 등이, FPC(6015)를 통하여 공급된다.
또한, 신호선 구동 회로 및 주사선 구동 회로를, 양쪽 모두 화소부와 동일 기판 위에 형성하여도 좋다.
또한, 구동 회로를 별도로 형성하는 경우, 반드시 구동 회로가 형성된 기판을, 화소부가 형성된 기판 위에 접합할 필요는 없고, 예를 들어, FPC 위에 접합하도록 하여도 좋다. 도 10a에, 신호선 구동 회로(6023)만을 별도로 형성하고, 기 판(6021) 위에 형성된 화소부(6022) 및 주사선 구동 회로(6024)를 가지는 표시 장치 패널의 형태를 도시한다. 화소부(6022) 및 주사선 구동 회로(6024)는, 미결정 반도체막을 사용한 박막 트랜지스터를 사용하여 형성한다. 신호선 구동 회로(6023)는, FPC(6025)를 통하여 화소부(6022)와 접속된다. 화소부(6022)와, 신호선 구동 회로(6023)와, 주사선 구동 회로(6024)에, 각각 전원의 전위, 각종 신호 등이, FPC(6025)를 통하여 공급된다.
또한, 신호선 구동 회로의 일부 또는 주사선 구동 회로의 일부만을, 미결정 반도체막을 사용한 박막 트랜지스터를 사용하여 화소부와 같은 기판 위에 형성하고, 남은 부분을 별도로 형성하고 화소부와 전기적으로 접속하도록 하여도 좋다. 도 10b에, 신호선 구동 회로가 가지는 아날로그 스위치(6033a)를, 화소부(6032), 주사선 구동 회로(6034)와 같은 기판(6031) 위에 형성하고, 신호선 구동 회로가 가지는 시프트 레지스터(6033b)를 별도로 다른 기판에 형성하고 접합하는 표시 패널의 형태를 도시한다. 화소부(6032) 및 주사선 구동 회로(6034)는, 미결정 반도체막을 사용한 박막 트랜지스터를 사용하여 형성한다. 신호선 구동 회로가 가지는 시프트 레지스터(6033b)는, FPC(6035)를 통하여 화소부(6032)와 접속된다. 화소부(6032)와, 신호선 구동 회로와, 주사선 구동 회로(6034)에, 각각 전원의 전위, 각종 신호 등이, FPC(6035)를 통하여 공급된다.
도 9 내지 도 10b에 도시하는 바와 같이, 본 발명의 표시 장치는, 구동 회로의 일부분 또는 전부를, 화소부와 동일 기판 위에, 미결정 반도체막을 사용한 박막 트랜지스터를 사용하여 형성할 수 있다.
또한, 별도로 형성한 기판의 접속 방법은, 특히 한정되지 않고, 공지의 COG 방법, 와이어 본딩 방법, 또는 TAB 방법 등을 사용할 수 있다. 또한 접속하는 위치는, 전기적인 접속이 가능하면, 도 9 내지 도 10b에 도시한 위치에 한정되지 않는다. 또한, 컨트롤러, CPU, 메모리 등을 별도로 형성하고, 접속하도록 하여도 좋다.
또한 본 발명에서 사용하는 신호선 구동 회로는, 시프트 레지스터와 아날로그 스위치만을 가지는 형태에 한정되지 않는다. 시프트 레지스터와 아날로그 스위치에 더하여, 버퍼, 레벨 시프터, 소스 폴로워 등, 다른 회로를 가져도 좋다. 또한, 시프트 레지스터와 아날로그 스위치는 반드시 형성할 필요는 없고, 예를 들어, 시프트 레지스터 대신에 디코더 회로와 같은 신호선의 선택을 할 수 있는 다른 회로를 사용하여도 좋고, 아날로그 스위치 대신에 래치 등을 사용하여도 좋다.
도 11a에 본 발명의 발광 장치의 블록도를 도시한다. 도 11a에 도시하는 발광 장치는, 표시 소자를 구비한 화소를 복수 가지는 화소부(701)와, 각 화소를 선택하는 주사선 구동 회로(702)와, 선택된 화소에의 비디오 신호의 입력을 제어하는 신호선 구동 회로(703)를 가진다.
도 11a에 있어서 신호선 구동 회로(703)는, 시프트 레지스터(704), 아날로그 스위치(705)를 가진다. 시프트 레지스터(704)에는, 클록 신호(CLK), 스타트 펄스 신호(SP)가 입력된다. 클록 신호(CLK)와 스타트 펄스 신호(SP)가 입력되면, 시프트 레지스터(704)에 있어서 타이밍 신호가 생성되고, 아날로그 스위치(705)에 입력된다.
또한, 아날로그 스위치(705)에는, 비디오 신호(video signal)가 보내진다. 아날로그 스위치(705)는 입력되는 타이밍 신호에 따라 비디오 신호를 샘플링하고, 신호선에 공급한다.
다음에, 주사선 구동 회로(702)의 구성에 대하여 설명한다. 주사선 구동 회로(702)는, 시프트 레지스터(706), 버퍼(707)를 가진다. 또한, 경우에 따라서는 레벨 시프터를 가져도 좋다. 주사선 구동 회로(702)에 있어서, 시프트 레지스터(706)에 클록 신호(CLK) 및 스타트 펄스 신호(SP)가 입력됨으로써, 선택 신호가 생성된다. 생성된 선택 신호는 버퍼(707)에 있어서 완충 증폭되고, 대응하는 주사선에 공급된다. 주사선에는, 1 라인분의 화소의 트랜지스터의 게이트가 접속된다. 그리고, 1 라인분의 화소의 트랜지스터를 한꺼번에 온으로 해야 하기 때문에, 버퍼(707)는 큰 전류를 흘릴 수 있는 것이 사용된다.
풀 컬러의 표시 장치로서, R(적색), G(녹색), B(청색)에 대응하는 비디오 신호를, 순차로 샘플링하여 대응하는 신호선에 공급하는 경우, 시프트 레지스터(704)와 아날로그 스위치(705)를 접속하기 위한 단자수가, 아날로그 스위치(705)와 화소부(701)의 신호선을 접속하기 위한 단자수의 1/3 정도에 상당한다. 따라서, 아날로그 스위치(705)를 화소부(701)와 동일 기판 위에 형성함으로써, 아날로그 스위치(705)를 화소부(701)와 다른 기판 위에 형성한 경우와 비교하여, 접속에 사용하는 단자수를 억제할 수 있고, 접속 불량의 발생 확률을 억제하므로, 수율을 높일 수 있다.
도 11b에, 도 11a와는 다른, 본 발명의 표시 장치의 블록도를 도시한다. 도 11b에 있어서 신호선 구동 회로(713)는, 시프트 레지스터(714), 래치A(715), 래치B(716)를 가진다. 주사선 구동 회로(712)는, 도 11a의 경우와 같은 구성을 가지는 것으로 한다.
시프트 레지스터(714)에는, 클록 신호(CLK), 스타트 펄스 신호(SP)가 입력된다. 클록 신호(CLK)와 스타트 펄스 신호(SP)가 입력되면, 시프트 레지스터(714)에 있어서 타이밍 신호가 생성되고, 1 단째의 래치A(715)에 순차로 입력된다. 래치A(715)에 타이밍 신호가 입력되면, 상기 타이밍 신호에 동기하여, 비디오 신호가 순차로 래치A(715)에 기록되고, 유지된다. 또한, 도 11b에서는 래치A(715)에 순차로 비디오 신호를 기록한다고 가정하지만, 본 발명은 이 구성에 한정되지 않는다. 래치A(715)의 복수의 스테이지를 몇 개의 그룹으로 나누어, 각 그룹마다 병행하여 비디오 신호를 입력하는, 소위 분할 구동을 행하여도 좋다.
래치A(715)의 모든 래치에의, 비디오 신호의 기록이 대충 종료될 때까지의 시간을, 라인 기간이라고 한다. 실제로는, 상기 라인 기간에 수평 귀선 기간을 포함하는 경우가 있다.
1 라인 기간이 종료되면, 2 단째의 래치B(716)에 래치 신호(Latch Signal)가 공급되고, 상기 래치 신호에 동기하고 래치A(715)에 유지되는 비디오 신호가, 래치B(716)에 한꺼번에 기록되고, 유지된다. 비디오 신호를 래치B(716)에 모두 송출한 래치A(715)에는, 계속해서 시프트 레지스터(714)로부터의 타이밍 신호에 동기하여, 다음 비디오 신호의 기록이 순차로 행해진다. 이 2 순째의 1 라인 기간 중에는, 래치B(716)에 기록되고, 유지되는 비디오 신호가 신호선에 입력된다.
또한, 도 11a 및 도 11b에 도시하는 구성은, 본 발명의 표시 장치의 일 형태를 도시했을 뿐이고, 신호선 구동 회로와 주사선 구동 회로의 구성은 이것에 한정되지 않는다.
다음에, 본 발명의 표시 장치의 일 형태에 상당하는 발광 표시 패널의 외관 및 단면에 대하여, 도 13a 및 도 13b를 사용하여 설명한다. 도 13a는, 제 1 기판 위에 형성된 미결정 반도체막을 사용한 박막 트랜지스터 및 발광 소자를, 제 2 기판 사이에 씰재로 밀봉한, 패널의 상면도이며, 도 13b는, 도 13a의 A-A'에 있어서의 단면도에 상당한다.
제 1 기판(4001) 위에 형성된 화소부(4002)와, 주사선 구동 회로(4004)를 둘러싸도록, 씰재(4005)가 형성된다. 또한 화소부(4002)와, 주사선 구동 회로(4004) 위에 제 2 기판(4006)이 형성된다. 따라서 화소부(4002)와, 주사선 구동 회로(4004)란, 제 1 기판(4001)과 씰재(4005)와 제 2 기판(4006)에 의하여, 충전재(4007)와 함께 밀봉된다. 또한 제 1 기판(4001) 위의 씰재(4005)에 의하여 둘러싸인 영역과는 다른 영역에, 별도로 준비된 기판 위에 다결정 반도체막으로 형성된 신호선 구동 회로(4003)가 실장된다. 또한, 본 실시형태에서는, 다결정 반도체막을 사용한 박막 트랜지스터를 가지는 신호선 구동 회로를, 제 1 기판(4001)에 접합하는 예에 대하여 설명하지만, 단결정 반도체를 사용한 트랜지스터로 신호선 구동 회로를 형성하고, 접합하도록 하여도 좋다. 도 13b에서는, 신호선 구동 회로(4003)에 포함되는, 다결정 반도체막으로 형성된 박막 트랜지스터(4009)를 예시한다.
또한, 제 1 기판(4001) 위에 형성된 화소부(4002)와, 주사선 구동 회로(4004)는, 박막 트랜지스터를 복수 가지고, 도 13b에서는, 화소부(4002)에 포함되는 박막 트랜지스터(4010)를 예시한다. 또한, 본 실시형태에서는, 박막 트랜지스터(4010)가 구동용 TFT인 것으로 가정하지만, 박막 트랜지스터(4010)는 전류 제어용 TFT라도 좋고, 소거용 TFT라도 좋다. 박막 트랜지스터(4010)는 미결정 반도체막을 사용한 박막 트랜지스터에 상당한다.
또한, 발광 소자(4011)가 가지는 화소 전극은, 박막 트랜지스터(4010)의 소스 전극 또는 드레인 전극과, 배선(4017)을 통하여 전기적으로 접속된다. 그리고 본 실시형태에서는, 발광 소자(4011)의 공통 전극과 투명 도전막(4012)이 전기적으로 접속된다. 또한, 발광 소자(4011)의 구성은, 본 실시형태에 제시한 구성에 한정되지 않는다. 발광 소자(4011)로부터 추출하는 빛의 방향이나, 박막 트랜지스터(4010)의 극성 등에 맞추어, 발광 소자(4011)의 구성은 적절히 바꿀 수 있다.
또한, 별도로 형성된 신호선 구동 회로(4003)와, 주사선 구동 회로(4004) 또는 화소부(4002)에 보내지는 각종 신호 및 주어지는 전위는, 도 13b에 도시하는 단면도에서는 도시되지 않지만 리드(lead) 배선(4014 및 4015)을 통하여, FPC(4018)로부터 공급된다.
본 실시형태에서는, 접속 단자(4016)가, 발광 소자(4011)가 가지는 화소 전극과 동일한 도전막으로 형성된다. 또한, 리드 배선(4014 및 4015)은, 배선(4017)과 동일한 도전막으로 형성된다.
접속 단자(4016)는, FPC(4018)가 가지는 단자와, 이방성 도전막(4019)을 통 하여 전기적으로 접속된다.
또한, 제 1 기판(4001), 제 2 기판(4006)으로서는, 유리, 금속(대표적으로는 스테인리스), 세라믹스, 플라스틱을 사용할 수 있다. 플라스틱으로서는, FRP(Fiberglass-Reinforced Plastics)판, PVF(폴리비닐 플로라이드) 필름, 폴리에스테르 필름, 또는 아크릴 수지 필름을 사용할 수 있다. 또한, 알루미늄 호일을 PVF 필름이나 폴리에스테르 필름으로 끼운 구조의 시트를 사용할 수도 있다.
다만, 발광 소자(4011)로부터의 빛의 추출 방향에 위치하는 제 2 기판은 투명해야 한다. 그 경우에는, 유리 판, 플라스틱 판, 폴리에스테르 필름 또는 아크릴 필름과 같은 투광성을 가지는 재료를 사용한다.
또한, 충전재(4007)로서는, 질소나 아르곤 등의 불활성 기체 이외에, 자외선 경화 수지 또는 열경화 수지를 사용할 수 있고, PVC(폴리비닐 플로라이드), 아크릴, 폴리이미드, 에폭시 수지, 실리콘(silicone) 수지, PVB(폴리비닐 부티랄) 또는 EVA(에틸렌비닐 아세테이트)를 사용할 수 있다. 본 실시형태에서는 충전재로서 질소를 사용한다.
또한, 필요하다면, 발광 소자의 사출면에 편광판, 또는 원형 편광판(타원형 편광판을 포함함), 위상차판(1/4 파장판 또는 반파장판), 컬러 필터 등의 광학 필름을 적절히 형성하여도 좋다. 또한, 편광판 또는 원형 편광판을 반사 방지막을 형성하여도 좋다. 예를 들어, 표면의 요철에 의하여 반사광을 확산하고, 눈부심을 저감할 수 있는 눈부심 방지(anti-glare) 처리를 행할 수 있다.
또한, 도 13a 및 도 13b에서는, 신호선 구동 회로(4003)를 별도로 형성하고, 제 1 기판(4001)에 실장하는 예를 도시하지만, 본 실시형태는 이 구성에 한정되지 않는다. 주사선 구동 회로를 별도로 형성하여 실장하여도 좋고, 신호선 구동 회로의 일부분 또는 주사선 구동 회로의 일부분만을 별도로 형성하여 실장하여도 좋다.
다음에, 본 발명의 표시 장치의 일 형태에 상당하는 액정 표시 패널의 외관 및 단면에 대하여, 도 14a 및 도 14b를 사용하여 설명한다. 도 14a는, 제 1 기판(4001) 위에 형성된 미결정 반도체막을 가지는 박막 트랜지스터(4010) 및 액정 소자(4013)를, 제 2 기판(4006) 사이에 씰재(4005)에 의하여 밀봉된, 패널의 상면도이며, 도 14b는, 도 14a의 A-A'에서 절단한 단면도에 상당한다.
제 1 기판(4001) 위에 형성된 화소부(4002)와, 주사선 구동 회로(4004)를 둘러싸도록, 씰재(4005)가 형성된다. 또한 화소부(4002)와, 주사선 구동 회로(4004) 위에 제 2 기판(4006)이 형성된다. 따라서 화소부(4002)와, 주사선 구동 회로(4004)는, 제 1 기판(4001)과 씰재(4005)와 제 2 기판(4006)에 의하여, 액정(4008)과 함께 밀봉된다. 또한 제 1 기판(4001) 위의 씰재(4005)에 의하여 둘러싸인 영역과는 다른 영역에, 별도로 준비된 기판 위에 다결정 반도체막으로 형성된 신호선 구동 회로(4003)가 실장된다. 또한 본 실시형태에서는, 다결정 반도체막을 사용한 박막 트랜지스터를 가지는 신호선 구동 회로를, 제 1 기판(4001)에 접합하는 예에 대하여 설명하지만, 단결정 반도체를 사용한 트랜지스터로 신호선 구동 회로를 형성하고, 접합하도록 하여도 좋다. 도 14b에서는, 신호선 구동 회로(4003)에 포함되는, 다결정 반도체막으로 형성된 박막 트랜지스터(4009)를 예시한다.
또한 제 1 기판(4001) 위에 형성된 화소부(4002)와, 주사선 구동 회로(4004) 는, 박막 트랜지스터를 복수 가지고, 도 14b에서는, 화소부(4002)에 포함되는 박막 트랜지스터(4010)를 예시한다. 박막 트랜지스터(4010)는 미결정 반도체막을 사용한 박막 트랜지스터에 상당한다.
또한, 액정 소자(4013)가 가지는 화소 전극(4030)는, 박막 트랜지스터(4010)와 배선(4041)을 통하여 전기적으로 접속된다. 그리고 액정 소자(4013)의 대향 전극(4031)은 제 2 기판(4006) 위에 형성된다. 화소 전극(4030)과 대향 전극(4031)과 액정(4008)이 겹친 부분이, 액정 소자(4013)에 상당한다.
또한, 구 형상의 스페이서(4035)는, 화소 전극(4030)과 대향 전극(4031) 사이의 거리(셀 갭)를 제어하기 위하여 형성된다. 또한, 절연막을 패터닝함으로써 얻어지는 스페이서를 사용하여도 좋다.
또한, 별도로 형성된 신호선 구동 회로(4003)와, 주사선 구동 회로(4004) 또는 화소부(4002)에 보내지는 각종 신호 및 주어지는 전위는, 리드 배선(4014, 4015)을 통하여, FPC(4018)로부터 공급된다.
본 실시형태에서는, 접속 단자(4016)가, 액정 소자(4013)가 가지는 화소 전극(4030)과 같은 도전막으로 형성된다. 또한, 리드 배선(4014, 4015)은, 배선(4041)과 동일한 도전막으로 형성된다.
접속 단자(4016)는, FPC(4018)가 가지는 단자와, 이방성 도전막(4019)을 통하여 전기적으로 접속된다.
또한 도시하지 않지만, 본 실시형태에 도시한 액정 표시 장치는 배향막, 편광판을 가지고, 또한 컬러 필터나 차폐막을 가져도 좋다.
또한 도 14a 및 도 14b에서는, 신호선 구동 회로(4003)를 별도로 형성하고, 제 1 기판(4001)에 실장하는 예를 도시하지만, 본 실시예는 이 구성에 한정되지 않는다. 주사선 구동 회로를 별도로 형성하여 실장하여도 좋고, 신호선 구동 회로의 일부분 또는 주사선 구동 회로의 일부분만을 별도로 형성하여 실장하여도 좋다.
본 실시형태는, 다른 실시형태에 기재한 구성과 조합하여 실시할 수 있다.
(실시형태 4)
본 발명에 의하여 얻어지는 액정 장치나 발광 장치 등의 표시장치를, 다양한 모듈(액티브 매트릭스형 액정 모듈, 액티브 매트릭스형 EL 모듈)에 사용할 수 있다. 즉, 이들을 표시 부분에 포함한 모든 전자기기에 본 발명을 실시할 수 있다.
이러한 전자기기로서는, 비디오 카메라 또는 디지털 카메라 등의 카메라, 헤드 장착형 디스플레이(고글형 디스플레이), 카 네비게이션 시스템, 프로젝터, 카 스테레오 컴포넌트, 퍼스널용 컴퓨터, 휴대 정보 단말(모바일 컴퓨터, 휴대 전화 또는 전자 서적 등) 등을 들 수 있다. 이들의 일례를 도 15a 내지 15c에 도시한다.
도 15a는 텔레비전 장치이다. 표시 모듈을, 도 15a에 도시하는 바와 같이, 하우징에 내장하고, 텔레비전 장치를 완성시킬 수 있다. FPC까지 설치된 표시 패널을 표시 모듈이라고도 한다. 표시 모듈로 주화면(2003)이 형성되고, 그 이외의 부속 설비로서 스피커부(2009), 조작 스위치 등이 구비된다. 상술한 바와 같이, 텔레비전 장치를 완성시킬 수 있다.
도 15a에 도시하는 바와 같이, 표시 소자를 이용한 표시용 패널(2002)이 하 우징(2001)에 포함되고, 수신기(2005)에 의하여 일반적인 TV 방송의 수신을 비롯하여, 모뎀(2004)을 통하여 유선 또는 무선에 의한 통신 네트워크에 접속함으로써 일방향(송신자로부터 수신자) 또는 양방향(송신자와 수신자 사이, 또는 수신자들 사이)의 정보 통신을 할 수도 있다. 텔레비전 장치의 조작은, 하우징에 내장된 스위치 또는 별체의 원격 제어기(2006)로 행할 수 있고, 이 원격 제어 장치에도 출력하는 정보를 표시하는 표시부(2007)가 형성되어도 좋다.
또한, 텔레비전 장치에도, 주화면(2003) 이외에, 서브 화면(2008)을 제 2 표시용 패널을 사용하여 형성하고, 채널이나 음량 등을 표시하는 구성이 부가되어도 좋다. 그 구성에 있어서, 주화면(2003)을 시야각이 우수한 발광 표시 패널로 형성하고, 서브 화면을 저소비 전력으로 표시할 수 있는 액정 표시 패널로 형성하여도 좋다. 또한, 저소비 전력화를 우선하기 위하여, 주화면(2003)을 액정 표시 패널로 형성하고, 서브 화면을 발광 표시 패널로 형성하고, 서브 화면은 점멸이 가능한 구성으로 하여도 좋다.
물론, 본 발명은 텔레비전 장치에 한정되지 않고, 퍼스널 컴퓨터의 모니터를 비롯하여, 전철역이나 공항 등에서의 정보 표시반이나, 가두의 광고 표시반 등의 대면적 표시 매체로서도 다양한 용도에 적용할 수 있다.
도 15b에는 휴대 전화기(2301)의 일례를 도시한다. 이 휴대 전화기(2301)는, 표시부(2302), 조작부(2303) 등을 포함하여 구성된다. 표시부(2302)에 있어서는, 상기 실시형태에서 설명한 표시 장치를 적용함으로써, 양산성을 높일 수 있다.
또한, 도 15c에 도시하는 휴대형 컴퓨터는, 본체(2401), 표시부(2402) 등을 포함한다. 표시부(2402)에, 상기 실시형태에 제시하는 표시 장치를 적용함으로써, 양산성을 높일 수 있다.
도 1a 내지 도 1c는 본 발명의 표시 장치의 제작 방법을 설명하는 단면도.
도 2a 내지 도 2c는 본 발명의 표시 장치의 제작 방법을 설명하는 단면도.
도 3a 내지 도 3c는 본 발명의 표시 장치의 제작 방법을 설명하는 단면도.
도 4a 내지 도 4c는 본 발명에 적용할 수 있는 발광 장치에 있어서의 화소를 설명하는 단면도.
도 5는 본 발명의 표시 장치의 제작 방법을 설명하는 단면도.
도 6은 본 발명의 마이크로파 플라즈마 CVD 장치를 설명하는 상면도.
도 7은 본 발명의 마이크로파 플라즈마 CVD 장치의 반응실을 설명하는 단면도.
도 8은 본 발명의 성막 공정을 설명하는 도면.
도 9는 본 발명의 표시 패널을 설명하는 사시도.
도 10a 및 도 10b는 본 발명의 표시 패널을 설명하는 사시도.
도 11a 및 도 11b는 본 발명에 적용할 수 있는 표시 장치의 구성을 설명하는 블록도.
도 12는 본 발명의 표시 장치를 설명하는 단면도.
도 13a 및 도 13b는 본 발명의 발광 표시 패널을 설명하는 상면도 및 단면도.
도 14a 및 도 14b는 본 발명의 액정 표시 패널을 설명하는 상면도 및 단면도.
도 15a 내지 도 15c는 본 발명의 표시 장치를 사용한 전자기기를 설명하는 사시도.

Claims (14)

  1. 반도체 장치의 제작 방법에 있어서,
    박막 트랜지스터의 미결정 반도체막을 형성하는 공정을 포함하고,
    상기 미결정 반도체막은 주파수가 1 GHz 이상인 마이크로파 플라즈마 장치를 사용함으로써 형성되는, 반도체 장치의 제작 방법.
  2. 제 1 항에 있어서,
    상기 미결정 반도체막은 적어도 상기 박막 트랜지스터의 채널 형성 영역에 사용되는, 반도체 장치의 제작 방법.
  3. 제 1 항에 있어서,
    상기 미결정 반도체막은 미결정 실리콘막인, 반도체 장치의 제작 방법.
  4. 반도체 장치의 제작 방법에 있어서,
    박막 트랜지스터의 미결정 반도체막을 형성하는 공정을 포함하고,
    상기 미결정 반도체막은 복수의 마이크로파 발생 장치와 상기 복수의 마이크 로파 발생 장치에서 발생한 마이크로파를 전파하는 복수의 유전체판으로 형성되고, 주파수가 1 GHz 이상인 마이크로파 플라즈마 CVD 장치를 사용하여 형성되는, 반도체 장치의 제작 방법.
  5. 제 4 항에 있어서,
    상기 미결정 반도체막은 적어도 상기 박막 트랜지스터의 채널 형성 영역으로서 사용되는, 반도체 장치의 제작 방법.
  6. 제 4 항에 있어서,
    상기 미결정 반도체막은 미결정 실리콘막인, 반도체 장치의 제작 방법.
  7. 표시 장치의 제작 방법에 있어서,
    기판 위에 게이트 전극을 형성하는 단계와;
    상기 게이트 전극 위에 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 위에 제 1 미결정 반도체막을 형성하는 단계와;
    상기 제 1 미결정 반도체막 위에 일 도전성을 부여하는 불순물 원소가 첨가된 제 1 반도체막을 형성하는 단계와;
    채널 형성 영역으로서 기능하는 제 2 미결정 반도체막과 일 도전성을 부여하는 불순물 원소가 첨가된 제 2 반도체막을 형성하기 위하여, 상기 제 1 미결정 반도체막과 일 도전성을 부여하는 불순물 원소가 첨가된 상기 제 1 반도체막을 에칭하는 단계와;
    일 도전성을 부여하는 불순물 원소가 첨가된 상기 제 2 반도체막 위에 소스 전극과 드레인 전극을 형성하는 단계와;
    일 도전성을 부여하는 불순물 원소가 첨가되고 소스 영역과 드레인 영역으로서 기능하는 제 3 반도체막을 형성하기 위하여, 상기 소스 전극과 상기 드레인 전극을 마스크로서 사용함으로써 일 도전성을 부여하는 불순물 원소가 첨가된 상기 제 2 반도체막을 에칭하는 단계와;
    상기 소스 전극 또는 상기 드레인 전극과 접하는 화소 전극을 형성하는 단계를 포함하고,
    상기 제 1 미결정 반도체막과 일 도전성을 부여하는 불순물 원소가 첨가된 상기 제 1 반도체막은 복수의 마이크로파 발생 장치와 상기 복수의 마이크로파 발생 장치에서 발생한 마이크로파를 전파하는 복수의 유전체판으로 형성되고, 주파수가 1 GHz 이상인 마이크로파 플라즈마 CVD 장치를 사용하여 형성되는, 표시 장치의 제작 방법.
  8. 제 7 항에 있어서,
    상기 제 1 미결정 반도체막과 상기 제 2 미결정 반도체막은 미결정 실리콘막인, 표시 장치의 제작 방법.
  9. 제 7 항에 있어서,
    상기 표시 장치는 액정 표시 장치인, 표시 장치의 제작 방법.
  10. 제 7 항에 있어서,
    상기 표시 장치는 발광 장치인, 표시 장치의 제작 방법.
  11. 표시 장치의 제작 방법에 있어서,
    기판 위에 게이트 전극을 형성하는 단계와;
    상기 게이트 전극 위에 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 위에 제 1 미결정 반도체막을 형성하는 단계와;
    상기 제 1 미결정 반도체막 위에 채널 보호막을 형성하는 단계와;
    상기 제 1 미결정 반도체막과 상기 채널 보호막 위에 일 도전성을 부여하는 불순물 원소가 첨가된 제 1 반도체막을 형성하는 단계와;
    채널 형성 영역으로서 기능하는 제 2 미결정 반도체막과 일 도전성을 부여하 는 불순물 원소가 부여된 제 2 반도체막을 형성하기 위하여, 상기 제 1 미결정 반도체막과 일 도전성을 부여하는 불순물 원소가 첨가된 상기 제 1 반도체막을 에칭하는 단계와;
    일 도전성을 부여하는 불순물 원소가 첨가된 상기 제 2 반도체막 위에 소스 전극과 드레인 전극을 형성하는 단계와;
    일 도전성을 부여하는 불순물 원소가 첨가되고 소스 영역과 드레인 영역으로서 기능하는 제 3 반도체막을 형성하기 위하여, 상기 소스 전극과 상기 드레인 전극을 마스크로서 사용함으로써 일 도전성을 부여하는 불순물 원소가 첨가된 상기 제 2 반도체막을 에칭하는 단계와;
    상기 소스 전극 또는 상기 드레인 전극과 접하는 화소 전극을 형성하는 단계를 포함하고,
    상기 제 1 미결정 반도체막과 일 도전성을 부여하는 불순물 원소가 첨가된 상기 제 1 반도체막은 복수의 마이크로파 발생 장치와 상기 복수의 마이크로파 발생 장치에서 발생한 마이크로파를 전파하는 복수의 유전체판으로 형성되고, 주파수가 1 GHz 이상인 마이크로파 플라즈마 CVD 장치를 사용하여 형성되는, 표시 장치의 제작 방법.
  12. 제 11 항에 있어서,
    상기 제 1 미결정 반도체막과 상기 제 2 미결정 반도체막은 미결정 실리콘막 인, 표시 장치의 제작 방법.
  13. 제 11 항에 있어서,
    상기 표시 장치는 액정 표시 장치인, 표시 장치의 제작 방법.
  14. 제 11 항에 있어서,
    상기 표시 장치는 발광 장치인, 표시 장치의 제작 방법.
KR20080050004A 2007-06-01 2008-05-29 반도체 장치와 표시 장치의 제작 방법 KR101482754B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-00147386 2007-06-01
JP2007147386 2007-06-01

Publications (2)

Publication Number Publication Date
KR20080106049A true KR20080106049A (ko) 2008-12-04
KR101482754B1 KR101482754B1 (ko) 2015-01-14

Family

ID=40088751

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20080050004A KR101482754B1 (ko) 2007-06-01 2008-05-29 반도체 장치와 표시 장치의 제작 방법

Country Status (5)

Country Link
US (1) US8647933B2 (ko)
JP (1) JP5364293B2 (ko)
KR (1) KR101482754B1 (ko)
CN (1) CN101315884B (ko)
TW (1) TWI479572B (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101310473B1 (ko) * 2008-10-24 2013-09-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101396102B1 (ko) * 2009-12-04 2014-05-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20170122297A (ko) * 2009-11-13 2017-11-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9985118B2 (en) 2009-06-30 2018-05-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR20200010541A (ko) * 2009-06-30 2020-01-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치, 및 전자 기기
US10714503B2 (en) 2009-07-03 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Display device including transistor and manufacturing method thereof

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9176353B2 (en) * 2007-06-29 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US8921858B2 (en) * 2007-06-29 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US8330887B2 (en) * 2007-07-27 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
JP5216446B2 (ja) * 2007-07-27 2013-06-19 株式会社半導体エネルギー研究所 プラズマｃｖｄ装置及び表示装置の作製方法
JP5058084B2 (ja) * 2007-07-27 2012-10-24 株式会社半導体エネルギー研究所 光電変換装置の作製方法及びマイクロ波プラズマｃｖｄ装置
KR101446249B1 (ko) 2007-12-03 2014-10-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
JP5572307B2 (ja) 2007-12-28 2014-08-13 株式会社半導体エネルギー研究所 光電変換装置の製造方法
US7855153B2 (en) * 2008-02-08 2010-12-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP2256814B1 (en) 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
US20120193633A1 (en) * 2009-10-01 2012-08-02 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
WO2011055644A1 (en) 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8598586B2 (en) * 2009-12-21 2013-12-03 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and manufacturing method thereof
US8383434B2 (en) 2010-02-22 2013-02-26 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and manufacturing method thereof
TWI538218B (zh) 2010-09-14 2016-06-11 半導體能源研究所股份有限公司 薄膜電晶體
CN104862651A (zh) * 2015-06-09 2015-08-26 电子科技大学 氢化硅薄膜的制备装置和制备方法
KR102619949B1 (ko) 2016-05-16 2024-01-03 삼성전자주식회사 안테나, 그를 포함하는 마이크로파 플라즈마 소스, 플라즈마 처리 장치
CN107895713B (zh) * 2017-11-30 2020-05-05 深圳市华星光电半导体显示技术有限公司 Tft基板制作方法

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56122123A (en) 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
JPH0253941A (ja) 1988-08-17 1990-02-22 Tsudakoma Corp 織機の運転装置
US5514879A (en) 1990-11-20 1996-05-07 Semiconductor Energy Laboratory Co., Ltd. Gate insulated field effect transistors and method of manufacturing the same
KR950013784B1 (ko) 1990-11-20 1995-11-16 가부시키가이샤 한도오따이 에네루기 겐큐쇼 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터
JP2791422B2 (ja) 1990-12-25 1998-08-27 株式会社 半導体エネルギー研究所 電気光学装置およびその作製方法
US5849601A (en) 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7115902B1 (en) 1990-11-20 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7576360B2 (en) 1990-12-25 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device which comprises thin film transistors and method for manufacturing the same
US7098479B1 (en) 1990-12-25 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JPH04266019A (ja) * 1991-02-20 1992-09-22 Canon Inc 成膜方法
JPH0613329A (ja) * 1992-06-25 1994-01-21 Canon Inc 半導体装置及び半導体製造装置及び製造方法
JPH06224431A (ja) * 1993-01-26 1994-08-12 Sharp Corp 薄膜トランジスタ及び液晶ディスプレイパネル
US6835523B1 (en) 1993-05-09 2004-12-28 Semiconductor Energy Laboratory Co., Ltd. Apparatus for fabricating coating and method of fabricating the coating
US5932302A (en) 1993-07-20 1999-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating with ultrasonic vibration a carbon coating
JPH0897436A (ja) * 1994-07-27 1996-04-12 Sharp Corp 薄膜半導体素子とその製造方法
US5796116A (en) 1994-07-27 1998-08-18 Sharp Kabushiki Kaisha Thin-film semiconductor device including a semiconductor film with high field-effect mobility
US6342277B1 (en) * 1996-08-16 2002-01-29 Licensee For Microelectronics: Asm America, Inc. Sequential chemical vapor deposition
KR100257158B1 (ko) * 1997-06-30 2000-05-15 김영환 박막 트랜지스터 및 그의 제조 방법
JPH11266030A (ja) * 1998-03-17 1999-09-28 Canon Inc 半導体素子、及び半導体素子の製造方法
US6303945B1 (en) 1998-03-16 2001-10-16 Canon Kabushiki Kaisha Semiconductor element having microcrystalline semiconductor material
JP2000277439A (ja) 1999-03-25 2000-10-06 Kanegafuchi Chem Ind Co Ltd 結晶質シリコン系薄膜のプラズマｃｖｄ方法およびシリコン系薄膜光電変換装置の製造方法
TW477009B (en) * 1999-05-26 2002-02-21 Tadahiro Ohmi Plasma process device
DE19935046C2 (de) * 1999-07-26 2001-07-12 Schott Glas Plasma-CVD-Verfahren und Vorrichtung zur Herstellung einer mikrokristallinen Si:H-Schicht auf einem Substrat sowie deren Verwendung
JP2003007629A (ja) * 2001-04-03 2003-01-10 Canon Inc シリコン系膜の形成方法、シリコン系膜および半導体素子
JP2004014958A (ja) 2002-06-11 2004-01-15 Fuji Electric Holdings Co Ltd 薄膜多結晶太陽電池とその製造方法
US7183146B2 (en) 2003-01-17 2007-02-27 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP4741192B2 (ja) * 2003-01-17 2011-08-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4748954B2 (ja) 2003-07-14 2011-08-17 株式会社半導体エネルギー研究所 液晶表示装置
JP4480968B2 (ja) * 2003-07-18 2010-06-16 株式会社半導体エネルギー研究所 表示装置
JP2005050905A (ja) 2003-07-30 2005-02-24 Sharp Corp シリコン薄膜太陽電池の製造方法
JP2005093737A (ja) * 2003-09-17 2005-04-07 Tadahiro Omi プラズマ成膜装置，プラズマ成膜方法，半導体装置の製造方法，液晶表示装置の製造方法及び有機ｅｌ素子の製造方法
JP4684625B2 (ja) * 2003-11-14 2011-05-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101146208B1 (ko) 2003-11-14 2012-05-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 그 제조 방법
TW200537695A (en) * 2004-03-19 2005-11-16 Adv Lcd Tech Dev Ct Co Ltd Insulating film forming method, insulating film forming apparatus, and plasma film forming apparatus
JP5013393B2 (ja) 2005-03-30 2012-08-29 東京エレクトロン株式会社 プラズマ処理装置と方法
JP4597792B2 (ja) 2005-06-27 2010-12-15 東京エレクトロン株式会社 処理ガス供給構造およびプラズマ処理装置
JP4777717B2 (ja) 2005-08-10 2011-09-21 東京エレクトロン株式会社 成膜方法、プラズマ処理装置および記録媒体
US7692610B2 (en) * 2005-11-30 2010-04-06 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2006259757A (ja) * 2006-04-24 2006-09-28 Semiconductor Energy Lab Co Ltd 液晶表示装置、アクティブマトリクス型液晶ディスプレイ、及びパーソナルコンピュータ

Cited By (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101310473B1 (ko) * 2008-10-24 2013-09-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US10170632B2 (en) 2008-10-24 2019-01-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor layer
US10763372B2 (en) 2008-10-24 2020-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with dual and single gate structure transistors
US11563124B2 (en) 2008-10-24 2023-01-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including flip-flop circuit which includes transistors
US9029851B2 (en) 2008-10-24 2015-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
US10153380B2 (en) 2008-10-24 2018-12-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9318512B2 (en) 2008-10-24 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9601603B2 (en) 2008-10-24 2017-03-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR20210068367A (ko) * 2009-06-30 2021-06-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치, 및 전자 기기
US9985118B2 (en) 2009-06-30 2018-05-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20180233589A1 (en) 2009-06-30 2018-08-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR20200010541A (ko) * 2009-06-30 2020-01-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치, 및 전자 기기
US10790383B2 (en) 2009-06-30 2020-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US11417754B2 (en) 2009-06-30 2022-08-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US10418467B2 (en) 2009-06-30 2019-09-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US11257847B2 (en) 2009-07-03 2022-02-22 Semiconductor Energy Laboratory Co., Ltd. Display device including transistor and manufacturing method thereof
US11637130B2 (en) 2009-07-03 2023-04-25 Semiconductor Energy Laboratory Co., Ltd. Display device including transistor and manufacturing method thereof
US11978741B2 (en) 2009-07-03 2024-05-07 Semiconductor Energy Laboratory Co., Ltd. Display device including transistor and manufacturing method thereof
US10714503B2 (en) 2009-07-03 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Display device including transistor and manufacturing method thereof
KR20170122297A (ko) * 2009-11-13 2017-11-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US10056494B2 (en) 2009-11-13 2018-08-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US11955557B2 (en) 2009-11-13 2024-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US11456385B2 (en) 2009-11-13 2022-09-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20190121405A (ko) * 2009-11-13 2019-10-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR20180135115A (ko) * 2009-11-13 2018-12-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US10516055B2 (en) 2009-11-13 2019-12-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US10944010B2 (en) 2009-11-13 2021-03-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9721811B2 (en) 2009-12-04 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device having an oxide semiconductor layer
US10109500B2 (en) 2009-12-04 2018-10-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9240467B2 (en) 2009-12-04 2016-01-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US11456187B2 (en) 2009-12-04 2022-09-27 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor-device
US10714358B2 (en) 2009-12-04 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8957414B2 (en) 2009-12-04 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising both amorphous and crystalline semiconductor oxide
US8841163B2 (en) 2009-12-04 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device comprising oxide semiconductor
US11923204B2 (en) 2009-12-04 2024-03-05 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device comprising oxide semiconductor
US10490420B2 (en) 2009-12-04 2019-11-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101396102B1 (ko) * 2009-12-04 2014-05-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Also Published As

Publication number Publication date
JP5364293B2 (ja) 2013-12-11
CN101315884A (zh) 2008-12-03
JP2009010347A (ja) 2009-01-15
TW200913075A (en) 2009-03-16
CN101315884B (zh) 2012-09-05
KR101482754B1 (ko) 2015-01-14
US20080299689A1 (en) 2008-12-04
TWI479572B (zh) 2015-04-01
US8647933B2 (en) 2014-02-11

Similar Documents

Publication Publication Date Title
KR101482754B1 (ko) 반도체 장치와 표시 장치의 제작 방법
JP5917762B1 (ja) 半導体装置
JP5331389B2 (ja) 表示装置の作製方法
JP2019079073A (ja) 液晶表示装置
TWI614903B (zh) 顯示裝置
JP2022089874A (ja) 半導体装置
JP5395384B2 (ja) 薄膜トランジスタの作製方法
TWI499848B (zh) 顯示裝置及製造顯示裝置之方法
US7910929B2 (en) Semiconductor device
CN101527260B (zh) 结晶半导体膜的形成方法、晶体管及显示装置的制造方法
TWI506796B (zh) 薄膜電晶體和顯示裝置
KR20090009716A (ko) 발광 장치
KR20090023135A (ko) 표시장치 및 표시장치의 제작방법
KR20090004587A (ko) 발광 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171219

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191217

Year of fee payment: 6