TWI614903B - 顯示裝置 - Google Patents

顯示裝置 Download PDF

Info

Publication number
TWI614903B
TWI614903B TW104120332A TW104120332A TWI614903B TW I614903 B TWI614903 B TW I614903B TW 104120332 A TW104120332 A TW 104120332A TW 104120332 A TW104120332 A TW 104120332A TW I614903 B TWI614903 B TW I614903B
Authority
TW
Taiwan
Prior art keywords
layer
electrode
wiring
thin film
film transistor
Prior art date
Application number
TW104120332A
Other languages
English (en)
Other versions
TW201539767A (zh
Inventor
黒川義元
之
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201539767A publication Critical patent/TW201539767A/zh
Application granted granted Critical
Publication of TWI614903B publication Critical patent/TWI614903B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Abstract

本發明的目的在於提供一種包括由其尺寸小且耐壓性高的薄膜電晶體構成的保護電路的顯示裝置。在顯示裝置的保護電路中，使用重疊有非晶半導體層、微晶半導體層、接觸於該微晶半導體層的閘極絕緣層、閘電極層的薄膜電晶體。因為微晶半導體層的電流驅動能力高，所以可以縮小電晶體的尺寸。此外，藉由具有非晶半導體層，可以提高耐壓性。在此，顯示裝置是指液晶顯示裝置或者發光裝置。

Description

顯示裝置
本發明係關於具有薄膜電晶體的顯示裝置。本發明特別關於液晶顯示裝置或發光裝置。
近年來，藉由使用形成在具有絕緣表面的基板上的半導體薄膜(厚度為幾nm至幾百nm左右)來構成薄膜電晶體(TFT)的技術引人注目。薄膜電晶體廣泛地應用於諸如IC、電光裝置的電子裝置。特別是，用作如液晶顯示裝置等圖像顯示裝置的開關元件的開發是當務之急的。
在以薄膜電晶體為典型的半導體元件中，怎樣抑制引起元件的退化或絕緣擊穿的帶電現象(charging)是在半導體裝置的製造步驟中的重要課題之一。特別地，因為伴隨高集成化，閘極絕緣膜等各種絕緣膜的厚度減少，所以帶電現象所引起的絕緣擊穿成為更重大的問題。
發生帶電現象的原因、環境是極為複雜且涉及許多方面。因此，不但需要明確發生帶電現象的原因和環境，而且需要設法提高半導體裝置的結構本身的對於帶電現象所 引起的退化或絕緣擊穿的耐性。為了防止帶電現象所引起的退化或絕緣擊穿，藉由利用使用二極體(保護二極體)構成的保護電路，來確保放電路徑是很有效的。藉由確保放電路徑，可以防止儲存在絕緣膜中的電荷在半導體元件的附近放電，並且可以防止由於放電時的能量而半導體元件退化或破壞的現象(ESD：靜電放電)。
此外，藉由設置保護電路，即使在雜音與信號、電源電壓一起被輸入的情況下，也可以防止該雜音所引起的電路的錯誤工作，並且可以該雜音所引起的半導體元件的退化或破壞。
在如液晶顯示裝置等圖像顯示裝置中，作為開關元件，主要使用利用非晶半導體膜的薄膜電晶體或者利用多晶半導體膜的薄膜電晶體。
作為多晶半導體膜的形成方法，一般知道如下技術：藉由利用光學系統將脈衝振盪的受激準分子雷射光束加工為線狀，並且在對於非晶半導體膜掃描線狀雷射光束的同時進行照射來實現晶化。
此外，作為圖像顯示裝置的開關元件，除了利用非晶半導體膜的薄膜電晶體或利用多晶半導體膜的薄膜電晶體以外，一般還知道利用微晶半導體膜的薄膜電晶體(例如，參照專利檔1至4)。
作為利用微晶半導體膜的薄膜電晶體的製造方法，一般知道如下技術：在閘極絕緣膜上形成非晶矽膜，並在該非晶矽膜上形成金屬膜，且對該金屬膜照射二極體雷射， 來將非晶矽膜變成為微晶矽膜。在該製造方法中，形成在非晶矽膜上的金屬膜只進行將二極體雷射的光能量轉換為熱能量的任務，並且在以後步驟中被去掉。就是說，只利用從金屬膜的傳導加熱對非晶矽膜進行加熱，並且利用該熱來形成微晶矽膜(例如，參照非專利檔1)。
[專利檔1]日本專利申請公開H04-242724號公報
[專利檔2]日本專利申請公開2005-49832號公報
[專利檔3]美國專利第4409134號
[專利檔4]美國專利第5591987號
[非專利檔1]Toshiaki Arai以及其他人、SID '07 DIGEST、2007、pp.1370-1373
在利用非晶半導體膜的薄膜電晶體中，載流子的遷移率低。就是說，電流驅動能力低。因此，有如下問題：當藉由使用利用非晶半導體膜的薄膜電晶體來形成保護電路時，為了實行充分的靜電擊穿對策，不得不形成尺寸大的電晶體，而阻礙窄邊框化。此外，還有如下問題：藉由形成尺寸大的電晶體，電連接到閘電極的掃描線和電連接到源電極或汲電極的信號線之間的電容增大，而導致耗電量的增大。
對利用多晶半導體膜的薄膜電晶體來說，與利用非晶半導體膜的薄膜電晶體相比，其遷移率高二位數以上，所以可以在一個基板上形成液晶顯示裝置的像素部和其周邊的驅動電路。然而，對利用多晶半導體膜的薄膜電晶體來 說，與利用非晶半導體膜的薄膜電晶體相比，由於半導體膜的晶化而製造步驟變為複雜。因此，有成品率低且成本高的問題。
另一方面，有如下問題：微晶半導體膜的晶粒的表面容易氧化。因此，通道形成區中的晶粒在薄膜電晶體的製造步驟中容易氧化，而在晶粒的表面上形成氧化膜。在此，有該氧化膜阻礙載流子的遷移，而薄膜電晶體的電特性降低(例如，遷移率降低)的問題。
此外，對用於保護電路的薄膜電晶體常常施加高電壓，或者有時流過大電流。
此外，為了以少步驟成品率好地製造顯示裝置，最好同時形成：形成在像素內的薄膜電晶體；形成在與該薄膜電晶體相同的基板上且構成保護電路的薄膜電晶體。
鑒於上述問題，本發明的目的在於以低成本成品率好地製造包括電特性良好且可靠性高的薄膜電晶體的顯示裝置。
本發明之一在顯示裝置中使用微晶半導體層作為構成保護電路的薄膜電晶體的半導體層。在該微晶半導體層上設置非晶半導體層作為緩衝層。以下說明該薄膜電晶體的結構。
本發明的薄膜電晶體是反交錯型，覆蓋閘電極地具有閘極絕緣膜，在該閘極絕緣膜上具有用作通道形成區的微 晶半導體層(也稱為半非晶半導體層)，在該微晶半導體層上具有緩衝層，在該緩衝層上具有一對源極區及汲極區，並且具有接觸於源極區及汲極區的一對源電極及汲電極。此外，在與源電極及汲電極相對的區域中，源電極及汲電極的一部分、以及緩衝層的一部分露出。
或者，最好使源極區及汲極區的一部分露出地具有接觸於源極區及汲極區的一對源電極及汲電極。這是為了降低源電極及汲電極之間的漏電流的。此時，源極區及汲極區具有接觸於源電極及汲電極的區域、以及不接觸於源電極及汲電極的區域。此外，在源電極及汲電極的端部的外側形成源極區及汲極區的端部。
本發明的顯示裝置是一種具有輸入端子、像素部的顯示裝置，在所述輸入端子和所述像素部之間至少包括一個保護電路，其中，所述保護電路至少包括一個薄膜電晶體，並且所述薄膜電晶體包括閘電極、覆蓋所述第一閘電極地設置的閘極絕緣層、設置在所述閘極絕緣層上的微晶半導體層、設置在所述微晶半導體層上的緩衝層、設置在所述緩衝層上的一部分的源極區及汲極區，該源極區及汲極區的側面在與所述緩衝層的凹部的側面大概相同的表面上存在、接觸於所述源極區上地設置的源電極、接觸於所述汲電極上地設置的汲電極，並且在所述緩衝層中，重疊於所述源極區及汲極區的區域厚於重疊於通道形成區的區域，並且在所述源電極及汲電極上包括保護絕緣層，並且所述保護絕緣層包括第一開口部及第二開口部，並且所述 第一開口部到達所述源電極或汲電極地設置，並且所述第二開口部到達所述閘電極上地設置，在所述保護絕緣層上設置有使所述第一開口部和所述第二開口部連接的電極。
由於源電極及汲電極的端部與源極區及汲極區的端部不一致，並且在源電極及汲電極的端部的外側形成源極區及汲極區的端部，而源電極及汲電極的端部的距離變大，所以可以降低源電極及汲電極之間的漏電流而防止短路。另外，電場不集中於源電極及汲電極和源極區及汲極區的端部，可以降低閘電極、源電極及汲電極之間的漏電流。
此外，緩衝層在其一部分包括凹部，並且該凹部的側面與源極區及汲極區的端部一致。因為緩衝層在其一部分包括凹部且源極區和汲極區的洩漏路徑(leak path)的距離大，所以可以降低源極區及汲極區之間的漏電流，並且可以減少截止電流。
此外，也在微晶半導體層和源極區及汲極區之間包括緩衝層。微晶半導體層用作通道形成區。此外，緩衝層防止微晶半導體層的氧化，而用作高電阻區。因為在微晶半導體層和源極區及汲極區之間具有設置有凹部的緩衝層，所以可以形成遷移率高、漏電流小、耐壓性性高的薄膜電晶體。藉由降低薄膜電晶體的漏電流，可以減少截止電流。
緩衝層可以由非晶半導體形成，並且最好使其包括氮、氫、和鹵中的任一種以上。藉由使非晶半導體層包括氮、氫、和鹵中的任一種以上，可以降低包括在微晶半導 體層中的晶粒氧化。
緩衝層可以藉由電漿CVD法或濺射法等形成。此外，可以在形成非晶半導體層之後，使非晶半導體層暴露於氮電漿、氫電漿、或者鹵電漿，來使非晶半導體層氮化、氫化或鹵化。
藉由在微晶半導體層的表面上設置緩衝層，可以降低微晶半導體層包括的晶粒(特別是其表面)的氧化，而可以降低薄膜電晶體的電特性的惡化。
可以在基板上直接形成微晶半導體層。具體地說，可以藉由以氫化矽(矽烷等)為原料氣體，且利用電漿CVD法，來進行成膜。藉由利用上述方法而製造的微晶半導體層也包括在非晶半導體層中包括大約0.5nm以上且20nm以下的半導體晶粒的微晶半導體。因此，與在使用多晶半導體層的情況不同，不一定需要在形成半導體層之後，提供雷射晶化法等晶化步驟。藉由利用微晶半導體層，可以削減薄膜電晶體的製造步驟的數目，而提高顯示裝置的成品率，結果可以抑制成本。在本說明書中，將藉由成膜而可以得到的膜(層)稱為微晶半導體膜(層)，並且將在成膜之後以不熔化程度的能量密度照射雷射光束來使結晶生長而可以取得的膜(層)稱為LPSAS膜(層)。此外，利用頻率為1GHz以上的微波的電漿的電子密度高，而容易分離作為原料氣體的氫化矽。因此，與頻率為幾十MHz以上且幾百MHz以下的微波電漿CVD法相比，藉由使用具有高於或等於1GHz頻率的微波電漿 CVD，可以容易製造微晶半導體層，而可以提高成膜速度。由此，可以提高顯示裝置的批量生產性(生產性)。
此外，在本發明中，藉由將具有微晶半導體層的薄膜電晶體使用於保護電路來製造顯示裝置。利用微晶半導體層的薄膜電晶體的遷移率大約為1cm2/V．sec以上且20cm2/V．sec以下，是利用非晶半導體層的薄膜電晶體的遷移率的大約2倍至20倍。因此，也可以在與像素部相同的基板上集成形成驅動電路的一部分或整體，來形成系統化面板(system-on-panel)。
此外，具體地說，元件基板既可以處於只形成有顯示元件的像素電極的狀態，又可以處於在形成成為像素電極的導電層之後且在進行蝕刻來形成像素電極之前的狀態。就是說，可以處於所有狀態。
另外，本說明中的液晶顯示裝置是指圖像顯示裝置或者光源(包括照明裝置)。此外，安裝有連接器例如FPC(柔性印刷電路)、TAB(帶式自動接合)膠帶或者TCP(帶載封裝)的模組、在TAB膠帶或者TCP的端部設置有印刷線路板的模組、或者藉由COG(玻璃上晶片安裝)方式在顯示元件直接安裝有IC(積體電路)的模組也都包括在液晶顯示裝置中。
另外，在本說明書中的LPSAS是指藉由對成膜後的微晶半導體層進行雷射處理(Laser Process；以下也稱為“LP”)而取得的結晶半導體。
另外，在本發明中的微晶半導體層的形成中，在閘極 絕緣層上堆積微晶矽(半非晶矽，以下也稱為“SAS”)層。然後，從微晶半導體層的表面一側照射雷射光束。雷射光束以半非晶矽層不熔化的能量密度照射。換言之，在本發明中的LP是藉由利用輻射加熱且不使半非晶矽層熔化而進行的引起固相結晶生長的。換言之，它是利用堆積了的半非晶矽層不成為液相的臨界區域的，並且在該意思上也可以稱為“臨界生長”。
上述雷射光束可以作用到半非晶矽層和閘極絕緣層的介面。由此，可以以形成在半非晶矽層的結晶為核，進行固相結晶生長，來形成結晶性改善了的半非晶矽層。典型地，以形成在半非晶矽層的表面一側的結晶為核，固相結晶生長從該表面向與閘極絕緣層的介面進展，來形成大體上柱形的結晶。或者，以形成在半非晶矽層中的結晶為核，使該晶核向半非晶矽層的表面和閘極絕緣層的介面進行固相結晶生長，而可以形成結晶性改善了的半非晶矽層。利用LP處理的固相結晶生長不是擴大結晶粒徑的，而是向雷射的照射方向(層的厚度方向)進展結晶生長的。
在上述LP處理中，藉由將雷射光束聚焦為特長矩形(成形為線狀雷射光束)，例如可以利用一次雷射光束掃描處理在730mm×920mm的玻璃基板上的半非晶矽層。在此情況下，將使線狀雷射光束彼此重疊的比例(重疊率)設定為0%至90%、最好為0%至67%，來進行處理。由此，縮短對於一個基板需要的處理時間，而可以提高生產 率。但是，雷射光束的形狀不局限於線狀，也可以為面狀。此外，在LP處理中對玻璃基板的尺寸沒有限制，而可以應用於各種尺寸的基板。藉由進行LP處理，改善微晶半導體層和閘極絕緣層的介面區域的結晶性，而可以提高具有底閘結構的電晶體的電特性。
根據這種臨界生長，不形成發生在現有的低溫多晶矽的表面的凹凸(稱為皺紋的凸狀體)，而LP處理後的矽表面成為平滑。
如上所述，藉由使雷射光束對成膜後的半非晶矽層直接起作用而得到的結晶矽層在其生長機理及形成的層的膜質上極為不同於現有的依然堆積的微晶矽層、利用傳導加熱而其性質改變了的微晶矽層(非專利檔1所示的)。
另外，在本說明書中，非晶半導體層最好包括氮、氫、氟、或者氯。
根據本發明，可以以低成本且成品率好地製造包括電特性良好且可靠性高的薄膜電晶體的顯示裝置。
100‧‧‧基板
102‧‧‧導電層
104‧‧‧絕緣層
105‧‧‧微晶半導體層
106‧‧‧LPSAS層
107‧‧‧緩衝層
108‧‧‧緩衝層
109‧‧‧雜質半導體層
110‧‧‧雜質半導體層
111‧‧‧導電層
112‧‧‧導電層
114‧‧‧絕緣層
116‧‧‧導電層
118‧‧‧開口部
120‧‧‧開口部
130‧‧‧基板
131‧‧‧像素部
132‧‧‧輸入端子
133‧‧‧輸入端子
134‧‧‧保護電路
135‧‧‧保護電路
136‧‧‧保護電路
137‧‧‧保護電路
138‧‧‧佈線
139‧‧‧佈線
140‧‧‧抗蝕劑掩模
142‧‧‧抗蝕劑掩模
151‧‧‧保護二極體
151a‧‧‧n型薄膜電晶體
151b‧‧‧n型薄膜電晶體
152‧‧‧保護二極體
153‧‧‧保護二極體
154‧‧‧保護二極體
155‧‧‧佈線
160‧‧‧保護二極體
161‧‧‧保護二極體
162‧‧‧電容元件
163‧‧‧電容元件
164‧‧‧電阻元件
165‧‧‧佈線
170‧‧‧保護二極體
171‧‧‧保護二極體
172‧‧‧保護二極體
173‧‧‧保護二極體
174‧‧‧保護二極體
175‧‧‧保護二極體
176‧‧‧保護二極體
177‧‧‧保護二極體
178‧‧‧電阻元件
179A‧‧‧佈線
179B‧‧‧佈線
180‧‧‧電阻元件
181‧‧‧電阻元件
182‧‧‧保護二極體
183‧‧‧佈線
190‧‧‧基板
191‧‧‧層
200‧‧‧裝載室
201‧‧‧反應室
202‧‧‧反應室
203‧‧‧反應室
204‧‧‧反應室
205‧‧‧卸載室
210‧‧‧公共室
211‧‧‧搬送裝置
212至217‧‧‧閘閥
218‧‧‧盒子
219‧‧‧盒子
220‧‧‧基板
300‧‧‧基板
301‧‧‧基板
302‧‧‧佈線
304‧‧‧佈線
305‧‧‧佈線
316‧‧‧佈線
318‧‧‧佈線
320‧‧‧絕緣層
322‧‧‧絕緣層
323‧‧‧開口部
324‧‧‧像素電極
325‧‧‧槽縫
326‧‧‧像素電極
328‧‧‧薄膜電晶體
329‧‧‧薄膜電晶體
330‧‧‧保持電容部
331‧‧‧保持電容部
332‧‧‧遮光層
334‧‧‧著色層
336‧‧‧著色層
338‧‧‧著色層
340‧‧‧相對電極
342‧‧‧隔離物
344‧‧‧突起
346‧‧‧定向層
348‧‧‧定向層
350‧‧‧液晶層
351‧‧‧液晶元件
352‧‧‧液晶元件
401‧‧‧基板
402‧‧‧佈線
403‧‧‧佈線
416‧‧‧佈線
418‧‧‧佈線
419‧‧‧佈線
423‧‧‧開口部
424‧‧‧像素電極
425‧‧‧槽縫
426‧‧‧像素電極
427‧‧‧開口部
428‧‧‧薄膜電晶體
429‧‧‧薄膜電晶體
430‧‧‧保持電容部
431‧‧‧保持電容部
432‧‧‧遮光層
436‧‧‧著色層
437‧‧‧平坦化層
440‧‧‧相對電極
441‧‧‧槽縫
446‧‧‧定向層
448‧‧‧定向層
450‧‧‧液晶層
451‧‧‧液晶元件
452‧‧‧液晶元件
500‧‧‧基板
501‧‧‧基板
504‧‧‧佈線
506‧‧‧閘極絕緣層
507‧‧‧像素電極
510‧‧‧源極區
516‧‧‧佈線
518‧‧‧佈線
520‧‧‧絕緣層
523‧‧‧開口部
524‧‧‧像素電極
525‧‧‧槽縫
528‧‧‧薄膜電晶體
532‧‧‧遮光層
536‧‧‧著色層
537‧‧‧平坦化層
550‧‧‧液晶層
600‧‧‧基板
601‧‧‧基板
602‧‧‧掃描線
606‧‧‧閘極絕緣層
609‧‧‧佈線
610‧‧‧源極區
615‧‧‧電容電極
616‧‧‧佈線
618‧‧‧佈線
620‧‧‧絕緣層
623‧‧‧開口部
624‧‧‧像素電極
628‧‧‧薄膜電晶體
632‧‧‧遮光層
636‧‧‧著色層
637‧‧‧平坦化層
650‧‧‧液晶層
700‧‧‧基板
701‧‧‧基板
716‧‧‧佈線
718‧‧‧佈線
723‧‧‧開口部
724‧‧‧像素電極
728‧‧‧薄膜電晶體
732‧‧‧遮光層
736‧‧‧著色層
737‧‧‧平坦化層
740‧‧‧相對電極
750‧‧‧液晶層
800‧‧‧基板
801‧‧‧薄膜電晶體
803‧‧‧絕緣層
804‧‧‧絕緣層
805‧‧‧導電層
806‧‧‧分隔壁
807‧‧‧發光層
808‧‧‧導電層
809‧‧‧發光元件
810‧‧‧保護層
821‧‧‧驅動電晶體
822‧‧‧發光元件
823‧‧‧陰極
824‧‧‧發光層
825‧‧‧陽極
831‧‧‧驅動電晶體
832‧‧‧發光元件
833‧‧‧陰極
834‧‧‧發光層
835‧‧‧陽極
836‧‧‧遮蔽層
837‧‧‧導電層
841‧‧‧驅動電晶體
842‧‧‧發光元件
843‧‧‧陰極
844‧‧‧發光層
845‧‧‧陽極
847‧‧‧導電層
850‧‧‧像素部
851‧‧‧觸發器
852‧‧‧掃描線驅動電路
853‧‧‧信號線驅動電路
854‧‧‧移位暫存器
855‧‧‧類比開關
856‧‧‧移位暫存器
857‧‧‧緩衝器
861‧‧‧佈線
862‧‧‧佈線
863‧‧‧佈線
864‧‧‧佈線
865‧‧‧佈線
866‧‧‧佈線
867‧‧‧佈線
871‧‧‧電晶體
872‧‧‧電晶體
873‧‧‧電晶體
874‧‧‧電晶體
875‧‧‧電晶體
876‧‧‧電晶體
877‧‧‧電晶體
878‧‧‧電晶體
881‧‧‧佈線
882‧‧‧佈線
883‧‧‧佈線
884‧‧‧佈線
885‧‧‧佈線
886‧‧‧佈線
901‧‧‧基板
902‧‧‧像素部
903‧‧‧信號線驅動電路
904‧‧‧掃描線驅動電路
905‧‧‧密封材料
906‧‧‧基板
907‧‧‧FPC
908‧‧‧液晶
909‧‧‧電晶體
910‧‧‧電晶體
911‧‧‧隔離物
912‧‧‧像素電極
913‧‧‧液晶元件
914‧‧‧引導佈線
915‧‧‧引導佈線
916‧‧‧連接端子
917‧‧‧相對電極
918‧‧‧佈線
919‧‧‧各向異性導電層
930‧‧‧發光元件
931‧‧‧填充材料
951‧‧‧框體
952‧‧‧顯示用面板
953‧‧‧主畫面
954‧‧‧數據機
955‧‧‧接收器
956‧‧‧遙控操作機
957‧‧‧顯示部
958‧‧‧子畫面
959‧‧‧揚聲器部
961‧‧‧移動電話
962‧‧‧顯示部
963‧‧‧操作部
966‧‧‧主體
967‧‧‧顯示部
971‧‧‧像素部
972‧‧‧信號線驅動電路
973‧‧‧掃描線驅動電路
974‧‧‧調諧器
975‧‧‧圖像信號放大電路
976‧‧‧圖像信號處理電路
977‧‧‧控制電路
978‧‧‧信號分割電路
979‧‧‧音頻信號放大電路
980‧‧‧音頻信號處理電路
981‧‧‧控制電路
982‧‧‧輸入部
983‧‧‧揚聲器
圖1是說明使用於本發明的薄膜電晶體的結構的一個例子的圖；圖2是說明可以應用本發明的顯示裝置的一個例子的圖；圖3A至3F是說明應用本發明的保護電路的電路結構的例子的圖； 圖4A至4C是說明使用於本發明的薄膜電晶體的製造方法的一個例子的圖；圖5A至5C是說明使用於本發明的薄膜電晶體的製造方法的一個例子的圖；圖6是使用於本發明的用於製造薄膜電晶體的電漿CVD裝置的俯視圖；圖7是定義本說明書中的錐形角的圖；圖8是說明可以應用本發明的液晶顯示裝置的圖；圖9是說明可以應用本發明的液晶顯示裝置的圖；圖10是說明可以應用本發明的液晶顯示裝置的圖；圖11是說明可以應用本發明的液晶顯示裝置的圖；圖12是說明可以應用本發明的液晶顯示裝置的圖；圖13是說明可以應用本發明的液晶顯示裝置的圖；圖14是說明可以應用本發明的液晶顯示裝置的圖；圖15是說明可以應用本發明的液晶顯示裝置的圖；圖16是說明可以應用本發明的液晶顯示裝置的圖；圖17是說明可以應用本發明的液晶顯示裝置的圖；圖18是說明可以應用本發明的液晶顯示裝置的圖；圖19是說明可以應用本發明的液晶顯示裝置的圖；圖20是說明可以應用本發明的液晶顯示裝置的圖；圖21是說明可以應用本發明的液晶顯示裝置的圖；圖22A和22B是說明可以應用本發明的發光裝置的製造方法的一個例子圖；圖23A至23C是說明可以應用本發明的發光裝置的 圖；圖24是說明可以應用本發明的顯示裝置的結構的框圖；圖25是說明可以應用本發明的顯示裝置的驅動電路的等效電路圖；圖26是說明可以應用本發明的顯示裝置的驅動電路的等效電路圖；圖27A和27B是說明本發明的液晶顯示面板的俯視圖及截面圖；圖28A和28B是說明本發明的液晶顯示面板的俯視圖及截面圖；圖29A至29C是說明使用本發明的顯示裝置的電子設備的圖；圖30是使用本發明的顯示裝置的電子設備的圖。
下面，參照附圖而說明本發明的實施方式。但是，本發明不局限於以下說明。這是因為如下緣故：所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式和詳細內容在不脫離本發明的宗旨及其範圍下可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在以下所示的實施方式所記載的內容中。注意，當使用附圖而說明本發明的結構時，在不同附圖之間共同使用表示相同部分的附圖標記。
[實施方式1]
在本實施方式中，參照附圖說明本發明的一個方式。
首先，參照圖2說明本發明的半導體顯示裝置的結構。圖2表示形成有半導顯示裝置的基板130的俯視圖。在基板130上形成有像素部131。此外，輸入端子132及輸入端子133對形成在基板130上的像素電路供應用來顯示圖像的信號及電源電力。
另外，本發明不局限於圖2所示的方式。就是說，可以在基板130上形成有掃描線驅動電路及信號線驅動電路中的一方或雙方。
並且，形成在基板130上的掃描線一側的輸入端子132及信號線一側的輸入端子133利用縱橫延伸的佈線與像素部131連接，該佈線與保護電路134至137連接。
像素部131利用佈線139與輸入端子132連接。保護電路134配置在像素部131和輸入端子132之間且連接到佈線139。藉由設置保護電路134，可以保護像素部131具有的薄膜電晶體等各種半導體元件，並且可以防止這些元件的退化或破壞。另外，佈線139雖然在附圖中指示一個佈線，但是與佈線139平行設置的多個佈線都具有與佈線139同樣的連接關係。另外，佈線139是用作掃描線的。
另外，在掃描線一側，除了設置在輸入端子132和像素部131之間的保護電路134以外，還可以中間夾著像素 部131在與輸入端子132相反一側也設置有保護電路(參照圖2的保護電路135)。
另一方面，像素部131利用佈線138與輸入端子133連接。保護電路136配置在像素部131和輸入端子133之間且連接到佈線138。藉由設置保護電路136，可以保護像素部131具有的薄膜電晶體等各種半導體元件，並且可以防止這些元件的退化或破壞。另外，佈線138雖然在附圖中指示一個佈線，但是與佈線138平行設置的多個佈線都具有與佈線138同樣的連接關係。另外，佈線138是用作信號線的。
另外，在信號線一側，除了設置在輸入端子133和像素部131之間的保護電路136以外，還可以中間夾著像素部131在與輸入端子133相反一側也設置有保護電路(參照圖2的保護電路137)。
另外，無需都設置保護電路134至137。然而，至少需要設置保護電路134。這是因為如下緣故：藉由在掃描線發生過大的電流，像素部131具有的薄膜電晶體的閘極絕緣層被破壞，而有可能發生許多點缺陷。
此外，藉由不但設置保護電路134，而且設置保護電路136，可以防止在信號線發生過大的電流。因此，與只設置保護電路134的情況相比，可靠性提高，且成品率提高。藉由具有保護電路136，也可以防在形成薄膜電晶體後的研磨步驟等中有時發生的由於靜電的破壞。
再者，藉由具有保護電路135及保護電路137，可以 進一步提高可靠性。此外，也可以提高成品率。保護電路135及保護電路137設置在與輸入端子132及輸入端子133相反一側。因此，這些有助於防止在顯示裝置的製造步驟(例如，研磨步驟)中發生的各種半導體元件的退化及破壞。
另外，在圖2中，藉由利用諸如COG方式、TAB方式等已知方式將與基板130另行形成的信號線驅動電路以及掃描線驅動電路安裝到基板130。然而，不局限於此，也可以在基板130上形成掃描線驅動電路和像素部，並且安裝另行形成的信號線驅動電路。或者，也可以將掃描線驅動電路的一部分或者信號線驅動電路的一部分與像素部131一起形成在基板130上，並且安裝掃描線驅動電路的其他部分或者信號線驅動電路的其他部分。當掃描線驅動電路的一部分設置在像素部131和掃描線一側的輸入端子132之間時，可以在掃描線一側的輸入端子132和基板130上的掃描線驅動電路的一部分之間設置保護電路，也可以在掃描線驅動電路的一部分和像素部131之間設置保護電路，也可以在這些的雙方設置保護電路。此外，當信號線驅動電路的一部分設置在像素部131和信號線一側的輸入端子133之間時，可以在信號線一側的輸入端子133和基板130上的信號線驅動電路的一部分之間設置保護電路，也可以在信號線驅動電路的一部分和像素部131之間設置保護電路，也可以在這些的雙方設置保護電路。就是說，因為驅動電路採用各種各樣的方式，所以保護電路根 據其方式而決定要設置的數量和地方。
接著，參照圖3A至3F將說明使用於圖2中的保護電路134至137的保護電路的具體電路結構的例子。在具有微晶半導體層的薄膜電晶體中，n型電晶體的遷移率高於p型電晶體，所以一般使用n型電晶體，而不是p型電晶體。因此，在以下說明中，只說明設置n型電晶體的情況。
圖3A所示的保護電路包括使用多個薄膜電晶體的保護二極體151至154。保護二極體151包括串聯連接的n型薄膜電晶體151a及n型薄膜電晶體151b。並且，n型薄膜電晶體151a的源電極及汲電極中的一方連接到n型薄膜電晶體151a及n型薄膜電晶體151b的閘電極，並且保持為電位Vss。n型薄膜電晶體151a的源電極及汲電極中的另一方連接到n型薄膜電晶體151b的源電極及汲電極中的一方。n型薄膜電晶體151b的源電極及汲電極中的另一方連接到保護二極體152。並且，其他保護二極體152至154也與保護二極體151同樣地具有分別串聯連接的多個薄膜電晶體，並且串聯連接的多個薄膜電晶體的一端連接到多個薄膜電晶體的閘電極。
另外，在本發明中，保護二極體151至154分別具有的薄膜電晶體的數量及極性不局限於圖3A所示的結構。例如，保護二極體151也可以由串聯連接的三個薄膜電晶體構成。
而且，保護二極體151至154依次串聯連接，並且保 護二極體152和保護二極體153的中間連接到佈線155。另外，佈線155是電連接到成為保護對象的半導體元件的。另外，與佈線155連接的佈線不局限於保護二極體152和保護二極體153之間的佈線。換言之，佈線155既可以連接到保護二極體151和保護二極體152的中間，又可以連接到保護二極體153和保護二極體154的中間。
而且，保護二極體154的一端保持為電源電位Vdd。此外，保護二極體151至154中的每一個被連接，以受到反偏壓的電壓。
圖3B所示的保護電路包括保護二極體160、保護二極體161、電容元件162、電容元件163以及電阻元件164。電阻元件164是具有兩個端子的電阻，對其一端從佈線165供應電位Vin，而對其另一端供應電位Vss。電阻元件164是為了當停止供應電位Vin時使佈線165的電位成為Vss而設置的，並且將其電阻值設定為比佈線165的佈線電阻十分大。保護二極體160及保護二極體161使用二極體連接的n型薄膜電晶體。
另外，圖3A至3F所示的保護二極體也可以具有進一步使多個薄膜電晶體串聯連接的結構。
在此，考慮到圖3A至3F所示的保護二極體工作的情況。此時，在保護二極體151、152、156、161、170、171、174、175的源電極及汲電極中，保持為電位Vss一側是汲電極。此外，另一方成為源電極。在保護二極體153、154、157、160、172、173、176、177的源電極及 汲電極中，將保持為電位Vdd的一側設定為源電極，並且將另一方設定為汲電極。另外，將構成保護二極體的薄膜電晶體的閥值電壓表示為Vth。
此外，保護二極體151、152、156、161、170、171、174、175當電位Vin高於電位Vss時，受到反偏壓的電壓，而難以流過電流。另一方面，保護二極體153、154、157、160、172、173、176、177當電位Vin低於電位Vdd時，受到反偏壓的電壓，而難以流過電流。
在此，將說明設置為電位Vout大體成為電位Vss和電位Vdd的中間的保護電路的工作。
首先，考慮到電位Vin高於電位Vdd的情況。在電位Vin高於電位Vdd的情況下，當保護二極體153、154、157、160、172、173、176、177的閘電極和源電極之間的電位差Vgs=Vin-Vdd>Vth時，該n型薄膜電晶體接通。在此，因為設想Vin非常高的情況，所以該n型薄膜電晶體接通。此時，保護二極體151、152、156、161、170、171、174、175具有的n型薄膜電晶體截止。此時，藉由保護二極體153、154、157、160、172、173、176、177，而佈線155、158、165、179A、179B的電位成為Vdd。因而，即使由於雜音等而電位Vin非常高於電位Vdd，佈線155、158、165、179A、179B的電位也不變高於電位Vdd。
另一方面，在電位Vin低於電位Vss的情況下，當保護二極體151、152、156、161、170、171、174、175的 閘電極和源電極之間的電位差Vgs=Vss-Vin>Vth時，該n型薄膜電晶體接通。在此，因為設想Vin非常低的情況，所以n型薄膜電晶體接通。此時，保護二極體153、154、157、160、172、173、176、177具有的n型薄膜電晶體截止。此時，藉由保護二極體151、152、156、161、170、171、174、175，而佈線155、158、165、179A、179B的電位成為Vss。因而，即使由於雜音等而電位Vin非常低於電位Vss，佈線155、158、165、179A、179B的電位也不變低於電位Vss。再者，電容元件162、163起如下作用：使輸入電位Vin具有的脈衝狀的雜音變鈍，而緩和由於雜音而發生的電位的陡峭變化。
另外，在電位Vin處於Vss-Vth至Vdd+Vth之間的情況下，所有的保護二極體具有的n型薄膜電晶體截止，電位Vin輸入到電位Vout。
藉由如上所述地配置保護電路，佈線155、158、165、179A、179B的電位大體保持為電位Vss和電位Vdd之間。因而，可以防止佈線155、158、165、179A、179B的電位脫離該範圍。換言之，防止佈線155、158、165、179A、179B成為非常高的電位或者非常低的電位，並且防止該保護電路的後級的電路破壞或退化，而可以保護後級的電路。
再者，如圖3B所示，藉由在輸入端子設置具有電阻元件164的保護電路，當不輸入信號時，可以將被供應信號的所有的佈線的電位成為一定(在此，電位Vss)。換 言之，當不輸入信號時，也具有能夠使佈線彼此短路的用作短路環的功能。因此，可以防止起因於發生在佈線之間的電位差的靜電擊穿。此外，因為電阻元件164的電阻值相對於佈線電阻十分大，所以當輸入信號時，可以防止供應給佈線的信號降低到電位Vss。
在此，作為一個例子，對將閥值電壓Vth=0的n型薄膜電晶體使用於圖3B的保護二極體160及保護二極體161的情況進行說明。
首先，當Vin>Vdd時，保護二極體160成為Vgs=Vin-Vdd>0，而接通。保護二極體161截止。從而，佈線165的電位成為Vdd，而成為Vout=Vdd。
另一方面，當Vin<Vss時，保護二極體160截止。保護二極體161成為Vgs=Vss-Vin>0，而接通。從而，佈線165的電位成為Vss，而成為Vout=Vss。
如此，即使在成為Vin<Vss或者Vdd<Vin的情況下，也可以在Vss<Vout<Vdd的範圍內進行工作。從而，即使在Vin過大或者過小的情況下，也可以防止Vout成為過大或者過小。從而，例如即使在由於雜音等而電位Vin低於電位Vss的情況下，佈線165的電位也不遠比電位Vss低。再者，電容元件162及電容元件163起如下作用：使輸入電位Vin具有的脈衝狀的雜音變鈍，而緩和電位的陡峭變化。
藉由如上所述地配置保護電路，佈線165的電位大體保持為電位Vss和電位Vdd之間。因而，可以防止佈線 165成為非常離開該範圍的電位，而可以保護該保護電路的後級的電路(輸入部電連接到Vout的電路)破壞或退化。再者，藉由在輸入端子設置保護電路，當不輸入信號時，可以將被供應信號的所有的佈線的電位保持為一定(在此，電位Vss)。換言之，當不輸入信號時，也具有能夠使佈線彼此短路的作為短路環的功能。因此，可以防止起因於發生在佈線之間的電位差的靜電擊穿。此外，因為電阻元件164的電阻值十分大，所以當輸入信號時，可以防止供應給佈線165的信號的電位的降低。
圖3C所示的保護電路是保護二極體160以及保護二極體161分別代用兩個n型薄膜電晶體的。
注意，雖然圖3B及3C所示的保護電路使用二極體連接的n型薄膜電晶體作為保護二極體，但是本發明不局限於該結構。
此外，圖3D所示的保護電路包括保護二極體170至177、電阻元件178。電阻元件178串聯連接到佈線179A和佈線179B的中間。保護二極體170至173分別使用二極體連接的n型薄膜電晶體，而保護二極體174至177分別使用二極體連接的n型薄膜電晶體。
保護二極體170和保護二極體171串聯連接，一端保持為電位Vss，另一端連接到電位Vin的佈線179A。保護二極體172和保護二極體173串聯連接，一端保持為電位Vdd，另一端連接到電位Vin的佈線179A。保護二極體174和保護二極體175串聯連接，一端保持為電位Vss， 另一端連接到電位Vout的佈線179B。保護二極體176和保護二極體177串聯連接，一端保持為電位Vdd，另一端連接到電位Vout的佈線179B。
此外，圖3E所示的保護電路包括電阻元件180、電阻元件181、保護二極體182。雖然在圖3E中使用二極體連接的n型薄膜電晶體作為保護二極體182，但是本發明不局限於該結構。也可以使用二極體連接的多個薄膜電晶體。電阻元件180、電阻元件181、保護二極體182與佈線183串聯連接。
藉由利用電阻元件180和電阻元件181，緩和佈線183的電位的急劇變動，而可以防止半導體元件的退化或破壞。此外，藉由利用保護二極體182，可以防止由於電位的變動而反偏壓電流流過佈線183。
另外，圖3A所示的保護電路可以調換為圖3F所示的結構。特別地，在本發明中使用的保護電路的耐壓性高，所以可以使用如圖3F所示的結構。
另外，在只使電阻元件與佈線串聯連接的情況下，緩和佈線的電位的急劇變動，而可以防止半導體元件的退化或破壞。此外，在只使保護二極體與佈線串聯連接的情況下，可以防止由於電位的變動而反方向電流流過佈線。
注意，在本發明中使用的保護電路不局限於圖3A至3F所示的結構，只要是同樣工作的電路結構，就可以適當地改變設計。
另外，作為本發明的保護電路具有的保護二極體，使 用二極體連接的薄膜電晶體。作為該薄膜電晶體，使用耐壓性高的薄膜電晶體。因此，即使在施加在現有的保護電路中保護電路本身有可能破壞程度的電壓的情況下，也藉由具有本發明的保護電路，可以防止佈線成為非常高的電位或者非常低的電位。在此，將參照圖1說明構成保護電路所具有的保護二極體的薄膜電晶體。
圖1表示圖3A至3F所示的保護二極體160等的俯視圖及截面圖的一個例子。圖1所示的構成保護二極體的薄膜電晶體在基板100上包括第一導電層102，覆蓋第一導電層102地包括第一絕緣層104，在第一絕緣層104上包括LPSAS層106，在LPSAS層106上包括緩衝層108，在緩衝層108上包括雜質半導體層110，在雜質半導體層110上包括第二導電層112，覆蓋第二導電層112地包括第二絕緣層114，在第二絕緣層114上包括第三導電層116。各層構圖形成為所希望的形狀。第三導電層116使第一導電層102和第二導電層112藉由設置在第二絕緣層114中的第一開口部118及第二開口部120電連接。
另外，設置源電極及汲電極中的一方以使其至少成為圍繞源電極及汲電極中的另一方的形狀(U字型)(參照圖1)。藉由將使用於顯示裝置的保護電路的薄膜電晶體的電極成為如圖1所示的U字型形狀，可以擴大該薄膜電晶體的通道寬度，而即使在過大電流流過的情況下，也可以有效地使電流流過。因此，可以設置優越於本來功能的 保護電路。
接著，將說明圖1所示的保護二極體的製造方法。另外，一般地說，具有微晶半導體層的n型薄膜電晶體的遷移率高於具有微晶半導體層的p型薄膜電晶體的遷移率。最好使形成在一個基板上的所有薄膜電晶體的極性一致，以抑制製造步驟數的增加。因此，這裏將說明n型薄膜電晶體的製造方法。
首先，在基板100上形成第一導電層102。作為基板100，可以使用藉由熔化法、浮法(float method)製造的無堿玻璃基板諸如鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鋁矽酸鹽玻璃等；陶瓷基板，還可以使用具有可承受本製造步驟的處理溫度的耐熱性的塑膠基板等。此外，還可以使用在不銹鋼合金等金屬基板的表面上設置絕緣層的基板。換言之，作為基板100，使用具有絕緣表面的基板。在基板100是母體玻璃的情況下，其尺寸可以採用第一代(例如320mm×400mm)、第二代(例如400mm×500mm)、第三代(例如550mm×650mm)、第四代(例如680mm×880mm或730mm×920mm)、第五代(例如1000mm×1200mm或1100mm×1300mm)、第六代(例如1500mm×1800mm)、第七代(例如1900mm×2200mm)、第八代(例如2160mm×2460mm)、第九代(例如2400mm×2800mm)、第十代(例如2850mm×3050mm)等。
第一導電層102用作閘電極。藉由使用鈦、鉬、鉻、 鉭、鎢、鋁、銅、釹、鈧等的金屬材料或以這些為主要成分的合金材料來形成第一導電層102。在使用鋁的情況下，當使用添加鉭而合金化的Al-Ta合金時，抑制小丘，所以是最好的。此外，當使用添加釹而合金化的Al-Nd合金時，除了抑制小丘以外，還可以形成電阻低的佈線，所以是最好的。此外，還可以使用以摻雜磷等雜質元素的多晶矽為典型的半導體、AgPdCu合金。此外，可以採用單層或疊層。例如，最好採用：在鋁層上層疊鉬層的兩層的疊層結構；在銅層上層疊鉬層的兩層的疊層結構；或者在銅層上層疊氮化鈦層或氮化鉭層的兩層的疊層結構。藉由在電阻低的層上層疊用作阻擋層的金屬層，可以防止電阻低且有可能從金屬層擴散到微晶半導體層的金屬元素的擴散。或者，也可以採用：由氮化鈦層和鉬層構成的兩層的疊層結構；或者層疊厚度為50nm的鎢層、厚度為500nm的鋁和矽的合金層、以及厚度為30nm的氮化鈦層的三層的疊層結構。此外，當採用三層的疊層結構時，可以使用氮化鎢而代替第一導電層的鎢，也可以使用鋁和鈦的合金層而代替第二導電層的鋁和矽的合金層，也可以使用鈦層而代替第三導電層的氮化鈦層。例如，當在Al-Nd合金層上層疊形成鉬層時，可以形成優越於耐熱性且電阻低的導電層。
可以藉由利用濺射法、真空澱積法在基板100上形成導電層，利用光刻技術、噴墨法在該導電層上形成掩模，並使用該掩模蝕刻導電層，來形成第一導電層102。另 外，也可以利用噴墨法將銀、金、銅等導電奈米膏噴射在基板上，進行焙燒來形成第一導電層102。另外，作為用來提高第一導電層102和基板100的緊密性並且防止擴散到基底的阻擋金屬，也可以將上述金屬材料的氮化物層設置在基板100和第一導電層102之間。在此，藉由採用使用光掩模形成的抗蝕劑掩模蝕刻形成在基板100上的導電層，來形成第一導電層102。
另外，因為在第一導電層102上在以後的步驟中形成半導體層、佈線層，所以其端部最好加工為錐形形狀，以便防止在具有臺階的部分發生的佈線破裂。此外，可以藉由該步驟同時形成掃描線。再者，也可以形成像素部具有的電容線。另外，掃描線是指選擇像素的佈線。
接著，覆蓋第一導電層102地依次形成用來形成第一絕緣層104、微晶半導體層105、緩衝層107以及添加有賦予一種導電型的雜質元素的雜質半導體層109、導電層111的層，並且利用多級灰度掩模在導電層111上形成抗蝕劑掩模140(參照圖4A)。另外，最好至少連續形成第一絕緣層104、微晶半導體層105以及緩衝層107。更最好地，連續形成第一絕緣層104、微晶半導體層105、緩衝層107以及雜質半導體層109。藉由至少連續形成第一絕緣層104、微晶半導體層105以及緩衝層107而不接觸於大氣，可以形成各疊層介面而不受到大氣成分或漂浮在大氣中的雜質元素的污染。所以，可以降低薄膜電晶體的電特性的不均勻性，而可以成品率好地製造可靠性高的半 導體裝置。
第一絕緣層104用作閘極絕緣層。第一絕緣層104可以藉由利用CVD法或濺射法等且使用氧化矽、氮化矽、氧氮化矽或氮氧化矽形成。此外，既可以以單層形成，又可以層疊這些來形成。作為第一絕緣層104，最好從基板一側依次層疊氮化矽或氮氧化矽、氧化矽或氮氧化矽，來形成。這是因為如下緣故：氮化矽及氮氧化矽當基板100包括雜質元素時防止這些進入LPSAS層106的效果高，並且氧化矽及氧氮化矽與微晶半導體層的介面特性良好。或者，作為第一絕緣層104，也可以從基板一側依次層疊氧化矽或氧氮化矽、氮化矽或氮氧化矽、氧化矽或氧氮化矽，來形成。此外，也可以利用氧化矽、氮化矽、氧氮化矽、或者氮氧化矽的單層來形成第一絕緣層104。再者，最好藉由利用頻率為1GHz以上的微波電漿CVD法來形成第一絕緣層104。藉由微波電漿CVD法形成的氧氮化矽及氮氧化矽因為膜質細緻所以耐壓性性高，而可以提高以後形成的薄膜電晶體的可靠性。
第一絕緣層104最好具有兩層結構，其中在氮氧化矽上層疊氧氮化矽。該疊層膜形成得使其厚度成為50nm以上、最好為50nm以上且200nm以下。氮氧化矽可以防止包括在基板100中的鹼金屬等混入LPSAS層106。此外，氧氮化矽可以防止當使用鋁作為第一導電層102時有可能發生的小丘，還可以防止第一導電層102的氧化。
另外，氧氮化矽是指具有如下組成的：氧的含有量比 氮的含有量多，並且，在55原子%至65原子%的濃度範圍內包括氧，在1原子%至20原子%的濃度範圍內包括氮，在25原子%至35原子%的濃度範圍內包括矽，在0.1原子%至10原子%的濃度範圍內包括氫。此外，氮氧化矽是指具有如下組成的：氮的含有量比氧的含有量多，並且在15原子%至30原子%的濃度範圍內包括氧，在20原子%至35原子%的濃度範圍內包括氮，在25原子%至35原子%的濃度範圍內包括矽，在15原子%至25原子%的濃度範圍內包括氫。
另外，最好在形成第一絕緣層104之後且形成微晶半導體層105之前，在第一絕緣層104上形成用來提高微晶半導體層105的緊密性且防止由於LP的氧化的層。藉由該處理，可以提高形成在其上的微晶半導體層105的緊密性，且防止LP時的氧化。
微晶半導體層105是指藉由以後的步驟而成為LPSAS層106的層。微晶半導體層105由非晶和結晶結構(包括單晶、多晶)之間的中間結構的半導體形成。微晶半導體是具有在自由能方面上很穩定的第三狀態的半導體，是具有短程序列及晶格畸變的晶質半導體，並且可以以其粒徑大約為0.5nm至20nm使它分散來存在於非單晶半導體中。在微晶半導體的典型例子的微晶矽中，其拉曼光譜轉移到比表示單晶矽的520.6cm-1低的波數一側。換言之，微晶矽的拉曼光譜的峰值位於481cm-1以上且520.6cm-1以下的範圍內。此外，包括至少1原子%或更多的氫或鹵 素，以便終止懸空鍵。再者，可以藉由將氦、氬、氪、氖等的稀有氣體元素包括在微晶半導體層中而進一步促進晶格畸變，提高穩定性，以獲得良好的微晶半導體層。關於這種微晶半導體的記述例如在專利檔3中公開。
另外，藉由使用拉曼光譜的峰值的半值寬度，可以算出包括在微晶半導體層中的晶粒的粒徑。然而，可以認為實際上包括在微晶半導體層中的晶粒不是圓形。
可以藉由利用頻率為幾十MHz至幾百MHz的高頻率電漿CVD法、或頻率為1GHz以上的微波電漿CVD法形成該微晶半導體層105。典型地，可以使用氫稀釋SiH4、Si2H6等的氫化矽形成。另外，除了使用氫化矽及氫之外，還可以使用選自氦、氬、氪、氖中的一種或多種稀有氣體元素進行稀釋，來形成。將氫的流量比設定為氫化矽的5倍以上且200倍以下、最好為50倍以上且150倍以下、更最好為100倍。注意，也可以使用SiH2Cl2、SiHCl3、SiCl4、SiF4等而代替氫化矽。
另外，因為微晶半導體層當意圖性地不添加以價電子控制為目的的雜質元素時顯示弱n型的導電性，所以最好在與成膜同時或成膜之後將賦予p型的雜質元素添加到用作薄膜電晶體的通道形成區的微晶半導體層，來控制閥值電壓Vth。作為賦予p型的雜質元素，典型有硼，並且藉由以1ppm至1000ppm、最好為1ppm至100ppm的比例將B2H6、BF3等雜質氣體混入氫化矽來形成，即可。並且，將硼的濃度設定為例如1×1014cm-3至6×1016cm-3，即可。
另外，最好將微晶半導體層的氧濃度設定為1×1019cm-3以下、最好為5×1018cm-3以下，而將氮及碳的濃度設定為5×1018cm-3以下、最好為1×1018cm-3以下。藉由降低有可能混入到微晶半導體層中的氧、氮及碳的濃度，可以防止微晶半導體層的通道形成區成為n型半導體。此外，當這些混入的濃度在元件之間不同時，在閥值電壓Vth發生不均勻性。因此，藉由降低這些的濃度，可以減少基板中的閥值電壓Vth的不均勻性。
微晶半導體層105以2nm以上且50nm以下、最好為10nm以上且30nm以下形成。微晶半導體層105用作薄膜電晶體的通道形成區。藉由將微晶半導體層105的厚度設定為2nm以上且50nm以下，可以取得完全耗盡型薄膜電晶體。此外，因為微晶半導體層的成膜速度是比非晶半導體層的成膜速度慢的1/10至1/100，所以最好形成為薄。藉由形成為薄，可以提高處理量。此外，因為微晶半導體層由微晶構成，所以其電阻小於非晶半導體。再者，在使用微晶半導體的薄膜電晶體中，當橫軸為閘電壓且縱軸為源極-汲極電流時的顯示電流-電壓特性的曲線的上升部分的傾斜成為陡峭。因此，將微晶半導體使用於通道形成區的薄膜電晶體優越於作為開關元件的回應性，而可以進行高速工作。此外，藉由將微晶半導體使用於薄膜電晶體的通道形成區，可以抑制薄膜電晶體的閥值電壓Vth的變動。藉由抑制閥值電壓Vth的變動，可以製造電特性的不均勻性少的顯示裝置。
此外，微晶半導體的載流子的遷移率高於非晶半導體。因此，當使用其通道形成區由微晶半導體構成的薄膜電晶體作為顯示裝置的開關元件時，可以縮小通道形成區的面積、即薄膜電晶體的面積。因此，可以使保護電路的面積狹小，而可以實現顯示裝置的窄邊框化。
作為緩衝層107，藉由使用與微晶半導體層105相同的材料，來形成非晶半導體層。非晶半導體層可以藉由使用SiH4、Si2H6等氫化矽且利用電漿CVD法來形成。此外，可以藉由利用選自氦、氬、氪及氖中的一種或多種稀有氣體元素稀釋上述氫化矽而使用，來形成非晶半導體層。可以藉由使用氫化矽的流量的1倍以上且20倍以下、最好為1倍以上且10倍以下、更最好為1倍以上且5倍以下的流量的氫，來形成包括氫的非晶半導體層。此外，可以藉由使用上述氫化矽、氮或氨，來形成包括氮的非晶半導體層。此外，可以藉由使用上述氫化矽、包括氟或氯的氣體(F2、Cl2、HF、HCl等)，來形成包括氟或氯的非晶半導體層。注意，可以使用SiH2Cl2、SiHCl3、SiCl4、SiF4等，而代替氫化矽。注意，將該非晶半導體層的厚度設定為100nm以上且500nm以下、最好為150nm以上且400nm以下、更最好為200nm以上且300nm以下。
此外，緩衝層107也可以藉由利用將非晶半導體用作靶子且在氫或稀有氣體中進行濺射而形成的非晶半導體來形成。此時，藉由將氨、氮或N2O包括在氣氛中，可以 形成包括氮的非晶半導體層。另外，藉由將包括氟或氯的氣體(F2、Cl2、HF、HCl等)包括在氣氛中，可以形成包括氟或氯的非晶半導體層。
此外，也可以在作為緩衝層107，在微晶半導體層105的表面上利用電漿CVD法或濺射法形成非晶半導體層之後，利用氫電漿、氮電漿、或鹵電漿對非晶半導體層的表面進行處理，來使非晶半導體層的表面氫化、氮化、或鹵化。或者，也可以利用氦電漿、氖電漿、氬電漿、氪電漿等對非晶半導體層的表面進行處理。
雖然緩衝層107由非晶半導體形成，但是非晶半導體層最好不包括晶粒。因此，在利用頻率為幾十MHz至幾百MHz的高頻電漿CVD法、或微波電漿CVD法來形成的情況下，最好控制成膜條件以取得不包括晶粒的非晶半導體層。
緩衝層107的一部分在以後的源極區及汲極區的形成步驟中被蝕刻而具有凹部，但是最好以重疊於凹部的緩衝層108的一部分殘存的厚度來形成。藉由蝕刻而殘存的部分(重疊於凹部的部分)的蝕刻後的厚度最好為蝕刻前的厚度的一半左右。注意，如上所述，蝕刻前的厚度為100nm以上且500nm以下、最好為150nm以上且400nm以下、更最好為200nm以上且300nm以下。注意，重疊於雜質半導體層109的部分的緩衝層108的厚度在源極區及汲極區的形成步驟中不減少，所以為100nm以上且500nm以下、最好為150nm以上且400nm以下、更最好 為200nm以上且300nm以下。如上所述，藉由使成為緩衝層108的非晶半導體層十分厚，可以穩定性地形成LPSAS層106。如此，緩衝層108用作防止LPSAS層106被蝕刻的膜。
另外，以不包括賦予一種導電型的雜質諸如磷、硼等的方式形成緩衝層107。尤其是，為了控制閥值而添加到LPSAS層106的硼、或者包括在雜質半導體層110中的磷最好不混入緩衝層108。例如，在緩衝層108包括磷的情況下，在LPSAS層106和緩衝層108之間形成PN結。此外，在緩衝層108包括硼的情況下，在緩衝層108和雜質半導體層110之間形成PN結。或者，藉由硼和磷都混入，發生複合中心，而成為發生漏電流的原因。藉由緩衝層108不包括賦予一種導電型的這些雜質，可以消除漏電流的發生區域，而可以謀求實現漏電流的減少。此外，藉由在雜質半導體層110和LPSAS層106之間具有不添加有賦予一種導電型的雜質諸如磷、硼等的非晶半導體層的緩衝層108，可以防止分別包括在成為通道形成區的LPSAS層106、成為源極區及汲極區的雜質半導體層110中的雜質的擴散。
藉由在微晶半導體層105的表面上形成非晶半導體層，並且還形成包括氫、氮或鹵素的非晶半導體層，可以防止包括在微晶半導體層105中的晶粒表面的自然氧化。特別是，在非晶半導體和晶粒彼此接觸的區域中，容易發生由於晶格畸變而引起的裂縫。當該裂縫與氧接觸時晶粒 氧化，而形成氧化矽。藉由在微晶半導體層105的表面上具有緩衝層107，可以防止晶粒的氧化。或者，新自由基進入該裂縫，有可能引起結晶生長，但是因為以擴大結晶面的方式進展結晶生長，所以向上方容易針狀地進展結晶生長。此外，藉由設置緩衝層107，可以防止當形成源極區及汲極區時發生的蝕刻殘渣混入LPSAS層106中。因此，可以降低元件之間的電特性的不均勻性，而可以成品率高地製造可靠性高的薄膜電晶體。
此外，緩衝層107由非晶半導體或者包括氫、氮、或鹵素的非晶半導體形成。因此，非晶半導體的能隙比微晶半導體大(非晶半導體的能隙為1.6eV至1.8eV，而微晶半導體的能隙為1.1eV至1.5eV)，並電阻高，且遷移率低(微晶半導體的1/5至1/10)。由此，在要形成的薄膜電晶體中，形成在雜質半導體層109和微晶半導體層105之間的緩衝層107用作高電阻的區域，而微晶半導體層105用作通道形成區。從而，緩衝層108不用作通道形成區。由此，可以降低薄膜電晶體的截止電流。在使用這種薄膜電晶體作為液晶顯示裝置的開關元件的情況下，可以提高液晶顯示裝置的對比度。
在形成n型薄膜電晶體的情況下，對雜質半導體層109典型地添加磷作為雜質元素，對氫化矽添加包括PH3等的賦予一種導電型的雜質元素的氣體即可。此外，在形成p型薄膜電晶體的情況下，添加硼作為典型的雜質元素，對氫化矽添加B2H6等的雜質氣體即可。雜質半導體 層109可以由微晶半導體或非晶半導體形成。雜質半導體層109以2nm以上且50nm以下的厚度形成。換言之，最好將其具有與LPSAS層106相同程度的厚度。藉由將雜質半導體層109的厚度設定為薄，可以提高處理量。
在本發明中，如上所述，最好連續形成第一絕緣層104至雜質半導體層109。在此，參照圖6將說明微波電漿CVD法，作為能夠連續形成這些層的一個例子。注意，在本發明中，除了微波電漿CVD法以外，還可以應用高頻電漿CVD法。圖6是表示微波電漿CVD裝置的俯視截面的示意圖，其包括在中央所示的公共室210的周圍具備裝載室200、卸載室205、第一反應室201至第四反應室204的結構。在公共室210和每個室之間具備閘閥212至217，以防止在每個室內進行的處理互相干擾。基板220裝載在裝載室200、卸載室205的盒子218、盒子219，由公共室210的搬送裝置211傳送到第一反應室201至第四反應室204。在該裝置中，可以對於每個堆積膜種類分配反應室，從而可以連續形成多個不同的膜，而不使它們接觸於大氣。
在第一反應室201至第四反應室204的各個中，層疊形成第一絕緣層104、微晶半導體層105、緩衝層107、以及雜質半導體層109。在此情況下，藉由轉換原料氣體，可以連續地層疊多個不同種類的膜來形成。在此情況下，在形成第一絕緣層104之後，將矽烷等的氫化矽引入到反應室內，使殘留氧及氫化矽起反應，並將反應物排出 到反應室的外部，從而可以降低反應室內的殘留氧濃度。結果，可以降低包括在微晶半導體層105中的氧濃度。此外，可以防止包括在微晶半導體層105中的晶粒的氧化。
或者，在第一反應室201及第三反應室203中形成成為第一絕緣層104的絕緣層、微晶半導體層以及非晶半導體層，而在第二反應室202及第四反應室204中形成雜質半導體層109。藉由只將雜質半導體層109單獨地形成，可以防止殘留在反應室中的賦予一種導電型的雜質元素混入到其他層中。
如圖6所示，藉由使用連接有多個反應室的微波電漿CVD裝置，可以連續形成第一絕緣層104、微晶半導體層105、緩衝層107、以及雜質半導體層109，因此可以提高批量生產性(生產率)。此外，即使在某個反應室中進行維護、清洗，也可以在其他反應室中形成膜，從而可以提高成膜節拍。另外，因為可以在不被漂浮在大氣中的有可能成為污染源的雜質元素污染的狀態下形成各個疊層介面，所以可以減少薄膜電晶體的電特性的不均勻性。
此外，可以在第一反應室201中形成第一絕緣層104，在第二反應室202中形成微晶半導體層105及非晶半導體層107，在第三反應室203中形成雜質半導體層109。另外，微晶半導體層的成膜速度慢，所以也可以使用多個反應室來形成微晶半導體層。例如，也可以在第一反應室201中形成第一絕緣層104，在第二反應室202及第三反應室203中形成微晶半導體層105，在第四反應室 204中形成緩衝層107，在第五反應室(未圖示)中形成雜質半導體層110。如此，藉由使用多個反應室同時形成微晶半導體層，可以提高處理量。此時，最好利用進行成膜的種類的層塗上各反應室的內牆。
由於當使用圖6所示的微波電漿CVD裝置時，可以在各反應室中形成其組成類似的層或一種層，並且在不暴露於大氣的狀態下連續形成上述層，因此可以在介面不被已形成的層的殘留物及飄浮在大氣中的雜質元素污染的狀態下形成疊層膜。
注意，雖然在圖6所示的微波電漿CVD裝置中分別設置有裝載室及卸裝室，但是也可以將這些室綜合，而設置一個裝載/卸裝室。此外，也可以在微波電漿CVD裝置中設置備用室。由於藉由在備用室中對基板進行預熱，可以在各反應室中縮短直到開始成膜的加熱時間，因此可以提高處理量。
下面，將說明成膜處理。根據其目的而選擇從氣體供應部供應的氣體來進行成膜處理。
在此，示出第一絕緣層104由兩層的疊層結構構成的情況。舉出形成氮氧化矽層作為第一絕緣層104，並在該氮氧化矽層上形成氧氮化矽層的方法作為一個例子。
首先，利用氟自由基對微波電漿CVD裝置的反應室的處理容器內部進行清洗。注意，藉由將氟化碳、氟化氮、或氟引入到設置在反應室外側的電漿產生器中，進行離解，將其引入到反應室中，來進行氟自由基的引入。藉 由引入氟自由基，可以清洗反應室。
藉由在利用氟自由基進行清洗之後，將大量的氫引入到反應室的內部，來使反應室內的殘留氟和氫彼此起反應，從而可以降低殘留氟的濃度。由此，可以減少對於後面在反應室的內牆形成的保護層的氟的混入量，並可以減少保護層的厚度。
接著，在反應室的處理容器的內牆等的表面上堆積氧氮化矽層作為保護層。在此，將處理容器內的壓力設定為1Pa以上且200Pa以下、最好為1Pa以上且100Pa以下，並且引入氦、氬、氙、氪等的稀有氣體的任何一種以上的氣體作為電漿點燃用氣體。再者，除了上述稀有氣體以外，還引入氫。特別是，最好使用氦氣體作為電漿點燃用氣體，更最好使用氦和氫的混合氣體。
氦的離子化能量較高，即24.5eV。但是，由於準穩定狀態位於大約20eV，因此在放電中可以以大約4eV進行離子化。由此，放電開始電壓低，且容易維持放電。從而，可以均勻地維持所產生的電漿且可以節省電力。
此外，也可以進一步引入氧氣體作為電漿點燃用氣體。藉由將氧氣體與稀有氣體一起引入到處理容器中，可以容易進行電漿的點燃。
接著，使微波產生裝置的電源導通，並且在微波產生裝置的輸出為500W以上且6000W以下、最好為4000W以上且6000W以下的情況下產生電漿。接著，將原料氣體經過氣體管引入到處理容器內。具體而言，藉由引入矽 烷、一氧化二氮、以及氨作為原料氣體，在處理容器的內牆、氣體管、介質板、以及支撐台的表面上形成氮氧化矽層作為保護層。注意，也可以引入氮作為原料氣體，而代替氨。將保護層形成為具有500nm至2000nm的厚度。
接著，在停止原料氣體的供應，降低處理容器內的壓力，並使微波產生裝置的電源截止之後，將基板設置在處理容器內的支撐臺上。
接著，藉由與上述保護層相同的步驟，在基板上堆積氧氮化矽層作為第一絕緣層104。
在將氮氧化矽層堆積得成為所希望的厚度之後，停止原料氣體的供應，降低處理容器內的壓力，而使微波產生裝置的電源截止。
接著，將處理容器內的壓力設定為1Pa以上且200Pa以下、最好為1Pa以上且100Pa以下，並且作為電漿點燃用氣體，引入氦、氬、氙、氪等的稀有氣體的任何一種以上、原料氣體的一氧化二氮、稀有氣體以及矽烷。接著，使微波產生裝置的電源導通，並且在微波產生裝置的輸出為500W以上且6000W以下、最好為4000W以上且6000W以下的情況下產生電漿。接著，將原料氣體經過氣體管引入到處理容器內，在基板的氮氧化矽膜上形成氧氮化矽層。接著，停止原料氣體的供應，降低處理容器內的壓力，並使微波產生裝置的電源截止，來結束成膜步驟。
根據上述步驟，藉由以反應室的內牆的保護層為氮氧化矽層，並在基板上連續形成氮氧化矽層和氧氮化矽層， 可以減少混入到上層一側的氧氮化矽層中的雜質元素。藉由採用利用能夠產生微波的電源裝置的微波電漿CVD法形成這些膜，電漿密度提高而形成細緻的層。由此，可以形成耐壓性性高的膜。當將該層用作薄膜電晶體的閘極絕緣層時，可以減少該薄膜電晶體的閥值的不均勻性。此外，可以減少在BT(Bias Temperature；偏壓溫度)試驗中發生的故障的數量。另外，靜電耐性提高，從而可以製造即使被施加高電壓也不容易破壞的電晶體。此外，可以製造隨時間破壞少的薄膜電晶體。此外，也可以製造熱載流子損傷少的電晶體。
此外，在作為第一絕緣層104使用微波電漿CVD法形成的氧氮化矽層是單層的情況下，採用上述保護層的形成方法及氧氮化矽層的形成方法。特別是，當將對於矽烷的一氧化二氮的流量比設定為100倍以上且300倍以下、最好為150倍以上且250倍以下時，可以形成耐壓性高的氧氮化矽層。
接著，將說明一種處理方法，其中連續形成藉由微波電漿CVD法形成的微晶半導體層和用作緩衝層的非晶半導體層。首先，與上述絕緣層的形成同樣，進行反應室內的清洗。接著，在處理容器內堆積矽層作為保護層。作為矽層，以0.2μm以上且0.4μm以下的厚度形成非晶半導體層。在此，將處理容器內的壓力設定為1Pa以上且200Pa以下、最好為1Pa以上且100Pa以下，並且引入氦、氬、氙、氪等的稀有氣體的任何一種以上作為電漿點 燃用氣體。此外，也可以與稀有氣體一起引入氫。
接著，使微波產生裝置的電源導通，並且在微波產生裝置的輸出為500W以上且6000W以下、最好為4000W以上且6000W以下的情況下產生電漿。接著，將原料氣體經過氣體管引入到處理容器內。具體而言，藉由引入氫化矽氣體、以及氫氣體作為原料氣體，在處理容器的內牆、氣體管、介質板以及支撐台的表面上形成微晶矽層作為保護層。此外，可以藉由利用選自氦、氬、氪、氖中的一種或多種稀有氣體元素稀釋氫化矽氣體以及氫氣體，來形成微晶半導體層。在此，將對於氫化矽的氫的流量比設定為5倍以上且200倍以下、最好為50倍以上且150倍以下、更最好為100倍。另外，將此時的保護層的厚度設定為500nm以上且2000nm以下。注意，也可以在使微波產生裝置的電源導通之前，對處理容器內，除了上述稀有氣體之外，還可以引入氫化矽氣體以及氫氣體。
此外，可以使用選自氦、氬、氪、氖中的一種或多種稀有氣體元素稀釋氫化矽氣體，來形成用作保護層的非晶半導體層。
接著，在停止原料氣體的供應，降低處理容器內的壓力，並使微波產生裝置的電源截止之後，將基板設置在處理容器內的支撐臺上。
接著，對於形成在基板上的用作閘極絕緣層的第一絕緣層104的表面進行氫電漿處理。藉由在形成微晶半導體層之前進行氫電漿處理，可以減少在第一絕緣層104和 LPSAS層106之間的介面的晶格畸變，並可以提高第一絕緣層104和LPSAS層106之間的介面特性，且可以提高要形成的薄膜電晶體的電特性。
此外，在上述氫電漿處理中，藉由也對形成在處理容器內的用作保護層的非晶半導體層或微晶半導體層進行氫電漿處理，保護層被蝕刻而在第一絕緣層104的表面上堆積微量的半導體。該微量的半導體成為結晶生長的核，而形成微晶半導體層。結果，可以減少在第一絕緣層104和LPSAS層106的介面的晶格畸變，並可以提高第一絕緣層104和LPSAS層106之間的介面特性。由此，可以提高要形成的薄膜電晶體的電特性。
接著，與上述保護層同樣，在基板上堆積微晶半導體。將微晶半導體層的厚度設定為2nm以上且50nm以下、最好為10nm以上且30nm以下。注意，作為微晶半導體使用矽。
注意，對微晶半導體層來說，從該層的下方向上方進行結晶生長，來形成針狀結晶。這是因為以擴大結晶面的方式結晶生長的緣故。然而，即使在如此結晶生長的情況下，微晶半導體層的成膜速度也是非晶半導體層的成膜速度的1%以上且10%以下左右。
在將微晶半導體層堆積得成為所希望的厚度之後，停止原料氣體的供應，降低處理容器內的壓力，並使微波產生裝置的電源截止，來結束形成微晶半導體層的步驟。
接著，從微晶半導體層的表面一側對微晶半導體層照 射雷射光束。下面，對此進行說明。
在本發明的微晶半導體層的形成中，在閘極絕緣層上堆積微晶半導體層之後，從微晶半導體層的表面一側照射雷射光束，即可。雷射光束以半非晶矽層不熔化的能量密度照射。換言之，本發明的LP處理是藉由利用輻射加熱且不使半非晶矽層熔化而進行的引起固相結晶生長的。換言之，它是利用堆積了的半非晶矽層不成為液相的臨界區域的，並且在該意思上也可以稱為“臨界生長”。
上述雷射光束可以作用到半非晶矽層和閘極絕緣層的介面。由此，可以以在半非晶矽層的表面一側的結晶為核，從該表面向閘極絕緣層的介面進展固相結晶生長，而實現大體上柱形的結晶生長。利用LP處理的固相結晶生長不是擴大結晶粒徑的，而是改善層的厚度方向上的結晶性的。
在上述LP處理中，藉由將雷射光束聚焦為特長矩形(成形為線狀雷射光束)，例如可以利用一次雷射光束掃描處理在730mm×920mm的玻璃基板上的半非晶矽層。在此情況下，將使線狀雷射光束彼此重疊的比例(重疊率)設定為0%至90%、最好為0%至67%，來進行。由此，縮短對於一個基板需要的處理時間，而可以提高生產率。但是，雷射光束的形狀不局限於線狀，當採用面狀雷射光束時，也可以同樣地進行處理。此外，在本LP處理中對所述玻璃基板的尺寸沒有限制，而可以使用各種尺寸的基板。藉由進行LP處理，改善微晶半導體層和閘極絕緣層 的介面區域的結晶性，而可以提高具有底閘結構的電晶體的電特性。
根據這種臨界生長，不形成發生在現有的低溫多晶矽的表面的凹凸(稱為皺紋的凸狀體)，而LP處理後的矽表面保持平滑性。
從而，藉由使雷射光束對成膜後的半非晶矽層直接起作用而得到的根據本發明的LPSAS層在其生長機理及形成的層的膜質上顯然不同於現有的只堆積的微晶矽層、以及在堆積後利用傳導加熱而其性質改變了的微晶矽層(參照非專利檔1)。
在形成LPSAS層之後，利用電漿CVD法以300℃以上且400℃以下的溫度形成非晶半導體層。藉由該成膜處理對LPSAS層供應氫，而可以獲得與使LPSAS層氫化時同等的效果。換言之，藉由在LPSAS層上堆積非晶半導體層，可以將氫擴散到LPSAS層而終結懸空鍵。
接著，降低處理容器內的壓力並調整原料氣體的流量。具體而言，將氫氣體的流量比微晶半導體層的成膜條件大幅度地降低。典型地，引入氫化矽的流量的1倍以上且20倍以下、最好為1倍以上且10倍以下、更最好為1倍以上且5倍以下的流量的氫氣體。或者，也可以不將氫氣體引入到處理容器內而引入氫化矽氣體。像這樣，藉由減少對於氫化矽的氫的流量，可以提高作為緩衝層形成的非晶半導體層的成膜速度。或者，利用選自氦、氬、氪、氖中的一種或多種稀有氣體元素稀釋氫化矽氣體。接著， 藉由使微波產生裝置的電源導通並在微波產生裝置的輸出為500W以上且6000W以下、最好為4000W以上且6000W以下來產生電漿，從而可以形成非晶半導體層。由於非晶半導體的成膜速度比微晶半導體高，因此可以將處理容器內的壓力設定得低。將此時的非晶半導體層的厚度設定為100nm以上且400nm以下。
在將非晶半導體層堆積為所希望的厚度之後，停止原料氣體的供應，降低處理容器內的壓力，並使微波產生裝置的電源截止，來結束形成非晶半導體層的步驟。
注意，也可以在點燃電漿的狀態下形成微晶半導體層105和成為緩衝層107的非晶半導體層。具體而言，逐漸減少對於氫化矽的氫的流量比而層疊形成微晶半導體層105以及成為緩衝層107的非晶半導體層。藉由這種方法，可以不使雜質堆積在微晶半導體層105和緩衝層107的介面，而形成畸變少的介面，並且可以提高後面形成的薄膜電晶體的電特性。
在使用頻率為1GHz以上的微波電漿CVD裝置產生的電漿中，電子密度高，且由原料氣體產生多個自由基而供應給基板220，所以基板的表面上的自由基反應被促進，而可以提高微晶半導體的成膜速度。再者，由多個微波產生裝置、以及多個介質板構成的微波電漿CVD裝置可以穩定性地產生大面積電漿。由此，也可以在大面積基板上形成對於膜質具有高均勻性的層，同時可以提高批量生產性(生產率)。
此外，藉由在相同的處理容器內連續形成微晶半導體層以及非晶半導體層，可以形成畸變少的介面，此外，可以降低有可能進入介面的大氣成分，所以是最好的。
注意，在這些絕緣層及半導體層的各個製造步驟中，當在反應室的內牆形成有500nm以上且2000nm以下的保護層時，可以省略上述清洗處理及保護層形成處理。
接著，形成抗蝕劑掩模140(參照圖4A)。抗蝕劑掩模140是具有厚度不同的多個區域的掩模。藉由利用多級灰度掩模的光刻技術或噴墨法形成。
接著，藉由利用抗蝕劑掩模140且在形成有微晶半導體層、非晶半導體層、雜質半導體層以及導電層的狀態下進行蝕刻。藉由該處理，將微晶半導體層105、緩衝層107、雜質半導體層109、導電層111根據每個元件分離(參照圖4B)。
另外，在該蝕刻處理中，進行蝕刻，以便使層疊有微晶半導體層、非晶半導體層以及雜質半導體層的層的端部具有錐形形狀。將錐形角設定為30°以上且90°以下、最好為40°以上且80°以下。藉由進行蝕刻以使端部具有錐形形狀，不但可以防止雜質半導體層109和微晶半導體層105直接接觸，而且可以十分確保在端部的這些層的距離，而可以減少在端部的漏電流。
另外，藉由使端部具有錐形形狀，可以提高在後面的步驟中形成在這些上的層的覆蓋性。從而，可以防止在具有臺階形狀的地方發生的佈線破裂。
另外，錐形角是指圖7所示的角度θ。在圖7中，在基板190上形成有端部具有錐形形狀的層191。層191的錐形角是θ。
接著，在導電層111上形成抗蝕劑掩模142(參照圖4C)。抗蝕劑掩模142可以藉由對抗蝕劑掩模140進行利用氧電漿等的灰化處理來形成。
導電層111藉由利用鋁、銅、或者添加有矽、鈦、釹、鈧、鉬、鉻、鉭或鎢等提高耐熱性的元素或者防止小丘發生的元素的鋁合金(可以用於第一導電層102的Al-Nd合金等)以單層或疊層形成。也可以使用添加有賦予一種導電型的雜質元素的結晶矽。也可以採用如下疊層結構：利用鈦、鉭、鉬、鎢或這些元素的氮化物形成與添加有賦予一種導電型的雜質元素的半導體層接觸一側的層，並且在其上形成鋁或鋁合金。再者，也可以採用如下疊層結構：利用鈦、鉭、鉬、鎢或這些元素的氮化物夾住鋁或鋁合金的上面以及下面。例如，作為導電層，最好採用利用鉬層夾住鋁層的三層結構。
導電層111藉由濺射法或真空沉積法等形成。此外，導電層111也可以藉由絲網印刷法或噴墨法等噴出銀、金或銅等導電奈米膏且進行焙燒來形成。
抗蝕劑掩模142可以藉由對抗蝕劑掩模140進行利用氧電漿等的灰化處理來形成。
接著，藉由利用抗蝕劑掩模142蝕刻導電層111，構圖形成導電層111。接著，藉由利用抗蝕劑掩模142蝕刻 添加有賦予一種導電型的雜質的雜質半導體層109以及緩衝層107，來形成構成源極區及汲極區的雜質半導體層110以及緩衝層108(參照圖5A)。注意，緩衝層108是只其一部分被蝕刻的，且覆蓋LPSAS層106的表面。此外，從圖5A中明顯看出，由雜質半導體層110形成的源極區及汲極區的端部與構圖形成了的導電層111的端部幾乎對齊。
接著，在留下抗蝕劑掩模142的情況下，進一步蝕刻導電層111的一部分，而形成第二導電層112。第二導電層112用作源電極或汲電極。在此，利用掩模對導電層111進行濕蝕刻。藉由濕蝕刻，這些導電層111的端部被選擇性地蝕刻。結果，由於各向同性地蝕刻導電層，所以可以形成其面積小於抗蝕劑掩模142的第二導電層112。第二導電層112的端部與雜質半導體層110的端部不一致，在第二導電層112的端部的外側形成雜質半導體層110的端部(參照圖5B)。此後，去掉抗蝕劑掩模142。此外，用作源電極及汲電極的第二導電層112也用作信號線。
藉由使第二導電層112的端部與雜質半導體層110的端部不一致，第二導電層112的端部之間的距離變大，且源電極及汲電極的一方與源電極及汲電極的另一方之間的距離十分變大，可以減少汲電流，而可以防止短路。再者，藉由具有高電阻區域的緩衝層108，使第一導電層102和第二導電層112之間的距離十分變大。由此，可以 抑制寄生電容的發生，可以使漏電流小，而可以製造可靠性高、截止電流小、耐壓性性高的薄膜電晶體。
藉由上述步驟，可以形成本發明的通道蝕刻型薄膜電晶體。
在本實施方式所示的薄膜電晶體中，在用作閘電極的第一導電層102上層疊形成有用作閘極絕緣層的第一絕緣層104、用作通道形成區的LPSAS層106、緩衝層108、成為源極區及汲極區的雜質半導體層110、用作源電極及汲電極的第二導電層112。用作通道形成區的LPSAS層106的表面由緩衝層108覆蓋。
在用作通道形成區的LPSAS層106和添加有賦予一種導電型的雜質元素的雜質半導體層110之間具有緩衝層108，並且LPSAS層106的表面由緩衝層108覆蓋。由非晶半導體層等形成的緩衝層108由比微晶半導體層電阻高的非晶半導體層等形成。此外，緩衝層108形成在LPSAS層106和第二導電層112之間。因此，不但可以降低發生在薄膜電晶體的漏電流，而且可以防止由於施加高電壓而發生的薄膜電晶體的退化。此外，緩衝層108藉由利用其表面由氫終結的非晶半導體層覆蓋LPSAS層106的表面。由此，可以防止LPSAS層106的氧化。再者，可以防止當形成雜質半導體層110時發生的蝕刻殘渣混入LPSAS層106。由此，使用於本發明的薄膜電晶體的電特性高，並且優越於耐壓性性。
此外，在緩衝層108的一部分中具有凹部(溝槽)， 該凹部以外的區域由成為源極區及汲極區的雜質半導體層110覆蓋。就是說，由於形成在緩衝層108的凹部，源極區及汲極區之間的洩漏路徑(leak path)成為足夠的距離。因此，可以減少源極區和汲極區之間的漏電流。此外，藉由進行蝕刻以使緩衝層108的一部分具有凹部，可以容易去除在成為源極區及汲極區的雜質半導體層110的形成步驟中發生的蝕刻殘渣。從而，可以使由於蝕刻殘渣而有可能發生在源極區及汲極區中的漏電流小。注意，緩衝層108的凹部是在成為源極區及汲極區的雜質半導體層110的形成步驟中形成的。因此，源極區及汲極區的側面在與緩衝層108的凹部的側面大體相同面上存在地設置。
當使LPSAS層106氧化時，該薄膜電晶體的遷移率降低，且亞閥值增大，所以薄膜電晶體的電特性退化。因為在緩衝層108混入有氫及氟，所以可以防止氧經過緩衝層108，而可以防止LPSAS層106的氧化。
此外，藉由設置緩衝層108，可以防止寄生通道的發生。
此外，藉由使源電極及汲電極的端部與源極區及汲極區的端部不一致，源電極及汲電極的一方的端部以及源電極及汲電極的另一方的端部之間具有充分的距離，從而使源電極及汲電極的一方以及源電極及汲電極的另一方之間的漏電流小，而可以防止短路。
另外，雖然在上述圖5A及5B中示出了在形成其一部分具有凹部(溝槽)的緩衝層108之後，進行蝕刻以使 源電極的端部和汲電極的端部的距離成為充分大的例子，但是本發明不局限於此。例如，也可以採用如下步驟順序：例如，在蝕刻成為第二導電層112的導電層來實現分離，並使雜質半導體層110露出之後，進行蝕刻以使源電極及汲電極的一方的端部和源電極及汲電極的另一方的端部之間的距離變大。然後，利用掩模蝕刻半導體層來分離源極區及汲極區，並且在緩衝層108的一部分中形成凹部(溝槽)。此外，也可以在進行蝕刻以使源電極及汲電極的一方的端部和源電極及汲電極的另一方的端部之間的距離變大之後，去除掩模，並且使用第二導電層112作為掩模來進行蝕刻。
另外，成為源極區及汲極區的雜質半導體層110的端部與形成在緩衝層108的凹部的端部一致(參照圖1)。這是因為如下緣故：該凹部是當蝕刻雜質半導體層110時以相同步驟形成的。
接著，如圖5C所示，在第二導電層112、雜質半導體層110、LPSAS層106以及第一絕緣層104等上形成第二絕緣層114。第二絕緣層114可以與第一絕緣層104同樣地形成。另外，第二絕緣層114用來防止飄浮在大氣中的有機物、金屬物以及水蒸氣等的有可能成為污染源的雜質的侵入，從而最好形成為緻密。此外，最好將緩衝層108中的碳、氮、氧的濃度設定為1×1019cm-3以下，最好將它設定為5×1018cm-3以下。
接著，在第二絕緣層114形成第一開口部118以及第 二開口部120，並且形成第三導電層116。第三導電層116在第一開口部118中與第二導電層112連接，並且在第二開口部120中與第一導電層102連接。第三導電層116，與第二導電層112等同樣，在整個表面上形成之後利用抗蝕劑掩模等構圖形成，即可。此外，第三導電層116最好與設置在像素部的像素電極同時形成，以下說明第三導電層116由與像素電極相同的層形成的情況。
作為第三導電層116，可以使用具有透光性的導電材料諸如包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦錫氧化物(下面寫為ITO)、銦鋅氧化物、添加有氧化矽的銦錫氧化物等。
此外，也可以藉由使用包含導電高分子(也稱為導電聚合體)的導電組成物形成第三導電層116。藉由使用導電組成物而形成的第三導電層116最好具有如下條件：薄層電阻為10000Ω/□以下，當波長為550nm時的透光率為70%以上。薄膜電阻最好為更低。另外，包含在導電組成物中的導電高分子的電阻率最好為0.1Ω．cm以下。
另外，作為導電高分子，可以使用所謂的π電子共軛類導電高分子。例如，可以舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者由上述物質中的兩種以上構成的共聚物等。
以上，說明了第三導電層116由與像素電極相同的層形成的情況，但是本發明不局限於此。第三導電層116也 可以藉由使用與第一導電層102以及第二導電層112同樣的材料且利用同樣的形成方法來製造。然而，使用於本發明的保護電路的薄膜電晶體在與使用於像素電路的薄膜電晶體相同的基板上以相同的步驟形成。因此，藉由與利用上述材料且連接到使用於像素電路的薄膜電晶體的所謂的像素電極同時形成第三導電層116，可以減少製造步驟數量，而可以提高成品率。
此外，如圖1所示，藉由利用第三導電層116使第一導電層102與第二導電層112二極體連接，可以形成使用於本發明的保護電路的二極體連接的薄膜電晶體(保護二極體)。
另外，雖然在上述說明中說明了閘電極和掃描線以相同的步驟形成，並且源電極或汲電極和信號線以相同的步驟形成的情況，但是本發明不局限於此。也可以以不同步驟分別形成電極、連接到該電極的佈線。
注意，雖然在本實施方式中說明了設置LPSAS層106的方式，但是也可以在本發明的薄膜電晶體中具有能夠不進行雷射照射而得到的微晶半導體層而代替LPSAS層。
藉由上述步驟，可以形成通道蝕刻型薄膜電晶體。該通道蝕刻型薄膜電晶體的製造步驟數少，從而可以縮減成本。此外，藉由使用微晶半導體層構成通道形成區，可以獲得1cm2/V．sec至20cm2/V．sec的電場效應遷移率。因此，可以將該薄膜晶體管用作像素部的像素的開關元件，還用作形成掃描線(閘極線)一側的驅動電路的元件。
如本實施方式所說明，可以製造電特性良好且可靠性高的薄膜電晶體。藉由使用這種薄膜電晶體在顯示裝置中設置保護電路，可以降低在層間絕緣層等帶電的電荷的放電、以及與信號或電源電壓一起輸入到佈線的雜音，而可以防止半導體元件的退化或破壞。再者，可以實現比現有耐壓性高且寄生電容小的保護電路。因此，即使在當使用現有的保護電路時流過保護電路本身被破壞程度的大電流的情況或者高電壓被施加的情況下，也藉由設置本實施方式所說明的保護電路，可以有效地防止半導體元件的破壞，而可以製造可靠性更高的顯示裝置。
注意，雖然在本實施方式中當形成掩模時使用了多級灰度掩模，但是當然也可以形成薄膜電晶體而不使用多級灰度。
[實施方式2]
在本實施方式中，將說明包括使用實施方式1所示的薄膜電晶體的保護電路的液晶顯示裝置。
首先，將說明VA(垂直定向)方式的液晶顯示裝置。VA方式是當不施加電壓時液晶分子相對於面板表面朝向垂直方向的方式。在本實施方式中，尤其設法將像素分割為幾個區域(亞像素)，使分子分別放倒向不同的方向。這種方法稱為多疇(multi-domain)化或多疇設計。在下面的說明中，將說明以多疇設計的液晶顯示裝置。
圖9是形成像素電極的基板一側的平面圖，而圖8示 出對應於圖9中的切斷線A-B的截面結構。此外，圖10是形成相對基板的基板一側的平面圖。在下面的說明中，參照這些附圖進行說明。
圖8示出將基板300和相對基板的基板301相對，且注入液晶的情況。在基板300上具有薄膜電晶體328、連接到薄膜電晶體328的像素電極324以及保持電容部330。在基板301上具有相對電極340。
在基板301中的隔離物342被形成的位置具有遮光層332、第一著色層334、第二著色層336、第三著色層338、相對電極340。藉由採用上述結構，使用來控制液晶的定向的突起344的高度和隔離物342的高度不同。在像素電極324上具有定向層348，在相對電極340上具有定向層346。液晶層350設置在定向層346以及定向層348之間。
在圖8中，作為隔離物342，使用支柱間隔物(柱狀間隔物)，但是本發明不局限於此。作為隔離物，也可以散佈珠狀隔離物(球狀間隔物)。此外，間隔物342也可以設置在基板300具有的像素電極324上。
在基板300上具有薄膜電晶體328、連接到薄膜電晶體328的像素電極324以及保持電容部330。像素電極324和佈線318在貫穿絕緣層320以及絕緣層322的開口部323中連接。絕緣層320覆蓋薄膜電晶體328、佈線318以及保持電容部330地設置。絕緣層322覆蓋絕緣層320地設置。作為薄膜電晶體328，可以適當地使用在實 施方式1中說明的用作保護二極體的薄膜電晶體同樣的薄膜電晶體。此外，保持電容部330藉由如下步驟而構成：利用以與薄膜電晶體328的閘電極及掃描線相同的步驟同樣地形成的導電層和以與薄膜電晶體328的源電極及信號線相同的步驟同樣地形成的導電層夾住薄膜電晶體328的閘極絕緣層。
藉由使具有定向層348的像素電極324、液晶層350、具有定向層346的相對電極340彼此重疊，設置液晶元件。
圖9表示基板300一側的平面圖。像素電極324藉由使用與實施方式1中的第三導電層116同樣的材料來形成。在像素電極324中設置槽縫325。槽縫325用於液晶的定向的控制。
圖9所示的薄膜電晶體329、連接到薄膜電晶體329的像素電極326以及保持電容部331分別可以與薄膜電晶體328、像素電極324及保持電容部330同樣地形成。薄膜電晶體328和薄膜電晶體329都與佈線316連接。該液晶面板的一個像素由像素電極324的區域和像素電極326的區域構成。像素電極324的區域和像素電極326的區域是亞像素。
圖10表示基板301一側的平面圖。在遮光層332上形成有相對電極340。相對電極340最好藉由使用與像素電極324同樣的材料形成。在相對電極340上具有控制液晶的定向的突起344。此外，根據遮光層332的位置形成 有隔離物342。注意，在圖10中，只對遮光層332、間隔物342以及突起344進行陰線處理。
圖11示出前面說明了的像素結構的等效電路。薄膜電晶體328和薄膜電晶體329都連接到用作掃描線的佈線302、佈線316。在圖11中，藉由使用作電容線的佈線304的電位和同樣地用作電容線的佈線305的電位不同，可以使液晶元件351和液晶元件352的工作不同。就是說，藉由分別控制佈線304和佈線305的電位，可以精密地控制液晶的定向來實現廣視野角。
當對設置有槽縫325的像素電極324施加電壓時，在槽縫325的近旁產生電場應變(傾斜電場)。藉由將該槽縫325和基板301一側的突起344配置為彼此咬合，可以有效地產生傾斜電場，且控制液晶的定向。因此，根據地方使液晶定向的方向不同。就是說，進行多疇化來擴大液晶面板的視野角。
接著，對於與上述不同的VA方式液晶顯示裝置，參照圖12至圖15進行說明。
圖13是形成像素電極的基板一側的平面圖，而圖12示出對應於沿著圖13所示的切斷線C-D的截面結構。此外，圖14是形成相對電極的基板一側的平面圖。在下面的說明中，參照這些附圖進行說明。
在圖12至15所示的液晶顯示裝置的像素結構中，一個像素包括多個像素電極，並且每個像素電極與薄膜電晶體連接。就是說，是以多疇設計的像素。各薄膜電晶體包 括以不同的閘極信號驅動的結構。就是說，可以獨立控制施加到各個像素電極的信號(參照圖15)。
像素電極424在開口部423中藉由佈線418連接到薄膜電晶體428。此外，像素電極426在開口部427中藉由佈線419連接到薄膜電晶體429。連接到薄膜電晶體428的閘電極的用作掃描線的佈線402和連接到薄膜電晶體429的閘電極的用作掃描線的佈線403彼此分離，以可以將不同的閘極信號提供到它們。另一方面，薄膜電晶體428和薄膜電晶體429共同使用用作信號線的佈線416。薄膜電晶體428和薄膜電晶體429可以適當地使用與實施方式1所說明的用作保護二極體的薄膜電晶體同樣的薄膜電晶體。
注意，薄膜電晶體428連接有保持電容部430。薄膜電晶體429連接有保持電容部431。
像素電極424和像素電極426的形狀不同，並且由槽縫425分離。以圍繞以V字型擴展的像素電極424的外側地設置有像素電極426。藉由在薄膜電晶體428及薄膜電晶體429中使施加到像素電極424和像素電極426的電壓的時序不同，控制液晶的定向。圖15示出該像素結構的等效電路。薄膜電晶體428與用作掃描線的佈線402連接，而薄膜電晶體429與用作掃描線的佈線403連接。藉由將不同的閘極信號提供到佈線402和佈線403，可以使薄膜電晶體428和薄膜電晶體429的工作時序不同。
在相對基板的基板401上形成有遮光層432、著色層 436、相對電極440。此外，在著色層436和相對電極440之間形成平坦化層437，以防止液晶的定向無序。圖14示出相對基板一側的平面圖。相對電極440是在不同的像素之間共同使用的，並且它具有槽縫441。藉由將該槽縫441和像素電極424及像素電極426一側的槽縫425配置為彼此咬合，可以有效地產生傾斜電場，且控制液晶的定向。因此，根據地方使液晶定向的方向不同，來實現廣視野角。
藉由使具有定向層448的像素電極424、液晶層450、以及具有定向層446的相對電極440，設置第一液晶元件451。此外，藉由使具有定向層448的像素電極426、液晶層450、以及具有定向層446的相對電極440重疊，設置第二液晶元件452。從而，在圖12至15所示的像素結構中，採用在一個像素中設置有第一液晶元件451和第二液晶元件452的多疇結構。
本發明也可以應用於水準電場方式的液晶顯示裝置。水準電場方式是藉由對於單元內的液晶分子在水準方向上施加電場驅動液晶來表現灰度的方式。藉由水準電場方式，可以將視野角擴大為大約180°。以下，參照圖16及圖17說明應用本發明的水準電場方式的液晶顯示裝置。
圖16示出使形成有第一像素電極507、薄膜電晶體528和與該薄膜電晶體528連接的第二像素電極524的基板500和基板501相對並注入液晶的狀態。基板501包括遮光層532、著色層536以及平坦化層537。基板500包 括像素電極，而基板501不包括像素電極。在基板500和基板501之間設置有液晶層550。
基板500具有第一像素電極507、連接到第一像素電極507的用作電容線的佈線504以及薄膜電晶體528。薄膜電晶體528可以適當地使用與實施方式1所說明的用作保護二極體的薄膜電晶體同樣的薄膜電晶體。第一像素電極507可以使用與實施方式1所示的第三導電層同樣的材料。此外，第一像素電極507具有以大致區劃為像素形狀的形狀。注意，在第一像素電極507及佈線504上具有閘極絕緣層506。
在閘極絕緣層506上形成薄膜電晶體的源電極及汲電極、與它們連接的佈線516以及佈線518。佈線516是在液晶顯示裝置中輸入視頻信號的信號線。佈線516是在一個方向上延伸的佈線，同時連接到源極區510，並且連接到源電極及汲電極的一方。佈線518連接到源電極及汲電極的另一方，並且連接到第二像素電極524。
在佈線516及佈線518上設置第二絕緣層520。此外，在第二絕緣層520上形成第二像素電極524，該第二像素電極524在設置在第二絕緣層520中的開口部523中連接到佈線518。第二像素電極524藉由使用與實施方式1所說明的第三導電層同樣的材料來形成。
如上所述，在基板500上設置薄膜電晶體528、連接到薄膜電晶體528的第二像素電極524。注意，保持電容形成在第一像素電極507和第二像素電極524之間。
圖17是表示像素電極的結構的平面圖。在第二像素電極524中設置有槽縫525。槽縫525是用來控制液晶定向的。在此情況下，電場在第一像素電極507和第二像素電極524之間發生。在第一像素電極507和第二像素電極524之間具有閘極絕緣層506，並且該閘極絕緣層506的厚度大約為50nm以上且200nm以下，十分薄於其厚度大約為2μm以上且10μm以下的液晶層，所以實際上在與基板500平行的方向上(水準方向)發生電場。藉由該電場來控制液晶定向。藉由利用該在與基板大體平行的方向上的電場，來使液晶分子水準旋轉。在此情況下，因為液晶分子在哪個狀態下也水準，所以幾乎沒有根據看到的角度而引起的對比度等的變化。就是說，可以實現廣視野角。此外，因為第一像素電極507及第二像素電極524都是具有透光性的電極，所以可以實現高開口率。
接著，參照圖18及19說明具有與上述不同的方式的水準電場方式的液晶顯示裝置。
圖18和圖19表示IPS型液晶顯示裝置的像素結構。圖19是平面圖，而圖18示出對應於沿著圖19所示的切斷線G-H的截面結構。在下面的說明中，參照圖18及圖19進行說明。
圖18示出使包括薄膜電晶體628及與該薄膜電晶體628連接的第二像素電極624的基板600和基板601相對並注入液晶的狀態。在基板601上形成有遮光層632、著色層636以及平坦化層637等。基板600包括像素電極， 而基板601不包括像素電極。在基板600和基板601之間設置有液晶層650。
基板600包括成為共同電位線的佈線609及薄膜電晶體628。佈線609可以與薄膜電晶體628的掃描線602同時以相同的步驟形成。此外，第一像素電極也以與掃描線602相同的步驟形成，並且它具有大致區劃為像素形狀的形狀。
在閘極絕緣層606上形成連接到薄膜電晶體628的源電極及汲電極的一方的佈線616、佈線618。佈線616是在液晶顯示裝置中輸入視頻信號的信號線。佈線616是在一個方向上延伸的佈線，同時連接到源極區610，並且連接到源電極及汲電極的一方。佈線618連接到源電極及汲電極的另一方，並且連接到第二像素電極624。注意，薄膜電晶體628可以使用與實施方式1所說明的用作保護二極體的薄膜電晶體同樣的薄膜電晶體。
在佈線616及佈線618上設置第二絕緣層620。此外，在第二絕緣層620上形成第二像素電極624，該第二像素電極624在形成在第二絕緣層620中的開口部623中連接到佈線618。第二像素電極624藉由使用與實施方式1所說明的第三導電層同樣的材料來形成。另外，如圖19所示，設置第二像素電極624，以使水準電場發生在與梳子形電極(第一像素電極)之間，該梳子形電極與佈線609同時形成。此外，設置第二像素電極624，以使其梳子狀部分和與佈線609同時形成的梳子形電極(第一像素 電極)彼此咬合。
當電場發生在施加到第二像素電極624的電位和佈線609的電位之間時，藉由該電場來控制液晶定向。藉由利用該在與基板大體平行的方向上的電場，來使液晶分子水準旋轉。在此情況下，因為液晶分子在哪個狀態下也水準，所以幾乎沒有根據看到的角度而引起的對比度等的變化。因此，可以實現廣視野角。
如上所述，在基板600上設置薄膜電晶體628以及與該薄膜電晶體628連接的第二像素電極624。保持電容藉由在佈線609和與佈線616同時形成的電容電極615之間設置閘極絕緣層606而形成。電容電極615和第二像素電極624在開口部623彼此連接。
本發明也可以應用於TN方式的液晶顯示裝置。因此，以下說明應用本發明的TN型的液晶顯示裝置的方式。
圖20和圖21示出TN型液晶顯示裝置的像素結構。圖21是平面圖，而圖20示出對應於沿著圖21所示的切斷線I-J的截面結構。在下面的說明中，參照圖20及圖21進行說明。
像素電極724在開口部723中利用佈線718與薄膜電晶體728連接。用作資料線的佈線716與薄膜電晶體728連接。作為薄膜電晶體728，可以適當地使用與實施方式1所說明的用作保護二極體的薄膜電晶體同樣的薄膜電晶體。
像素電極724藉由使用與實施方式1所說明的第三導電層同樣的材料來形成。
相對基板的基板701具有遮光層732、著色層736以及相對電極740。此外，在著色層736和相對電極740之間具有平坦化層737，以防止液晶的定向無序。液晶層750設置在像素電極724和相對電極740之間。
藉由使像素電極724、液晶層750以及相對電極740重疊，來形成液晶元件。
此外，也可以在基板700上設置成為顏色濾光片的著色層、或者遮罩層(黑矩陣)。此外，將偏振片貼到基板700的與設置有薄膜電晶體等的表面相反的表面(背面)，而將偏振片貼到基板701的與設置有相對電極740等的表面相反的表面(背面)。
相對電極740可以適當地使用與像素電極724同樣的材料。藉由使像素電極724、液晶層750以及相對電極740重疊，來形成液晶元件。
注意，在當前面說明時參照了的附圖中，閘電極和掃描線以相同的層形成。同樣地，源電極或汲電極和信號線以相同的層形成。
藉由上述步驟，可以製造液晶顯示裝置。作為本實施方式的液晶顯示裝置包括的薄膜電晶體，使用與實施方式1所說明的用作保護二極體的薄膜電晶體同樣的。因此，薄膜電晶體的截止電流少且電特性的可靠性高。所以，可以使本實施方式所說明的液晶顯示裝置的對比度和可見度 高。
[實施方式3]
本發明不但可以應用於液晶顯示裝置，而且可以應用於發光裝置。在本實施方式中，參照圖22A至圖23C來說明發光裝置的製造步驟等。作為發光裝置，使用利用電致發光的發光元件。利用電致發光的發光元件根據其發光材料是有機化合物還是無機化合物來進行區別，一般來說，前者被稱為有機EL元件，而後者被稱為無機EL元件。
在有機EL元件中，藉由對發光元件施加電壓，電子及電洞從一對電極分別注入到包括發光性的有機化合物的層中，而流過電流。而且，藉由使這些載流子(電子及電洞)重新組合，發光性的有機化合物形成激發態，並且該激發態回到基底態時發光。這種發光元件根據其機理而被稱為電流激發型發光元件。
根據其元件結構，將無機EL元件分類為分散型無機EL元件和薄膜型無機EL元件。分散型無機EL元件具有將發光材料的粒子分散在黏合劑中的發光層，並且其發光機理是利用施主能級和受主能級的施主-受主複合發光。薄膜型無機EL元件具有由電介質層夾住發光層並且由電極夾住其而成的結構，並且其發光機理是利用金屬離子的內層電子躍遷的局部發光。注意，在此，使用有機EL元件作為發光元件來說明。此外，使用具有與實施方式1所 說明的用作保護二極體的薄膜電晶體同樣的結構的薄膜電晶體作為控制發光元件的驅動的薄膜電晶體來進行說明。
如實施方式1所說明，經過圖4A至圖5C的步驟，如圖22A所示地在基板800上形成薄膜電晶體。在圖22A中，在薄膜電晶體801及802上具有用作保護層的絕緣層803，並且在絕緣層803上具有絕緣層804。絕緣層804是為了使上表面平坦化而設置的。絕緣層804最好藉由利用丙烯、聚醯亞胺、聚醯胺等有機樹脂；或者矽氧烷來形成。
在絕緣層804上具有導電層805。導電層805用作像素電極。當像素的薄膜電晶體是n型時，最好形成陰極作為像素電極，然而當p型時，最好形成陽極。當形成陰極時，使用功函率小的已知材料例如Ca、Al、CaF、MgAg、AlLi等，即可。
接著，如圖22B所示，在導電層805的端部及絕緣層804上形成分隔壁806。分隔壁806具有開口部，並且在該開口部中，導電層805露出。分隔壁806藉由使用有機樹脂、無機絕緣材料或有機聚矽氧烷來形成。特別最好的是，以如下條件形成分隔壁806：使用感光性的材料，並在導電層805上形成開口部，且使該開口部的側壁成為具有連續曲率的傾斜面。
接著，形成發光層807，以使其在分隔壁806的開口部中與導電層805接觸。發光層807即可以由單層構成，又可以由多層的疊層構成。
接著，覆蓋發光層807地形成導電層808。導電層808被稱為共同電極。導電層808可以藉由利用使用在實施方式1中作為第三導電層116列舉了的具有透光性的導電材料的透光導電層來形成。作為導電層808，也可以使用氮化鈦層或者鈦層。在圖22B中，使用ITO作為導電層808。藉由在分隔壁806的開口部中使導電層805、發光層807和導電層808重疊，來形成發光元件809。此後，最好在導電層808以及分隔壁806上形成保護層810，以防止氧、氫、水分、二氧化氮等侵入發光元件809。作為保護層810，可以使用氮化矽層、氮氧化矽層以及DLC層等。
實際上，最好在完成到圖22B之後，利用氣密性高且漏氣少的保護薄膜(層壓薄膜、紫外線固化樹脂薄膜等)或者覆蓋材料進一步進行封裝(封入)，以防止暴露於空氣。
接著，參照圖23A至23C說明發光元件的結構。在此，舉出驅動電晶體是n型的情況作為實例，將說明像素的截面結構。
對發光元件來說，為了取出發光，其陽極及陰極中的至少一方是透明即可。並且，在基板上形成薄膜電晶體以及發光元件。例如有如下發光元件：從與基板相反一側的表面取出發光的頂部發射結構：從基板一側的表面取出發光的底部發射結構；以及從基板一側及與基板相反一側的表面雙方取出發光的雙面發射結構。在本發明中，可以應 用於上述發射結構中的哪一個。
圖23A示出頂部發射結構的發光元件。圖23A是在驅動電晶體821是n型且從發光元件822發射的光穿過陽極825一側的情況下的像素的截面圖。在圖23A中，發光元件822的陰極823和驅動電晶體821電連接，並且在陰極823上依次層疊有發光層824以及陽極825。陰極823只要是功函率小且反射光的導電層就可以，並且可以使用已知材料。例如，最好使用鈣、鋁、氟化鈣、銀鎂合金、鋰鋁合金等。並且，發光層824既可以由單層構成，又可以由多層的疊層構成。在由多層構成的情況下，在陰極823上依次層疊電子注入層、電子傳輸層、發光層、電洞傳輸層、電洞注入層。注意，無需都設置這些層。陽極825由透過光的具有透光性的導電材料形成，例如也可以使用包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦錫氧化物(ITO)、銦鋅氧化物或者添加有氧化矽的銦錫氧化物等具有透光性的導電層。
由陰極823和陽極825夾住發光層824的區域相當於發光元件822。在圖23A所示的像素的情況下，從發光元件822發射的光如空心箭頭所示發射到陽極825一側。
圖23B表示底部發射結構的發光元件。圖23B是在驅動電晶體831是n型且從發光元件832發射的光發射到陰極833一側的情況下的像素的截面圖。在圖23B中，在電連接到驅動電晶體831且具有透光性的導電層837上形 成有發光元件832的陰極833，並且在陰極833上依次層疊有發光層834及陽極835。注意，在陽極835具有透光性的情況下，也可以覆蓋陽極上地形成有用來反射或遮蔽光的遮蔽層836。陰極833與圖23A的情況同樣只要是功函數小的導電層就可以，並且可以使用已知材料。但是，將其厚度設定為透過光的程度(最好為5nm以上且30nm以下左右)。例如，可以使用具有20nm的厚度的鋁作為陰極833。並且，發光層834與圖23A同樣既可以由單層構成，又可以由多層的疊層構成。陽極835無需透過光，但是也可以與圖23A同樣地利用具有透光性的導電材料來形成。並且，作為遮蔽層836，例如可以使用反射光的金屬層等，但是不局限於此。例如，也可以使用添加有黑色顏料的樹脂等。
由陰極833和陽極835夾住發光層834的區域相當於發光元件832。在圖23B所示的像素的情況下，從發光元件832發射的光如空心箭頭所示發射到陰極833一側。
圖23C表示雙面發射結構的發光元件。在圖23C中，在電連接到驅動電晶體841且具有透光性的導電層847上形成有發光元件842的陰極843，並且在陰極843上依次層疊有發光層844及陽極845。陰極843與圖23A的情況同樣只要是功函數小的導電層就可以，並且可以使用已知材料。但是，將其厚度設定為透過光的程度。例如，可以使用具有20nm的厚度的鋁作為陰極843。並且，發光層844與圖23A同樣既可以由單層構成，又可以 由多層的疊層構成。陽極845可以與圖23A同樣地利用具有透光性的導電材料來形成。
陰極843、發光層844和陽極845彼此重疊的部分相當於發光元件842。在圖23C所示的像素的情況下，從發光元件842發射的光如空心箭頭所示發射到陽極845一側和陰極843一側的雙方。
注意，雖然在此說明了使用有機EL元件作為發光元件的情況，但是也可以使用無機EL元件作為發光元件。
注意，雖然在本實施方式中示出了控制發光元件的驅動的薄膜電晶體(驅動電晶體)和發光元件直接連接的實例，但是也可以在驅動電晶體和發光元件之間連接有電流控制電晶體。
注意，本實施方式所示的發光裝置不局限於圖23A至23C所示的結構，而可以根據本發明的技術思想進行各種變形。例如，雖然在圖22A至23C中第一絕緣層以及第二導電層具有疊層結構，但是也可以具有單層結構。
藉由上述步驟，可以製造發光裝置。作為本實施方式的發光裝置包括的薄膜電晶體，使用與實施方式1所說明的用作保護二極體的薄膜電晶體同樣的。因此，薄膜電晶體的截止電流少且電特性的可靠性高。所以，可以提高本實施方式所說明的發光裝置的對比度和可見度。
[實施方式4]
接著，參照附圖來說明安裝到實施方式2所說明的顯 示裝置或者實施方式3所說明的發光裝置的顯示面板或者發光面板的一個方式。
在本發明的顯示裝置或發光裝置中，如圖2所示，最好將連接到像素部的信號線驅動電路及掃描線驅動電路設置在另外的基板(例如，半導體基板或者SOI基板等)上且連接。然而，也可以不另行設置而在與像素電路相同的基板上形成。
注意，在本實施方式中，將液晶顯示裝置和發光裝置總稱為顯示裝置。
注意，對於另行形成的基板的連接方法沒有特別的限制，可以使用已知的COG方法、引線鍵合方法、或TAB方法等。此外，若是可以實現電連接，對於連接位置沒有特別的限制。另外，也可以另行形成控制器、CPU、記憶體等而連接到像素電路。
圖24示出本發明的顯示裝置的框圖。圖24所示的顯示裝置包括具有多個具備顯示元件的像素的像素部850、選擇各個像素的掃描線驅動電路852、控制對被選擇的像素的視頻信號的輸入的信號線驅動電路853。
圖24所示的信號線驅動電路853包括移位暫存器854以及類比開關855。在移位暫存器854中輸入有時鐘信號(CLK)和起始脈衝信號(SP)。當輸入時鐘信號(CLK)和起始脈衝信號(SP)時，在移位暫存器854中產生時序信號，而輸入到類比開關855。
注意，本發明的顯示裝置不局限於圖24所示的方 式。換言之，在本發明中使用的信號線驅動電路不局限於只具有移位暫存器和類比開關的方式。除了移位暫存器和類比開關以外，還可以具有緩衝器、電位轉移器、源極跟隨器等其他電路。此外，不一定要設置移位暫存器及類比開關，例如既可以使用如解碼電路的能夠選擇信號線的其他電路而代替移位暫存器，又可以使用鎖存器等而代替類比開關。
此外，對類比開關855供應視頻信號(video signal)。類比開關855根據被輸入的時序信號對視頻信號進行取樣，然後供應給後級的信號線。
圖24所示的掃描線驅動電路852包括移位暫存器856以及緩衝器857。此外，也可以根據情況包括電位轉移器。在掃描線驅動電路852中，對移位暫存器856輸入時鐘信號(CLK)及起始脈衝信號(SP)，而產生選擇信號。產生了的選擇信號在緩衝器857中被緩衝放大，並被供應給對應的掃描線。在一線中的所有像素電晶體的閘極連接到一個掃描線。並且，由於當工作時需要使一線的像素的電晶體同時導通，因此使用能夠流過大電流的緩衝器857。
在全彩色的顯示裝置中，在對對應於R(紅)、G(綠)、B(藍)的視頻信號按順序進行取樣而供應給對應的信號線的情況下，用來連接移位暫存器854和類比開關855的端子數相當於用來連接類比開關855和像素部850的信號線的端子數的1/3左右。因此，藉由將類比開 關855形成在與像素部850相同的基板上，與將類比開關855形成在與像素部850不同的基板上的情況相比，可以抑制用來連接另行形成的基板的端子數，並且抑制連接缺陷的發生幾率，以可以提高成品率。
此外，雖然圖24的掃描線驅動電路852包括移位暫存器856以及緩衝器857，但是本發明不局限於此，也可以只利用移位暫存器856構成掃描線驅動電路852。
注意，圖24所示的結構只表示本發明的顯示裝置的一個方式，信號線驅動電路和掃描線驅動電路的結構不局限於此。
接著，參照圖25及圖26說明包括使用極性都相同的微晶半導體層的薄膜電晶體的移位暫存器的一個方式。圖25示出本實施方式的移位暫存器的結構。圖25所示的移位暫存器由多個觸發器851_i(i=1至n)構成。此外，輸入第一時鐘信號、第二時鐘信號、起始脈衝信號以及重定信號而工作。
將說明圖25的移位暫存器的連接關係。在圖25的移位暫存器的第i級的觸發器851_i(i=1至n)中，圖26所示的第一佈線881連接到第七佈線867_(i-1)，圖26所示的第二佈線882連接到第七佈線867_(i+1)，圖26所示的第三佈線883連接到第七佈線867_i，圖26所示的第六佈線886連接到第五佈線865。
此外，圖26所示的第四佈線884在第奇數級的觸發器中連接到第二佈線862，在第偶數級的觸發器中連接到 第三佈線863，圖26所示的第五佈線885連接到第四佈線864。
但是，第一級的觸發器851_1中的圖26所示的第一佈線881連接到第一佈線861，第n級的觸發器851_n中的圖26所示的第二佈線882連接到第六佈線866。
注意，第一佈線861、第二佈線862、第三佈線863、第六佈線866也可以分別稱為第一信號線、第二信號線、第三信號線、第四信號線。再者，第四佈線864、第五佈線865也可以分別稱為第一電源線、第二電源線。
接著，圖26示出圖25所示的觸發器的詳細。圖26所示的觸發器包括第一電晶體871、第二電晶體872、第三電晶體873、第四電晶體874、第五電晶體875、第六電晶體876、第七電晶體877以及第八電晶體878。在本實施方式中，將第一電晶體871、第二電晶體872、第三電晶體873、第四電晶體874、第五電晶體875、第六電晶體876、第七電晶體877以及第八電晶體878設定為n通道型電晶體，它們當閘極-汲極之間的電壓(Vgs)大於閥值電壓(Vth)時成為導通狀態。將說明圖25所示的觸發器的連接結構。注意，在下面的說明中，第一電極是指源電極及汲電極中的一方，而第二電極是指源電極及汲電極中的另一方。
第一電晶體871的第一電極連接到第四佈線884，第一電晶體871的第二電極連接到第三佈線883。
第二電晶體872的第一電極連接到第六佈線886，第 二電晶體872的第二電極連接到第三佈線883。
第三電晶體873的第一電極連接到第五佈線885，第三電晶體873的第二電極連接到第二電晶體872的閘電極，第三電晶體873的閘電極連接到第五佈線885。
第四電晶體874的第一電極連接到第六佈線886，第四電晶體874的第二電極連接到第二電晶體872的閘電極，第四電晶體874的閘電極連接到第一電晶體871的閘電極。
第五電晶體875的第一電極連接到第五佈線885，第五電晶體875的第二電極連接到第一電晶體871的閘電極，第五電晶體875的閘電極連接到第一佈線881。
第六電晶體876的第一電極連接到第六佈線886，第六電晶體876的第二電極連接到第一電晶體871的閘電極，第六電晶體876的閘電極連接到第二電晶體872的閘電極。
第七電晶體877的第一電極連接到第六佈線886，第七電晶體877的第二電極連接到第一電晶體871的閘電極，第七電晶體877的閘電極連接到第二佈線882。第八電晶體878的第一電極連接到第六佈線886，第八電晶體878的第二電極連接到第二電晶體872的閘電極，第八電晶體878的閘電極連接到第一佈線881。
注意，第一佈線881、第二佈線882、第三佈線883以及第四佈線884也可以分別稱為第一信號線、第二信號線、第三信號線、第四信號線。再者，第五佈線885、第 六佈線886也可以分別稱為第一電源線、第二電源線。
藉由利用使用微晶半導體層的電晶體構成圖24至圖26所示的電路，可以使電路高速工作。例如，當比較將非晶半導體層使用於驅動電路的情況和將微晶半導體層使用於驅動電路的情況時，在使用微晶半導體層的情況下，電晶體的遷移率更大，所以可以提高驅動電路(例如，掃描線驅動電路852的移位暫存器856)的驅動頻率。此外，由於可以使掃描線驅動電路852高速工作，所以可以提高幀頻率，或者實現黑色畫面的插入等。
當提高幀頻率時，最好根據圖像的動作方向產生畫面的資料。就是說，最好進行運動補償來內插資料。像這樣，藉由提高幀頻率並內插圖像資料，改善動畫的顯示特性，從而可以進行流利的顯示。例如，藉由將幀頻率例如設定為兩倍(例如，120赫茲、100赫茲)以上，更最好為四倍(例如，240赫茲、200赫茲)以上，可以減少動畫中的模糊圖像、餘像。在此情況下，也藉由使掃描線驅動電路852的驅動頻率提高而工作，可以提高幀頻率。
在進行黑色畫面的插入的情況下，可以採用將圖像資料或成為黑色顯示的資料供應給像素部850中的結構。結果，成為類似於脈衝驅動的方式，而可以減少餘像。在此情況下，也藉由使掃描線驅動電路852的驅動頻率提高而工作，可以進行黑色畫面的插入。
再者，藉由擴大掃描線驅動電路852的電晶體的通道寬度或配置多個掃描線驅動電路，可以實現更高的幀頻 率。例如，可以實現八倍(例如，480赫茲、400赫茲)以上的幀頻率。在配置多個掃描線驅動電路的情況下，藉由將用來驅動偶數行的掃描線的掃描線驅動電路配置在一側，並將用來驅動奇數行的掃描線的掃描線驅動電路配置在另一側，可以提高幀頻率。
注意，藉由由使用微晶半導體的電晶體構成圖24至圖26所示的電路，可以縮小佈局面積。因此，可以縮小顯示裝置的邊框。例如，當比較使用非晶半導體層的情況和使用微晶半導體層的情況時，在使用微晶半導體層的情況下，電晶體的遷移率更大，因此可以縮小電晶體的通道寬度。結果，可以實現顯示裝置的窄邊框化。
注意，在圖26的第二電晶體872中，對第三佈線883輸出低電位的信號的期間長。其間，第二電晶體872一直處於導通狀態。因此，對第二電晶體872施加很強的壓力，而電晶體特性容易退化。當電晶體特性退化時，閥值電壓逐漸增大。結果，電流值逐漸縮小。於是，第二電晶體872的通道寬度最好大，以便即使電晶體退化也可以供應充分的電流。或者，最好進行補償以便防止在電晶體的退化時產生的電路工作的故障。例如，最好藉由與第二電晶體872並列地配置電晶體，並使它與第二電晶體872交替成為導通狀態，不容易受到退化的影響。
然而，當比較使用非晶半導體層的情況和使用微晶半導體層的情況時，在使用微晶半導體層的情況下，不容易退化。從而，在使用微晶半導體層的情況下，可以縮小電 晶體的通道寬度。或者，藉由使用與實施方式1所示的同樣的薄膜電晶體，可以大幅度地減少退化，並且即使不配置對於退化的補償用電路也可以進行正常工作。由此，可以縮小佈局面積。
接著，參照圖27A至圖28B說明相當於本發明的液晶顯示裝置的一個方式的液晶顯示面板以及發光面板的外觀及截面。圖27A是面板的俯視圖，其中在與第二基板906之間使用密封材料905密封形成在第一基板901上的包括微晶半導體層的電晶體910及液晶元件913。圖27B相當於沿著圖27A的M-N的截面圖。圖28A和28B表示發光裝置的情況。注意，在圖28A和28B中，只對與圖27A和27B不同的部分附上附圖標記。
以圍繞形成在第一基板901上的像素部902和掃描線驅動電路904的方式設置有密封材料905。此外，在像素部902和掃描線驅動電路904上設置有第二基板906。因此，使用第一基板901、密封材料905以及第二基板906將像素部902和掃描線驅動電路904與液晶908或填充材料931一起密封。另外，在與第一基板901上的由密封材料905圍繞的區域不同的區域中安裝有使用多晶半導體層形成在另行準備的基板上的信號線驅動電路903。注意，雖然在本實施方式中說明將具有使用多晶半導體層的薄膜電晶體的信號線驅動電路貼到第一基板901的實例，但是也可以採用使用單晶半導體的電晶體形成信號線驅動電路並貼合。圖27A和27B例示包括在信號線驅動電路903 中的由多晶半導體層形成的電晶體909。
此外，設置在第一基板901上的像素部902和掃描線驅動電路904包括多個電晶體，圖27B例示包括在像素部902中的電晶體910。注意，雖然在本實施方式中，假設電晶體910是驅動電晶體，但是在發光裝置中，電晶體910既可以是電流控制電晶體，又可以是擦除電晶體。電晶體910相當於使用微晶半導體層的電晶體。
此外，液晶元件913所具有的像素電極912電連接到電晶體910的佈線918。再者，佈線918電連接到引導佈線914。而且，液晶元件913的相對電極917形成在第二基板906上。像素電極912、相對電極917以及液晶908重疊的部分相當於液晶元件913。
此外，發光元件930所具有的像素電極藉由佈線電連接到電晶體910的源電極或汲電極。而且，在本實施方式中，發光元件930的共同電極和具有透光性的導電材料層電連接。注意，發光元件930的結構不局限於本實施方式所示的結構。可以根據從發光元件930取出的光的方向、電晶體910的極性等，適當地改變發光元件930的結構。
注意，作為第一基板901以及第二基板906的材料，可以使用玻璃、金屬(典型地是不銹鋼)、陶瓷或者塑膠等。作為塑膠，可以使用FRP(纖維增強塑膠)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯樹脂薄膜。此外，也可以使用具有使用PVF薄膜、聚酯薄膜夾住鋁箔的結構的薄片。
另外，隔離物911是珠狀隔離物，為控制像素電極912和相對電極917之間的距離(單元間隙)而設置。注意，也可以使用藉由選擇性地蝕刻絕緣膜來獲得的隔離物。就是說，也可以使用支柱間隔物。
此外，供應到另行形成的信號線驅動電路903、掃描線驅動電路904或像素部902的各種信號及電位從FPC907藉由引導佈線914供給。
在本實施方式中，連接端子916由與液晶元件913所具有的像素電極912相同的導電層形成。此外，引導佈線914由與佈線918相同的導電層形成。
連接端子916藉由各向異性導電層919電連接到FPC907所具有的端子。
注意，雖然未圖示，但是本實施方式所示的液晶顯示裝置具有定向層以及偏振片，還可以具有顏色濾光片、遮罩層。
此外，雖然在圖27B所示的截面圖中未圖示供應到另行形成的信號線驅動電路903、掃描線驅動電路904或像素部902的各種信號及電位，但是從FPC907藉由引導佈線914、915供給。
在本實施方式中，連接端子916由與像素電極912相同的導電層形成。此外，引導佈線915由與佈線918相同的導電層形成。
位於在從發光元件930的光的取出方向上的基板的第二基板應該是透明。在此情況下，使用由玻璃板、塑膠 板、聚酯薄膜或丙烯薄膜等具有透光性的材料構成的基板。
此外，作為填充材料931，除了氮、氬等惰性氣體以外，還可以使用紫外線固化樹脂或熱固化樹脂等，而可以使用PVC(聚氯乙烯)、丙烯、聚醯亞胺、環氧樹脂、矽樹脂、PVB(聚乙烯醇縮丁醛)、或者EVA(乙烯-醋酸乙烯酯)等。在本實施方式中，作為填充材料，使用氮既可。
此外，根據必要，也可以在發光元件的發射表面上適當地設置偏振片、圓偏振片(包括橢圓偏振片)、相位差板(λ/4板、λ/2板)或者顏色濾光片等光學薄膜。此外，也可以在偏振片或圓偏振片設置反射防止層。
本實施方式可以與其他實施方式所記載的結構組合而實施。
[實施方式5]
根據本發明而獲得的液晶顯示裝置可以使用於主動矩陣型液晶模組。就是說，可以將本發明應用於將它們安裝到顯示部中的所有電子設備。作為電子設備，可以舉出：影像拍攝裝置諸如攝像機、數位相機等；頭盔顯示器(護目鏡型顯示器)；汽車導航系統；投影機；汽車身立聲；個人電腦；可攜式資訊終端(移動電腦、移動電話、或電子書籍等)；等等。圖29A至29C示出它們的一個例子。
圖29A示出電視裝置。如圖29A所示，可以將顯示模組嵌入框體中來完成電視裝置。將安裝有FPC的顯示面板稱為顯示模組。由顯示模組形成主畫面953，並且作為其他附屬設備具備揚聲器部959、操作開關等。像這樣，可以完成電視裝置。
如圖29A所示，將利用顯示元件的顯示用面板952嵌入框體951中，可以由接收器955接收普通的電視廣播。而且，也可以藉由數據機954連接到採用有線或無線方式的通信網路，進行單方向(從發送者到接收者)或雙方向(在發送者和接收者之間或在接收者之間)的資訊通信。可以使用嵌入框體中的開關或另行形成的遙控操作機956來操作電視裝置。並且，也可以在該遙控操作機956中設置有顯示輸出資訊的顯示部957。
另外，也可以在電視裝置中，除了主畫面953之外，還使用第二顯示用面板形成子畫面958，而附加顯示頻道、音量等的結構。在該結構中，也可以作為主畫面953和子畫面958中的一方利用液晶顯示面板，而作為另一方利用發光顯示面板。另外，為了優先低耗電量化，更最好使用發光顯示面板。當利用液晶顯示面板形成子畫面958時，例如使子畫面958具有能夠一亮一滅的結構，即可。
圖30示出表示電視裝置的主要結構的框圖。在顯示面板中形成有像素部971。如其他實施方式所說明地使信號線驅動電路972和掃描線電路973連接即可。
作為其他外部電路的結構，在圖像信號的輸入一側包 括圖像信號放大電路975、圖像信號處理電路976、以及控制電路977等。該圖像信號放大電路975放大由調諧器974接收的信號中的圖像信號，並圖像信號處理電路976將從其輸出的信號轉換為與紅、綠、藍各種顏色對應的色信號，且控制電路977將該圖像信號轉換為驅動器IC的輸入規格。控制電路977將信號分別輸出到掃描線一側和信號線一側。在進行數位驅動的情況下，也可以具有如下結構，即在信號線一側設置信號分割電路978，並且將輸入數位信號分割成m個來供應。
由調諧器974接收的信號中的音頻信號被傳送到音頻信號放大電路979，並且其輸出經過音頻信號處理電路980供應到揚聲器983。控制電路981從輸入部982接收接收站(接收頻率)、音量的控制資訊，並且將信號傳送到調諧器974、音頻信號處理電路980。
當然，本發明不局限於電視裝置，並且可以應用於各種各樣的用途，諸如個人電腦的監視器；大面積的顯示媒體如火車站、機場等的資訊顯示板或者街頭上的廣告顯示板等。
圖29B示出移動電話961的一個例子。該移動電話961包括顯示部962、操作部963等而構成。在顯示部962中，藉由應用上述實施方式所說明的液晶顯示裝置，可以提高批量生產性。
此外，圖29C所示的可攜式電腦包括主體966、顯示部967等。藉由將上述實施方式所示的液晶顯示裝置應用 於顯示部967，可以提高批量生產性。
本說明書根據2007年7月26日在日本專利局受理的日本專利申請編號2007-195252而製作，所述申請內容包括在本說明書中。
100‧‧‧基板
102‧‧‧導電層
104‧‧‧絕緣層
106‧‧‧LPSAS層
108‧‧‧緩衝層
110‧‧‧雜質半導體層
112‧‧‧導電層
114‧‧‧絕緣層
116‧‧‧導電層
118‧‧‧開口部
120‧‧‧開口部

Claims (3)

  1. 一種液晶顯示裝置，其特徵係，具有透光性基板，具有前述基板上的閘極配線，具有前述基板上的配線，具有前述基板上的第1電容配線與第2電容配線，具有第1電晶體，該第1電晶體係具有第1通道形成區域、第1閘電極、第1源電極及第1汲電極，具有第2電晶體，該第2電晶體係具有第2通道形成區域、第2閘電極、第2源電極及第2汲電極，前述閘極配線，係具有作為前述第1閘電極作用的區域與作為前述第2閘電極作用的區域，具有第1電容元件，其一方之電極被電連接於前述第1電容配線，具有第2電容元件，其一方之電極被電連接於前述第2電容配線，具有前述第1電晶體、前述第2電晶體及前述第1電容元件上的絕緣膜，前述絕緣膜，係具有第1開口部與第2開口部，具有第1次像素電極與位於前述第1次像素電極旁的第2次像素電極，前述第1次像素電極與前述第2次像素電極，係分別具有狹縫，具有前述第1次像素電極及前述第2次像素電極上的 液晶，具有前述液晶上的對向電極，前述第1源電極及前述第1汲電極的一方，係被電連接於前述配線，前述第2源電極及前述第2汲電極的一方，係被電連接於前述配線，前述第1源電極及前述第1汲電極的另一方，係經由前述第1開口部被電連接於前述第1次像素電極，前述第1源電極及前述第1汲電極的另一方，係被電連接於前述第1電容元件之另一方的電極，前述第2源電極及前述第2汲電極的另一方，係經由前述第2開口部被電連接於前述第2次像素電極，前述第2源電極及前述第2汲電極的另一方，係被電連接於前述第2電容元件之另一方的電極，前述第1通道形成區域，係重疊於前述閘極配線，前述第1次像素電極，係重疊於前述第1開口部之全部，前述第2次像素電極，係重疊於前述第2開口部之全部，前述第2電容配線，係不重疊於前述第2開口部，包含有前述第1通道形成區域之半導體膜，係具有矽。
  2. 如申請專利範圍第1項之液晶顯示裝置，其中，前述第2通道形成區域，係重疊於前述閘極配線。
  3. 如申請專利範圍第1或2項之液晶顯示裝置，其中，前述第1電容元件之另一方的電極與前述第1源電極及前述第1汲電極的另一方，係由同一導電膜形成，前述第1電容元件，係被形成於前述第1電容配線與前述導電膜所重疊的部分。
TW104120332A 2007-07-26 2008-07-22 顯示裝置 TWI614903B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007195252 2007-07-26
JP2007-195252 2007-07-26

Publications (2)

Publication Number Publication Date
TW201539767A TW201539767A (zh) 2015-10-16
TWI614903B true TWI614903B (zh) 2018-02-11

Family

ID=40294456

Family Applications (2)

Application Number Title Priority Date Filing Date
TW104120332A TWI614903B (zh) 2007-07-26 2008-07-22 顯示裝置
TW097127811A TWI585983B (zh) 2007-07-26 2008-07-22 顯示裝置

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW097127811A TWI585983B (zh) 2007-07-26 2008-07-22 顯示裝置

Country Status (5)

Country Link
US (1) US7897971B2 (zh)
JP (10) JP2009049399A (zh)
KR (1) KR101493300B1 (zh)
CN (1) CN101355089B (zh)
TW (2) TWI614903B (zh)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8921858B2 (en) * 2007-06-29 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US9176353B2 (en) * 2007-06-29 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US8330887B2 (en) * 2007-07-27 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
KR100958023B1 (ko) * 2008-11-04 2010-05-17 삼성모바일디스플레이주식회사 유기전계 발광 표시장치
KR101641532B1 (ko) * 2009-02-10 2016-08-01 삼성디스플레이 주식회사 타이밍 제어방법, 이를 수행하기 위한 타이밍 제어장치 및 이를 갖는 표시장치
KR101681884B1 (ko) * 2009-03-27 2016-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치, 표시장치 및 전자기기
JP5321269B2 (ja) * 2009-06-16 2013-10-23 ソニー株式会社 画像表示装置、画像表示方法、及びプログラム
KR101818556B1 (ko) * 2009-07-15 2018-01-15 퀄컴 인코포레이티드 이면측 바디 연결을 가진 반도체-온-절연체
US9466719B2 (en) 2009-07-15 2016-10-11 Qualcomm Incorporated Semiconductor-on-insulator with back side strain topology
US9496227B2 (en) 2009-07-15 2016-11-15 Qualcomm Incorporated Semiconductor-on-insulator with back side support layer
US8921168B2 (en) 2009-07-15 2014-12-30 Silanna Semiconductor U.S.A., Inc. Thin integrated circuit chip-on-board assembly and method of making
US9390974B2 (en) 2012-12-21 2016-07-12 Qualcomm Incorporated Back-to-back stacked integrated circuit assembly and method of making
EP2937898A1 (en) 2009-07-15 2015-10-28 Silanna Semiconductor U.S.A., Inc. Semiconductor-on-insulator with backside heat dissipation
TWI509780B (zh) * 2009-07-15 2015-11-21 Silanna Semiconductor Usa Inc 積體電路及其製造方法
KR101785745B1 (ko) * 2009-09-16 2017-10-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN102598278B (zh) 2009-10-09 2015-04-08 株式会社半导体能源研究所 半导体器件
WO2011070901A1 (en) * 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101836067B1 (ko) * 2009-12-21 2018-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터와 그 제작 방법
TWI535028B (zh) * 2009-12-21 2016-05-21 半導體能源研究所股份有限公司 薄膜電晶體
US8476744B2 (en) 2009-12-28 2013-07-02 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with channel including microcrystalline and amorphous semiconductor regions
KR101950364B1 (ko) 2010-02-26 2019-02-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
CN102214677A (zh) * 2010-04-12 2011-10-12 三星移动显示器株式会社 薄膜晶体管和具有该薄膜晶体管的显示装置
US8704230B2 (en) 2010-08-26 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8735231B2 (en) * 2010-08-26 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of dual-gate thin film transistor
US9230826B2 (en) 2010-08-26 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Etching method using mixed gas and method for manufacturing semiconductor device
JP2013251284A (ja) * 2010-09-21 2013-12-12 Sharp Corp 半導体装置およびその製造方法
KR101631632B1 (ko) 2011-04-22 2016-06-20 삼성전자주식회사 조명기구
KR101884891B1 (ko) * 2012-02-08 2018-08-31 삼성디스플레이 주식회사 표시 장치
KR101678512B1 (ko) * 2012-03-22 2016-11-22 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 기록 매체
KR101949225B1 (ko) 2012-04-16 2019-04-26 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시 장치
KR101965256B1 (ko) * 2012-10-17 2019-04-04 삼성디스플레이 주식회사 유기 발광 표시 장치
US9246133B2 (en) * 2013-04-12 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Light-emitting module, light-emitting panel, and light-emitting device
US9257290B2 (en) 2013-12-25 2016-02-09 Shenzhen China Star Optoelectronics Technology Co., Ltd. Low temperature poly-silicon thin film transistor and manufacturing method thereof
CN103762178A (zh) * 2013-12-25 2014-04-30 深圳市华星光电技术有限公司 一种低温多晶硅薄膜晶体管及其制造方法
WO2015198183A1 (en) 2014-06-23 2015-12-30 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US9515181B2 (en) 2014-08-06 2016-12-06 Qualcomm Incorporated Semiconductor device with self-aligned back side features
JP6392061B2 (ja) * 2014-10-01 2018-09-19 東京エレクトロン株式会社 電子デバイス、その製造方法、及びその製造装置
JP6555869B2 (ja) * 2014-10-17 2019-08-07 キヤノン株式会社 静電容量型トランスデューサ
KR102473101B1 (ko) * 2016-04-04 2022-12-01 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 표시 장치
US10147718B2 (en) * 2016-11-04 2018-12-04 Dpix, Llc Electrostatic discharge (ESD) protection for the metal oxide medical device products
CN109727530A (zh) * 2017-10-31 2019-05-07 昆山工研院新型平板显示技术中心有限公司 柔性显示模组及柔性显示模组制备方法
KR20200066438A (ko) 2018-11-30 2020-06-10 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
US11011572B2 (en) * 2019-05-10 2021-05-18 Innolux Corporation Laminated structures and electronic devices
CN113450645B (zh) * 2020-03-27 2023-08-01 群创光电股份有限公司 显示面板以及拼接显示装置
KR20210128544A (ko) * 2020-04-16 2021-10-27 삼성디스플레이 주식회사 표시 장치
CN112365796B (zh) * 2020-11-26 2022-09-27 京东方科技集团股份有限公司 背光模组和显示装置
WO2023024058A1 (zh) * 2021-08-27 2023-03-02 京东方科技集团股份有限公司 显示基板和显示装置
CN116847682A (zh) * 2021-12-14 2023-10-03 武汉华星光电半导体显示技术有限公司 显示面板
CN116364780A (zh) * 2023-03-27 2023-06-30 惠科股份有限公司 薄膜晶体管及其制作方法、静电释放保护电路和显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004035964A (ja) * 2002-07-04 2004-02-05 Tokki Corp 蒸着装置
US20050012097A1 (en) * 2003-07-14 2005-01-20 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device

Family Cites Families (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56122123A (en) 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
JPS5713777A (en) 1980-06-30 1982-01-23 Shunpei Yamazaki Semiconductor device and manufacture thereof
US5091334A (en) 1980-03-03 1992-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
USRE34658E (en) 1980-06-30 1994-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device of non-single crystal-structure
JPH03278466A (ja) * 1990-03-27 1991-12-10 Toshiba Corp 薄膜トランジスタおよびその製造方法
EP0473988A1 (en) * 1990-08-29 1992-03-11 International Business Machines Corporation Method of fabricating a thin film transistor having amorphous/polycrystalline semiconductor channel region
JP2791422B2 (ja) 1990-12-25 1998-08-27 株式会社 半導体エネルギー研究所 電気光学装置およびその作製方法
US5849601A (en) 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
KR950013784B1 (ko) 1990-11-20 1995-11-16 가부시키가이샤 한도오따이 에네루기 겐큐쇼 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터
JP2838318B2 (ja) 1990-11-30 1998-12-16 株式会社半導体エネルギー研究所 感光装置及びその作製方法
US5414442A (en) 1991-06-14 1995-05-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
JP3255942B2 (ja) * 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
JP2924441B2 (ja) * 1992-04-27 1999-07-26 日本電気株式会社 薄膜トランジスタ及びその製造方法
JP2661594B2 (ja) * 1995-05-25 1997-10-08 日本電気株式会社 薄膜トランジスタおよびその製造方法
KR100257158B1 (ko) 1997-06-30 2000-05-15 김영환 박막 트랜지스터 및 그의 제조 방법
US6121660A (en) 1997-09-23 2000-09-19 Semiconductor Energy Laboratory Co., Ltd. Channel etch type bottom gate semiconductor device
US6013930A (en) 1997-09-24 2000-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having laminated source and drain regions and method for producing the same
US6218219B1 (en) 1997-09-29 2001-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
JP4376979B2 (ja) 1998-01-12 2009-12-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001257350A (ja) 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4683688B2 (ja) 2000-03-16 2011-05-18 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP2002026333A (ja) * 2000-07-11 2002-01-25 Nec Corp アクティブマトリクス基板の製造方法
JP4718677B2 (ja) 2000-12-06 2011-07-06 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP4267242B2 (ja) * 2001-03-06 2009-05-27 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP3946547B2 (ja) 2001-06-05 2007-07-18 シャープ株式会社 アクティブマトリクス基板および表示装置ならびに検出装置
JP3831868B2 (ja) 2001-08-13 2006-10-11 大林精工株式会社 アクティブマトリックス表示装置とその製造方法
JP3842676B2 (ja) * 2002-03-22 2006-11-08 株式会社日立製作所 液晶表示装置
US7592980B2 (en) 2002-06-05 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4248306B2 (ja) * 2002-06-17 2009-04-02 シャープ株式会社 液晶表示装置
JP2004109418A (ja) 2002-09-18 2004-04-08 Hitachi Ltd 液晶表示装置
JP4439861B2 (ja) 2002-09-20 2010-03-24 株式会社半導体エネルギー研究所 表示装置の作製方法
JP4984369B2 (ja) 2002-12-10 2012-07-25 株式会社ジャパンディスプレイイースト 画像表示装置及びその製造方法
TW577176B (en) * 2003-03-31 2004-02-21 Ind Tech Res Inst Structure of thin-film transistor, and the manufacturing method thereof
JP4112527B2 (ja) * 2003-07-14 2008-07-02 株式会社半導体エネルギー研究所 システムオンパネル型の発光装置の作製方法
JP4748954B2 (ja) 2003-07-14 2011-08-17 株式会社半導体エネルギー研究所 液晶表示装置
US7894026B2 (en) * 2003-10-01 2011-02-22 Samsung Electronics Co., Ltd. Thin film transistor array panel and liquid crystal display including light shield
JP4574158B2 (ja) 2003-10-28 2010-11-04 株式会社半導体エネルギー研究所 半導体表示装置及びその作製方法
KR100557732B1 (ko) * 2003-12-26 2006-03-06 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광장치 및 그 제조방법
TWI366701B (en) 2004-01-26 2012-06-21 Semiconductor Energy Lab Method of manufacturing display and television
JP4299717B2 (ja) 2004-04-14 2009-07-22 Ｎｅｃ液晶テクノロジー株式会社 薄膜トランジスタとその製造方法
JP2005322845A (ja) 2004-05-11 2005-11-17 Sekisui Chem Co Ltd 半導体デバイスと、その製造装置、および製造方法
KR20060046241A (ko) * 2004-06-29 2006-05-17 엘지.필립스 엘시디 주식회사 액정표시소자
KR101107981B1 (ko) * 2004-09-03 2012-01-25 삼성전자주식회사 표시 장치용 기판, 액정 표시 장치 및 그 제조방법
JP4592384B2 (ja) * 2004-10-25 2010-12-01 シャープ株式会社 液晶表示装置
EP1674922A1 (en) * 2004-12-27 2006-06-28 Samsung Electronics Co., Ltd. Liquid crystal display
JP4571855B2 (ja) 2004-12-28 2010-10-27 シャープ株式会社 液晶表示装置用基板及びそれを備えた液晶表示装置及びその駆動方法
KR101085451B1 (ko) * 2005-02-11 2011-11-21 삼성전자주식회사 표시장치용 박막트랜지스터 기판과 그 제조방법
JP4105210B2 (ja) * 2005-05-23 2008-06-25 シャープ株式会社 アクティブマトリクス基板、表示装置および画素欠陥修正方法
JP4744518B2 (ja) * 2005-06-09 2011-08-10 シャープ株式会社 液晶表示装置
KR101134932B1 (ko) * 2005-06-14 2012-04-17 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR101219039B1 (ko) * 2005-06-14 2013-01-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
JP4577114B2 (ja) 2005-06-23 2010-11-10 ソニー株式会社 薄膜トランジスタの製造方法および表示装置の製造方法
KR101152528B1 (ko) * 2005-06-27 2012-06-01 엘지디스플레이 주식회사 누설전류를 줄일 수 있는 액정표시소자 및 그 제조방법
JP2007035964A (ja) * 2005-07-27 2007-02-08 Sony Corp 薄膜トランジスタとその製造方法、及び表示装置
JP2007041096A (ja) * 2005-08-01 2007-02-15 Sanyo Epson Imaging Devices Corp 電気光学装置およびその製造方法、電子機器
JP4039446B2 (ja) 2005-08-02 2008-01-30 エプソンイメージングデバイス株式会社 電気光学装置及び電子機器
KR101240644B1 (ko) * 2005-08-09 2013-03-11 삼성디스플레이 주식회사 박막 트랜지스터 표시판
JP4874599B2 (ja) * 2005-08-11 2012-02-15 東芝モバイルディスプレイ株式会社 液晶表示装置
TWI409934B (zh) 2005-10-12 2013-09-21 Semiconductor Energy Lab 半導體裝置
KR101158896B1 (ko) * 2005-10-28 2012-06-25 삼성전자주식회사 박막트랜지스터 기판 및 이의 제조방법과,박막트랜지스터를 갖는 액정표시패널 및 전계발광 표시패널
KR20070051045A (ko) 2005-11-14 2007-05-17 삼성전자주식회사 액정 표시 장치
JP5144055B2 (ja) * 2005-11-15 2013-02-13 三星電子株式会社 表示基板及びこれを有する表示装置
KR101383714B1 (ko) * 2005-12-02 2014-04-09 삼성디스플레이 주식회사 액정 표시 장치
JP4364925B2 (ja) * 2005-12-26 2009-11-18 シャープ株式会社 アクティブマトリクス基板、液晶パネル、液晶表示装置、テレビジョン受像機
US8921858B2 (en) * 2007-06-29 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004035964A (ja) * 2002-07-04 2004-02-05 Tokki Corp 蒸着装置
US20050012097A1 (en) * 2003-07-14 2005-01-20 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device

Also Published As

Publication number Publication date
TW200924198A (en) 2009-06-01
TWI585983B (zh) 2017-06-01
JP6829791B1 (ja) 2021-02-10
JP2009049399A (ja) 2009-03-05
JP2021073524A (ja) 2021-05-13
JP6348650B2 (ja) 2018-06-27
JP2018159952A (ja) 2018-10-11
JP5766329B2 (ja) 2015-08-19
JP6181109B2 (ja) 2017-08-16
JP2023169142A (ja) 2023-11-29
JP2014197197A (ja) 2014-10-16
CN101355089A (zh) 2009-01-28
JP2015228028A (ja) 2015-12-17
KR20090012118A (ko) 2009-02-02
JP7440692B2 (ja) 2024-02-28
JP2018063434A (ja) 2018-04-19
JP2022104922A (ja) 2022-07-12
KR101493300B1 (ko) 2015-02-13
US7897971B2 (en) 2011-03-01
JP7329647B2 (ja) 2023-08-18
US20090026454A1 (en) 2009-01-29
JP2021036318A (ja) 2021-03-04
TW201539767A (zh) 2015-10-16
JP2017223965A (ja) 2017-12-21
CN101355089B (zh) 2012-06-27

Similar Documents

Publication Publication Date Title
JP7440692B2 (ja) 液晶表示装置
TWI469223B (zh) 薄膜電晶體和顯示裝置的製造方法
JP5500803B2 (ja) 薄膜トランジスタの作製方法
JP5395384B2 (ja) 薄膜トランジスタの作製方法
TWI479566B (zh) 半導體裝置的製造方法
KR20090004587A (ko) 발광 장치
JP2009049384A (ja) 発光装置
JP7475566B1 (ja) 液晶表示装置