TWI506796B - 薄膜電晶體和顯示裝置 - Google Patents

薄膜電晶體和顯示裝置 Download PDF

Info

Publication number
TWI506796B
TWI506796B TW098142074A TW98142074A TWI506796B TW I506796 B TWI506796 B TW I506796B TW 098142074 A TW098142074 A TW 098142074A TW 98142074 A TW98142074 A TW 98142074A TW I506796 B TWI506796 B TW I506796B
Authority
TW
Taiwan
Prior art keywords
semiconductor layer
layer
semiconductor
thin film
film transistor
Prior art date
Application number
TW098142074A
Other languages
English (en)
Other versions
TW201030985A (en
Inventor
Hiromichi Godo
Satoshi Kobayashi
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201030985A publication Critical patent/TW201030985A/zh
Application granted granted Critical
Publication of TWI506796B publication Critical patent/TWI506796B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Description

薄膜電晶體和顯示裝置
本發明係關於一種薄膜電晶體及顯示裝置。
近年來，由具有絕緣表面的基板(例如，玻璃基板)上的半導體薄膜(厚度是幾nm至幾百nm左右)構成的薄膜電晶體受到注目。薄膜電晶體已被廣泛地應用於如IC(積體電路)及電光裝置那樣的電子設備。尤其，目前正在加快開發作為以液晶顯示裝置等為代表的顯示裝置的開關元件的薄膜電晶體。在液晶顯示裝置等的顯示裝置中，作為開關元件，主要使用利用非晶半導體膜或多晶半導體膜的薄膜電晶體。進而，使用微晶半導體膜製造的薄膜電晶體已被廣泛地周知(例如，參照專利文獻1)。
在機能優異的薄膜電晶體中，當使閘極電壓變化時，流在源極電極和汲極電極之間的電流的變化量大。作為表示當使閘極電壓變化時，流在源極電極和汲極電極之間的電流的變化量的值，亞臨界值已被廣泛地周知。
另外，薄膜電晶體需要光漏電流的減少。光漏電流是指：因對薄膜電晶體的半導體層照射光來在半導體層中產生光伏效應且電流流在源極電極和汲極電極之間，而產生的電流。因此，關於對薄膜電晶體的半導體層進行遮光的研究開發多(例如，參照專利文獻2及專利文獻3)。
[專利文獻1]美國專利第4409134號說明書
[專利文獻2]日本專利申請特開平第10-20298號公報
[專利文獻3]日本專利申請特開平第7-122754號公報
例如，在應用於顯示裝置的薄膜電晶體中，因光照射到半導體層，而產生光漏電流。當產生光漏電流時，例如因顯示裝置的對比度降低等而顯示品質降低。為了抑制上述光漏電流，對半導體層進行遮光即可。例如，在光入射的一側重疊於半導體層地設置閘極電極，即可。
但是，例如，在將非晶半導體層層疊於微晶半導體層上的薄膜電晶體中，當使半導體層重疊於閘極電極時，有截止電流增大的趨勢。特別地，當Vgs <0時，將閘極電壓設定得越低，而截止電流就顯著地越增大。換言之，截止電流的上升率大。
於是，鑒於上述問題，本發明的目的之一在於提供在使用閘極電極對半導體層進行遮光的情況下，截止電流的上升率也小的薄膜電晶體。
本發明的一個實施例是一種底閘型薄膜電晶體，包括：在載流子遷移率高的半導體層上層疊有載流子遷移率低的半導體層的半導體層，其中，使用閘極電極對這些半導體層的整個面進行遮光，並且，在載流子遷移率高的半導體層和汲極電極之間設置有雜質半導體層。
本發明的一個實施例是一種薄膜電晶體，包括：閘極電極層；第一半導體層；設置在所述第一半導體層上且與其接觸的其載流子遷移率低於所述第一半導體層的載流子遷移率的第二半導體層；設置在所述閘極電極層和所述第一半導體層之間且與其接觸的閘極絕緣層；接觸於所述第一半導體層的側面及所述第二半導體層地設置的雜質半導體層；以及設置在所述雜質半導體層上且與其接觸的源極電極及汲極電極層，其中，所述第一半導體層的閘極電極層一側的整個面重疊於所述閘極電極層。
本發明的一個實施例是一種薄膜電晶體，包括：閘極電極層；第一半導體層；設置在所述第一半導體層上且與其接觸的其載流子遷移率低於所述第一半導體層的載流子遷移率的第二半導體層；設置在所述閘極電極層和所述第一半導體層之間且與其接觸的閘極絕緣層；設置在所述第二半導體層上且與其接觸的第一雜質半導體層；接觸於所述第一雜質半導體層、所述第一半導體層的側面和所述第二半導體層的側面地設置的第二雜質半導體層；以及設置在所述第二雜質半導體層上且與其接觸的源極電極及汲極電極層，其中，所述第一半導體層的閘極電極層一側的整個面重疊於所述閘極電極層。
在具有上述結構的薄膜電晶體中，較佳的利用所述閘極電極層對所述第一半導體層進行遮光。從而，閘極電極層優選由遮光材料形成。
藉由採用所述第一半導體層具有結晶半導體，並且所述第二半導體層具有非晶半導體的結構，可以得到具有上述結構的薄膜電晶體。
在底閘型薄膜電晶體中，藉由在第一半導體層上設置第二半導體層，當導通時電流主要流在第一半導體層一側，而當截止時電流主要流在第二半導體層一側。因此，藉由使用載流子遷移率高的半導體形成第一半導體層，並且使用載流子遷移率低的半導體形成第二半導體層，可以得到導通電流大且截止電流少(即，導通截止比高)的薄膜電晶體。另外，也可以以使半導體層重疊於閘極電極層的方式對半導體層進行遮光，而可以減少光漏電流。換言之，藉由採用本發明的一個實施例的薄膜電晶體的結構，可以得到光漏電流少且導通截止比高的薄膜電晶體。
藉由將光漏電流少且導通截止比高的薄膜電晶體應用於顯示裝置，可以得到對比度高且耗電量少的顯示裝置。
以下，參照附圖對本發明的實施例模式進行說明。但是，本發明不局限於以下的說明。所屬本技術領域的普通技術人員很容易理解；本發明的方式和細節可以在不脫離本發明的宗旨及其範圍的條件下作各種各樣的變換。因此，本發明不應該被解釋為僅限於以下所示的實施例模式的記載內容。此外，當藉由附圖說明本發明的結構時，在不同附圖之間共同使用相同的附圖標記來表示相同的部分。另外，也有如下情況：當表示相同的部分時使用相同的陰影線，而不特別附加附圖標記。另外，為了方便起見，有時將絕緣層不表示在俯視圖中。
實施例模式1
在本實施例模式中，參照附圖說明本發明的一個實施例的薄膜電晶體。
圖1A和圖1B表示本實施例模式的薄膜電晶體。
圖1A和圖1B所示的薄膜電晶體，包括：閘極電極層102；半導體層(第一半導體層106及第二半導體層108)；設置在閘極電極層102和半導體層之間且與其接觸的閘極絕緣層104；接觸於第二半導體層108地設置的第一雜質半導體層110；其一部分接觸於第一雜質半導體層110及半導體層地設置的第二雜質半導體層111；以及設置在第二雜質半導體層111上且與其接觸的源極電極及汲極電極層112，其中半導體層的整個面重疊於閘極電極層102。另外，該薄膜電晶體較佳的由保護層114覆蓋。在將該薄膜電晶體用作顯示裝置的像素電晶體的情況下，如圖1A和圖1B所示那樣，在保護層114中設置開口部116，並且通過該開口部116連接到源極電極及汲極電極層112地設置像素電極層118，即可。另外，第二半導體層108接觸於第一半導體層106地設置，並且較佳的由其載流子遷移率低於第一半導體層106的載流子遷移率的材料設置第二半導體層108。
如圖1A和圖1B所示那樣，藉由薄膜電晶體的半導體層的整個面重疊於閘極電極層102，可以抑制來自基板100一側的光漏電流。
另外，在圖1A和圖1B所示的薄膜電晶體中，層疊第一半導體層106和第二半導體層108形成半導體層。為了減少截止電流，設置第二半導體層108。第二半導體層108接觸於第一半導體層106地設置，並且第二半導體層108較佳的由其載流子遷移率低於第一半導體層106的載流子遷移率的材料設置。例如，較佳的形成結晶半導體層作為第一半導體層106，並且形成後面所述的“包括非晶半導體的層”(可以緩和電場的半導體層)作為第二半導體層108。當薄膜電晶體導通時流在第一半導體層106中的電流佔優勢，而當薄膜電晶體截止時流在第二半導體層108中的電流佔優勢。另外，藉由作為第二半導體層108採用後面所述的“包括非晶半導體的層”，可以防止因設置第二半導體層108而導致的導通電流的減少。因此，藉由作為第一半導體層106採用結晶半導體層，並且作為第二半導體層108採用後面所述的“包括非晶半導體的層”，可以得到導通截止比高的薄膜電晶體。但是，第二半導體層108不局限於此，例如也可以使用非晶半導體形成第二半導體層108。
在此，說明構成薄膜電晶體的每一層。
基板100只要具有可以承受形成在基板100上的薄膜(晶體矽等)的形成製程的程度的耐熱性及耐藥品性等即可，而不局限於特定的材料的基板。具體而言，例如，可以舉出玻璃基板、石英基板、不銹鋼基板及矽基板。另外，在將圖1A和圖1B所示的薄膜電晶體用於顯示裝置的情況下，作為基板100使用具有透光性的基板即可，例如，使用玻璃基板或石英基板即可。在基板100是玻璃母板的情況下，採用第一代(例如，320mm×400mm)至第十代(例如，2950mm×3400mm)的基板即可，但是不局限於此。
可以藉由使用鉬、鈦、鉻、鉭、鎢、鋁、銅、釹或鈧等的金屬材料或以這些為主要成分的合金材料來形成閘極電極層102。閘極電極層102既可以由這些材料的單層形成，又可以層疊這些材料形成。另外，閘極電極層102也構成閘極佈線。
閘極絕緣層104可以使用氧化矽、氮化矽、氧氮化矽或氮氧化矽形成。另外，閘極絕緣層104既可以以單層形成，又可以層疊這些材料形成。在第一半導體層106是結晶半導體層的情況下，藉由至少作為接觸於第一半導體層106的閘極絕緣層104採用氧化矽層，可以提高第一半導體層106的結晶性。氧化矽層特別較佳的作為形成氣體使用正矽酸乙酯(TEOS：化學式Si(OC2 H5 )4 )形成。
第一半導體層106較佳的如上所說明使用結晶半導體形成。結晶半導體包括多晶半導體或微晶半導體等，但是較佳的使用不需要晶化製程的微晶半導體形成第一半導體層106。
第二半導體層108較佳的是如下半導體層：具有非晶半導體和微小半導體晶粒；與現有的非晶半導體相比，利用CPM(恆定光電流法Constant photocurrent method)、光致發光光譜而測定出的烏爾巴赫端(Urbach edge)的能量少；並且缺陷吸收光譜量少。換言之，這種半導體層是具有高秩序性的半導體層，其中，其缺陷比現有的非晶半導體的缺陷少，且在其價電子帶的帶端(遷移率端)中的能級的尾(下端)的傾斜陡峭。將這種半導體層記載為“包括非晶半導體的層”。
但是，第二半導體層108不局限於上述說明，而也可以使用非晶半導體形成。第二半導體層108至少由其載流子遷移率比第一半導體層106的載流子遷移率低的材料設置，即可。
在此，說明第一半導體層106和第二半導體層108的較佳的的一個實施例。
第一半導體層106較佳的例如由微晶半導體形成。在此，微晶半導體是指具有非晶體和晶體結構(包括單晶、多晶)的中間結構的半導體。微晶半導體是具有自由能穩定的第三狀態的半導體，並且是具有短程有序和晶格畸變的結晶性的半導體，其中晶粒徑是2nm以上且200nm以下，較佳的是10nm以上且80nm以下，更佳的是20nm以上且50nm以下的柱狀晶體或針狀晶體在相對於基板表面法線方向上成長。因此，在柱狀晶體或針狀晶體的介面中有時形成有晶體介面。
微晶半導體之一的微晶矽的拉曼光譜峰值比表示單晶矽的520cm-1 更向低波數一側移動。即，微晶矽的拉曼光譜峰值位於表示單晶矽的520cm-1 和表示非晶矽的480cm-1 之間。另外，使其包含至少1原子%或其以上的氫或鹵族元素，以終止不飽和鍵(dangling bond)。再者，藉由使其包含如氦、氬、氪或氖等的稀有氣體元素，來進一步促進晶格畸變，從而能夠獲得穩定性提高的優異的微晶半導體。例如，在專利文獻1(美國專利4,409,134號說明書)中公開關於這種微晶半導體的記載。
另外，藉由將包含在第一半導體層106中的氧及氮濃度(利用二次離子質譜分析法得到的測定值)設定為低於1×1018 atoms/cm3 ，可以提高第一半導體層106的結晶性。
第二半導體層108較佳的由“包括非晶半導體的層”、含有鹵素的“包括非晶半導體的層”或含有氮的“包括非晶半導體的層”，最佳的由含有NH基的“包括非晶半導體的層”形成。但是，不局限於上述材料。
第一半導體層106和第二半導體層108的介面區域具有微晶半導體區域以及填充在該微晶半導體區域之間的非晶半導體。具體而言，第一半導體層106和第二半導體層108的介面區域包括從第一半導體層106以凸狀延伸的微晶半導體區域和與第二半導體層108相同的“包括非晶半導體的層”。
藉由例如使用“包括非晶半導體的層”、含有鹵素的“包括非晶半導體的層”、含有氮的“包括非晶半導體的層”或含有NH基的“包括非晶半導體的層”形成第二半導體層108，可以降低薄膜電晶體的截止電流。另外，因為在上述介面區域中具有錐形的微晶半導體區域，可以降低縱方向(膜厚度方向)的電阻，即第二半導體層108和由第一雜質半導體層110構成的源區或汲區之間的電阻，而可以提高薄膜電晶體的導通電流。
或者，也可以採用沒有第二半導體層108的結構。在此情況下，較佳的將上述介面區域設置在第一半導體層106和第一雜質半導體層110之間。在該介面區域中具有微晶半導體區域和填充在該微晶半導體區域之間的非晶半導體區域。微晶半導體區域由從第一半導體層106延伸的微晶半導體形成。此時，較佳的該介面區域中的微晶半導體區域所占的比率小於非晶半導體區域所占的比率。並且，較佳的在一對第一雜質半導體層110之間(源區和汲區之間)，即在載流子流過的區域中，微晶半導體區域所占的比率小。這是因為可以降低薄膜電晶體的截止電流的緣故。另外，因為在上述介面區域中縱方向(膜厚度方向)的電阻低，所以可以使薄膜電晶體的導通電流變大。
另外，當第一半導體層106變薄時導通電流降低，當第一半導體層106變厚時第一半導體層106和源極電極及汲極電極層112的接觸面積增大，並且在源極電極及汲極電極層112的功函數高的情況下，如後面所述那樣截止電流提高。
較佳的上述微晶半導體區域的大部分由其頭端從閘極絕緣層104向第二半導體層108變窄的凸狀晶粒構成。或者，上述微晶半導體區域的大部分也可以由其寬度從閘極絕緣層104向第二半導體層108變大的凸狀晶粒構成。
在上述介面區域中，在微晶半導體區域是其頭端從閘極絕緣層104向第二半導體層108變窄的凸狀晶粒的情況下，在第一半導體層106一側與在第二半導體層108一側相比，微晶半導體區域所占的比率高。這是因為如下緣故：微晶半導體區域從第一半導體層106的表面向膜厚度方向成長，但是當在原料氣體中氫流量小(即，稀釋率低)於矽烷流量時，或者當包含氮的原料氣體的濃度高時，抑制微晶半導體區域中的結晶成長而晶粒成為錐形，並且藉由沉積而形成的半導體的大部分成為非晶。
另外，上述介面區域較佳的含有氮、特別佳的含有NH基。這是因為如下緣故：當在包括於微晶半導體區域中的結晶的介面中，即微晶半導體區域和非晶半導體區域的介面中，氮、特別是NH基與矽原子的懸空鍵結合時，減少缺陷而使載流子容易流過。因此，藉由將氮，較佳的是NH基設定為1×1020 cm-3 至1×1021 cm-3 ，容易使用氮、較佳的是NH基對矽原子的懸空鍵進行交聯，而使載流子容易流過。其結果，產生促進晶粒介面或缺陷中的載流子移動的結合，而上述介面區域的載流子遷移率上升。由此，薄膜電晶體的電場效應遷移率提高。
另外，藉由降低上述介面區域的氧濃度，可以減少微晶半導體區域和非晶半導體區域的介面中或晶粒之間的介面中的缺陷，而可以減少障礙載流子移動的結合。
藉由將從閘極絕緣層104的介面到第二半導體層108的凸部的頭端的距離設定為3nm以上且80nm以下，較佳的設定為5nm以上且30nm以下，可以有效地降低薄膜電晶體的截止電流。
以使半導體層和源極電極及汲極電極層112實現歐姆接觸為目的而設置第一雜質半導體層110，並且可以藉由使形成氣體包含賦予一種導電型的雜質元素來形成第一雜質半導體層110。在形成導電型是n型的薄膜電晶體的情況下，作為雜質元素典型地添加磷即可，而對氫化矽添加包含磷化氫(化學式：PH3 )等的賦予n型導電型的雜質元素的氣體即可。在形成導電型是p型的薄膜電晶體的情況下，作為雜質元素典型地添加硼即可，而對氫化矽添加包含乙硼烷(化學式：B2 H6 )等的賦予p型導電型的雜質元素的氣體即可。另外，對第一雜質半導體層110的結晶性沒有特別的限制，其可以是結晶半導體或非晶半導體，但是較佳的是結晶半導體。這是因為藉由使用結晶半導體設置第一雜質半導體層110，導通電流增大的緣故。
第二雜質半導體層111可以使用與第一雜質半導體層110相同材料及相同形成方法設置。
可以藉由使用鉬、鈦、鉻、鉭、鎢、鋁、銅、釹或鈧等的金屬材料或以這些為主要成分的合金材料來形成源極電極及汲極電極層112。源極電極及汲極電極層112既可以由這些材料的單層形成，又可以層疊這些材料形成。另外，源極電極及汲極電極層112也構成源極電極佈線。
保護層114可以與閘極絕緣層104同樣地形成，但是特別較佳的使用氮化矽形成。特別地，為了防止懸浮在大氣中的有機物、金屬、水蒸氣等的有可能成為污染源的雜質元素侵入，較佳的採用緻密的氮化矽層。例如，可以藉由利用頻率是1GHz以上的電漿的電漿CVD法形成緻密的氮化矽層。
像素電極層118可以使用包含具有透光性的導電高分子(也稱為導電聚合物)的導電組成物。作為導電高分子，可以使用所謂的π電子共軛導電高分子。例如，可以舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物或者上述兩種以上的共聚物等。
或者，也可以例如使用如下材料形成像素電極層118：包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦錫氧化物(以下記載為ITO)、銦鋅氧化物或添加有氧化矽的銦錫氧化物等。
在此，為了進行比較，參照圖2A和圖2B說明利用閘極電極只對半導體層的一部分進行遮光的薄膜電晶體。
圖2A和圖2B所示的薄膜電晶體，包括：閘極電極層202；半導體層(第一半導體層206及第二半導體層208)；設置在閘極電極層202和半導體層之間且與其接觸的閘極絕緣層204；接觸於半導體層地設置的雜質半導體層210；以及其一部分接觸於雜質半導體層210及半導體層地設置的源極電極及汲極電極層212，其中，閘極電極層只重疊於半導體層的一部分。另外，圖2A和圖2B所示的薄膜電晶體與圖1A和圖1B所示的薄膜電晶體同樣，由保護層214覆蓋，並且通過設置在保護層214中的開口部216連接到源極電極及汲極電極層212地設置像素電極層218。第二半導體層208接觸於第一半導體層206地設置，並且較佳的由其載流子遷移率低於第一半導體層206的載流子遷移率的材料設置。
如圖2A和圖2B所示那樣，當只薄膜電晶體的半導體層的一部分重疊於閘極電極層202時，半導體層的一部分暴露於光(主要從基板200一側入射的光)，而不能夠減少光漏電流。
圖3A和圖3B所示的薄膜電晶體，包括：閘極電極層302；半導體層(第一半導體層306及第二半導體層308)；設置在閘極電極層302和半導體層之間且與其接觸的閘極絕緣層304；接觸於半導體層地設置的雜質半導體層310；以及其一部分接觸於雜質半導體層310及半導體層地設置的源極電極及汲極電極層312，其中半導體層的整個面重疊於閘極電極層302。另外，該薄膜電晶體與圖1A至圖2B同樣，由保護層314覆蓋，並且通過設置在保護層314中的開口部316連接到源極電極或汲極電極層312地設置像素電極層318。第二半導體層308接觸於第一半導體層306地設置，並且較佳的由其載流子遷移率低於第一半導體層306的載流子遷移率的材料設置。
如圖3A和圖3B所示那樣，當半導體層的整個面重疊於閘極電極層302時，可以減少光漏電流。但是，當作為薄膜電晶體採用上述結構時，有截止電流增大的問題。
圖4A和圖4B表示如下曲線(以下，記載為I-V曲線)：示出圖2A至圖3B所示的薄膜電晶體中的相對於閘極電壓的汲極電流的電流-電壓特性。圖4A表示圖2A和圖2B所示的薄膜電晶體的I-V曲線，而圖4B表示圖3A和圖3B所示的薄膜電晶體的I-V曲線。另外，在圖4A和圖4B中，使用功函數高的材料的鉬形成源極電極及汲極電極層。另外，圖5A和圖5B示出薄膜電晶體的尺寸。另外，圖4A對應於圖2A和圖2B，而圖4B對應於圖3A和圖3B。根據圖4A和圖4B，當使用鉬形成圖3A和圖3B所示的薄膜電晶體的源極電極及汲極電極層時，圖3A和圖3B所示的薄膜電晶體的截止電流非常大於圖2A和圖2B所示的薄膜電晶體的截止電流。特別地，當閘極電壓低時，截止電流特別上升。此時，難以使其進行正常工作作為開關元件。
另一方面，圖6A和圖6B表示圖7A和圖7B所示的薄膜電晶體的I-V曲線。圖7A的薄膜電晶體不包括第一半導體層306，但是其他結構與圖3A和圖3B所示的薄膜電晶體相同。然而，第二半導體層308由非晶半導體層形成。圖7B的薄膜電晶體不包括第一半導體層206，但是其他結構與圖2A和圖2B所示的薄膜電晶體相同。然而，第二半導體層208由非晶半導體形成。即，圖7A和圖7B所示的薄膜電晶體是其通道形成區域由非晶半導體層構成的薄膜電晶體。另外，源極電極及汲極電極層由鉬形成。在此，薄膜電晶體的尺寸與圖5A和圖5B相同。圖6A表示圖7A所示的薄膜電晶體的I-V曲線，而圖6B表示圖7B所示的薄膜電晶體的I-V曲線。
根據圖6A和圖6B，可知：在其通道形成區域由非晶半導體層構成的薄膜電晶體中，閘極電極層重疊於半導體層的整個面的結構(圖7A所示的結構)和閘極電極層只重疊於半導體層的一部分的結構(圖7B所示的結構)的I-V曲線沒有大差異。
於是，當圖2A至圖3B所示的薄膜電晶體與圖7A和圖7B所示的薄膜電晶體分別比較時，在圖2A至圖3B所示的薄膜電晶體中，第一半導體層的一部分接觸於源極電極及汲極電極層的一部分。可以認為該情況對截止電流造成不良影響。
在此，考察第一半導體層306的一部分接觸於源極電極及汲極電極層312的一部分的部分中的帶結構。圖8表示第一半導體層306的一部分接觸於源極電極及汲極電極層312的一部分的部分中的帶結構的示意圖。
在圖8中，Φ是形成源極電極及汲極電極層312的材料的功函數。χ是第一半導體層306的電子親和力(真空能級和所述第一半導體層的遷移率端的底部之間的差異)。Eg 是第一半導體層306的能隙寬度。以第一半導體層306和源極電極及汲極電極層312的邊界的勢壘為E，它們之間有如下算式(1)的關係。
[算式1]
E=χ+Eg -Φ　(1)
邊界的勢壘E越小，電洞越容易注入到半導體層，而電流越容易流過。如圖1A和圖1B所示，藉由至少在該部分中設置雜質半導體層，可以降低產生在第一半導體層306的一部分接觸於源極電極及汲極電極層312的一部分的部分中的漏電流。
圖9A、圖9B和圖10表示對圖1A至圖3B所示的薄膜電晶體的每一個進行計算來得到的I-V曲線。圖9A表示圖1A和圖1B所示的薄膜電晶體的I-V曲線，圖9B表示圖2A和圖2B所示的薄膜電晶體的I-V曲線，並且圖10表示圖3A和圖3B所示的薄膜電晶體的I-V曲線。
根據圖9B，在圖2A和圖2B所示的薄膜電晶體中，當不照射光時得到充分低的截止電流，但是當照射光時截止電流大。從而，難以使圖2A和圖2B所示的薄膜電晶體順利地工作。另外，在此，從基板一側照射光。
根據圖10，在圖3A和圖3B所示的薄膜電晶體中，截止電流大。特別地，電壓低時的截止電流的上升率大。從而，難以使圖3A和圖3B所示的薄膜電晶體順利地工作。
根據圖9A，在圖1A和圖1B所示的薄膜電晶體中，當照射光時也得到充分低的截止電流。該情況可以認為是因為即使從汲極電極一側注入電洞，其後不久也產生與第二雜質半導體層111中的電子的複合。從而，也可以說圖1A和圖1B所示的薄膜電晶體是不論是否照射光都作為開關元件順利的工作的薄膜電晶體。
如上所說明，藉由使半導體層的整個面重疊於閘極電極層，且在源極電極及汲極電極層112下且與其接觸地設置雜質半導體層，可以得到光漏電流小且截止電流少的薄膜電晶體。
藉由例如使用非晶半導體、具有鹵素的非晶半導體、具有氮的非晶半導體或具有NH基的非晶半導體形成第二半導體層108，可以降低薄膜電晶體的截止電流。或者，因為在上述介面區域中具有錐形的微晶半導體區域，所以可以降低縱方向(膜厚度方向)的電阻，即第二半導體層108和由第一雜質半導體層110構成的源區或汲區之間的電阻，而可以提高薄膜電晶體的導通電流。
接著，說明如上所說明的第一半導體層106和第二半導體層108的製造方法。
藉由在電漿CVD裝置的反應室內混合包含矽的沉積氣體(矽烷(化學式：SiH4 )等)和氫，且使用輝光放電電漿，來形成成為第一半導體層106的半導體膜。或者，藉由混合包含矽的沉積氣體、氫、稀有氣體如氦、氖、氪等，且使用使用輝光放電電漿，來形成成為第一半導體層106的半導體膜。將氫流量稀釋為包含矽的沉積氣體流量的10倍至2000倍，較佳的稀釋為10倍至200倍，來形成成為第一半導體層106的半導體膜。成為第一半導體層106的半導體膜以1nm以上且20nm以下，較佳的以3nm以上且10nm以下的厚度形成。
或者，也可以使用如鍺烷(化學式：GeH4 )或二鍺烷(化學式：Ge2 H6 )等的沉積氣體且利用鍺，來形成成為第一半導體層106的半導體膜。
另外，藉由在形成成為第一半導體層106的半導體膜之前，對電漿CVD裝置的反應室內進行排氣且導入包含矽或鍺的沉積氣體，而去除反應室內的雜質元素，可以減少形成的膜的介面中的雜質元素，而可以提高薄膜電晶體的電特性。
藉由在電漿CVD裝置的反應室內混合包含矽的沉積氣體和氫，且利用輝光放電電漿，來形成成為第二半導體層108的半導體膜。此時，藉由與成為第一半導體層106的半導體膜的成膜條件相比，減少相對於包含矽的沉積氣體的氫流量(即，降低稀釋率)而進行成膜，抑制結晶成長，並且隨著膜的沉積，可以形成不包括微晶半導體區域的第二半導體層108。
另外，在成為第二半導體層108的半導體膜的成膜初期中，藉由與成為第一半導體層106的半導體膜的形成條件相比，減少相對於包含矽的沉積氣體的氫流量(即，降低稀釋率)，可以使微晶半導體區域殘留在成為第二半導體層108的半導體膜中。另外，藉由與上述條件相比進一步減少相對於包含矽的沉積氣體的氫流量(即，降低稀釋率)，可以將成為第二半導體層108的半導體膜形成為成為“包括非晶半導體的層”的半導體膜。或者，藉由與上述條件相比進一步減少相對於包含矽的沉積氣體的氫流量(即，降低稀釋率)，且混合包含氮的氣體，可以將第二半導體層108的非晶半導體區域形成得大。另外，成為第二半導體層108的半導體膜也可以使用鍺形成。
另外，在成為第二半導體層108的半導體膜的成膜初期中，以成為第一半導體層106的半導體膜為晶種，來在整個面上沉積膜。然後，部分地抑制結晶成長，而錐形的微晶半導體區域成長(成膜中期)。進而，抑制錐形的微晶半導體區域的結晶成長，而形成不包括微晶半導體區域的成為第二半導體層108的半導體膜作為上層(成膜後期)。
另外，第一半導體層106不局限於結晶半導體層。例如，採用其載流子遷移率高於第二半導體層108的載流子遷移率的半導體層即可。
另外，有閘極電極層102和源極電極及汲極電極層112的重疊部分的寬度越大，截止電流越增加的趨勢。
接著，參照附圖說明圖1A和圖1B所示的薄膜電晶體的製造方法。
首先，在基板100上形成閘極電極層102。作為基板100，可以使用藉由熔化法、浮法(float method)製造的無鹼玻璃基板、陶瓷基板、具有可承受本製造製程的處理溫度以上的耐熱性的塑膠基板等。此外，還可以使用在不銹鋼合金等金屬基板的表面上設置絕緣層的基板。換言之，作為基板100，使用具有絕緣表面的基板。在基板100是母體玻璃的情況下，可以採用第一代(例如，320mm×400mm)至第十代(例如，2950mm×3400mm)中的任何基板。
藉由使用鉬、鈦、鉻、鉭、鎢、鋁、銅、釹或鈧等的金屬材料或以這些為主要成分的合金材料，可以形成閘極電極層102。此外，既可以以單層形成閘極電極層102，又可以層疊多個層形成閘極電極層102。例如，較佳的採用在鋁層上層疊有鉬層或鈦層的兩層的疊層結構。藉由在電阻低的層上層疊用作阻擋層的金屬層，可以降低電阻，並且可以防止金屬元素從金屬層擴散到半導體層。例如，當在Al-Nd合金層上層疊形成鉬層時，可以形成具有優異的耐熱性且電阻低的導電層。或者，也可以採用三層以上的疊層結構。
藉由利用濺射法或真空蒸鍍法在基板100上形成導電膜，利用光微影法或噴墨法等在該導電膜上形成抗蝕劑掩模，並且使用該抗蝕劑掩模對導電膜進行蝕刻，來可以形成閘極電極層102(參照圖11A)。另外，也可以藉由利用噴墨法將銀、金或銅等的導電奈米膏噴射在基板上且進行焙燒，來形成閘極電極層102。另外，作為提高閘極電極層102和基板100的緊密性且/或防止構成閘極電極層102的材料的擴散的阻擋層金屬，也可以將上述金屬材料的氮化物層設置在基板100和閘極電極層102之間。在此，藉由在基板100上形成導電膜，且利用使用光掩模形成的抗蝕劑掩模對其進行蝕刻，來形成閘極電極層102。
另外，因為在後面的製程中在閘極電極層102上形成半導體層以及源極電極佈線(信號線)，所以較佳的將其側面加工為錐形形狀，以防止產生在具有步階差的部分中的佈線破裂。此外，可以藉由該製程同時形成閘極佈線(掃描線)。再者，也可以形成像素部所具有的電容線。注意，掃描線是指選擇像素的佈線。
接著，覆蓋閘極電極層102地形成閘極絕緣層104，並且在閘極絕緣層104上依次層疊形成成為第一半導體層106的第一半導體膜150、成為第二半導體層108的第二半導體膜152及成為第一雜質半導體層110的第一雜質半導體膜154。注意，較佳的至少連續形成閘極絕緣層104、第一半導體膜150及第二半導體膜152。更較佳的連續形成到第一雜質半導體膜154。藉由至少不使接觸於大氣地連續形成閘極絕緣層104、第一半導體膜150及第二半導體膜152，可以不受到因大氣成分或懸浮在大氣中的雜質元素導致的污染而形成疊層膜的各層的介面。因此，可以降低薄膜電晶體的電特性的不均勻性，而可以以高成品率製造可靠性高的薄膜電晶體。
藉由利用CVD法或濺射法等且使用氧化矽、氮化矽、氧氮化矽或氮氧化矽，可以形成閘極絕緣層104。較佳的使用氧化矽形成閘極絕緣層104。特別地，當利用作為形成氣體使用正矽酸乙酯(TEOS：化學式Si(OC2 H5 )4 )的氧化矽層形成閘極絕緣層104時，在接觸於閘極絕緣層104地形成的半導體層具有結晶性的情況下，可以提高其結晶性。另外，閘極絕緣層104可以以單層形成或層疊它們形成。例如，以50nm以上，較佳的以50nm以上且400nm以下，更佳的以150nm以上且300nm以下的厚度形成閘極絕緣層104。當使用氧氧化矽層時，可以防止包含在基板100中的鹼金屬等侵入到第一半導體層106。另外，藉由使用氧氮化矽層，可以防止在作為閘極電極層102使用鋁的情況下產生的小丘的生成，進而可以防止閘極電極層102的氧化。另外，當形成閘極絕緣層104時，較佳的使用其頻率是1GHz以上的電漿CVD裝置。
另外，也可以在形成閘極絕緣層104之後且在形成第一半導體膜150之前，在閘極絕緣層104上形成用於提高緊密性且/或防止氧化的層。作為上述的以防止氧化等為目的而設置的層，例如可以舉出利用氮化矽層夾住氧氮化矽層的疊層結構的層。
第一半導體層106用作薄膜電晶體的通道形成區域。在此，第一半導體層106是結晶半導體層。換言之，在此，第一半導體膜150是結晶半導體膜。結晶半導體膜可以藉由使用電漿CVD法等且利用微晶矽來形成。
另外，本實施例模式的結晶半導體層的載流子遷移率是非晶半導體層的載流子遷移率的大約2倍以上且20倍以下。因此，在由結晶半導體層形成的薄膜電晶體中，與使用非晶半導體層形成的薄膜電晶體相比，其I-V曲線的上升部分的傾斜陡峭。在此，閘極電壓是指源極電極的電位與閘極電極的電位之間電位差，並且汲極電流是指流在源極電極和汲極電極之間的電流。從而，將結晶半導體層用於通道形成區域的薄膜電晶體有優異的作為開關元件的回應性，並且其能夠進行高速工作。藉由作為顯示裝置的開關元件使用將結晶半導體層用於通道形成區域的薄膜電晶體，也可以縮小通道形成區域的面積，即薄膜電晶體的面積。另外，也可以將驅動電路的一部分或全部一體地形成在與像素部相同基板上來形成形成系統型面板(system on panel)。
另外，通常，當不添加以價電子控制為目的的雜質元素時結晶半導體層也顯示弱n型導電型。因此，也可以在形成用作薄膜電晶體的通道形成區域的結晶半導體層的同時或者在形成它之後，添加賦予p型的雜質元素(例如，硼)，以控制臨界值電壓Vth 。作為賦予p型的雜質元素，典型地可以舉出硼，並且較佳的藉由使乙硼烷(化學式：B2 H6 )、三氟化硼(化學式：BF3 )等的雜質氣體以1ppm至1000ppm，較佳的以1ppm至100ppm的比率包含在氫化矽中，而形成該結晶半導體層。並且，較佳的將結晶半導體層中的硼濃度例如設定為1×1014 atoms/cm3 至6×1016 atoms/cm3 。
較佳的以2nm以上且60nm以下，更佳的以10nm以上且30nm以下的厚度形成結晶半導體層。另外，例如，根據結晶半導體膜的成膜製程中的矽烷流量和成膜時間，可以控制結晶半導體層的厚度。具體而言，藉由降低以氧或氮為代表的阻礙晶化的成分，且增加相對於矽烷等的沉積氣體流量的氫等的稀釋氣體流量，可以形成結晶半導體層。此時，將稀釋氣體流量設定為沉積氣體流量的10倍以上且2000倍以下，較佳的設定為50倍以上且200倍以下，即可。藉由以上述條件形成，形成所謂微晶半導體層。
第二半導體層108用作降低截止電流的緩衝層。在此，說明作為第二半導體層108採用“包括非晶半導體的層”的情況，即由如下半導體形成第二半導體層108的情況：其缺陷比現有的非晶半導體少，其價電子帶的帶端(遷移率端)中的能級的尾(下端)的傾斜陡峭且有高秩序性。這種半導體膜以如下方法形成：藉由在上述結晶半導體膜的形成氣體中，例如與第一半導體膜150的成膜條件相比，降低相對於沉積氣體的氫流量比(即，降低稀釋率)，並且使用電漿CVD法，而抑制結晶成長。另外，當使氮包含在結晶半導體膜的形成氣體中時，可以容易形成這種半導體膜。另外，較佳的在第二半導體膜152中包含1×1020 cm-3 至1×1021 cm-3 的氮。此時，氮較佳的以NH基的狀態存在。這是因為如下緣故：利用氮或NH基容易對半導體原子的懸空鍵進行交聯，而容易使載流子流過。其結果，產生促進在晶粒介面或缺陷中的載流子移動的結合，第二半導體層108的載流子遷移率提高，而薄膜電晶體可以得到充分高的電場效應遷移率和導通電流。另外，氮不僅可以以NH基的狀態存在，而且可以以NH2 基的狀態存在。此時，將稀釋氣體流量設定為沉積氣體的10倍以上且2000倍以下，較佳的設定為50倍以上且200倍以下即可，並且較佳的使稀釋氣體的流量比小於形成第一半導體層106時的稀釋氣體流量比。
另外，較佳的第二半導體膜152的氧濃度低。藉由降低第二半導體膜152的氧濃度，可以減少微晶半導體區域和非晶半導體區域的介面、微晶半導體區域和微晶半導體的介面中的阻礙載流子移動的結合。
可以藉由形成第一雜質半導體膜154，並且對第一雜質半導體膜154進行蝕刻，而形成第一雜質半導體層110。在形成導電型是n型的薄膜電晶體作為第一雜質半導體層110的情況下，作為雜質元素典型地添加磷即可，而例如可以藉由對氫化矽添加包含磷化氫(化學式：PH3 )的氣體來形成。另外，在形成導電型是p型的薄膜電晶體的情況下，作為雜質元素典型地添加硼即可，例如可以藉由對氫化矽添加包含乙硼烷(化學式：B2 H6 )的氣體來形成。第一雜質半導體膜154既可以由結晶半導體形成，又可以由非晶半導體形成，但是較佳的由結晶半導體形成第一雜質半導體膜154。將第一雜質半導體膜154的厚度設定為能夠使第二半導體層108和源極電極及汲極電極層112實現歐姆接觸的厚度即可，而較佳的以大約2nm以上且60nm以下的厚度形成第一雜質半導體膜154。藉由將第一雜質半導體膜154形成得盡可能地薄，可以提高處理能力。另外，在由結晶半導體形成第一雜質半導體層110的情況下，降低以氧或氮為代表的阻礙晶化的成分，並且使氫等的稀釋氣體流量大於矽烷等的沉積氣體流量。此時，在由非晶半導體形成第一雜質半導體層110的情況下，將稀釋氣體的流量設定為沉積氣體流量的1倍以上且10倍以下，較佳的設定為1倍以上且5倍以下即可，而在由結晶半導體形成第一雜質半導體層110的情況下，將稀釋氣體的流量設定為沉積氣體流量的10倍以上且2000倍以下，較佳的設定為50倍以上且200倍以下即可。藉由如上所述形成，形成所謂微晶半導體層。
另外，如上所述，較佳的連續形成閘極絕緣層104至第一雜質半導體膜154(參照圖11B)。藉由使用具備多個反應室的多室型CVD裝置，可以根據沉積的膜的種類配備反應室，而可以不使接觸於大氣地連續形成多個不同種類的膜。
圖12是表示具備多個反應室的多室電漿CVD裝置的一例的上截面的示意圖。該裝置具備公共室272、裝載/卸載室270、第一反應室250a、第二反應室250b、第三反應室250c及第四反應室250d。當在裝載/卸載室270的卡匣中嵌裝基板100時，公共室272的傳送機構276將基板100傳送到各反應室。在公共室272和各反應室以及裝載/卸載室之間配備有閘閥274，以避免在各反應室中進行的處理彼此干擾。根據所形成的薄膜的種類可以分別使用各反應室。例如，在第一反應室250a中形成絕緣膜，在第二反應室250b及第四反應室250d中形成半導體膜，並且在第三反應室250c中形成添加有賦予一種導電型的雜質元素的半導體膜。因為各薄膜的最適合的成膜溫度不同，所以藉由分別使用不同反應室，容易管理成膜溫度，而可以以最適合的溫度形成各薄膜。而且，由於可以重複形成相同種類的膜，因此可以去除干涉成膜履歷的殘留雜質所導致的不良影響。另外，既可以採用在一個反應室中形成一個膜的結構，又可以採用在一個反應室中形成如結晶半導體膜和非晶半導體膜那樣其組成彼此相似的膜的結構。
各反應室連接有作為排氣單元的渦輪分子泵264和乾燥泵266。排氣單元不局限於這些真空泵的組合，只要能夠排氣到大約10-5 Pa至10-1 Pa的真空度，就可以使用其他真空泵。但是，第二反應室250b較佳的連接有低溫泵268，以便使反應室內的壓力到達大約10-5 Pa以下。在這些排氣單元和各反應室之間設置有蝶閥260和導電閥262中的一方或雙方。藉由使用蝶閥260，可以遮斷排氣單元和反應室。並且，藉由使用導電閥262，可以控制排氣速度，而調節各反應室的壓力。
此外，藉由使用連接到第二反應室250b的低溫泵268，也可以將反應室內的壓力設定為低於10-5 Pa的壓力(較佳的是超高真空)。在本實施例模式中，藉由將反應室250b內的壓力設定得低於10-5 Pa，可以防止在半導體膜中混入氧等的大氣成分。其結果，可以將包含在半導體膜中的氧濃度設定為1×1016 cm-3 以下。
氣體供給單元258由填充有原料氣體的汽缸、停止閥及質量流量控制器等構成。氣體供給單元258a連接到第一反應室250a且供給用來形成絕緣膜的氣體。氣體供給單元258b連接到第二反應室250b且供給用來形成半導體膜的氣體。氣體供給單元258c連接到第三反應室250c且供給例如添加有賦予n型導電型的雜質元素的半導體材料氣體。氣體供給單元258d連接到第四反應室250d，且供給用來形成半導體膜的氣體。氣體供給單元258e供給氬。氣體供給單元258f供給用於反應室內的清洗的蝕刻氣體(在此，NF3 氣體)。因為在所有反應室中使用氬氣體和用於清洗的蝕刻氣體，所以較佳的氣體供給單元258e和氣體供給單元258f連接到所有反應室。
另外，各反應室連接有用來產生電漿的高頻電力供給單元。在此，高頻電力供應單元包括高頻電源252和匹配器254。但是不局限於此，而高頻電力供應單元也可以連接有微波產生部。作為產生的電漿，例如可以舉出RF(13.56MHz)電漿、VHF電漿(30MHz至300MHz)、微波(2.45GHz)電漿。另外，藉由同時產生RF電漿和VHF電漿(雙頻率勵磁)，可以提高沉積率。
另外，在此使用的電漿較佳的是脈衝調制電漿。藉由使用脈衝調制電漿，成膜時的沉積率提高，且減少成膜時產生的微粒，而可以提高所形成的半導體膜的品質及厚度的均勻性。另外，可以減少產生電漿時的紫外線量，而可以減少形成的半導體膜中的缺陷數。
另外，也可以在同一反應室內連續形成結晶半導體膜、非晶半導體膜及添加有賦予一種導電型的雜質元素的雜質半導體膜。具體而言，將形成有閘極絕緣膜的基板搬入到反應室內，並且在該反應室中連續形成結晶半導體膜、非晶半導體膜及添加有賦予一種導電型的雜質元素的半導體膜(雜質半導體膜)。藉由在同一反應室內連續形成結晶半導體膜及非晶半導體膜，可以形成結晶畸變少的介面。因此，可以防止非意圖的能級形成在介面中。另外，可以減少有可能混入到介面的大氣成分。
另外，雖然不進行圖示，但是預備室也可以連接到圖12所示的多室電漿CVD裝置。藉由在進行成膜之前在預備室中加熱基板，可以縮短各反應室中的直到成膜為止的加熱時間，而可以提高處理能力。
此外，藉由如上所述進行連續成膜，可以層疊形成多個膜而不使可能成為污染源的雜質元素污染介面。因此，可以降低薄膜電晶體的電特性的不均勻性。
藉由使用上述電漿CVD裝置，可以在各反應室中形成一種膜或其組成相似的多種膜，且可以不暴露於大氣地進行連續成膜。因此，可以以不使已形成的膜的殘留物及懸浮在大氣中的雜質元素污染介面的方式層疊形成多個膜。
較佳的使用氟自由基對電漿CVD裝置的反應室內進行清洗。另外，較佳的在成膜之前在反應室內形成保護膜。
另外，可以使用的裝置不局限於上述圖12所示的裝置。例如，也可以使用設置有兩個反應室的CVD裝置。此時，在一方的反應室(第一反應室)中，作為形成氣體使用正矽酸乙酯(TEOS：化學式Si(OC2 H5 )4 )而形成氧化矽膜，並且在另一方的反應室(第二反應室)中，形成氮化矽膜、矽膜及包含一種導電型的雜質元素的矽膜，即可。或者，也可以使用只具有上述第二反應室的裝置。
接著，在成為第一雜質半導體層110的第一雜質半導體膜154上形成抗蝕劑掩模156(參照圖11C)。藉由光微影法，可以形成抗蝕劑掩模156。或者，也可以使用噴墨法等形成抗蝕劑掩模156。或者，既可以以成本降低為目的藉由印刷法形成抗蝕劑掩模156，又可以在藉由印刷法形成抗蝕劑掩模156之後進行雷射加工。
接著，使用抗蝕劑掩模156對第一半導體膜150、第二半導體膜152及第一雜質半導體膜154進行蝕刻。藉由該處理，根據每個元件分離這些膜，而形成第一半導體層106、第二半導體層158及第一雜質半導體層160(參照圖13A)。然後，去除抗蝕劑掩模156。
另外，在該蝕刻處理中，較佳的以將層疊有第一半導體層106、第二半導體層158及第一雜質半導體層160的疊層體162的側面形成為錐形的方式進行蝕刻。錐形角大於或等於30°且小於或等於90°，較佳的大於或等於40°且小於或等於80°。藉由將疊層體162的側面形成為錐形，可以提高在後面的製程中形成在這些層上的膜(例如，導電膜164)的覆蓋性，而可以防止佈線破裂等。
接著，覆蓋疊層體162地形成第二雜質半導體膜163。可以使用與第一雜質半導體膜154相同的材料和相同的形成方法來形成第二雜質半導體膜163。
接著，在第二雜質半導體膜163上形成導電膜164(參照圖13B)。因為在此形成的導電膜164成為源極電極及汲極電極層112，所以可以使用上述導電材料形成。
使用濺射法或真空蒸鍍法等形成導電膜164即可。另外，也可以藉由使用銀、金或銅等的導電奈米膏且使用絲網印刷法或噴墨法等將其噴射且焙燒，而形成導電膜164。
接著，在導電膜164上形成抗蝕劑掩模166(參照圖13C)。可以與抗蝕劑掩模156同樣藉由光微影法或噴墨法形成抗蝕劑掩模166。或者，既可以以成本降低為目的藉由印刷法形成抗蝕劑掩模166，又可以在藉由印刷法形成抗蝕劑掩模166之後進行雷射加工。另外，也可以藉由氧電漿進行灰化，以便調整抗蝕劑掩模的尺寸。
接著，使用抗蝕劑掩模166對導電膜164進行蝕刻，且對導電膜164進行圖案形成，而形成源極電極及汲極電極層112(參照圖14A)。在此，作為蝕刻，例如可以採用濕蝕刻。藉由濕蝕刻，從抗蝕劑掩模166露出的部分的導電膜164受到各向同性蝕刻。其結果，導電層比抗蝕劑掩模更向內縮退，而形成源極電極及汲極電極層112。該源極電極及汲極電極層112不僅構成薄膜電晶體的源極電極及汲極電極，而且構成信號線。但是，不局限於此，而也可以使用乾蝕刻。
接著，在形成有抗蝕劑掩模166的狀態下，對第二半導體層158、第一雜質半導體層160及第二雜質半導體膜163進行蝕刻來形成背通道部(參照圖14B)。由此，第二半導體層158受到蝕刻而其一部分殘留，以形成第二半導體層108、第一雜質半導體層110及第二雜質半導體層111。
在此，較佳的作為蝕刻採用乾蝕刻，特別地，較佳的使用包含氧的氣體進行乾蝕刻。這是因為如下緣故：藉由使用包含氧的氣體，可以使抗蝕劑縮退且對第一雜質半導體層110和第二半導體層108進行蝕刻，而可以將第一雜質半導體層110的側面和非晶半導體層的第二半導體層108的側面形成為錐形。作為蝕刻氣體，例如使用使四氟甲烷(化學式：CF4 )包含氧的蝕刻氣體或使氯包含氧的蝕刻氣體。藉由將第一雜質半導體層110的側面和非晶半導體層的第二半導體層108的側面形成為錐形，可以防止電場的集中，而可以減少截止電流。
第二半導體層108的一部分受到蝕刻而其中設置有凹部，並且較佳的採用使重疊於凹部的第二半導體層108的至少一部分殘留的厚度。在形成源區及汲區的步驟中重疊於第一雜質半導體層110的部分的第二半導體層108不受到蝕刻，並且該部分的厚度是大約80nm以上且500nm以下，較佳的是150nm以上且400nm以下，更佳的是200nm以上且300nm以下。如上所述，藉由將第二半導體層108的厚度設定得充分厚，可以防止雜質元素混入到第一半導體層106等。如此，第二半導體層108也用作第一半導體層106的保護層。
接著，去除抗蝕劑掩模166。
另外，雖然在上述說明中當對第二雜質半導體膜163進行蝕刻時使用抗蝕劑掩模166，但是不局限於此。也可以在去除抗蝕劑掩模166之後，將源極電極及汲極電極層112用作掩模來對第二雜質半導體膜163進行蝕刻。在此情況下，當形成背通道部時也將源極電極及汲極電極層112用作掩模，即可。
另外，通常，在到此為止的製程中產生的存在於背通道部的殘渣及用來去除抗蝕劑掩模166的抗蝕劑剝離液的成分等對電特性造成不良影響。因此，藉由以去除這些為目的而在去除抗蝕劑掩模166之後進一步使用蝕刻、電漿處理及清洗中的任一個或多個製程，可以製造電特性優異(例如，截止電流少)的薄膜電晶體。
藉由上述製程，可以形成圖1A和圖1B所示的底閘型薄膜電晶體。另外，圖2A至圖3B所示的底閘型薄膜電晶體的製造製程也除了形成第二雜質半導體層111的製程以外，與上述製造製程相同。
接著，覆蓋如上所述那樣製造的薄膜電晶體地形成保護層114(參照圖14C)。保護層114可以與閘極絕緣層104同樣地形成。特別佳的使用氮化矽形成保護層114。特別地，較佳的使用緻密的氮化矽層，以便能夠防止懸浮在大氣中的有機物、金屬、水蒸氣等的可能成為污染源的雜質元素侵入。
另外，因為可以將圖1A和圖1B所示的薄膜晶體管用作像素電晶體，所以源極電極和汲極電極中的一方連接到像素電極。在圖1A和圖1B所示的薄膜電晶體中，源極電極和汲極電極中的一方通過設置在保護層114中的開口部116(參照圖15A)連接到像素電極層118。
藉由使用濺射法等且利用包括具有透光性的導電高分子(也稱為導電聚合物)的導電組成物，可以形成像素電極層118。在此，藉由濺射法形成ITO即可。
與源極電極及汲極電極層112等同樣，在整個面上形成像素電極層118之後使用抗蝕劑掩模等進行蝕刻，而對其進行圖案形成，即可(參照圖15B)。
另外，雖然未圖示，但是也可以以像素電極層118的被形成面的平坦化為目的而利用旋塗法等來在保護層114和像素電極層118之間形成有機樹脂層。
另外，雖然在上述說明中說明在同一製程中形成閘極電極和掃描線，並且在同一製程中形成源極電極及汲極電極和信號線的情況，但是不局限於此，而也可以在不同製程中形成電極和連接到該電極的佈線。
另外，本發明的一個實施例的薄膜電晶體不局限於圖1A和圖1B所示的薄膜電晶體。換言之，在第二雜質半導體層111可以兼作第一雜質半導體層110的情況(利用第二雜質半導體層111可以使第二半導體層108和源極電極及汲極電極層112實現歐姆接觸的情況)下，不需要設置第一雜質半導體層110。圖16A和圖16B表示這種薄膜電晶體的一例。
圖16A和圖16B所示的薄膜電晶體，包括：閘極電極層172；半導體層(第一半導體層176及第二半導體層178)；設置在閘極電極層172和半導體層之間且與其接觸的閘極絕緣層174；其一部分接觸於第一半導體層和第二半導體層地設置的第二雜質半導體層180；以及設置在第二雜質半導體層180上且與其接觸的源極電極及汲極電極層182，其中，半導體層的整個面重疊於閘極電極層172。另外，較佳的利用保護層184覆蓋該薄膜電晶體。在將該薄膜電晶體用於顯示裝置的像素電晶體的情況下，如圖1A和圖1B所示那樣在保護層184中設置開口部186，並且通過開口部186連接到源極電極及汲極電極層182地設置像素電極層188，即可。
圖16A和圖16B所示的薄膜電晶體的製造方法的一部分與圖11A至圖15B所示的薄膜電晶體的製造方法不同。換言之，如下製程與圖11A至圖15B所示的薄膜電晶體的製造方法不同：在第二半導體膜上不形成雜質半導體膜而形成抗蝕劑掩模，使用該抗蝕劑掩模進行蝕刻，然後形成雜質半導體膜。較佳的採用上述製造製程，因為藉由採用上述製程，製程簡化且處理能力提高。
另外，本發明的一個實施例的薄膜電晶體不局限於通道蝕刻型，而也可以採用通道停止型的薄膜電晶體。
如圖17A和圖17B所示，也可以使用兩個層形成雜質半導體層，其中一方的層設置在源極電極及汲極電極層之間，並且另一方的層設置在源極電極及汲極電極層的下方面的整個面上。
圖17A和圖17B所示的薄膜電晶體，包括：閘極電極層102；第一半導體層106；設置在閘極電極層102和第一半導體層106之間且與其接觸的閘極絕緣層104；設置在第一半導體層106上的一部分且與其接觸的通道停止層105；接觸於通道停止層105和第一半導體層106地設置的第一雜質半導體層110；其一部分設置在第一雜質半導體層110、第一半導體層106及閘極絕緣層104上且與其接觸的第二雜質半導體層111；以及設置在第二雜質半導體層111上且與其接觸的源極電極及汲極電極層112，其中，第一半導體層106的整個面重疊於閘極電極層102。另外，較佳的該薄膜電晶體由保護層114覆蓋。在將該薄膜晶體管用作顯示裝置的像素電晶體的情況下，如圖17A和圖17B所示在保護層114中設置開口部116，並且，通過開口部116連接到源極電極及汲極電極層112地設置像素電極層118，即可。
或者，也可以如圖18A和圖18B所示那樣以一個層形成雜質半導體層，並且其設置在源極電極及汲極電極層下的整個面上。
圖18A和圖18B所示的薄膜電晶體，包括：閘極電極層102；第一半導體層106；設置在閘極電極層102和第一半導體層106之間且與其接觸的閘極絕緣層104；設置在第一半導體層106的一部分上且與其接觸的通道停止層105；其一部分設置在通道停止層105、第一半導體層106及閘極絕緣層104上且與其接觸的第二雜質半導體層111；以及設置在第二雜質半導體層111上且與其接觸的源極電極及汲極電極層112，其中，第一半導體層106的整個面重疊於閘極電極層102。另外，較佳的該薄膜電晶體由保護層114覆蓋。在將該薄膜電晶體用作顯示裝置的像素電晶體的情況下，如圖18A和圖18B所示在保護層114中設置開口部116，並且通過開口部116連接到源極電極及汲極電極層112地設置像素電極層118，即可。
也可以如圖19A和圖19B所示，以一個層形成雜質半導體層，並且該雜質半導體層設置在半導體層和源極電極及汲極電極層之間。
圖19A和圖19B所示的薄膜電晶體，包括：閘極電極層102；第一半導體層106；設置在閘極電極層102和第一半導體層106之間且與其接觸的閘極絕緣層104；設置在第一半導體層106的一部分上且與其接觸的通道停止層105；接觸於通道停止層105和第一半導體層106地設置的第一雜質半導體層110；以及設置在第一雜質半導體層110及閘極絕緣層104上且與其接觸的源極電極及汲極電極層112，其中，第一半導體層106的整個面重疊於閘極電極層102。另外，較佳的該薄膜電晶體由保護層114覆蓋。在將該薄膜電晶體用作顯示裝置的像素電晶體的情況下，如圖19A和圖19B所示在保護層114中設置開口部116，並且通過開口部116連接到源極電極及汲極電極層112地設置像素電極層118，即可。
如上所說明，可以得到光漏電流少且截止電流少的薄膜電晶體。
實施例模式2
在本實施例模式中，參照附圖說明安裝有本發明的一個實施例的在實施例模式1中所說明的薄膜電晶體的顯示裝置或發光裝置。
在本實施例模式的顯示裝置或發光裝置中，連接到像素部的信號線驅動電路及掃描線驅動電路既可以設置在不同的基板(例如，半導體基板或者SOI基板等)上且連接，又可以在與像素電路同一基板上形成。
另外，對於另行形成的情況下的連接方法沒有特別的限制，可以使用已知的COG法、引線鍵合法或TAB法等。此外，只要可以實現電連接，就對於連接位置沒有特別的限制。另外，也可以另行形成控制器、CPU及記憶體等而將其連接到像素電路。
圖20示出本實施例模式的顯示裝置的方塊圖的一例。圖20所示的顯示裝置包括：具有多個具備顯示元件的像素的像素部400、選擇像素部400所具有的各像素的掃描線驅動電路402、控制對被選擇的像素的視頻信號的輸入的信號線驅動電路403。
注意，本實施例模式的顯示裝置不局限於圖20所示的方式。換言之，信號線驅動電路不局限於只具有移位暫存器和類比開關的方式。除了移位暫存器和類比開關以外，還可以具有緩衝器、位準轉移器、源極電極跟隨器等的其他電路。此外，不需要必須設置移位暫存器及類比開關，例如既可以具有如解碼電路那樣的能夠選擇信號線的其他電路而代替移位暫存器，又可以具有鎖存器等而代替類比開關。
圖20所示的信號線驅動電路403包括移位暫存器404和類比開關405。對移位暫存器404輸入時鐘信號(CLK)和啟始脈衝信號(SP)。當輸入時鐘信號(CLK)和啟始脈衝信號(SP)時，在移位暫存器404中產生時序信號，而其輸入到類比開關405。
對類比開關405供應視頻信號。類比開關405根據被輸入的時序信號對視頻信號進行取樣，然後供應給後級的信號線。
圖20所示的掃描線驅動電路402包括移位暫存器406以及緩衝器407。此外，也可以包括位準轉移器。在掃描線驅動電路402中，藉由對移位暫存器406輸入時鐘信號(CLK)及啟始脈衝信號(SP)，而產生選擇信號。產生了的選擇信號在緩衝器407中被緩衝放大，並被供應給對應的掃描線。在一線中的所有像素電晶體的閘極連接到一個掃描線。並且，由於當工作時需要使一線的像素電晶體同時導通，因此緩衝器407採用能夠使大電流流過的結構。
當在全彩色的顯示裝置中，對對應於R(紅)、G(綠)、B(藍)的視頻信號按順序進行取樣而供應給對應的信號線時，用來連接移位暫存器404和類比開關405的端子數相當於用來連接類比開關405和像素部400的信號線的端子數的1/3左右。因此，藉由將類比開關405形成在與像素部400同一基板上，與將類比開關405形成在與像素部400不同的基板上的情況相比，可以抑制用來連接另行形成的基板的端子數，而可以抑制連接缺陷的產生，以提高成品率。
此外，雖然圖20的掃描線驅動電路402包括移位暫存器406和緩衝器407，但是不局限於此，也可以只利用移位暫存器406構成掃描線驅動電路402。
另外，圖20所示的結構只表示顯示裝置的一個方式，而信號線驅動電路和掃描線驅動電路的結構不局限於此。
接著，參照圖21A至圖22B說明相當於顯示裝置的一個實施例的液晶顯示裝置及發光裝置的外觀。圖21A示出如下顯示裝置的俯視圖：利用密封材料415將形成在第一基板411上的具有結晶半導體層的薄膜電晶體420及液晶元件423密封在第一基板411和第二基板416之間。圖21B相當於圖21A的沿K-L的截面圖。圖22A和圖22B示出發光裝置的情況。注意，在圖22A和圖22B中，只對與圖21A和圖21B不同的部分附上附圖標記。
在圖21A至圖22B中，圍繞設置在第一基板411上的像素部412和掃描線驅動電路414地設置有密封材料415。此外，在像素部412及掃描線驅動電路414上設置有第二基板416。因此，使用第一基板411、密封材料415以及第二基板416與液晶層418(或圖22A和圖22B中的填充材料431)一起密封像素部412及掃描線驅動電路414。另外，在與第一基板411上的由密封材料415圍繞的區域不同的區域中安裝有信號線驅動電路413。此外，利用具有結晶半導體層的薄膜電晶體在另行準備的基板上設置信號線驅動電路413，但是不局限於此。另外，雖然在本實施例模式中說明將使用具有結晶半導體層的薄膜電晶體而形成的信號線驅動電路413貼合到第一基板411的情況，但是較佳的採用使用單晶半導體構成的電晶體形成信號線驅動電路，並且將其貼合到第一基板411。圖21B例示包括在信號線驅動電路413中的由結晶半導體層形成的薄膜電晶體419。
設置在第一基板411上的像素部412包括多個電晶體，並且圖21B例示包括在像素部412中的薄膜電晶體420。此外，信號線驅動電路413也包括多個電晶體，並且圖21B例示包括在信號線驅動電路413中的薄膜電晶體419。在本實施例模式的發光裝置中，薄膜電晶體420既可以是電流控制電晶體，又可以是擦除電晶體。薄膜電晶體420相當於使用結晶半導體層形成的薄膜電晶體。
此外，液晶元件423所具有的像素電極422藉由佈線428電連接到薄膜電晶體420。而且，液晶元件423的對置電極427設置在第二基板416上。像素電極422、對置電極427以及液晶層418重疊的部分相當於液晶元件423。
此外，在圖22A和圖22B中，發光元件430所具有的像素電極藉由佈線電連接到薄膜電晶體420的源極電極或汲極電極。而且，在本實施例模式中，發光元件430的公共電極和具有透光性的導電層電連接。另外，發光元件430的結構不局限於本實施例模式所示的結構。可以根據從發光元件430取出的光的方向、薄膜電晶體420的極性等，適當地決定發光元件430的結構。
另外，作為第一基板411以及第二基板416的材料，可以使用玻璃、金屬(典型是不銹鋼)、陶瓷或者塑膠等。作為塑膠，可以使用FRP(纖維增強塑膠)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸樹脂薄膜等。此外，也可以採用具有使用PVF薄膜、聚酯薄膜夾住鋁箔的結構的薄片。
另外，隔離物421是珠狀隔離物，並且設置隔離物421，以控制像素電極422和對置電極427之間的距離(單元間隙)。注意，也可以使用藉由選擇性地對絕緣層進行蝕刻來得到的隔離物(支柱間隔物)。
此外，供應到另行形成的信號線驅動電路413、掃描線驅動電路414以及像素部412的各種信號(電位)從FPC417(撓性印刷電路)藉由引導佈線424以及引導佈線425供給。
在21A和圖21B中，連接端子426由與液晶元件423所具有的像素電極422相同的導電層形成。此外，引導佈線424以及引導佈線425由與佈線428相同的導電層形成。但是，不局限於此。
連接端子426藉由各向異性導電層429電連接到FPC417所具有的端子。
注意，雖然未圖示，但是本實施例模式所示的液晶顯示裝置具有取向膜以及偏光板，還可以具有顏色濾光片、遮光層等。
在圖22A和圖22B中，連接端子426由與發光元件430所具有的像素電極相同的導電層形成。另外，引導佈線425由與佈線428相同的導電層形成。但是，不局限於此。
另外，作為位於在從發光元件430的光的取出方向上的基板的第二基板，使用透光基板。在此情況下，利用使用玻璃板、塑膠板、聚酯薄膜或丙烯酸樹脂薄膜等的具有透光性的材料形成的基板。在從發光元件430的光的取出方向是第一基板的方向的情況下，作為第一基板使用透光基板。
此外，作為填充材料431，可以使用氮、氬等的惰性氣體、紫外線固化樹脂或熱固化樹脂等，而可以使用PVC(聚氯乙烯)、丙烯酸樹脂、聚醯亞胺、環氧樹脂、矽酮樹脂、PVB(聚乙烯醇縮丁醛)或者EVA(乙烯-醋酸乙烯酯)等。在此，例如使用氮，即可。
此外，也可以在發光元件的發射面上適當地設置偏光板、圓偏光板(包括橢圓偏光板)、相位差板(λ/4板、λ/2板)或者顏色濾光片等的光學薄膜。此外，也可以在偏光板或圓偏光板上設置反射防止層。
如上所述，藉由使用在實施例模式1中說明的薄膜電晶體，可以形成顯示裝置。
實施例模式3
在本實施例模式中，參照附圖說明安裝有在實施例模式2中所說明的顯示裝置的電子設備。作為上述電子設備，例如可以舉出電視裝置(也稱為電視或電視接收機)；用於電腦等的監視器；電子紙；數位相機、數位攝像機等的拍攝裝置；數位相框；行動電話機(也稱為行動電話、行動電話裝置)；可擕式遊戲機；可擕式資訊終端；聲音再現裝置；彈珠機等的大型遊戲機等。
作為電子設備，例如可以舉出電子紙。電子紙可以用於顯示資訊的所有領域的電子設備。例如，能夠將電子紙應用於電子書籍(電子書)、海報、電車等的交通工具的車廂廣告、信用卡等的各種卡片中的資訊顯示等。圖23A示出電子設備的一例。
圖23A示出電子書籍的一例。例如，圖23A所示的電子書籍由框體500及框體501構成。框體500及框體501由鉸鏈504形成為一體，而可以進行開閉工作。藉由採用這種結構，可以進行如紙的書籍那樣的工作。
框體500組裝有顯示部502，而框體501組裝有顯示部503。顯示部502及顯示部503的結構既可以是顯示連續的畫面的結構，又可以是顯示不同的畫面的結構。藉由採用顯示不同的畫面的結構，例如在右邊的顯示部(圖23A中的顯示部502)能夠顯示文章，而在左邊的顯示部(圖23A中的顯示部503)能夠顯示圖像。可以將實施例模式2所示的顯示裝置應用於顯示部502及顯示部503。
此外，在圖23A中示出框體500具備操作部等的例子。例如，在框體500中，具備電源輸入端子505、操作鍵506、揚聲器507等。操作鍵506例如可以具備翻頁的功能。此外，也可以採用在與框體的顯示部相同的面上具備鍵盤及定位裝置等的結構。另外，也可以採用在框體的背面或側面具備外部連接用端子(耳機端子、USB端子及可以與USB電纜等的各種電纜連接的端子等)、記錄媒體插入部等的結構。再者，圖23A所示的電子書籍也可以具有電子詞典的功能。
此外，圖23A所示的電子書籍也能夠具備以無線方式收發資訊的結構。還可以採用如下結構：以無線的方式從電子書籍伺服器購買所希望的書籍資料等，然後下載。
圖23B示出數位相框的一例。例如，在圖23B所示的數位相框中，框體511組裝有顯示部512。顯示部512可以顯示各種圖像，例如藉由顯示使用數位相機等拍攝的圖像資料，能夠發揮與一般的相框同樣的功能。作為顯示部512，可以使用實施例模式2所示的顯示裝置。
此外，圖23B所示的數位相框較佳的採用具備操作部、外部連接用端子、記錄媒體插入部等的結構。這些結構也可以組裝到與顯示部相同的面，但是當將它們設置在側面或背面上時，設計性提高，所以是較佳的。例如，能夠對數位相框的記錄媒體插入部插入儲存有由數位相機拍攝的圖像資料的記憶體並提取圖像資料，然後將所提取的圖像資料顯示於顯示部512。
此外，圖23B所示的數位相框也可以採用能夠以無線方式收發資訊的結構。還能採用以無線方式提取所希望的圖像資料並進行顯示的結構。
圖23C示出電視裝置的一例。在圖23C所示的電視裝置中，框體521組裝有顯示部522。藉由利用顯示部522，可以顯示映射。此外，在此示出利用支架523支撐框體521的結構。作為顯示部522，能夠應用實施例模式2所示的顯示裝置。
能夠藉由利用框體521所具備的操作開關或遙控操作機進行圖23C所示的電視裝置的操作。藉由利用遙控操作機所具備的操作鍵，能夠進行對頻道及音量的操作，並能夠對在顯示部522上顯示的圖像進行操作。此外，也可以採用在遙控操作機中設置顯示從該遙控操作機輸出的資訊的顯示部的結構，並且也可以作為該遙控操作機所具備的顯示部應用實施例模式2所示的顯示裝置。
此外，圖23C所示的電視裝置採用具備接收機及數據機等的結構。能夠藉由利用接收機接收一般的電視廣播。再者，藉由數據機連接到有線或無線方式的通信網路，也可以進行單向(從發送者到接收者)或雙向(發送者和接收者之間或接收者之間等)的資訊通信。
圖23D示出行動電話機的一例。圖23D所示的行動電話機除了安裝在框體531中的顯示部532之外還具備操作按鈕533、操作按鈕537、外部連接埠534、揚聲器535及麥克風536等。作為顯示部532，能夠應用實施例模式2所示的顯示裝置。
圖23D所示的行動電話機的顯示部532也可以是觸摸面板，也能夠用手指等觸摸顯示部532來操作顯示部532的顯示內容。在此情況下，能夠用手指等觸摸顯示部532來打電話或製作電子郵件等。
顯示部532的畫面主要有三種模式。第一是以圖像的顯示為主的顯示模式，第二是以文字等的資訊的輸入為主的輸入模式，第三是混合有顯示模式和輸入模式這兩種模式的顯示與輸入模式。
例如，在打電話或製作電子郵件的情況下，將顯示部532設定為以文字輸入為主的文字輸入模式，並進行在畫面上顯示的文字的輸入操作，即可。在此情況下，較佳的是，在顯示部532的畫面的大多部分中顯示鍵盤或號碼按鈕。
此外，藉由在圖23D所示的行動電話機的內部設置具有陀螺儀和加速度感測器等檢測傾斜度的感測器的檢測裝置，判斷行動電話機的方向(縱向或橫向)，能夠對顯示部532的顯示資訊進行自動切換。
藉由觸摸顯示部532或利用框體531的操作按鈕537進行的操作，切換畫面模式，即可。此外，還能根據顯示在顯示部532上的圖像種類切換畫面模式。例如，當顯示在顯示部上的視頻信號為動態圖像的資料時，將畫面模式切換成顯示模式，而當顯示在顯示部上的視頻信號為文字資料時，將畫面模式切換成輸入模式。
另外，當在輸入模式中藉由檢測出顯示部532的光感測器所檢測的信號得知在一定期間中沒有顯示部532的觸摸操作輸入時，也可以以將畫面模式從輸入模式切換成顯示模式的方式進行控制。
還能夠將顯示部532用作圖像感測器。例如，藉由用手掌或手指觸摸顯示部532，並利用圖像感測器拍攝掌紋、指紋等，能夠進行個人識別。此外，藉由在顯示部中使用發射近紅外光的背光燈或發射近紅外光的感測光源，也能拍攝手指靜脈、手掌靜脈等。
100．．．基板
102．．．閘極電極層
104．．．閘極絕緣層
105．．．通道停止層
106．．．第一半導體層
108．．．第二半導體層
110．．．第一雜質半導體層
111．．．第二雜質半導體層
112．．．源極電極及汲極電極層
114．．．保護層
116．．．開口部
118．．．像素電極層
130．．．部分
131．．．部分
132．．．部分
150．．．第一半導體膜
152．．．第二半導體膜
154．．．第一雜質半導體膜
156．．．抗蝕劑掩模
158．．．第二半導體層
160．．．第一雜質半導體層
162．．．疊層體
163．．．第二雜質半導體膜
164．．．導電膜
166．．．抗蝕劑掩模
170．．．基板
172．．．閘極電極層
174．．．閘極絕緣層
176．．．第一半導體層
178．．．第二半導體層
180．．．第一雜質半導體層
181．．．第二雜質半導體層
182．．．源極電極及汲極電極層
184．．．保護層
186．．．開口部
188．．．像素電極層
200．．．基板
202．．．閘極電極層
204．．．閘極絕緣層
206．．．第一半導體層
208．．．第二半導體層
210．．．雜質半導體層
212．．．源極電極及汲極電極層
214．．．保護層
216．．．開口部
218．．．像素電極層
230．．．部分
231．．．部分
250a．．．反應室
250b．．．反應室
250c．．．反應室
250d．．．反應室
252．．．高頻電源
254．．．匹配器
258．．．氣體供給單元
258a．．．氣體供給單元
258b．．．氣體供給單元
258c．．．氣體供給單元
258d．．．氣體供給單元
258e．．．氣體供給單元
258f．．．氣體供給單元
260．．．蝶閥
262．．．導電閥
264．．．渦輪分子泵
266．．．乾燥泵
268．．．低溫泵
270．．．裝載/卸載室
272．．．公共室
274．．．閘閥
276．．．傳送機構
300．．．基板
302．．．閘極電極層
304．．．閘極絕緣層
306．．．第一半導體層
308．．．第二半導體層
310．．．雜質半導體層
312．．．源極電極及汲極電極層
314．．．保護層
316．．．開口部
318．．．像素電極層
400．．．像素部
402．．．掃描線驅動電路
403．．．信號線驅動電路
404．．．移位暫存器
405．．．類比開關
406．．．移位暫存器
407．．．緩衝器
411．．．基板
412．．．像素部
413．．．信號線驅動電路
414．．．掃描線驅動電路
415．．．密封材料
416．．．基板
417．．．FPC
418．．．液晶層
419．．．薄膜電晶體
420．．．薄膜電晶體
421．．．隔離物
422．．．像素電極
423．．．液晶元件
424．．．佈線
425．．．佈線
426．．．連接端子
427．．．對置電極
428．．．佈線
429．．．各向異性導電層
430．．．發光元件
431．．．填充材料
500．．．框體
501．．．框體
502．．．顯示部
503．．．顯示部
504．．．鉸鏈
505．．．電源輸入端子
506．．．操作鍵
507．．．揚聲器
511．．．框體
512．．．顯示部
521．．．框體
522．．．顯示部
523．．．支架
531．．．框體
532．．．顯示部
533．．．操作按鈕
534．．．外部連接埠
535．．．揚聲器
536．．．麥克風
537．．．操作按鈕
在附圖中：
圖1A和圖1B是說明薄膜電晶體的結構的一例的圖；
圖2A和圖2B是說明薄膜電晶體的結構的一例的圖；
圖3A和圖3B是說明薄膜電晶體的結構的一例的圖；
圖4A和圖4B是說明薄膜電晶體的電特性的圖；
圖5A和圖5B是說明薄膜電晶體的結構的一例的圖；
圖6A和圖6B是說明薄膜電晶體的電特性的圖；
圖7A和圖7B是說明薄膜電晶體的結構的一例的圖；
圖8是說明帶結構的圖；
圖9A和圖9B是說明薄膜電晶體的電特性的圖；
圖10是說明薄膜電晶體的電特性的圖；
圖11A至圖11C是說明薄膜電晶體的製造方法的圖；
圖12是說明薄膜電晶體的製造方法的圖；
圖13A至圖13C是說明薄膜電晶體的製造方法的圖；
圖14A至圖14C是說明薄膜電晶體的製造方法的圖；
圖15A和圖15B是說明薄膜電晶體的製造方法的圖；
圖16A和圖16B是說明薄膜電晶體的結構的一例的圖；
圖17A和圖17B是說明薄膜電晶體的結構的一例的圖；
圖18A和圖18B是說明薄膜電晶體的結構的一例的圖；
圖19A和圖19B是說明薄膜電晶體的結構的一例的圖；
圖20是說明顯示裝置的結構的方塊圖；
圖21A和圖21B是說明液晶顯示面板的俯視圖及截面圖；
圖22A和圖22B是說明發光顯示面板的俯視圖及截面圖；以及
圖23A至圖23D是說明使用顯示裝置的電子設備的圖。
100．．．基板
102．．．閘極電極層
104．．．閘極絕緣層
106．．．第一半導體層
108．．．第二半導體層
110．．．第一雜質半導體層
111．．．第二雜質半導體層
112．．．源極電極及汲極電極層
114．．．保護層
116．．．開口部
118．．．像素電極層

Claims (8)

  1. 一種薄膜電晶體，包含：閘極電極層；第一半導體層；設置在該第一半導體層上且與其接觸的第二半導體層，該第二半導體層的載流子遷移率低於該第一半導體層的載流子遷移率；設置在該閘極電極層和該第一半導體層之間且與其接觸的閘極絕緣層；一對雜質半導體層，其設置以接觸該第一半導體層和該第二半導體層的側面；設置在該對雜質半導體層中的一個上且與其接觸的源極電極；以及設置在該對雜質半導體層中的另一個上且與其接觸的汲極電極，其中，該第一半導體層的整體重疊於該閘極電極層。
  2. 如申請專利範圍第1項的薄膜電晶體，其中該雜質半導體層包含磷或硼。
  3. 一種薄膜電晶體，包含：閘極電極層；第一半導體層；設置在該第一半導體層上且與其接觸的第二半導體層，該第二半導體層的載流子遷移率低於該第一半導體層的載流子遷移率； 設置在該閘極電極層和該第一半導體層之間且與其接觸的閘極絕緣層；設置在該第二半導體層上且與其接觸的一對第一雜質半導體層；一對第二雜質半導體層，其中一個接觸於該等第一雜質半導體層的一個、該第一半導體層的側面、和該第二半導體層的側面地設置，並且另一個接觸於該等第一雜質半導體層的另一個、該第一半導體層的側面、和該第二半導體層的側面地設置；設置在該等第二雜質半導體層的一個上且與其接觸的源極電極；以及設置在該等第二雜質半導體層的另一個上且與其接觸的汲極電極，其中，使用該閘極電極層對該第一半導體層的底面的整體進行遮光。
  4. 如申請專利範圍第1或3項的薄膜電晶體，其中，該第一半導體層包括結晶半導體，以及其中，該第二半導體層包括非晶半導體。
  5. 如申請專利範圍第4項的薄膜電晶體，其中該非晶半導體包含鹵素、氮和NH基中的至少一種。
  6. 如申請專利範圍第1或3項的薄膜電晶體，其中該閘極電極層包含鉬、鈦、鉻、鉭、鎢、鋁、銅、釹和鈧中的任一種。
  7. 如申請專利範圍第3項的薄膜電晶體，其中該第二 雜質半導體層包含磷或硼。
  8. 一種電子設備，包含顯示裝置或發光裝置，該顯示裝置或發光裝置包含如申請專利範圍第1或3項的薄膜電晶體，其中，該電子設備是選自由電視、電腦的監視器、電子紙、相機、數位相框、行動電話、可擕式遊戲機、可擕式資訊終端、聲音再現裝置和大型遊戲機構成的組中的一種。
TW098142074A 2008-12-11 2009-12-09 薄膜電晶體和顯示裝置 TWI506796B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008316194 2008-12-11

Publications (2)

Publication Number Publication Date
TW201030985A TW201030985A (en) 2010-08-16
TWI506796B true TWI506796B (zh) 2015-11-01

Family

ID=42239435

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098142074A TWI506796B (zh) 2008-12-11 2009-12-09 薄膜電晶體和顯示裝置

Country Status (5)

Country Link
US (1) US8344380B2 (zh)
JP (1) JP2010161358A (zh)
KR (1) KR20100067612A (zh)
CN (1) CN101752427B (zh)
TW (1) TWI506796B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010067698A1 (en) * 2008-12-11 2010-06-17 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and display device
KR101842413B1 (ko) 2009-12-28 2018-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN105702631B (zh) * 2009-12-28 2019-05-28 株式会社半导体能源研究所 半导体器件
US8704230B2 (en) * 2010-08-26 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TW201212237A (en) 2010-09-03 2012-03-16 Au Optronics Corp Thin film transistor and fabricating method thereof
JP5848918B2 (ja) * 2010-09-03 2016-01-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8916866B2 (en) 2010-11-03 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9568794B2 (en) 2010-12-20 2017-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device
US8629445B2 (en) 2011-02-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and electronic appliance
JP2012222261A (ja) * 2011-04-13 2012-11-12 Mitsubishi Electric Corp トランジスタ、その製造方法および表示装置
CN102629555B (zh) * 2011-10-11 2014-11-26 北京京东方光电科技有限公司 栅极绝缘层、tft、阵列基板、显示装置以及制备方法
WO2013094184A1 (ja) * 2011-12-22 2013-06-27 シャープ株式会社 アクティブマトリクス基板及びその製造方法
US9224755B2 (en) 2013-09-06 2015-12-29 Globalfoundries Inc. Flexible active matrix display
CN103500764B (zh) * 2013-10-21 2016-03-30 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示器
CN104362179B (zh) * 2014-10-13 2017-04-26 京东方科技集团股份有限公司 一种薄膜晶体管、其制作方法、阵列基板及显示装置
CN114326211A (zh) 2015-02-12 2022-04-12 株式会社半导体能源研究所 显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06326314A (ja) * 1993-05-12 1994-11-25 Hitachi Ltd 薄膜トランジスタおよびその製造方法
US20060024866A1 (en) * 2004-07-27 2006-02-02 Feng-Yuan Gan Thin film transistor and method for fabricating same
US20060027804A1 (en) * 2004-08-03 2006-02-09 Semiconductor Energy Laboratory Co., Ltd. Display device, manufacturing method thereof, and television set

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56122123A (en) 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
JPS6017962A (ja) * 1983-07-11 1985-01-29 Canon Inc 薄膜トランジスタ
JPS6098680A (ja) 1983-11-04 1985-06-01 Seiko Instr & Electronics Ltd 電界効果型薄膜トランジスタ
JPS6187371A (ja) 1984-10-05 1986-05-02 Hitachi Ltd 薄膜半導体装置
EP0473988A1 (en) 1990-08-29 1992-03-11 International Business Machines Corporation Method of fabricating a thin film transistor having amorphous/polycrystalline semiconductor channel region
US7115902B1 (en) 1990-11-20 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP2791422B2 (ja) 1990-12-25 1998-08-27 株式会社 半導体エネルギー研究所 電気光学装置およびその作製方法
US5849601A (en) 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7576360B2 (en) 1990-12-25 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device which comprises thin film transistors and method for manufacturing the same
US7098479B1 (en) 1990-12-25 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP3255942B2 (ja) 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
JPH0563196A (ja) * 1991-09-04 1993-03-12 Hitachi Ltd 薄膜半導体装置及びその製造方法並び液晶表示装置
JP3373620B2 (ja) 1993-10-21 2003-02-04 株式会社東芝 液晶表示装置
JP2938351B2 (ja) 1994-10-18 1999-08-23 株式会社フロンテック 電界効果トランジスタ
JPH08195492A (ja) 1995-01-13 1996-07-30 Matsushita Electric Ind Co Ltd 多結晶薄膜の形成方法および薄膜トランジスタの製造方法
TW303526B (zh) 1994-12-27 1997-04-21 Matsushita Electric Ind Co Ltd
JPH1020298A (ja) 1996-07-03 1998-01-23 Sharp Corp 液晶表示装置
KR100257158B1 (ko) 1997-06-30 2000-05-15 김영환 박막 트랜지스터 및 그의 제조 방법
JPH1140814A (ja) * 1997-07-18 1999-02-12 Furontetsuku:Kk 薄膜トランジスタ基板と液晶表示装置および薄膜トランジスタ基板の製造方法
JP3809733B2 (ja) 1998-02-25 2006-08-16 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
JP2001217424A (ja) * 2000-02-03 2001-08-10 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよびそれを用いた液晶表示装置
JP2002246605A (ja) 2001-02-20 2002-08-30 Matsushita Electric Ind Co Ltd 液晶表示用薄膜トランジスタの製造方法
TW577176B (en) 2003-03-31 2004-02-21 Ind Tech Res Inst Structure of thin-film transistor, and the manufacturing method thereof
JP4748954B2 (ja) 2003-07-14 2011-08-17 株式会社半導体エネルギー研究所 液晶表示装置
JP2005167051A (ja) 2003-12-04 2005-06-23 Sony Corp 薄膜トランジスタおよび薄膜トランジスタの製造方法
CN100533746C (zh) * 2004-08-03 2009-08-26 株式会社半导体能源研究所 显示器件、其制造方法以及电视机
KR100721555B1 (ko) * 2004-08-13 2007-05-23 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
JP4577114B2 (ja) 2005-06-23 2010-11-10 ソニー株式会社 薄膜トランジスタの製造方法および表示装置の製造方法
JP2007035964A (ja) 2005-07-27 2007-02-08 Sony Corp 薄膜トランジスタとその製造方法、及び表示装置
KR101363555B1 (ko) * 2006-12-14 2014-02-19 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP2008218796A (ja) * 2007-03-06 2008-09-18 Kobe Steel Ltd 薄膜トランジスタの製造装置及びその製造方法
JP2008258345A (ja) * 2007-04-04 2008-10-23 Sony Corp 薄膜トランジスタおよびその製造方法ならびに表示装置
US9176353B2 (en) 2007-06-29 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US8921858B2 (en) 2007-06-29 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
JP2009049384A (ja) 2007-07-20 2009-03-05 Semiconductor Energy Lab Co Ltd 発光装置
TWI521292B (zh) 2007-07-20 2016-02-11 半導體能源研究所股份有限公司 液晶顯示裝置
US7611930B2 (en) 2007-08-17 2009-11-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing display device
US8030655B2 (en) 2007-12-03 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device having thin film transistor
US8591650B2 (en) 2007-12-03 2013-11-26 Semiconductor Energy Laboratory Co., Ltd. Method for forming crystalline semiconductor film, method for manufacturing thin film transistor, and method for manufacturing display device
WO2010067698A1 (en) 2008-12-11 2010-06-17 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and display device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06326314A (ja) * 1993-05-12 1994-11-25 Hitachi Ltd 薄膜トランジスタおよびその製造方法
US20060024866A1 (en) * 2004-07-27 2006-02-02 Feng-Yuan Gan Thin film transistor and method for fabricating same
US20060027804A1 (en) * 2004-08-03 2006-02-09 Semiconductor Energy Laboratory Co., Ltd. Display device, manufacturing method thereof, and television set

Also Published As

Publication number Publication date
JP2010161358A (ja) 2010-07-22
US20100148178A1 (en) 2010-06-17
TW201030985A (en) 2010-08-16
CN101752427A (zh) 2010-06-23
KR20100067612A (ko) 2010-06-21
CN101752427B (zh) 2013-12-18
US8344380B2 (en) 2013-01-01

Similar Documents

Publication Publication Date Title
TWI506796B (zh) 薄膜電晶體和顯示裝置
TWI470807B (zh) 薄膜電晶體和顯示裝置
JP7166319B2 (ja) 表示装置
JP6225216B2 (ja) 半導体装置
JP5436200B2 (ja) 微結晶シリコン膜の作製方法
JP5848409B2 (ja) 半導体装置
TWI489525B (zh) 結晶半導體膜的形成方法，薄膜電晶體及顯示裝置的製造方法
JP2022106865A (ja) 半導体装置
KR101482754B1 (ko) 반도체 장치와 표시 장치의 제작 방법
JP2010123923A (ja) 半導体装置の作製方法
JP5878603B2 (ja) 半導体装置の作製方法
JP5711463B2 (ja) 薄膜トランジスタ