CN101901839B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN101901839B
CN101901839B CN201010200480.8A CN201010200480A CN101901839B CN 101901839 B CN101901839 B CN 101901839B CN 201010200480 A CN201010200480 A CN 201010200480A CN 101901839 B CN101901839 B CN 101901839B
Authority
CN
China
Prior art keywords
dielectric film
film
semiconductor layer
oxide semiconductor
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010200480.8A
Other languages
English (en)
Other versions
CN101901839A (zh
Inventor
山崎舜平
秋元健吾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to CN201710118912.2A priority Critical patent/CN106887458B/zh
Priority to CN201710118915.6A priority patent/CN107221562B/zh
Publication of CN101901839A publication Critical patent/CN101901839A/zh
Application granted granted Critical
Publication of CN101901839B publication Critical patent/CN101901839B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)

Abstract

在有源矩阵型显示装置中，构成电路的薄膜晶体管的电特性较为重要，该电特性会左右显示装置的性能。因此本发明提供一种反交错型的薄膜晶体管使用彻底去除氢的氧化物半导体膜以减少电特性的不均匀性的半导体装置及其制造方法。为此，通过溅射法不接触大气地连续形成栅极绝缘膜、氧化物半导体层、和沟道保护膜这三层。此外，在包含流量比为50％以上且100％以下的氧的气氛中进行氧化物半导体层的膜。此外，氧化物半导体层的沟道形成区的上及下的层为硅含量为3原子％以上且30原子％以下的氧氮化硅膜。

Description

半导体装置及其制造方法
技术领域
本发明涉及本发明涉及一种具有由将氧化物半导体膜用于沟道形成区域的薄膜晶体管(以下，称为TFT)构成的电路的半导体装置及其制造方法。例如，涉及一种电子设备，其中安装了发光显示装置作为其部件，这种发光显示装置是以有机发光元件或以液晶显示板为代表的光电器件。
在本说明书中，半导体装置指的是能够通过利用半导体特性而工作的所有装置，因此电光装置、半导体电路及电子设备都是半导体装置。
背景技术
存在有多种金属氧化物，并且它们用于各种各样的用途。氧化铟是众所周知的材料，且用作液晶显示器等所必需的具有透光性的电极材料。
有的金属氧化物呈现半导体特性。作为呈现半导体特性的金属氧化物，例如，可以举出氧化钨、氧化锡、氧化铟、氧化锌等，且已知将这种呈现半导体特性的金属氧化物作为沟道形成区域的薄膜晶体管(参照专利文献1至4、非专利文献1)。
另外，作为金属氧化物，不仅已知一元氧化物，而且已知多元氧化物。例如，作为包含In、Ga及Zn的多元氧化物半导体，已知具有同系物(homologous compound)的InGaO3(ZnO)m(m：自然数)(非专利文献2至4)。
并且，已经确认到可以将上述那样的由In-Ga-Zn类氧化物构成的氧化物半导体用作薄膜晶体管的沟道层(参照专利文献5、非专利文献5及6)。
专利文献
[专利文献1]日本专利申请公开昭60-198861号公报
[专利文献2]日本专利申请公开平8-264794号公报
[专利文献3]日本PCT国际申请翻译平11-505377号公报
[专利文献4]日本专利申请公开2000-150900号公报
[专利文献5]日本专利申请公开2004-103957号公报
[非专利文献1]M.W.Prins，K.O.Grosse-Holz，G Muller，J.F.M.Cillessen，J.B.Giesbers，R.P.Weening，and R.M.Wolf，″A ferroelectrictransparent thin-filmtransistor″(透明铁电薄膜晶体管)，Appl.Phys.Lett.，17June 1996，Vol.68p.3650-3652
[非专利文献2]M.Nakamura，N.Kimizuka，and T.Mohri，″ThePhase Relations inthe In2O3-Ga2ZnO4-ZnO System at 1350℃″(In2O3-Ga2ZnO4-ZnO类在1350℃时的相位关系)，J.Solid State Chem.，1991，Vol.93，p.298-315
[非专利文献3]N.Kimizuka，M.Isobe，and M.Nakamura，″Synthesesand Single-Crystal Data of Homologous Compounds，In2O3(ZnO)m(m＝3，4，and 5)，InGaO3(ZnO)3，andGa2O3(ZnO)m(m＝7，8，9，and 16)in the In2O3-ZnGa2O4-ZnO System″(同系物的合成和单晶数据，In2O3-ZnGa2O4-ZnO类的In2O3(ZnO)m(m＝3，4，and 5)，InGaO3(ZnO)3，and Ga2O3(ZnO)m(m＝7，8，9，and 16))，J.Solid State Chem.，1995，Vol.116，p.170-178
[非专利文献4]中村真佐樹、君塚昇、毛利尚彦、磯部光正，″ホモロガス相、InFeO3(ZnO)m(m：自然数)とその同型化合物の合成および結晶構造″(同系物、铟铁锌氧化物(InFeO3(ZnO)m)(m为自然数)及其同型化合物的合成以及结晶结构)，固体物理(SOLIDSTATEPHYSICS)，1993，Vol.28，No.5，p.317-327
[非专利文献5]K.Nomura，H.Ohta，K.Ueda，T.Kamiya，M.Hirano，and H.Hosono，″Thin-film transistor fabricated in single-crystallinetransparent oxidesemiconductor″(由单晶透明氧化物半导体制造的薄膜晶体管)，SCIENCE，2003，Vol.300，p.1269-1272
[非专利文献6]K.Nomura，H.Ohta，A.Takagi，T.Kamiya，M.Hirano，andH.Hosono，″Room-temperature fabrication of transparent flexiblethin-filmtransistors using amorphous oxide semiconductors″(室温下的使用非晶氧化物半导体的透明柔性薄膜晶体管的制造)，NATURE，2004，Vol.432p.488-492
在氧化物半导体中设置沟道形成区的薄膜晶体管可以实现比使用非晶硅的薄膜晶体管更高的场效应迁移率。
使用这些氧化物半导体在玻璃衬底、塑料衬底等上形成薄膜晶体管，并可以期待将其应用于液晶显示器、电致发光显示器或电子纸等的装置。
在有源矩阵型的显示装置中，构成电路的薄膜晶体管的电特性重要，该电特性左右显示装置的性能。尤其是，在薄膜晶体管的电特性之中阈值电压(Vth)是重要的。不用说高场效应迁移率是较优选的，即使场效应迁移率高也当阈值电压值高或阈值电压值为负时，难以进行作为电路的控制。在薄膜晶体管的阈值电压值高并且阈值电压的绝对值大的情况下，当驱动电压低时TFT不能起到开关功能，有可能导致负载。另外，当阈值电压值为负时，即使栅极电压为OV的情况，在源电极和漏电极之间也有电流产生，容易变成所谓的常开启状态(normally on)。
在采用n沟道型的薄膜晶体管的情况下，优选采用如下晶体管，即只有对栅电压施加正的电压才形成沟道，而产生漏极电流。只有提高驱动电压才形成沟道的晶体管、或即使在负的电压状态下也能形成沟道而产生漏极电流的晶体管不适于用于电路的薄膜晶体管。
发明内容
本发明的课题之一在于提供一种以使用氧化物半导体膜的薄膜晶体管的栅极电压尽量近于0V的正的阈值电压形成沟道。
此外，本说明书所公开的明的另一课题在于减少使用氧化物半导体膜的薄膜晶体管的电特性的不均匀。尤其是，在液晶显示装置中，各元件之间具有大的不均匀时可能会发生其TFT特性的不均匀所导致的显示不均匀。
另外，至于具有发光元件的显示装置也有如下忧虑：当以对像素电极流过一定的电流的方式配置的TFT(对配置在驱动电路或像素的发光元件供给电流的TFT)的导通电流(Ion)的不均匀大时，在显示屏幕中产生亮度的不均匀。
本发明的其它课题之一在于使用氧化物半导体提供可靠性高的半导体装置。
本说明书所公开的发明的一个方式解决上述课题中的至少一个。
为了提高氧化物半导体层的特性并减少特性的不均匀，重要的是减少氧化物半导体层中的氢浓度。
于是，通过使用完全减少含氢量的氧化物半导体，提高薄膜晶体管的电特性，并且实现特性的不均匀少且可靠性高的薄膜晶体管。
在氧化物半导体设置沟道形成区的薄膜晶体管的特性受到氧化物半导体层的界面，即氧化物半导体层和栅极绝缘膜的界面、氧化物半导体层和保护绝缘膜的界面或氧化物半导体层和电极的界面的影响，并且还受到氧化物半导体层本身的特性的大影响。
不接触于大气地连续形成栅极绝缘膜、氧化物半导体层、沟道保护膜，以便在清洁状态下形成上述界面。优选的是，通过在减压下连续地形成这三层可以实现具有良好的界面的氧化物半导体层，并且可以实现TFT的截止时的泄漏电流低且电流驱动能力高的薄膜晶体管。特别是，在包含流量比为50％以上且100％以下，优选为70％以上且100％以下的氧的气氛中通过溅射法形成氧化物半导体层，可以防止对氧化物半导体层中的氢混入。
另外，作为氧化物半导体膜，可以使用如下状态的氧化锌(ZnO)的氧化物半导体，即非晶状态、多晶状态、或非晶状态和多晶状态混在一起的微晶状态，所述氧化锌中添加有元素周期表中第一族元素(例如，锂(Li)、钠(Na)、钾(K)、铷(Rb)、铯(Cs))、第十三族元素(例如，硼(B)、镓(Ga)、铟(In)、铊(Tl))、第十四族元素(例如，碳(C)、硅(Si)、锗(Ge)、锡(Sn)、铅(Pb))、第十五族元素(例如，氮(N)、磷(P)、砷(As)、锑(Sb)、铋(Bi))或第十七族元素(例如，氟(F)、氯(Cl)、溴(Br)、碘(I))等杂质元素中的一种或多种。或者还可以使用什么杂质元素都没有添加的氧化锌的非晶状态、多晶状态或非晶状态和多晶状态混在一起的微晶状态的氧化物半导体。
作为具体的一例，可以使用氧化镁锌(MgxZn(1-x)O)、氧化镉锌(CdxZn(1-x)O)、氧化镉(CdO)等的氧化物半导体、或者以InGaO3(ZnO)5为代表的In-Ga-Zn-O类氧化物半导体(a-IGZO)、In-Sn-Zn-O类氧化物半导体、Ga-Sn-Zn-O类氧化物半导体、In-Zn-O类氧化物半导体、Sn-Zn-O类氧化物半导体、In-Sn-O类氧化物半导体或Ga-Zn-O类氧化物半导体中的任一种。另外，因为In-Ga-Zn-O类氧化物半导体是其能隙(Eg)宽的材料，所以当在氧化物半导体膜上下设置两个栅电极时也可以抑制截止电流的增大，所以是优选的。
此外，作为氧化物半导体膜，也可以使用通过使用包含SiOx的氧化物半导体靶并采用溅射法获得的包含氧化硅的氧化物半导体膜，典型地通过使用包含0.1重量(wt)％以上且20重量％以下的SiO2，优选包含1重量％以上且6重量％以下的SiO2的氧化物半导体靶进行成膜，并使氧化物半导体膜包含阻碍晶化的SiOX(X＞0)，可以实现以薄膜晶体管的栅电压尽量近于0V的正的阈值电压形成沟道的薄膜晶体管。
可以使用脉冲激光蒸镀法(PLD法)及电子束蒸镀法等的气相法形成氧化物半导体层。在减少氢的观点来看，优选采用在只有氧的气氛下进行的溅射法。一般地，当采用溅射法时在包含Ar、Kr等的稀有气体的气氛中进行成膜，但是因为这些稀有气体元素的质量比氧的质量大，所以有可能促进当进行溅射时附着到成膜处理室的内壁或工具的水分或碳化氢等的含氢的气体的脱离。
通过作为溅射时的气氛只使用氧，可以防止附着到成膜处理室的内壁或工具的气体的脱离。但是，为了加快成膜速度，也可以不影响到从成膜处理室的内壁等的气体脱离地混合氧和稀有气体而使用。具体地，在将氧的流量比设定为50％以上且100％以下，优选设定为70％以上且100％以下的气氛下进行溅射。
本说明书所公开的发明的一个方式是一种半导体装置的制造方法，包括如下步骤：在具有绝缘表面的衬底上形成栅电极；在栅电极上不接触大气地层叠第一绝缘膜、通过在包含流量比为50％以上且100％以下，优选为70％以上且100％以下的氧的气氛中进行溅射法来形成在第一绝缘膜上的氧化物半导体层、以及氧化物半导体层上的第二绝缘膜；对第二绝缘膜选择性地进行蚀刻来在与栅电极重叠的位置形成保护膜；在氧化物半导体层及保护膜上形成导电膜；以及对导电膜和氧化物半导体层选择性地进行蚀刻。
此外，本说明书所公开的发明的一个方式是一种半导体装置的制造方法，包括如下步骤：在具有绝缘表面的衬底上形成栅电极；在栅电极上形成第一绝缘膜；在第一绝缘膜上形成导电膜；对导电膜选择性地进行蚀刻来形成源电极或漏电极；不接触大气地层叠第一绝缘膜、通过在包含流量比为50％以上且100％以下，优选为70％以上且100％以下的氧的气氛中采用溅射法形成在源电极或漏电极上的氧化物半导体层、以及氧化物半导体层上的第二绝缘膜；对第二绝缘膜和氧化物半导体层选择性地进行蚀刻形成保护膜及岛状的半导体层；以及覆盖保护膜及岛状的半导体层地形成第三绝缘膜。
本发明解决上述课题中的至少一个。
在上述制造工序中，将氧氮化硅膜用作第一绝缘膜及第二绝缘膜是特征中之一。通过采用将氧化物半导体层夹在氧氮化硅膜之间的结构，可以防止对氧化物半导体层的氢或水分等的侵入或扩散。例如可以在包含氧及氮的气氛下通过将硅或氧化硅等用作溅射靶的溅射法形成氧氮化硅膜，或者通过高密度等离子体CVD等所谓的CVD法形成氧氮化硅膜。当通过CVD法进行成膜时，例如适当地混合硅烷、一氧化二氮、氮而用作反应气体，即可。
溅射法包括如下方法：作为溅射电源使用高频电源的RF溅射法、DC溅射法以及以脉冲方式施加偏压的脉冲DC溅射法。RF溅射法主要用于绝缘膜的成膜，而DC溅射法主要用于形成金属膜。
另外，也有可以设置材料不同的多个靶的多元溅射装置。多元溅射装置既可以在同一处理室中层叠形成不同的材料膜，又可以在同一处理室中同时对多种材料进行放电而进行成膜。
另外，也有使用磁控管溅射法的溅射装置和使用ECR溅射法的溅射装置：在使用磁控管溅射法的溅射装置中，在处理室内部具备磁铁机构；而在使用ECR溅射法的溅射装置中，不使用辉光放电而利用使用微波产生的等离子体。
也可以将氧化硅膜或氮化硅膜等的绝缘膜用作第一绝缘膜或第二绝缘膜，但是通过使用含氮量为3原子％以上且30原子％以下的氧氮化硅膜，可以防止对氧化物半导体层的氢或水分等的侵入或扩散。优选以在薄膜晶体管中不产生磁滞或充电的条件形成绝缘膜。
此外，在利用溅射法的氧化物半导体的成膜中使用至少包含In、Ga及Zn的氧化物半导体靶，且需要尽量降低靶中的含氢浓度。利用SIMS分析可知在一般的氧化物半导体的靶中包含1020atoms/cm3以上且1021atoms/cm3以下的氢，但是优选为1019atoms/cm3以下。
一般地，通过将靶材贴合到被称为垫板的金属板构成靶。例如，以相同的比率(In2O3∶Ga2O3∶ZnO＝1∶1∶1[mol比])混合包含In(铟)、Ga(镓)及Zn(锌)的氧化物并在800℃以上的高温进行烧结来制造氧化物半导体的靶材。通过在惰性气体(氮或稀有气体)下进行烧结，可以防止混入到靶材中的氢、水分或碳化氢等。也可以在真空中或高压气氛中进行烧结，而且还可以一边施加机械压力一边进行烧结。
另外，靶材可以是非晶或结晶，并且如上所述使靶材包含0.1重量％以上且20重量％以下的SiO2，优选包含1重量％以上且6重量％以下的SiO2。在本说明书中，除了特别指定的情况以外，也有将靶材称为靶的情形。
一般地，垫板用来冷却靶材并用作溅射电极，所以主要使用导热性及导电性优异的铜。通过在垫板的内部或背面形成冷却路，且在冷却路中循环用作冷却剂的水或油脂等，可以提高靶的冷却效率。但是，由于水的汽化温度是100℃，因此当将靶保持为100℃以上时，不使用水而使用油脂等，即可。
例如，通过电子束熔解贴合靶材和垫板，即可。电子束熔接是指这样的方法：通过使在真空气氛中产生的电子加速而会聚，并将该电子照射到对象物，可以只熔化熔接所希望的部分而不损坏熔接部之外的材料性质地进行熔接。由于可以控制熔接部的形状及熔接的深度，并且在真空中进行熔接，因此可以防止氢、水分或碳化氢等附着到靶材。
当传送所制造的靶时，在将靶保持在真空气氛中或惰性气氛(氮或稀有气体气氛)中的状态下进行传送。通过这工序，可以防止氢、水分或碳化氢等附着到靶。
通过不暴露大气而在惰性气体气氛(氮或稀有气体气氛)下将靶安装到溅射装置时，也可以防止氢、水分或碳化氢等附着到靶。
在将靶安装到溅射装置之后，进行脱氢处理以去除残留在靶表面或靶材内部的氢，即可。作为脱氢处理，有在减压下将成膜处理室加热到200℃以上且600℃以下的方法、在加热状态下反复氮或惰性气体的引入和排气的方法等。作为此时的靶冷却剂，不使用水而使用油脂等，即可。虽然在不加热地反复氮的引入及排气时也可以获得一定的效应，但是更优选在加热的状态下进行上述工序。此外，也可以对成膜处理室内引入氧或惰性气体或氧和惰性气体的双方并使用高频波或微波来产生惰性气体或氧的等离子体。虽然在不加热的状态下也可以获得一定的效应，但是更优选在加热的状态下进行上述工序。
另外，作为用于溅射装置等的真空装置的真空泵，例如使用低温泵，即可。低温泵是指在真空室内设置极低温面，且将真空室内的气体分子凝结或吸附在该面上而进行捕捉，并进行排气的泵。低温泵的排氢或排水分能力高。
特别是，在使用所述加热及其它的方法来充分地减少气氛中的氢、水分、碳化氢之后，形成第一绝缘膜、氧化物半导体、第二绝缘膜。
作为在制造薄膜晶体管时使用的气体，优选使用尽量减少氢、水分或碳化氢等的浓度的高纯度气体。通过在气体供给源和各装置之间设置精制装置，可以进一步提高气体纯度。作为气体纯度，使用99.9999％以上的气体，即可。此外，为了防止从气体通过管内壁混入的气体，使用将内表面进行镜面抛光并由Cr2O3或Al2O3被动化的气体通过管，即可。作为通过管的接头(joint)或阀，使用不将树脂用于密封剂部分中的全金属阀，即可。
注意，在本说明书中，连续成膜是指如下状态：在从第一成膜工序到第二成膜工序的一系列工序中，放置有被处理衬底的气氛不接触大气等的污染气氛而一直控制为真空或惰性气体气氛(氮气氛或稀有气体气氛)。通过进行连续成膜，可以防止氢、水分或碳化氢等再次附着到清洁化了的被处理衬底地进行成膜。
此外，导电膜用作源电极或漏电极。优选使用铝、或者添加有铜、硅、钛、钕、钪、钼等提高耐热性的元素或防止小丘产生的元素的铝合金的单层或叠层形成导电膜。或者，也可以为在铝或铝合金的单层或叠层的、下侧或上侧的一方或双方，层叠钛、钼、钨等高熔点金属层的结构。尤其，作为与氧化物半导体层的界面特性优良的材料，可举出钛。特别是，当作为导电膜使用钛膜、铝膜和钛膜的叠层时，电阻低，并且因由钛膜夹上面和下面而不容易产生铝膜所引起的小丘，从而该叠层适合于源电极或漏电极。
另外，也可以采用在栅电极和第一绝缘膜之间还具有氮化硅膜或氧化硅膜的结构。也就是说，栅极绝缘膜也可以采用两层或其以上的叠层，作为与氧化物半导体层接触的最上层的膜即第一绝缘膜优选使用氧氮化硅膜，作为在其下层设置的绝缘膜也可以使用氮化硅膜或氧化硅膜。通过设置氮化硅膜或氧化硅膜，用作防止在TFT的制造工序中衬底表面被蚀刻的蚀刻停止膜。氮化硅膜或氧化硅膜也具有如下作用：可以抑制因钠等可移动离子从包含钠等碱金属的玻璃衬底侵入到半导体区域中而使TFT的电特性变化。
可以实现使用氧化物半导体膜的薄膜晶体管的栅极电压尽量接近于0V的正的阈值电压形成沟道的结构。另外，可以减少阈值的不均匀、防止电特性的退化、以及减少TFT偏移到常开启状态一侧，更优选的是，可以消除偏移。
附图说明
图1A至图1E是示出本发明的一个方式的薄膜晶体管的制造工序的截面图；
图2A至图2F是示出本发明的一个方式的薄膜晶体管的制造工序的截面图；
图3A至图3E是示出本发明的一个方式的薄膜晶体管的制造工序的截面图；
图4A至图4E是示出本发明的一个方式的薄膜晶体管的制造工序的截面图；
图5A和图5B是说明半导体装置的框图的图；
图6是说明信号线驱动电路的结构的图；
图7是说明信号线驱动电路的工作的时序图；
图8是说明信号线驱动电路的工作的时序图；
图9是说明移位寄存器的结构的图；
图10是说明触发器的连接结构的图；
图11A1至图11B是说明根据本发明的一个方式的半导体装置的图；
图12是说明根据本发明的一个方式的半导体装置的图；
图13是说明根据本发明的一个方式的半导体装置的图；
图14是说明根据本发明的一个方式的半导体装置的像素等效电路的图；
图15A至图15C是说明根据本发明的一个方式的半导体装置的图；
图16A和图16B是说明根据本发明的一个方式的半导体装置的图；
图17A和图17B是说明电子纸的使用方式的例子的图；
图18是示出电子书阅读器的一个方式的外观图；
图19A和图19B是示出电视装置及数码相框的一个方式的外观图；
图20A和图20B是示出游戏机的一个方式的外观图；
图21A和图21B是示出移动电话机的一个方式的外观图；
图22A和图22B是说明电子书阅读器的一个方式的图；
图23是说明电子书阅读器的一个方式的图；
图24A至图24E是示出本发明的一个方式的薄膜晶体管的制造工序的截面图；
图25A至图25C是示出氧化物半导体的霍尔(Hall)效应测量结果的图；
图26是示出氧化物半导体层的XRD测量结果的图。
具体实施方式
下面，将说明本发明的实施方式。
实施方式1
在本实施方式中，参照图1A至图1E说明薄膜晶体管及其制造工序。
首先，在衬底100上形成栅电极101(参照图1A)。
作为衬底100，除了如钡硼硅酸盐玻璃、铝硼硅酸盐玻璃或铝硅酸盐玻璃等通过熔融法或浮法制造的无碱玻璃衬底、以及陶瓷衬底之外，还可以使用具有可耐受本制造工序的处理温度的耐热性的塑料衬底等。此外，还可以应用在不锈钢合金等的金属衬底的表面设置绝缘膜的衬底。作为衬底100的尺寸，可以使用320mm×400mm、370mm×470mm、550mm×650mm、600mm×720mm、680mm×880mm、730mm×920mm、1000mm×1200mm、1100mm×1250mm、1150mm×1300mm、1500mm×1800mm、1900mm×2200mm、2160mm×2460mm、2400mm×2800mm或2850mm×3050mm等。
另外，也可以在形成栅电极101之前，在衬底100上形成基底绝缘膜。作为基底绝缘膜，通过CVD法或溅射法等，以氧化硅膜、氮化硅膜、氧氮化硅膜或氮氧化硅膜的单层或叠层形成，即可。也可以在基底绝缘膜中添加少量的卤族元素例如氟、氯等来使钠等的可动离子固定化。优选的是，绝缘膜所包含的卤族元素的浓度在于可通过采用SIMS(二次离子质谱分析计)的分析获得的浓度峰值为1×1015cm-3以上且1×1020cm-3以下的范围内。
使用钛、钼、铬、钽、钨、铝等金属材料或它们的合金材料来形成栅电极101。可以通过溅射法或真空蒸镀法在衬底100上形成导电膜，通过光刻技术或喷墨法在该导电膜上形成掩模，并且使用该掩模蚀刻导电膜，来形成栅电极101。另外，也可以使用银、金、铜等导电纳米膏通过喷墨法喷出并焙烧来形成栅电极101。另外，作为为了提高栅电极101的密接性并防止栅电极101扩散到衬底或基底膜中的阻挡金属，也可以在衬底100及栅电极101之间提供上述金属材料的氮化物膜。另外，栅电极101可以由单层结构或叠层结构形成，例如可以使用在衬底100一侧层叠钼膜和铝膜的结构、层叠钼膜和铝与钕的合金膜的结构、层叠钛膜和铝膜的结构、层叠钛膜、铝膜及钛膜的结构等。
在此，通过溅射法形成铝膜和钼膜的叠层膜，并且利用光刻技术选择性地进行蚀刻。此时，使用第一个光掩模。注意，由于在栅电极101上形成半导体膜及布线，因此优选将其端部加工为锥形，以便防止半导体膜及布线的断裂。
接下来，以不接触大气的方式连续地形成成为栅极绝缘膜的第一绝缘膜102、半导体膜103、第二绝缘膜104(参照图1B)。通过以不接触大气的方式连续地进行成膜，生产率高，并且薄膜界面的可靠性稳定。另外，可以形成各叠层界面而不被大气中包含的水分、碳化氢及其它的污染杂质元素污染，且还可以防止氢被获取到半导体膜中。
可以通过CVD法或溅射法等并使用氧化硅膜、氮化硅膜、氧氮化硅膜或氮氧化硅膜形成第一绝缘膜102及第二绝缘膜104。在此，作为第一绝缘膜102及第二绝缘膜104，通过RF溅射法形成含氮量为3原子％以上且30原子％以下的氧氮化硅膜。通过使用含氮量为3原子％以上且30原子％以下的氧氮化硅膜，可以防止侵入或扩散到半导体膜103中的氢或水分等。优选以在薄膜晶体管中不产生磁滞或充电的条件形成绝缘膜。
此外，第一绝缘膜102还可以采用两层或两层以上的叠层。作为与氧化物半导体层接触的最上层的膜，优选使用氧氮化硅膜。作为设置在其下层的绝缘膜，还可以使用氮化硅膜或氧化硅膜。当作为栅电极101的材料使用可能产生小丘的材料时，这种下层膜还具有防止小丘的产生的效应。
在此，通过DC磁控溅射法形成用作半导体层103的氧化物半导体层(IGZO半导体层)。在本说明书中，将使用包含In、Ga及Zn的氧化物半导体膜形成的半导体层记为“IGZO半导体层”。IGZO半导体层的金属元素的组成比率的自由度高，并且以宽范围的混合比用作半导体层。例如，作为一例也可以举出含有10重量％的氧化锌的氧化铟、或者将氧化铟、氧化镓、氧化锌分别以等摩尔混合的材料、或者膜中的金属元素的存在比率为In∶Ga∶Zn＝2.2∶2.2∶1.0[atom比]的氧化物。为了减少薄膜晶体管的电特性的不均匀，IGZO半导体层优选为非晶状态。
在只有氧的气氛中形成半导体膜103。一般地，当采用溅射法时往往在包含Ar或Kr等稀有气体的气氛中进行成膜，但是因为这些稀有气体元素的质量比氧的质量大，所以促进当进行溅射时附着到成膜处理室的内壁或工具的水分或碳化氢等含氢的气体的脱离。但是，为了提高成膜速度，也可以在不影响到从成膜处理室内壁等的气体的脱离的范围内混合氧和稀有气体而使用。具体地，可以在氧的流量比为50％以上且100％以下，优选为70％以上且100％以下的气氛下进行溅射。另外，当进行半导体膜103的成膜时，优选使衬底温度为室温(25℃)以上且低于200℃。
接着，为了对半导体膜103进行构图，对第二绝缘膜104选择性地进行蚀刻形成绝缘物106，而且对半导体膜103选择性地进行蚀刻形成IGZO半导体层105。通过使用氯气体的干蚀刻法进行蚀刻。绝缘物106用作沟道保护膜。在这阶段中，在半导体膜103被去除的区域中，栅极绝缘膜的表面露出。在此使用第二个光掩模。在氧气氛下进行灰化处理去除当进行构图时形成在第二绝缘膜104上的掩模。这阶段的衬底的截面结构相当于图1C所示的衬底的截面图(参照图1C)。为了尽量去除薄膜晶体管的制造工序中的水分，也可以不进行后面的使用水的清洗。
接着，优选以200℃以上且600℃以下，典型地以300℃以上且500℃以下进行热处理。在此，在炉中，在包含氧的氮气氛下以350℃进行一个小时的热处理。通过该热处理，进行IGZO半导体层105的原子级的重新排列。由于通过该热处理(也包括光退火)释放阻碍载流子迁移的应变。另外，对于进行热处理的时序，只要是在形成半导体膜103之后就没有特别的限定。在本实施方式中，因采用由绝缘物106覆盖IGZO半导体层105上的结构而可以减少热处理之后的IGZO半导体层105的退化，所以是优选的。
接着，还去除绝缘物106的一部分并形成用来连接后面形成的源电极108或漏电极109和IGZO半导体层105的接触孔(开口)107。为了选择性地进行蚀刻来形成使IGZO半导体层105的一部分露出的接触孔(开口)107，使用光刻技术。在此使用第三个光掩模。通过使用氯气体的干蚀刻法进行蚀刻。对于在此的形成接触孔(开口)107的蚀刻，使用蚀刻率与IGZO半导体层105充分不同的条件。此外，也可以通过激光照射，只选择性地去除绝缘物106，从而形成接触孔(开口)107。
将接触孔(开口)107形成为尽量小以消除当形成时对IGZO半导体层105带来的氢、水分或碳化氢等的影响，即可。但是，如果形成为太小，则不能充分地获得完成后的薄膜晶体管的特性，所以在没有影响的范围内形成为小，即可。
接着，形成成为源电极或漏电极的金属多层膜。在此，通过DC磁控溅射法在钛膜上层叠铝膜，而且还在铝膜上层叠钛膜。通过在溅射处理室设置钛靶和铝靶并使用挡板按顺序层叠而进行连续成膜，可以在同一处理室中连续地层叠。此时，也可以在只有Ar或Kr等的稀有气体的气氛中层叠。这是因为如下缘故：已经实现由第一绝缘膜102和第二绝缘膜104夹着IGZO半导体层105的结构，特别是IGZO半导体层105中的沟道形成区不受从处理室的内壁的气体脱离所引起的氢、水分或碳化氢等的影响。
此外，也可以在形成金属多层膜之前，对接触孔(开口)107中的IGZO半导体层进行反溅射来蚀刻约10nm左右。反溅射是指这样的方法：不对靶一侧施加电压而在惰性气体或氧气氛下对衬底一侧施加电压来在衬底一侧形成等离子体，以对表面进行蚀刻。通过反溅射，可以实现IGZO半导体层和金属多层膜之间的良好的界面状态，并减少接触电阻。
另外，也可以在IGZO半导体层和金属多层膜之间形成成为缓冲层的氧化物半导体膜。例如，可以使用氧化钛、氧化钼、氧化锌、氧化铟、氧化钨、氧化镁、氧化钙、氧化锡等。再者，还可以使用Al-Zn-O类非单晶膜或包含氮的Al-Zn-O类非单晶膜，即Al-Zn-O-N类非单晶膜。Al-Zn-O类氧化物半导体或Al-Zn-O-N类氧化物半导体所包含的铝优选为l重量％以上且10重量％以下。
注意，在此所示的Al-Zn-O-N类氧化物半导体膜不意味着化学计量比为Al∶Zn∶O∶N＝1∶1∶1∶1，只为容易的表示而进行记载。可以根据成膜条件适当地调整这些元素的结构比率。
也可以使缓冲层包含赋予n型或p型的导电型的杂质。作为杂质元素，可以使用铟、镓、铝、锌、锡等。
由于缓冲层的载流子浓度比IGZO半导体层高，且其导电性优异，因此可以与源电极或漏电极和IGZO半导体层直接接合的情况相比减少接触电阻。
缓冲层还可以称为源区或漏区。
接着，对金属多层膜选择性地进行蚀刻形成源电极108或漏电极109。在此，使用第四个光掩模。可以通过使用氯气体的干蚀刻法蚀刻按顺序层叠钛膜、铝膜和钛膜而成的三层结构的导电膜。当在IGZO半导体层和金属多层膜之间形成缓冲层时也可以在进行金属多层膜的蚀刻的同时对缓冲层进行蚀刻。该阶段中的衬底的截面结构相当于图1E所示的衬底的截面图(参照图1E)。
本实施方式中的沟道形成区是指如下区域，即IGZO半导体层105的栅电极101和IGZO半导体层105重叠的区域中的从用来使源电极108与IGZO半导体层105连接的接触孔(开口)107的端部到用来使漏电极109与IGZO半导体层105连接的接触孔(开口)107的端部。图1D中的L1相当于沟道长度。
通过由含氮量为3原子％以上且30原子％以下的氧氮化硅膜夹着IGZO半导体层105的沟道形成区，可以防止对沟道形成区侵入或扩散的氢或水分等。优选以在薄膜晶体管中不产生磁滞或充电的条件形成氧氮化硅膜。
实施方式2
在本实施方式中，参照图2A至图2F说明薄膜晶体管及其制造工序。另外，省略对于与实施方式1相同的部分或具有与此同样的功能的部分以及工序的反复说明。
首先，在衬底200上形成栅电极201。在此使用第一个光掩模(参照图2A)。
接着，不接触大气地连续形成成为栅极绝缘膜的第一绝缘膜202、第一半导体膜203、第二绝缘膜204(参照图2B)。在此，作为第一绝缘膜202及第二绝缘膜204，通过RF溅射法形成含氮量为3原子％以上且30原子％以下的氧氮化硅膜，并且作为第一半导体膜203，通过对包含Zn(锌)的氧化物半导体(ZnO)使用包含0.1重量％以上且20重量％以下的SiO2的氧化物半导体靶的DC磁控溅射法形成氧化物半导体层。如在实施方式1所说明，在只有氧的气氛中形成氧化物半导体层，但是也可以使氧的流量比为50％以上且100％以下，优选为70％以上且100％以下，且混合稀有气体的气氛中形成氧化物半导体层。另外，优选的是，当进行第一半导体膜203的成膜时，优选使衬底温度为室温(25℃)以上且低于200℃。
接着，以只有使与栅电极重叠的位置、与成为第一半导体膜203的沟道形成区的位置重叠的部分残留的方式对第二绝缘膜204进行蚀刻，来形成绝缘物206。绝缘物206用作沟道保护膜。为了选择性地进行蚀刻形成绝缘物206，使用光刻技术。在此，使用第二个光掩模。在此的用来形成绝缘物206的蚀刻是通过干蚀刻法进行的，并使用蚀刻率与第一半导体膜203充分不同的条件(参照图2C)。在氧气氛下，进行灰化处理来去除当进行构图时形成在第二绝缘膜204上的掩模。为了尽量去除薄膜晶体管的制造工序中的水分，也可以不进行后面的使用水的清洗。
此外，当形成绝缘物206时，也可以不使用光掩模而使用背面曝光并自对准地在重叠于栅电极的位置上选择性地形成掩模。特别是，第一半导体膜203是氧化物半导体膜，并且它具有高透光性而适合于背面曝光。但是，当进行背面曝光时，第一绝缘膜202及第二绝缘膜204都需要为具有充分的透光性的材料。
接着，优选以200℃以上且600℃以下，典型地以300℃以上且500℃以下进行热处理。在此，在炉中，在包含氧的氮气氛下以350℃进行一个小时的热处理。通过该热处理，进行第一半导体膜203的原子级的重新排列。由于通过该热处理(包括光退火)释放阻碍载流子迁移的应变。另外，对于进行热处理的时序，只要是在形成第一半导体膜203之后就没有特别的限定。在本实施方式中，因采用由绝缘物206覆盖第一半导体膜203上的结构而可以减少热处理之后的第一半导体膜203的退化，所以是优选的。
接着，形成成为缓冲层的第二半导体膜212和成为源电极或漏电极的金属多层膜211。在此，通过DC磁控溅射法形成用作第二半导体膜212的氧化钛膜，在第二半导体膜212上层叠用作金属多层膜211的钛膜，在钛膜上层叠铝膜，再者在铝膜上层叠钛膜(参照图2D)。
由于成为缓冲层的第二半导体膜212的载流子浓度比氧化物半导体层高，且其导电性优异，因此可以与源电极或漏电极和半导体层直接接合的情况相比，在设置缓冲层的情况下减少接触电阻。
优选在形成成为缓冲层的第二半导体膜212之后，以200℃以上且600℃以下，典型地以300℃以上且500℃以下进行热处理。在此，在炉中，在包含氧的氮气氛下以350℃进行一个小时的热处理。通过该热处理，进行第二半导体膜212的原子级的重新排列。由于通过该热处理(包括光退火)释放阻碍载流子迁移的应变。
接着，对金属叠层膜选择性地进行蚀刻形成源电极208或漏电极209。在此，使用第三个光掩模。通过干蚀刻法进行蚀刻。此时，通过以可以对金属多层膜211、第二半导体膜212和第一半导体膜203均进行蚀刻的条件进行蚀刻，可以以同一蚀刻工序形成源电极208、漏电极209、源极一侧缓冲层213、漏极一侧缓冲层214及半导体层205。绝缘物206用作沟道保护膜，防止沟道形成区的半导体层205受到蚀刻(参照图2E)。
本实施方式中的沟道形成区是半导体层205中的栅电极201、半导体层205和绝缘物206重叠的区域，并且绝缘物206的宽度L2相当于沟道长度。
通过在半导体层205的沟道形成区的上层及下层中形成含氮量为3原子％以上且30原子％以下的氧氮化硅膜，并由氧氮化硅膜夹着沟道形成区，可以防止侵入或扩散到沟道形成区的氢或水分等。
另外，为了防止从半导体层侧面部侵入或扩散的氢或水分等，也可以覆盖薄膜晶体管地形成第三绝缘膜210。可以使用氧化硅膜、氮化硅膜、氧氮化硅膜或氮氧化硅膜形成第三绝缘膜210。例如，也可以通过溅射法形成含氮量为3原子％以上且30原子％以下的氧氮化硅膜。通过使用含氮量为3原子％至30原子％的氧氮化硅膜，可以防止侵入或扩散到薄膜晶体管的氢、水分或碳化氢等。优选以在薄膜晶体管中不产生磁滞或充电的条件形成氧氮化硅膜。
实施方式3
在本实施方式中，参照图3A至图3E说明薄膜晶体管及其制造工序。另外，省略对于与实施方式1相同的部分或具有与此同样的功能的部分以及工序的反复说明。
首先，在衬底300上形成栅电极301。在此，使用第一个光掩模。
接着，形成成为栅极绝缘膜的第一绝缘膜302和成为源电极或漏电极的金属多层膜311。
通过CVD法或溅射法等并使用氧化硅膜、氮化硅膜、氧氮化硅膜或氮氧化硅膜形成第一绝缘膜302。在此，作为第一个绝缘膜302，通过RF溅射法形成含氮量为3原子％以上且30原子％以下的氧氮化硅膜。
作为成为源电极或漏电极的金属多层膜311，通过DC磁控溅射法在钛膜上层叠铝膜，且在铝膜上层叠钛膜(参照图3A)。
接着，对金属多层膜选择性地进行蚀刻形成源电极308或漏电极309。在此，使用第二个光掩模(参照图3B)。
接着，不接触大气地连续形成半导体膜303和第二绝缘膜304(参照图3C)。作为半导体膜303使用氧化物半导体层(ZnO-SiOX(X＞0)半导体层)，该氧化物半导体层是通过DC磁控溅射法并使用使氧化锌包含10重量％的氧化硅的靶形成的。如在实施方式1所说明，在只有氧的气氛中形成氧化物半导体层，但是也可以将氧的流量比设定为50％以上且100％以下，优选设定为70％以上且100％以下，且混合稀有气体的气氛中形成氧化物半导体层。另外，当进行半导体膜303的成膜时，优选将衬底温度设定为室温(25℃)以上且低于200℃。
在此示出通过XRD测量的氧化物半导体层(ZnO-SiO半导体层)的晶性评价结果。对于使氧化锌包含7.5重量％、10重量％、12.5重量％的氧化硅的靶形成的三种氧化物半导体层(ZnO-SiO半导体层)进行测量。
图26示出XRD测量结果。横轴表示对入射X射线的测量样品和信号检测部的旋转角度(2θ)，而纵轴表示X射线衍射强度。在附图中示出氧化硅的含量为7.5重量％时的测量结果601、氧化硅的含量为10重量％时的测量结果602、氧化硅的含量为12.5重量％的测量结果603。
根据图26的测量结果可知：当氧化硅的含量为7.5重量％时检测出呈现晶性的峰值604，但是当氧化硅的含量为10重量％以上时不检测呈现晶性的峰值，且是非晶硅膜。另外，当ZnO-SiOX(X＞0)半导体层的氧化硅的含量为10重量％以上时，在进行700℃的热处理时也可以保持非晶状态。
也可以在形成半导体膜303之前，通过进行反溅射蚀刻第一绝缘膜302、源电极308及漏电极309的表面约10nm左右。通过进行反溅射，能够去除附着到第一绝缘膜302、源电极308及漏电极309的表面的氢、水分或碳化氢等。
接着，为了对半导体膜303进行构图，对第二绝缘膜304选择性地进行蚀刻形成绝缘物306，而且对半导体膜303选择性地进行蚀刻形成ZnO-SiOX(X＞0)半导体层305。在此使用第三个光掩模。在氧气氛下通过灰化处理去除当构图时形成在第二绝缘膜304上的掩模。绝缘物306用作沟道保护膜。通过干蚀刻法进行蚀刻。为了在薄膜晶体管的制造工序中尽量去除水分，也可以不进行后面的使用水的清洗。
接着，优选以200℃以上且600℃以下，典型地以300℃以上且500℃以下进行热处理。在此，在炉中，在包含氧的氮气氛下以350℃进行一个小时的热处理。通过该热处理，进行半导体层305的原子级的重新排列。由于通过该热处理(包括光退火)释放阻碍载流子迁移的应变。另外，对于进行热处理的时序，只要是在形成半导体膜303之后就没有特别的限定。在本实施方式中，因采用由绝缘物306覆盖半导体层305上的结构而可以减少热处理之后的半导体层305的退化，所以是优选的。
本实施方式中的沟道形成区是指ZnO-SiOX(X＞0)半导体层305中的栅电极301和ZnO-SiOX(X＞0)半导体层305重叠且被源电极308和漏电极309夹住的区域。源电极308和漏电极309之间的距离L3相当于沟道长度。
通过采用在半导体层305的沟道形成区的上层及下层形成含氮量为3原子％以上且30原子％以下的氧氮化硅膜，并由氧氮化硅膜夹着沟道形成区的结构，可以防止侵入或扩散到沟道形成区的氢或水分等。优选以在薄膜晶体管中不产生磁滞或充电的条件形成氧氮化硅膜。
另外，为了防止从ZnO-SiOX(X＞0)半导体层侧面部侵入或扩散的氢或水分等，也可以覆盖薄膜晶体管地形成第三绝缘膜310。优选以在薄膜晶体管中不产生磁滞或充电的条件形成第三绝缘膜310。使用氧化硅膜、氮化硅膜、氧氮化硅膜或氮氧化硅膜形成第三绝缘膜310。例如，也可以通过RF溅射法形成含氮量为3原子％以上且30原子％以下的氧氮化硅膜。通过使用含氮量为3原子％以上且30原子％以下的氧氮化硅膜，可以防止侵入或扩散到薄膜晶体管的氢或水分等。
此外，也可以根据需要在ZnO-SiOX(X＞0)半导体层和金属叠层膜之间形成成为缓冲层的氧化物半导体膜。
实施方式4
在本实施方式中，参照图4A至图4E说明薄膜晶体管及其制造工序。另外，省略对于与实施方式1相同的部分或具有与此同样的功能的部分以及工序的反复说明。
首先，在衬底400上形成栅电极401。在此使用第一个光掩模(参照图4A)。
接着，不接触大气地连续形成成为栅极绝缘膜的第一绝缘膜402、第一半导体膜403、第二半导体膜412(参照图4B)。在此，作为第一绝缘膜402，通过RF溅射法形成含氮量为3原子％以上且30原子％以下的氧氮化硅膜，作为第一半导体膜403，通过DC磁控溅射法形成IGZO半导体层，并且作为第二半导体膜412形成Al-Zn-O-N类氧化物半导体膜。另外，当进行氧化物半导体膜的成膜时，优选将衬底温度设定为室温(25℃)以上且低于200℃。
注意，在此所示的Al-Zn-O-N类氧化物半导体膜不意味着化学计量比为Al∶Zn∶O∶N＝1∶1∶1∶1，只为容易的表示而进行记载。可以根据成膜条件适当地调整这些元素的结构比率。
接着，优选以200℃以下且600℃以下，典型地以300℃以下且500℃以下进行热处理。在此，在炉中，在包含氧的氮气氛下以350℃进行一个小时的热处理。通过该热处理，进行IGZO半导体层及Al-Zn-O-N类氧化物半导体膜的原子级的重新排列。由于通过该热处理(包括光退火)释放阻碍载流子迁移的应变。另外，对于进行热处理的时序，只要是在形成第一半导体膜403及第二半导体膜412之后就没有特别的限定。
接着，为了对第一半导体膜403进行构图，对第二半导体膜412选择性地进行蚀刻，而且对第一半导体膜403选择性地进行蚀刻形成IGZO半导体层405。通过使用氯气体的干蚀刻法进行蚀刻。第二半导体膜412用作缓冲层。在这阶段中，在第一半导体膜403被去除的区域中，栅极绝缘膜的表面露出。在此使用第二个光掩模。在氧气氛下进行灰化处理去除当进行构图时形成在第二半导体膜412上的掩模。这阶段的衬底的截面结构相当于图4C所示的衬底的截面图(参照图4C)。为了尽量去除薄膜晶体管的制造工序中的水分，也可以不进行后面的使用水的清洗。
由于成为缓冲层的第二半导体膜412的载流子浓度比IGZO半导体层高，且其导电性优异，因此可以与源电极或漏电极和IGZO半导体层直接接合的情况相比，在设置缓冲层的情况下减少接触电阻。
接着，形成成为源电极或漏电极的金属多层膜。在此，通过DC磁控溅射法在钛膜上层叠铝膜，而且还在铝膜上层叠钛膜。通过在溅射处理室设置钛靶和铝靶并使用挡板按顺序层叠而进行连续成膜，可以在同一处理室中连续地层叠。
接着，对金属多层膜进行选择性蚀刻形成源电极408或漏电极409。在此使用第三个光掩模。通过干蚀刻进行蚀刻。此时，可以对金属多层膜和第二半导体膜412进行蚀刻，并采用与IGZO半导体层405的蚀刻率充分不同的条件。由此，可以通过同一蚀刻工序形成源极一侧缓冲层413及漏极一侧缓冲层414(参照图4D)。
接着，为了防止从外部侵入或扩散的氢或水分等，覆盖薄膜晶体管地形成第三绝缘膜410。优选以在薄膜晶体管中不产生磁滞或充电的条件形成第三绝缘膜410。可以使用氧化硅膜、氮化硅膜、氧氮化硅膜或氮氧化硅膜形成第三绝缘膜410。例如，也可以通过RF溅射法形成含氮量为3原子％以上且30原子％以下的氧氮化硅膜。通过使用含氮量为3原子％以上且30原子％以下的氧氮化硅膜，可以防止侵入或扩散到薄膜晶体管的氢或水分等。
也可以在形成第三绝缘膜410之前，通过进行反溅射蚀刻IGZO半导体层405、源电极408及漏电极409的表面约10nm左右。通过进行反溅射，去除附着到源电极408及漏电极409的表面的氢、水分或碳化氢等。
本实施方式中的沟道形成区是IGZO半导体层405中的栅电极401和IGZO半导体层405重叠且被源极一侧缓冲层413及漏极一侧缓冲层414夹住的区域。源极一侧缓冲层413和漏极一侧缓冲层414之间的距离L4相当于沟道长度(参照图4E)。
通过采用在IGZO半导体层405的沟道形成区的上层及下层形成含氮量为3原子％以上且30原子％以下的氧氮化硅膜，并由氧氮化硅膜夹着沟道形成区的结构，可以防止侵入或扩散到沟道形成区的氢或水分等。
实施方式5
在本实施方式中，参照图24A至图24E说明薄膜晶体管及其制造工序。另外，省略与实施方式1相同部分或具有同样的功能的部分及工序的反复说明。
首先，在衬底700上形成栅电极701。在此使用第一个光掩模(参照图24A)。
接着，不接触大气地连续形成成为栅极绝缘膜的第一绝缘膜702和半导体膜703(参照图24B)。在此，作为第一绝缘膜702，通过RF溅射法形成含氮量为3原子％以上且30原子％以下的氧氮化硅膜，并且通过溅射法并使用对包含In(铟)、Ga(镓)及Zn(锌)的氧化物添加氧化硅的靶来形成半导体膜703。另外，当进行半导体膜703的成膜时，优选将衬底温度设定为室温(25℃)以上且低于200℃。
当形成半导体膜703时，另外进行用作半导体膜703的氧化物半导体膜的物性评价。图25A示出用来对氧化物半导体膜的物性进行评价的物性评价用样品510的立体视图。制造物性评价用样品510并在室温下进行霍尔(Hall)效应测量，来评价氧化物半导体膜的载流子浓度和霍尔迁移率。在衬底500上形成由氧氮化硅构成的绝缘膜501，在其上形成成为评价对象的氧化物半导体膜502，并在其上形成电极503至506制造物性评价用样品510。对靶材添加2重量％、5重量％、10重量％的氧化硅的三种靶形成成为评价对象的氧化物半导体膜。对各氧化物半导体膜分别制造物性评价用样品510在室温下进行霍尔效应测量。再者，作为参考值，准备使用没有添加氧化硅的靶形成氧化物半导体膜的样品来进行同样的评价。
图25B示出从霍尔效应测量得出的氧化物半导体膜的载流子浓度。在图25B中，横轴表示氧化硅添加量，纵轴表示载流子浓度。随着氧化硅添加量从0重量％增加为2重量％、5重量％、10重量％，各载流子浓度从1.6×1019/cm3降低为8.0×1017/cm3、2.7×1016/cm3、2.0×1012/cm3。
图25C示出从霍尔效应测量得出的氧化物半导体膜的霍尔迁移率。在图25C中，横轴表示氧化硅添加量，纵轴表示霍尔迁移率。随着氧化硅添加量从0重量％增加为2重量％、5重量％、10重量％，各载流子浓度从15.1em2/Vs降低为8.1cm2/Vs、2.6cm2/Vs、1.8cm2/Vs。
从图25B及图25C所示的结果观察到随着氧化硅的添加量增加而载流子浓度和霍尔迁移率降低的趋势，但是当氧化硅添加量为5重量％和10重量％时，霍尔迁移率没有大的区别。由此，当对IGZO半导体层添加氧化硅时，也可以对靶添加多于0重量％且10重量％以下的范围的氧化硅，优选添加多于0重量％且6重量％以下的范围的氧化硅。也就是说，载流子浓度在2.0×1012/cm3以上且低于1.6×1019/cm3的范围内也可，但优选低于2.0×1016/cm3以上且1.6×1019/cm3的范围内。此外，霍尔迁移率在1.8cm2/Vs以上且低于15.1cm2/Vs的范围内也可，优选低于15.1cm2/Vs且2.4cm2/Vs以上的范围内。
优选在形成半导体膜703之后，以200℃以上且600℃以下，典型地以300℃上以且500℃以下进行热处理。在此，在炉中，在包含氧的氮气氛下以350℃进行一个小时的热处理。通过该热处理，进行IGZO半导体层的原子级的重新排列。由于通过该热处理(包括光退火)释放阻碍载流子迁移的应变。另外，对于进行热处理的时序，只要是在形成半导体膜703之后就没有特别的限定。
接着，为了对半导体膜703进行构图，对半导体膜703选择性地进行蚀刻形成IGZO半导体层705。通过使用氯气体的干蚀刻法进行蚀刻。在这阶段中，在半导体膜703被去除的区域中，栅极绝缘膜的表面露出。在此使用第二个光掩模。在氧气氛下进行灰化处理去除当进行构图时形成在半导体膜703上的掩模。这阶段的衬底的截面结构相当于图24C所示的衬底的截面图(参照图24C)。为了尽量去除薄膜晶体管的制造工序中的水分，也可以不进行后面的使用水的清洗。
接着，形成成为源电极或漏电极的金属多层膜。在此，通过DC磁控溅射法在钛膜上层叠铝膜，并且在铝膜上层叠钛膜。在溅射处理室中设置钛靶及铝靶并使用挡板按顺序层叠而进行连续成膜，可以在同一处理室中连续地层叠。
接着，对金属多层膜选择性地进行蚀刻形成源电极708或漏电极709。在此使用第三个光掩模。通过干蚀刻法进行蚀刻。此时，可以对金属多层膜进行蚀刻，并使用蚀刻率与IGZO半导体层705充分不同的条件。由此，可以通过同一蚀刻工序形成源电极708及漏电极709(参照图24D)。
接着，为了防止从外部侵入或扩散的氢或水分等，覆盖薄膜晶体管地形成第三绝缘膜710。优选以在薄膜晶体管中不产生磁滞或充电的条件形成第三绝缘膜710。使用氧化硅膜、氮化硅膜、氧氮化硅膜或氮氧化硅膜形成第三绝缘膜710。例如，也可以通过RF溅射法形成含氮量为3原子％以上且30原子％以下的氧氮化硅膜。通过使用含氮量为3原子％以上且30原子％以下的氧氮化硅膜，可以防止侵入或扩散到薄膜晶体管的氢或水分等。
也可以在形成第三绝缘膜710之前，通过进行反溅射蚀刻IGZO半导体层705、源电极708及漏电极709的表面约10nm左右。通过进行反溅射，能够去除附着到源电极708及漏电极709的表面的氢、水分或碳化氢等。
本实施方式中的沟道形成区是IGZO半导体层705中的栅电极701和IGZO半导体层705重叠且被源电极708及漏电极709夹住的区域。源电极708和漏电极709之间的距离L5相当于沟道长度(参照图24E)。
通过采用在IGZO半导体层705的沟道形成区的上层及下层形成含氮量为3原子％以上且30原子％以下的氧氮化硅膜，并由氧氮化硅膜夹着沟道形成区的结构，可以防止侵入或扩散到沟道形成区的氢或水分等。
可以通过上述工序制造使用IGZO半导体层的薄膜晶体管。
根据图25C及图26可知：通过添加氧化硅，可以获得促进氧化物半导体层的非晶化并减少制造半导体装置时的特性不均匀的效果。此外，包含在IGZO半导体层中的Ga具有促进非晶化的效果，但通过使用氧化硅代替Ga可以减少或删掉包含在IGZO半导体层中的高价的Ga来提高生产率。
实施方式6
在本实施方式中，在半导体装置的一个方式的显示装置中，以下对至少在同一衬底上制造驱动电路的一部分和配置在像素部中的薄膜晶体管的例子进行说明。
配置在像素部的薄膜晶体管根据实施方式1至实施方式5而形成。另外，由于实施方式1至实施方式5所示的薄膜晶体管为n沟道型TFT，所以将驱动电路中的可以由n沟道型TFT构成的驱动电路的一部分形成在与像素部的薄膜晶体管同一衬底上。
图5A示出半导体装置的一个方式的有源矩阵型液晶显示装置的框图的一例。图5A所示的显示装置在衬底5300上包括：具有多个具备显示元件的像素的像素部5301；选择各像素的扫描线驱动电路5302；以及控制对被选择的像素的视频信号输入的信号线驱动电路5303。
像素部5301通过从信号线驱动电路5303在列方向上延伸地配置的多个信号线S1至Sm(未图示)与信号线驱动电路5303连接，通过从扫描线驱动电路5302在行方向上延伸地配置的多个扫描线G1至Gn(未图示)与扫描线驱动电路5302连接，并且具有对应于信号线S1至Sm以及扫描线G1至Gn配置为矩阵状的多个像素(未图示)。并且，各个像素与信号线Sj(信号线S1至Sm中任一)、扫描线Gi(扫描线G1至Gn中任一)连接。
此外，实施方式1至实施方式5所示的薄膜晶体管是n沟道型TFT，参照图6说明由n沟道型TFT构成的信号线驱动电路。
图6所示的信号线驱动电路包括：驱动器IC5601；开关群5602_1至5602_M；第一布线5611；第二布线5612；第三布线5613；以及布线5621_1至5621_M。开关群5602_1至5602_M分别包括第一薄膜晶体管5603a、第二薄膜晶体管5603b以及第三薄膜晶体管5603c。
驱动器IC5601连接到第一布线5611、第二布线5612、第三布线5613及布线5621_1至5621_M。而且，开关群5602_1至5602_M分别连接到第一布线5611、第二布线5612、第三布线5613及分别对应于开关群5602_1至5602_M的布线5621_1至5621_M。而且，布线5621_1至5621_M分别通过第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c连接到三个信号线(信号线Sm-2、信号线Sm-1、信号线Sm(m＝3M))。例如，第J列的布线5621_J(布线5621_1至布线5621_M中任一)通过开关群5602_J所具有的第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c连接到信号线Sj-2、信号线Sj-1、信号线Sj(j＝3J)。
另外，对第一布线5611、第二布线5612、第三布线5613分别输入信号。
另外，驱动器IC5601优选使用单晶半导体形成。再者，开关群5602_1至5602_M优选形成在与像素部同一衬底上。因此，优选在不同的衬底上形成驱动器IC5601和开关群5602_1至5602_M且通过FPC等连接驱动器IC5601和开关群5602_1至5602_M。或者，也可以在与像素部同一衬底上通过进行贴合设置单晶半导体层形成驱动器IC5601。
接着，参照图7的时序图说明图6所示的信号线驱动电路的工作。另外，图7的时序图示出选择第i行扫描线Gi时的时序图。再者，第i行扫描线Gi的选择期间被分割为第一子选择期间T1、第二子选择期间T2及第三子选择期间T3。而且，图6的信号线驱动电路在其他行的扫描线被选择的情况下也进行与图7相同的工作。
另外，图7的时序图示出第J列布线5621_J通过第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c连接到信号线Sj-2、信号线Sj-1、信号线Sj的情况。
另外，图7的时序图示出第i行扫描线Gi被选择的时序、第一薄膜晶体管5603a的导通/截止的时序5703a、第二薄膜晶体管5603b的导通/截止的时序5703b、第三薄膜晶体管5603c的导通/截止的时序5703c及输入到第J列布线5621_J的信号5721_J。
另外，在第一子选择期间T1、第二子选择期间T2及第三子选择期间T3中，对布线5621_1至布线5621_M分别输入不同的视频信号。例如，在第一子选择期间T1中输入到布线5621_J的视频信号输入到信号线Sj-2，在第二子选择期间T2中输入到布线5621_J的视频信号输入到信号线Sj-1，在第三子选择期间T3中输入到布线5621_J的视频信号输入到信号线Sj。再者，在第一子选择期间T1、第二子选择期间T2及第三子选择期间T3中输入到布线5621_J的视频信号分别为Data_j-2、Data_j-1、Data_j。
如图7所示，在第一子选择期间T1中，第一薄膜晶体管5603a导通，而第二薄膜晶体管5603b及第三薄膜晶体管5603c截止。此时，输入到布线5621_J的Data_j-2通过第一薄膜晶体管5603a输入到信号线Sj-2。在第二子选择期间T2中，第二薄膜晶体管5603b导通，而第一薄膜晶体管5603a及第三薄膜晶体管5603c截止。此时，输入到布线5621_J的Data_j-1通过第二薄膜晶体管5603b输入到信号线Sj-1。在第三子选择期间T3中，第三薄膜晶体管5603c导通，而第一薄膜晶体管5603a及第二薄膜晶体管5603b截止。此时，输入到布线5621_J的Data_j通过第三薄膜晶体管5603c输入到信号线Sj。
据此，图6的信号线驱动电路通过将一个栅极选择期间分割为三个而可以在一个栅极选择期间中将视频信号从一个布线5621输入到三个信号线。因此，图6的信号线驱动电路可以将形成有驱动器IC5601的衬底和形成有像素部的衬底的连接数设定为信号线数的大约1/3。通过将连接数设定为大约1/3，图6的信号线驱动电路可以提高可靠性、成品率等。
另外，只要能够如图6所示，将一个栅极选择期间分割为多个子选择期间，并在多个子选择期间的每一个中从某一个布线分别将视频信号输入到多个信号线，就不限制薄膜晶体管的配置、数量及驱动方法等。
例如，当在三个以上的子选择期间的每一个期间中从一个布线将视频信号分别输入到三个以上的信号线时，追加薄膜晶体管及用来控制薄膜晶体管的布线，即可。但是，当将一个栅极选择期间分割为四个以上的子选择期间时，一个子选择期间变短。因此，优选将一个栅极选择期间分割为两个或三个子选择期间。
作为另一例，也可以如图8的时序图所示，将一个选择期间分割为预充电期间Tp、第一子选择期间T1、第二子选择期间T2、第三子选择期间T3。再者，图8的时序图示出选择第i行扫描线Gi的时序、第一薄膜晶体管5603a的导通/截止的时序5803a、第二薄膜晶体管5603b的导通/截止的时序5803b、第三薄膜晶体管5603c的导通/截止的时序5803c以及输入到第J列布线5621_J的信号5821_J。如图8所示，在预充电期间Tp中，第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c导通。此时，输入到布线5621_J的预充电电压Vp通过第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c分别输入到信号线Sj-2、信号线Sj-1、信号线Sj。在第一子选择期间T1中，第一薄膜晶体管5603a导通，第二薄膜晶体管5603b及第三薄膜晶体管5603c截止。此时，输入到布线5621_J的Data_j-2通过第一薄膜晶体管5603a输入到信号线Sj-2。在第二子选择期间T2中，第二薄膜晶体管5603b导通，第一薄膜晶体管5603a及第三薄膜晶体管5603c截止。此时，输入到布线5621_J的Data_j-1通过第二薄膜晶体管5603b输入到信号线Sj-1。在第三子选择期间T3中，第三薄膜晶体管5603c导通，第一薄膜晶体管5603a及第二薄膜晶体管5603b截止。此时，输入到布线5621_J的Data_j通过第三薄膜晶体管5603c输入到信号线Sj。
据此，因为应用图8的时序图的图6的信号线驱动电路可以通过在子选择期间之前设置预充电选择期间来对信号线进行预充电，所以可以高速地进行对像素的视频信号的写入。另外，在图8中，使用相同的附图标记来表示与图7相同的部分，而省略对于相同的部分或具有相同的功能的部分的详细说明。
此外，说明扫描线驱动电路的结构。扫描线驱动电路包括移位寄存器、缓冲器。此外，根据情况，还可以包括电平移动器(level shift)。在扫描线驱动电路中，通过对移位寄存器输入时钟信号(CLK)及起始脉冲信号(SP)，生成选择信号。所生成的选择信号在缓冲器中被缓冲放大，并供给到对应的扫描线。扫描线连接有一条线用的像素的晶体管的栅电极。而且，由于需要将一条线用的像素的晶体管一齐导通，因此使用能够产生大电流的缓冲器。
参照图9和图10说明用于扫描线驱动电路的一部分的移位寄存器的一个方式。
图9示出移位寄存器的电路结构。图9所示的移位寄存器由多个触发器，即触发器5701_1至5701_n构成。此外，输入第一时钟信号、第二时钟信号、起始脉冲信号、复位信号来进行工作。
说明图9的移位寄存器的连接关系。第一级的触发器5701_1与第一布线5711、第二布线5712、第四布线5714、第五布线5715、第七布线5717_1及第七布线5717_2连接。此外，第二级的触发器5701_2与第三布线5713、第四布线5714、第五布线5715、第七布线5717_1、第七布线5717_2及第七布线5717_3连接。
同样地，第i级的触发器5701_i(触发器5701_1至5701_n中的任一)与第二布线5712或第三布线5713的一方、第四布线5714、第五布线5715、第七布线5717_i-1、第七布线5717_i、第七布线5717_i+l连接。在此，当i是奇数时，第i级的触发器5701_i与第二布线5712连接，当i是偶数时，第i级的触发器5701_i与第三布线5713连接。
此外，第n级的触发器5701_n与第二布线5712或第三布线5713的一方、第四布线5714、第五布线5715、第七布线5717_n-1、第七布线5717_n及第六布线5716连接。
另外，第一布线5711、第二布线5712、第三布线5713、第六布线5716也可以分别称为第一信号线、第二信号线、第三信号线、第四信号线。再者，第四布线5714、第五布线5715也可以分别称为第一电源线、第二电源线。
接着，参照图10说明图9所示的触发器的详细结构。图10所示的触发器包括第一薄膜晶体管5571、第二薄膜晶体管5572、第三薄膜晶体管5573、第四薄膜晶体管5574、第五薄膜晶体管5575、第六薄膜晶体管5576、第七薄膜晶体管5577以及第八薄膜晶体管5578。另外，第一薄膜晶体管5571、第二薄膜晶体管5572、第三薄膜晶体管5573、第四薄膜晶体管5574、第五薄膜晶体管5575、第六薄膜晶体管5576、第七薄膜晶体管5577以及第八薄膜晶体管5578是n沟道型晶体管，并且当栅极-源极间电压(Vgs)超过阈值电压(Vth)时它们成为导通状态。
此外，图10所示的触发器包括第一布线5501、第二布线5502、第三布线5503、第四布线5504、第五布线5505及第六布线5506。
在此，示出所有薄膜晶体管是增强型的n沟道型晶体管的例子，但是并不局限于此，例如当使用耗尽型的n沟道型晶体管时也可以使驱动电路驱动。
接着，下面示出图10所示的触发器的连接结构。
第一薄膜晶体管5571的第一电极(源电极或漏电极中的一方)连接到第四布线5504，并且第一薄膜晶体管5571的第二电极(源电极或漏电极中的另一方)连接到第三布线5503。
第二薄膜晶体管5572的第一电极连接到第六布线5506，并且第二薄膜晶体管5572的第二电极连接到第三布线5503。
第三薄膜晶体管5573的第一电极连接到第五布线5505，第三薄膜晶体管5573的第二电极连接到第二薄膜晶体管5572的栅电极，第三薄膜晶体管5573的栅电极连接到第五布线5505。
第四薄膜晶体管5574的第一电极连接到第六布线5506，第四薄膜晶体管5574的第二电极连接到第二薄膜晶体管5572的栅电极，并且第四薄膜晶体管5574的栅电极连接到第一薄膜晶体管5571的栅电极。
第五薄膜晶体管5575的第一电极连接到第五布线5505，第五薄膜晶体管5575的第二电极连接到第一薄膜晶体管5571的栅电极，并且第五薄膜晶体管5575的栅电极连接到第一布线5501。
第六薄膜晶体管5576的第一电极连接到第六布线5506，第六薄膜晶体管5576的第二电极连接到第一薄膜晶体管5571的栅电极，并且第六薄膜晶体管5576的栅电极连接到第二薄膜晶体管5572的栅电极。
第七薄膜晶体管5577的第一电极连接到第六布线5506，第七薄膜晶体管5577的第二电极连接到第一薄膜晶体管5571的栅电极，并且第七薄膜晶体管5577的栅电极连接到第二布线5502。
第八薄膜晶体管5578的第一电极连接到第六布线5506，第八薄膜晶体管5578的第二电极连接到第二薄膜晶体管5572的栅电极，并且第八薄膜晶体管5578的栅电极连接到第一布线5501。
另外，以第一薄膜晶体管5571的栅电极、第四薄膜晶体管5574的栅电极、第五薄膜晶体管5575的第二电极、第六薄膜晶体管5576的第二电极以及第七薄膜晶体管5577的第二电极的连接部分为节点5543。再者，以第二薄膜晶体管5572的栅电极、第三薄膜晶体管5573的第二电极、第四薄膜晶体管5574的第二电极、第六薄膜晶体管5576的栅电极及第八薄膜晶体管5578的第二电极的连接部作为节点5544。
另外，第一布线5501、第二布线5502、第三布线5503以及第四布线5504也可以分别称为第一信号线、第二信号线、第三信号线、第四信号线。再者，第五布线5505、第六布线5506也可以分别称为第一电源线、第二电源线。
在第i级的触发器5701_i中，图10中的第一布线5501和图9中的第七布线5717_i-1连接。此外，图10中的第二布线5502和图9中的第七布线5717_i+1连接。此外，图10中的第三布线5503和第七布线5517_i连接。再者，图10中的第六布线5506和第五布线5715连接。
当i是奇数时，图10中的第四布线5504与图9中的第二布线5712连接。当i是偶数时，图10中的第四布线5504与图9中的第三布线5713连接。此外，图10中的第五布线5505与图9中的第四布线5714连接。
但是，在第一级的触发器5701_1中，图10中的第一布线5501连接到图9中的第一布线5711。此外，在第n级的触发器5701_n中，图10中的第二布线5502连接到图9中的第六布线5716。
此外，也可以仅使用实施方式1至实施方式5所示的n沟道型TFT制造信号线驱动电路及扫描线驱动电路。因为实施方式1至实施方式5所示的n沟道型TFT的晶体管迁移率大，所以可以提高驱动电路的驱动频率。也就是说，将氧化物半导体层用于实施方式1至实施方式5所示的n沟道型TFT来可以提高频率特性(称为f特性)。例如，由于可以使使用实施方式1至实施方式5所示的n沟道型TFT的扫描线驱动电路进行高速工作，因此通过提高帧频率可以实现黑屏插入。
再者，通过增大扫描线驱动电路的晶体管的沟道宽度，或配置多个扫描线驱动电路等，可以实现更高的帧频率。在配置多个扫描线驱动电路的情况下，例如通过将用来驱动偶数行的扫描线的扫描线驱动电路配置在一侧，并将用来驱动奇数行的扫描线的扫描线驱动电路配置在其相反一侧，可以实现帧频率的提高。另外，多个扫描线驱动电路向相同扫描线输出信号有利于显示装置的大型化。
此外，在制造半导体装置的一个方式的有源矩阵型发光显示装置的情况下，由于在至少一个像素中配置多个薄膜晶体管，因此优选配置多个扫描线驱动电路。图5B示出有源矩阵型发光显示装置的框图的一例。
图5B所示的发光显示装置在衬底5400上包括：具有多个具备显示元件的像素的像素部5401；选择各像素的第一扫描线驱动电路5402及第二扫描线驱动电路5404；以及控制对被选择的像素的视频信号的输入的信号线驱动电路5403。
在输入到图5B所示的发光显示装置的像素的视频信号为数字方式的情况下，通过切换晶体管的导通和截止，像素处于发光或非发光状态。因此，可以采用区域灰度法或时间灰度法进行灰度级显示。区域灰度法是这样的驱动法：通过将一个像素分割为多个子像素并根据视频信号分别驱动各子像素，来进行灰度级显示。此外，时间灰度法是这样的驱动法：通过控制像素发光的期间，来进行灰度级显示。
因为发光元件的响应速度比液晶元件等快，所以与液晶元件相比适合于时间灰度法。在具体地采用时间灰度法进行显示的情况下，将一个帧期间分割为多个子帧期间。然后，根据视频信号，在各子帧期间中使像素的发光元件处于发光或非发光状态。通过将一个帧期间分割为多个子帧期间，可以利用视频信号控制在一个帧期间中像素实际上发光的期间的总长度，并可以显示灰度级。
另外，在图5B所示的发光显示装置中示出一种例子，其中当在一个像素中配置两个开关用TFT时，使用第一扫描线驱动电路5402生成输入到一个开关用TFT的栅极布线的第一扫描线的信号，而使用第二扫描线驱动电路5404生成输入到另一个开关用TFT的栅极布线的第二扫描线的信号。但是，也可以共同使用一个扫描线驱动电路生成输入到第一扫描线的信号和输入到第二扫描线的信号。此外，例如根据一个像素所具有的开关用TFT的数量，可能会在各像素中设置多个用来控制开关元件的工作的扫描线。在此情况下，既可以使用一个扫描线驱动电路生成输入到多个扫描线的所有信号，也可以使用多个扫描线驱动电路分别生成输入到多个第一扫描线的所有信号。
此外，在发光显示装置中也可以将驱动电路中的能够由n沟道型TFT构成的驱动电路的一部分形成在与像素部的薄膜晶体管同一衬底上。另外，也可以仅使用实施方式1至实施方式5所示的n沟道型TFT制造信号线驱动电路及扫描线驱动电路。
此外，上述驱动电路并不限于用在液晶显示装置或发光显示装置，还可以用于利用与开关元件电连接的元件来驱动电子墨水的电子纸。电子纸也称为电泳显示装置(电泳显示器)，并具有如下优点：与纸相同程度的易读性、耗电量比其他的显示装置小、可形成为薄且轻的形状。
实施方式7
可以通过制造实施方式1至实施方式5所示的薄膜晶体管并将该薄膜晶体管用于像素部，进一步说用于驱动电路来制造具有显示功能的半导体装置(也称为显示装置)。此外，可以将使用实施方式1至实施方式5所示的薄膜晶体管的驱动电路的一部分或整体一体形成在与像素部相同衬底上，来形成系统型面板(system-on-panel)。
显示装置包括显示元件。作为显示元件，可以使用液晶元件(也称为液晶显示元件)、发光元件(也称为发光显示元件)。在发光元件的范围内包括利用电流或电压控制亮度的元件，具体而言，包括无机EL(Electro Luminescence：电致发光)元件、有机EL元件等。此外，也可以使用电子墨水等的对比度因电作用而变化的显示介质。
此外，显示装置包括密封有显示元件的状态的面板和在该面板中安装有包括控制器的IC等的状态的模块。再者，关于在制造该显示装置的过程中相当于显示元件完成之前的一个方式的元件衬底，该元件衬底在多个像素中分别具备用于将电流供给到显示元件的单元。具体地，元件衬底既可以是只形成有显示元件的像素电极的状态，又可以是在形成成为像素电极的导电膜之后且在进行蚀刻形成像素电极之前的状态。元件衬底可以采用各种方式。
另外，本说明书中的显示装置是指图像显示器件、显示器件、或光源(包括照明装置)。另外，显示装置还包括安装有连接器诸如FPC(Flexible Printed Circuit：柔性印刷电路)、TAB(Tape AutomatedBonding：载带自动键合)带或TCP(Tape Carrier Package：载带封装)的模块；或者将印刷线路板设置于TAB带或TCP端部的模块；或者通过COG(Chip OnGlass：玻璃上芯片)方式将IC(集成电路)直接安装到显示元件上的模块。
在本实施方式中，参照图11A1、图11A2和图11B说明相当于半导体装置的一个方式的液晶显示面板的外观及截面。图11A1和图11A2是一种面板的俯视图，其中利用密封材料4005将形成在第一衬底4001上的实施方式1至实施方式5所示的使用氧化物半导体层的可靠性高的薄膜晶体管4010、4011及液晶元件4013密封在第一衬底4001和第二衬底4006之间。图11B相当于沿着图11A1和图11A2的线M-N的截面图。
以围绕设置在第一衬底4001上的像素部4002和扫描线驱动电路4004的方式设置有密封材料4005。此外，在像素部4002和扫描线驱动电路4004上设置有第二衬底4006。因此，像素部4002和扫描线驱动电路4004与液晶层4008一起由第一衬底4001、密封材料4005和第二衬底4006密封。此外，在第一衬底4001上的与由密封材料4005围绕的区域不同的区域中安装有信号线驱动电路4003，该信号线驱动电路4003使用单晶半导体膜或多晶半导体膜形成在另外准备的衬底上。
另外，对于另外形成的驱动电路的连接方法没有特别的限制，而可以采用COG方法、引线键合方法或TAB方法等。图11A1是通过COG方法安装信号线驱动电路4003的例子，而图11A2是通过TAB方法安装信号线驱动电路4003的例子。
此外，设置在第一衬底4001上的像素部4002和扫描线驱动电路4004包括多个薄膜晶体管。在图11B中例示像素部4002所包括的薄膜晶体管4010和扫描线驱动电路4004所包括的薄膜晶体管4011。在薄膜晶体管4010、4011上设置有绝缘层4020、4021。
作为薄膜晶体管4010、4011，可以应用使用氧化物半导体层的可靠性高的实施方式1至实施方式5所示的薄膜晶体管。在本实施方式中，薄膜晶体管4010、4011是n沟道型薄膜晶体管。
此外，液晶元件4013所具有的像素电极层4030与薄膜晶体管4010电连接。而且，液晶元件4013的对置电极层4031形成在第二衬底4006上。像素电极层4030、对置电极层4031和液晶层4008重叠的部分相当于液晶元件4013。另外，像素电极层4030、对置电极层4031分别设置有用作取向膜的绝缘层4032、4033，且隔着绝缘层4032、4033夹有液晶层4008。
另外，作为第一衬底4001、第二衬底4006，可以使用玻璃、金属(典型的是不锈钢)、陶瓷、塑料。作为塑料，可以使用FRP(Fiberglass-Reinforced Plastics：纤维增强塑料)板、PVF(聚氟乙烯)膜、聚酯膜或丙烯酸树脂膜。此外，还可以使用具有将铝箔夹在PVF膜或聚酯膜之间的结构的薄片。
此外，附图标记4035表示通过对绝缘膜选择性地进行蚀刻而获得的柱状间隔物，并且它是为控制像素电极层4030和对置电极层4031之间的距离(盒(cell)间隙)而设置的。另外，还可以使用球状间隔物。另外，对置电极层4031电连接到设置在与薄膜晶体管4010同一衬底上的共同电位线。使用共同连接部，可以通过配置在一对衬底间的导电粒子，使对置电极层4031与共同电位线电连接。另外，导电粒子包含在密封材料4005中。
另外，还可以使用不使用取向膜的显示为蓝相的液晶。蓝相是液晶相的一种，是指当使胆甾相液晶的温度上升时即将从胆甾相转变到均质相之前出现的相。由于蓝相只出现在较窄的温度范围内，所以为了改善温度范围而将混合有5重量％以上的手征性试剂的液晶组合物用于液晶层4008。包含显示为蓝相的液晶和手征性试剂的液晶组合物的响应速度短，即为10μs至100μs，并且由于其具有光学各向同性而不需要取向处理从而视角依赖小。
另外，本实施方式是透射型液晶显示装置的例子。本发明还可以用于反射型液晶显示装置或半透射型液晶显示装置。
另外，虽然在本实施方式的液晶显示装置中示出在衬底的外侧(可见一侧)设置偏振片，并在内侧依次设置着色层、用于显示元件的电极层的例子，但是也可以在衬底的内侧设置偏振片。另外，偏振片和着色层的叠层结构也不局限于本实施方式的结构，只要根据偏振片和着色层的材料或制造工序条件适当地设定即可。另外，还可以设置用作黑矩阵的遮光膜。
另外，在本实施方式中，为了降低薄膜晶体管的表面凹凸并提高薄膜晶体管的可靠性，可以采用使用用作保护膜或平坦化绝缘膜的绝缘层(绝缘层4020、绝缘层4021)覆盖根据实施方式1至实施方式5获得的薄膜晶体管的结构。另外，因为保护膜用来防止悬浮在大气中的有机物、金属物、水蒸气等的污染杂质的侵入，所以优选采用致密的膜。利用溅射法并使用氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜、氧化铝膜、氮化铝膜、氧氮化铝膜或氮氧化铝膜的单层或叠层而形成保护膜，即可。虽然在本实施方式中示出利用溅射法来形成保护膜的例子，但是并不局限于此而可以使用各种方法形成。
这里，作为保护膜形成叠层结构的绝缘层4020。在此，使用溅射法形成氧化硅膜作为绝缘层4020的第一层。当使用氧化硅膜作为保护膜时，有防止用作源电极层和漏电极层的铝膜的小丘的效果。
另外，形成绝缘层作为保护膜的第二层。在此，使用溅射法形成氮化硅膜作为绝缘层4020的第二层。当使用氮化硅膜作为保护膜时，可以抑制钠等的可动离子侵入到半导体区中而TFT的电特性变化的现象。
此外，也可以在形成保护膜之后进行氧化物半导体层的退火(300℃至400℃)。
作为平坦化绝缘膜，形成绝缘层4021。作为绝缘层4021，可以使用如聚酰亚胺、丙烯酸树脂、苯并环丁烯、聚酰胺或环氧树脂等的具有耐热性的有机材料。另外，除了上述有机材料之外，还可以使用低介电常数材料(low-k材料)、硅氧烷类树脂、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)等。此外，也可以通过层叠多个由这些材料形成的绝缘膜，形成绝缘层4021。
另外，硅氧烷基树脂相当于以硅氧烷类材料为起始材料而形成的包含Si-O-Si键的树脂。硅氧烷类树脂还可以使用有机基(例如烷基或芳基)或氟基作为取代基。此外，有机基也可以包括氟基。
至于绝缘层4021的形成方法并没有特别的限制，可以根据其材料利用溅射法、SOG法、旋涂法、浸渍法、喷涂法、液滴喷射法(喷墨法、丝网印刷、胶版印刷等)、刮刀、辊涂机、帘涂机、刮刀涂布机等来形成。在使用材料溶液形成绝缘层4021的情况下，可在烘焙工序同时对氧化物半导体层进行退火(300℃至400℃)。通过兼作绝缘层4021的焙烧工序和氧化物半导体层的退火，可以高效地制造半导体装置。
作为像素电极层4030、对置电极层4031，可以使用具有透光性的导电材料诸如包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锡氧化物(下面表示为ITO)、铟锌氧化物、添加有氧化硅的铟锡氧化物等。
此外，可以使用包含导电高分子(也称为导电聚合物)的导电组合物形成像素电极层4030、对置电极层4031。使用导电组合物形成的像素电极的薄层电阻优选为10000Ω/□以下，并且其波长为550nm时的透光率优选为70％以上。另外，导电组合物所包含的导电聚合物的电阻率优选为0.1Ω·cm以下。
作为导电高分子，可以使用所谓的π电子共轭类导电高分子。例如，可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者上述材料中的两种以上的共聚物等。
另外，供给到另外形成的信号线驱动电路4003、扫描线驱动电路4004或像素部4002的各种信号及电位是从FPC4018供给的。
在本实施方式中，由与液晶元件4013所具有的像素电极层4030相同的导电膜形成连接端子电极4015，并且端子电极4016由与薄膜晶体管4010、4011的源电极层及漏电极层相同的导电膜形成。
连接端子电极4015通过各向异性导电膜4019电连接到FPC4018所具有的端子。
此外，虽然在图11A1、图11A2以及图11B中示出另外形成信号线驱动电路4003并将其安装在第一衬底4001的例子，但本实施方式不局限于该结构。既可以另外形成扫描线驱动电路而安装，又可以另外仅形成信号线驱动电路的一部分或扫描线驱动电路的一部分而安装。
图12示出使用应用实施方式1至实施方式5所示的TFT制造的TFT衬底2600来构成用作半导体装置的液晶显示模块的一例。
图12是液晶显示模块的一例，利用密封材料2602固定TFT衬底2600和对置衬底2601，并在其间设置包括TFT等的像素部2603、包括液晶层的显示元件2604、着色层2605来形成显示区。在进行彩色显示时需要着色层2605，并且当采用RGB方式时，对应于各像素设置有分别对应于红色、绿色、蓝色的着色层。在TFT衬底2600和对置衬底2601的外侧配置有偏振片2606、偏振片2607、漫射片2613。光源由冷阴极管2610和反射板2611构成，电路基板2612利用柔性线路板2609与TFT衬底2600的布线电路部2608连接，且其中组装有控制电路及电源电路等的外部电路。此外，还可以在偏振片和液晶层之间夹有相位差板的状态下进行层叠。
液晶显示模块可以采用TN(扭曲向列：Twisted Nematic)模式、IPS(面内切换：In-Plane-Switching)模式、FFS(边缘场切换：FringeField Switching)模式、MVA(多畴垂直取向：Multi-domain VerticalAlignment)模式、PVA(垂直取向构型：Patterned VerticalAlignment)模式、ASM(轴对称排列微单元：Axially Symmetric aligned Micro-cell)模式、OCB(光学自补偿弯曲：Optically Compensated Birefringence)模式、FLC(铁电液晶：Ferroelectric Liquid Crystal)模式、AFLC(反铁电液晶：Anti Ferroelectric LiquidCrystal)模式等。
通过上述工序，可以制造可靠性高的液晶显示面板作为半导体装置。
另外，本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。
实施方式8
在本实施方式中，作为应用实施方式1至实施方式5所示的薄膜晶体管的半导体装置的一个方式，示出电子纸的例子。
在图13中，作为半导体装置的例子示出有源矩阵型电子纸。也可以应用实施方式1至实施方式5所示的薄膜晶体管作为用于半导体装置的薄膜晶体管581。
图13的电子纸是采用扭转球显示方式的显示装置的例子。扭转球显示方式是指这样的方法：将一个半球表面为黑色而另一半球表面为白色的球形粒子配置在用于显示元件的电极层的第一电极层和第二电极层之间，并在第一电极层和第二电极层之间产生电位差来控制球形粒子的方向，以进行显示。
形成在衬底596上的薄膜晶体管581是底栅结构的薄膜晶体管，并利用源电极层或漏电极层在形成在绝缘层585中的开口中与第一电极层587互相接触而电连接。在第一电极层587和形成在衬底597上的第二电极层588之间设置有球形粒子589，该球形粒子589具有黑色区590a和白色区590b，其周围具有充满了液体的空腔594，并且球形粒子589的周围充满了树脂等的填充材料595(参照图13)。在本实施方式中，第一电极层587相当于像素电极，第二电极层588相当于共同电极。第二电极层588电连接到设置在与薄膜晶体管581同一衬底上的共同电位线。使用实施方式1至实施方式5所示的共同连接部中之一，可以通过配置在一对衬底间的导电粒子，使第二电极层588与共同电位线电连接。
此外，还可以使用电泳元件来代替扭转球。使用直径为10μm至200μm左右的微囊，该微囊中封入有透明液体、带有正电的白色微粒以及带有负电的黑色微粒。当对于设置在第一电极层和第二电极层之间的微囊由第一电极层和第二电极层施加电场时，白色微粒和黑色微粒移动到相反方向，从而可以显示白色或黑色。应用这种原理的显示元件就是电泳显示元件，一般被称为电子纸。电泳显示元件具有比液晶显示元件高的反射率，因而不需要辅助照明。此外，其耗电量低，并且在昏暗的地方也能够辨别显示部。另外，即使不给显示部供应电源，也能够保持显示过一次的图像，因此，即使使具有显示功能的半导体装置(简单地称为显示装置，或称为具备显示装置的半导体装置)远离电波发射源，也能够保存显示过的图像。
电泳显示元件是利用所谓的介电泳效应(dielectrophoretic effect)的显示元件。在该介电泳效应中，介电常数高的物质移动到高电场区。电泳显示元件不需要液晶显示装置所需的偏振片，从而可以与液晶显示装置相比减少其厚度、重量。
将在溶剂中分散有上述微囊的溶液称为电子墨水，并且该电子墨水可以印刷到玻璃、塑料、布、纸等的表面上。另外，还可以通过使用滤色片或具有色素的粒子来进行彩色显示。
此外，通过在有源矩阵衬底上适当地设置多个上述微囊，使得微囊夹在两个电极之间，就完成有源矩阵型显示装置，并且，当对微囊施加电场时可以进行显示。例如，可以使用利用实施方式1至实施方式5的薄膜晶体管来得到的有源矩阵衬底。
此外，作为微囊中的微粒，使用选自导电体材料、绝缘体材料、半导体材料、磁性材料、液晶材料、铁电材料、电致发光材料、电致变色材料、磁泳材料中的一种或这些材料的复合材料即可。
另外，本实施方式可以与其他实施方式所记载的结构适当地组合而实施。
实施方式9
在本实施方式中示出发光显示装置的例子作为应用实施方式1至实施方式5所示的薄膜晶体管的半导体装置的一个方式。在此，示出利用电致发光的发光元件作为显示装置所具有的显示元件。对利用电致发光的发光元件根据其发光材料是有机化合物还是无机化合物来进行区别，一般来说，前者被称为有机EL元件，而后者被称为无机EL元件。
在有机EL元件中，通过对发光元件施加电压，电子和空穴从一对电极分别注入到包含发光有机化合物的层，产生电流。然后，由于这些载流子(电子和空穴)重新结合，发光有机化合物达到激发态，并且当该激发态恢复到基态时，获得发光。根据这种机理，该发光元件被称为电流激发型发光元件。
根据其元件的结构，将无机EL元件分类为分散型无机EL元件和薄膜型无机EL元件。分散型无机EL元件包括在粘合剂中分散有发光材料的粒子的发光层，且其发光机理是利用供体能级和受体能级的供体-受体重新结合型发光。薄膜型无机EL元件具有由电介质层夹住发光层并还利用电极夹住该发光层的结构，且其发光机理是利用金属离子的内层电子跃迁的定域型发光。另外，在此使用有机EL元件作为发光元件而进行说明。
图14示出可以使用数字时间灰度级驱动的像素结构的一个例子作为应用本发明的半导体装置的例子。
对可以使用数字时间灰度级驱动的像素的结构以及像素的工作进行说明。这里示出在一个像素中将实施方式1至实施方式5所示的、氧化物半导体层用于沟道形成区的两个n沟道型的晶体管的例子。
像素6400包括开关晶体管6401、驱动晶体管6402、发光元件6404以及电容元件6403。在开关晶体管6401中，栅极与扫描线6406连接，第一电极(源电极以及漏电极中的一方)与信号线6405连接，第二电极(源电极以及漏电极的另一方)与驱动晶体管6402的栅极连接。在驱动晶体管6402中，栅极通过电容元件6403与电源线6407连接，第一电极与电源线6407连接，第二电极与发光元件6404的第一电极(像素电极)连接。发光元件6404的第二电极相当于共同电极6408。共同电极6408与形成在同一衬底上的共同电位线电连接。
另外，将发光元件6404的第二电极(共同电极6408)设定为低电源电位。另外，低电源电位是指，以电源线6407所设定的高电源电位为基准满足低电源电位＜高电源电位的电位，作为低电源电位例如可以设定为GND、0V等。将该高电源电位与低电源电位的电位差施加到发光元件6404上，为了使发光元件6404产生流过以使发光元件6404发光，以高电源电位与低电源电位的电位差为发光元件6404的正向阈值电压以上的方式分别设定其电位。
另外，还可以使用驱动晶体管6402的栅极电容代替电容元件6403而省略电容元件6403。至于驱动晶体管6402的栅极电容，可以在沟道形成区与栅电极之间形成电容。
这里，在采用电压输入电压驱动方式的情况下，对驱动晶体管6402的栅极输入能够使驱动晶体管6402充分成为导通或截止的两个状态的视频信号。也就是说，驱动晶体管6402在线形区域进行工作。由于驱动晶体管6402在线形区域进行工作，将比电源线6407的电压高的电压施加到驱动晶体管6402的栅极上。另外，对信号线6405施加(电源线电压+驱动晶体管6402的Vth)以上的电压。
另外，当进行模拟灰度级驱动而代替数字时间灰度级驱动时，通过使信号的输入不同，可以使用与图14相同的像素结构。
当进行模拟灰度级驱动时，对驱动晶体管6402的栅极施加发光元件6404的正向电压+驱动晶体管6402的Vth以上的电压。发光元件6404的正向电压是指，设定为所希望的亮度时的电压，至少包含正向阈值电压。另外，通过输入使驱动晶体管6402在饱和区域工作的视频信号，可以使电流流过发光元件6404。为了使驱动晶体管6402在饱和区域进行工作，将电源线6407的电位设定为高于驱动晶体管6402的栅极电位。通过将视频信号设定为模拟方式，可以在发光元件6404中产生根据视频信号的电流，而进行模拟灰度级驱动。
另外，图14所示的像素结构不局限于此。例如，还可以对图14所示的像素添加新的开关、电阻元件、电容元件、晶体管或逻辑电路等。
接着，参照图15A至图15C说明发光元件的结构。在此，以驱动TFT是n型的情况为例子来说明像素的截面结构。可以与实施方式1至实施方式5所示的薄膜晶体管同样地制造用于图15A、图15B和图15C的半导体装置的驱动TFT的TFT7001、7011、7021，并且这些TFT是使用以In-Ga-Zn-O类非单晶膜为代表的氧化物半导体层的可靠性高的薄膜晶体管。
为了取出发光，发光元件的阳极或阴极的至少一方是透明的即可。而且，在衬底上形成薄膜晶体管及发光元件，并且有如下结构的发光元件，即从与衬底相反的面取出发光的顶部发射、从衬底一侧的面取出发光的底部发射以及从衬底一侧及与衬底相反的面取出发光的双面发射。本发明的像素结构可以应用于任何发射结构的发光元件。
参照图15A说明顶部发射结构的发光元件。
在图15A中示出当驱动TFT的TFT7001为n型且从发光元件7002发射的光穿过到阳极7005一侧时的像素的截面图。在图15A中，发光元件7002的阴极7003和驱动TFT的TFT7001电连接，在阴极7003上按顺序层叠有发光层7004、阳极7005。作为阴极7003，只要是功函数低且反射光的导电膜，就可以使用各种材料。例如，可以举出Ca、Al、MgAg、AlLi等。而且，发光层7004可以由单层或多层的叠层构成。在由多层构成时，在阴极7003上按顺序层叠电子注入层、电子传输层、发光层、空穴传输层、空穴注入层。另外，不需要设置所有这些层。使用透射光的具有透光性的导电材料形成阳极7005，例如也可以使用具有透光性的导电膜例如包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锡氧化物(下面，表示为ITO)、铟锌氧化物、添加有氧化硅的铟锡氧化物等。
由阴极7003及阳极7005夹有发光层7004的区域相当于发光元件7002。在图15A所示的像素中，从发光元件7002发射的光如箭头所示那样发射到阳极7005一侧。
接着，参照图15B说明底部发射结构的发光元件。示出在驱动TFT7011是n型，且从发光元件7012发射的光发射到阴极7013一侧的情况下的像素的截面图。在图15B中，在与驱动TFT7011电连接的具有透光性的导电膜7017上形成有发光元件7012的阴极7013，且在阴极7013上按顺序层叠有发光层7014、阳极7015。另外，在阳极7015具有透光性的情况下，也可以覆盖阳极上地形成用来反射光或遮光的屏蔽膜7016。与图15A的情况同样地，作为阴极7013，只要是功函数低的导电材料，就可以使用各种材料。但是，其厚度是透射光的程度(优选为5nm至30nm左右)。例如，可以将厚度为20nm的铝膜用作阴极7013。而且，与图15A同样地，发光层7014可以由单层或多个层的叠层构成。阳极7015不需要透射光，但是可以与图15A同样地使用具有透光性的导电材料形成。并且，虽然屏蔽膜7016例如可以使用反射光的金属等，但是不局限于金属膜。例如，也可以使用添加有黑色颜料的树脂等。
由阴极7013及阳极7015夹有发光层7014的区域相当于发光元件7012。在图15B所示的像素中，从发光元件7012发射的光如箭头所示那样发射到阴极7013一侧。
接着，参照图15C说明双面发射结构的发光元件。在图15C中，在与驱动TFT7021电连接的具有透光性的导电膜7027上形成有发光元件7022的阴极7023，且在阴极7023上按顺序层叠有发光层7024、阳极7025。与图15A的情况同样地，作为阴极7023，只要是功函数低的导电材料，就可以使用各种材料。但是，其厚度为透射光的程度。例如，可以将厚度为20nm的Al用作阴极7023。而且，与图15A同样地，发光层7024可以由单层或多个层的叠层构成。阳极7025可以与图15A同样地使用透射光的具有透光性的导电材料形成。
阴极7023、发光层7024和阳极7025重叠的部分相当于发光元件7022。在图15C所示的像素中，从发光元件7022发射的光如箭头所示那样发射到阳极7025一侧和阴极7023一侧的双方。
另外，虽然在此描述了有机EL元件作为发光元件，但是也可以设置无机EL元件作为发光元件。
另外，虽然在本实施方式中示出了控制发光元件的驱动的薄膜晶体管(驱动TFT)和发光元件电连接的例子，但是也可以采用在驱动TFT和发光元件之间连接有电流控制TFT的结构。
另外，本实施方式所示的半导体装置不局限于图15A至图15C所示的结构而可以根据本发明的技术思想进行各种变形。
接着，参照图16A和图16B说明相当于应用实施方式1至实施方式5所示的薄膜晶体管的半导体装置的一个方式的发光显示面板(也称为发光面板)的外观及截面。图16A是一种面板的俯视图，其中利用密封材料将形成在第一衬底上的薄膜晶体管及发光元件密封在与第二衬底之间。图16B相当于沿着图16A的H-I的截面图。
以围绕设置在第一衬底4501上的像素部4502、信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b的方式设置有密封材料4505。此外，在像素部4502、信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b上设有第二衬底4506。因此，像素部4502、信号线驱动电路4503a、4503b以及扫描线驱动电路4504a、4504b与填料4507一起由第一衬底4501、密封材料4505和第二衬底4506密封。像这样为了不暴露于大气，优选由气密性高且脱气少的保护膜(贴合膜、紫外线固化树脂膜等)或覆盖材料来进行封装(密封)。
此外，设置在第一衬底4501上的像素部4502、信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b包括多个薄膜晶体管。在图16B中例示包括在像素部4502中的薄膜晶体管4510和包括在信号线驱动电路4503a中的薄膜晶体管4509。
作为薄膜晶体管4509、4510，可以应用实施方式1至实施方式5所示的薄膜晶体管，该薄膜晶体管使用以In-Ga-Zn-O类的非单晶膜为代表的氧化物半导体层且其可靠性高。在本实施方式中，薄膜晶体管4509、4510是n沟道型薄膜晶体管。
此外，附图标记4511相当于发光元件，发光元件4511所具有的像素电极的第一电极层4517与薄膜晶体管4510的源电极层或漏电极层电连接。另外，虽然发光元件4511的结构为第一电极层4517、电致发光层4512和第二电极层4513的叠层结构，但其不局限于本实施方式所示的结构。可以根据从发光元件4511取出的光的方向等适当地改变发光元件4511的结构。
分隔壁4520使用有机树脂膜、无机绝缘膜或有机聚硅氧烷而形成。特别优选的是，以如下条件形成分隔壁4520：使用感光性的材料，并在第一电极层4517上形成开口部，且使该开口部的侧壁成为具有连续曲率的倾斜面。
电致发光层4512既可以由单层构成，又可以由多层的叠层构成。
为了不使氧、氢、水分、二氧化碳等侵入到发光元件4511，可以在第二电极层4513以及分隔壁4520上形成保护膜。可以形成氮化硅膜、氮氧化硅膜、DLC膜等作为保护膜。
另外，供给到信号线驱动电路4503a、4503b、扫描线驱动电路4504a、4504b、或像素部4502的各种信号及电位是从FPC4518a、4518b供给的。
在本实施方式中，连接端子电极4515由与发光元件4511所具有的第一电极层4517相同的导电膜形成，端子电极4516由与薄膜晶体管4509、4510所具有的源电极层及漏电极层相同的导电膜形成。
连接端子电极4515通过各向异性导电膜4519电连接到FPC4518a所具有的端子。
位于从发光元件4511的取出光的方向上的衬底即第二衬底4506需要具有透光性。在此情况下，使用如玻璃板、塑料板、聚酯薄膜或丙烯酸薄膜等的具有透光性的材料。
此外，作为填料4507，除了氮及氩等的惰性气体之外，还可以使用紫外线固化树脂或热固化树脂。可以使用PVC(聚氯乙烯)、丙烯酸树脂、聚酰亚胺、环氧树脂、硅树脂、PVB(聚乙烯醇缩丁醛)、或EVA(乙烯-醋酸乙烯酯)等。本实施方式可以使用氮作为填料。
另外，若有需要，也可以在发光元件的射出面上适当地设置诸如偏振片、或圆偏振片(包括椭圆偏振片)、相位差板(λ/4片、λ/2片)、彩色滤光片等的光学薄膜。另外，也可以在偏振片或圆偏振片上设置抗反射膜。例如，可以进行抗眩光处理，该处理利用表面的凹凸来扩散反射光并降低眩光。
信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b也可以作为在另行准备的衬底上由单晶半导体膜或多晶半导体膜形成的驱动电路而安装。此外，也可以另外仅形成信号线驱动电路或其一部分、或者扫描线驱动电路或其一部分而安装，而不局限于图16A和图16B的结构。
通过上述工序，可以制造可靠性高的发光显示装置(显示面板)作为半导体装置。
另外，本实施方式所示的结构可以与其他实施方式所记载的结构适当地组合而使用。
实施方式10
可以将应用本实施方式1至实施方式5所示的薄膜晶体管用作电子纸。电子纸可以用于用来显示信息的各种领域的电子设备。例如，可以将电子纸应用于电子书阅读器(电子书)、招贴、电车等的交通工具的车内广告、信用卡等的各种卡片中的显示等。图17A和图17B以及图18示出电子设备的一个例子。
图17A示出使用电子纸制造的招贴2631。在广告介质是纸的印刷物的情况下人工进行广告的交换，但是如果使用电子纸，则可以在短时间内改变广告的显示内容。此外，显示不会打乱而可以获得稳定的图像。另外，招贴也可以采用以无线的方式收发信息的结构。
此外，图17B示出电车等的交通工具的车内广告2632。在广告介质是纸的印刷物的情况下人工进行广告的交换，但是如果使用电子纸，则可以在短时间内不需要较多人工而改变广告的显示内容。此外，显示也不会打乱而可以获得稳定的图像。另外，车内广告也可以采用以无线的方式收发信息的结构。
另外，图18示出电子书阅读器2700的一个例子。例如，电子书阅读器2700由两个框体，即框体2701及框体2703构成。框体2701及框体2703由轴部2711形成为一体，且可以以该轴部2711为轴进行开合动作。通过采用这种结构，可以进行如纸的书籍那样的动作。
框体2701组装有显示部2705，而框体2703组装有显示部2707。显示部2705及显示部2707的结构既可以是显示连屏画面的结构，又可以是显示不同的画面的结构。通过采用显示不同的画面的结构，例如在右边的显示部(图18中的显示部2705)中可以显示文章，而在左边的显示部(图18中的显示部2707)中可以显示图像。
此外，在图18中示出框体2701具备操作部等的例子。例如，在框体2701中，具备电源开关2721、操作键2723、扬声器2725等。利用操作键2723可以翻页。另外，也可以采用在与框体的显示部同一面上具备键盘、定位装置等的结构。另外，也可以采用在框体的背面或侧面具备外部连接用端子(耳机端子、USB端子或可与AC适配器及USB电缆等的各种电缆连接的端子等)、记录介质插入部等的结构。再者，电子书阅读器2700也可以具有电子词典的功能。
此外，电子书阅读器2700也可以采用以无线的方式收发信息的结构。还可以采用以无线的方式从电子书籍服务器购买所希望的书籍数据等，然后下载的结构。
另外，本实施方式所示的结构可以与其他实施方式所记载的结构适当地组合而使用。
实施方式11
可以将使用实施方式1至实施方式5所示的薄膜晶体管的半导体装置应用于各种电子设备(包括游戏机)。作为电子设备，例如可以举出电视装置(也称为电视或电视接收机)、用于计算机等的监视器、数码相机、数码摄像机、数码相框、移动电话机(也称为移动电话、移动电话装置)、便携式游戏机、便携式信息终端、声音再现装置、弹珠机等的大型游戏机等。
图19A示出电视装置9600的一个例子。在电视装置9600中，框体9601组装有显示部9603。利用显示部9603可以显示映像。此外，在此示出利用支架9605支撑框体9601的结构。
可以通过利用框体9601所具备的操作开关或另外提供的遥控操作机9610进行电视装置9600的操作。通过利用遥控操作机9610所具备的操作键9609，可以进行频道及音量的操作，并可以对在显示部9603上显示的映像进行操作。此外，也可以采用在遥控操作机9610中设置显示从该遥控操作机9610输出的信息的显示部9607的结构。
另外，电视装置9600采用具备接收机及调制解调器等的结构。可以通过利用接收机接收一般的电视广播。再者，通过调制解调器连接到有线或无线方式的通信网络，从而也可以进行单向(从发送者到接收者)或双向(在发送者和接收者之间或在接收者之间等)的信息通信。
图19B示出数码相框9700的一个例子。例如，在数码相框9700中，框体9701组装有显示部9703。显示部9703可以显示各种图像，例如通过显示使用数码相机等拍摄的图像数据，可以发挥与一般的相框同样的功能。
另外，数码相框9700采用具备操作部、外部连接用端子(USB端子、可以与USB电缆等的各种电缆连接的端子等)、记录介质插入部等的结构。这种结构也可以组装到与显示部同一个面，但是通过将其设置在侧面或背面上来提高设计性，所以是优选的。例如，可以对数码相框的记录介质插入部插入储存有使用数码相机拍摄的图像数据的存储器并提取图像数据，然后可以将所提取的图像数据显示于显示部9703。
此外，数字相框9700也可以采用以无线的方式收发信息的结构。还可以采用以无线的方式提取所希望的图像数据并进行显示的结构。
图20A示出一种便携式游戏机，其由框体9881和框体9891这两个框体构成，并且通过连接部9893可以开合地连接。框体9881安装有显示部9882，并且框体9891安装有显示部9883。另外，图20A所示的便携式游戏机还具备扬声器部9884、记录介质插入部9886、LED灯9890、输入单元(操作键9885、连接端子9887、传感器9888(包括测定如下因素的功能：力量、位移、位置、速度、加速度、角速度、转动数、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线)以及麦克风9889)等。当然，便携式游戏机的结构不局限于上述结构，只要采用至少具备根据本发明的半导体装置的结构即可，且可以采用适当地设置有其它附属设备的结构。图20A所示的便携式游戏机具有如下功能：读出存储在记录介质中的程序或数据并将其显示在显示部上；以及通过与其他便携式游戏机进行无线通信而实现信息共享。另外，图20A所示的便携式游戏机所具有的功能不局限于此，而可以具有各种各样的功能。
图20B示出大型游戏机的一种的投币机9900的一个例子。在投币机9900的框体9901中安装有显示部9903。另外，投币机9900还具备如起动杆或停止开关等的操作单元、投币口、扬声器等。当然，投币机9900的结构不局限于此，只要采用至少具备本发明的一个方式所具备的结构即可，且可以采用适当地设置其它附属设备的结构。
图21A示出移动电话机1000的一例。移动电话机1000除了安装在框体1001的显示部1002之外还具备操作按钮1003、外部连接端口1004、扬声器1005、麦克风1006等。
图21A所示的移动电话机1000可以用手指等触摸显示部1002来输入信息。此外，可以用手指等触摸显示部1002来打电话或进行电子邮件的输入等的操作。
显示部1002的画面主要有三个模式。第一模式为显示模式，其主要用于显示图像，第二模式为输入模式，其主要用于输入文字等信息。第三模式是组合显示模式和输入模式的模式。
例如，在打电话或写电子邮件的情况下，将显示部1002设定为以文字输入为主的文字输入模式，并进行在画面上显示的文字的输入操作，即可。在此情况下，优选的是，在显示部1002的画面的大部分中显示键盘或号码按钮。
此外，在移动电话机1000的内部设置具有陀螺仪或加速度传感器等检测倾斜度的传感器的检测装置，判断移动电话机1000的方向(竖向还是横向)，从而可以对显示部1002的画面显示进行自动切换。
通过触摸显示部1002或对框体1001的操作按钮1003进行操作，切换画面模式。还可以根据显示在显示部1002上的图像种类切换画面模式。例如，若在显示部上显示的图像信号为运动图像的数据，则切换成显示模式，若为文本数据，则切换成输入模式。
另外，当在输入模式中通过检测出显示部1002的光传感器所检测的信号得知在一定期间中没有显示部1002的触摸操作输入时，可以以将画面模式从输入模式切换成显示模式的方式进行控制。
还可以将显示部1002用作图像传感器。例如，通过用手掌或手指触摸显示部1002，来拍摄掌纹、指纹等，从而可以进行身份识别。此外，通过在显示部中使用发射近红外光的背光灯或发射近红外光的感测用光源，还可以拍摄手指静脉、手掌静脉等。
图21B也例示了移动电话机的例子。图21B中的移动电话手机包括显示装置9410和通信装置9400；显示装置9410具有包括显示部9412和操作键9413的框架9411；通信装置9400具有包括操作按钮9402、外部输入端子9403、麦克风9404、扬声器9405、和当收到来电时发光的发光部9406的框架9401；具有显示功能的显示装置9410可以在箭头所示的两个方向上从具有电话功能的通信装置9400分离或安装到通信装置9400上。因此，显示装置9410和通信装置9400可以沿其短轴或长轴彼此附着。当只需要显示功能时，可以将显示装置9410从通信装置9400上分离，以单独使用显示装置9410。通信装置9400和显示装置9410的每个都能通过无线通信或有线通信发射和接收图像或输入信息，并且每个都具有可充电电池。
另外，本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。
实施方式12
本实施方式示出电子书阅读器的例子作为应用使用实施方式1至实施方式5所示的薄膜晶体管的半导体装置的一个方式。在本实施方式中，说明使用图22A、图22B及图23在第一显示面板4311和第二显示面板4312之间安装双面显示型的第三显示面板4313的例子。图22A是打开电子书阅读器的状态，而图22B是合上电子书阅读器的状态。此外，图23是电子书阅读器的从横方向来看的截面图。
图22A、图22B所示的电子书阅读器包括：具有第一显示部4301的第一显示面板4311；具有操作部4304及第二显示部4307的第二显示面板4312；具有第三显示部4302及第四显示部4310的第三显示面板4313；以及设置在第一显示面板4311、第二显示面板4312和第三显示面板4313的一个端部的装订部4308。第三显示面板4313插入在第一显示面板4311和第二显示面板4312之间。图22A、图22B的电子书阅读器包括四个显示画面，即第一显示部4301、第二显示部4307、第三显示部4302及第四显示部4310。
第一显示面板4311、第二显示面板4312及第三显示面板4313具有柔性而容易弯曲。此外，通过在第一显示面板4311、第二显示面板4312中使用塑料衬底且在第三显示面板4313中使用薄膜，可以实现薄型的电子书阅读器。也就是说，在图23中，根据作为一例的电子书阅读器的从横方向来看的截面图，第三显示面板4313可以与第一显示面板4311及第二显示面板4312相比容易弯曲。由此，通过使第三显示面板4313的外侧的显示面板为坚硬，可以进行如书籍那样的感觉进行操作，并且可以抑制第三显示面板4313的损坏。
第三显示面板4313是具有第三显示部4302及第四显示部4310的双面显示型面板。作为第三显示面板4313，即可以使用双面发射型显示面板，又可以贴合单面发射型显示面板而使用。此外，还可以使用在其间夹着背光灯(优选的是薄型EL发光面板)的两个液晶显示面板。
此外，图22A、图22B所示的电子书阅读器包括：进行第一显示部4301的显示控制的扫描线驱动电路(未图示)；进行第二显示部4307的显示控制的扫描线驱动电路4322a、4322b；进行第三显示部4302和/或第四显示部4310的显示控制的扫描线驱动电路(未图示)；进行第一显示部4301、第二显示部4307、第三显示部4302和/或第四显示部4310的显示控制的信号线驱动电路4323。另外，进行第一显示部4301的显示控制的扫描线驱动电路设置在第一显示面板4311，扫描线驱动电路4322a、4322b设置在第二显示面板4322，信号线驱动电路4323设置在装订部4308的内部。
此外，在图22A和22B所示的电子书阅读器中，第二显示面板4312包括操作部4304而可以对应于各功能诸如电源输入开关、显示切换开关等。
此外，可以通过使用手指或输入笔等触碰第一显示部4301或第二显示部4307，或进行操作部4304的操作，进行图22A和图22B所示的电子书阅读器的输入操作。另外，图22A图示第二显示部4307所显示的显示按钮4309。可以通过使用手指等触碰显示按钮4309进行输入。
另外，作为插入图22A、图22B所示的第三显示面板4313的电子书阅读器的使用方法的例子，方便的是：使用第一显示部4301及第四显示部4310看文章，使用第二显示部4307及第三显示部4302参照附图。此时，由于第三显示面板4313不能同时显示第三显示部4302和第四显示部4310，因此当开始翻页时从第三显示部4302的显示切换到第四显示部4310的显示。
此外，在看从第一显示部4301至第三显示部4302之后，当开始翻下一页的第三显示面板4313时，第四显示部4310及第二显示部4307以某个角度显示下一页。另外，在用完第四显示部4310及第二显示部4307之后，当开始翻第三显示面板4313时，以某个角度第三显示部4302及第一显示部4301显示下一页。由此，可以不使屏幕的切换识别而抑制视觉的不适等。
另外，本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。
附图标记说明
100衬底；101栅电极；102绝缘膜；103半导体膜；104绝缘膜；105IGZO半导体层；106绝缘物；107接触孔(开口)；108源电极；109漏电极；200、300、400、500、700衬底；201、301、401、701栅电极；202、302、402、702绝缘膜；203、303、403、703半导体膜；204、304绝缘膜；205、305半导体层；206、306绝缘物；208、308、408、708源电极；209、309、409、709漏电极；210、310、410、710绝缘膜；211、311金属多层膜；212、412半导体膜；213、413源极一侧缓冲层；214、414漏极一侧缓冲层；405、705IGZO半导体层；501绝缘膜；502氧化物半导体膜；503电极；510物性评价用样品；581薄膜晶体管；585绝缘层；587、588电极层；589球形粒子；594空腔；595填充材料；596、597衬底；601、602、603测定结果；604峰值；1000移动电话机；1001、2701、2703框体；1002、2705、2707显示部；1003操作按钮；1004外部连接端口；1005、2725扬声器；1006麦克风；2600TFT衬底；2601对置衬底；2602密封材料；2603像素部；2604显示元件；2605着色层；2606、2607偏振片；2608布线电路部；2609柔性线路板；2610冷阴极管；2611反射板；2612电路基板；2613扩散板；2631招贴；2632车内广告；2700电子书阅读器；2711轴部；2721电源开关；2723操作键；4001、4501、5300、5400衬底；4002、4502、5301、5401像素部；4003、5303、5403信号线驱动电路；4004、5302、5402、5404扫描线驱动电路；4005、4505密封材料；4006、4506衬底；4008液晶层；4010、4011、4509、4510薄膜晶体管；4013液晶元件；4015、4515连接端子电极；4016、4516端子电极；4018FPC；4019、4519各向异性导电膜；4020、4021绝缘层；4030像素电极层；4031对置电极层；4032绝缘层；4301、4302显示部；4304操作部；4307显示部；4308装订部；4309显示按钮；4310显示部；4311、4312、4313显示面板；4323信号线驱动电路；4507填充材料；4511发光元件；4512电场发光层；4513、4517电极层；4520分隔壁；5501-5506布线；5543、5544节点；5571-5578薄膜晶体管；5601驱动器IC；5602开关群；5611、5612、5613、5621、5712-5717布线；5701触发器；5721、5821信号；590a黑色区；590b白色区；6400像素；6401开关晶体管；6402驱动晶体管；6403电容元件；6404发光元件；6405信号线；6406扫描线；6407电源线；6408共同电极；7001TFT；7002发光元件；7003阴极；7004发光层；7005阳极；7011驱动TFT；7012发光元件；7013阴极；7014发光层；7015阳极；7016屏蔽膜；7017导电膜；7021驱动TFT；7022发光元件；7023阴极；7024发光层；7025阳极；7027导电膜；9400通信装置；9401框体；9402扫描按钮；9403外部输入端子；9404麦克风；9405扬声器；9406发光部；9410显示装置；9411框体；9412显示部；9413操作按钮；9600电视装置；9601框体；9603显示部；9605支架；9607显示部；9609操作键；9610摇控操作机；9700数码相框；9701框体；9703显示部；9881框体；9882、9883显示部；9884扬声器部；9885操作键；9886记录介质插入部；9887连接端子；9888传感器；9889麦克风；9890LED灯；9891框体；9893连接部；9900投币机；9901框体；9903显示部；4321a、4322a、4504a扫描线驱动电路；4503a信号线驱动电路；4518aFPC；5603a、5603b、5603c薄膜晶体管；5703a、5703b、5703c、5803a、5803b、5803c时序。

Claims (22)

1.一种半导体装置，包括：
衬底上的栅电极；
所述栅电极上的氮化硅膜；
所述氮化硅膜上的第一绝缘膜，所述第一绝缘膜使用第一氧化硅膜形成；
所述第一绝缘膜上的与所述第一绝缘膜接触的氧化物半导体层；
所述氧化物半导体层上的与所述氧化物半导体层接触的第二绝缘膜，所述第二绝缘膜使用第二氧化硅膜形成；
在所述第二绝缘膜上的源电极和漏电极；以及
所述源电极、所述漏电极和所述第二绝缘膜上的与所述源电极、所述漏电极和所述第二绝缘膜接触的第三绝缘膜，所述第三绝缘膜使用第三氧化硅膜形成，
其中，所述源电极和所述漏电极各自通过所述第二绝缘膜中的与所述栅电极重叠的开口电连接到所述氧化物半导体层，
其中，所述氧化物半导体层的沟道形成区夹在所述第一绝缘膜和所述第二绝缘膜之间并且与所述第一绝缘膜和所述第二绝缘膜中的每一个接触，并且
其中，所述第一绝缘膜和所述第二绝缘膜中的至少一个包括含氮浓度大于或等于3原子百分比且小于或等于30原子百分比的氧氮化硅膜。
2.一种半导体装置，包括：
衬底上的栅电极；
所述栅电极上的氮化硅膜；
所述氮化硅膜上的第一绝缘膜，所述第一绝缘膜使用第一氧化硅膜形成；
所述第一绝缘膜上的与所述第一绝缘膜接触的氧化物半导体层；
所述氧化物半导体层上的与所述氧化物半导体层接触的第二绝缘膜，所述第二绝缘膜使用第二氧化硅膜形成；
在所述第二绝缘膜上的源电极和漏电极；
所述源电极、所述漏电极和所述氧化物半导体层上的与所述源电极、所述漏电极和所述氧化物半导体层接触的第三绝缘膜，所述第三绝缘膜使用第三氧化硅膜形成；以及
由氧化物半导体膜形成的并且夹在所述氧化物半导体层和所述源电极和所述漏电极中每个之间的缓冲层，
其中，所述源电极和所述漏电极各自通过所述第二绝缘膜中的与所述栅电极完全重叠的开口电连接到所述氧化物半导体层，
其中，所述氧化物半导体层的沟道形成区夹在所述第一绝缘膜和所述第二绝缘膜之间并且与所述第一绝缘膜和所述第二绝缘膜中的每一个接触，并且
其中，所述第一绝缘膜和所述第二绝缘膜中的至少一个包括含氮浓度大于或等于3原子百分比且小于或等于30原子百分比的氧氮化硅膜。
3.一种半导体装置，包括：
衬底上的栅电极；
所述栅电极上的氮化硅膜；
所述氮化硅膜上的第一绝缘膜，所述第一绝缘膜使用第一氧化硅膜形成；
所述第一绝缘膜上的源电极和漏电极；
所述源电极和所述漏电极上的与所述源电极和所述漏电极电接触的并且在所述第一绝缘膜上的与所述第一绝缘膜接触的氧化物半导体层；
所述氧化物半导体层上的与所述氧化物半导体层接触的第二绝缘膜，所述第二绝缘膜使用第二氧化硅膜形成；以及
所述第二绝缘膜上的与所述第二绝缘膜接触的第三绝缘膜，所述第三绝缘膜使用第三氧化硅膜形成，
其中，所述源电极与所述氧化物半导体层之间接触的区域和所述漏电极与所述氧化物半导体层之间接触的区域各自与所述栅电极重叠，
其中，所述氧化物半导体层的沟道形成区夹在所述第一绝缘膜和所述第二绝缘膜之间并且与所述第一绝缘膜和所述第二绝缘膜中的每一个接触，并且
其中，所述第一绝缘膜和所述第二绝缘膜中的至少一个包括含氮浓度大于或等于3原子百分比且小于或等于30原子百分比的氧氮化硅膜。
4.如权利要求1、2和3中任一项所述的半导体装置，
其中，所述氧化物半导体层包括处于多晶态的氧化锌。
5.如权利要求1、2和3中任一项所述的半导体装置，
其中，所述氧化物半导体层包含处于其中存在非晶态和多晶态的微晶态的氧化锌。
6.如权利要求1、2和3中任一项所述的半导体装置，
其中，所述第一绝缘膜包含浓度高于或等于1×1015 cm-3且低于或等于1×1020 cm-3的卤族元素。
7.如权利要求1、2和3中任一项所述的半导体装置，
其中，所述氧化物半导体层至少包括锌。
8.如权利要求1、2和3中任一项所述的半导体装置，
其中，包含氧化硅的所述氧化物半导体层的载流子浓度高于或等于2.0×1012 cm-3且低于1.6×1019 cm-3。
9.如权利要求1、2和3中任一项所述的半导体装置，
其中，包含氧化硅的所述氧化物半导体层的霍尔迁移率低于15.1cm2/Vs且高于或等于1.8cm2/Vs。
10.一种包括如权利要求1、2和3中任一项所述的半导体装置的显示装置。
11.一种制造半导体装置的方法，包括以下步骤：
在具有绝缘表面的衬底上形成栅电极；
在所述栅电极上形成氮化硅膜；
在所述氮化硅膜上形成第一绝缘膜，所述第一绝缘膜使用第一氧化硅膜形成；
在所述第一绝缘膜上与所述第一绝缘膜相接触地形成氧化物半导体层；
在所述氧化物半导体层上与所述氧化物半导体层相接触地堆叠第二绝缘膜，所述第二绝缘膜使用第二氧化硅膜形成；
选择性蚀刻所述第二绝缘膜以形成保护膜；
采用所述保护膜作为掩模来选择性蚀刻所述氧化物半导体层以形成岛状半导体层；
选择性蚀刻所述保护膜的一部分以形成通过所述保护膜的第一开口和第二开口，所述第一开口和所述第二开口与所述栅电极重叠；
在所述保护膜和所述第一和第二开口中的岛状半导体层的曝露部分上形成导电膜；
选择性蚀刻所述导电膜以形成源电极和漏电极；以及
在所述源电极、所述漏电极和所述氧化物半导体层上与所述源电极、所述漏电极和所述氧化物半导体层相接触地堆叠第三绝缘膜，所述第三绝缘膜使用第三氧化硅膜形成，
其中，所述氧化物半导体层的沟道形成区夹在所述第一绝缘膜和所述第二绝缘膜之间并且与所述第一绝缘膜和所述第二绝缘膜中的每一个接触，并且
其中，所述第一绝缘膜和所述第二绝缘膜中的至少一个包括含氮浓度大于或等于3原子百分比且小于或等于30原子百分比的氧氮化硅膜。
12.一种制造半导体装置的方法，包括以下步骤：
在具有绝缘表面的衬底上形成栅电极；
在所述栅电极上形成氮化硅膜；
在所述氮化硅膜上形成第一绝缘膜，所述第一绝缘膜使用第一氧化硅膜形成；
在所述第一绝缘膜上与所述第一绝缘膜相接触地形成氧化物半导体层；
在所述氧化物半导体层上与所述氧化物半导体层相接触地堆叠第二绝缘膜，所述第二绝缘膜使用第二氧化硅膜形成；
在所述第二绝缘膜上形成源电极和漏电极；以及
在所述源电极、所述漏电极和所述氧化物半导体层上与所述源电极、所述漏电极和所述氧化物半导体层相接触地堆叠第三绝缘膜，所述第三绝缘膜使用第三氧化硅膜形成，
其中，所述源电极和所述漏电极分别通过所述第二绝缘膜中的第一开口和第二开口与所述氧化物半导体层接触，
其中，所述第一开口和所述第二开口各自与所述栅电极重叠，
其中，所述氧化物半导体层的沟道形成区夹在所述第一绝缘膜和所述第二绝缘膜之间并且与所述第一绝缘膜和所述第二绝缘膜中的每一个接触，并且
其中，所述第一绝缘膜和所述第二绝缘膜中的至少一个包括含氮浓度大于或等于3原子百分比且小于或等于30原子百分比的氧氮化硅膜。
13.一种制造半导体装置的方法，包括以下步骤：
在具有绝缘表面的衬底上形成栅电极；
在所述栅电极上形成氮化硅膜；
在所述氮化硅膜上形成第一绝缘膜，所述第一绝缘膜使用第一氧化硅膜形成；
在所述第一绝缘膜上形成源电极和漏电极；
在所述第一绝缘膜、所述源电极和所述漏电极上与所述第一绝缘膜、所述源电极和所述漏电极相接触地形成氧化物半导体层；
在所述氧化物半导体层上与所述氧化物半导体层相接触地形成第二绝缘膜，所述第二绝缘膜使用第二氧化硅膜形成；以及
在所述源电极、所述漏电极和所述氧化物半导体层上与所述源电极、所述漏电极和所述氧化物半导体层相接触地堆叠第三绝缘膜，所述第三绝缘膜使用第三氧化硅膜形成，
其中，所述源电极与所述氧化物半导体层之间接触的区域和所述漏电极与所述氧化物半导体层之间接触的区域各自与所述栅电极重叠，
其中，所述氧化物半导体层的沟道形成区夹在所述第一绝缘膜和所述第二绝缘膜之间并且与所述第一绝缘膜和所述第二绝缘膜中的每一个接触，并且
其中，所述第一绝缘膜和所述第二绝缘膜中的至少一个包括含氮浓度大于或等于3原子百分比且小于或等于30原子百分比的氧氮化硅膜。
14.如权利要求11-13中任一项所述的制造半导体装置的方法，
其中，所述氧化物半导体层形成以便包含处于其中存在非晶态和多晶态的微晶态的氧化锌。
15.如权利要求11-13中任一项所述的制造半导体装置的方法，
其中，所述第一绝缘膜、所述氧化物半导体层和所述第二绝缘膜在不曝露于空气的情况下堆叠。
16. 如权利要求11-13中任一项所述的制造半导体装置的方法，
其中，所述氧化物半导体层通过溅射来形成，并且
其中，用于溅射的靶材在所述氧化物半导体层形成之前经历通过加热来进行脱氢处理的步骤。
17.如权利要求11-13中任一项所述的制造半导体装置的方法，
其中，所述氧化物半导体层采用溅射法形成，所述溅射法使用包含氢浓度在1×1019原子/cm3或以下的靶材。
18.如权利要求11-13中任一项所述的制造半导体装置的方法，
其中，所述氧化物半导体层采用溅射法形成，所述溅射法使用包含氧化硅的比例大于0重量百分比且小于或等于10重量百分比的靶材。
19.如权利要求11-13中任一项所述的制造半导体装置的方法，
其中，所述氧化物半导体层在包含氧的气氛中形成。
20.如权利要求11-13中任一项所述的制造半导体装置的方法，
其中，在形成所述氧化物半导体层的步骤期间在形成腔中的氧流率大于或等于50%且小于或等于100%。
21.如权利要求11-13中任一项所述的制造半导体装置的方法，
其中，所述第一绝缘膜在包含氧和氮的气氛中形成。
22.如权利要求11-13中任一项所述的制造半导体装置的方法，
其中，所述第二绝缘膜在包含氧和氮的气氛中形成。
CN201010200480.8A 2009-05-29 2010-05-28 半导体装置及其制造方法 Active CN101901839B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710118912.2A CN106887458B (zh) 2009-05-29 2010-05-28 半导体装置及其制造方法
CN201710118915.6A CN107221562B (zh) 2009-05-29 2010-05-28 半导体装置及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-131616 2009-05-29
JP2009131616 2009-05-29

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CN201710118915.6A Division CN107221562B (zh) 2009-05-29 2010-05-28 半导体装置及其制造方法
CN201710118912.2A Division CN106887458B (zh) 2009-05-29 2010-05-28 半导体装置及其制造方法

Publications (2)

Publication Number Publication Date
CN101901839A CN101901839A (zh) 2010-12-01
CN101901839B true CN101901839B (zh) 2017-04-12

Family

ID=42261890

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201710118915.6A Active CN107221562B (zh) 2009-05-29 2010-05-28 半导体装置及其制造方法
CN201010200480.8A Active CN101901839B (zh) 2009-05-29 2010-05-28 半导体装置及其制造方法
CN201710118912.2A Active CN106887458B (zh) 2009-05-29 2010-05-28 半导体装置及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201710118915.6A Active CN107221562B (zh) 2009-05-29 2010-05-28 半导体装置及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201710118912.2A Active CN106887458B (zh) 2009-05-29 2010-05-28 半导体装置及其制造方法

Country Status (6)

Country Link
US (2) US8872171B2 (zh)
EP (1) EP2256814B1 (zh)
JP (8) JP5675170B2 (zh)
KR (8) KR20100129201A (zh)
CN (3) CN107221562B (zh)
TW (9) TWI697128B (zh)

Families Citing this family (98)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2256814B1 (en) * 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
WO2011001879A1 (en) 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011007682A1 (en) 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
CN102473734B (zh) 2009-07-31 2015-08-12 株式会社半导体能源研究所 半导体装置及其制造方法
KR20120094013A (ko) 2009-11-13 2012-08-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟 및 그 제조방법, 및 트랜지스터
WO2011070929A1 (en) 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
KR20130009978A (ko) 2010-02-26 2013-01-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 소자의 제조 방법 및 성막 장치
WO2011118741A1 (en) 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102112065B1 (ko) 2010-03-26 2020-06-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011135987A1 (en) 2010-04-28 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8895375B2 (en) 2010-06-01 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor and method for manufacturing the same
KR102354354B1 (ko) * 2010-07-02 2022-01-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2012029612A1 (en) * 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Sputtering target and method for manufacturing semiconductor device
JP5782695B2 (ja) * 2010-09-29 2015-09-24 凸版印刷株式会社 薄膜トランジスタ、薄膜トランジスタを備える画像表示装置、薄膜トランジスタの製造方法、画像表示装置の製造方法
JP5275523B2 (ja) * 2010-11-04 2013-08-28 シャープ株式会社 表示装置、ならびに半導体装置および表示装置の製造方法
US8894825B2 (en) 2010-12-17 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, method for manufacturing the same, manufacturing semiconductor device
KR101770969B1 (ko) * 2011-01-21 2017-08-25 삼성디스플레이 주식회사 터치 센싱 기판 및 이의 제조 방법
KR101899880B1 (ko) * 2011-02-17 2018-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 프로그래머블 ｌｓｉ
WO2012117926A1 (ja) * 2011-03-01 2012-09-07 シャープ株式会社 スパッタリングターゲット、その製造方法、および薄膜トランジスタの製造方法
US20140110249A1 (en) * 2011-03-04 2014-04-24 Sharp Kabushiki Kaisha Sputtering target, method for manufacturing same, and method for manufacturing thin film transistor
KR101333404B1 (ko) * 2011-03-11 2013-11-28 샤프 가부시키가이샤 박막 트랜지스터 및 그 제조 방법, 및 표시 장치
US8760903B2 (en) * 2011-03-11 2014-06-24 Semiconductor Energy Laboratory Co., Ltd. Storage circuit
JP2012204548A (ja) * 2011-03-24 2012-10-22 Sony Corp 表示装置およびその製造方法
JP5857432B2 (ja) * 2011-04-11 2016-02-10 大日本印刷株式会社 薄膜トランジスタの製造方法
JP5883699B2 (ja) * 2011-04-13 2016-03-15 株式会社半導体エネルギー研究所 プログラマブルｌｓｉ
CN103477441B (zh) * 2011-04-18 2016-05-18 夏普株式会社 薄膜晶体管、显示面板和薄膜晶体管的制造方法
TWI573277B (zh) 2011-05-05 2017-03-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9762246B2 (en) * 2011-05-20 2017-09-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with a storage circuit having an oxide semiconductor
JP5731904B2 (ja) * 2011-05-25 2015-06-10 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
KR102432070B1 (ko) 2011-06-08 2022-08-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟, 스퍼터링 타겟의 제조 방법 및 박막의 형성 방법
KR101425064B1 (ko) 2011-06-09 2014-08-01 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법
CN102629609A (zh) * 2011-07-22 2012-08-08 京东方科技集团股份有限公司 阵列基板及其制作方法、液晶面板、显示装置
KR101506303B1 (ko) * 2011-09-29 2015-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
CN107068766B (zh) * 2011-09-29 2020-12-29 株式会社半导体能源研究所 半导体装置
KR101913207B1 (ko) 2011-10-12 2018-11-01 삼성디스플레이 주식회사 박막 트랜지스터, 및 박막 트랜지스터 표시판과 이들을 제조하는 방법
WO2013054823A1 (en) * 2011-10-14 2013-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2013065600A1 (ja) * 2011-11-02 2013-05-10 シャープ株式会社 薄膜トランジスタ、その製造方法、および表示装置
JP6076038B2 (ja) * 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
CN103329275A (zh) * 2011-11-17 2013-09-25 松下电器产业株式会社 薄膜半导体器件及其制造方法
TWI489560B (zh) * 2011-11-24 2015-06-21 Au Optronics Corp 畫素結構及其製作方法
TWI669760B (zh) * 2011-11-30 2019-08-21 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
JP6081162B2 (ja) * 2011-11-30 2017-02-15 株式会社半導体エネルギー研究所 駆動回路及び該駆動回路を具備する表示装置
TWI497689B (zh) * 2011-12-02 2015-08-21 Ind Tech Res Inst 半導體元件及其製造方法
TWI584383B (zh) 2011-12-27 2017-05-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN102651401B (zh) * 2011-12-31 2015-03-18 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及其制造方法和显示器件
US9419146B2 (en) 2012-01-26 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI642193B (zh) * 2012-01-26 2018-11-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
CN102629591B (zh) 2012-02-28 2015-10-21 京东方科技集团股份有限公司 一种阵列基板的制造方法及阵列基板、显示器
CN102569417A (zh) * 2012-03-02 2012-07-11 福州华映视讯有限公司 薄膜晶体管及其制作方法
JP6059566B2 (ja) 2012-04-13 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6143423B2 (ja) * 2012-04-16 2017-06-07 株式会社半導体エネルギー研究所 半導体装置の製造方法
WO2013168687A1 (en) * 2012-05-10 2013-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8995607B2 (en) 2012-05-31 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Pulse signal output circuit and shift register
JP2014027263A (ja) * 2012-06-15 2014-02-06 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2014041874A (ja) * 2012-08-21 2014-03-06 Sony Corp 半導体装置およびその製造方法、並びに電子機器
CN102916051B (zh) 2012-10-11 2015-09-02 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN102891106A (zh) * 2012-10-19 2013-01-23 深圳市华星光电技术有限公司 薄膜晶体管阵列制作方法
US20140110714A1 (en) * 2012-10-22 2014-04-24 Applied Materials, Inc. High mobility compound semiconductor material using multiple anions
TWI691084B (zh) 2012-10-24 2020-04-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN102891108B (zh) * 2012-10-24 2015-12-02 京东方科技集团股份有限公司 一种阵列基板的制造方法
CN103915508B (zh) * 2013-01-17 2017-05-17 上海天马微电子有限公司 一种底栅结构的氧化物薄膜晶体管及其制作方法
JP6151070B2 (ja) * 2013-04-11 2017-06-21 株式会社ジャパンディスプレイ 薄膜トランジスタ及びそれを用いた表示装置
TWI620324B (zh) * 2013-04-12 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
US10304859B2 (en) * 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
CN105474372B (zh) * 2013-08-09 2018-08-03 国立大学法人北陆先端科学技术大学院大学 氧化物半导体层及其制造方法、以及氧化物半导体的前驱体、氧化物半导体层、半导体元件及电子装置
KR102244553B1 (ko) * 2013-08-23 2021-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 용량 소자 및 반도체 장치
JP6483402B2 (ja) 2013-11-01 2019-03-13 株式会社半導体エネルギー研究所 記憶装置、及び記憶装置を有する電子機器
US9601634B2 (en) 2013-12-02 2017-03-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TW201523738A (zh) 2013-12-06 2015-06-16 Chunghwa Picture Tubes Ltd 薄膜電晶體基板及其製造方法
JP6537264B2 (ja) 2013-12-12 2019-07-03 株式会社半導体エネルギー研究所 半導体装置
CN103681487A (zh) * 2013-12-13 2014-03-26 华映视讯（吴江）有限公司 薄膜晶体管基板及其制造方法
CN104752517A (zh) * 2013-12-31 2015-07-01 昆山工研院新型平板显示技术中心有限公司 一种薄膜晶体管及其制备方法和应用
CN104051541B (zh) * 2014-06-06 2017-02-15 昆山工研院新型平板显示技术中心有限公司 薄膜晶体管及其制作方法
CN104037090B (zh) * 2014-06-19 2016-10-19 深圳市华星光电技术有限公司 氧化物薄膜晶体管结构制作方法及氧化物薄膜晶体管结构
JP6400425B2 (ja) * 2014-10-15 2018-10-03 東京エレクトロン株式会社 多層膜をエッチングする方法
JP6584157B2 (ja) * 2015-06-08 2019-10-02 三菱電機株式会社 薄膜トランジスタ、薄膜トランジスタ基板、液晶表示装置及び薄膜トランジスタの製造方法
WO2017010342A1 (ja) * 2015-07-10 2017-01-19 シャープ株式会社 酸化物半導体膜のエッチング方法および半導体装置の製造方法
US10061346B2 (en) * 2015-10-22 2018-08-28 Dell Products L.P. Folded continuous multielement touch display
JP6495808B2 (ja) * 2015-11-17 2019-04-03 株式会社東芝 酸化物半導体及び半導体装置
CN105355647B (zh) * 2015-11-26 2018-05-25 上海天马有机发光显示技术有限公司 一种封装结构、显示装置及其制作方法
JP6904907B2 (ja) * 2015-12-28 2021-07-21 株式会社半導体エネルギー研究所 酸化物及び半導体装置の作製方法
CN105576038A (zh) * 2016-01-12 2016-05-11 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板和显示装置
WO2017130776A1 (ja) * 2016-01-27 2017-08-03 シャープ株式会社 半導体装置およびその製造方法
CN105632896B (zh) * 2016-01-28 2018-06-15 深圳市华星光电技术有限公司 制造薄膜晶体管的方法
JP6689108B2 (ja) 2016-03-22 2020-04-28 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
JP6827270B2 (ja) * 2016-03-28 2021-02-10 株式会社ジャパンディスプレイ 半導体装置の作製方法
CN106648277B (zh) * 2016-11-11 2019-05-03 京东方科技集团股份有限公司 电子装置及其制造方法和操作方法、电子复写系统
CN107204375B (zh) * 2017-05-19 2019-11-26 深圳市华星光电技术有限公司 薄膜晶体管及其制作方法
CN107293493A (zh) * 2017-06-06 2017-10-24 武汉华星光电技术有限公司 铟镓锌氧化物薄膜晶体管的制作方法
CN107316875A (zh) * 2017-08-15 2017-11-03 深圳市华星光电半导体显示技术有限公司 阵列基板的制作方法、阵列基板及液晶面板
CN107644880B (zh) 2017-10-19 2020-04-14 京东方科技集团股份有限公司 氧化物薄膜晶体管显示基板及其制作方法、显示装置
CN107577375A (zh) * 2017-10-24 2018-01-12 业成科技（成都）有限公司 触摸屏及其制造方法
TW201919130A (zh) * 2017-11-13 2019-05-16 友達光電股份有限公司 畫素結構、半導體結構的製造方法及半導體元件的製造方法
CN108183132A (zh) * 2017-12-27 2018-06-19 深圳市华星光电半导体显示技术有限公司 一种igzo薄膜晶体管制备方法
CN109390414B (zh) * 2018-11-14 2022-04-15 成都中电熊猫显示科技有限公司 一种薄膜晶体管、阵列基板以及显示面板
CN110794898B (zh) * 2019-11-19 2020-06-30 上海椒陵光学科技有限公司 一种能适应不同光照强度的夜视仪
JP7418230B2 (ja) * 2020-02-03 2024-01-19 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
CN111341849B (zh) * 2020-03-05 2022-04-12 合肥京东方光电科技有限公司 显示基板及其制备方法、显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101315884A (zh) * 2007-06-01 2008-12-03 株式会社半导体能源研究所 半导体装置及显示装置的制造方法
CN101335304A (zh) * 2005-09-29 2008-12-31 株式会社半导体能源研究所 半导体器件及其制造方法
CN101405869A (zh) * 2006-03-17 2009-04-08 佳能株式会社 薄膜晶体管、显示器件氧化物半导体和具有氧浓度梯度的栅电介质

Family Cites Families (224)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4244040A (en) 1978-10-10 1981-01-06 Robert Fondiller Miniature electronic device construction
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH04280637A (ja) * 1991-03-08 1992-10-06 Nippondenso Co Ltd 薄膜トランジスタの製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
US5508532A (en) * 1994-06-16 1996-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with braded silicon nitride
US5444673A (en) 1994-07-12 1995-08-22 Mathurin; Trevor S. Audio controlled and activated wristwatch memory aid device
JP3422096B2 (ja) 1994-09-22 2003-06-30 ソニー株式会社 薄膜半導体装置の製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP2652368B2 (ja) 1996-04-05 1997-09-10 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置の作製方法
JPH1140814A (ja) 1997-07-18 1999-02-12 Furontetsuku:Kk 薄膜トランジスタ基板と液晶表示装置および薄膜トランジスタ基板の製造方法
JPH11109406A (ja) * 1997-09-30 1999-04-23 Sanyo Electric Co Ltd 表示装置とその製造方法
JPH11111994A (ja) 1997-10-03 1999-04-23 Sanyo Electric Co Ltd 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP4017240B2 (ja) 1998-03-30 2007-12-05 三洋電機株式会社 薄膜トランジスタの製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4094179B2 (ja) 1998-08-21 2008-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6246070B1 (en) 1998-08-21 2001-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device provided with semiconductor circuit made of semiconductor element and method of fabricating the same
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
KR100539871B1 (ko) 1998-12-26 2006-04-21 삼성전자주식회사 텔레비전 휴대폰의 수신 메세지 표시 방법
US6888522B1 (en) 1999-03-31 2005-05-03 Minolta Co., Ltd. Information display apparatus
JP2000357586A (ja) 1999-06-15 2000-12-26 Sharp Corp 薄膜ｅｌ素子の製造方法および薄膜ｅｌ素子
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001284592A (ja) * 2000-03-29 2001-10-12 Sony Corp 薄膜半導体装置及びその駆動方法
JP2001311965A (ja) 2000-04-28 2001-11-09 Nec Corp アクティブマトリクス基板及びその製造方法
WO2002016679A1 (fr) 2000-08-18 2002-02-28 Tohoku Techno Arch Co., Ltd. Matiere semi-conductrice polycristalline
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP2002162646A (ja) 2000-09-14 2002-06-07 Sony Corp 反射型液晶表示装置
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
US6717181B2 (en) * 2001-02-22 2004-04-06 Semiconductor Energy Laboratory Co., Ltd. Luminescent device having thin film transistor
JP2002252353A (ja) * 2001-02-26 2002-09-06 Hitachi Ltd 薄膜トランジスタおよびアクティブマトリクス型液晶表示装置
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3512766B2 (ja) 2001-08-09 2004-03-31 株式会社半導体エネルギー研究所 薄膜トランジスタ及び液晶表示装置
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
JP2003264148A (ja) 2002-03-07 2003-09-19 Nec Corp 薄膜製造方法、半導体デバイス製造方法、非晶質半導体薄膜、絶縁体薄膜、及び半導体装置
JP2003273133A (ja) 2002-03-15 2003-09-26 Sanyo Electric Co Ltd 酸化物半導体層およびその形成方法ならびに半導体装置
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP2004292873A (ja) 2003-03-26 2004-10-21 Sumitomo Heavy Ind Ltd 酸化亜鉛膜の製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
CN1577796A (zh) * 2003-07-10 2005-02-09 精工爱普生株式会社 电子器件的制造方法和半导体器件的制造方法
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7453426B2 (en) 2004-01-14 2008-11-18 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic apparatus
JP4667051B2 (ja) * 2004-01-29 2011-04-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20050170643A1 (en) * 2004-01-29 2005-08-04 Semiconductor Energy Laboratory Co., Ltd. Forming method of contact hole, and manufacturing method of semiconductor device, liquid crystal display device and EL display device
KR101000451B1 (ko) * 2004-02-05 2010-12-13 삼성전자주식회사 Ｔｆｔ ｌｃｄ 기판의 알루미늄 배선 형성방법과 이에의한 ｔｆｔ ｌｃｄ 기판
JP3915810B2 (ja) * 2004-02-26 2007-05-16 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置、その製造方法、及び電子機器
US7381579B2 (en) * 2004-02-26 2008-06-03 Samsung Sdi Co., Ltd. Donor sheet, method of manufacturing the same, method of manufacturing TFT using the donor sheet, and method of manufacturing flat panel display device using the donor sheet
EP2246894B2 (en) 2004-03-12 2018-10-10 Japan Science and Technology Agency Method for fabricating a thin film transistor having an amorphous oxide as a channel layer
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7642038B2 (en) 2004-03-24 2010-01-05 Semiconductor Energy Laboratory Co., Ltd. Method for forming pattern, thin film transistor, display device, method for manufacturing thereof, and television apparatus
KR100635065B1 (ko) * 2004-05-17 2006-10-16 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조방법
US7629633B2 (en) * 2004-05-20 2009-12-08 Isaac Wing Tak Chan Vertical thin film transistor with short-channel effect suppression
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
WO2006006369A1 (ja) 2004-07-12 2006-01-19 Pioneer Corporation 半導体装置
KR100721555B1 (ko) 2004-08-13 2007-05-23 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7382421B2 (en) 2004-10-12 2008-06-03 Hewlett-Packard Development Company, L.P. Thin film transistor with a passivation layer
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
RU2402106C2 (ru) 2004-11-10 2010-10-20 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
KR20070085879A (ko) 2004-11-10 2007-08-27 캐논 가부시끼가이샤 발광 장치
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4870404B2 (ja) * 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP4870403B2 (ja) 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
TWI345313B (en) * 2005-09-05 2011-07-11 Au Optronics Corp Thin film transistor and method of manufacturing the same
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
KR100786498B1 (ko) 2005-09-27 2007-12-17 삼성에스디아이 주식회사 투명박막 트랜지스터 및 그 제조방법
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
KR101197053B1 (ko) * 2005-09-30 2012-11-06 삼성디스플레이 주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
JP5427340B2 (ja) * 2005-10-14 2014-02-26 株式会社半導体エネルギー研究所 半導体装置
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR20090115222A (ko) 2005-11-15 2009-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
JP5099740B2 (ja) * 2005-12-19 2012-12-19 財団法人高知県産業振興センター 薄膜トランジスタ
JP5244295B2 (ja) * 2005-12-21 2013-07-24 出光興産株式会社 Ｔｆｔ基板及びｔｆｔ基板の製造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
JP2007258675A (ja) 2006-02-21 2007-10-04 Idemitsu Kosan Co Ltd Ｔｆｔ基板及び反射型ｔｆｔ基板並びにそれらの製造方法
CN101416320B (zh) 2006-01-31 2011-08-31 出光兴产株式会社 Tft基板及反射型tft基板以及其制造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP2007212699A (ja) 2006-02-09 2007-08-23 Idemitsu Kosan Co Ltd 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR101293567B1 (ko) * 2006-02-21 2013-08-06 삼성디스플레이 주식회사 표시장치의 제조방법
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5135709B2 (ja) 2006-04-28 2013-02-06 凸版印刷株式会社 薄膜トランジスタ及びその製造方法
WO2007142167A1 (en) * 2006-06-02 2007-12-13 Kochi Industrial Promotion Center Semiconductor device including an oxide semiconductor thin film layer of zinc oxide and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US8974918B2 (en) 2006-07-04 2015-03-10 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP5228298B2 (ja) * 2006-08-04 2013-07-03 カシオ計算機株式会社 半導体薄膜の加工方法及び半導体装置の製造方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US7651896B2 (en) 2006-08-30 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5216276B2 (ja) * 2006-08-30 2013-06-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7636135B2 (en) * 2006-09-11 2009-12-22 Beijing Boe Optoelectronics Technology Co., Ltd TFT-LCD array substrate and method for manufacturing the same
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
TWI514347B (zh) 2006-09-29 2015-12-21 Semiconductor Energy Lab 顯示裝置和電子裝置
JP5468196B2 (ja) 2006-09-29 2014-04-09 株式会社半導体エネルギー研究所 半導体装置、表示装置及び液晶表示装置
US7989361B2 (en) * 2006-09-30 2011-08-02 Samsung Electronics Co., Ltd. Composition for dielectric thin film, metal oxide dielectric thin film using the same and preparation method thereof
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5099739B2 (ja) 2006-10-12 2012-12-19 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
KR100829570B1 (ko) * 2006-10-20 2008-05-14 삼성전자주식회사 크로스 포인트 메모리용 박막 트랜지스터 및 그 제조 방법
JP2008124215A (ja) 2006-11-10 2008-05-29 Kochi Prefecture Sangyo Shinko Center 薄膜半導体装置及びその製造方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5305630B2 (ja) * 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101410926B1 (ko) * 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
JP5196870B2 (ja) 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
KR100759086B1 (ko) 2007-02-23 2007-09-19 실리콘 디스플레이 (주) 국부 산화를 이용한 박막 트랜지스터 제조 방법 및 투명박막 트랜지스터
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP4727684B2 (ja) 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP5197058B2 (ja) 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
US20080266448A1 (en) 2007-04-30 2008-10-30 Gary Mark Reiner Wearable personal video/audio device method and system
KR100858617B1 (ko) * 2007-05-10 2008-09-17 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5215589B2 (ja) 2007-05-11 2013-06-19 キヤノン株式会社 絶縁ゲート型トランジスタ及び表示装置
JP5294651B2 (ja) 2007-05-18 2013-09-18 キヤノン株式会社 インバータの作製方法及びインバータ
KR100873081B1 (ko) 2007-05-29 2008-12-09 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8193045B2 (en) 2007-05-31 2012-06-05 Canon Kabushiki Kaisha Manufacturing method of thin film transistor using oxide semiconductor
KR101294232B1 (ko) * 2007-06-08 2013-08-07 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및이의 제조 방법
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
JP2009016469A (ja) * 2007-07-03 2009-01-22 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR100889688B1 (ko) * 2007-07-16 2009-03-19 삼성모바일디스플레이주식회사 반도체 활성층 제조 방법, 그를 이용한 박막 트랜지스터의제조 방법 및 반도체 활성층을 구비하는 박막 트랜지스터
JP5435907B2 (ja) 2007-08-17 2014-03-05 株式会社半導体エネルギー研究所 表示装置の作製方法
JP5393058B2 (ja) 2007-09-05 2014-01-22 キヤノン株式会社 電界効果型トランジスタ
WO2009034953A1 (ja) 2007-09-10 2009-03-19 Idemitsu Kosan Co., Ltd. 薄膜トランジスタ
JP2009070861A (ja) 2007-09-11 2009-04-02 Hitachi Displays Ltd 表示装置
JP5354999B2 (ja) 2007-09-26 2013-11-27 キヤノン株式会社 電界効果型トランジスタの製造方法
US20090090915A1 (en) 2007-10-05 2009-04-09 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device having thin film transistor, and method for manufacturing the same
WO2009052326A2 (en) 2007-10-19 2009-04-23 Qualcomm Mems Technologies, Inc. Display with integrated photovoltaics
US8058549B2 (en) 2007-10-19 2011-11-15 Qualcomm Mems Technologies, Inc. Photovoltaic devices with integrated color interferometric film stacks
JP5142943B2 (ja) 2007-11-05 2013-02-13 キヤノン株式会社 放射線検出装置の製造方法、放射線検出装置及び放射線撮像システム
JP5489445B2 (ja) 2007-11-15 2014-05-14 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP5489446B2 (ja) 2007-11-15 2014-05-14 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
US20090141004A1 (en) 2007-12-03 2009-06-04 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP5213422B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
KR101425131B1 (ko) 2008-01-15 2014-07-31 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 장치
JP5264197B2 (ja) * 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
KR101015338B1 (ko) * 2008-03-13 2011-02-16 삼성모바일디스플레이주식회사 박막 트랜지스터의 제조방법
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR101490112B1 (ko) 2008-03-28 2015-02-05 삼성전자주식회사 인버터 및 그를 포함하는 논리회로
KR20090124527A (ko) 2008-05-30 2009-12-03 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
TWI475282B (zh) 2008-07-10 2015-03-01 Semiconductor Energy Lab 液晶顯示裝置和其製造方法
KR101588576B1 (ko) 2008-07-10 2016-01-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
JP2010040552A (ja) 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
TWI476921B (zh) 2008-07-31 2015-03-11 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI500159B (zh) 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
TWI450399B (zh) 2008-07-31 2014-08-21 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI500160B (zh) 2008-08-08 2015-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
US8129718B2 (en) 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR102413263B1 (ko) 2008-09-19 2022-06-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5442234B2 (ja) 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
TWI475616B (zh) 2008-12-26 2015-03-01 Semiconductor Energy Lab 半導體裝置及其製造方法
EP2256814B1 (en) * 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
WO2011013523A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102473735B (zh) 2009-07-31 2015-08-12 株式会社半导体能源研究所 半导体装置及其制造方法
CN102473734B (zh) 2009-07-31 2015-08-12 株式会社半导体能源研究所 半导体装置及其制造方法
WO2011013502A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102386147B1 (ko) 2009-07-31 2022-04-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
KR101812683B1 (ko) 2009-10-21 2017-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101335304A (zh) * 2005-09-29 2008-12-31 株式会社半导体能源研究所 半导体器件及其制造方法
CN101405869A (zh) * 2006-03-17 2009-04-08 佳能株式会社 薄膜晶体管、显示器件氧化物半导体和具有氧浓度梯度的栅电介质
CN101315884A (zh) * 2007-06-01 2008-12-03 株式会社半导体能源研究所 半导体装置及显示装置的制造方法

Also Published As

Publication number Publication date
US9947797B2 (en) 2018-04-17
KR20230149779A (ko) 2023-10-27
JP2011009719A (ja) 2011-01-13
JP2016096363A (ja) 2016-05-26
TW202213798A (zh) 2022-04-01
TW201842677A (zh) 2018-12-01
CN107221562B (zh) 2021-04-02
KR101680847B1 (ko) 2016-11-29
CN101901839A (zh) 2010-12-01
JP2023002589A (ja) 2023-01-10
TWI697128B (zh) 2020-06-21
TW201115741A (en) 2011-05-01
KR20190102165A (ko) 2019-09-03
JP5675170B2 (ja) 2015-02-25
US20150048363A1 (en) 2015-02-19
CN107221562A (zh) 2017-09-29
JP6212143B2 (ja) 2017-10-11
TW201717408A (zh) 2017-05-16
TW202105749A (zh) 2021-02-01
JP2020065048A (ja) 2020-04-23
JP2015099929A (ja) 2015-05-28
EP2256814A1 (en) 2010-12-01
TW201810684A (zh) 2018-03-16
TWI737338B (zh) 2021-08-21
JP5886936B2 (ja) 2016-03-16
CN106887458A (zh) 2017-06-23
TWI604616B (zh) 2017-11-01
KR20200104271A (ko) 2020-09-03
US20100301328A1 (en) 2010-12-02
TWI604618B (zh) 2017-11-01
TW201709535A (zh) 2017-03-01
JP2021168394A (ja) 2021-10-21
US8872171B2 (en) 2014-10-28
JP2017224860A (ja) 2017-12-21
TWI573278B (zh) 2017-03-01
JP7154348B2 (ja) 2022-10-17
KR20140135927A (ko) 2014-11-27
KR20170126845A (ko) 2017-11-20
KR102150573B1 (ko) 2020-09-01
EP2256814B1 (en) 2019-01-16
KR102591918B1 (ko) 2023-10-19
KR102017085B1 (ko) 2019-10-21
KR20100129201A (ko) 2010-12-08
TW201508929A (zh) 2015-03-01
KR20220002223A (ko) 2022-01-06
CN106887458B (zh) 2021-09-07
KR20180103810A (ko) 2018-09-19
KR102346526B1 (ko) 2021-12-31
JP2019083345A (ja) 2019-05-30
TW201941441A (zh) 2019-10-16
TWI605600B (zh) 2017-11-11
TWI640100B (zh) 2018-11-01
TWI666778B (zh) 2019-07-21

Similar Documents

Publication Publication Date Title
CN101901839B (zh) 半导体装置及其制造方法
CN101859799B (zh) 半导体装置及该半导体装置的制造方法
CN101826559B (zh) 半导体装置及其制造方法
CN101794822B (zh) 半导体装置及其制造方法
CN102544109B (zh) 半导体装置
CN101794818B (zh) 半导体器件及其制造方法
CN101783368B (zh) 半导体器件及其制造方法、以及具有该半导体器件的电子设备
CN102842585B (zh) 半导体装置以及半导体装置的制造方法
CN102460713B (zh) 用于制造半导体器件的方法
CN101740634B (zh) 半导体装置及其制造方法
CN101814530B (zh) 半导体装置以及其制造方法
CN101859708B (zh) 半导体装置及该半导体装置的制造方法
CN101789451A (zh) 半导体装置及其制造方法
CN101826558A (zh) 半导体装置及半导体装置的制造方法
CN101847661A (zh) 半导体装置及其制造方法
CN101866952A (zh) 半导体装置及其制造方法
CN101859798A (zh) 半导体装置以及其制造方法
CN101901768A (zh) 半导体装置以及半导体装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant