JP5228298B2 - 半導体薄膜の加工方法及び半導体装置の製造方法 - Google Patents

半導体薄膜の加工方法及び半導体装置の製造方法 Download PDF

Info

Publication number
JP5228298B2
JP5228298B2 JP2006212758A JP2006212758A JP5228298B2 JP 5228298 B2 JP5228298 B2 JP 5228298B2 JP 2006212758 A JP2006212758 A JP 2006212758A JP 2006212758 A JP2006212758 A JP 2006212758A JP 5228298 B2 JP5228298 B2 JP 5228298B2
Authority
JP
Japan
Prior art keywords
film
ultraviolet light
forming
light shielding
semiconductor thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006212758A
Other languages
English (en)
Other versions
JP2008041853A (ja
Inventor
一志 保苅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2006212758A priority Critical patent/JP5228298B2/ja
Publication of JP2008041853A publication Critical patent/JP2008041853A/ja
Application granted granted Critical
Publication of JP5228298B2 publication Critical patent/JP5228298B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Weting (AREA)
  • Thin Film Transistor (AREA)

Description

この発明は半導体薄膜の加工方法及び半導体装置の製造方法に関する。
例えば従来の薄膜トランジスタ(半導体装置)には、基板の上面にゲート電極が設けられ、ゲート電極を含む基板の上面にゲート絶縁膜が設けられ、ゲート電極上におけるゲート絶縁膜の上面に真性酸化亜鉛(ZnO)からなる半導体薄膜が設けられ、半導体薄膜の上面両側にn型酸化亜鉛からなるオーミックコンタクト層が設けられ、各オーミックコンタクト層の上面にソース・ドレイン電極が設けられたものがある(例えば、特許文献1参照)。
特開2003−37268号公報
ところで、例えば図37(A)に示すように、基板100の上面に成膜された酸化亜鉛膜101をその上面にパターン形成されたレジスト膜102をマスクとしてウェットエッチングすると、図37(B)に示すように、レジスト膜102の近傍以外の領域における酸化亜鉛膜101のエッチングが平均的に進行するが、レジスト膜102の近傍における酸化亜鉛膜101のエッチングがそれよりも速く(例えば2.5〜3倍以上で)進行してしまう。
この結果、図37(C)に示すように、レジスト膜102の近傍における酸化亜鉛膜101のエッチングが終了しても、レジスト膜102の近傍以外の領域には酸化亜鉛膜101がまだ大分残っている。そこで、ウェットエッチングを続行すると、図37(D)に示すように、レジスト膜102の近傍以外の領域における酸化亜鉛膜101のエッチングに伴い、レジスト膜102下の酸化亜鉛膜101がサイドエッチングされ、エッチング終了時点では、図37(E)に示すように、レジスト膜102下の酸化亜鉛膜101に比較的大きなサイドエッチングが生じてしまう。
このように、成膜された酸化亜鉛膜101をウェットエッチングにより加工すると、レジスト膜102下の酸化亜鉛膜101に比較的大きなサイドエッチングが生じてしまう。また、パターンの微細化に伴い、レジスト膜102の幅が極めて小さい場合には、レジスト膜102下の酸化亜鉛膜101がすべて消失してしまうことがある。特に、エッチング液として酸を用いると、顕著である。
そこで、この発明は、パターン形成される酸化亜鉛等からなる半導体薄膜にサイドエッチングが生じにくいようにすることができる半導体薄膜の加工方法及び半導体装置の製造方法を提供することを目的とする。
この発明は、上記目的を達成するため、半導体薄膜の加工方法において、紫外光に対して透明な基板上に紫外光遮蔽膜を形成し、前記紫外光遮蔽膜および前記基板の上方側に半導体薄膜を形成し、前記紫外光遮蔽膜上における前記半導体薄膜上にマスキングパターンを形成し、前記基板の下方側から紫外光を照射しながら前記マスキングパターンをマスクとして前記半導体薄膜をウェットエッチングすることを特徴とする。
また半導体装置の製造方法において、
紫外光に対して透明な基板上に紫外光遮蔽膜を形成する工程と、
前記紫外光遮蔽膜を含む前記基板上にソース・ドレイン電極およびオーミックコンタクト層を形成する工程と、
少なくとも前記オーミックコンタクト層を含む前記基板上に酸化亜鉛からなる半導体薄膜形成用膜を成膜する工程と、
前記半導体薄膜形成用膜上に保護膜を形成する工程と、
前記基板の下側から紫外光を照射しながら前記保護膜をマスクとして前記半導体薄膜形成用膜をウェットエッチングして、前記保護膜下に半導体薄膜を形成する工程と、
を有することを特徴とする。
他の半導体装置の製造方法において、
基板上にゲート電極を形成する工程と、
前記ゲート電極上および前記基板上にゲート絶縁膜、半導体薄膜形成用膜および保護膜形成用膜を連続して成膜する工程と、
前記保護膜形成用膜上に紫外光遮蔽膜を形成する工程と、
前記紫外光遮蔽膜をマスクとして前記保護膜形成用膜をエッチングして、前記紫外光遮蔽膜下に保護膜を形成する工程と、
前記基板の上方側から紫外光を照射しながら前記紫外光遮蔽膜をマスクとして前記半導体薄膜形成用膜をウェットエッチングして、前記紫外光遮蔽膜下の前記保護膜下に半導体薄膜を形成する工程と、
を有することを特徴とする。
さらに他の半導体装置の製造方法において、
基板上にゲート電極を形成する工程と、
前記ゲート電極を含む前記基板上にゲート絶縁膜、半導体薄膜形成用膜および保護膜形成用膜を連続して成膜する工程と、
前記保護膜形成用膜に2つのコンタクトホールを形成する工程と、
前記保護膜形成用膜の各コンタクトホールを介して露出された前記半導体薄膜形成用膜の各上面および前記保護膜形成用膜上に金属からなる紫外光遮蔽膜を形成する工程と、
前記紫外光遮蔽膜をマスクとして前記保護膜形成用膜をエッチングして、前記紫外光遮蔽膜下に前記2つのコンタクトホールを有する保護膜を形成する工程と、
前記紫外光遮蔽膜を前記保護膜の各コンタクトホールを覆う2つの紫外光遮蔽膜に分離する工程と、
前記基板の上側から紫外光を照射しながら前記紫外光遮蔽膜および前記保護膜をマスクとして前記半導体薄膜形成用膜をウェットエッチングして、前記紫外光遮蔽膜下および前記保護膜下に半導体薄膜を形成する工程と、
前記半導体薄膜の周辺部上における前記紫外光遮蔽膜を覆い、前記半導体薄膜の周辺部以外に対応する部分に開口部を有する絶縁膜を形成する工程と、
前記絶縁膜の開口部を介して露出された前記2つの紫外光遮蔽膜保護膜の各上面に接続される2つのソース・ドレイン電極を形成する工程と、
を有することを特徴とする。
この発明によれば、紫外光が照射された領域における半導体薄膜のエッチング速度が紫外光遮蔽膜の存在により紫外光が照射されない領域における半導体薄膜のエッチング速度よりも速くなるので、紫外光が照射された領域における半導体薄膜のエッチング速度に対して紫外光が照射されない領域における半導体薄膜のエッチング速度が遅くなり、これにより紫外光遮蔽膜に対応する領域にパターン形成される半導体薄膜にサイドエッチングが生じにくいようにすることができる。
(第1実施形態)
図1はこの発明の第1実施形態としての半導体薄膜の加工方法の一連の工程を示す断面図である。まず、図1(A)に示すように、基板1の上面に、プラズマCVD法により、酸化亜鉛からなる半導体薄膜2を成膜する。次に、半導体薄膜2の上面に、スパッタ法により成膜されたアルミニウム、クロム等からなる金属膜をフォトリソグラフィ法によりパターニングすることにより、紫外光遮蔽膜3を形成する。ここで、酸化亜鉛とは、ZnOのみならず、ZnOの他、Mg、Cd等を含むZnO系全体を意味するものである。
次に、図1(B)に示すように、基板1の上側から紫外光を照射しながら紫外光遮蔽膜3をマスクとして半導体薄膜2をウェットエッチングする。この場合、紫外光の照射の有無に関係なく、紫外光遮蔽膜3の近傍以外の領域における半導体薄膜2のエッチングが平均的に進行するが、紫外光遮蔽膜3の近傍における半導体薄膜2のエッチングがそれよりも速く進行する。
この結果、図1(C)に示すように、紫外光遮蔽膜3の近傍における半導体薄膜2のエッチングが終了しても、紫外光遮蔽膜3の近傍以外の領域には半導体薄膜2がまだ大分残っている。そこで、紫外光を照射しながらのウェットエッチングを続行すると、図1(D)に示すように、紫外光遮蔽膜3の近傍以外の領域における半導体薄膜2のエッチングが平均的に進行するが、紫外光遮蔽膜3下の半導体薄膜2のサイドエッチングがほとんど進行しない。
すなわち、紫外光遮蔽膜3の近傍以外の紫外光が照射された領域における半導体薄膜2のエッチング速度が紫外光遮蔽膜3下の紫外光が照射されない領域における半導体薄膜2のエッチング速度よりも速くなるので、紫外光遮蔽膜3の近傍以外の領域における半導体薄膜2のエッチング速度に対して紫外光遮蔽膜3下の半導体薄膜2のエッチング速度が遅くなり、これにより紫外光遮蔽膜3下の半導体薄膜2にサイドエッチングが生じにくいようにすることができる。この結果、エッチング終了時点では、図1(E)に示すように、紫外光遮蔽膜3下の半導体薄膜2に生じるサイドエッチングを比較的小さくすることができる。
ここで、例えば、エッチング液として濃度0.02%以下の塩酸あるいは濃度0.1%以下の酢酸を用い、紫外光を照射しながら酸化亜鉛膜のウェットエッチングを行なうと、紫外光照射領域の酸化亜鉛膜のエッチング速度が紫外光非照射領域の酸化亜鉛膜のエッチング速度の10倍以上となる(特開2002−270874号公報参照)。したがって、紫外光照射領域のエッチング速度に対して紫外光非照射領域のエッチング速度が1/10以下と遅くなる。
このように、紫外光を照射しながらウェットエッチングを行なうと、紫外光照射領域のエッチング速度に対して紫外光非照射領域のエッチング速度が1/10以下と遅くなるので、エッチング時間を紫外光を照射しない場合と同じとすれば、エッチング時間が10倍以上と長くなり、エッチング速度が1/10以下と遅いつまりより弱い(化学的に安全な)エッチング液を用いることもできる。
(第2実施形態)
図2はこの発明の第2実施形態としての半導体薄膜の加工方法の一連の工程を示す断面図である。まず、図2(A)に示すように、紫外光に対して透明な基板1の上面に、スパッタ法により成膜されたアルミニウム、クロム等からなる金属膜をフォトリソグラフィ法によりパターニングすることにより、紫外光遮蔽膜3を形成する。
次に、紫外光遮蔽膜3を含む基板1の上面に、プラズマCVD法により、酸化亜鉛からなる半導体薄膜2を成膜する。次に、紫外光遮蔽膜3上における半導体薄膜2の上面に、紫外光遮蔽膜3をマスクとした基板1の下側からの露光(裏面露光)を含むフォトリソグラフィ法により、レジスト膜(マスキングパターン)4を形成する。
次に、図2(B)に示すように、基板1の下側から紫外光を照射しながらレジスト膜4をマスクとして半導体薄膜2をウェットエッチングする。この場合も、紫外光の照射の有無に関係なく、レジスト膜4の近傍以外の領域における半導体薄膜2のエッチングが平均的に進行するが、レジスト膜4の近傍における半導体薄膜2のエッチングがそれよりも速く進行する。
この結果、図2(C)に示すように、レジスト膜4の近傍における半導体薄膜2のエッチングが終了しても、レジスト膜4の近傍以外の領域には半導体薄膜2がまだ大分残っている。そこで、紫外光を照射しながらのウェットエッチングを続行すると、図2(D)に示すように、レジスト膜4の近傍以外の領域における半導体薄膜2のエッチングが平均的に進行するが、レジスト膜4下の半導体薄膜2のサイドエッチングがほとんど進行しない。
すなわち、レジスト膜4つまり紫外光遮蔽膜3の近傍以外の紫外光が照射された領域における半導体薄膜2のエッチング速度がレジスト膜4下つまり紫外光遮蔽膜3上の紫外光が照射されない領域における半導体薄膜2のエッチング速度よりも速くなるので、レジスト膜4の近傍以外の領域における半導体薄膜2のエッチング速度に対してレジスト膜4下の半導体薄膜2のエッチング速度が遅くなり、これによりレジスト膜4下の半導体薄膜2にサイドエッチングが生じにくいようにすることができる。この結果、エッチング終了時点では、図2(E)に示すように、レジスト膜4下の半導体薄膜2に生じるサイドエッチングを比較的小さくすることができる。
この第2実施形態では、紫外光遮蔽膜3は半導体薄膜2下にあるので、エッチング液に曝されることがなく、したがって紫外光遮蔽膜3それ自体の耐エッチング性を考慮する必要はない。また、レジスト膜4を裏面露光を含むフォトリソグラフィ法によりパターン形成することができるので、工程数を少なくすることができる。ただし、レジスト膜4は、基板1の上側からの露光を含むフォトリソグラフィ法によりパターン形成するようにしてもよい。
(第3実施形態)
図3はこの発明の第3実施形態としての半導体薄膜の加工方法の一連の工程を示す断面図である。まず、図3(A)に示すように、紫外光に対して透明な基板1の上面に、スパッタ法により成膜されたアルミニウム、クロム等からなる金属膜をフォトリソグラフィ法によりパターニングすることにより、紫外光遮蔽膜3を形成する。次に、紫外光遮蔽膜3を含む基板1の上面に、プラズマCVD法により、酸化亜鉛からなる半導体薄膜2を成膜する。
次に、図3(B)に示すように、基板1の下側から紫外光を照射しながら半導体薄膜2をウェットエッチングすると、紫外光遮蔽膜3の外側で紫外光が照射された領域における半導体薄膜2のエッチング速度が紫外光遮蔽膜3上の紫外光が照射されない領域における半導体薄膜2のエッチング速度よりも速くなるので、紫外光遮蔽膜3の外側における半導体薄膜2の上面が紫外光遮蔽膜3上の半導体薄膜2の上面よりも低くなる。
さらに、紫外光を照射しながらのウェットエッチングを続行すると、図3(C)に示すように、紫外光遮蔽膜3の外側における半導体薄膜2の上面と紫外光遮蔽膜3上の半導体薄膜2の上面との差が大きくなる。そして、エッチングが終了すると、図3(D)に示すように、紫外光遮蔽膜3上にのみある程度の膜厚の半導体薄膜2が残存され、この残存された半導体薄膜2にサイドエッチングが生じることはない。
ここで、エッチング液として上述の濃度0.02%以下の塩酸あるいは濃度0.1%以下の酢酸を用いた場合には、紫外光照射領域の酸化亜鉛膜のエッチング速度が紫外光非照射領域の酸化亜鉛膜のエッチング速度の10倍以上となるので、紫外光遮蔽膜3上にのみ残存される半導体薄膜2の膜厚は成膜時の膜厚の9割程度となる。そして、この第3実施形態では、図2に示す第2実施形態の場合と比較して、レジスト膜4を必要としないので、それに応じた分だけ、工程数を少なくすることができる。
なお、上記第1〜第3実施形態において、紫外光遮蔽膜3の材料としては、紫外光を反射もしくは吸収するものであればよく、アルミニウム、クロム等の金属のほかに、樹脂、酸化チタン等のセラミック、シリコン等の半導体等であってもよい。また、紫外光としては、単色光でなくてもよく、それを含んだ光(例えば水銀ランプ光、太陽光)であってもよい。
なお、上記第1〜第3実施形態においては、半導体薄膜2上または下に、直接、紫外光遮蔽膜3を形成しているが、半導体薄膜2上または下に絶縁膜を形成し、該絶縁膜上または下に紫外光遮蔽膜3を形成するようにしてもよい。
(第4実施形態)
図4はこの発明の第4実施形態としての薄膜トランジスタ(半導体装置)の断面図を示す。この薄膜トランジスタでは、紫外光に対して透明なガラス等からなる基板11の上面の所定の箇所に設けられたアルミニウム、クロム等の金属からなる紫外光遮蔽膜12を備えている。紫外光遮蔽膜12を含む基板11の上面には紫外光に対して透明な窒化シリコン等からなる下地絶縁膜13が設けられている。
下地絶縁膜13の上面の各所定の箇所にはアルミニウム、クロム等からなる2つのソース・ドレイン電極14、15が設けられている。2つのソース・ドレイン電極14、15の各上面およびその各近傍の基板11の上面にはITOからなるオーミックコンタクト層16、17が設けられている。2つのオーミックコンタクト層16、17の相対向する部分の各上面およびその間の基板11の上面には真性酸化亜鉛からなる半導体薄膜18が設けられている。半導体薄膜18の上面全体には窒化シリコンからなる保護膜19が設けられている。
保護膜19およびオーミックコンタクト層16、17等を含む下地絶縁膜13の上面には窒化シリコン等からなる絶縁膜20が設けられている。半導体薄膜18上における絶縁膜20の上面の所定の箇所にはアルミニウム、クロム等からなるゲート電極21が設けられている。ここで、この薄膜トランジスタのゲート絶縁膜は、保護膜19および絶縁膜20によって形成されている。
次に、この薄膜トランジスタの製造方法の一例について説明する。まず、図5に示すように、紫外光に対して透明なガラス等からなる基板11の上面の所定の箇所に、スパッタ法により成膜されたアルミニウム等からなる金属膜をフォトリソグラフィ法によりパターニングすることにより、紫外光遮蔽膜12を形成する。次に、紫外光遮蔽膜12を含む基板11の上面に、プラズマCVD法により、紫外光に対して透明な窒化シリコン等からなる下地絶縁膜13を成膜する。
次に、下地絶縁膜13の上面の各所定の箇所に、スパッタ法により成膜されたアルミニウム等からなる金属膜をフォトリソグラフィ法によりパターニングすることにより、ソース・ドレイン電極14、15を形成する。次に、ソース・ドレイン電極14、15の各上面およびその各近傍の基板11の上面に、スパッタ法により成膜されたITO膜をフォトリソグラフィ法によりパターニングすることにより、オーミックコンタクト層16、17を形成する。
次に、オーミックコンタクト層16、17等を含む下地絶縁膜13の上面に、プラズマCVD法により、真性酸化亜鉛からなる半導体薄膜形成用膜18aおよび窒化シリコンからなる保護膜形成用膜19aを連続して成膜する。次に、保護膜形成用膜19aの上面の所定の箇所に、紫外光遮蔽膜12をマスクとした裏面露光を含むフォトリソグラフィ法により、保護膜19形成用のレジスト膜22を形成する。
次に、レジスト膜22をマスクとして保護膜形成用膜19aをエッチングすると、図6に示すように、レジスト膜22下に保護膜19が形成される。この場合、レジスト膜22下以外の領域における半導体薄膜形成用膜18aの上面が露出される。そこで、窒化シリコンからなる保護膜形成用膜19aのエッチング方法としては、保護膜形成用膜19aのエッチング速度は速いが、真性酸化亜鉛からなる半導体薄膜形成用膜18aをなるべく侵さないようにするために、六フッ化イオウ(SF6)を用いた反応性プラズマエッチング(ドライエッチング)が好ましい。
次に、レジスト膜22をレジスト剥離液を用いて剥離する。この場合、保護膜19下以外の領域における半導体薄膜形成用膜18aの上面がレジスト剥離液に曝されるが、この曝された部分はデバイスエリア以外であるので、別に支障はない。すなわち、保護膜19下の半導体薄膜形成用膜18aは保護膜19によって保護されている。
次に、図7に示すように、基板11の下側から紫外光を照射しながら保護膜19をマスクとして半導体薄膜形成用膜18aをウェットエッチングする。すると、図8に示すように、図2に示す第2実施形態の半導体薄膜の加工方法と同様の原理により、保護膜19下に半導体薄膜18が形成される。したがって、保護膜19下の半導体薄膜18にサイドエッチングが生じにくいようにすることができる。
この場合、真性酸化亜鉛からなる半導体薄膜形成用膜18aのエッチング液としては、アルカリ水溶液を用いてもよい。例えば、水酸化ナトリウム(NaOH)30wt%未満水溶液、好ましくは2〜10wt%水溶液を用いる。エッチング液の温度は、5〜40℃、好ましくは室温(22〜23℃)とする。そして、エッチング液として水酸化ナトリウム(NaOH)5wt%水溶液(温度は室温(22〜23℃))を用いると、紫外光非照射領域のエッチング速度は約80nm/分である。
ここで、ソース・ドレイン電極14、15およびオーミックコンタクト層16、17が紫外光を遮蔽する材料によって形成されている場合には、ソース・ドレイン電極14、15およびオーミックコンタクト層16、17上における半導体薄膜形成用膜18aのエッチング速度が遅くなり、エッチング残りが発生しやすくなる。しかし、ソース・ドレイン電極14、15およびオーミックコンタクト層16、17上にエッチング残りが発生しても、薄膜トランジスタの動作に影響を与えることがないので、問題はない。
次に、図4に示すように、保護膜19およびオーミックコンタクト層16、17等を含む下地絶縁膜13の上面に、プラズマCVD法により、窒化シリコン等からなる絶縁膜20を成膜する。次に、半導体薄膜18上における絶縁膜20の上面の所定の箇所に、スパッタ法により成膜されたアルミニウム等からなる金属膜をフォトリソグラフィ法によりパターニングすることにより、ゲート電極21を形成する。かくして、図4に示す薄膜トランジスタが得られる。
(第5実施形態)
図9はこの発明の第5実施形態としての薄膜トランジスタ(半導体装置)の断面図を示す。この薄膜トランジスタにおいて、図4に示す薄膜トランジスタと異なる点は、紫外光遮蔽膜12を絶縁材料によって形成し、下地絶縁膜13を省略した点である。すなわち、図4に示す薄膜トランジスタでは、紫外光遮蔽膜12をアルミニウム等の金属によって形成しているため、下地絶縁膜13により、2つのオーミックコンタクト層16、17が紫外光遮蔽膜12を介して短絡するのを防止する必要がある。これに対し、図9に示す薄膜トランジスタでは、紫外光遮蔽膜12を絶縁材料によって形成しているので、下地絶縁膜13を省略することができる。
(第6実施形態)
図10はこの発明の第6実施形態としての薄膜トランジスタ(半導体装置)の断面図を示す。この薄膜トランジスタでは、基板31の上面の所定の箇所に設けられたアルミニウム、クロム等からなるゲート電極32を備えている。この場合、基板31は紫外光に対して透明、非透明のいずれであってもよい。ゲート電極32を含む基板31の上面には窒化シリコン等からなるゲート絶縁膜33が設けられている。
ゲート電極32上におけるゲート絶縁膜33の上面の所定の箇所には真性酸化亜鉛からなる半導体薄膜34が設けられている。半導体薄膜34の上面の中央部および周辺部には窒化シリコンからなる保護膜35が平面ほぼ日字状に設けられている。すなわち、半導体薄膜34の上面の中央部および周辺部を除く領域における保護膜35には2つのコンタクトホール36、37が設けられている。
保護膜35の上面両端部にはアルミニウム、クロム等の金属からなる紫外光遮蔽膜38が設けられている。すなわち、紫外光遮蔽膜38は2つに分離され、その間には開口部39が設けられている。紫外光遮蔽膜38を含むゲート絶縁膜33の上面には窒化シリコン等からなる上層絶縁膜40が設けられている。紫外光遮蔽膜38の開口部39に対応する部分における上層絶縁膜40には開口部41が設けられている。
保護膜35の一方のコンタクトホール36を介して露出された半導体薄膜34の一方のソース・ドレイン領域の上面、その近傍の保護膜35の上面および上層絶縁膜40の上面の所定の箇所にはアルミニウム、クロム等からなる一方のソース・ドレイン電極42が設けられている。
保護膜35の他方のコンタクトホール37を介して露出された半導体薄膜34の他方のソース・ドレイン領域の上面、その近傍の保護膜35の上面および上層絶縁膜40の上面の所定の箇所にはアルミニウム、クロム等からなる他方のソース・ドレイン電極43が設けられている。
次に、この薄膜トランジスタの製造方法の一例について説明する。まず、図11に示すように、基板31の上面の所定の箇所に、スパッタ法により成膜されたアルミニウム等からなる金属膜をフォトリソグラフィ法によりパターニングすることにより、ゲート電極32を形成する。
次に、ゲート電極32を含む基板31の上面に、プラズマCVD法により、窒化シリコン等からなるゲート絶縁膜33、真性酸化亜鉛からなる半導体薄膜形成用膜34aおよび窒化シリコンからなる保護膜形成用膜35aを連続して成膜する。次に、保護膜形成用膜35aの上面に、スパッタ法により、アルミニウム等からなる紫外光遮蔽膜形成用膜38aを成膜する。次に、紫外光遮蔽膜形成用膜38aの上面に、フォトリソグラフィ法により、紫外光遮蔽膜38形成用のレジスト膜44を形成する。
次に、レジスト膜44をマスクとして紫外光遮蔽膜形成用膜38aをエッチングすると、図12に示すように、レジスト膜44下に紫外光遮蔽膜38が形成される。次に、レジスト膜44をレジスト剥離液を用いて剥離する。次に、紫外光遮蔽膜38をマスクとして保護膜形成用膜35aをエッチングすると、図13に示すように、紫外光遮蔽膜38下に保護膜35が形成される。
この場合、紫外光遮蔽膜38下以外の領域における半導体薄膜形成用膜34aの上面が露出される。そこで、窒化シリコンからなる保護膜形成用膜35aのエッチング方法としては、上記と同様に、六フッ化イオウ(SF6)を用いた反応性プラズマエッチング(ドライエッチング)が好ましい。
次に、図14に示すように、基板31の上側から紫外光を照射しながら紫外光遮蔽膜38をマスクとして半導体薄膜形成用膜34aをウェットエッチングする。すると、図15に示すように、図1に示す第1実施形態の半導体薄膜の加工方法と同様の原理により、紫外光遮蔽膜38下の保護膜35下に半導体薄膜34が形成される。したがって、保護膜35下の半導体薄膜34にサイドエッチングが生じにくいようにすることができる。この場合、真性酸化亜鉛からなる半導体薄膜形成用膜34aのエッチング液としては、上記水酸化ナトリウムを用いてもよい。
次に、図16に示すように、紫外光遮蔽膜38を含むゲート絶縁膜33の上面に、プラズマCVD法により、窒化シリコン等からなる上層絶縁膜40を成膜する。次に、上層絶縁膜40の上面に、フォトリソグラフィ法により、開口部41、39形成用のレジスト膜45を形成する。
次に、レジスト膜45をマスクとして上層絶縁膜40をエッチングすると、図17に示すように、上層絶縁膜40の所定の箇所に開口部41が形成される。次に、レジスト膜45をマスクとして紫外光遮蔽膜38をエッチングすると、図18に示すように、紫外光遮蔽膜38が2つに分離され、その間に開口部39が形成される。次に、レジスト膜45をレジスト剥離液を用いて剥離する。
次に、図19に示すように、上層絶縁膜40および紫外光遮蔽膜38の開口部41、39を介して露出された保護膜35の上面および上層絶縁膜40の上面に、フォトリソグラフィ法により、コンタクトホール36、37形成用のレジスト膜46を形成する。次に、レジスト膜46をマスクとして保護膜35をエッチングすると、図20に示すように、保護膜35に2つのコンタクトホール36、37が形成される。
この場合、コンタクトホール36、37を介して真性酸化亜鉛からなる半導体薄膜34の上面が露出される。したがって、窒化シリコンからなる保護膜35にコンタクトホール36、37を形成するためのエッチング方法としては、上記と同様に、六フッ化イオウ(SF6)を用いた反応性プラズマエッチング(ドライエッチング)が好ましい。
次に、レジスト膜46をレジスト剥離液を用いて剥離する。ここで、レジスト剥離液として、酸性もアルカリ性も呈さない(電解質を含まない)もの、例えば、単一の有機溶媒(例えばジメチルスルホキシド(DMSO))を用いても、レジスト剥離を良好に行なうことができる。しかも、このようなレジスト剥離液は、コンタクトホール36、37を介して露出された半導体薄膜34の上面を全く侵さないため、ここではこのようなレジスト剥離液を用いる。
次に、図10に示すように、コンタクトホール36、37を介して露出された半導体薄膜34の上面および開口部39、41を介して露出された保護膜35の上面を含む上層絶縁膜40の上面に、スパッタ法により成膜されたアルミニウム等からなる金属膜をフォトリソグラフィ法によりパターニングすることにより、ソース・ドレイン電極42、43を形成する。かくして、図10に示す薄膜トランジスタが得られる。
(第7実施形態)
図21はこの発明の第7実施形態としての薄膜トランジスタ(半導体装置)の断面図を示す。この薄膜トランジスタにおいて、図10に示す薄膜トランジスタと異なる点は、紫外光遮蔽膜38を絶縁材料によって保護膜35と同一の平面形状に形成し、保護膜35の2つのコンタクトホール36、37に対応する部分における紫外光遮蔽膜38にコンタクトホール36a、37aを形成した点である。
すなわち、図10に示す薄膜トランジスタでは、紫外光遮蔽膜38をアルミニウム等の金属によって形成しているため、2つのソース・ドレイン電極42、43が紫外光遮蔽膜38を介して短絡するのを防止する必要がある。これに対し、図21に示す薄膜トランジスタでは、紫外光遮蔽膜12を絶縁材料によって形成しているので、2つのソース・ドレイン電極42、43が共に紫外光遮蔽膜38と接触しても、問題はない。
次に、図21に示す薄膜トランジスタの製造方法の一例について説明する。この場合、図17に示す工程後に、レジスト膜45をレジスト剥離液を用いて剥離する。次に、図22に示すように、上層絶縁膜40の開口部41を介して露出された紫外光遮蔽膜38の上面および上層絶縁膜40の上面に、フォトリソグラフィ法により、コンタクトホール36、37、36a、37a形成用のレジスト膜46を形成する。
次に、レジスト膜46をマスクとして紫外光遮蔽膜38をエッチングすると、図23に示すように、紫外光遮蔽膜38に2つのコンタクトホール36a、37aが形成される。次に、レジスト膜46をマスクとして保護膜35をエッチングすると、図24に示すように、保護膜35に2つのコンタクトホール36、37が形成される。
この場合、コンタクトホール36、37、36a、37aを介して真性酸化亜鉛からなる半導体薄膜34の上面が露出される。したがって、窒化シリコンからなる保護膜35にコンタクトホール36、37を形成するためのエッチング方法としては、上記と同様に、六フッ化イオウ(SF6)を用いた反応性プラズマエッチング(ドライエッチング)が好ましい。
次に、レジスト膜45をレジスト剥離液を用いて剥離する。この場合、コンタクトホール36、37、36a、37aを介して真性酸化亜鉛からなる半導体薄膜34の上面が露出されているため、レジスト剥離液としては、酸性もアルカリ性も呈さない(電解質を含まない)もの、例えば、単一の有機溶媒(例えばジメチルスルホキシド(DMSO))を用いる。
次に、図21に示すように、コンタクトホール36、37、36a、37aを介して露出された半導体薄膜34の上面および開口部41を介して露出された半導体薄膜34の上面を含む上層絶縁膜40の上面に、スパッタ法により成膜されたアルミニウム等からなる金属膜をフォトリソグラフィ法によりパターニングすることにより、ソース・ドレイン電極42、43を形成する。かくして、図21に示す薄膜トランジスタが得られる。
(第8実施形態)
図25はこの発明の第8実施形態としての薄膜トランジスタ(半導体装置)の断面図を示す。この薄膜トランジスタにおいて、図10に示す薄膜トランジスタと異なる点は、2つに分離された紫外光遮蔽膜38を保護膜35のコンタクトホール36、37を介して露出された半導体薄膜34のソース・ドレイン領域の上面およびその周囲における保護膜35の上面に設け、その各上面にソース・ドレイン電極42、43を設け、各紫外光遮蔽膜38にオーミックコンタクト層としての役目を持たせた点である。
次に、この薄膜トランジスタの製造方法の一例について説明する。まず、図26に示すように、基板31の上面の所定の箇所に、スパッタ法により成膜されたアルミニウム等からなる金属膜をフォトリソグラフィ法によりパターニングすることにより、ゲート電極32を形成する。
次に、ゲート電極32を含む基板31の上面に、プラズマCVD法により、窒化シリコン等からなるゲート絶縁膜33、真性酸化亜鉛からなる半導体薄膜形成用膜34aおよび窒化シリコンからなる保護膜形成用膜35aを連続して成膜する。次に、保護膜形成用膜35aの上面に、フォトリソグラフィ法により、コンタクトホール36、37形成用のレジスト膜51を形成する。
次に、レジスト膜51をマスクとして保護膜形成用膜35aをエッチングすると、図27に示すように、保護膜形成用膜35aに2つのコンタクトホール36、37が形成される。この場合、コンタクトホール36、37を介して真性酸化亜鉛からなる半導体薄膜形成用膜34aの上面が露出される。そこで、窒化シリコンからなる保護膜形成用膜35aのエッチング方法としては、上記と同様に、六フッ化イオウ(SF6)を用いた反応性プラズマエッチング(ドライエッチング)が好ましい。
次に、次に、レジスト膜51をレジスト剥離液を用いて剥離する。この場合、コンタクトホール36、37を介して真性酸化亜鉛からなる半導体薄膜形成用膜34aの上面が露出されているため、レジスト剥離液としては、酸性もアルカリ性も呈さない(電解質を含まない)もの、例えば、単一の有機溶媒(例えばジメチルスルホキシド(DMSO))を用いる。
次に、図28に示すように、保護膜形成用膜35aのコンタクトホール36、37を介して露出された半導体薄膜形成用膜34aの上面を含む保護膜形成用膜35aの上面に紫外光遮蔽膜形成用膜38aを成膜する。ここで、紫外光遮蔽膜形成用膜38aの材料としては、可視光よりも短波長域(紫外光)を透過させにくく、且つ、真性酸化亜鉛からなる半導体薄膜形成用膜34aとのコンタクト性が良好なものであり、例えばITOが挙げられる。
次に、紫外光遮蔽膜形成用膜38aの上面に、フォトリソグラフィ法により、紫外光遮蔽膜38形成用のレジスト膜52を形成する。次に、レジスト膜52をマスクとして紫外光遮蔽膜形成用膜38aをエッチングすると、図29に示すように、レジスト膜52下に紫外光遮蔽膜38が形成される。次に、レジスト膜52をレジスト剥離液を用いて剥離する。次に、紫外光遮蔽膜38をマスクとして保護膜形成用膜35aをエッチングすると、図30に示すように、紫外光遮蔽膜38下に2つのコンタクトホール36、37を有する保護膜35が形成される。
次に、図31に示すように、紫外光遮蔽膜38を含む半導体薄膜形成用膜34aの上面に、フォトリソグラフィ法により、紫外光遮蔽膜38を2つに分離するためのレジスト膜53を形成する。次に、レジスト膜53をマスクとして紫外光遮蔽膜38をエッチングすると、図32に示すように、紫外光遮蔽膜38が2つに分離される。
次に、レジスト膜53をレジスト剥離液を用いて剥離する。この場合、紫外光遮蔽膜38および保護膜35下以外の領域における半導体薄膜形成用膜34aの上面が露出されるため、レジスト剥離液としては、酸性もアルカリ性も呈さない(電解質を含まない)もの、例えば、単一の有機溶媒(例えばジメチルスルホキシド(DMSO))を用いる。
次に、図33に示すように、基板31の上側から紫外光を照射しながら紫外光遮蔽膜38および保護膜35をマスクとして半導体薄膜形成用膜34aをウェットエッチングする。すると、図34に示すように、図1に示す第1実施形態の半導体薄膜の加工方法と同様の原理により、紫外光遮蔽膜38および保護膜35下に半導体薄膜34が形成される。したがって、紫外光遮蔽膜38および保護膜35下の半導体薄膜34にサイドエッチングが生じにくいようにすることができる。この場合、真性酸化亜鉛からなる半導体薄膜形成用膜34aのエッチング液としては、上記水酸化ナトリウムを用いてもよい。
次に、図35に示すように、紫外光遮蔽膜38および保護膜35を含むゲート絶縁膜33の上面に、プラズマCVD法により、窒化シリコン等からなる上層絶縁膜40を成膜する。次に、上層絶縁膜40の上面に、フォトリソグラフィ法により、開口部41形成用のレジスト膜54を形成する。次に、レジスト膜54をマスクとして上層絶縁膜40をエッチングすると、図36に示すように、上層絶縁膜40の所定の箇所に開口部41が形成される。次に、レジスト膜54をレジスト剥離液を用いて剥離する。
次に、図25に示すように、上層絶縁膜40の開口部41を介して露出された紫外光遮蔽膜38の上面を含む上層絶縁膜40の上面に、スパッタ法により成膜されたアルミニウム等からなる金属膜をフォトリソグラフィ法によりパターニングすることにより、ソース・ドレイン電極42、43を形成する。かくして、図25に示す薄膜トランジスタが得られる。
この発明の第1実施形態としての半導体薄膜の加工方法の一連の工程を示す断面図。 この発明の第2実施形態としての半導体薄膜の加工方法の一連の工程を示す断面図。 この発明の第3実施形態としての半導体薄膜の加工方法の一連の工程を示す断面図。 この発明の第4実施形態としての薄膜トランジスタの断面図。 図4に示す薄膜トランジスタを製造する際の当初の工程の断面図。 図5に続く工程の断面図。 図6に続く工程の断面図。 図7に続く工程の断面図。 この発明の第5実施形態としての薄膜トランジスタの断面図。 この発明の第6実施形態としての薄膜トランジスタの断面図。 図10に示す薄膜トランジスタを製造する際の当初の工程の断面図。 図11に続く工程の断面図。 図12に続く工程の断面図。 図13に続く工程の断面図。 図14に続く工程の断面図。 図15に続く工程の断面図。 図16に続く工程の断面図。 図17に続く工程の断面図。 図18に続く工程の断面図。 図19に続く工程の断面図。 この発明の第7実施形態としての薄膜トランジスタの断面図。 図21に示す薄膜トランジスタを製造する際の所定の工程の断面図。 図22に続く工程の断面図。 図23に続く工程の断面図。 この発明の第8実施形態としての薄膜トランジスタの断面図。 図25に示す薄膜トランジスタを製造する際の当初の工程の断面図。 図26に続く工程の断面図。 図27に続く工程の断面図。 図28に続く工程の断面図。 図29に続く工程の断面図。 図30に続く工程の断面図。 図31に続く工程の断面図。 図32に続く工程の断面図。 図33に続く工程の断面図。 図34に続く工程の断面図。 図35に続く工程の断面図。 従来の半導体薄膜の加工方法の一連の工程を示す断面図。
符号の説明
1 基板
2 半導体薄膜
3 紫外光遮蔽膜
4 レジスト膜
11 基板
12 紫外光遮蔽膜
13 下地絶縁膜
14、15 ソース・ドレイン電極
16、17 オーミックコンタクト層
18 半導体薄膜
19 保護膜
20 絶縁膜
21 ゲート電極
18a 半導体薄膜形成用膜
19a 保護膜形成用膜
31 基板
32 ゲート電極
33 ゲート絶縁膜
34 半導体薄膜
35 保護膜
36、37 コンタクトホール
38 紫外光遮蔽膜
39 開口部
40 上層絶縁膜
41 開口部
42、43 ソース・ドレイン電極
34a 半導体薄膜形成用膜
35a 保護膜形成用膜
38a 紫外光遮蔽膜形成用膜

Claims (15)

  1. 紫外光に対して透明な基板上に紫外光遮蔽膜を形成し、前記紫外光遮蔽膜および前記基板の上方側に半導体薄膜を形成し、前記紫外光遮蔽膜上における前記半導体薄膜上にマスキングパターンを形成し、前記基板の下方側から紫外光を照射しながら前記マスキングパターンをマスクとして前記半導体薄膜をウェットエッチングすることを特徴とする半導体薄膜の加工方法。
  2. 請求項に記載の発明において、前記マスキングパターンは前記紫外光遮蔽膜をマスクとした裏面露光により形成することを特徴とする半導体薄膜の加工方法。
  3. 紫外光に対して透明な基板上に紫外光遮蔽膜を形成し、前記紫外光遮蔽膜および前記基板の上方側に半導体薄膜を形成し、前記基板の下方側から紫外光を照射しながら前記半導体薄膜をウェットエッチングすることを特徴とする半導体薄膜の加工方法。
  4. 請求項1〜のいずれかに記載の発明において、前記半導体薄膜は酸化亜鉛を主たる材料とするものからなることを特徴とする半導体薄膜の加工方法。
  5. 紫外光に対して透明な基板上に紫外光遮蔽膜を形成する工程と、
    前記紫外光遮蔽膜を含む前記基板上にソース・ドレイン電極およびオーミックコンタクト層を形成する工程と、
    少なくとも前記オーミックコンタクト層を含む前記基板上に酸化亜鉛からなる半導体薄膜形成用膜を成膜する工程と、
    前記半導体薄膜形成用膜上に保護膜を形成する工程と、
    前記基板の下側から紫外光を照射しながら前記保護膜をマスクとして前記半導体薄膜形成用膜をウェットエッチングして、前記保護膜下に半導体薄膜を形成する工程と、
    を有することを特徴とする半導体装置の製造方法。
  6. 請求項に記載の発明において、前記紫外光遮蔽膜は金属からなり、前記ソース・ドレイン電極および前記オーミックコンタクト層は、前記紫外光遮蔽膜上および前記基板上に形成された下地絶縁膜上に形成することを特徴とする半導体装置の製造方法。
  7. 請求項に記載の発明において、前記紫外光遮蔽膜は絶縁材料からなることを特徴とする半導体装置の製造方法。
  8. 請求項に記載の発明において、前記オーミックコンタクト層はITOからなることを特徴とする半導体装置の製造方法。
  9. 請求項に記載の発明において、さらに、前記保護膜を覆う絶縁膜を成膜する工程と、
    前記半導体薄膜上における前記絶縁膜上にゲート電極を形成する工程とを有することを特徴とする半導体装置の製造方法。
  10. 基板上にゲート電極を形成する工程と、
    前記ゲート電極上および前記基板上にゲート絶縁膜、半導体薄膜形成用膜および保護膜形成用膜を連続して成膜する工程と、
    前記保護膜形成用膜上に紫外光遮蔽膜を形成する工程と、
    前記紫外光遮蔽膜をマスクとして前記保護膜形成用膜をエッチングして、前記紫外光遮蔽膜下に保護膜を形成する工程と、
    前記基板の上方側から紫外光を照射しながら前記紫外光遮蔽膜をマスクとして前記半導体薄膜形成用膜をウェットエッチングして、前記紫外光遮蔽膜下の前記保護膜下に半導体薄膜を形成する工程と、
    を有することを特徴とする半導体装置の製造方法。
  11. 請求項10に記載の発明において、前記紫外光遮蔽膜は金属からなり、前記半導体薄膜を形成した後に、
    前記紫外光遮蔽膜を覆い、前記紫外光遮蔽膜の一部に対応する部分に開口部を有する絶縁膜を形成する工程と、
    前記絶縁膜の開口部に対応する部分における前記紫外光遮蔽膜に開口部を形成して、前記紫外光遮蔽膜を2つに分離する工程と、
    前記保護膜に2つのコンタクトホールを形成して、これらのコンタクトホールを介して前記半導体薄膜の2つのソース・ドレイン領域を露出させる工程と、
    前記保護膜の各コンタクトホールを介して露出された前記半導体薄膜の各ソース・ドレイン領域に接続される2つのソース・ドレイン電極を形成する工程と、
    を有することを特徴とする半導体装置の製造方法。
  12. 請求項10に記載の発明において、前記紫外光遮蔽膜は絶縁材料からなり、前記半導体薄膜を形成した後に、
    前記紫外光遮蔽膜を覆い、前記紫外光遮蔽膜の一部に対応する部分に開口部を有す絶縁膜を形成する工程と、
    前記紫外光遮蔽膜および前記保護膜に2つのコンタクトホールを形成して、これらのコンタクトホールを介して前記半導体薄膜の2つのソース・ドレイン領域を露出させる工程と、
    前記紫外光遮蔽膜および前記保護膜の各コンタクトホールを介して露出された前記半導体薄膜の各ソース・ドレイン領域に接続される2つのソース・ドレイン電極を形成する工程と、
    を有することを特徴とする半導体装置の製造方法。
  13. 基板上にゲート電極を形成する工程と、
    前記ゲート電極を含む前記基板上にゲート絶縁膜、半導体薄膜形成用膜および保護膜形成用膜を連続して成膜する工程と、
    前記保護膜形成用膜に2つのコンタクトホールを形成する工程と、
    前記保護膜形成用膜の各コンタクトホールを介して露出された前記半導体薄膜形成用膜の各上面および前記保護膜形成用膜上に金属からなる紫外光遮蔽膜を形成する工程と、
    前記紫外光遮蔽膜をマスクとして前記保護膜形成用膜をエッチングして、前記紫外光遮蔽膜下に前記2つのコンタクトホールを有する保護膜を形成する工程と、
    前記紫外光遮蔽膜を前記保護膜の各コンタクトホールを覆う2つの紫外光遮蔽膜に分離する工程と、
    前記基板の上側から紫外光を照射しながら前記紫外光遮蔽膜および前記保護膜をマスクとして前記半導体薄膜形成用膜をウェットエッチングして、前記紫外光遮蔽膜下および前記保護膜下に半導体薄膜を形成する工程と、
    前記半導体薄膜の周辺部上における前記紫外光遮蔽膜を覆い、前記半導体薄膜の周辺部以外に対応する部分に開口部を有する絶縁膜を形成する工程と、
    前記絶縁膜の開口部を介して露出された前記2つの紫外光遮蔽膜保護膜の各上面に接続される2つのソース・ドレイン電極を形成する工程と、
    を有することを特徴とする半導体装置の製造方法。
  14. 請求項13に記載の発明において、前記紫外光遮蔽膜はITOからなることを特徴とする半導体装置の製造方法。
  15. 請求項14のいずれかに記載の発明において、前記半導体薄膜は酸化亜鉛を主たる材料とするものからなることを特徴とする半導体装置の製造方法。
JP2006212758A 2006-08-04 2006-08-04 半導体薄膜の加工方法及び半導体装置の製造方法 Expired - Fee Related JP5228298B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006212758A JP5228298B2 (ja) 2006-08-04 2006-08-04 半導体薄膜の加工方法及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006212758A JP5228298B2 (ja) 2006-08-04 2006-08-04 半導体薄膜の加工方法及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008041853A JP2008041853A (ja) 2008-02-21
JP5228298B2 true JP5228298B2 (ja) 2013-07-03

Family

ID=39176556

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006212758A Expired - Fee Related JP5228298B2 (ja) 2006-08-04 2006-08-04 半導体薄膜の加工方法及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5228298B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI500160B (zh) 2008-08-08 2015-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
FR2945547B1 (fr) * 2009-05-14 2012-02-24 Univ Troyes Technologie Procede de preparation d'une couche nanostructuree, nanostructure obtenue suivant un tel procede.
EP2256814B1 (en) * 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
JP5876249B2 (ja) * 2011-08-10 2016-03-02 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1041285A (ja) * 1996-07-23 1998-02-13 Advantest Corp InGaP層の食刻方法
JP2001223165A (ja) * 2000-02-10 2001-08-17 Hitachi Cable Ltd 窒化物半導体及びその製造方法
JP5187994B2 (ja) * 2001-05-10 2013-04-24 ティーピーオー ホンコン ホールディング リミテッド 薄膜トランジスタの製造方法並びにそのような製造方法を用いて製造された薄膜トランジスタ及び液晶表示パネル
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003098699A1 (en) * 2002-05-22 2003-11-27 Sharp Kabushiki Kaisha Semiconductor device and display comprising same
JP2003347272A (ja) * 2002-05-24 2003-12-05 Fujikura Ltd 光励起電解研磨法による貫通孔形成方法
JP4141309B2 (ja) * 2003-04-15 2008-08-27 シャープ株式会社 半導体装置およびその製造方法
JP4314188B2 (ja) * 2003-12-24 2009-08-12 パナソニック株式会社 窒化物系化合物半導体素子の製造方法

Also Published As

Publication number Publication date
JP2008041853A (ja) 2008-02-21

Similar Documents

Publication Publication Date Title
JP4461873B2 (ja) 亜鉛酸化物の加工方法および薄膜トランジスタの製造方法
TWI431781B (zh) 製造薄膜電晶體元件的方法
JP5333160B2 (ja) 薄膜トランジスタおよびその製造方法
US10916568B2 (en) Manufacturing method of display substrate, array substrate and display device
KR101299389B1 (ko) 박막 트랜지스터의 제조 방법
JP5413549B2 (ja) 薄膜トランジスタパネルおよびその製造方法
JP2006344849A (ja) 薄膜トランジスタ
JP2008171989A (ja) 電界効果型トランジスタ及びその製造方法
JP5309547B2 (ja) 薄膜トランジスタパネルおよびその製造方法
KR20130124506A (ko) 어레이 기판의 제조방법, 어레이 기판 및 디스플레이
JP5228298B2 (ja) 半導体薄膜の加工方法及び半導体装置の製造方法
JP5332091B2 (ja) 薄膜トランジスタの製造方法
TWI471948B (zh) 氧化物薄膜電晶體製程方法
JP2006269469A (ja) 薄膜トランジスタおよびその製造方法
JP4569295B2 (ja) 薄膜トランジスタおよびその製造方法
JP4458048B2 (ja) 薄膜トランジスタの製造方法
JP5087825B2 (ja) アクティブ基板の製造方法
JP5228295B2 (ja) 半導体装置の製造方法
JP5488525B2 (ja) 薄膜トランジスタおよびその製造方法
TWI459447B (zh) 顯示面板及其製作方法
CN108010923B (zh) Tft基板制作方法
KR20080035045A (ko) 표시 기판의 제조 방법
JP2006147811A (ja) 薄膜トランジスタおよびその製造方法
US10411132B2 (en) Thin film transistor and method for manufacturing the same
JP4742295B2 (ja) 薄膜トランジスタパネルの製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080515

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090703

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120626

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120824

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130304

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160329

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees