JP5488525B2 - 薄膜トランジスタおよびその製造方法 - Google Patents

Description

この発明は薄膜トランジスタおよびその製造方法に関する。

例えば、アクティブマトリクス型液晶表示装置のスイッチング素子として用いられる薄膜トランジスタには、ガラス基板の上面にゲート電極が設けられ、ゲート電極を含むガラス基板の上面にゲート絶縁膜が設けられ、ゲート電極上におけるゲート絶縁膜の上面に真性アモルファスシリコンからなる半導体膜が設けられ、半導体膜の上面の所定の箇所にチャネル保護膜が設けられ、チャネル保護膜の上面両側およびその両側における半導体膜の上面にｎ型アモルファスシリコンからなるオーミックコンタクト層が設けられ、各オーミックコンタクト層の上面にソース・ドレイン電極が設けられたものがある（例えば、特許文献１参照）。

上記従来の薄膜トランジスタを製造する場合、ゲート絶縁膜の上面に真性アモルファスシリコンからなる半導体膜形成用膜を成膜し、半導体膜形成用膜の上面の所定の箇所に窒化シリコンからなるチャネル保護膜を形成し、チャネル保護膜を含む半導体膜形成用膜の上面にｎ型アモルファスシリコンからなるオーミックコンタクト層形成用膜を成膜し、オーミックコンタクト層形成用膜の上面の各オーミックコンタクト層形成領域にレジストパターンを形成し、レジストパターンおよびチャネル保護膜をマスクとしたプラズマエッチングにより、オーミックコンタクト層形成用膜および半導体膜形成用膜をパターニングして、一対のオーミックコンタクト層および半導体膜を形成している。

特開２０００−１８０８９６号公報

ところで、上記従来の薄膜トランジスタの製造方法では、プラズマエッチングを行なう際、ゲート絶縁膜上に半導体膜形成用膜およびオーミックコンタクト層形成用膜が形成されているのに対し、チャネル保護膜上にオーミックコンタクト層形成用膜のみが形成されているので、レジストパターン下以外の領域におけるチャネル保護膜上のオーミックコンタクト層形成用膜がすべて除去されてもプラズマエッチングが続行され、レジストパターン下以外の領域におけるチャネル保護膜の部分において大きなオーバーエッチングが行なわれることになる。この場合、チャネル保護膜は、このオーバーエッチングから、半導体膜のチャネル領域を保護するためのものである。

しかしながら、チャネル保護膜は窒化シリコンからなるので、エッチング源のプラズマからの紫外線やＸ線等の放射を抑制することができず、チャネル保護膜下の半導体膜のチャネル領域が放射ダメージを受けてしまう。この放射ダメージは、薄膜トランジスタの初期特性劣化および信頼性低下（特性シフトの増加）を増大される一因となってしまう。この結果、薄膜トランジスタをスイッチング素子として用いた液晶表示装置では、劣化した特性でも駆動できるように、駆動電圧（振幅）を大きくしなければならないという問題があった。また、薄膜トランジスタを構成素子としたシフトレジスタ等の電気回路では、特性シフトによって回路動作が不安定になる（寿命が確保できない）という問題があった。

そこで、この発明は、半導体膜のチャネル領域が放射ダメージを受けることを抑制することができる薄膜トランジスタおよびその製造方法を提供することを目的とする。

この発明は、上記目的を達成するため、例えば、成膜された半導体膜形成用膜上に透明な絶縁材料からなる第１のチャネル保護膜および半導体膜形成用膜と同一の材料からなる第２のチャネル保護膜を積層して形成し、前記第２のチャネル保護膜を含む前記半導体膜形成用膜上にオーミックコンタクト層形成用膜を成膜し、前記オーミックコンタクト層形成用膜および前記半導体膜形成用膜をプラズマエッチングによりパターニングして、一対のオーミックコンタクト層および半導体膜を形成することを特徴とするものである。

この発明によれば、第１のチャネル保護膜上に半導体膜形成用膜と同一の材料からなる第２のチャネル保護膜を形成しているので、半導体膜形成用膜と同一の材料からなる第２のチャネル保護膜によってエッチング源のプラズマからの紫外線やＸ線等の放射を抑制することができ、したがって半導体膜のチャネル領域が放射ダメージを受けることを抑制することができる。この場合、半導体膜形成用膜と同一の材料からなる第２のチャネル保護膜は、後工程で２つに分離される。

この発明の第１実施形態（および第２実施形態）としての薄膜トランジスタを備えた液晶表示装置の要部の断面図。 図１に示す液晶表示装置の製造に際し、当初の工程の断面図。 図２に続く工程の断面図。 図３に続く工程の断面図。 図４に続く工程の断面図。 図５に続く工程の断面図。 図６に続く工程の断面図。 図７に続く工程の断面図。 この発明の第３実施形態としての薄膜トランジスタを備えた液晶表示装置の要部の断面図。 図９に示す液晶表示装置の製造に際し、当初の工程の断面図。 図１０に続く工程の断面図。 図１１に続く工程の断面図。 図１２に続く工程の断面図。 図１３に続く工程の断面図。

（第１実施形態）
図１はこの発明の第１実施形態としての薄膜トランジスタを備えた液晶表示装置の要部の断面図を示す。この液晶表示装置はガラス基板（絶縁基板）１を備えている。ガラス基板１の上面の所定の箇所にはクロムやアルミニウム等からなるゲート電極２が設けられている。ゲート電極２を含むガラス基板１の上面には窒化シリコンからなるゲート絶縁膜３が設けられている。

ゲート電極２上におけるゲート絶縁膜３の上面の所定の箇所には真性アモルファスシリコンからなる半導体膜４が設けられている。半導体膜４の上面の所定の箇所には窒化シリコン（透明な絶縁材料）からなる第１のチャネル保護膜５が設けられている。第１のチャネル保護膜５の上面両側にはクロムやアルミニウム等の遮光性金属からなる第２のチャネル保護膜６、６が設けられている。

第２のチャネル保護膜６、６の各上面およびその両側における半導体膜４の上面にはｎ型アモルファスシリコンからなるオーミックコンタクト層７、７が設けられている。オーミックコンタクト層７、７の各上面にはクロムやアルミニウム等からなるソース・ドレイン電極８、８が設けられている。

そして、ゲート電極２、ゲート絶縁膜３、半導体膜４、第１のチャネル保護膜５、第２のチャネル保護膜６、６、オーミックコンタクト層７、７およびソース・ドレイン電極８、８により、ボトムゲート型の薄膜トランジスタ９が構成されている。

薄膜トランジスタ９を含むゲート絶縁膜３の上面には窒化シリコンからなるオーバーコート膜１０が設けられている。一方のソース・ドレイン電極８の所定の箇所に対応する部分におけるオーバーコート膜１０にはコンタクトホール１１が設けられている。オーバーコート膜１０の上面の所定の箇所にはＩＴＯ等の透明導電材料からなる画素電極１２がコンタクトホール１１を介して一方のソース・ドレイン電極８に接続されて設けられている。

次に、この液晶表示装置の製造方法の一例について説明する。まず、図２に示すように、ガラス基板１の上面の所定の箇所に、スパッタ法により成膜されたクロムやアルミニウム等からなる金属膜をフォトリソグラフィ法によりパターニングすることにより、ゲート電極２を形成する。

次に、ゲート電極２を含むガラス基板１の上面に、プラズマＣＶＤ法により、窒化シリコンからなるゲート絶縁膜３、真性アモルファスシリコンからなる半導体膜形成用膜２１および窒化シリコン（透明な絶縁材料）からなる第１のチャネル保護膜形成用膜２２を連続して成膜する。次に、第１のチャネル保護膜形成用膜２２の上面に、スパッタ法により、クロムやアルミニウム等の遮光性金属からなる第２のチャネル保護膜形成用膜２３を成膜する。

次に、第２のチャネル保護膜形成用膜２３の上面のチャネル保護膜形成領域に、印刷法等により塗布されたレジスト膜をフォトリソグラフィ法によりパターニングすることにより、レジストパターン２４を形成する。次に、レジストパターン２４をマスクとして、第２、第１のチャネル保護膜形成用膜２３、２２を順次エッチングすることにより、図３に示すように、レジストパターン２４下に第２、第１のチャネル保護膜６、５を積層して形成する。次に、レジストパターン２４をレジスト剥離液を用いて剥離する。

次に、図４に示すように、第２のチャネル保護膜６を含む半導体膜形成用膜２１の上面に、プラズマＣＶＤ法により、ｎ型アモルファスシリコンからなるオーミックコンタクト層形成用膜２５を成膜する。次に、オーミックコンタクト層形成用膜２５の上面の各オーミックコンタクト層形成領域に、印刷法等により塗布されたレジスト膜をフォトリソグラフィ法によりパターニングすることにより、レジストパターン２６、２６を形成する。

次に、レジストパターン２６、２６および第２のチャネル保護膜６をマスクとしたプラズマエッチングにより、オーミックコンタクト層形成用膜２５および半導体膜形成用膜２１をパターニングし、図５に示すように、レジストパターン２６、２６下にオーミックコンタクト層７、７を形成し、さらに、オーミックコンタクト層７、７および第１のチャネル保護膜５下に半導体膜４を形成する。

この場合、図４に示すように、第１のチャネル保護膜５下以外の領域におけるゲート絶縁膜３上に半導体膜形成用膜２１およびオーミックコンタクト層形成用膜２５が形成されているのに対し、第２のチャネル保護膜６上にオーミックコンタクト層形成用膜２５のみが形成されているので、レジストパターン２６、２６下以外の領域における第２のチャネル保護膜６上のオーミックコンタクト層形成用膜２５がすべて除去されてもプラズマエッチングが続行され、レジストパターン２６、２６下以外の領域における第２のチャネル保護膜６の部分において大きなオーバーエッチングが行なわれる。

しかし、第２のチャネル保護膜６はクロムやアルミニウム等の遮光性金属によって形成されているので、この第２のチャネル保護膜６によってエッチング源のプラズマからの紫外線やＸ線等の放射を防ぐことができ、したがって半導体膜４のチャネル領域が放射ダメージを受けることはない。この結果、薄膜トランジスタ９の初期特性劣化および信頼性低下（特性シフトの増加）を抑制することができる。

次に、レジストパターン２６、２６をマスクとしたエッチングにより、一対のオーミックコンタクト層７、７間における第２のチャネル保護膜６を除去して、当該第２のチャネル保護膜６を２つに分離すると、図６に示すように、レジストパターン２６、２６下において第１のチャネル保護膜５の上面両側に第２のチャネル保護膜６、６が残存される。この場合のエッチングは、半導体膜４のチャネル領域への放射ダメージを防止するため、ウェットエッチングであることが望ましい。次に、レジストパターン２６、２６をレジスト剥離液を用いて剥離する。

次に、図７に示すように、オーミックコンタクト層７、７等を含むゲート絶縁膜３の上面に、スパッタ法により、クロムやアルミニウム等からなるソース・ドレイン電極形成用膜２７を成膜する。次に、ソース・ドレイン電極形成用膜２７の上面のソース・ドレイン電極形成領域に、印刷法等により塗布されたレジスト膜をフォトリソグラフィ法によりパターニングすることにより、レジストパターン２８、２８を形成する。

次に、レジストパターン２８、２８をマスクとしたウェットエッチングにより、ソース・ドレイン電極形成用膜２７をパターニングし、図８に示すように、レジストパターン２８、２８下においてオーミックコンタクト層７、７の上面にソース・ドレイン電極８、８を形成する。次に、レジストパターン２８、２８をレジスト剥離液を用いて剥離する。

次に、図１に示すように、ソース・ドレイン電極８、８等を含むゲート絶縁膜３の上面に、プラズマＣＶＤ法により成膜された窒化シリコン膜をフォトリソグラフィ法によりパターニングすることにより、一方のソース・ドレイン電極８の所定の箇所に対応する部分にコンタクトホール１１を有するオーバーコート膜１０を形成する。

次に、オーバーコート膜１０の上面の所定の箇所に、スパッタ法により成膜されたＩＴＯ膜等からなる透明導電膜をフォトリソグラフィ法によりパターニングすることにより、画素電極１２をコンタクトホール１１を介して一方のソース・ドレイン電極８に接続させて形成する。かくして、図１に示す薄膜トランジスタ９を備えた液晶表示装置が得られる。

なお、第２のチャネル保護膜６、６は、ソース・ドレイン電極８、８と同一の遮光性金属材料あるいはソース・ドレイン電極８、８と同一のエッチャントによりウェットエッチング可能な遮光性金属によってエッチングによるパターニングを行うようにしてもよい。このような場合の製造方法は、図５に示すオーミックコンタクト層７、７および半導体膜４形成工程後に、図６に示す第２のチャネル保護膜６分離工程を行なわずに、レジストパターン２６、２６を剥離し、図７に示すソース・ドレイン電極形成用膜２７を成膜し、レジストパターン２８、２８を形成し、図８に示すように、レジストパターン２８、２８をマスクとしたウェットエッチングにより、ソース・ドレイン電極８、８を形成すると同時に、第２のチャネル保護膜６を２つに分離する。

（第２実施形態）
次に、この発明の第２実施形態としての薄膜トランジスタを備えた液晶表示装置について説明する。第２実施形態の薄膜トランジスタの構造は第１実施形態を示す図１と同一の構造を有するものであるが、この第２実施形態では、図１を参照して説明すると、第２のチャネル保護膜６、６は半導体膜４と同じ材料（真性アモルファスシリコン）によって形成されている点において相違する。そして、この場合、第２のチャネル保護膜６、６の膜厚は半導体膜４の膜厚とほぼ同じとなっている。

次に、この第２実施形態の製造方法の一例について第１実施形態の製造方法の説明に用いた図面に基づき説明するが、この場合、第２実施形態の製造方法では、以下に示すように図５を除く図２〜図８のみが関連することに留意されたい。まず、図２に示すように、ゲート電極２を形成した後に、プラズマＣＶＤ法により、窒化シリコンからなるゲート絶縁膜３、真性アモルファスシリコンからなる半導体膜形成用膜２１、窒化シリコンからなる第１のチャネル保護膜形成用膜２２および真性アモルファスシリコンからなる第２のチャネル保護膜形成用膜２３を連続して成膜する。

この場合、第２のチャネル保護膜形成用膜２３の膜厚は半導体膜形成用膜２１の膜厚とほぼ同じとする。ここで、限定する意味ではないが、ほぼ同じ厚さの範囲を検討すると、後述する理由により、第２のチャネル保護膜形成用膜２３の膜厚は半導体膜形成用膜２１の膜厚との差の大きさが、プラズマエッチングにより半導体薄膜が受ける紫外線やＸ線等の放射量に比例するものであるため、この差は２０％程度とすることが望ましいが、５０％程度でも十分な効果を得ることができるものである。

次に、レジストパターン２４を形成する。次に、図３に示すように、レジストパターン２４下に第２、第１のチャネル保護膜６、５を形成する。次に、レジストパターン２４を剥離する。次に、図４に示すように、プラズマＣＶＤ法により、オーミックコンタクト層形成用膜２５を成膜する。次に、レジストパターン２６、２６を形成する。

次に、図６に示すように、プラズマエッチングにより、レジストパターン２６、２６下にオーミックコンタクト層７、７を形成し、また、オーミックコンタクト層７、７下の第１のチャネル保護膜５の上面両側に第２のチャネル保護膜６、６を残存させ、さらに、オーミックコンタクト層７、７および第１のチャネル保護膜５下に半導体膜４を形成する。

この場合、図４に示すように、第１のチャネル保護膜５下以外の領域におけるゲート絶縁膜３上に半導体膜形成用膜２１およびオーミックコンタクト層形成用膜２５が形成され、第１のチャネル保護膜５上に真性アモルファスシリコンからなる第２のチャネル保護膜６およびオーミックコンタクト層形成用膜２５が形成され、しかも、真性アモルファスシリコンからなる第２のチャネル保護膜６の膜厚が半導体膜形成用膜２１の膜厚とほぼ同じである。

したがって、レジストパターン２６、２６下以外の領域におけるゲート絶縁膜３上のオーミックコンタクト層形成用膜２５および半導体膜形成用膜２１のエッチングと、レジストパターン２６、２６下以外の領域における第１のチャネル保護膜５上のオーミックコンタクト層形成用膜２５および真性アモルファスシリコンからなる第２のチャネル保護膜６のエッチングとは、ほぼ同時に終了する。

この結果、レジストパターン２６、２６下以外の領域における第１のチャネル保護膜５の部分におけるオーバーエッチングは最小で済み、第１のチャネル保護膜５下の半導体膜４のチャネル領域が受ける放射ダメージを極小とすることができ、薄膜トランジスタ９の初期特性劣化および信頼性低下（特性シフトの増加）を抑制することができる。

また、プラズマエッチング中は、レジストパターン２６、２６下以外の領域における第１のチャネル保護膜５上に第２のチャネル保護膜６が存在するので、エッチング源のプラズマからの紫外線やＸ線等の放射が第２のチャネル保護膜６に吸収され、第１のチャネル保護膜５下の半導体膜４のチャネル領域に吸収されるのを少なくすることができる。

以下、上記第１実施形態の場合と同様の工程を経ると、第２実施形態としての薄膜トランジスタ９を備えた液晶表示装置が得られる。ところで、第２実施形態では、図２を参照して説明すると、第２のチャネル保護膜形成用膜２３を透明な真性アモルファスシリコンによって形成しているので、レジストパターン２４を形成する際の露光を、ゲート電極２をマスクとしたガラス基板１の下面側からの裏面露光とすることもできる。この結果、薄膜トランジスタ９の小型化や加工バラツキの低減等を図ることができる。

（第３実施形態）
図９はこの発明の第３実施形態としての薄膜トランジスタを備えた液晶表示装置の要部の断面図を示す。この液晶表示装置において、図１に示す場合と異なる点は、オーミックコンタクト層７、７下における半導体膜４の上面の所定の２箇所にクロムやアルミニウム等の遮光性金属からなるチャネル保護膜５、５のみを設けた点である

次に、この液晶表示装置の製造方法の一例について簡単に説明する。まず、図１０に示すように、ゲート電極２を形成した後に、プラズマＣＶＤ法により、窒化シリコンからなるゲート絶縁膜３および真性アモルファスシリコンからなる半導体膜形成用膜２１を連続して成膜する。次に、スパッタ法により、クロムやアルミニウム等の遮光性金属からなるチャネル保護膜形成用膜２２を成膜する。次に、レジストパターン２４を形成する。

ここで、半導体膜形成用膜２１の上面に直接クロム等の金属からなるチャネル保護膜形成用膜２２を成膜すると、その界面に金属シリサイドのような中間層が形成され、リーク電流の原因となることが多い。そこで、これを回避するため、この第３実施形態では、成膜された半導体膜形成用膜２１の上面に、酢酸処理のようなウェット酸化処理により、薄い酸化膜（図示せず）を形成する。

次に、図１１示すように、レジストパターン２４下にチャネル保護膜５を形成する。次に、レジストパターン２４を剥離する。次に、図１２に示すように、プラズマＣＶＤ法により、ｎ型アモルファスシリコンからなるオーミックコンタクト層形成用膜２５を成膜する。次に、レジストパターン２６、２６を形成する。次に、図１３に示すように、プラズマエッチングにより、レジストパターン２６、２６下にオーミックコンタクト層７、７を形成し、さらに、オーミックコンタクト層７、７およびチャネル保護膜５下に半導体膜４を形成する。

この場合、図１２に示すように、チャネル保護膜５下以外の領域におけるゲート絶縁膜３上に半導体膜形成用膜２１およびオーミックコンタクト層形成用膜２５が形成されているのに対し、チャネル保護膜５上にオーミックコンタクト層形成用膜２５のみが形成されているので、レジストパターン２６、２６下以外の領域におけるチャネル保護膜５上のオーミックコンタクト層形成用膜２５がすべて除去されてもプラズマエッチングが続行され、レジストパターン２６、２６下以外の領域におけるチャネル保護膜５の部分において大きなオーバーエッチングが行なわれる。

しかし、チャネル保護膜５はクロムやアルミニウム等の遮光性金属によって形成されているので、このチャネル保護膜５によってエッチング源のプラズマからの紫外線やＸ線等の放射を防ぐことができ、したがって半導体膜４のチャネル領域が放射ダメージを受けることはない。この結果、薄膜トランジスタ９の初期特性劣化および信頼性低下（特性シフトの増加）を抑制することができる。

次に、レジストパターン２６、２６をマスクとしたエッチングにより、一対のオーミックコンタクト層７、７間におけるチャネル保護膜５を除去して、当該チャネル保護膜５を２つに分離すると、図１４に示すように、レジストパターン２６、２６下において半導体膜２の上面の所定の２箇所にチャネル保護膜５、５が残存される。この場合のエッチングは、半導体膜４のチャネル領域への放射ダメージを防止するため、ウェットエッチングであることが望ましい。次に、レジストパターン２６、２６を剥離する。

以下、上記第１実施形態の場合と同様の工程を経ると、図９に示す薄膜トランジスタ９を備えた液晶表示装置が得られる。なお、上記第１実施形態の場合と同様に、図１３に示すオーミックコンタクト層７、７および半導体膜４形成工程後に、図１４に示すチャネル保護膜５分離工程を行なわずに、レジストパターン２６、２６を剥離し、ウェットエッチングにより、ソース・ドレイン電極８、８を形成すると同時に、チャネル保護膜５を２つに分離するようにしてもよい。

（その他の実施形態）
上記各実施形態では、薄膜トランジスタをスイッチング素子として用いた液晶表示装置について説明したが、この発明は、これに限らず、薄膜トランジスタを構成素子としたシフトレジスタ等の電気回路にも適用可能である。また、ＭＩＳ（ＭＯＳ）構造のフォトトランジスタ等にも適用することができる。

１ ガラス基板
２ ゲート電極
３ ゲート絶縁膜
４ 半導体膜
５ 第１のチャネル保護膜
６ 第２のチャネル保護膜
７ オーミックコンタクト層
８ ソース・ドレイン電極
９ 薄膜トランジスタ
１０ オーバーコート膜
１１ コンタクトホール
１２ 画素電極

Claims (5)

1. 半導体膜上にチャネル保護膜が設けられ、前記チャネル保護膜を含む前記半導体膜上に一対のオーミックコンタクト層が設けられ、前記各オーミックコンタクト層上にソース・ドレイン電極が設けられた薄膜トランジスタにおいて、前記チャネル保護膜は、前記半導体膜上に設けられた透明な絶縁膜からなる第１のチャネル保護膜と、前記第１のチャネル保護膜の上面両側に設けられ、前記半導体膜と同一の材料からなり、プラズマエッチングにより前記半導体膜と同時にエッチングされた第２のチャネル保護膜とからなり、
   前記第２のチャネル保護膜の膜厚は前記半導体膜の膜厚との差が５０％以内であることを特徴とする薄膜トランジスタ。
2. 請求項１に記載の発明において、前記一対のオーミックコンタクト層は、前記各第２のチャネル保護膜の上面およびその両側における前記半導体膜の上面に設けられていることを特徴とする薄膜トランジスタ。
3. 半導体膜上にチャネル保護膜が設けられ、前記チャネル保護膜を含む前記半導体膜上に一対のオーミックコンタクト層が設けられ、前記各オーミックコンタクト層上にソース・ドレイン電極が設けられた薄膜トランジスタの製造方法であって、
   成膜された半導体膜形成用膜上に透明な絶縁材料からなる第１のチャネル保護膜および前記半導体膜形成用膜と同一の材料からなる第２のチャネル保護膜を積層して形成する工程と、
   前記第２のチャネル保護膜を含む前記半導体膜形成用膜上にオーミックコンタクト層形成用膜を成膜する工程と、
   プラズマエッチングにより、前記オーミックコンタクト層形成用膜および前記半導体膜形成用膜をパターニングして、前記一対のオーミックコンタクト層および前記半導体膜を形成するとともに、前記一対のオーミックコンタクト層間における前記第２のチャネル保護膜を除去して、当該第２のチャネル保護膜を２つに分離する工程と、
   前記一対のオーミックコンタクト層上に前記ソース・ドレイン電極を形成する工程と、
   を含むことを特徴とする薄膜トランジスタの製造方法。
4. 請求項３に記載の発明において、前記第２のチャネル保護膜の膜厚は前記半導体膜形成用膜の膜厚とほぼ同じであることを特徴とする薄膜トランジスタの製造方法。
5. 請求項３または４に記載の発明において、前記第１、第２のチャネル保護膜は、裏面露光を含む工程により形成することを特徴とする薄膜トランジスタの製造方法。

Images