JP5488525B2 - 薄膜トランジスタおよびその製造方法 - Google Patents
薄膜トランジスタおよびその製造方法 Download PDFInfo
- Publication number
- JP5488525B2 JP5488525B2 JP2011095914A JP2011095914A JP5488525B2 JP 5488525 B2 JP5488525 B2 JP 5488525B2 JP 2011095914 A JP2011095914 A JP 2011095914A JP 2011095914 A JP2011095914 A JP 2011095914A JP 5488525 B2 JP5488525 B2 JP 5488525B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- channel protective
- ohmic contact
- semiconductor film
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
図1はこの発明の第1実施形態としての薄膜トランジスタを備えた液晶表示装置の要部の断面図を示す。この液晶表示装置はガラス基板(絶縁基板)1を備えている。ガラス基板1の上面の所定の箇所にはクロムやアルミニウム等からなるゲート電極2が設けられている。ゲート電極2を含むガラス基板1の上面には窒化シリコンからなるゲート絶縁膜3が設けられている。
次に、この発明の第2実施形態としての薄膜トランジスタを備えた液晶表示装置について説明する。第2実施形態の薄膜トランジスタの構造は第1実施形態を示す図1と同一の構造を有するものであるが、この第2実施形態では、図1を参照して説明すると、第2のチャネル保護膜6、6は半導体膜4と同じ材料(真性アモルファスシリコン)によって形成されている点において相違する。そして、この場合、第2のチャネル保護膜6、6の膜厚は半導体膜4の膜厚とほぼ同じとなっている。
図9はこの発明の第3実施形態としての薄膜トランジスタを備えた液晶表示装置の要部の断面図を示す。この液晶表示装置において、図1に示す場合と異なる点は、オーミックコンタクト層7、7下における半導体膜4の上面の所定の2箇所にクロムやアルミニウム等の遮光性金属からなるチャネル保護膜5、5のみを設けた点である
上記各実施形態では、薄膜トランジスタをスイッチング素子として用いた液晶表示装置について説明したが、この発明は、これに限らず、薄膜トランジスタを構成素子としたシフトレジスタ等の電気回路にも適用可能である。また、MIS(MOS)構造のフォトトランジスタ等にも適用することができる。
2 ゲート電極
3 ゲート絶縁膜
4 半導体膜
5 第1のチャネル保護膜
6 第2のチャネル保護膜
7 オーミックコンタクト層
8 ソース・ドレイン電極
9 薄膜トランジスタ
10 オーバーコート膜
11 コンタクトホール
12 画素電極
Claims (5)
- 半導体膜上にチャネル保護膜が設けられ、前記チャネル保護膜を含む前記半導体膜上に一対のオーミックコンタクト層が設けられ、前記各オーミックコンタクト層上にソース・ドレイン電極が設けられた薄膜トランジスタにおいて、前記チャネル保護膜は、前記半導体膜上に設けられた透明な絶縁膜からなる第1のチャネル保護膜と、前記第1のチャネル保護膜の上面両側に設けられ、前記半導体膜と同一の材料からなり、プラズマエッチングにより前記半導体膜と同時にエッチングされた第2のチャネル保護膜とからなり、
前記第2のチャネル保護膜の膜厚は前記半導体膜の膜厚との差が50%以内であることを特徴とする薄膜トランジスタ。 - 請求項1に記載の発明において、前記一対のオーミックコンタクト層は、前記各第2のチャネル保護膜の上面およびその両側における前記半導体膜の上面に設けられていることを特徴とする薄膜トランジスタ。
- 半導体膜上にチャネル保護膜が設けられ、前記チャネル保護膜を含む前記半導体膜上に一対のオーミックコンタクト層が設けられ、前記各オーミックコンタクト層上にソース・ドレイン電極が設けられた薄膜トランジスタの製造方法であって、
成膜された半導体膜形成用膜上に透明な絶縁材料からなる第1のチャネル保護膜および前記半導体膜形成用膜と同一の材料からなる第2のチャネル保護膜を積層して形成する工程と、
前記第2のチャネル保護膜を含む前記半導体膜形成用膜上にオーミックコンタクト層形成用膜を成膜する工程と、
プラズマエッチングにより、前記オーミックコンタクト層形成用膜および前記半導体膜形成用膜をパターニングして、前記一対のオーミックコンタクト層および前記半導体膜を形成するとともに、前記一対のオーミックコンタクト層間における前記第2のチャネル保護膜を除去して、当該第2のチャネル保護膜を2つに分離する工程と、
前記一対のオーミックコンタクト層上に前記ソース・ドレイン電極を形成する工程と、
を含むことを特徴とする薄膜トランジスタの製造方法。 - 請求項3に記載の発明において、前記第2のチャネル保護膜の膜厚は前記半導体膜形成用膜の膜厚とほぼ同じであることを特徴とする薄膜トランジスタの製造方法。
- 請求項3または4に記載の発明において、前記第1、第2のチャネル保護膜は、裏面露光を含む工程により形成することを特徴とする薄膜トランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011095914A JP5488525B2 (ja) | 2011-04-22 | 2011-04-22 | 薄膜トランジスタおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011095914A JP5488525B2 (ja) | 2011-04-22 | 2011-04-22 | 薄膜トランジスタおよびその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004335256A Division JP4892830B2 (ja) | 2004-11-19 | 2004-11-19 | 薄膜トランジスタの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011205105A JP2011205105A (ja) | 2011-10-13 |
JP5488525B2 true JP5488525B2 (ja) | 2014-05-14 |
Family
ID=44881367
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011095914A Expired - Fee Related JP5488525B2 (ja) | 2011-04-22 | 2011-04-22 | 薄膜トランジスタおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5488525B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102437173A (zh) * | 2011-11-11 | 2012-05-02 | 上海中科高等研究院 | 有机tft阵列基板及其制造方法和电子纸显示装置 |
WO2013183255A1 (ja) * | 2012-06-08 | 2013-12-12 | パナソニック株式会社 | 薄膜トランジスタ及び薄膜トランジスタの製造方法 |
US9012914B2 (en) | 2012-06-08 | 2015-04-21 | Panasonic Corporation | Thin-film transistor and method for manufacturing thin-film transistor |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01302865A (ja) * | 1988-05-31 | 1989-12-06 | Matsushita Electric Ind Co Ltd | 薄膜トランジスターおよびその製造方法 |
JPH0262051A (ja) * | 1988-08-26 | 1990-03-01 | Fujitsu Ltd | 薄膜トランジスタの製造方法 |
JPH02199842A (ja) * | 1989-01-27 | 1990-08-08 | Nec Corp | 薄膜電界効果型トランジスタ素子の製造方法 |
JP2711003B2 (ja) * | 1989-12-25 | 1998-02-10 | 三菱電機株式会社 | マトリツクス型表示装置 |
JPH06188422A (ja) * | 1992-12-18 | 1994-07-08 | Fuji Xerox Co Ltd | 薄膜トランジスタ |
-
2011
- 2011-04-22 JP JP2011095914A patent/JP5488525B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011205105A (ja) | 2011-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101575750B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
JP5129228B2 (ja) | アレイ基板及びこれの製造方法 | |
KR100865451B1 (ko) | 박막 트랜지스터 lcd 화소 유닛 및 그 제조방법 | |
US8058087B2 (en) | Method for fabricating thin film transistor array substrate | |
JP5593047B2 (ja) | 液晶表示装置のアレイ基板の製造方法 | |
KR100937173B1 (ko) | 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법 | |
JP4299717B2 (ja) | 薄膜トランジスタとその製造方法 | |
JP2008010810A (ja) | フラットパネルディスプレイに使用される薄膜トランジスタの製造方法 | |
CN109065551B (zh) | Tft阵列基板的制造方法及tft阵列基板 | |
KR20090044119A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
JP2008015510A (ja) | 薄膜トランジスタアレイ基板及びこれの製造方法 | |
KR20080036282A (ko) | 박막 트랜지스터 기판의 제조 방법 | |
WO2014173039A1 (zh) | 阵列基板的制备方法、阵列基板以及显示装置 | |
KR101854197B1 (ko) | 표시 기판 및 이의 제조 방법 | |
TWI471948B (zh) | 氧化物薄膜電晶體製程方法 | |
JP5865634B2 (ja) | 配線膜の製造方法 | |
JP5488525B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
KR20060030664A (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
TW201535688A (zh) | 畫素結構與其製造方法 | |
JP4892830B2 (ja) | 薄膜トランジスタの製造方法 | |
JP2008098642A (ja) | 薄膜トランジスタ基板の製造方法 | |
KR20100075195A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
KR20150141452A (ko) | 산화물 박막트랜지스터를 포함하는 표시장치용 어레이 기판 및 그 제조방법 | |
JP5087825B2 (ja) | アクティブ基板の製造方法 | |
KR101813719B1 (ko) | 박막트랜지스터 어레이 기판의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130604 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130731 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140128 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140210 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5488525 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |