CN101901768A - 半导体装置以及半导体装置的制造方法 - Google Patents

半导体装置以及半导体装置的制造方法 Download PDF

Info

Publication number
CN101901768A
CN101901768A CN2010101942454A CN201010194245A CN101901768A CN 101901768 A CN101901768 A CN 101901768A CN 2010101942454 A CN2010101942454 A CN 2010101942454A CN 201010194245 A CN201010194245 A CN 201010194245A CN 101901768 A CN101901768 A CN 101901768A
Authority
CN
China
Prior art keywords
oxide semiconductor
electrode layer
semiconductor layer
layer
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010101942454A
Other languages
English (en)
Other versions
CN101901768B (zh
Inventor
佐佐木俊成
大原宏树
坂田淳一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to CN201510086663.4A priority Critical patent/CN104658915B/zh
Publication of CN101901768A publication Critical patent/CN101901768A/zh
Application granted granted Critical
Publication of CN101901768B publication Critical patent/CN101901768B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

本发明的目的之一在于提供包括具有稳定的电特性的薄膜晶体管的高可靠性的半导体装置。另外，本发明的目的之一还在于以低成本高效地提供高可靠性的半导体装置。一种包括作为沟道形成区使用氧化物半导体层的薄膜晶体管的半导体装置的制造方法，其中在氮气氛下加热氧化物半导体层来将其低电阻化，以形成低电阻氧化物半导体层。另外，将在低电阻氧化物半导体层中的重叠于栅电极层的区域选择性地高电阻化来形成高电阻氧化物半导体区域。通过溅射法接触于该氧化物半导体层地形成氧化硅，以进行氧化物半导体层的高电阻化。

Description

半导体装置以及半导体装置的制造方法
技术领域
本发明涉及一种使用氧化物半导体制造的半导体装置及该半导体装置的制造方法。
背景技术
金属氧化物的种类繁多且用途广泛。氧化铟为较普遍的材料，其被用作液晶显示器等所需要的透明电极材料。
在金属氧化物中存在呈现半导体特性的金属氧化物。作为呈现半导体特性的金属氧化物，例如有氧化钨、氧化锡、氧化铟、氧化锌等，并且将这些呈现半导体特性的金属氧化物用作沟道形成区的薄膜晶体管已经是众所周知的(参照专利文献1至4、非专利文献1)。
另外，已知金属氧化物不仅有一元氧化物还有多元氧化物。例如，作为包含In、Ga及Zn的多元氧化物，属于同系物(homologous series)的InGaO3(ZnO)m(m：自然数)是周知的(参照非专利文献2至4)。
并且，已经确认到可以将上述那样的由In-Ga-Zn类氧化物构成的氧化物半导体用作薄膜晶体管的沟道层(参照专利文献5、非专利文献5及6)。
[专利文献1]日本专利申请公开昭60-198861号公报
[专利文献2]日本专利申请公开平8-264794号公报
[专利文献3]PCT国际申请日本公表平11-505377号公报
[专利文献4]日本专利申请公开2000-150900号公报
[专利文献5]日本专利申请公开2004-103957号公报
[非专利文献1]M.W.Prins，K.O.Grosse-Holz，G.Muller，J.F.M.Cillessen，J.B.Giesbers，R.P.Weening，and R.M.Wolf，″Aferroelectric transparent thin-film transistor″(透明铁电薄膜晶体管)，Appl.Phys.Lett.，17June 1996，Vol.68p.3650-3652
[非专利文献2]M.Nakamura，N.Kimizuka，and T.Mohri，″ThePhase Relations in the In2O3-Ga2ZnO4-ZnO System at 1350℃″(In2O3-Ga2ZnO4-ZnO类在1350℃时的相位关系)，J.Solid StateChem.，1991，Vol.93，p.298-315
[非专利文献3]N.Kimizuka，M.Isobe，and M.Nakamura，″Syntheses and Single-Crystal Data of Homologous Compounds，In2O3(ZnO)m(m＝3，4，and 5)，InGaO3(ZnO)3，and Ga2O3(ZnO)m(m＝7，8，9，and 16)in the In2O3-ZnGa2O4-ZnO System″(同系物的合成和单晶数据，In2O3-ZnGa2O4-ZnO类的In2O3(ZnO)m(m＝3，4，and 5)，InGaO3(ZnO)3，and Ga2O3(ZnO)m(m＝7，8，9，and 16))，J.Solid StateChem.，1995，Vol.116，p.170-178
[非专利文献4]中村真佐樹、君塚昇、毛利尚彦、磯部光正，″ホモロガス相、InFeO3(ZnO)m(m：自然数)とその同型化合物の合成および結晶構造″(同系物、铟铁锌氧化物(InFeO3(ZnO)m)(m为自然数)及其同型化合物的合成以及晶体结构)，固体物理(SOLIDSTA TE PHYSICS)，1993，Vol.28，No.5，p.317-327
[非专利文献5]K.Nomura，H.Ohta，K.Ueda，T.Kamiya，M.Hirano，and H.Hosono，″Thin-film transistor  fabricated insingle-crystalline transparent oxide semiconductor″(由单晶透明氧化物半导体制造的薄膜晶体管)，SCIENCE，2003，Vol.300，p.1269-1272
[非专利文献6]K.Nomura，H.Ohta，A.Takagi，T.Kamiya，M.Hirano，and H.Hosono，″Room-temperature  fabrication oftransparent flexible thin-film transistors using amorphous oxidesemiconductors″(在室温下制造使用非晶氧化物半导体的透明柔性薄膜晶体管)，NATURE，2004，Vol.432p.488-492
发明内容
本发明的目的之一在于制造一种具有电特性稳定的薄膜晶体管的可靠性高的半导体装置而提供。
一种包括作为具有沟道形成区的半导体层使用氧化物半导体层的薄膜晶体管的半导体装置的制造方法，其中在形成氧化物半导体层之后，在氮气氛下进行加热处理，并且以接触于在受到加热处理的氧化物半导体层中的重叠于栅电极层的区域的方式形成通过溅射法形成的氧化硅膜。
在氮气氛下对氧化物半导体层进行加热处理来将该氧化物半导体层低电阻化(导电率提高，导电率优选是1×10-1S/cm以上且1×102S/cm以下)，以可以形成被低电阻化的氧化物半导体层。另一方面，当通过溅射法接触于被低电阻化的氧化物半导体层地形成氧化硅膜时，将在被低电阻化的氧化物半导体层中的至少接触于氧化硅膜的区域高电阻化(导电率降低)，从而可以形成高电阻氧化物半导体区域。
在本说明书中：将形成膜时的氧化物半导体层也称为第一氧化物半导体层；将在氮气氛下加热第一氧化物半导体层来被低电阻化的氧化物半导体层称为第二氧化物半导体层；将通过溅射法接触于第二氧化物半导体层地形成氧化硅膜，并具有在第二氧化物半导体层中的接触于氧化硅膜的区域作为与第二氧化物半导体层相比高电阻的区域的氧化物半导体层称为第三氧化物半导体层。在本说明书中，第二氧化物半导体层的电阻低于第一氧化物半导体层的电阻，并且第三氧化物半导体层的被高电阻化的区域的电阻高于第二氧化物半导体层的电阻。因此，既可以第一氧化物半导体层的电阻比第三氧化物半导体层的被高电阻化的区域的电阻高，又可以第三氧化物半导体层的被高电阻化的区域的电阻比第一氧化物半导体层的电阻高(可以有任一种情况)。
通过将高电阻氧化物半导体区域用作沟道形成区，使薄膜晶体管的电特性稳定化，从而可以防止截止电流的增加等。
优选以200℃以上的温度进行氮气氛下的对氧化物半导体层的加热处理。氮气氛下的对氧化物半导体层的加热处理也可以进行在形成源电极层及漏电极层之后。
另外，可以在稀有气体(典型地是氩)气氛下、氧气氛下或者稀有气体(典型地是氩)和氧气氛下通过溅射法形成氧化物半导体层。
氧化硅膜也用作薄膜晶体管的保护绝缘层。可以在稀有气体(典型地是氩)气氛下、氧气氛下或者稀有气体(典型地是氩)和氧气氛下通过溅射法形成氧化硅膜。
在形成成为保护绝缘层的氧化硅膜之后，也可以在氮气氛下或大气气氛下(大气中)对薄膜晶体管进行加热处理(温度优选是300℃以下)。通过进行该加热处理，可以减少薄膜晶体管的电特性的不均匀。
因此，可以制造包括电特性良好且可靠性高的薄膜晶体管的半导体装置而提供。
作为氧化物半导体层，使用具有半导体特性的氧化物材料即可。例如，可以使用具有表示为InMO3(ZnO)m(m＞0)的结构的氧化物半导体，特别优选使用In-Ga-Zn-O类氧化物半导体。另外，M表示选自镓(Ga)、铁(Fe)、镍(Ni)、锰(Mn)及钴(Co)中的一种金属元素或多种金属元素。例如，作为M，除了有包含Ga的情况之外，还有包含Ga和Ni或Ga和Fe等的Ga以外的上述金属元素的情况。此外，在上述氧化物半导体中，有不仅包含作为M的金属元素，而且还包含作为杂质元素的Fe、Ni等其他过渡金属元素或该过渡金属的氧化物的氧化物半导体。在本说明书中，在具有表示为InMO3(ZnO)m(m＞0)的结构的氧化物半导体中，将具有作为M至少包含Ga的结构的氧化物半导体称为In-Ga-Zn-O类氧化物半导体，并且将该薄膜也称为In-Ga-Zn-O类非单晶膜。
另外，作为应用于氧化物半导体层的氧化物半导体，除了可以使用上述材料之外，还可以使用In-Sn-Zn-O类、In-Al-Zn-O类、Sn-Ga-Zn-O类、Al-Ga-Zn-O类、Sn-Al-Zn-O类、In-Zn-O类、Sn-Zn-O类、Al-Zn-O类、In-O类、Sn-O类、Zn-O类的氧化物半导体。另外，还可以使上述氧化物半导体层包含氧化硅。
本说明书所公开的发明的结构的一个方式是：在具有绝缘表面的衬底上形成栅电极层；在栅电极层上形成栅极绝缘层；在栅极绝缘层上形成氧化物半导体层；在氮气氛下加热氧化物半导体层；在被加热的氧化物半导体层上形成源电极层及漏电极层；通过溅射法在栅极绝缘层、被加热的氧化物半导体层、源电极层以及漏电极层上形成接触于被加热的氧化物半导体层的一部分的氧化硅膜。
本说明书所公开的发明的结构的另一个方式是：在具有绝缘表面的衬底上形成栅电极层；在栅电极层上形成栅极绝缘层；在栅极绝缘层上形成氧化物半导体层；在氧化物半导体层上形成源电极层及漏电极层；在氮气氛下加热氧化物半导体层和源电极层及漏电极层；通过溅射法在栅极绝缘层、被加热的氧化物半导体层、源电极层以及漏电极层上形成接触于被加热的氧化物半导体层的一部分的氧化硅膜。
本说明书所公开的发明的结构的另一个方式是：在具有绝缘表面的衬底上形成栅电极层；在栅电极层上形成栅极绝缘层；在栅极绝缘层上形成源电极层及漏电极层；在源电极层及漏电极层上形成氧化物半导体层；在氮气氛下加热氧化物半导体层；通过溅射法在栅极绝缘层、源电极层、漏电极层以及被加热的氧化物半导体层上形成接触于被加热的氧化物半导体层的氧化硅膜。
本说明书所公开的发明的结构的另一个方式是：在具有绝缘表面的衬底上形成栅电极层；在栅电极层上形成栅极绝缘层；在栅极绝缘层上形成第一氧化物半导体层；在氮气氛下加热第一氧化物半导体层来将该第一氧化物半导体层低电阻化；在被低电阻化的第二氧化物半导体层上形成导电膜；对导电膜选择性地进行蚀刻，使重叠于栅电极层的第二氧化物半导体层的一部分露出，并且形成源电极层及漏电极层；通过溅射法在第二氧化物半导体层、源电极层及漏电极层上形成氧化硅膜，使第二氧化物半导体层的接触于氧化硅膜的区域的电阻高于第二氧化物半导体层的电阻。
本说明书所公开的发明的结构的另一个方式是：在具有绝缘表面的衬底上形成栅电极层；在栅电极层上形成栅极绝缘层；在栅极绝缘层上形成第一氧化物半导体层；在第一氧化物半导体层上形成导电膜；对导电膜选择性地进行蚀刻，使重叠于栅电极层的第一氧化物半导体层的一部分露出，并且形成源电极层及漏电极层；在氮气氛下加热第一氧化物半导体层、源电极层及漏电极层来将第一氧化物半导体层低电阻化；通过溅射法在被低电阻化的第二氧化物半导体层、源电极层及漏电极层上形成氧化硅膜，使第二氧化物半导体层的接触于氧化硅膜的区域的电阻高于第二氧化物半导体层的电阻。
本说明书所公开的发明的结构的另一个方式是：在具有绝缘表面的衬底上形成栅电极层；在栅电极层上形成栅极绝缘层；在栅极绝缘层上形成导电膜；对导电膜选择性地进行蚀刻来形成源电极层及漏电极层；在源电极层及漏电极层上形成第一氧化物半导体层；在氮气氛下加热第一氧化物半导体层来将该第一氧化物半导体层低电阻化；通过溅射法在被低电阻化的第二氧化物半导体层上形成氧化硅膜，使第二氧化物半导体层的接触于氧化硅膜的区域的电阻高于第二氧化物半导体层的电阻。
因为静电等容易损坏薄膜晶体管，所以优选在与栅极线或源极线相同的衬底上设置用来保护驱动电路的保护电路。保护电路优选采用使用氧化物半导体的非线性元件构成。
注意，为方便起见而使用诸如“第一”、“第二”之类的序数，该序数不表示工序的顺序或层叠的顺序。另外，其在本说明书中不表示特定发明的事项的固有名称。
另外，作为包括驱动电路的显示装置，除了可以举出液晶显示装置之外，还可以举出使用发光元件的发光显示装置、使用电泳显示元件的也称为电子纸的显示装置。
在使用发光元件的发光显示装置中，在像素部中包括多个薄膜晶体管，而且在像素部中也有连接某个薄膜晶体管的栅电极与另一个晶体管的源极布线或漏极布线的部分。此外，在使用发光元件的发光显示装置的驱动电路中有连接薄膜晶体管的栅电极与该薄膜晶体管的源极布线或漏极布线的部分。
另外，在本说明书中，半导体装置是指通过利用半导体特性而能够发挥其功能的所有装置，因此光电装置、半导体电路及电子设备都是半导体装置。
可以制造具有稳定的电特性的薄膜晶体管而提供。因此，可以提供包括电特性良好且可靠性高的薄膜晶体管的半导体装置。
附图说明
图1A至图1D是说明半导体装置的制造方法的图；
图2A和图2B是说明半导体装置的图；
图3A至图3D是说明半导体装置的制造方法的图；
图4A和图4B是说明半导体装置的图；
图5A至图5D是说明半导体装置的制造方法的图；
图6A至图6C是说明半导体装置的制造方法的图；
图7是说明半导体装置的图；
图8A-1、图8A-2、图8B-1、图8B-2是说明半导体装置的图；
图9是说明半导体装置的图；
图10A-1、图10A-2、图10B是说明半导体装置的图；
图11A和图11B是说明半导体装置的图；
图12是说明半导体装置的像素等效电路的图；
图13A至图13C是说明半导体装置的图；
图14A和图14B是说明半导体装置的框图的图；
图15是说明信号线驱动电路的结构的图；
图16是说明信号线驱动电路的工作的时序图；
图17是说明信号线驱动电路的工作的时序图；
图18是说明移位寄存器的结构的图；
图19是说明图18所示的触发器的连接结构的图；
图20是说明半导体装置的图；
图21A和图21B是说明电子纸的使用方式的例子的图；
图22是示出电子书阅读器的一例的外观图；
图23A和图23B是说明电视装置及数码相框的例子的外观图；
图24A和图24B是示出游戏机的例子的外观图；
图25A和图25B是示出计算机以及移动电话机的一例的外观图；
图26A至图26D是示出薄膜晶体管的电特性评价的结果的图；
图27A至图27D是示出薄膜晶体管的电特性评价的结果的图；
图28A至图28D是说明半导体装置的制造方法的图。
具体实施方式
使用附图详细地说明实施方式。但是，本发明不局限于以下的说明，本领域的技术人员能够容易地理解，其方式和细节可以在不脱离本发明的宗旨及其范围的条件下作各种各样的变换。因此，所公开的发明不应该被解释为仅限于以下所示的实施方式的记载内容。在以下说明的结构中，在不同附图中使用相同的附图标记来表示相同的部分或具有相同功能的部分，而省略重复说明。
实施方式1
参照图1A至图2B和图28A至图28D说明半导体装置及半导体装置的制造方法。
图2A是半导体装置所具有的薄膜晶体管470的平面图，而图2B是沿着图2A的线C1-C2的截面图。薄膜晶体管470是反交错型薄膜晶体管，并在具有绝缘表面的衬底400上包括栅电极层401、栅极绝缘层402、半导体层403及源电极层或漏电极层405a、405b。另外，覆盖薄膜晶体管470地设置有接触于半导体层403的绝缘膜407。
在半导体层403中，至少接触于绝缘膜407的区域是高电阻氧化物半导体区域，并且可以将该高电阻氧化物半导体区域用作沟道形成区。
通过将高电阻氧化物半导体区域用作沟道形成区，薄膜晶体管的电特性稳定化，而可以防止截止电流的增加等。
另外，与作为氧化物半导体层的半导体层403接触的源电极层或漏电极层405a、405b优选使用含有高氧亲和性的金属的材料。上述高氧亲和性的金属优选为选自钛、铝、锰、镁、锆、铍、钍中的一种或多种的材料。当使半导体层403与高氧亲和性的金属层接触地进行热处理时，氧原子从半导体层403移动到金属层，从而在界面附近载流子密度增高以形成低电阻区域。因此，可以在薄膜晶体管470中使接触电阻低并使导通电流高。该低电阻区域也可以是具有界面的膜状。
如上所述，可以制造包括电特性良好且可靠性高的薄膜晶体管470的半导体装置而提供。
作为包括沟道形成区的半导体层403，使用具有半导体特性的氧化物材料即可。例如，可以使用具有表示为InMO3(ZnO)m(m＞0)的结构的氧化物半导体，特别优选使用In-Ga-Zn-O类氧化物半导体。另外，M表示选自镓(Ga)、铁(Fe)、镍(Ni)、锰(Mn)和钴(Co)中的一种金属元素或多种金属元素。例如，作为M，除了有包含Ga的情况之外，还有包含Ga和Ni或Ga和Fe等的Ga以外的上述金属元素的情况。此外，在上述氧化物半导体中，有除了包含作为M的金属元素的情况之外，还有包含诸如Fe或Ni等的其他过渡金属元素或者该过渡金属的氧化物作为杂质元素的情况。在本说明书中，将在具有表示为InMO3(ZnO)m(m＞0)的结构的氧化物半导体中的具有作为M至少包含Ga的结构的氧化物半导体称为In-Ga-Zn-O类氧化物半导体，并且将该薄膜也称为In-Ga-Zn-O类非单晶膜。
另外，作为用于氧化物半导体层的氧化物半导体，除了可以使用上述材料之外，还可以使用In-Sn-Zn-O类、In-Al-Zn-O类、Sn-Ga-Zn-O类、Al-Ga-Zn-O类、Sn-Al-Zn-O类、In-Zn-O类、Sn-Zn-O类、Al-Zn-O类、In-O类、Sn-O类、Zn-O类的氧化物半导体。另外，还可以使上述氧化物半导体包含氧化硅。
图1A至图1D示出薄膜晶体管470的制造工序的截面图。
在图1A中，在具有绝缘表面的衬底400上设置栅电极层401。也可以在衬底400和栅电极层401之间设置成为基底膜的绝缘膜。基底膜具有防止来自衬底400的杂质元素的扩散的功能，并且其可以使用选自氮化硅膜、氧化硅膜、氮氧化硅膜和氧氮化硅膜中的一种或多种膜的叠层结构形成。栅电极层401的材料可以通过使用钼、钛、铬、钽、钨、铝、铜、钕或钪等的金属材料或以这些材料为主要成分的合金材料的单层或叠层来形成。
例如，作为栅电极层401的双层的叠层结构，优选采用：在铝层上层叠有钼层的双层结构；在铜层上层叠有钼层的双层结构；在铜层上层叠有氮化钛层或氮化钽层的双层结构；或者层叠有氮化钛层和钼层的双层结构。作为三层的叠层结构，优选采用层叠如下层的结构：钨层或氮化钨层；铝和硅的合金层或铝和钛的合金层；以及氮化钛层或钛层。
在栅电极层401上形成栅极绝缘层402。
通过利用等离子体CVD法或溅射法等并使用氧化硅层、氮化硅层、氧氮化硅层或氮氧化硅层的单层或叠层，可以形成栅极绝缘层402。例如，可以作为成膜气体使用SiH4、氧及氮并通过等离子体CVD法来形成氧氮化硅层。另外，作为栅极绝缘层402，还可以通过使用有机硅烷气体的CVD法而形成氧化硅层。作为有机硅烷气体，可以使用正硅酸乙酯(TEOS：化学式为Si(OC2H5)4)、四甲基硅烷(TMS：化学式为Si(CH3)4)、四甲基环四硅氧烷(TMCTS)、八甲基环四硅氧烷(OMCTS)、六甲基二硅氮烷(HMDS)、三乙氧基硅烷(化学式为SiH(OC2H5)3)、三(二甲氨基)硅烷(化学式为SiH(N(CH3)2)3)等含有硅的化合物。
在栅极绝缘层402上形成氧化物半导体膜。
另外，优选在通过溅射法形成氧化物半导体膜之前，进行通过导入氩气体来产生等离子体的反溅射，而去除附着于栅极绝缘层402的表面的尘屑。反溅射是指一种方法，其中不对靶材一侧施加电压而在氩气氛下使用RF电源对衬底一侧施加电压来在衬底近旁形成等离子体，以对表面进行改性。另外，也可以使用氮、氦等代替氩气氛。另外，也可以在对氩气氛加入氧、N2O等的气氛下进行反溅射。另外，也可以在对氩气氛中加入Cl2、CF4等的气氛下进行反溅射。
作为氧化物半导体膜，使用In-Ga-Zn-O类非单晶膜。氧化物半导体膜使用In-Ga-Zn-O类氧化物半导体靶材并通过溅射法形成。另外，氧化物半导体膜可以在稀有气体(典型地是氩)气氛下、氧气氛下或者稀有气体(典型地是氩)与氧气氛下通过溅射法形成。
也可以不接触于大气地连续形成栅极绝缘层402以及氧化物半导体膜。通过不接触于大气地连续形成，可以不被如水或烃等的大气成分或悬浮在大气中的杂质元素污染地形成各叠层界面，因此可以降低薄膜晶体管特性的不均匀性。
通过光刻工序将氧化物半导体膜加工为作为岛状的氧化物半导体层的氧化物半导体层430(第一氧化物半导体层)(参照图1A)。
在氮气氛下对氧化物半导体层430进行加热处理。通过在氮气氛下对氧化物半导体层430进行加热处理，将氧化物半导体层430低电阻化(导电率提高，导电率优选是1×10-1S/cm以上且1×102S/cm以下)，以可以形成被低电阻化的氧化物半导体层431(第二氧化物半导体层)(参照图1B)。
优选以200℃以上的温度进行氮气氛下的氧化物半导体层430的加热处理。也可以对进行加工为岛状氧化物半导体层430之前的氧化物半导体膜进行氮气氛下的对氧化物半导体层的加热处理。
在栅极绝缘层402以及氧化物半导体层431上形成导电膜。
作为导电膜的材料，可以举出：选自Al、Cr、Ta、Ti、Mo、W中的元素；以上述元素为成分的合金；组合上述元素的合金膜等。
另外，作为导电膜的材料，优选使用作为高氧亲和性的金属的钛膜。另外，也可以在钛膜上层叠：上述选自Al、Cr、Ta、Mo、W中的元素；以上述元素为成分的合金；组合上述元素的合金膜等。
另外，当进行200℃至600℃的热处理时，优选使导电膜具有承受该热处理的耐热性。因为当使用Al单体时有低耐热性且容易腐蚀等问题，所以组合Al与耐热导电材料而形成导电膜。作为与Al组合的耐热导电材料，使用选自钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铬(Cr)、钕(Nd)、钪(Sc)中的元素；以上述元素为成分的合金；组合上述元素的合金膜；或者以上述元素为成分的氮化物。
通过蚀刻工序对氧化物半导体层431、导电膜进行蚀刻，以形成氧化物半导体层432以及源电极层或漏电极层405a、405b(参照图1C)。另外，在氧化物半导体层431中，只有其一部分受到蚀刻，以形成具有槽部(凹部)的氧化物半导体层432。
也可以如图28A至图28D所示那样在形成源电极层或漏电极层405a、405b之后进行氮气氛下的对氧化物半导体层的加热处理。在具有绝缘表面的衬底400上形成栅电极层401、栅极绝缘层402、氧化物半导体层430(参照图28A)。在氧化物半导体层430上形成源电极层或漏电极层405a、405b，并且对氧化物半导体层430的一部分进行蚀刻以形成氧化物半导体层441(参照图28B)。接着，在氮气氛下对氧化物半导体层441以及源电极层或漏电极层405a、405b进行加热处理。通过该加热处理氧化物半导体层441被低电阻化，以可以形成被低电阻化的氧化物半导体层432(参照图28C)。
通过溅射法接触于氧化物半导体层432地形成氧化硅膜作为绝缘膜407。当通过溅射法接触于被低电阻化的氧化物半导体层432地形成氧化硅膜作为绝缘膜407时，将在被低电阻化的氧化物半导体层432中的至少接触于作为氧化硅膜的绝缘膜407的区域高电阻化(导电率降低)，以可以形成高电阻氧化物半导体区域。因此，氧化物半导体层432成为具有高电阻氧化物半导体区域的半导体层403(第三氧化物半导体层)，以可以形成薄膜晶体管470(参照图1D以及图28D)。
可以在稀有气体(典型地是氩)气氛下、氧气氛下或者稀有气体(典型地是氩)和氧气氛下通过溅射法形成成为绝缘膜407的氧化硅膜。另外，作为靶材，可以使用氧化硅靶材或硅靶材。例如，可以在氧及氮气氛下使用硅靶材并通过溅射法来形成氧化硅膜。
另外，也可以在形成成为绝缘膜407的氧化硅膜之后在氮气氛下或大气气氛下(大气中)对薄膜晶体管470进行加热处理(其温度优选是300℃以下)。例如，在氮气氛下进行350℃且1小时的热处理。通过进行该加热处理，可以减少薄膜晶体管470的电特性的不均匀。
因为沟道形成区的半导体层是高电阻区域，所以薄膜晶体管的电特性稳定化，从而可以防止截止电流的增加等。因此，可以制造包括电特性良好且可靠性高的薄膜晶体管的半导体装置。
实施方式2
使用图3A至图4B说明半导体装置和半导体装置的制造方法。与实施方式1相同的部分或具有相同的功能的部分以及工序可以与实施方式1同样地形成，而省略重复说明。
图4A是半导体装置所具有的薄膜晶体管460的平面图，而图4B是沿着图4A的线D1-D2的截面图。薄膜晶体管460是反交错型的薄膜晶体管，其中包括在具有绝缘表面的衬底450上包括栅电极层451、栅极绝缘层452、源电极层或漏电极层455a、455b以及半导体层453。另外，覆盖薄膜晶体管460且接触于半导体层453地设置有绝缘膜457。半导体层453使用In-Ga-Zn-O类非单晶膜。
在薄膜晶体管460中，在包括薄膜晶体管460的所有区域中存在有栅绝缘层452，并且在栅极绝缘层452与作为具有绝缘表面的衬底的衬底450之间设置有栅电极层451。在栅极绝缘层452上设置有源电极层或漏电极层455a、455b。并且，在栅极绝缘层452、源电极层或漏电极层455a、455b上设置有半导体层453。虽然未图示，但是除了源电极层或漏电极层455a和455b之外，在栅极绝缘层452上还设置有布线层，并且该布线层延伸到半导体层453的外周部的外侧。
在半导体层453中，至少接触于绝缘膜457的区域是高电阻氧化物半导体区域，并且可以将该高电阻氧化物半导体区域用作沟道形成区。
通过将该高电阻氧化物半导体区域用作沟道形成区，薄膜晶体管的电特性稳定化，从而可以防止截止电流的增加等。
另外，与作为氧化物半导体层的半导体层453接触的源电极层或漏电极层455a、455b优选使用含有高氧亲和性的金属的材料。上述高氧亲和性的金属优选为选自钛、铝、锰、镁、锆、铍、钍中的一种或多种的材料。当使半导体层453与高氧亲和性的金属层接触地进行热处理时，氧原子从半导体层453移动到金属层，从而在界面附近载流子密度增高以形成低电阻区域。因此，可以在薄膜晶体管460中使接触电阻低并使导通电流高。该低电阻区域也可以是具有界面的膜状。
如上所述，可以制造包括电特性良好且可靠性高的薄膜晶体管460的半导体装置而提供。
图3A至图3D示出薄膜晶体管460的制造工序的截面图。
在具有绝缘表面的衬底450上设置栅电极层451。也可以在衬底450和栅电极层451之间设置成为基底膜的绝缘膜。基底膜具有防止来自衬底450的杂质元素的扩散的功能，并且其可以使用选自氮化硅膜、氧化硅膜、氮氧化硅膜和氧氮化硅膜中的一种或多种膜的叠层结构形成。栅电极层451的材料可以通过使用钼、钛、铬、钽、钨、铝、铜、钕或钪等的金属材料或以这些材料为主要成分的合金材料的单层或叠层来形成。
在栅电极层451上形成栅极绝缘层452。
通过利用等离子体CVD法或溅射法等并使用氧化硅层、氮化硅层、氧氮化硅层或氮氧化硅层的单层或叠层，可以形成栅极绝缘层452。另外，作为栅极绝缘层452，还可以通过使用有机硅烷气体的CVD法而形成氧化硅层。
在栅极绝缘层452上形成导电膜，并且通过光刻工序将其加工为岛状的源电极层或漏电极层455a、455b(参照图3A)。
作为源电极层或漏电极层455a、455b的材料，可以举出：选自Al、Cr、Ta、Ti、Mo、W中的元素；以上述元素为成分的合金；组合上述元素的合金膜等。
另外，作为源电极层或漏电极层455a、455b的材料，优选使用作为高氧亲和性的金属的钛膜。另外，也可以在钛膜上层叠：选自Al、Cr、Ta、Mo、W中的元素；以上述元素为成分的合金；组合上述元素的合金膜等。
另外，当进行200℃至600℃的热处理时，优选使导电膜具有承受该热处理的耐热性。因为当使用Al单体时有低耐热性且容易腐蚀等问题，所以组合Al与耐热导电材料而形成导电膜。作为与Al组合的耐热导电材料，使用：选自钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铬(Cr)、钕(Nd)、钪(Sc)中的元素；以上述元素为成分的合金；组合上述元素的合金膜；或者以上述元素为成分的氮化物。
接着，在栅极绝缘层452以及源电极层或漏电极层455a、455b上形成氧化物半导体膜，并且通过光刻工序将氧化物半导体膜加工为岛状的氧化物半导体层483(第一氧化物半导体层)(参照图3B)。
因为氧化物半导体层483成为沟道形成区，所以与实施方式1的氧化物半导体膜同样地形成。
另外，优选在通过溅射法形成氧化物半导体层483之前进行导入氩气体来产生等离子体的反溅射，以去除附着在栅极绝缘层452的表面上的尘埃。
在氮气氛下对氧化物半导体层483进行加热处理。通过在氮气氛下对氧化物半导体层483进行加热处理，将氧化物半导体层483低电阻化(导电率提高，导电率优选是1×10-1S/cm以上且1×102S/cm以下)，以可以形成被低电阻化的氧化物半导体层484(第二氧化物半导体层)(参照图3C)。
优选以200℃以上的温度进行氮气氛下的氧化物半导体层483的加热处理。
通过溅射法接触于氧化物半导体层484地形成氧化硅膜作为绝缘膜457。当通过溅射法接触于被低电阻化的氧化物半导体层484地形成作为氧化硅膜的绝缘膜457时，将在被低电阻化的氧化物半导体层484中的至少接触于作为氧化硅膜的绝缘膜457的区域高电阻化(导电率降低)，以可以形成高电阻氧化物半导体区域。因此，氧化物半导体层484成为具有高电阻氧化物半导体区域的半导体层453(第三氧化物半导体层)，以可以形成薄膜晶体管460(参照图3D)。
可以在稀有气体(典型地是氩)气氛下、氧气氛下或者稀有气体(典型地是氩)和氧气氛下通过溅射法形成成为绝缘膜457的氧化硅膜。另外，作为靶材，可以使用氧化硅靶材或硅靶材。例如，可以在氧及氮气氛下使用硅靶材并通过溅射法来形成氧化硅膜。
另外，也可以在形成成为绝缘膜457的氧化硅膜之后在氮气氛下或大气气氛下(大气中)对薄膜晶体管460进行加热处理(其温度优选是300℃以下)。例如，在氮气氛下进行350℃且1小时的热处理。通过进行该热处理，可以减少薄膜晶体管460的电特性的不均匀。
因为沟道形成区的半导体层为高电阻区域，所以薄膜晶体管的电特性稳定化，而可以防止截止电流的增加等。因此，可以制造包括电特性良好且可靠性高的薄膜晶体管的半导体装置。
实施方式3
使用图5A至图5D、图6A至图6C、图7以及图8A-1、图8A-2、图8B-1、图8B-2说明包括薄膜晶体管的半导体装置的制造工序。
在图5A中，作为具有透光性的衬底100，可以使用钡硼硅酸盐玻璃、铝硼硅酸盐玻璃等玻璃衬底。
接着，在衬底100的整个表面上形成导电层之后，进行第一光刻工序，形成抗蚀剂掩模，通过蚀刻去除不需要的部分，而形成布线及电极(包括栅电极层101的栅极布线、电容布线108及第一端子121)。此时，进行蚀刻以至少使栅电极层101的端部上形成锥形。
优选使用耐热导电材料形成包括栅电极层101的栅极布线、电容布线108以及端子部的第一端子121，所述耐热导电材料为：选自钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铬(Cr)、钕(Nd)、钪(Sc)中的元素；以上述元素为成分的合金；组合了上述元素的合金膜；或以上述元素为成分的氮化物。在使用诸如铝(Al)或铜(Cu)等的低电阻导电材料形成的情况下，因为Al单体或Cu单体具有低耐热性、易受腐蚀等问题，所以将该低电阻导电材料与上述耐热导电材料组合来使用。
接着，在栅电极层101的整个表面上形成栅极绝缘层102。通过溅射法、CVD法等形成其厚度为50nm至250nm的栅极绝缘层102。
例如，通过溅射法并使用氧化硅膜形成厚度为100nm的栅极绝缘层102。不言而喻，栅极绝缘层102不限于这样的氧化硅膜，而可以使用诸如氧氮化硅膜、氮化硅膜、氧化铝膜以及氧化钽膜等的其它绝缘膜的单层结构或层叠结构形成栅极绝缘层102。
接着，在栅极绝缘层102上形成氧化物半导体膜(In-Ga-Zn-O类非单晶膜)。在等离子体处理之后不暴露于大气地形成In-Ga-Zn-O类非单晶膜是有效的，因为尘屑、水分不附着到栅极绝缘层与半导体膜的界面。在此，在以下条件下进行成膜：使用直径为8英寸的包含In、Ga及Zn的氧化物半导体靶材(In-Ga-Zn-O类氧化物半导体靶材(In2O3∶Ga2O3∶ZnO＝1∶1∶1[mol比]))；衬底与靶材之间的距离是170mm；压力是0.4Pa；直流(DC)电源是0.5kW；并且在只有氧、只有氩或氧和氩的气氛下形成。优选使用脉冲直流(DC)电源，因为可以减少尘屑，而且膜厚分布也变得均匀。In-Ga-Zn-O类非单晶膜的厚度为5nm至200nm。使用In-Ga-Zn-O类氧化物半导体靶材并通过溅射法形成厚度为50nm的In-Ga-Zn-O类非单晶膜作为氧化物半导体膜。
在溅射法中，有作为溅射电源使用高频电源的RF溅射法、DC溅射法，并且还有以脉冲方式施加偏压的脉冲DC溅射法。RF溅射法主要用于绝缘膜的形成，而DC溅射法主要用于金属膜的形成。
此外，还有可以设置多个材料不同的靶材的多元溅射装置。多元溅射装置既可以在同一处理室中层叠形成不同材料的膜，又可以在同一处理室中使多种材料同时放电而进行成膜。
此外，有利用如下溅射法的溅射装置：即在处理室内具备磁体机构的磁控管溅射法；以及不使用辉光放电而利用使用微波来产生的等离子体的ECR溅射法。
此外，作为使用溅射法的成膜方法，还有在成膜时使靶材物质与溅射气体成分产生化学反应而形成它们的化合物薄膜的反应溅射法以及在成膜时对衬底也施加电压的偏压溅射法。
接着，进行第二光刻工序，形成抗蚀剂掩模，对氧化物半导体膜进行蚀刻。例如，通过使用混合了磷酸、醋酸以及硝酸的溶液的湿法蚀刻，去除不需要的部分，从而形成氧化物半导体层133。注意，在此的蚀刻不限于湿蚀刻，而也可以利用干蚀刻。
作为用于干蚀刻的蚀刻气体，优选采用含有氯的气体(氯类气体，例如氯(Cl2)、氯化硼(BCl3)、氯化硅(SiCl4)、四氯化碳(CCl4)等)。
另外，还可以使用含有氟的气体(氟类气体，例如四氟化碳(CF4)、六氟化硫(SF6)、三氟化氮(NF3)、三氟甲烷(CHF3)等)、溴化氢(HBr)、氧(O2)、或对上述气体添加了氦(He)或氩(Ar)等的稀有气体的气体等。
作为干蚀刻法，可以使用平行平板型RIE(Reactive Ion Etching：反应性离子蚀刻)法或ICP(Inductively Coupled Plasma：感应耦合等离子体)蚀刻法。适当地调节蚀刻条件(施加到线圈形电极的电力量、施加到衬底一侧的电极的电力量、衬底一侧的电极温度等)，以便将膜蚀刻为所希望加工的形状。
作为用于湿蚀刻的蚀刻剂，可以使用：将磷酸、醋酸以及硝酸混合的溶液；或氨水-过氧化氢混合液(过氧化氢∶氨∶水＝5∶2∶2)等。此外，还可以使用ITO07N(关东化学株式会社制造)。
通过清洗去除湿蚀刻后的蚀刻剂以及被蚀刻掉的材料。也可以提纯包括该被蚀刻掉的材料的蚀刻剂的废液，来重复使用所含的材料。通过从该蚀刻后的废液收集包含在氧化物半导体层中的铟等的材料并将其重复使用，可以高效地使用资源且实现低成本化。
根据材料适当地调节蚀刻条件(蚀刻剂、蚀刻时间以及温度等)，以便可以将材料蚀刻为所希望的形状。
接着，在氮气氛下对氧化物半导体层133进行加热处理。
优选以200℃以上的温度进行加热处理。例如，在氮气氛下进行350℃且1小时的热处理。通过该氮气氛下的加热处理，将氧化物半导体层133低电阻化，而导电率提高。如此形成被低电阻化的氧化物半导体层134(参照图5B)。氧化物半导体层134的导电率优选为1×10-1S/cm以上且1×102S/cm以下。另外，也可以在形成源电极层及漏电极层之后进行该热处理。
接着，通过溅射法或真空蒸镀法在氧化物半导体层134上形成由金属材料构成的导电膜132(参照图5C)。
另外，作为导电膜132的材料，优选使用：选自Al、Cr、Ta、Ti、Mo、W中的元素；以上述元素为成分的合金；组合上述元素的合金膜等。
另外，在进行200℃至600℃的热处理的情况下，优选使导电膜具有承受该热处理的耐热性。因为当使用Al单体时有耐热性低且容易腐蚀等问题，所以组合Al与耐热导电材料而形成导电膜。作为与Al组合的耐热导电材料，使用：选自钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铬(Cr)、钕(Nd)、钪(Sc)中的元素；以上述元素为成分的合金；组合上述元素的合金膜；或者以上述元素为成分的氮化物。
作为导电膜132，优选使用作为高氧亲和性的金属的钛膜。另外，导电膜132可以采用两层结构，而可以在铝膜上层叠钛膜。另外，导电膜132也可以采用三层结构，即在Ti膜上层叠包含Nd的铝(Al-Nd)，并且在其上形成Ti膜。导电膜132也可以采用包含硅的铝膜的单层结构。
接着，进行第三光刻工序，形成抗蚀剂掩模，通过蚀刻去除不需要的部分，从而形成源电极层或漏电极层105a、105b及第二端子122(参照图5D)。作为此时的蚀刻方法，使用湿蚀刻或干蚀刻。例如，在作为导电膜132使用铝膜或铝合金膜的情况下，可以进行使用将磷酸、醋酸以及硝酸混合的溶液的湿蚀刻。另外，也可以通过使用氨水-过氧化氢混合液(过氧化氢∶氨∶水＝5∶2∶2)的湿蚀刻，对导电膜132进行蚀刻，以形成源电极层或漏电极层105a、105b。在该蚀刻工序中，氧化物半导体层134的露出区域也被部分地蚀刻，以成为半导体层135。因此，源电极层或漏电极层105a、105b之间的半导体层135成为膜厚度薄的区域。在图5D中，因为通过干蚀刻对源电极层或漏电极层105a、105b、半导体层135一同进行蚀刻，所以源电极层或漏电极层105a、105b及半导体层135的端部一致，以成为连续的结构。
另外，在该第三光刻工序中，使与源电极层或漏电极层105a、105b相同的材料的第二端子122残留在端子部中。另外，第二端子122与源极布线(包括源电极层或漏电极层105a、105b的源极布线)电连接。
另外，由于通过使用利用多级灰度掩模形成的具有多个(典型的是两个)厚度的区域的抗蚀剂掩模，可以减少抗蚀剂掩模数，从而可以实现工序的简化以及低成本化。
在此，也可以对作为氧化物半导体层的半导体层135以及源电极层或漏电极层105a、105b进行加热处理。当作为源电极层或漏电极层105a、105b使用高氧亲和性的金属时，通过该加热处理氧原子从氧化物半导体层移动到源电极层或漏电极层105a、105b，从而可以使接触于源电极层或漏电极层105a、105b的区域为低电阻区域。该形成在源电极层或漏电极层105a、105b与半导体层135之间的低电阻区域也可以是具有界面的膜状。
接着，形成覆盖栅极绝缘层102、氧化物半导体层135、源电极层或漏电极层105a、105b的保护绝缘层107。保护绝缘层107使用通过溅射法形成的氧化硅膜。通过设置在源电极层、漏电极层105a、105b之间的氧化物半导体层135的露出区域与作为保护绝缘层107的氧化硅膜接触，接触于保护绝缘层107的氧化物半导体层135的区域高电阻化(导电率降低)，以可以形成具有被高电阻化的沟道形成区的半导体层103(参照图6A)。
通过上述工序可以制造薄膜晶体管170。
在形成薄膜晶体管170之后，可以进行加热处理。加热处理在氧气氛下或氮气氛下以300℃以上的温度进行，即可。通过该加热处理，可以减少薄膜晶体管的电特性的不均匀。
接着，进行第四光刻工序，形成抗蚀剂掩模，通过对保护绝缘层107以及栅极绝缘层102的蚀刻形成到达源电极层或漏电极层105b的接触孔125。另外，通过在此的蚀刻还形成到达第二端子122的接触孔127以及到达第一端子121的接触孔126。图6B示出该阶段的截面图。
接着，在去除抗蚀剂掩模之后形成透明导电膜。作为透明导电膜的材料，通过溅射法或真空蒸镀法等形成氧化铟(In2O3)、氧化铟氧化锡合金(In2O3-SnO2、缩写为ITO)等。使用盐酸类的溶液对这些材料进行蚀刻处理。然而，由于对ITO的蚀刻特别容易产生残渣，因此也可以使用氧化铟氧化锌合金(In2O3-ZnO)，以便改善蚀刻加工性。
接着，进行第五光刻工序，形成抗蚀剂掩模，通过蚀刻去除不需要的部分，以形成像素电极层110。
此外，在该第五光刻工序中，以电容部中的栅极绝缘层102及保护绝缘层107为电介质并使用电容布线108和像素电极层110形成存储电容(storage capacitor)。
另外，在该第五光刻工序中，使用抗蚀剂掩模覆盖第一端子121及第二端子122并使形成在端子部中的透明导电膜128、129残留。透明导电膜128、129成为用来与FPC连接的电极或布线。形成在第一端子121上的透明导电膜128成为用作栅极布线的输入端子的用来连接的端子电极。形成在第二端子122上的透明导电膜129是用作源极布线的输入端子的用来连接的端子电极。
接着，去除抗蚀剂掩模，图6C示出该阶段的截面图。另外，该阶段的平面图相当于图7。
此外，图8A-1和图8A-2分别示出该阶段的栅极布线端子部的截面图及平面图。图8A-1相当于沿着图8A-2中的线E1-E2的截面图。在图8A-1中，形成在保护绝缘膜154上的透明导电膜155是用作输入端子的用来连接的端子电极。另外，在图8A-1中，在端子部中，使用与栅极布线相同的材料形成的第一端子151和使用与源极布线相同的材料形成的连接电极层153隔着栅极绝缘层152互相重叠，并以透明导电膜155实现导通。另外，图6C所示的透明导电膜128与第一端子121接触的部分对应于图8A-1的透明导电膜155与第一端子151接触的部分。
另外，图8B-1及图8B-2分别示出与图6C所示的源极布线端子部不同的源极布线端子部的截面图及平面图。此外，图8B-1相当于沿着图8B-2中的线F1-F2的截面图。在图8B-1中，形成在保护绝缘膜154上的透明导电膜155是用作输入端子的用来连接的端子电极。另外，在图8B-1中，在端子部中，使用与栅极布线相同的材料形成的电极层156隔着栅极绝缘层152重叠于与源极布线电连接的第二端子150的下方。电极层156不与第二端子150电连接，通过将电极层156设定为与第二端子150不同的电位，例如浮置电位、GND、0V等，可以形成用于对杂波的措施的电容或用于对静电的措施的电容。此外，第二端子150隔着保护绝缘膜154与透明导电膜155电连接。
根据像素密度设置多个栅极布线、多个源极布线及多个电容布线。此外，在端子部排列地配置多个具有与栅极布线相同的电位的第一端子、多个具有与源极布线相同的电位的第二端子、多个具有与电容布线相同的电位的第三端子等。各端子的数量可以是任意的，实施者适当地决定各端子的数量即可。
像这样，通过五次的光刻工序，使用五个光掩模，可以完成包括底栅型的交错结构的薄膜晶体管170的像素薄膜晶体管部、存储电容。而且，通过对应于每个像素将该像素薄膜晶体管部、存储电容配置为矩阵状来构成像素部，可以将其用作用来制造有源矩阵型显示装置的一方的衬底。在本说明书中，为方便起见将这种衬底称为有源矩阵衬底。
当制造有源矩阵型液晶显示装置时，在有源矩阵衬底和设置有对置电极的对置衬底之间设置液晶层，以固定有源矩阵衬底和对置衬底。另外，在有源矩阵衬底上设置与设置在对置衬底上的对置电极电连接的共同电极，并且在端子部中设置与共同电极电连接的第四端子。该第四端子是用来将共同电极设定为固定电位，例如GND、0V等的端子。
此外，也可以不设置电容布线，而隔着保护绝缘膜及栅极绝缘层重叠像素电极与相邻的像素的栅极布线来形成存储电容。
在有源矩阵型液晶显示装置中，通过驱动配置为矩阵状的像素电极，在画面上形成显示图案。详细地说，通过在被选择的像素电极和对应于该像素电极的对置电极之间施加电压，进行配置在像素电极和对置电极之间的液晶层的光学调制，该光学调制被观察者识别为显示图案。
当液晶显示装置显示动态图像时，由于液晶分子本身的响应慢，所以有产生余象或动态图像的模糊的问题。有一种被称为黑插入的驱动技术，在该驱动技术中为了改善液晶显示装置的动态图像特性，每隔一帧地进行整个画面的黑显示。
此外，还有被称为倍速驱动的驱动技术，其中通过将垂直同步频率设定为通常的1.5倍以上，优选设定为通常的2倍以上来改善动态图像特性。
另外，还有如下驱动技术：为了改善液晶显示装置的动态图像特性，作为背光灯使用多个LED(发光二极管)光源或多个EL光源等来构成面光源，并使构成面光源的各光源独立地在一个帧期间内进行间歇点亮驱动。作为面光源，可以使用三种以上的LED或白色发光的LED。由于可以独立地控制多个LED，因此也可以按照液晶层的光学调制的切换时序使LED的发光时序同步。因为在该驱动技术中可以部分地关断LED，所以尤其是在进行一个画面中的黑色显示区所占的比率高的图像显示的情况下，可以得到耗电量减少的效果。
通过组合这些驱动技术，与现有的液晶显示装置相比，可以进一步改善液晶显示装置的动态图像特性等的显示特性。
由于在本说明书所公开的n沟道型晶体管中将氧化物半导体膜用于沟道形成区并具有良好的动态图像特性，因此可以组合这些驱动技术。
此外，当制造发光显示装置时，因为将有机发光元件的一方电极(也称为阴极)设定为低电源电位，例如GND、0V等，所以在端子部中设置用来将阴极设定为低电源电位，例如GND、0V等的第四端子。此外，当制造发光显示装置时，除了源极布线及栅极布线之外还设置电源供给线。由此，在端子部中设置与电源供给线电连接的第五端子。
通过利用使用氧化物半导体的薄膜晶体管来形成，可以降低制造成本。
因为沟道形成区的半导体层为高电阻区域，所以薄膜晶体管的电特性稳定化，而可以防止截止电流的增加等。因此，可以制造包括电特性良好且可靠性高的薄膜晶体管的半导体装置。
本实施方式可以与其他的实施方式所记载的结构适当地组合而实施。
实施方式4
以下说明在作为半导体装置的一例的显示装置中在同一衬底上至少制造驱动电路的一部分和配置于像素部的薄膜晶体管的例子。
配置于像素部的薄膜晶体管根据实施方式1至实施方式3形成。此外，因为实施方式1至实施方式3所示的薄膜晶体管是n沟道型TFT，所以将驱动电路中可以由n沟道型TFT构成的驱动电路的一部分与像素部的薄膜晶体管形成在同一衬底上。
图14A示出半导体装置的一例的有源矩阵型液晶显示装置的框图的一例。图14A所示的显示装置在衬底5300上包括：具有多个具备显示元件的像素的像素部5301；选择各像素的扫描线驱动电路5302；控制对被选择的像素的视频信号输入的信号线驱动电路5303。
另外，实施方式1至实施方式3所示的薄膜晶体管是n沟道型TFT，使用图15说明由n沟道型TFT构成的信号线驱动电路。
图15所示的信号线驱动电路包括驱动器IC5601、开关组5602_1至5602_M、第一布线5611、第二布线5612、第三布线5613以及布线5621_1至5621_M。开关组5602_1至5602_M分别具有第一薄膜晶体管5603a、第二薄膜晶体管5603b以及第三薄膜晶体管5603c。
驱动器IC5601与第一布线5611、第二布线5612、第三布线5613及布线5621_1至5621_M连接。而且，开关组5602_1至5602_M分别与第一布线5611、第二布线5612、第三布线5613及分别与开关组5602_1至5602_M的对应的布线5621_1至5621_M连接。而且，布线5621_1至5621_M分别通过第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c与三个信号线连接。例如，第J列的布线5621_J(布线5621_1至布线5621_M中的任一个)通过开关组5602_J所具有的第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c与信号线Sj-1、信号线Sj、信号线Sj+1连接。
另外，对第一布线5611、第二布线5612、第三布线5613分别输入信号。
另外，驱动器IC5601优选形成在单晶衬底上。另外，开关组5602_1至5602_M优选形成在与像素部同一衬底上。因此，驱动器IC5601和开关组5602_1至5602_M优选通过FPC等连接。
接着，参照图16的时序图说明图15所示的信号线驱动电路的工作。另外，图16的时序图示出选择第i行扫描线Gi时的时序图。另外，第i行扫描线Gi的选择期间被分割为第一子选择期间T1、第二子选择期间T2及第三子选择期间T3。而且，图15的信号线驱动电路在其他行的扫描线被选择的情况下也进行与图16相同的工作。
另外，图16的时序图示出第J列的布线5621_J通过第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c与信号线Sj-1、信号线Sj、信号线Sj+1连接的情况。
另外，图16的时序图示出第i行扫描线Gi被选择的时序、第一薄膜晶体管5603a的导通/截止的时序5703a、第二薄膜晶体管5603b的导通/截止的时序5703b、第三薄膜晶体管5603c的导通/截止的时序5703c及输入到第J列布线5621_J的信号5721_J。
另外，在第一子选择期间T1、第二子选择期间T2及第三子选择期间T3中，分别对布线5621_1至布线5621_M输入不同的视频信号。例如，在第一子选择期间T1中输入到布线5621_J的视频信号输入到信号线Sj-1，在第二子选择期间T2中输入到布线5621_J的视频信号输入到信号线Sj，在第三子选择期间T3中输入到布线5621_J的视频信号输入到信号线Sj+1。另外，将在第一子选择期间T1、第二子选择期间T2及第三子选择期间T3中输入到布线5621_J的视频信号依次分别记作Data_j-1、Data_j、Data_j+1。
如图16所示，在第一子选择期间T1中，第一薄膜晶体管5603a导通，第二薄膜晶体管5603b及第三薄膜晶体管5603c截止。此时，输入到布线5621_J的Data_j-1通过第一薄膜晶体管5603a输入到信号线Sj-1。在第二子选择期间T2中，第二薄膜晶体管5603b导通，第一薄膜晶体管5603a及第三薄膜晶体管5603c截止。此时，输入到布线5621_J的Data_j通过第二薄膜晶体管5603b输入到信号线Sj。在第三子选择期间T3中，第三薄膜晶体管5603c导通，第一薄膜晶体管5603a及第二薄膜晶体管5603b截止。此时，输入到布线5621_J的Data_j+1通过第三薄膜晶体管5603c输入到信号线Sj+1。
据此，图15的信号线驱动电路通过将一个栅极选择期间分割为三个部分，可以在一个栅极选择期间中从一个布线5621将视频信号输入到三个信号线。因此，图15的信号线驱动电路可以将形成有驱动器IC5601的衬底和形成有像素部的衬底的连接数设定为信号线数的1/3左右。由于连接数变为1/3左右，可以提高图15的信号线驱动电路的可靠性、成品率等。
另外，只要能够如图15所示将一个栅极选择期间分割为多个子选择期间并在多个子选择期间的每一个中从某一个布线向多个信号线分别输入视频信号即可，对于薄膜晶体管的配置、数量及驱动方法等没有限制。
例如，当在三个以上的子选择期间的每一个中分别从一个布线将视频信号分别输入到三个以上的信号线时，追加薄膜晶体管及用来控制薄膜晶体管的布线即可。但是，如果将一个栅极选择期间分割为四个以上的子选择期间，则每个子选择期间变短。因此，优选将一个栅极选择期间分割为两个或三个子选择期间。
作为另一例，也可以如图17的时序图所示，将一个选择期间分割为预充电期间Tp、第一子选择期间T1、第二子选择期间T2、第三子选择期间T3。另外，图17的时序图示出第i行扫描线Gi被选择的时序、第一薄膜晶体管5603a的导通/截止的时序5803a、第二薄膜晶体管5603b的导通/截止的时序5803b、第三薄膜晶体管5603c的导通/截止的时序5803c以及输入到第J列布线5621_J的信号5821_J。如图17所示，在预充电期间Tp中，第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c导通。此时，输入到布线5621_J的预充电电压Vp通过第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c分别输入到信号线Sj-1、信号线Sj、信号线Sj+1。在第一子选择期间T1中，第一薄膜晶体管5603a导通，第二薄膜晶体管5603b及第三薄膜晶体管5603c截止。此时，输入到布线5621_J的Data_j-1通过第一薄膜晶体管5603a输入到信号线Sj-1。在第二子选择期间T2中，第二薄膜晶体管5603b导通，第一薄膜晶体管5603a及第三薄膜晶体管5603c截止。此时，输入到布线5621_J的Data_j通过第二薄膜晶体管5603b输入到信号线Sj。在第三子选择期间T3中，第三薄膜晶体管5603c导通，第一薄膜晶体管5603a及第二薄膜晶体管5603b截止。此时，输入到布线5621_J的Data_j+1通过第三薄膜晶体管5603c输入到信号线Sj+1。
据此，应用图17的时序图的图15的信号线驱动电路通过在子选择期间之前设置预充电选择期间，可以对信号线进行预充电，从而可以高速地进行对像素的视频信号的写入。另外，在图17中，对与图16相同的部分使用共通的符号表示，省略对于同一部分或具有相同的功能的部分的详细说明。
此外，说明扫描线驱动电路的构成。扫描线驱动电路包括移位寄存器、缓冲器。此外，根据情况，还可以包括电平位移器。在扫描线驱动电路中，通过对移位寄存器输入时钟信号(CLK)及起始脉冲信号(SP)，生成选择信号。所生成的选择信号在缓冲器中被缓冲放大，并供给到对应的扫描线。扫描线与一行的像素的晶体管的栅电极连接。而且，由于必须将一行的像素的晶体管同时导通，因此使用能够流过大电流的缓冲器。
使用图18和图19说明用于扫描线驱动电路的一部分的移位寄存器的一个方式。
图18示出移位寄存器的电路结构。图18所示的移位寄存器由触发器5701_1至5701_n这多个触发器构成。此外，输入第一时钟信号、第二时钟信号、起始脉冲信号、复位信号来进行工作。
说明图18的移位寄存器的连接关系。在图18所示的移位寄存器中，至于第i级触发器5701_i(触发器5701_1至5701_n中的任一个)，图19所示的第一布线5501连接到第七布线5717_i-1，图19所示的第二布线5502连接到第七布线5717_i+1，图19所示的第三布线5503连接到第七布线5717_i，图19所示的第六布线5506连接到第五布线5715。
此外，在奇数级的触发器中图19所示的第四布线5504连接到第二布线5712，在偶数级的触发器中图19所示的第四布线5504连接到第三布线5713，并且图19所示的第五布线5505连接到第四布线5714。
但是，第一级触发器5701_1的图19所示的第一布线5501连接到第一布线5711，而第n级触发器5701_n的图19所示的第二布线5502连接到第六布线5716。
另外，第一布线5711、第二布线5712、第三布线5713、第六布线5716也可以分别称为第一信号线、第二信号线、第三信号线、第四信号线。另外，第四布线5714、第五布线5715也可以分别称为第一电源线、第二电源线。
接着，使用图19示出图18所示的触发器的详细结构。图19所示的触发器包括第一薄膜晶体管5571、第二薄膜晶体管5572、第三薄膜晶体管5573、第四薄膜晶体管5574、第五薄膜晶体管5575、第六薄膜晶体管5576、第七薄膜晶体管5577以及第八薄膜晶体管5578。另外，第一薄膜晶体管5571、第二薄膜晶体管5572、第三薄膜晶体管5573、第四薄膜晶体管5574、第五薄膜晶体管5575、第六薄膜晶体管5576、第七薄膜晶体管5577以及第八薄膜晶体管5578是n沟道型晶体管，当栅源间电压(Vgs)高于阈值电压(Vth)时呈导通状态。
接着，下面示出图18所示的触发器的连接结构。
第一薄膜晶体管5571的第一电极(源电极或漏电极的一方)与第四布线5504连接，第一薄膜晶体管5571的第二电极(源电极或漏电极的另一方)与第三布线5503连接。
第二薄膜晶体管5572的第一电极与第六布线5506连接，第二薄膜晶体管5572的第二电极与第三布线5503连接。
第三薄膜晶体管5573的第一电极与第五布线5505连接，第三薄膜晶体管5573的第二电极与第二薄膜晶体管5572的栅电极连接，第三薄膜晶体管5573的栅电极与第五布线5505连接。
第四薄膜晶体管5574的第一电极与第六布线5506连接，第四薄膜晶体管5574的第二电极与第二薄膜晶体管5572的栅电极连接，第四薄膜晶体管5574的栅电极与第一薄膜晶体管5571的栅电极连接。
第五薄膜晶体管5575的第一电极与第五布线5505连接，第五薄膜晶体管5575的第二电极与第一薄膜晶体管5571的栅电极连接，第五薄膜晶体管5575的栅电极与第一布线5501连接。
第六薄膜晶体管5576的第一电极与第六布线5506连接，第六薄膜晶体管5576的第二电极与第一薄膜晶体管5571的栅电极连接，第六薄膜晶体管5576的栅电极与第二薄膜晶体管5572的栅电极连接。
第七薄膜晶体管5577的第一电极与第六布线5506连接，第七薄膜晶体管5577的第二电极与第一薄膜晶体管5571的栅电极连接，第七薄膜晶体管5577的栅电极与第二布线5502连接。第八薄膜晶体管5578的第一电极与第六布线5506连接，第八薄膜晶体管5578的第二电极与第二薄膜晶体管5572的栅电极连接，第八薄膜晶体管5578的栅电极与第一布线5501连接。
另外，将第一薄膜晶体管5571的栅电极、第四薄膜晶体管5574的栅电极、第五薄膜晶体管5575的第二电极、第六薄膜晶体管5576的第二电极以及第七薄膜晶体管5577的第二电极的连接处记作节点5543。另外，将第二薄膜晶体管5572的栅电极、第三薄膜晶体管5573的第二电极、第四薄膜晶体管5574的第二电极、第六薄膜晶体管5576的栅电极以及第八薄膜晶体管5578的第二电极的连接处记作节点5544。
另外，第一布线5501、第二布线5502、第三布线5503以及第四布线5504也可以分别称为第一信号线、第二信号线、第三信号线、第四信号线。另外，第五布线5505也可以称为第一电源线，第六布线5506也可以称为第二电源线。
此外，也可以仅使用实施方式1至实施方式3所示的n沟道型TFT来制造信号线驱动电路及扫描线驱动电路。因为实施方式1至实施方式3所示的n沟道型TFT的晶体管迁移率大，所以可以提高驱动电路的驱动频率。另外，因为实施方式1至实施方式3所示的n沟道型TFT的寄生电容降低，因此频率特性(被称为f特性)高。例如，由于使用实施方式1至实施方式3所示的n沟道型TFT的扫描线驱动电路可以进行高速工作，因此可以实现帧频率的提高或黑屏插入等。
另外，通过增大扫描线驱动电路的晶体管的沟道宽度或配置多个扫描线驱动电路等，可以实现更高的帧频率。在配置多个扫描线驱动电路的情况下，通过将用来驱动偶数行的扫描线的扫描线驱动电路配置在一侧，将用来驱动奇数行的扫描线的扫描线驱动电路配置在其相反一侧，可以实现帧频率的提高。此外，如果通过多个扫描线驱动电路对同一扫描线输出信号，有利于显示装置的大型化。
此外，在制造作为半导体装置的一例的有源矩阵型发光显示装置的情况下，因为至少在一个像素中配置多个薄膜晶体管，因此优选配置多个扫描线驱动电路。图14B示出有源矩阵型发光显示装置的框图的一例。
图14B所示的发光显示装置在衬底5400上包括：具有多个具备显示元件的像素的像素部5401；选择各像素的第一扫描线驱动电路5402及第二扫描线驱动电路5404；控制对被选择的像素的视频信号输入的信号线驱动电路5403。
在输入到图14B所示的发光显示装置的像素的视频信号为数字方式的情况下，通过切换晶体管的导通和截止，像素呈现发光或非发光的状态。因此，可以采用面积灰度法或时间灰度法进行灰度的显示。面积灰度法是通过将一个像素分割为多个子像素并根据视频信号独立地驱动各子像素来进行灰度显示的驱动方法。此外，时间灰度法是通过控制像素发光的时间来进行灰度显示的驱动方法。
因为发光元件的响应速度比液晶元件等快，所以比液晶元件更适合时间灰度法。具体而言，在采用时间灰度法进行显示的情况下，将一帧期间分割为多个子帧期间。然后，根据视频信号，在各子帧期间中使像素的发光元件呈发光或非发光的状态。通过分割为多个子帧期间，可以通过视频信号控制在一帧期间中像素实际上发光的时间的总长度，可以进行灰度显示。
另外，图14B所示的发光显示装置示出如下例子：即当在一个像素中配置两个开关TFT时，使用第一扫描线驱动电路5402生成输入到一方的开关TFT的作为栅极布线的第一扫描线的信号，使用第二扫描线驱动电路5404生成输入到另一方的开关TFT的作为栅极布线的第二扫描线的信号，但是，也可以使用一个扫描线驱动电路生成输入到第一扫描线的信号和输入到第二扫描线的信号。此外，例如也可以根据一个像素所具有的开关TFT的数量在各像素中设置多个用来控制开关元件的工作的扫描线。在此情况下，既可以使用一个扫描线驱动电路生成输入到多个扫描线的所有信号，又可以使用多个扫描线驱动电路生成输入到多个扫描线的信号。
此外，在发光显示装置中，也可以将驱动电路中能够由n沟道型TFT构成的驱动电路的一部分形成在与像素部的薄膜晶体管同一衬底上。另外，也可以仅使用实施方式1至实施方式3所示的n沟道型TFT来制造信号线驱动电路及扫描线驱动电路。
此外，上述驱动电路并不局限于用于液晶显示装置及发光显示装置，还可以用于利用与开关元件电连接的元件来驱动电子墨水的电子纸。电子纸也被称为电泳显示装置(电泳显示器)，具有如下优点：与纸相同的易读性、比其他显示装置低的耗电量、可以形成为轻薄的形状。
电泳显示器可以考虑各种形态，在溶剂或溶质中分散有多个包含具有正电荷的第一粒子和具有负电荷的第二粒子的多个微胶囊，通过对微胶囊施加电场，使微胶囊中的粒子各自向相反的方向移动，从而仅显示集中在一侧的粒子的颜色。另外，第一粒子或第二粒子包含染料，在没有电场时不移动。此外，第一粒子和第二粒子的颜色不同(包括无色)。
如上所述，电泳显示器是利用高介电常数的物质移动到高电场区域的所谓介电泳效应的显示器。电泳显示器不需要液晶显示装置所需的偏振片。
上述在溶剂中分散微胶囊而得到的材料被称作电子墨水，该电子墨水可以印刷到玻璃、塑料、布、纸等的表面上。另外，还可以通过使用彩色滤光片或具有色素的粒子来进行彩色显示。
此外，通过在有源矩阵衬底上以夹在两个电极之间的方式适当地设置多个上述微胶囊，完成有源矩阵型显示装置，并且对微胶囊施加电场来可以进行显示。例如，可以使用利用实施方式1至实施方式3的薄膜晶体管得到的有源矩阵衬底。
此外，作为微胶囊中的第一粒子及第二粒子采用选自导电材料、绝缘材料、半导体材料、磁性材料、液晶材料、铁电性材料、场致发光材料、电致变色材料、磁泳材料中的一种或它们的复合材料即可。
通过上述工序，可以制造作为半导体装置的可靠性高的显示装置。
另外，本实施方式可以与其他实施方式所示的构成适当地组合而实施。
实施方式5
通过制造薄膜晶体管并将该薄膜晶体管用于像素部及驱动电路，可以制造具有显示功能的半导体装置(也称为显示装置)。此外，可以使用薄膜晶体管在与像素部同一衬底上一体地形成驱动电路的一部分或整体，而形成系统型面板(system-on-panel)。
显示装置包括显示元件。作为显示元件，可以使用液晶元件(也称为液晶显示元件)、发光元件(也称为发光显示元件)。在发光元件的范畴内包括利用电流或电压控制亮度的元件，具体而言，包括无机EL(Electro Luminescence；电致发光)、有机EL等。此外，也可以使用电子墨水等的其对比度因电作用而变化的显示媒体。
此外，显示装置包括密封有显示元件的面板和在该面板中安装有包括控制器的IC等的模块。再者，相当于制造该显示装置的过程中的显示元件完成之前的一个方式的元件衬底在多个各像素中分别具备用来将电流供给到显示元件的单元。具体而言，元件衬底既可以处于只形成有显示元件的像素电极的状态，又可以处于形成成为像素电极的导电膜之后且通过蚀刻形成像素电极之前的状态，可以是任意的状态。
注意，本说明书中的显示装置是指图像显示装置、显示装置或光源(包括照明装置)。另外，显示装置还包括：安装有连接器诸如FPC(Flexible Printed Circuit：柔性印刷电路)、TAB(Tape AutomatedBonding：载带自动键合)带或TCP(Tape Carrier Package：载带封装)的模块；在TAB带或TCP的端部上设置有印刷线路板的模块；通过COG(Chip On Glass：玻璃上芯片)方式将IC(集成电路)直接安装到显示元件上的模块。
参照图10A-1、图10A-2以及图10B说明相当于半导体装置的一个方式的液晶显示面板的外观及截面。图10A-1、图10A-2是一种面板的平面图，其中利用密封材料4005将包括形成在第一衬底4001上的实施方式3所示的氧化物半导体层的可靠性高的薄膜晶体管4010、4011及液晶元件4013密封在第一衬底4001和第二衬底4006之间。图10B相当于沿着图10A-1、图10A-2的M-N的截面图。
以围绕设置在第一衬底4001上的像素部4002和扫描线驱动电路4004的方式设置有密封材料4005。此外，在像素部4002和扫描线驱动电路4004上设置有第二衬底4006。因此，像素部4002和扫描线驱动电路4004与液晶层4008一起由第一衬底4001、密封材料4005和第二衬底4006密封。此外，在第一衬底4001上的与由密封材料4005围绕的区域不同的区域中安装有信号线驱动电路4003，该信号线驱动电路4003使用单晶半导体膜或多晶半导体膜形成在另行准备的衬底上。
注意，对于另行形成的驱动电路的连接方法没有特别的限制，而可以采用COG方法、引线键合方法或TAB方法等。图10A-1是通过COG方法安装信号线驱动电路4003的例子，而图10A-2是通过TAB方法安装信号线驱动电路4003的例子。
此外，设置在第一衬底4001上的像素部4002和扫描线驱动电路4004包括多个薄膜晶体管。在图10B中例示像素部4002所包括的薄膜晶体管4010和扫描线驱动电路4004所包括的薄膜晶体管4011。在薄膜晶体管4010、4011上设置有绝缘层4020、4021。
可以将实施方式3所示的包括氧化物半导体层的可靠性高的薄膜晶体管用于薄膜晶体管4010、4011。此外，也可以使用实施方式1或实施方式2所示的薄膜晶体管。在本实施方式中，薄膜晶体管4010、4011是n沟道型薄膜晶体管。
此外，液晶元件4013所具有的像素电极层4030与薄膜晶体管4010电连接。而且，液晶元件4013的对置电极层4031形成在第二衬底4006上。像素电极层4030、对置电极层4031和液晶层4008重叠的部分相当于液晶元件4013。注意，像素电极层4030、对置电极层4031分别设置有用作取向膜的绝缘层4032、4033，并隔着绝缘层4032、4033夹有液晶层4008。
另外，作为第一衬底4001、第二衬底4006，可以使用玻璃、金属(典型的是不锈钢)、陶瓷、塑料。作为塑料，可以使用FRP(Fiberglass-Reinforced Plastics；纤维增强塑料)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸树脂薄膜。此外，还可以使用具有将铝箔夹在PVF薄膜或聚酯薄膜之间的结构的薄片。
此外，附图标记4035表示通过对绝缘膜选择性地进行蚀刻而得到的柱状间隔物，并且它是为控制像素电极层4030和对置电极层4031之间的距离(盒间隙(cell gap))而设置的。另外，还可以使用球状间隔物。另外，对置电极层4031电连接到设置在与薄膜晶体管4010同一衬底上的公共电位线。可以使用公共连接部并通过配置在一对衬底之间的导电粒子电连接对置电极层4031和公共电位线。此外，将导电粒子包含在密封材料4005中。
另外，还可以使用不使用取向膜的呈现蓝相的液晶。蓝相是液晶相的一种，是指当使胆甾相液晶的温度上升时即将从胆甾相转变到均质相之前出现的相。由于蓝相只出现在较窄的温度范围内，所以为了改善温度范围而将混合有5wt％以上的手性试剂的液晶组成物用于液晶层4008。由于包含呈现蓝相的液晶和手性试剂的液晶组成物的响应速度短，即为1msec以下，并且其具有光学各向同性，所以不需要取向处理，从而视角依赖性低。
另外，除了可以应用于透射型液晶显示装置之外，还可以应用于反射型液晶显示装置或半透射型液晶显示装置。
另外，虽然示出在液晶显示装置中在衬底的外侧(可见一侧)设置偏振片，并在内侧依次设置着色层、用于显示元件的电极层的例子，但是也可以在衬底的内侧设置偏振片。另外，偏振片和着色层的叠层结构也不局限于本实施方式的结构，根据偏振片和着色层的材料或制造工序条件适当地设定偏振片和着色层的叠层结构即可。另外，还可以设置用作黑底(black matrix)的遮光膜。
另外，使用用作保护膜或平坦化绝缘膜的绝缘层(绝缘层4020、绝缘层4021)覆盖在上述实施方式中所得到的薄膜晶体管，以便减少薄膜晶体管的表面的凹凸并提高薄膜晶体管的可靠性。另外，因为保护膜用来防止悬浮在大气中的有机物、金属物、水蒸气等的污染杂质的侵入，所以优选采用致密的膜。利用溅射法并使用氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜、氧化铝膜、氮化铝膜、氧氮化铝膜或氮氧化铝膜的单层或叠层而形成保护膜即可。虽然示出利用溅射法形成保护膜的例子，但是并不局限于此，而使用各种方法形成保护膜即可。
在此，形成叠层结构的绝缘层4020作为保护膜。在此，利用溅射法形成氧化硅膜作为绝缘层4020的第一层。当作为保护膜使用氧化硅膜时，有防止用作源电极层及漏电极层的铝膜的小丘的效果。
另外，形成绝缘层作为保护膜的第二层。在此，利用溅射法形成氮化硅膜作为绝缘层4020的第二层。当使用氮化硅膜作为保护膜时，可以抑制钠等的可动离子侵入到半导体区域中而使TFT的电特性变化。
另外，也可以在形成保护膜之后在氮气氛下或在大气气氛下进行加热处理(300℃以下)。
另外，形成绝缘层4021作为平坦化绝缘膜。作为绝缘层4021，可以使用具有耐热性的有机材料如聚酰亚胺、丙烯酸树脂、苯并环丁烯、聚酰胺、环氧树脂等。另外，除了上述有机材料之外，还可以使用低介电常数材料(low-k材料)、硅氧烷类树脂、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)等。另外，也可以通过层叠多个由这些材料形成的绝缘膜来形成绝缘层4021。
另外，硅氧烷类树脂相当于以硅氧烷类材料为起始材料而形成的包含Si-O-Si键的树脂。作为硅氧烷类树脂的取代基，可以使用有机基(例如烷基、芳基)、氟基团。另外，有机基也可以具有氟基团。
对绝缘层4021的形成方法没有特别的限制，可以根据其材料利用溅射法、SOG法、旋涂、浸渍、喷涂、液滴喷射法(喷墨法、丝网印刷、胶版印刷等)、刮片、辊涂机、幕涂机、刮刀涂布机等。通过兼作绝缘层4021的焙烧工序和对半导体层的退火，可以有效地制造半导体装置。
作为像素电极层4030、对置电极层4031，可以使用具有透光性的导电材料诸如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡(下面表示为ITO)、氧化铟锌、添加有氧化硅的氧化铟锡等。
此外，可以使用包含导电高分子(也称为导电聚合物)的导电组成物形成像素电极层4030、对置电极层4031。使用导电组成物形成的像素电极的薄层电阻优选为10000Ω/□以下，并且其波长为550nm时的透光率优选为70％以上。另外，导电组成物所包含的导电高分子的电阻率优选为0.1Ω·cm以下。
作为导电高分子，可以使用所谓的π电子共轭类导电高分子。例如，可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者上述材料中的两种以上的共聚物等。
另外，供给到另行形成的信号线驱动电路4003、扫描线驱动电路4004或像素部4002的各种信号及电位是从FPC4018供给的。
连接端子电极4015由与液晶元件4013所具有的像素电极层4030相同的导电膜形成，并且端子电极4016由与薄膜晶体管4010、4011的源电极层及漏电极层相同的导电膜形成。
连接端子电极4015通过各向异性导电膜4019电连接到FPC4018所具有的端子。
此外，虽然在图10A-1、10A-2以及10B中示出另行形成信号线驱动电路4003并将它安装在第一衬底4001上的例子，但是不局限于该结构。既可以另行形成扫描线驱动电路而安装，又可以另行仅形成信号线驱动电路的一部分或扫描线驱动电路的一部分而安装。
图20示出使用通过本说明书所公开的制造方法制造的TFT衬底2600来构成液晶显示模块作为半导体装置的一例。
图20是液晶显示模块的一例，利用密封材料2602固定TFT衬底2600和对置衬底2601，并在其间设置包括TFT等的像素部2603、包括液晶层的显示元件2604、着色层2605来形成显示区。在进行彩色显示时需要着色层2605，并且当采用RGB方式时，对应于各像素地设置有分别对应于红色、绿色、蓝色的各颜色的着色层。在TFT衬底2600和对置衬底2601的外侧配置有偏振片2606、偏振片2607、扩散板2613。光源由冷阴极管2610和反射板2611构成，电路衬底2612利用柔性线路板2609与TFT衬底2600的布线电路部2608连接，并且其中组装有控制电路及电源电路等的外部电路。此外，也可以以在偏振片和液晶层之间具有相位差板的状态层叠。
作为液晶显示模块，可以采用TN(扭曲向列；Twisted Nematic)模式、IPS(平面内转换；In-Plane-Switching)模式、FFS(边缘电场转换；Fringe Field Switching)模式、MVA(多畴垂直取向；Multi-domain Vertical Alignment)模式、PVA(垂直取向构型；Patterned Vertical Alignment)模式、ASM(轴对称排列微胞；AxiallySymmetric Aligned Micro-cell)模式、OCB(光学补偿弯曲；OpticalCompensated Birefringence)模式、FLC(铁电性液晶；FerroelectricLiquid Crystal)模式、AFLC(反铁电性液晶；AntiFerroelectric LiquidCrystal)模式等。
通过上述工序，可以制造作为半导体装置的可靠性高的液晶显示面板。
本实施方式可以与其他实施方式所记载的结构适当地组合而实施。
实施方式6
作为半导体装置，示出电子纸的例子。
可以将半导体装置用于利用与开关元件电连接的元件来驱动电子墨水的电子纸。电子纸也称为电泳显示装置(电泳显示器)，并具有如下优点：与纸相同的易读性；耗电量比其他的显示装置小；可以形成为薄且轻的形状。
作为电泳显示器，可以考虑各种方式。在电泳显示器中，在溶剂或溶质中分散有多个包含具有正电荷的第一粒子和具有负电荷的第二粒子的微囊，并且通过对微囊施加电场来使微囊中的粒子向彼此相反的方向移动，以仅显示集合在一侧的粒子的颜色。另外，第一粒子或第二粒子包含染料，并且在没有电场时不移动。此外，第一粒子和第二粒子的颜色不同(包含无色)。
像这样，电泳显示器是利用所谓的介电电泳效应的显示器，在该介电电泳效应中，介电常数高的物质移动到高电场区。电泳显示器不需要液晶显示装置所需要的偏振片。
在溶剂中分散有上述微囊的溶液称为电子墨水，该电子墨水可以印刷到玻璃、塑料、布、纸等的表面上。另外，还可以通过使用彩色滤光片或具有色素的粒子来进行彩色显示。
此外，通过在有源矩阵衬底上适当地设置多个上述微囊以使微囊夹在两个电极之间，而完成有源矩阵型显示装置，并且通过对微囊施加电场可以进行显示。例如，可以使用根据实施方式1至实施方式3的薄膜晶体管而得到的有源矩阵衬底。
此外，作为微囊中的第一粒子及第二粒子，使用选自导电材料、绝缘材料、半导体材料、磁性材料、液晶材料、铁电性材料、电致发光材料、电致变色材料、磁泳材料中的一种或这些材料的组合材料即可。
在图9中，作为半导体装置的例子示出有源矩阵型电子纸。用于半导体装置的薄膜晶体管581可以与实施方式1所示的薄膜晶体管同样地制造，并且该薄膜晶体管581是包括氧化物半导体层的可靠性高的薄膜晶体管。此外，也可以将实施方式2或实施方式3所示的薄膜晶体管用于本实施方式的薄膜晶体管581。
图9的电子纸是采用旋转球显示(twisting ball display)方式的显示装置的例子。旋转球显示方式是指一种方法，其中将分别着色为白色和黑色的球形粒子配置在用于显示元件的电极层的第一电极层及第二电极层之间，并在第一电极层和第二电极层之间产生电位差来控制球形粒子的方向，以进行显示。
密封在衬底580与衬底596之间的薄膜晶体管581是底栅结构的薄膜晶体管，并且由与半导体层接触的绝缘膜583覆盖。薄膜晶体管581的源电极层或漏电极层在形成于绝缘层585中的开口中接触于第一电极层587并与其电连接。在第一电极层587和第二电极层588之间设置有球形粒子589，该球形粒子589具有黑色区590a、白色区590b，并且其周围包括充满了液体的空洞594，并且球形粒子589的周围充满有树脂等的填料595(参照图9)。第一电极层587相当于像素电极，第二电极层588相当于公共电极。第二电极层588电连接到设置在与薄膜晶体管581同一衬底上的公共电位线。可以使用公共连接部来通过配置在一对衬底之间的导电粒子电连接第二电极层588和公共电位线。
此外，还可以使用电泳元件代替旋转球。使用直径为10μm至200μm左右的微囊，该微囊中封入有透明液体、带正电的白色微粒和带负电的黑色微粒。在设置在第一电极层和第二电极层之间的微囊中，当由第一电极层和第二电极层施加电场时，白色微粒和黑色微粒向相反方向移动，从而可以显示白色或黑色。应用该原理的显示元件就是电泳显示元件，一般地称为电子纸。电泳显示元件具有比液晶显示元件高的反射率，因而不需要辅助灯。此外，耗电量低，并且在昏暗的地方也能够辨认显示部。另外，即使不向显示部供应电源，也能够保持显示过一次的图像。因此，即使使具有显示功能的半导体装置(简单地称为显示装置，或称为具备显示装置的半导体装置)从电波发射源离开，也能够保存显示过的图像。
通过上述工序，可以制造作为半导体装置的可靠性高的电子纸。
本实施方式可以与其他实施方式所记载的结构适当地组合而实施。
实施方式7
作为半导体装置，示出发光显示装置的例子。在此，示出利用电致发光的发光元件作为显示装置所具有的显示元件。根据其发光材料是有机化合物还是无机化合物对利用电致发光的发光元件进行区别，一般前者称为有机EL元件，而后者称为无机EL元件。
在有机EL元件中，通过对发光元件施加电压，电子和空穴从一对电极分别注入到包含发光有机化合物的层，以电流流过。而且，通过这些载流子(电子和空穴)重新结合，发光有机化合物形成激发态，并且当该激发态恢复到基态时获得发光。根据该机理，这种发光元件称为电流激发型的发光元件。
无机EL元件根据其元件结构分类为分散型无机EL元件和薄膜型无机EL元件。分散型无机EL元件包括在粘合剂中分散有发光材料的粒子的发光层，并且其发光机理是利用施主能级和受主能级的施主-受主重新结合型发光。薄膜型无机EL元件具有利用电介质层夹持发光层并还利用电极夹持该夹有发光层的电介质层的结构，并且其发光机理是利用金属离子的内层电子跃迁的定域型发光。另外，在此，使用有机EL元件作为发光元件而进行说明。
图12是示出可以使用数字时间灰度级驱动的像素结构的一例作为半导体装置的例子的图。
说明可以使用数字时间灰度级驱动的像素的结构以及像素的工作。在此示出在一个像素中使用两个n沟道型晶体管的例子，在该n沟道型晶体管中将氧化物半导体层用于沟道形成区。
像素6400包括开关晶体管6401、驱动晶体管6402、发光元件6404以及电容元件6403。在开关晶体管6401中，栅极与扫描线6406连接，第一电极(源电极和漏电极中的一方)与信号线6405连接，并且第二电极(源电极和漏电极中的另一方)与驱动晶体管6402的栅极连接。在驱动晶体管6402中，栅极通过电容元件6403与电源线6407连接，第一电极与电源线6407连接，第二电极与发光元件6404的第一电极(像素电极)连接。发光元件6404的第二电极相当于共同电极6408。共同电极6408与形成在同一衬底上的共同电位线电连接。
另外，将发光元件6404的第二电极(共同电极6408)设定为低电源电位。另外，低电源电位是指以电源线6407所设定的高电源电位为基准满足低电源电位＜高电源电位的电位，作为低电源电位例如可以设定为GND、0V等。将该高电源电位与低电源电位的电位差施加到发光元件6404上，为了使电流流过发光元件6404以使发光元件6404发光，以使高电源电位与低电源电位的电位差成为发光元件6404的正向阈值电压以上的方式分别设定其电位。
另外，还可以使用驱动晶体管6402的栅极电容代替电容元件6403而省略电容元件6403。至于驱动晶体管6402的栅极电容，也可以在沟道区与栅电极之间形成有电容。
在此，当采用电压输入电压驱动方式时，对驱动晶体管6402的栅极输入能够使驱动晶体管6402充分处于导通或截止的两个状态的视频信号。即，使驱动晶体管6402在线形区域中工作。由于使驱动晶体管6402在线形区域中工作，所以将比电源线6407的电压高的电压施加到驱动晶体管6402的栅极。另外，对信号线6405施加(电源线电压+驱动晶体管6402的Vth)以上的电压。
另外，当进行模拟灰度级驱动而代替数字时间灰度级驱动时，通过使信号的输入不同，可以使用与图12相同的像素结构。
当进行模拟灰度级驱动时，对驱动晶体管6402的栅极施加(发光元件6404的正向电压+驱动晶体管6402的Vth)以上的电压。发光元件6404的正向电压是指设定为所希望的亮度时的电压，至少包括正向阈值电压。另外，通过输入使驱动晶体管6402在饱和区域中工作的视频信号，可以使电流流过发光元件6404。为了使驱动晶体管6402在饱和区域中工作，将电源线6407的电位设定得高于驱动晶体管6402的栅极电位。通过将视频信号设定为模拟方式，可以使与视频信号对应的电流流过发光元件6404，而进行模拟灰度级驱动。
此外，图12所示的像素结构不局限于此。例如，也可以还对图12所示的像素追加开关、电阻元件、电容元件、晶体管或逻辑电路等。
接着，参照图13A至13C说明发光元件的结构。在此，以驱动TFT是n型的情况为例子来说明像素的截面结构。用于图13A、13B和13C的半导体装置的驱动TFT7001、7011、7021可以与实施方式1所示的薄膜晶体管同样地制造，并且驱动TFT7001、7011、7021是包括氧化物半导体层的可靠性高的薄膜晶体管。此外，也可以将实施方式2或实施方式3所示的薄膜晶体管用作TFT7001、7011、7021。
为了得到发光，发光元件的阳极或阴极的至少一方是透明的即可。而且，在衬底上形成薄膜晶体管及发光元件，并且发光元件有如下结构，即从与衬底相反的面得到发光的顶部发射、从衬底一侧的面得到发光的底部发射以及从衬底一侧及与衬底相反的面得到发光的双面发射结构。像素结构可以应用于任何发射结构的发光元件。
使用图13A说明顶部发射结构的发光元件。
在图13A中示出当驱动TFT7001是n型，并且从发光元件7002发射的光穿过阳极7005一侧时的像素的截面图。在图13A中，发光元件7002的阴极7003与驱动TFT7001电连接，在阴极7003上按顺序层叠有发光层7004、阳极7005。作为阴极7003，只要是功函数小且反射光的导电膜，就可以使用各种材料。例如，优选采用Ca、Al、MgAg、AlLi等。而且，发光层7004可以由单层或多个层的叠层构成。当发光层7004由多个层构成时，在阴极7003上按顺序层叠电子注入层、电子传输层、发光层、空穴传输层、空穴注入层。注意，不需要设置上述的所有层。使用具有透过光的透光性的导电材料形成阳极7005，也可以使用具有透光性的导电膜，例如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡(下面，表示为ITO)、氧化铟锌、添加有氧化硅的氧化铟锡等。
使用阴极7003及阳极7005夹有发光层7004的区域相当于发光元件7002。在图13A所示的像素中，从发光元件7002发射的光如箭头所示那样发射到阳极7005一侧。
接着，使用图13B说明底部发射结构的发光元件。图13B示出在驱动TFT7011是n型，并且从发光元件7012发射的光向阴极7013一侧出射的情况下的像素的截面图。在图13B中，在与驱动TFT7011电连接的具有透光性的导电膜7017上形成有发光元件7012的阴极7013，并且在阴极7013上按顺序层叠有发光层7014、阳极7015。另外，当阳极7015具有透光性时，也可以覆盖阳极上地形成有用来反射光或进行遮光的屏蔽膜7016。与图13A的情况同样地，作为阴极7013，只要是功函数小的导电材料，就可以使用各种材料。但是，将其厚度设定为透过光的程度(优选为5nm至30nm左右)。例如，也可以将膜厚度为20nm的铝膜用作阴极7013。而且，与图13A同样地，发光层7014可以由单层或多个层的叠层构成。阳极7015不需要透过光，但是可以与图13A同样地使用具有透光性的导电材料形成。并且，虽然作为屏蔽膜7016例如可以使用反射光的金属等，但是不局限于金属膜。例如，也可以使用添加有黑色的颜料的树脂等。
由阴极7013及阳极7015夹有发光层7014的区域相当于发光元件7012。在图13B所示的像素中，从发光元件7012发射的光如箭头所示那样向阴极7013一侧出射。
接着，使用图13C说明双面发射结构的发光元件。在图13C中，在与驱动TFT7021电连接的具有透光性的导电膜7027上形成有发光元件7022的阴极7023，并且在阴极7023上按顺序层叠有发光层7024、阳极7025。与图13A的情况同样地，作为阴极7023，只要是功函数小的导电材料，就可以使用各种材料。但是，将其厚度设定为透过光的程度。例如，可以将膜厚度为20nm的Al用作阴极7023。而且，与图13A同样地，发光层7024可以由单层或多个层的叠层构成。阳极7025可以与图13A同样地使用具有透过光的透光性的导电材料形成。
阴极7023、发光层7024和阳极7025重叠的部分相当于发光元件7022。在图13C所示的像素中，从发光元件7022发射的光如箭头所示那样向阳极7025一侧和阴极7023一侧这两侧出射。
注意，虽然在此描述了有机EL元件作为发光元件，但是也可以设置无机EL元件作为发光元件。
注意，虽然在此示出了控制发光元件的驱动的薄膜晶体管(驱动TFT)与发光元件电连接的例子，但是也可以采用在驱动TFT和发光元件之间连接有电流控制TFT的结构。
注意，半导体装置不局限于图13A至图13C所示的结构而可以根据本说明书所公开的技术思想进行各种变形。
接着，参照图11A和11B说明相当于半导体装置的一个方式的发光显示面板(也称为发光面板)的外观及截面。图11A是一种面板的平面图，其中利用密封材料在第一衬底与第二衬底之间密封形成在第一衬底上的薄膜晶体管及发光元件。图11B相当于沿着图11A的H-I的截面图。
以围绕设置在第一衬底4501上的像素部4502、信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b的方式设置有密封材料4505。此外，在像素部4502、信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b上设置有第二衬底4506。因此，像素部4502、信号线驱动电路4503a、4503b、以及扫描线驱动电路4504a、4504b与填料4507一起由第一衬底4501、密封材料4505和第二衬底4506密封。像这样，为了不暴露于空气中，优选使用高气密性且少漏气的保护薄膜(贴合薄膜、紫外线固化树脂薄膜等)、覆盖材料进行封装(密封)。
此外，设置在第一衬底4501上的像素部4502、信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b包括多个薄膜晶体管。在图11B中例示包括在像素部4502中的薄膜晶体管4510和包括在信号线驱动电路4503a中的薄膜晶体管4509。
作为薄膜晶体管4509、4510，可以使用实施方式3所示的包括氧化物半导体层的高可靠性的薄膜晶体管。此外，也可以使用实施方式1或实施方式2所示的薄膜晶体管。薄膜晶体管4509、4510是n沟道型薄膜晶体管。
此外，附图标记4511相当于发光元件，发光元件4511所具有的作为像素电极的第一电极层4517与薄膜晶体管4510的源电极层或漏电极层电连接。注意，虽然发光元件4511的结构是第一电极层4517、电场发光层4512、第二电极层4513的叠层结构，但是不局限于所示出的结构。可以根据从发光元件4511得到的光的方向等适当地改变发光元件4511的结构。
使用有机树脂膜、无机绝缘膜或有机聚硅氧烷形成分隔壁4520。特别优选的是，使用感光材料，在第一电极层4517上形成开口部，以将该开口部的侧壁形成为具有连续的曲率地形成的倾斜面。
电场发光层4512既可以由单层构成，又可以由多个层的叠层构成。
也可以在第二电极层4513及分隔壁4520上形成保护膜，以防止氧、氢、水分、二氧化碳等侵入到发光元件4511中。作为保护膜，可以形成氮化硅膜、氮氧化硅膜、DLC膜等。
另外，供给到信号线驱动电路4503a、4503b、扫描线驱动电路4504a、4504b、或像素部4502的各种信号及电位是从FPC4518a、4518b供给的。
连接端子电极4515由与发光元件4511所具有的第一电极层4517相同的导电膜形成，并且端子电极4516由与薄膜晶体管4509、4510所具有的源电极层及漏电极层相同的导电膜形成。
连接端子电极4515通过各向异性导电膜4519电连接到FPC4518a所具有的端子。
位于从发光元件4511的发光的方向上的第二衬底需要具有透光性。在此情况下，使用如玻璃板、塑料板、聚酯薄膜或丙烯酸树脂薄膜等的具有透光性的材料。
此外，作为填料4507，除了氮及氩等的惰性气体之外，还可以使用紫外线固化树脂或热固化树脂。可以使用PVC(聚氯乙烯)、丙烯酸树脂、聚酰亚胺、环氧树脂、硅酮树脂、PVB(聚乙烯醇缩丁醛)、或EVA(乙烯-醋酸乙烯酯)。例如，作为填料使用氮即可。
另外，若有需要，也可以在发光元件的出射面上适当地设置诸如偏振片、圆偏振片(包括椭圆偏振片)、相位差板(λ/4片、λ/2片)、彩色滤光片等的光学薄膜。另外，也可以在偏振片或圆偏振片上设置抗反射膜。例如，可以进行抗眩光处理，该处理是利用表面的凹凸来扩散反射光并降低眩光的处理。
信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b也可以作为在另行准备的衬底上由单晶半导体膜或多晶半导体膜形成的驱动电路安装。此外，也可以另行仅形成信号线驱动电路或其一部分、或者扫描线驱动电路或其一部分而安装。据此，不局限于图11A和11B的结构。
通过上述工序，可以制造作为半导体装置的可靠性高的发光显示装置(显示面板)。
本实施方式可以与其他实施方式所记载的结构适当地组合而实施。
实施方式8
本说明书所公开的半导体装置可以用于电子纸。电子纸可以用于显示信息的所有领域的电子设备。例如，可以将电子纸用于电子书阅读器、海报、电车等的交通工具的车厢广告、信用卡等的各种卡片中的显示等。图21A和21B以及图22示出电子设备的一例。
图21A示出使用电子纸制造的海报2631。在广告媒体是纸印刷物的情况下用手进行广告的交换，但是如果使用应用本说明书所公开的电子纸，则可以在短时间内改变广告的显示内容。此外，显示不会打乱而可以获得稳定的图像。注意，海报也可以采用以无线的方式收发信息的结构。
此外，图21B示出电车等的交通工具的车厢广告2632。在广告媒体是纸印刷物的情况下用手进行广告的交换，但是如果使用本说明书所公开的电子纸，则可以在短时间内不需要许多人手地改变广告的显示内容。此外，显示不会打乱而可以得到稳定的图像。注意，广告也可以采用以无线的方式收发信息的结构。
另外，图22示出电子书阅读器2700的一例。例如，电子书阅读器2700由两个框体，即框体2701及框体2703构成。框体2701及框体2703由轴部2711形成为一体，并且可以以该轴部2711为轴进行开闭动作。通过该结构，可以进行如纸的书籍那样的动作。
框体2701组装有显示部2705，而框体2703组装有显示部2707。显示部2705及显示部2707的结构既可以是显示连屏画面的结构，又可以是显示不同的画面的结构。通过采用显示不同的画面的结构，例如可以在右边的显示部(图22中的显示部2705)中显示文章，而在左边的显示部(图22中的显示部2707)中显示图像。
此外，在图22中示出框体2701具备操作部等的例子。例如，在框体2701中具备电源2721、操作键2723、扬声器2725等。利用操作键2723可以翻页。另外，也可以采用在与框体的显示部同一面上具备键盘、定位装置等的结构。另外，也可以采用在框体的背面或侧面具备外部连接端子(耳机端子、USB端子或可以与AC适配器及USB电缆等各种电缆连接的端子等)、记录介质插入部等的结构。再者，电子书阅读器2700也可以具有电子词典的功能。
此外，电子书阅读器2700也可以采用以无线方式收发信息的结构。还可以采用以无线方式从电子书籍服务器购买所希望的书籍数据等并下载的结构。
实施方式9
本说明书所公开的半导体装置可以应用于各种电子设备(也包括游戏机)。作为电子设备，例如可以举出：电视装置(也称为电视或电视接收机)；用于计算机等的监视器；如数码相机、数码摄像机等影像拍摄装置；数码相框、移动电话机(也称为移动电话、移动电话装置)；便携式游戏机；便携式信息终端；声音再现装置；弹珠机等大型游戏机等。
图23A示出电视装置9600的一例。在电视装置9600中，框体9601组装有显示部9603。利用显示部9603可以显示影像。此外，在此示出利用支架9605支撑框体9601的结构。
可以通过利用框体9601所具备的操作开关、另行提供的遥控操作机9610进行电视装置9600的操作。通过利用遥控操作机9610所具备的操作键9609，可以进行频道及音量的操作，并可以对在显示部9603上显示的图像进行操作。此外，也可以采用在遥控操作机9610中设置显示从该遥控操作机9610输出的信息的显示部9607的结构。
另外，电视装置9600采用具备接收机及调制解调器等的结构。通过利用接收机可以接收一般的电视广播。再者，通过调制解调器连接到有线或无线方式的通信网络，可以进行单向(从发送者到接收者)或双向(在发送者和接收者之间或在接收者之间等)的信息通信。
图23B示出数码相框9700的一例。例如，在数码相框9700中，框体9701组装有显示部9703。显示部9703可以显示各种图像，例如通过显示使用数码相机等拍摄的图像数据，可以发挥与一般的相框同样的功能。
另外，数码相框9700采用具备操作部、外部连接端子(USB端子、可以与USB电缆等的各种电缆连接的端子等)、记录媒体插入部等的结构。这种结构也可以组装到与显示部相同面上，但是通过将它设置在侧面或背面上来提高设计性，所以是优选的。例如，可以对数码相框的记录媒体插入部插入储存有由数码相机拍摄的图像数据的存储器并提取图像数据，然后可以将所提取的图像数据显示于显示部9703。
此外，数码相框9700也可以采用以无线的方式收发信息的结构。也可以采用以无线的方式提取所希望的图像数据并进行显示的结构。
图24A示出一种便携式游戏机，其由框体9881和框体9891的两个框体构成，并且通过连接部9893可以开闭地连接。框体9881安装有显示部9882，并且框体9891安装有显示部9883。另外，图24A所示的便携式游戏机还具备扬声器部9884、记录介质插入部9886、LED灯9890、输入单元(操作键9885、连接端子9887、传感器9888(包括测定如下因素的功能：力量、位移、位置、速度、加速度、角速度、旋转数、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线)以及麦克风9889)等。当然，便携式游戏机的结构不局限于上述结构，只要采用至少具备本说明书所公开的半导体装置的结构即可，并且可以采用适当地设置有其它附属设备的结构。图24A所示的便携式游戏机具有如下功能：读出储存在记录介质中的程序或数据并将其显示在显示部上；以及通过与其他便携式游戏机进行无线通信而实现信息共享。另外，图24A所示的便携式游戏机所具有的功能不局限于此，而可以具有各种各样的功能。
图24B示出大型游戏机的一种的投币机9900的一例。在投币机9900的框体9901中安装有显示部9903。另外，投币机9900还具备如起动手柄、停止开关等的操作单元、投币口、扬声器等。当然，投币机9900的结构不局限于此，只要采用至少具备本说明书所公开的半导体装置的结构即可。因此，可以采用适当地设置有其它附属设备的结构。
图25A是示出便携式计算机的一例的透视图。
图25A所示的便携式计算机中，当将连接上部框体9301与下部框体9302的铰链装置设置为关闭状态时，可以使具有显示部9303的上部框体9301与具有键盘9304的下部框体9302处于重叠状态，而便于携带，并且，当使用者利用键盘进行输入时，将铰链装置设置为打开状态，而可以看着显示部9303进行输入操作。
另外，下部框体9302除了键盘9304之外还包括进行输入操作的定位装置9306。另外，当显示部9303为触屏输入面板时，可以通过触摸显示部的一部分来进行输入操作。另外，下部框体9302还包括CPU、硬盘等的计算功能部。此外，下部框体9302还具有其它的器件，例如包括符合USB的通信标准的用来插入通信电缆的外部连接端口9305。
在上部框体9301中还具有通过使其滑动到上部框体9301内部而可以收纳的显示部9307，因此可以实现宽显示画面。另外，使用者可以调节可以收纳的显示部9307的画面的方向。另外，当可以收纳的显示部9307为触屏输入面板时，通过触摸可以收纳的显示部的一部分来可以进行输入操作。
显示部9303或可以收纳的显示部9307使用如液晶显示面板、有机发光元件或无机发光元件等的发光显示面板等的影像显示装置。
另外，图25A的便携式计算机安装有接收机等，而可以接收电视广播并将影像显示于显示部。另外，使用者可以在连接上部框体9301与下部框体9302的铰链装置处于关闭状态的状态下通过滑动显示部9307而使其整个面露出并调整画面角度来观看电视广播。此时，不用将铰链装置设置为开启状态来使显示部9303进行显示，而仅启动只显示电视广播的电路，所以可以将耗电量控制为最少，这对于电池容量有限的便携式计算机而言是十分有利的。
另外，图25B是示出像手表一样能够戴在使用者的手臂上的移动电话的一例的立体图。
该移动电括包括：至少包括具有电话功能的通信装置和具有电池的主体；用来将主体戴在手臂上的带部；调节带部与手臂的固定状态的调节部9205；显示部9201；扬声器9207；以及麦克风9208。
另外，主体具有操作开关9203，通过使用操作开关9203，诸如电源输入开关、显示转换开关、摄像开始指示开关、按一下就可以启动网络的程序的开关等，可以对应各种功能。
通过用手指或输入笔等触碰显示部9201；操作操作开关9203；或者对麦克风9208输入声音来进行该移动电括的输入操作。另外，在图25B中，示出显示在显示部9201上的显示钮9202，通过用手指等触碰该显示钮9202来可以进行输入。
另外，主体具有相机部9206，该相机部9206具有将通过摄影透镜成像的物体图像转换为电子图像信号的摄影单元。另外，也可以不特别设置相机部。
另外，图25B所示的移动电话安装有电视广播的接收机等，而可以接收电视广播并将图像显示于显示部9201，并且其还具有存储器等的存储装置等，而可以将电视广播录制到存储器中。此外，图25B所示的移动电话还可以具有收集GPS等的位置信息的功能。
显示部9201使用如液晶显示面板、有机发光元件或无机发光元件等的发光显示面板等的影像显示装置。由于图25B所示的移动电话为小型且重量轻，所以其电池容量有限，从而优选将能够使用低耗电量进行驱动的面板用作用于显示部9201的显示装置。
另外，虽然在图25B中示出戴在“手臂”上的方式的电子装置，但是不局限于此，只要具有能够携带的形状即可。
实施例1
在本实施例中，示出制造发明的一个方式的薄膜晶体管并评价该薄膜晶体管的电特性的结果。
在本实施例中制造工序彼此不同的四种薄膜晶体管(A至D)。说明薄膜晶体管的制造方法。通过CVD法在玻璃衬底上形成厚度是100nm的氧氮化硅膜作为基底膜，通过溅射法在氧氮化硅膜上形成厚度是150nm的钨膜作为栅电极层，并且通过CVD法在栅电极层上形成厚度是200nm的氧氮化硅膜作为栅极绝缘层。
以如下条件在栅极绝缘层上形成半导体层，该条件是：使用In-Ga-Zn-O类氧化物半导体靶材(In2O3∶Ga2O3∶ZnO＝1∶1∶1)；衬底和靶材之间的距离是60mm；压力是0.4Pa；直流(DC)电源是0.5kW；在氩和氧(氩∶氧＝30sccm∶15sccm)气氛下。
通过溅射法在半导体层上形成钛膜(厚度是50nm)、铝膜(厚度是200nm)以及钛膜(厚度是50nm)的叠层作为源电极层及漏电极层。
接着，在薄膜晶体管A和B中在大气气氛下以350℃加热半导体层1小时，在薄膜晶体管C和D中在氮气氛下以350℃加热半导体层1小时。以该加热处理为第一加热处理。
在薄膜晶体管(A至D)中，通过溅射法接触于半导体层地形成厚度是300nm的氧化硅膜作为绝缘膜。并且通过溅射法在绝缘膜上形成钛膜(厚度是50nm)、铝膜(厚度是200nm)以及钛膜(厚度是50nm)的叠层作为布线层。
接着，在薄膜晶体管A及C中，在大气气氛下以250℃加热半导体层1小时。在薄膜晶体管B及D中，在氮气氛下以250℃加热半导体层1小时。以该加热处理为第二加热处理。
通过上述工序制造如下薄膜晶体管A至D：薄膜晶体管A的条件是在大气气氛下以350℃进行1小时的第一加热处理并且在大气气氛下以250℃进行1小时的第二处理；薄膜晶体管B的条件是在大气气氛下以350℃进行1小时的第一加热处理并且在氮气氛下以250℃进行1小时的第二处理；薄膜晶体管C的条件是在氮气氛下以350℃进行1小时的第一加热处理并且在大气气氛下以250℃进行1小时的第二处理；薄膜晶体管D的条件是在氮气氛下以350℃进行1小时的第一加热处理并且在氮气氛下以250℃进行1小时的第二处理。薄膜晶体管A至D的半导体层的沟道长度(L)是20μm，并且沟道宽度(W)是20μm。
对薄膜晶体管A至D分别进行BT测试(偏压-温度测试)，以评价电特性。BT测试中的测定条件是：温度是150℃；时间是1小时；栅极电压(Vg)是+20V；漏极电压(Vd)是1V和10V。
图26A至图26D是正BT测试的结果，并且图27A至图27D是负BT测试的结果(Vg(栅极电压)-Id(漏极电流)、Vg(栅极电压)-Ig(栅极电流)、Vg(栅极电压)-μFE(迁移率))。图26A和图27A示出薄膜晶体管A的结果，图26B和图27B示出薄膜晶体管B的结果，图26C和图27C示出薄膜晶体管C的结果，图26D和图27D示出薄膜晶体管D的结果。另外，图26A至图26D中的箭头示出处理之前和处理之后的Vg(栅极电压)-Id(漏极电流)曲线的移动。
如图27A至图27D所示那样，在负栅极BT测试中几乎观察不到薄膜晶体管A至D中的阈值电压的移动(变化)。
但是，如图26A至图26D所示那样，在正栅极BT测试中，在大气气氛下进行第一加热处理的薄膜晶体管A(图26A)以及薄膜晶体管B(图26B)的阈值电压有正栅极BT测试之前和正栅极BT测试之后之间的大移动，而有+15V以上的变化。另一方面，在氮气氛下进行第一加热处理的薄膜晶体管C(图26C)和薄膜晶体管D(图26D)的阈值电压几乎没有正栅极BT测试之前和正栅极BT测试之后之间的移动，而有+5V以下的变化。因此，可以确认到在氮气氛下进行第一加热处理而制造的薄膜晶体管C和薄膜晶体管D具有稳定的电特性。
据此，可知：如本说明书所公开的发明那样通过在形成半导体层之后在氮气氛下进行在形成绝缘膜之前进行的第一加热处理来制造薄膜晶体管，可以形成具有稳定的电特性的薄膜晶体管，并且可以使具有该薄膜晶体管的半导体装置具有高可靠性。
本申请基于2009年5月29日在日本专利局受理的日本专利申请序列号2009-131187而制作，所述申请内容包括在本说明书中。

Claims (13)

1.一种半导体装置的制造方法，包括：
在具有绝缘表面的衬底上形成栅电极层；
在所述栅电极层上形成栅极绝缘层；
在所述栅极绝缘层上形成氧化物半导体层；
在氮气氛下加热所述氧化物半导体层；
在所述加热步骤之后在所述氧化物半导体层上形成源电极层及漏电极层；以及
通过溅射法在所述栅极绝缘层、所述氧化物半导体层、所述源电极层以及所述漏电极层上形成氧化硅膜，以使所述氧化硅膜接触于所述氧化物半导体层的一部分。
2.一种半导体装置的制造方法，包括：
在具有绝缘表面的衬底上形成栅电极层；
在所述栅电极层上形成栅极绝缘层；
在所述栅极绝缘层上形成氧化物半导体层；
在所述氧化物半导体层上形成源电极层及漏电极层；
在氮气氛下加热所述氧化物半导体层、所述源电极层及所述漏电极层；以及
在所述加热步骤之后通过溅射法在所述栅极绝缘层、所述氧化物半导体层、所述源电极层以及所述漏电极层上形成氧化硅膜，以使所述氧化硅膜接触于所述氧化物半导体层的一部分。
3.一种半导体装置的制造方法，包括：
在具有绝缘表面的衬底上形成栅电极层；
在所述栅电极层上形成栅极绝缘层；
在所述栅极绝缘层上形成源电极层及漏电极层；
在所述源电极层及漏电极层上形成氧化物半导体层；
在氮气氛下加热所述氧化物半导体层；以及
在所述加热步骤之后通过溅射法在所述栅极绝缘层、所述源电极层、所述漏电极层以及所述氧化物半导体层上形成氧化硅膜，以使所述氧化硅膜接触于所述氧化物半导体层。
4.根据权利要求1至3中任一项所述的半导体装置的制造方法，其中在氮气氛下以200℃以上加热所述氧化物半导体层。
5.根据权利要求1至3中任一项所述的半导体装置的制造方法，其中在氧气氛下、在氩气氛下或者在包含氧和氩的气氛下通过溅射法形成所述氧化物半导体层。
6.一种半导体装置的制造方法，包括：
在具有绝缘表面的衬底上形成栅电极层；
在所述栅电极层上形成栅极绝缘层；
在所述栅极绝缘层上形成第一氧化物半导体层；
在氮气氛下加热所述第一氧化物半导体层来降低其电阻，以形成第二氧化物半导体层；
在所述第二氧化物半导体层上形成导电膜；
对所述导电膜选择性地进行蚀刻来使重叠于所述栅电极层的所述第二氧化物半导体层的一部分露出，并且形成源电极层及漏电极层；以及
通过溅射法在所述第二氧化物半导体层、所述源电极层及所述漏电极层上形成氧化硅膜来使所述第二氧化物半导体层的接触于所述氧化硅膜的区域具有比所述第二氧化物半导体层的电阻高的电阻。
7.一种半导体装置的制造方法，包括：
在具有绝缘表面的衬底上形成栅电极层；
在所述栅电极层上形成栅极绝缘层；
在所述栅极绝缘层上形成第一氧化物半导体层；
在所述第一氧化物半导体层上形成导电膜；
对所述导电膜选择性地进行蚀刻来使重叠于所述栅电极层的所述第一氧化物半导体层的一部分露出，并且形成源电极层及漏电极层；
在氮气氛下加热所述第一氧化物半导体层、所述源电极层及所述漏电极层来降低所述第一氧化物半导体层的电阻，以形成第二氧化物半导体层；以及
通过溅射法在所述第二氧化物半导体层、所述源电极层及所述漏电极层上形成氧化硅膜来使所述第二氧化物半导体层的接触于所述氧化硅膜的区域具有比所述第二氧化物半导体层的电阻高的电阻。
8.一种半导体装置的制造方法，包括：
在具有绝缘表面的衬底上形成栅电极层；
在所述栅电极层上形成栅极绝缘层；
在所述栅极绝缘层上形成导电膜；
对所述导电膜选择性地进行蚀刻来形成源电极层及漏电极层；
在所述源电极层及所述漏电极层上形成第一氧化物半导体层；
在氮气氛下加热所述第一氧化物半导体层来降低其电阻，以形成第二氧化物半导体层；以及
通过溅射法在所述第二氧化物半导体层上形成氧化硅膜来使所述第二氧化物半导体层的接触于所述氧化硅膜的区域具有比所述第二氧化物半导体层的电阻高的电阻。
9.根据权利要求6至8中任一项所述的半导体装置的制造方法，其中在氮气氛下以200℃以上加热所述第一氧化物半导体层。
10.根据权利要求6至8中任一项所述的半导体装置的制造方法，其中在氧气氛下、在氩气氛下或者在包含氧和氩的气氛下通过溅射法形成所述第一氧化物半导体层。
11.根据权利要求1至3和6至8中任一项所述的半导体装置的制造方法，其中在氧气氛下、在氩气氛下或者在包含氧和氩的气氛下通过溅射法形成所述氧化硅膜。
12.根据权利要求1至3和6至8中任一项所述的半导体装置的制造方法，其中在形成所述氧化硅膜之后在大气气氛下或在氮气氛下以300℃以下进行所述加热步骤。
13.根据权利要求1至3和6至8中任一项所述的半导体装置的制造方法，其中所述半导体装置组装在选自海报、广告、电子书阅读器、电视装置、数码相框、游戏机、计算机和手表中的一种中。
CN201010194245.4A 2009-05-29 2010-05-27 半导体装置以及半导体装置的制造方法 Active CN101901768B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510086663.4A CN104658915B (zh) 2009-05-29 2010-05-27 半导体装置以及半导体装置的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-131187 2009-05-29
JP2009131187 2009-05-29

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201510086663.4A Division CN104658915B (zh) 2009-05-29 2010-05-27 半导体装置以及半导体装置的制造方法

Publications (2)

Publication Number Publication Date
CN101901768A true CN101901768A (zh) 2010-12-01
CN101901768B CN101901768B (zh) 2015-04-01

Family

ID=42735506

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201510086663.4A Active CN104658915B (zh) 2009-05-29 2010-05-27 半导体装置以及半导体装置的制造方法
CN201010194245.4A Active CN101901768B (zh) 2009-05-29 2010-05-27 半导体装置以及半导体装置的制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201510086663.4A Active CN104658915B (zh) 2009-05-29 2010-05-27 半导体装置以及半导体装置的制造方法

Country Status (6)

Country Link
US (2) US8796078B2 (zh)
EP (1) EP2256795B1 (zh)
JP (8) JP5649331B2 (zh)
KR (3) KR101809887B1 (zh)
CN (2) CN104658915B (zh)
TW (2) TWI574324B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103503054A (zh) * 2012-01-26 2014-01-08 松下电器产业株式会社 薄膜晶体管阵列装置以及使用其的el显示装置
CN103730414A (zh) * 2013-12-31 2014-04-16 深圳市华星光电技术有限公司 薄膜晶体管基板的制造方法
CN104272461A (zh) * 2012-05-09 2015-01-07 Imec非营利协会 用于增加金属氧化物半导体层的电导率的方法
CN109564741A (zh) * 2016-08-09 2019-04-02 株式会社半导体能源研究所 显示装置的制造方法、显示装置、显示模块及电子设备

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200031709A (ko) 2009-06-30 2020-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
WO2011077926A1 (en) 2009-12-24 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
CN102157562B (zh) * 2011-01-18 2013-07-10 上海交通大学 底栅金属氧化物薄膜晶体管的制备方法
KR20140012693A (ko) * 2011-03-01 2014-02-03 샤프 가부시키가이샤 박막 트랜지스터 및 그 제조 방법과 표시 장치
JP5827145B2 (ja) * 2011-03-08 2015-12-02 株式会社半導体エネルギー研究所 信号処理回路
US9190526B2 (en) * 2011-04-18 2015-11-17 Sharp Kabushiki Kaisha Thin film transistor, display panel, and method for fabricating thin film transistor
US9117920B2 (en) 2011-05-19 2015-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device using oxide semiconductor
US9252279B2 (en) * 2011-08-31 2016-02-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2013149953A (ja) * 2011-12-20 2013-08-01 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
US8956912B2 (en) * 2012-01-26 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9035301B2 (en) 2013-06-19 2015-05-19 Semiconductor Energy Laboratory Co., Ltd. Imaging device
US20150008428A1 (en) 2013-07-08 2015-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9666697B2 (en) * 2013-07-08 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device including an electron trap layer
TWI635750B (zh) 2013-08-02 2018-09-11 半導體能源研究所股份有限公司 攝像裝置以及其工作方法
US9449853B2 (en) 2013-09-04 2016-09-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising electron trap layer
JP6559444B2 (ja) 2014-03-14 2019-08-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9685560B2 (en) 2015-03-02 2017-06-20 Semiconductor Energy Laboratory Co., Ltd. Transistor, method for manufacturing transistor, semiconductor device, and electronic device
US10957801B2 (en) * 2017-02-07 2021-03-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
RU2752489C1 (ru) * 2020-12-26 2021-07-28 Общество с ограниченной ответственностью "Институт легких материалов и технологий" Порошковый материал с высокой теплопроводностью

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070108446A1 (en) * 2005-11-15 2007-05-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20070241327A1 (en) * 2006-04-18 2007-10-18 Samsung Electronics Co. Ltd. Fabrication methods of a ZnO thin film structure and a ZnO thin film transistor, and a ZnO thin film structure and a ZnO thin film transistor
US20080299702A1 (en) * 2007-05-28 2008-12-04 Samsung Electronics Co., Ltd. METHOD OF MANUFACTURING ZnO-BASED THIN FILM TRANSISTOR

Family Cites Families (132)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
DE69107101T2 (de) * 1990-02-06 1995-05-24 Semiconductor Energy Lab Verfahren zum Herstellen eines Oxydfilms.
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) * 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2003347399A (ja) * 2002-05-23 2003-12-05 Sharp Corp 半導体基板の製造方法
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP1812969B1 (en) * 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
WO2006051994A2 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
BRPI0517560B8 (pt) * 2004-11-10 2018-12-11 Canon Kk transistor de efeito de campo
JP5126730B2 (ja) * 2004-11-10 2013-01-23 キヤノン株式会社 電界効果型トランジスタの製造方法
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) * 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) * 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) * 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
KR100785038B1 (ko) 2006-04-17 2007-12-12 삼성전자주식회사 비정질 ＺｎＯ계 ＴＦＴ
CN101060139A (zh) * 2006-04-17 2007-10-24 三星电子株式会社 非晶氧化锌薄膜晶体管及其制造方法
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
US8143115B2 (en) * 2006-12-05 2012-03-27 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
KR20080052107A (ko) 2006-12-07 2008-06-11 엘지전자 주식회사 산화물 반도체층을 구비한 박막 트랜지스터
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101410926B1 (ko) 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
US8436349B2 (en) * 2007-02-20 2013-05-07 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
WO2008105347A1 (en) 2007-02-20 2008-09-04 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
JP5196870B2 (ja) 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
JP2008235871A (ja) 2007-02-20 2008-10-02 Canon Inc 薄膜トランジスタの形成方法及び表示装置
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP2008276212A (ja) 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP5197058B2 (ja) 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
JP2009031742A (ja) 2007-04-10 2009-02-12 Fujifilm Corp 有機電界発光表示装置
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
KR20080099084A (ko) 2007-05-08 2008-11-12 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101092483B1 (ko) * 2007-05-31 2011-12-13 캐논 가부시끼가이샤 산화물 반도체를 사용한 박막트랜지스터의 제조 방법
US7682882B2 (en) * 2007-06-20 2010-03-23 Samsung Electronics Co., Ltd. Method of manufacturing ZnO-based thin film transistor
KR101402189B1 (ko) 2007-06-22 2014-06-02 삼성전자주식회사 Ｚｎ 산화물계 박막 트랜지스터 및 Ｚｎ 산화물의 식각용액
US8566502B2 (en) * 2008-05-29 2013-10-22 Vmware, Inc. Offloading storage operations to storage hardware using a switch
JP4759598B2 (ja) 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
KR101270174B1 (ko) * 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR101461127B1 (ko) * 2008-05-13 2014-11-14 삼성디스플레이 주식회사 반도체 장치 및 이의 제조 방법
KR101510212B1 (ko) * 2008-06-05 2015-04-10 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
TWI476921B (zh) * 2008-07-31 2015-03-11 Semiconductor Energy Lab 半導體裝置及其製造方法
US8338226B2 (en) * 2009-04-02 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI489628B (zh) * 2009-04-02 2015-06-21 Semiconductor Energy Lab 半導體裝置和其製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070108446A1 (en) * 2005-11-15 2007-05-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20070241327A1 (en) * 2006-04-18 2007-10-18 Samsung Electronics Co. Ltd. Fabrication methods of a ZnO thin film structure and a ZnO thin film transistor, and a ZnO thin film structure and a ZnO thin film transistor
US20080299702A1 (en) * 2007-05-28 2008-12-04 Samsung Electronics Co., Ltd. METHOD OF MANUFACTURING ZnO-BASED THIN FILM TRANSISTOR

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103503054A (zh) * 2012-01-26 2014-01-08 松下电器产业株式会社 薄膜晶体管阵列装置以及使用其的el显示装置
CN104272461A (zh) * 2012-05-09 2015-01-07 Imec非营利协会 用于增加金属氧化物半导体层的电导率的方法
CN103730414A (zh) * 2013-12-31 2014-04-16 深圳市华星光电技术有限公司 薄膜晶体管基板的制造方法
CN103730414B (zh) * 2013-12-31 2016-02-24 深圳市华星光电技术有限公司 薄膜晶体管基板的制造方法
US9496374B2 (en) 2013-12-31 2016-11-15 Shenzhen China Star Optoelectronics Technology Co., Ltd Method for manufacturing thin-film transistor substrate
CN109564741A (zh) * 2016-08-09 2019-04-02 株式会社半导体能源研究所 显示装置的制造方法、显示装置、显示模块及电子设备
US11054687B2 (en) 2016-08-09 2021-07-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device, display device, display module, and electronic device

Also Published As

Publication number Publication date
JP6192780B2 (ja) 2017-09-06
US8796078B2 (en) 2014-08-05
CN104658915A (zh) 2015-05-27
KR102106317B1 (ko) 2020-05-04
EP2256795A1 (en) 2010-12-01
JP2017212463A (ja) 2017-11-30
US20100304529A1 (en) 2010-12-02
JP2020170849A (ja) 2020-10-15
KR20170141167A (ko) 2017-12-22
TW201624574A (zh) 2016-07-01
TWI574324B (zh) 2017-03-11
JP2019062232A (ja) 2019-04-18
KR20190028678A (ko) 2019-03-19
JP2016208045A (ja) 2016-12-08
JP6460604B2 (ja) 2019-01-30
CN104658915B (zh) 2018-02-23
CN101901768B (zh) 2015-04-01
TWI656579B (zh) 2019-04-11
EP2256795B1 (en) 2014-11-19
JP5973529B2 (ja) 2016-08-23
JP2011009728A (ja) 2011-01-13
TW201117304A (en) 2011-05-16
KR20100129198A (ko) 2010-12-08
KR101809887B1 (ko) 2018-01-25
JP5649331B2 (ja) 2015-01-07
JP2015073109A (ja) 2015-04-16
JP2023129422A (ja) 2023-09-14
JP2022087116A (ja) 2022-06-09
US10283627B2 (en) 2019-05-07
US20150011049A1 (en) 2015-01-08

Similar Documents

Publication Publication Date Title
CN101901768B (zh) 半导体装置以及半导体装置的制造方法
JP6856711B2 (ja) 半導体装置
CN101740634B (zh) 半导体装置及其制造方法
CN101826558B (zh) 半导体装置及半导体装置的制造方法
CN101752425B (zh) 半导体装置及其制造方法
CN101814530B (zh) 半导体装置以及其制造方法
CN101714546B (zh) 显示装置及其制造方法
CN101826559B (zh) 半导体装置及其制造方法
CN101714547B (zh) 显示装置
CN102169906B (zh) 半导体装置
CN101728276B (zh) 半导体装置的制造方法
CN102460713B (zh) 用于制造半导体器件的方法
CN102473728B (zh) 半导体装置的制造方法
CN101794822B (zh) 半导体装置及其制造方法
KR101667909B1 (ko) 반도체장치의 제조방법
CN101800250A (zh) 半导体装置以及半导体装置的制造方法
CN101866952A (zh) 半导体装置及其制造方法
CN101944485A (zh) 半导体装置的制造方法
CN101685835A (zh) 半导体装置及其制造方法
CN101859798A (zh) 半导体装置以及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant