JP3422096B2 - 薄膜半導体装置の製造方法 - Google Patents
薄膜半導体装置の製造方法Info
- Publication number
- JP3422096B2 JP3422096B2 JP25443694A JP25443694A JP3422096B2 JP 3422096 B2 JP3422096 B2 JP 3422096B2 JP 25443694 A JP25443694 A JP 25443694A JP 25443694 A JP25443694 A JP 25443694A JP 3422096 B2 JP3422096 B2 JP 3422096B2
- Authority
- JP
- Japan
- Prior art keywords
- hydrogen
- insulating film
- film
- transistor
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は薄膜半導体装置の製造方
法に関する。より詳しくは薄膜トランジスタの活性層と
なる多結晶半導体薄膜の水素化技術に関する。
法に関する。より詳しくは薄膜トランジスタの活性層と
なる多結晶半導体薄膜の水素化技術に関する。
【０００２】
【従来の技術】薄膜半導体装置は絶縁基板を用いて製造
され、半導体薄膜を活性層として電界効果型のトランジ
スタを集積形成する。半導体薄膜が多結晶シリコンから
なる場合には、非晶質シリコンで構成した場合に比べ、
キャリアの実効移動度μｅｆｆが大きいという利点があ
る。しかしながら、一方で多結晶シリコン中には無数の
欠陥準位（トラップ）が存在する為、電界効果型トラン
ジスタの閾値電圧が比較的大きくなるという欠点があ
る。又、電界効果型トランジスタの駆動に要するゲート
電圧が大きくなるという欠点もある。
され、半導体薄膜を活性層として電界効果型のトランジ
スタを集積形成する。半導体薄膜が多結晶シリコンから
なる場合には、非晶質シリコンで構成した場合に比べ、
キャリアの実効移動度μｅｆｆが大きいという利点があ
る。しかしながら、一方で多結晶シリコン中には無数の
欠陥準位（トラップ）が存在する為、電界効果型トラン
ジスタの閾値電圧が比較的大きくなるという欠点があ
る。又、電界効果型トランジスタの駆動に要するゲート
電圧が大きくなるという欠点もある。
【０００３】
【発明が解決しようとする課題】上述した多結晶シリコ
ンのトラップ密度を減少させる為に、従来から種々の水
素化処理技術が提案されている。例えば、電界効果型ト
ランジスタの形成後、これをプラズマ化された水素ガス
雰囲気中に投入し熱アニールを行なう。これにより多結
晶シリコンの水素化を行ない欠陥準位を水素で終端化し
てトラップ密度の低減化を図っている。しかしながら、
この水素化方法は長時間の熱アニールが必要となり、生
産性等の点で効率が良くない。加えて、プラズマ中に含
まれる活性種によりトランジスタが損傷を受ける可能性
がある等の欠点を有している。プラズマ化された水素ガ
スを用いる方法に代えて、窒化シリコン膜を拡散源とす
る水素化処理方法も行なわれている。即ち、電界効果型
のトランジスタを形成した後プラズマＣＶＤ法により窒
化シリコン膜を成膜する。この窒化シリコン膜は相当量
の水素を含有している。次いで熱アニールを行ない、窒
化シリコン膜から水素を薄膜トランジスタの活性層に導
入する。しかしながら、これでは水素の供給量が十分で
ない為、水素化効率が悪いばかりでなく薄膜トランジス
タの特性を満足に改善する事がなかなか難しい。
ンのトラップ密度を減少させる為に、従来から種々の水
素化処理技術が提案されている。例えば、電界効果型ト
ランジスタの形成後、これをプラズマ化された水素ガス
雰囲気中に投入し熱アニールを行なう。これにより多結
晶シリコンの水素化を行ない欠陥準位を水素で終端化し
てトラップ密度の低減化を図っている。しかしながら、
この水素化方法は長時間の熱アニールが必要となり、生
産性等の点で効率が良くない。加えて、プラズマ中に含
まれる活性種によりトランジスタが損傷を受ける可能性
がある等の欠点を有している。プラズマ化された水素ガ
スを用いる方法に代えて、窒化シリコン膜を拡散源とす
る水素化処理方法も行なわれている。即ち、電界効果型
のトランジスタを形成した後プラズマＣＶＤ法により窒
化シリコン膜を成膜する。この窒化シリコン膜は相当量
の水素を含有している。次いで熱アニールを行ない、窒
化シリコン膜から水素を薄膜トランジスタの活性層に導
入する。しかしながら、これでは水素の供給量が十分で
ない為、水素化効率が悪いばかりでなく薄膜トランジス
タの特性を満足に改善する事がなかなか難しい。
【０００４】
【課題を解決するための手段】上述した従来の技術の課
題に鑑み、本発明は活性層を損傷する事なく効率的に水
素化の可能な薄膜半導体装置製造方法を提供する事を目
的とする。かかる目的を達成する為に以下の手段を講じ
た。即ち、本発明に従って薄膜半導体装置は以下の工程
により製造される。先ずトランジスタ形成工程を行な
い、多結晶半導体薄膜を活性層として電界効果型のトラ
ンジスタを基板上に形成する。次に第一成膜工程を行な
い、該トランジスタを被覆する様に水素が拡散可能な第
一絶縁膜を形成する。続いて第二成膜工程を行ない、該
第一絶縁膜に重ねてこれよりも緻密性が高く且つ水素の
放散を抑制可能な第二絶縁膜を形成する。さらに、該第
二絶縁膜を介して該第一絶縁膜に水素イオンを打ち込む
水素注入工程を行なう。最後に熱アニール工程を行な
い、基板加熱により第二絶縁膜の存在下水素の上方放散
を抑制する一方下方拡散を促進させて該トランジスタの
活性層に水素を導入する。好ましくは、前記トランジス
タ形成工程では活性層の下方にゲート電極を設けたボト
ムゲート型のトランジスタを形成する。又前記第一成膜
工程では酸化物からなる第一絶縁膜を形成する。一方、
前記第二成膜工程では例えば窒化物からなる第二絶縁膜
を形成する。又、前記熱アニール工程では３００℃〜４
００℃の温度で基板加熱を行なう。
題に鑑み、本発明は活性層を損傷する事なく効率的に水
素化の可能な薄膜半導体装置製造方法を提供する事を目
的とする。かかる目的を達成する為に以下の手段を講じ
た。即ち、本発明に従って薄膜半導体装置は以下の工程
により製造される。先ずトランジスタ形成工程を行な
い、多結晶半導体薄膜を活性層として電界効果型のトラ
ンジスタを基板上に形成する。次に第一成膜工程を行な
い、該トランジスタを被覆する様に水素が拡散可能な第
一絶縁膜を形成する。続いて第二成膜工程を行ない、該
第一絶縁膜に重ねてこれよりも緻密性が高く且つ水素の
放散を抑制可能な第二絶縁膜を形成する。さらに、該第
二絶縁膜を介して該第一絶縁膜に水素イオンを打ち込む
水素注入工程を行なう。最後に熱アニール工程を行な
い、基板加熱により第二絶縁膜の存在下水素の上方放散
を抑制する一方下方拡散を促進させて該トランジスタの
活性層に水素を導入する。好ましくは、前記トランジス
タ形成工程では活性層の下方にゲート電極を設けたボト
ムゲート型のトランジスタを形成する。又前記第一成膜
工程では酸化物からなる第一絶縁膜を形成する。一方、
前記第二成膜工程では例えば窒化物からなる第二絶縁膜
を形成する。又、前記熱アニール工程では３００℃〜４
００℃の温度で基板加熱を行なう。
【０００５】上述した製造方法は例えばアクティブマト
リクス型液晶表示装置の製造に応用できる。即ち、アク
ティブマトリクス型液晶表示装置は本発明に従って以下
の工程により製造される。先ずトランジスタ形成工程を
行ない、多結晶半導体薄膜を活性層として電界効果型の
トランジスタを一方の基板上に集積形成する。次に第一
成膜工程を行ない、該トランジスタを被覆する様に非緻
密性の第一絶縁膜を形成する。続いて第二成膜工程を行
ない、該第一絶縁膜に重ねて緻密性の第二絶縁膜を形成
する。さらに該第二絶縁膜を介して該第一絶縁膜に水素
イオンを打ち込む水素注入工程を行なう。続いて熱アニ
ール工程を行ない、基板加熱により第二絶縁膜の存在下
水素の上方放散を抑制する一方下方拡散を促進させて該
トランジスタの活性層に水素を導入する。この後画素電
極形成工程を行ない、個々のトランジスタに接続して画
素電極を集積形成する。その後組立工程を行ない、予め
対向電極が形成された他方の基板を所定の間隙を介し該
一方の基板に接合する。最後に充填工程を行ない、該間
隙に液晶を封入してアクティブマトリクス型液晶表示装
置を完成する。
リクス型液晶表示装置の製造に応用できる。即ち、アク
ティブマトリクス型液晶表示装置は本発明に従って以下
の工程により製造される。先ずトランジスタ形成工程を
行ない、多結晶半導体薄膜を活性層として電界効果型の
トランジスタを一方の基板上に集積形成する。次に第一
成膜工程を行ない、該トランジスタを被覆する様に非緻
密性の第一絶縁膜を形成する。続いて第二成膜工程を行
ない、該第一絶縁膜に重ねて緻密性の第二絶縁膜を形成
する。さらに該第二絶縁膜を介して該第一絶縁膜に水素
イオンを打ち込む水素注入工程を行なう。続いて熱アニ
ール工程を行ない、基板加熱により第二絶縁膜の存在下
水素の上方放散を抑制する一方下方拡散を促進させて該
トランジスタの活性層に水素を導入する。この後画素電
極形成工程を行ない、個々のトランジスタに接続して画
素電極を集積形成する。その後組立工程を行ない、予め
対向電極が形成された他方の基板を所定の間隙を介し該
一方の基板に接合する。最後に充填工程を行ない、該間
隙に液晶を封入してアクティブマトリクス型液晶表示装
置を完成する。
【０００６】
【作用】本発明によれば、基板上に多結晶半導体薄膜を
活性層として電界効果型のトランジスタを集積形成した
後、その上に酸化物等からなる非緻密性の第一絶縁膜を
成膜する。さらにその上に窒化物等からなる緻密性の第
二層間絶縁膜を成膜する。その後、イオンインプランテ
ーションあるいはイオンドーピングにより第一絶縁膜中
に水素を注入する。最後に、熱アニールにて水素を拡散
させ活性層のトラップ密度を低減化し、トランジスタの
特性を改善している。一旦第一絶縁膜に水素イオンを打
ち込んだ後熱アニールを行なって水素化を実施している
ので、活性層に直接ダメージが加わらない。即ち、第一
絶縁膜がバッファあるいはシンクとして機能するので活
性層の損傷を防げる。又、イオンインプランテーション
あるいはイオンドーピングにより比較的大量の水素を注
入できる為、従来に比し水素化効率が高くなる。
活性層として電界効果型のトランジスタを集積形成した
後、その上に酸化物等からなる非緻密性の第一絶縁膜を
成膜する。さらにその上に窒化物等からなる緻密性の第
二層間絶縁膜を成膜する。その後、イオンインプランテ
ーションあるいはイオンドーピングにより第一絶縁膜中
に水素を注入する。最後に、熱アニールにて水素を拡散
させ活性層のトラップ密度を低減化し、トランジスタの
特性を改善している。一旦第一絶縁膜に水素イオンを打
ち込んだ後熱アニールを行なって水素化を実施している
ので、活性層に直接ダメージが加わらない。即ち、第一
絶縁膜がバッファあるいはシンクとして機能するので活
性層の損傷を防げる。又、イオンインプランテーション
あるいはイオンドーピングにより比較的大量の水素を注
入できる為、従来に比し水素化効率が高くなる。
【０００７】
【実施例】以下図面を参照して本発明にかかる薄膜半導
体装置製造方法を詳細に説明する。図１は本発明に従っ
て製造された薄膜半導体装置の一例を示す模式的な断面
図である。本薄膜半導体装置を製造する為、先ずガラス
等からなる基板１の上にゲート電極２をパタニング形成
する。このゲート電極２はＴａ，Ｍｏ，Ａｌ等の金属あ
るいはこれらの合金を材料として用いる事ができる。本
例ではＴａを採用している。その後陽極酸化法によりゲ
ート電極２の表面を酸化し、ＴａＯx 膜３で被覆する。
続いてＳｉＮx 膜４およびＳｉＯ2 膜５を順次成膜して
ゲート絶縁膜とする。その上に半導体薄膜６を成膜す
る。例えば、低温プロセスにより非晶質シリコンを堆積
して半導体薄膜６にする。続いてエキシマレーザ光等を
照射してレーザアニールを行ない、非晶質シリコンを多
結晶化する。続いてＳｉＯ2 膜等からなるエッチングス
トッパ７を形成する。次にｎ型の不純物を高濃度に含有
した半導体薄膜を形成し、同様にエキシマレーザ光等に
よりアニールを実施する。このｎ＋型の半導体薄膜を島
状にパタニングし、ソース領域８及びドレイン領域９と
する。なお、ソース領域８とドレイン領域９との間に介
在する多結晶化された半導体薄膜６が活性層を構成す
る。次にＭｏ等からなるソース電極１０及びドレイン電
極１１を形成しボトムゲート型の電界効果トランジスタ
を完成させる。なお半導体薄膜６とソース電極１０との
間に介在するソース領域８はオーミックコンタクト層と
なる。同様にドレイン領域９もオーミックコンタクト層
として機能する。以上がトランジスタ形成工程である。
体装置製造方法を詳細に説明する。図１は本発明に従っ
て製造された薄膜半導体装置の一例を示す模式的な断面
図である。本薄膜半導体装置を製造する為、先ずガラス
等からなる基板１の上にゲート電極２をパタニング形成
する。このゲート電極２はＴａ，Ｍｏ，Ａｌ等の金属あ
るいはこれらの合金を材料として用いる事ができる。本
例ではＴａを採用している。その後陽極酸化法によりゲ
ート電極２の表面を酸化し、ＴａＯx 膜３で被覆する。
続いてＳｉＮx 膜４およびＳｉＯ2 膜５を順次成膜して
ゲート絶縁膜とする。その上に半導体薄膜６を成膜す
る。例えば、低温プロセスにより非晶質シリコンを堆積
して半導体薄膜６にする。続いてエキシマレーザ光等を
照射してレーザアニールを行ない、非晶質シリコンを多
結晶化する。続いてＳｉＯ2 膜等からなるエッチングス
トッパ７を形成する。次にｎ型の不純物を高濃度に含有
した半導体薄膜を形成し、同様にエキシマレーザ光等に
よりアニールを実施する。このｎ＋型の半導体薄膜を島
状にパタニングし、ソース領域８及びドレイン領域９と
する。なお、ソース領域８とドレイン領域９との間に介
在する多結晶化された半導体薄膜６が活性層を構成す
る。次にＭｏ等からなるソース電極１０及びドレイン電
極１１を形成しボトムゲート型の電界効果トランジスタ
を完成させる。なお半導体薄膜６とソース電極１０との
間に介在するソース領域８はオーミックコンタクト層と
なる。同様にドレイン領域９もオーミックコンタクト層
として機能する。以上がトランジスタ形成工程である。
【０００８】続いて第一成膜工程を行ない、ボトムゲー
ト型のトランジスタを被覆する様に非緻密性の第一絶縁
膜１２を形成する。例えばＳｉＯ2 等の酸化物を全面的
に成膜して第一絶縁膜１２とする。続いて第二成膜工程
を行ない、該第一絶縁膜１２に重ねて緻密性の第二絶縁
膜１３を形成する。この第二絶縁膜１３の材料としては
例えば窒化物を用いる事ができる。例えば、ＳｉＨ4 と
ＮＨ3 の混合ガスを原料気体として用いたプラズマＣＶ
Ｄ法により窒化シリコン膜（プラズマ窒化シリコン膜と
称する）を全面的に成膜して第二絶縁膜１３とする。な
お第二絶縁膜１３としてはプラズマ窒化シリコン膜の
他、プラズマ酸化シリコン膜やプラズマ酸窒化シリコン
膜等を用いる事が可能である。この後水素注入工程を行
ない、該第二絶縁膜１３を介して第一絶縁膜１２に水素
イオンを打ち込む。例えば、１０keV 程度の加速エネル
ギーで水素を第二絶縁膜１３の下に位置する第一絶縁膜
１２中に注入する。この水素注入工程ではイオンインプ
ランテーション又はイオンドーピングを採用できる。最
後に熱アニール工程を行ない、基板加熱により第二絶縁
膜１３の存在下水素の上方放散を抑制する一方下方拡散
を促進させてトランジスタの活性層となる多結晶半導体
薄膜６に水素を導入する。この熱アニール工程は例えば
３５０℃で実施する。なお、第二絶縁膜１３は上述した
様に水素化処理におけるキャップ膜として機能する他、
電界効果型トランジスタのパシベーション膜としての役
割を果たす。
ト型のトランジスタを被覆する様に非緻密性の第一絶縁
膜１２を形成する。例えばＳｉＯ2 等の酸化物を全面的
に成膜して第一絶縁膜１２とする。続いて第二成膜工程
を行ない、該第一絶縁膜１２に重ねて緻密性の第二絶縁
膜１３を形成する。この第二絶縁膜１３の材料としては
例えば窒化物を用いる事ができる。例えば、ＳｉＨ4 と
ＮＨ3 の混合ガスを原料気体として用いたプラズマＣＶ
Ｄ法により窒化シリコン膜（プラズマ窒化シリコン膜と
称する）を全面的に成膜して第二絶縁膜１３とする。な
お第二絶縁膜１３としてはプラズマ窒化シリコン膜の
他、プラズマ酸化シリコン膜やプラズマ酸窒化シリコン
膜等を用いる事が可能である。この後水素注入工程を行
ない、該第二絶縁膜１３を介して第一絶縁膜１２に水素
イオンを打ち込む。例えば、１０keV 程度の加速エネル
ギーで水素を第二絶縁膜１３の下に位置する第一絶縁膜
１２中に注入する。この水素注入工程ではイオンインプ
ランテーション又はイオンドーピングを採用できる。最
後に熱アニール工程を行ない、基板加熱により第二絶縁
膜１３の存在下水素の上方放散を抑制する一方下方拡散
を促進させてトランジスタの活性層となる多結晶半導体
薄膜６に水素を導入する。この熱アニール工程は例えば
３５０℃で実施する。なお、第二絶縁膜１３は上述した
様に水素化処理におけるキャップ膜として機能する他、
電界効果型トランジスタのパシベーション膜としての役
割を果たす。
【０００９】上述した水素化処理によりトランジスタの
閾値電圧変動を抑制できると共に、活性層を構成する多
結晶半導体薄膜６の実効移動度μｅｆｆが極めて大きく
なり、トランジスタ特性が大幅に向上する。これは、多
結晶シリコンに含まれるダングリングボンドが水素によ
り終端化される為である。本発明による水素化処理の機
構は以下の通りである。即ちイオンインプランテーショ
ン又はイオンドーピングにより注入された第一絶縁膜１
２中の水素は、３００℃以上の温度でＳｉＯ2中を拡散
し、多結晶半導体薄膜６に容易に導入される。この水素
が活性層中のトラップに結合する結果、トラップ密度が
減少する。これに加えプラズマ窒化シリコン膜からなる
第二絶縁膜１３からも多少の水素が供給される。そし
て、このプラズマ窒化シリコン膜は水素が外部に放出さ
れる事を防ぐ役割も兼ねている。さらに、外部から加わ
る不純物に対するパシベーションとなる事は明らかであ
る。なお、本実施例では熱アニールの基板温度を３５０
℃に設定したが、これに限定されるわけではない。しか
しながら加熱温度が低すぎるとトランジスタ特性の改善
が余り行なわれない。又高すぎるとプロセス上の問題が
生じるので、３００℃〜５００℃が好ましい。さらにガ
ラス基板１の耐熱性を考慮した低温プロセスの観点か
ら、３００℃〜４００℃が適当である。又、本実施例で
はプラズマ窒化シリコン膜からなる第二絶縁膜１３を基
板１の全面に形成しているが、少なくとも活性層となる
半導体薄膜６、ソース領域８及びドレイン領域９を被覆
する様に設ければ良い。以上の様に、本発明によればイ
オンインプランテーション等によりシリコン酸化物等か
らなる第一絶縁膜１２に水素を注入した後、これを拡散
源として多結晶半導体薄膜６の水素化を行なっている。
第一絶縁膜１２が水素のイオン注入に対しバッファもし
くはシンクとして作用する為、半導体薄膜６自体に損傷
を与える惧れが少なくなる。又、イオン注入により比較
的大量に水素を第一絶縁膜１２に導入できるので、従来
に比し水素化効率を大幅に改善できる。
閾値電圧変動を抑制できると共に、活性層を構成する多
結晶半導体薄膜６の実効移動度μｅｆｆが極めて大きく
なり、トランジスタ特性が大幅に向上する。これは、多
結晶シリコンに含まれるダングリングボンドが水素によ
り終端化される為である。本発明による水素化処理の機
構は以下の通りである。即ちイオンインプランテーショ
ン又はイオンドーピングにより注入された第一絶縁膜１
２中の水素は、３００℃以上の温度でＳｉＯ2中を拡散
し、多結晶半導体薄膜６に容易に導入される。この水素
が活性層中のトラップに結合する結果、トラップ密度が
減少する。これに加えプラズマ窒化シリコン膜からなる
第二絶縁膜１３からも多少の水素が供給される。そし
て、このプラズマ窒化シリコン膜は水素が外部に放出さ
れる事を防ぐ役割も兼ねている。さらに、外部から加わ
る不純物に対するパシベーションとなる事は明らかであ
る。なお、本実施例では熱アニールの基板温度を３５０
℃に設定したが、これに限定されるわけではない。しか
しながら加熱温度が低すぎるとトランジスタ特性の改善
が余り行なわれない。又高すぎるとプロセス上の問題が
生じるので、３００℃〜５００℃が好ましい。さらにガ
ラス基板１の耐熱性を考慮した低温プロセスの観点か
ら、３００℃〜４００℃が適当である。又、本実施例で
はプラズマ窒化シリコン膜からなる第二絶縁膜１３を基
板１の全面に形成しているが、少なくとも活性層となる
半導体薄膜６、ソース領域８及びドレイン領域９を被覆
する様に設ければ良い。以上の様に、本発明によればイ
オンインプランテーション等によりシリコン酸化物等か
らなる第一絶縁膜１２に水素を注入した後、これを拡散
源として多結晶半導体薄膜６の水素化を行なっている。
第一絶縁膜１２が水素のイオン注入に対しバッファもし
くはシンクとして作用する為、半導体薄膜６自体に損傷
を与える惧れが少なくなる。又、イオン注入により比較
的大量に水素を第一絶縁膜１２に導入できるので、従来
に比し水素化効率を大幅に改善できる。
【００１０】図２は本発明にかかる薄膜半導体装置製造
方法の他の実施例を示す模式的な断面図である。本実施
例ではボトムゲート型のトランジスタに代えトップゲー
ト型のトランジスタを形成している。図示する様に、ガ
ラス基板４１の表面には多結晶半導体薄膜４２が所定の
形状にパタニングされており素子領域を形成する。多結
晶半導体薄膜４２には不純物が高濃度に拡散されたソー
ス領域Ｓとドレイン領域Ｄとが形成されており両者の間
にチャネル領域Ｃｈが設けられる。チャネル領域Ｃｈの
上方にはゲート酸化膜４３及びゲート窒化膜４４を介し
てゲート電極Ｇが形成されており、トップゲート型の電
界効果トランジスタを構成する。このトランジスタは第
一層間絶縁膜４５により被覆されている。この第一層間
絶縁膜４５に設けられたコンタクトホールを介して配線
電極４６がソース領域Ｓに電気接続されている。第一層
間絶縁膜４５の上にはさらに第二層間絶縁膜４７が成膜
される。これら第一層間絶縁膜４５及び第二層間絶縁膜
４７はＰＳＧ等非緻密性の材料で構成されており、上述
した第一絶縁膜に相当する。第二層間絶縁膜４７の上に
はＩＴＯ等の透明導電膜からなる画素電極４８がパタニ
ング形成されており、コンタクトホールを介してドレイ
ン領域Ｄに電気接続されている。第二層間絶縁膜４７の
表面にはパシベーション膜４９がパタニング形成され
る。このパシベーション膜４９は例えばプラズマ窒化シ
リコンからなり、上述した緻密性の第二絶縁膜に相当す
る。かかるトップゲート型の構造において、パシベーシ
ョン膜４９を介して第一層間絶縁膜４５及び第二層間絶
縁膜４７の何れかに水素イオンを打ち込む。この後基板
加熱によりパシベーション膜４９の存在下水素の上方放
散を抑制する一方下方拡散を促進させてトランジスタの
活性層となる多結晶半導体薄膜４２に水素を導入する。
なお、この後本薄膜半導体装置を用いてアクティブマト
リクス型の液晶表示装置を組み立てる場合は、予め対向
電極が形成された別の基板を所定の間隙を介しこのガラ
ス基板４１に接合する。その後該間隙に液晶を封入する
充填工程を行なえばアクティブマトリクス型の液晶表示
装置が得られる。
方法の他の実施例を示す模式的な断面図である。本実施
例ではボトムゲート型のトランジスタに代えトップゲー
ト型のトランジスタを形成している。図示する様に、ガ
ラス基板４１の表面には多結晶半導体薄膜４２が所定の
形状にパタニングされており素子領域を形成する。多結
晶半導体薄膜４２には不純物が高濃度に拡散されたソー
ス領域Ｓとドレイン領域Ｄとが形成されており両者の間
にチャネル領域Ｃｈが設けられる。チャネル領域Ｃｈの
上方にはゲート酸化膜４３及びゲート窒化膜４４を介し
てゲート電極Ｇが形成されており、トップゲート型の電
界効果トランジスタを構成する。このトランジスタは第
一層間絶縁膜４５により被覆されている。この第一層間
絶縁膜４５に設けられたコンタクトホールを介して配線
電極４６がソース領域Ｓに電気接続されている。第一層
間絶縁膜４５の上にはさらに第二層間絶縁膜４７が成膜
される。これら第一層間絶縁膜４５及び第二層間絶縁膜
４７はＰＳＧ等非緻密性の材料で構成されており、上述
した第一絶縁膜に相当する。第二層間絶縁膜４７の上に
はＩＴＯ等の透明導電膜からなる画素電極４８がパタニ
ング形成されており、コンタクトホールを介してドレイ
ン領域Ｄに電気接続されている。第二層間絶縁膜４７の
表面にはパシベーション膜４９がパタニング形成され
る。このパシベーション膜４９は例えばプラズマ窒化シ
リコンからなり、上述した緻密性の第二絶縁膜に相当す
る。かかるトップゲート型の構造において、パシベーシ
ョン膜４９を介して第一層間絶縁膜４５及び第二層間絶
縁膜４７の何れかに水素イオンを打ち込む。この後基板
加熱によりパシベーション膜４９の存在下水素の上方放
散を抑制する一方下方拡散を促進させてトランジスタの
活性層となる多結晶半導体薄膜４２に水素を導入する。
なお、この後本薄膜半導体装置を用いてアクティブマト
リクス型の液晶表示装置を組み立てる場合は、予め対向
電極が形成された別の基板を所定の間隙を介しこのガラ
ス基板４１に接合する。その後該間隙に液晶を封入する
充填工程を行なえばアクティブマトリクス型の液晶表示
装置が得られる。
【００１１】次に図３及び図４を参照して、本発明にか
かる薄膜半導体装置製造方法の具体例を詳細に説明す
る。本例では低温プロセスによりボトムゲート型の薄膜
トランジスタを集積形成している。先ず図３の工程
（Ａ）で、ガラス基板７０の上にゲート電極７１を形成
する。ゲート電極材料としてはＭｏ，Ｔａ，Ａｌ等の金
属あるいはこれらの合金を用いる事ができる。次に工程
（Ｂ）で、ゲート電極７１を陽極酸化し、陽極酸化膜７
２で被覆する。続いて工程（Ｃ）に移り、プラズマＣＶ
Ｄ法によりＳｉＮx 膜７３、ＳｉＯ2 膜７４、非晶質シ
リコン膜７５を連続成膜する。ＳｉＮx 膜７３とＳｉＯ
2 膜７４はゲート絶縁膜として機能する。特に、ＳｉＮ
x 膜７３はＮａ＋等可動イオンのゲッターとして機能す
る。
かる薄膜半導体装置製造方法の具体例を詳細に説明す
る。本例では低温プロセスによりボトムゲート型の薄膜
トランジスタを集積形成している。先ず図３の工程
（Ａ）で、ガラス基板７０の上にゲート電極７１を形成
する。ゲート電極材料としてはＭｏ，Ｔａ，Ａｌ等の金
属あるいはこれらの合金を用いる事ができる。次に工程
（Ｂ）で、ゲート電極７１を陽極酸化し、陽極酸化膜７
２で被覆する。続いて工程（Ｃ）に移り、プラズマＣＶ
Ｄ法によりＳｉＮx 膜７３、ＳｉＯ2 膜７４、非晶質シ
リコン膜７５を連続成膜する。ＳｉＮx 膜７３とＳｉＯ
2 膜７４はゲート絶縁膜として機能する。特に、ＳｉＮ
x 膜７３はＮａ＋等可動イオンのゲッターとして機能す
る。
【００１２】次に工程（Ｄ）で、レーザ光照射によるア
ニールを行ない非晶質シリコン膜７５を多結晶シリコン
膜７７に転換する。例えば、レーザパルスをワンショッ
トで照射し非晶質シリコン膜７５の一括加熱処理を行な
う。これにより非晶質シリコン膜７５は一旦溶融した後
結晶化し比較的大粒径の多結晶シリコン膜７７に転換さ
れる。レーザパルスとしては例えばエキシマレーザ光を
用いる事ができる。エキシマレーザ光は強力なパルス紫
外光である為、非晶質シリコン膜７５の表面層で吸収さ
れ、その部分の温度を上昇させるが、基板７０まで加熱
する事はない。ガラス基板７０に例えば厚み３０nmの非
晶質シリコン膜７５をプラズマＣＶＤ法で成膜した場
合、ＸｅＣｌエキシマレーザ光を照射した時の溶融閾値
エネルギーは１３０mJ／cm2 程度である。膜厚全体が溶
融するには例えば２２０mJ／cm2 程度のエネルギーが必
要である。このレーザアニールの後工程（Ｅ）に移り、
ＳｉＯ2 膜７６をエッチングストッパとして形成する。
これは、活性層の保護膜として機能するものである。次
に工程（Ｆ）で、燐等のｎ型不純物を高濃度にドーピン
グした非晶質シリコン膜７８を成膜する。
ニールを行ない非晶質シリコン膜７５を多結晶シリコン
膜７７に転換する。例えば、レーザパルスをワンショッ
トで照射し非晶質シリコン膜７５の一括加熱処理を行な
う。これにより非晶質シリコン膜７５は一旦溶融した後
結晶化し比較的大粒径の多結晶シリコン膜７７に転換さ
れる。レーザパルスとしては例えばエキシマレーザ光を
用いる事ができる。エキシマレーザ光は強力なパルス紫
外光である為、非晶質シリコン膜７５の表面層で吸収さ
れ、その部分の温度を上昇させるが、基板７０まで加熱
する事はない。ガラス基板７０に例えば厚み３０nmの非
晶質シリコン膜７５をプラズマＣＶＤ法で成膜した場
合、ＸｅＣｌエキシマレーザ光を照射した時の溶融閾値
エネルギーは１３０mJ／cm2 程度である。膜厚全体が溶
融するには例えば２２０mJ／cm2 程度のエネルギーが必
要である。このレーザアニールの後工程（Ｅ）に移り、
ＳｉＯ2 膜７６をエッチングストッパとして形成する。
これは、活性層の保護膜として機能するものである。次
に工程（Ｆ）で、燐等のｎ型不純物を高濃度にドーピン
グした非晶質シリコン膜７８を成膜する。
【００１３】図４の工程（Ｇ）に進み、再びレーザアニ
ールを行なって、非晶質シリコン膜７８にドーピングさ
れた不純物の活性化を図る。これにより非晶質シリコン
膜７８が低抵抗化される。続いて工程（Ｈ）で、低抵抗
化されたシリコン膜７８をアイランド状にパタニング
し、ソース領域７９及びドレイン領域８０に加工する。
さらに、これらに重ねてソース電極８１及びドレイン電
極８２をパタニング形成する。
ールを行なって、非晶質シリコン膜７８にドーピングさ
れた不純物の活性化を図る。これにより非晶質シリコン
膜７８が低抵抗化される。続いて工程（Ｈ）で、低抵抗
化されたシリコン膜７８をアイランド状にパタニング
し、ソース領域７９及びドレイン領域８０に加工する。
さらに、これらに重ねてソース電極８１及びドレイン電
極８２をパタニング形成する。
【００１４】この後工程（Ｉ）で、ＰＣＶＤ法によりＳ
ｉＯ2 膜８３及びＳｉＮx 膜８４を連続的に成膜する。
最後に工程（Ｊ）で、イオンインプランテーションある
いはイオンドーピングを行ない、ＳｉＮx 膜８４を介し
ＳｉＯ2 膜８３に水素イオンを打ち込む。さらに、３０
０℃〜４００℃の温度範囲で基板加熱を行ない、ＳｉＮ
x 膜８４をキャップ膜として水素の上方放散を抑制する
一方、下方拡散を促進させてトランジスタの活性層とな
る多結晶質シリコン薄膜７７に水素を導入する。
ｉＯ2 膜８３及びＳｉＮx 膜８４を連続的に成膜する。
最後に工程（Ｊ）で、イオンインプランテーションある
いはイオンドーピングを行ない、ＳｉＮx 膜８４を介し
ＳｉＯ2 膜８３に水素イオンを打ち込む。さらに、３０
０℃〜４００℃の温度範囲で基板加熱を行ない、ＳｉＮ
x 膜８４をキャップ膜として水素の上方放散を抑制する
一方、下方拡散を促進させてトランジスタの活性層とな
る多結晶質シリコン薄膜７７に水素を導入する。
【００１５】最後に、図５を参照して本発明により製造
された薄膜半導体装置を組み込んだアクティブマトリク
ス型液晶表示装置の一例を説明する。図示する様に、本
表示装置は一方のガラス基板１０１と他方のガラス基板
１０２と両者の間に保持された液晶１０３とを備えたパ
ネル構造を有する。一方のガラス基板１０１には画素ア
レイ部１０４と駆動回路部とが集積形成されている。駆
動回路部は垂直駆動回路１０５と水平駆動回路１０６と
に分かれている。画素アレイ部１０４には互いに直交し
てゲートライン１０７と信号ライン１０８が形成されて
いる。両ライン１０７，１０８の交差部には画素スイッ
チング用の薄膜トランジスタ１０９が形成されている。
この薄膜トランジスタ１０９は本発明に従って水素化処
理を施されたものである。これと対応して画素電極１１
０も形成されている。又、垂直駆動回路１０５及び水平
駆動回路１０６を構成する薄膜トランジスタも本発明に
従って水素化処理が施されている。このガラス基板１０
１の周辺部上端には外部接続用の端子１１１が形成され
ている。この端子１１１は配線１１２を介して垂直駆動
回路１０５及び水平駆動回路１０６に接続している。他
方のガラス基板１０２の内表面には図示しないが対向電
極が形成されている。
された薄膜半導体装置を組み込んだアクティブマトリク
ス型液晶表示装置の一例を説明する。図示する様に、本
表示装置は一方のガラス基板１０１と他方のガラス基板
１０２と両者の間に保持された液晶１０３とを備えたパ
ネル構造を有する。一方のガラス基板１０１には画素ア
レイ部１０４と駆動回路部とが集積形成されている。駆
動回路部は垂直駆動回路１０５と水平駆動回路１０６と
に分かれている。画素アレイ部１０４には互いに直交し
てゲートライン１０７と信号ライン１０８が形成されて
いる。両ライン１０７，１０８の交差部には画素スイッ
チング用の薄膜トランジスタ１０９が形成されている。
この薄膜トランジスタ１０９は本発明に従って水素化処
理を施されたものである。これと対応して画素電極１１
０も形成されている。又、垂直駆動回路１０５及び水平
駆動回路１０６を構成する薄膜トランジスタも本発明に
従って水素化処理が施されている。このガラス基板１０
１の周辺部上端には外部接続用の端子１１１が形成され
ている。この端子１１１は配線１１２を介して垂直駆動
回路１０５及び水平駆動回路１０６に接続している。他
方のガラス基板１０２の内表面には図示しないが対向電
極が形成されている。
【００１６】
【発明の効果】以上説明した様に、本発明によれば、ト
ランジスタを被覆する様に非緻密性の第一絶縁膜を形成
し、これに重ねて緻密性の第二絶縁膜を成膜している。
第二絶縁膜を介して第一絶縁膜に水素イオンを打ち込ん
だ後、基板加熱により第二絶縁膜の存在下水素の上方放
散を抑制する一方下方拡散を促進させてトランジスタの
活性層に水素を導入する。一旦第一絶縁膜に水素を打ち
込んだ後、これを拡散源として活性層の水素化処理を行
なうので、半導体薄膜の損傷が防げるという効果があ
る。又、イオンインプランテーションやイオンドーピン
グにより水素を多量に打ち込む事ができるので、水素化
処理が効率化されるという効果がある。以上により、閾
値電圧及び動作に要するゲート電圧が十分低く、且つ実
効移動度が大きい電界効果型の薄膜トランジスタを製造
する事ができる。
ランジスタを被覆する様に非緻密性の第一絶縁膜を形成
し、これに重ねて緻密性の第二絶縁膜を成膜している。
第二絶縁膜を介して第一絶縁膜に水素イオンを打ち込ん
だ後、基板加熱により第二絶縁膜の存在下水素の上方放
散を抑制する一方下方拡散を促進させてトランジスタの
活性層に水素を導入する。一旦第一絶縁膜に水素を打ち
込んだ後、これを拡散源として活性層の水素化処理を行
なうので、半導体薄膜の損傷が防げるという効果があ
る。又、イオンインプランテーションやイオンドーピン
グにより水素を多量に打ち込む事ができるので、水素化
処理が効率化されるという効果がある。以上により、閾
値電圧及び動作に要するゲート電圧が十分低く、且つ実
効移動度が大きい電界効果型の薄膜トランジスタを製造
する事ができる。
【図１】本発明に従って製造された薄膜半導体装置の一
例を示す模式的な断面図である。
例を示す模式的な断面図である。
【図２】本発明に従って製造された薄膜半導体装置の他
の例を示す模式的な断面図である。
の例を示す模式的な断面図である。
【図３】本発明にかかる薄膜半導体装置製造方法の具体
例を示す工程図である。
例を示す工程図である。
【図４】同じく製造方法の具体例を示す工程図である。
【図５】本発明に従って製造された薄膜半導体装置を用
いて組み立てられたアクティブマトリクス型液晶表示装
置の一例を示す斜視図である。
いて組み立てられたアクティブマトリクス型液晶表示装
置の一例を示す斜視図である。
１ 基板
２ ゲート電極
６ 半導体薄膜
７ エッチングストッパ
８ ソース領域
９ ドレイン領域
１０ ソース電極
１１ ドレイン電極
１２ 第一絶縁膜
１３ 第二絶縁膜
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 29/786
H01L 21/336
Claims (6)
- 【請求項１】 多結晶半導体薄膜を活性層として電界効
果型のトランジスタを基板上に形成するトランジスタ形
成工程と、 該トランジスタを被覆する様に水素が拡散可能な第一絶
縁膜を形成する第一成膜工程と、 該第一絶縁膜に重ねてこれよりも緻密性が高く且つ水素
の放散を抑制可能な第二絶縁膜を形成する第二成膜工程
と、 該第二絶縁膜を介して該第一絶縁膜に水素イオンを打ち
込む水素注入工程と、 基板加熱により第二絶縁膜の存在下水素の上方放散を抑
制する一方下方拡散を促進させて該トランジスタの活性
層に水素を導入する熱アニール工程とを行なう薄膜半導
体装置の製造方法。 - 【請求項２】 前記第一成膜工程は、酸化物からなる第
一絶縁膜を形成する請求項１記載の薄膜半導体装置の製
造方法。 - 【請求項３】 前記第二成膜工程は、窒化物からなる第
二絶縁膜を形成する請求項１記載の薄膜半導体装置の製
造方法。 - 【請求項４】 前記トランジスタ形成工程は、活性層の
下方にゲート電極を設けたボトムゲート型のトランジス
タを形成する請求項１記載の薄膜半導体装置の製造方
法。 - 【請求項５】 前記熱アニール工程は、３００℃〜４０
０℃の温度で基板加熱を行なう請求項１記載の薄膜半導
体装置の製造方法。 - 【請求項６】 多結晶半導体薄膜を活性層として電界効
果型のトランジスタを一方の基板上に集積形成するトラ
ンジスタ形成工程と、 該トランジスタを被覆する様に水素が拡散可能な第一絶
縁膜を形成する第一成膜工程と、 該第一絶縁膜に重ねてこれよりも緻密性が高く且つ水素
の放散を抑制可能な第二絶縁膜を形成する第二成膜工程
と、 該第二絶縁膜を介して該第一絶縁膜に水素イオンを打ち
込む水素注入工程と、基板加熱により第二絶縁膜の存在
下水素の上方放散を抑制する一方下方拡散を促進させて
該トランジスタの活性層に水素を導入する熱アニール工
程と、 個々のトランジスタに接続して画素電極を集積形成する
画素電極形成工程と、 予め対向電極が形成された他方の基板を所定の間隙を介
し該一方の基板に接合する組立工程と、 該間隙に液晶を封入する充填工程とを行なうアクティブ
マトリクス型液晶表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25443694A JP3422096B2 (ja) | 1994-09-22 | 1994-09-22 | 薄膜半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25443694A JP3422096B2 (ja) | 1994-09-22 | 1994-09-22 | 薄膜半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0897432A JPH0897432A (ja) | 1996-04-12 |
| JP3422096B2 true JP3422096B2 (ja) | 2003-06-30 |
Family
ID=17264974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25443694A Expired - Fee Related JP3422096B2 (ja) | 1994-09-22 | 1994-09-22 | 薄膜半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3422096B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19929278A1 (de) | 1998-06-26 | 2000-02-17 | Nissin Electric Co Ltd | Verfahren zum Implantieren negativer Wasserstoffionen und Implantierungseinrichtung |
| EP2256814B1 (en) | 2009-05-29 | 2019-01-16 | Semiconductor Energy Laboratory Co, Ltd. | Oxide semiconductor device and method for manufacturing the same |
| WO2011080957A1 (ja) | 2009-12-29 | 2011-07-07 | シャープ株式会社 | 薄膜トランジスタ、その製造方法、および表示装置 |
| WO2013179837A1 (ja) * | 2012-05-28 | 2013-12-05 | シャープ株式会社 | 半導体装置およびその製造方法 |
-
1994
- 1994-09-22 JP JP25443694A patent/JP3422096B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0897432A (ja) | 1996-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3344072B2 (ja) | 薄膜トランジスタの製造方法 | |
| US6133620A (en) | Semiconductor device and process for fabricating the same | |
| JP3305961B2 (ja) | 多結晶シリコン薄膜トランジスタの製造方法 | |
| US7374978B2 (en) | Method of manufacturing semiconductor device | |
| US8330165B2 (en) | Semiconductor device and method for forming the same | |
| JPH10335672A (ja) | 薄膜トランジスタ及び薄膜トランジスタを用いた半導体装置 | |
| JP3422096B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP3348531B2 (ja) | 薄膜トランジスタの水素化方法および薄膜トランジスタの形成方法 | |
| JPH0691032B2 (ja) | 半導体装置の製造方法 | |
| US6921685B2 (en) | Method of fabricating thin film transistor | |
| JPH0936376A (ja) | 薄膜半導体装置の製造方法 | |
| US5897345A (en) | Semiconductor device and process for fabricating the same | |
| JP3347340B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0778996A (ja) | 表示素子基板用半導体装置の製造方法 | |
| JPH0581054B2 (ja) | ||
| JP2000036602A (ja) | 薄膜トランジスタ及びその製造方法と表示装置 | |
| JPH0936369A (ja) | 薄膜半導体装置の製造方法 | |
| JPH06252170A (ja) | 薄膜トランジスタの製造方法 | |
| JPH06314697A (ja) | 薄膜トランジスタの製造方法 | |
| JPH08340117A (ja) | 薄膜半導体装置の製造方法 | |
| JP3874825B2 (ja) | 半導体装置及び電気光学装置の作製方法 | |
| JP3467571B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH08279619A (ja) | 表示用薄膜半導体装置の製造方法 | |
| JPH0864836A (ja) | 薄膜半導体装置の製造方法 | |
| JPH07321336A (ja) | 薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080425 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100425 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |