TWI697128B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI697128B
TWI697128B TW108115337A TW108115337A TWI697128B TW I697128 B TWI697128 B TW I697128B TW 108115337 A TW108115337 A TW 108115337A TW 108115337 A TW108115337 A TW 108115337A TW I697128 B TWI697128 B TW I697128B
Authority
TW
Taiwan
Prior art keywords
film
insulating film
contact hole
semiconductor layer
conductive
Prior art date
Application number
TW108115337A
Other languages
English (en)
Other versions
TW201941441A (zh
Inventor
山崎舜平
秋元健吾
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW201941441A publication Critical patent/TW201941441A/zh
Application granted granted Critical
Publication of TWI697128B publication Critical patent/TWI697128B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Abstract

對於包括電路的顯示裝置之性能而言，包括於電路中的薄膜電晶體之電特性的均勻性及穩定性是重要的。本發明之目的在於提供一種具有低的氫含量之氧化物半導體膜，其使用於具有良好界定的電特性之反交錯型的薄膜電晶體。欲達成此目的，在不暴露於空氣下，以濺射方法連續地形成閘極絕緣膜、氧化物半導體層及通道保護膜。在包括一部份的氧之氣圍中，形成氧化物半導體層，以限制氫污染。此外，使用矽、氧及/或氮的化合物，形成提供於氧化物半導體層的通道形成區域上方及下方的層。

Description

半導體裝置及其製造方法
本發明關於一種具有由將氧化物半導體膜用於通道形成區域的薄膜電晶體(以下，稱為TFT)構成的電路的半導體裝置及其製造方法。例如，本發明關於一種電子設備，其中安裝了發光顯示裝置作為其部件，這種發光顯示裝置是以有機發光元件或以液晶顯示板為代表的光電裝置。
在本發明說明中，半導體裝置指的是能夠藉由利用半導體特性而工作的所有裝置，因此電光裝置、半導體電路及電子設備都是半導體裝置。
存在有多種金屬氧化物，並且它們用於各種各樣的用途。氧化銦是眾所周知的材料，且用作液晶顯示器等所必需的具有透光性的電極材料。
有的金屬氧化物呈現半導體特性。作為呈現半導體特性的金屬氧化物，例如，可以舉出氧化鎢、氧化錫、氧化 銦、氧化鋅等，且已知將這種呈現半導體特性的金屬氧化物作為通道形成區域的薄膜電晶體(參照專利文獻1至4、非專利文獻1)。
另外，作為金屬氧化物，不僅已知一元氧化物，而且已知多元氧化物。例如，作為包含In、Ga及Zn的多元氧化物半導體，已知具有同系物(homologous compound)的InGaO3(ZnO)m(m：自然數)(非專利文獻2至4)。
並且，已經確認到可以將上述那樣的由In-Ga-Zn類氧化物構成的氧化物半導體用作薄膜電晶體的通道層(參照專利文獻5、非專利文獻5及6)。
專利文獻
[專利文獻1]日本專利申請公開第昭60-198861號公報
[專利文獻2]日本專利申請公開第平8-264794號公報
[專利文獻3]日本PCT國際申請翻譯第平11-505377號公報
[專利文獻4]日本專利申請公開第2000-150900號公報
[專利文獻5]日本專利申請公開第2004-103957號公報
[非專利文獻1] M. W. Prins, K. O. Grosse-Holz, G. Muller, J. F. M. Cillessen, J. B. Giesbers, R. P. Weening, and R. M. Wolf, "A ferroelectric transparent thin-film transistor" (透明鐵電薄膜電晶體) , Appl. Phys. Lett., 17 June 1996, Vol. 68 p. 3650-3652
[非專利文獻2] M. Nakamura, N. Kimizuka, and T. Mohri, "The Phase Relations in the In2O3-Ga2ZnO4-ZnO System at 1350℃" (In2O3-Ga2ZnO4-ZnO類在1350℃時的相位關係) , J. Solid State Chem., 1991, Vol. 93, p. 298-315
[非專利文獻3] N. Kimizuka, M. Isobe, and M. Nakamura, "Syntheses and Single-Crystal Data of Homologous Compounds, In2O3(ZnO)m (m=3, 4, and 5) , InGaO3(ZnO)3, and Ga2O3(ZnO)m (m=7, 8, 9, and 16) in the In2O3-ZnGa2O4-ZnO System" (同系物的合成和單晶資料，In2O3-ZnGa2O4-ZnO類的In2O3(ZnO)m (m=3, 4, and 5) , InGaO3(ZnO)3, and Ga2O3(ZnO)m (m=7, 8, 9, and 16) ) , J. Solid State Chem., 1995, Vol. 116, p. 170-178
[非專利文獻4]中村真佐樹、君塚昇、毛利尚彥、磯部光正，"
Figure 108115337-A0202-12-0003-65
相、InFeO3(ZnO)m(m：自然數)
Figure 108115337-A0202-12-0003-66
Figure 108115337-A0202-12-0003-67
同型化合物
Figure 108115337-A0202-12-0003-68
合成
Figure 108115337-A0202-12-0003-69
結晶構造"(同系物、銦鐵鋅氧化物(InFeO3(ZnO)m) (m為自然數)及其同型化合物的合成以及結晶結構)，固體物理(SOLID STATE PHYSICS) , 1993, Vol. 28, No. 5, p. 317-327
[非專利文獻5] K. Nomura, H. Ohta, K. Ueda, T. Kamiya, M. Hirano, and H. Hosono, "Thin-film transistor fabricated in single-crystalline transparent oxide semiconductor" (由單晶透明氧化物半導體製造的薄膜電晶體) , SCIENCE, 2003, Vol. 300, p. 1269-1272
[非專利文獻6] K. Nomura, H. Ohta, A. Takagi, T. Kamiya, M. Hirano, and H. Hosono, "Room-temperature fabrication of transparent flexible thin-film transistors using amorphous oxide semiconductors" (室溫下的使用非晶氧化物半導體的透明撓性薄膜電晶體的製造) , NATURE, 2004, Vol. 432 p. 488-492
在氧化物半導體中設置通道形成區的薄膜電晶體可以實現比使用非晶矽的薄膜電晶體更高的場效應遷移率。
使用這些氧化物半導體在玻璃基板、塑膠基板等上形成薄膜電晶體，並可以期待將其應用於液晶顯示器、電致發光顯示器或電子紙等的裝置。
在主動矩陣型的顯示裝置中，構成電路的薄膜電晶體的電特性是重要的，該電特性左右顯示裝置的性能。尤其是，在薄膜電晶體的電特性之中臨界值電壓(Vth)是重要的。不用說高場效應遷移率是較佳的，即使場效應遷移率高也當臨界值電壓值高或臨界值電壓值為負時，難以進行作為電路的控制。在薄膜電晶體的臨界值電壓值高並且臨界值電壓的絕對值大的情況下，當驅動電壓低時TFT不能執行開關功能，有可能導致負載。另外，當臨界值電壓值為負時，即使閘極電壓為0V的情況，在源極電極和汲極電極之間也有電流產生，容易變成所謂的常開啟狀態 (normally on)。
在採用n通道型的薄膜電晶體的情況下，最好採用如下電晶體，即只有對閘電壓施加正的電壓才形成通道，而產生汲極電流。只有提高驅動電壓才形成通道的電晶體、或即使在負的電壓狀態下也能形成通道而產生汲極電流的電晶體不適於用於電路的薄膜電晶體。
本發明的課題之一在於提供一種以使用氧化物半導體膜的薄膜電晶體的閘極電壓儘量近於0V的正的臨界值電壓形成通道。
此外，本發明說明所公開的另一課題在於減少使用氧化物半導體膜的薄膜電晶體的電特性的不均勻。尤其是，在液晶顯示裝置中，各元件之間具有大的不均勻時可能會發生其TFT特性的不均勻所導致的顯示不均勻。
另外，至於具有發光元件的顯示裝置也有如下憂慮：當以對像素電極流過一定的電流的方式配置的TFT(對配置在驅動電路或像素的發光元件供給電流的TFT)的導通電流(Ion)的不均勻大時，在顯示銀幕中產生亮度的不均勻。
本發明的其他課題之一在於使用氧化物半導體提供可靠性高的半導體裝置。
本發明說明所公開的發明的一個方式解決上述課題中的至少一個。
為了提高氧化物半導體層的特性並減少特性的不均勻，重要的是減少氧化物半導體層中的氫濃度。
於是，藉由使用完全減少含氫量的氧化物半導體，提高薄膜電晶體的電特性，並且實現特性少變化且可靠性高的薄膜電晶體。
在氧化物半導體設置通道形成區的薄膜電晶體的特性受到氧化物半導體層的介面，即氧化物半導體層和閘極絕緣膜的介面、氧化物半導體層和保護絕緣膜的介面或氧化物半導體層和電極的介面的影響，並且還受到氧化物半導體層本身的特性的大影響。
不接觸於大氣地連續形成閘極絕緣膜、氧化物半導體層、通道保護膜，以便在清潔狀態下形成上述介面。較佳的是，藉由在減壓下連續地形成這三層可以實現具有良好的介面的氧化物半導體層，並且可以實現TFT的截止時的洩漏電流低且電流驅動能力高的薄膜電晶體。特別是，在包含流量比為50%或以上且100%或以下，最好為70%或以上且100%或以下的氧的氣圍中藉由濺射法形成氧化物半導體層，可以防止對氧化物半導體層中的氫混入。
另外，作為氧化物半導體膜，可以使用如下狀態的氧化鋅(ZnO)的氧化物半導體，即非晶狀態、多晶狀態、或非晶狀態和多晶狀態混在一起的微晶狀態，所述氧化鋅中添加有元素週期表中第一族元素(例如，鋰(Li)、鈉(Na)、鉀(K)、銣(Rb)、銫(Cs))、第十三族元素(例如，硼(B)、鎵(Ga)、銦(In)、鉈 (Tl))、第十四族元素(例如，碳(C)、矽(Si)、鍺(Ge)、錫(Sn)、鉛(Pb))、第十五族元素(例如，氮(N)、磷(P)、砷(As)、銻(Sb)、鉍(Bi))或第十七族元素(例如，氟(F)、氯(Cl)、溴(Br)、碘(I))等雜質元素中的其中之一者或多種。或者還可以使用什麼雜質元素都沒有添加的氧化鋅的非晶狀態、多晶狀態或非晶狀態和多晶狀態混在一起的微晶狀態的氧化物半導體。
作為具體的一例，可以使用氧化鎂鋅(MgxZn(1-x)O)、氧化鎘鋅(CdxZn(1-x)O)、氧化鎘(CdO)等的氧化物半導體、或者以InGaO3(ZnO)5為代表的In-Ga-Zn-O類氧化物半導體(a-IGZO)、In-Sn-Zn-O類氧化物半導體、Ga-Sn-Zn-O類氧化物半導體、In-Zn-O類氧化物半導體、Sn-Zn-O類氧化物半導體、In-Sn-O類氧化物半導體或Ga-Zn-O類氧化物半導體中的任一種。另外，因為In-Ga-Zn-O類氧化物半導體是其能隙(Eg)寬的材料，所以當在氧化物半導體膜上下設置兩個閘電極時也可以抑制截止電流的增大，所以是較佳的。
此外，作為氧化物半導體膜，也可以使用藉由使用包含SiOx的氧化物半導體靶並採用濺射法獲得的包含氧化矽的氧化物半導體膜，典型地藉由使用包含0.1重量(wt)%或以上且20重量%或以下的SiO2，最好包含1重量%或以上且6重量%或以下的SiO2的氧化物半導體靶進行成膜，並使氧化物半導體膜包含阻礙晶化的SiOX (X>0)，可以實現以薄膜電晶體的閘電壓儘量近於0V的正的臨界值電壓形成通道的薄膜電晶體。
可以使用脈衝雷射蒸鍍法(PLD法)及電子束蒸鍍法等的氣相法形成氧化物半導體層。在減少氫的觀點來看，最好採用在只有氧的氣圍下進行的濺射法。一般地，當採用濺射法時在包含Ar、Kr等的稀有氣體的氣圍中進行成膜，但是因為這些稀有氣體元素的質量比氧的質量大，所以有可能促進當進行濺射時附著到成膜處理室的內壁或工具的水分或碳化氫等的含氫的氣體的脫離。
藉由作為濺射時的氣圍只使用氧，可以防止附著到成膜處理室的內壁或工具的氣體的脫離。但是，為了加快沈積速度，也可以不影響到從成膜處理室的內壁等的氣體脫離地混合氧和稀有氣體而使用。具體地，在將氧的流量比設定為50%或以上且100%或以下，最好設定為70%或以上且100%或以下的氣圍下進行濺射。
本發明說明所公開的發明的一個方式是一種半導體裝置的製造方法，包括如下步驟：在具有絕緣表面的基板上形成閘電極；在閘電極上不接觸大氣地層疊第一絕緣膜、藉由在包含流量比為50%或以上且100%或以下，最好為70%或以上且100%或以下的氧的氣圍中進行濺射法來形成在第一絕緣膜上的氧化物半導體層、以及氧化物半導體層上的第二絕緣膜；對第二絕緣膜選擇性地進行蝕刻來在與閘電極重疊的位置形成保護膜；在氧化物半導體層及保護膜上形成導電膜；以及對導電膜和氧化物半導體層選擇 性地進行蝕刻。
此外，本發明說明所公開的發明的一個方式是一種半導體裝置的製造方法，包括如下步驟：在具有絕緣表面的基板上形成閘電極；在閘電極上形成第一絕緣膜；在第一絕緣膜上形成導電膜；對導電膜選擇性地進行蝕刻來形成源極電極或汲極電極；不接觸大氣地層疊第一絕緣膜、藉由在包含流量比為50%或以上且100%或以下，最好為70%或以上且100%或以下的氧的氣圍中採用濺射法形成在源極電極或汲極電極上的氧化物半導體層、以及氧化物半導體層上的第二絕緣膜；對第二絕緣膜和氧化物半導體層選擇性地進行蝕刻形成保護膜及島狀的半導體層；以及覆蓋保護膜及島狀的半導體層地形成第三絕緣膜。
本發明解決上述課題中的至少一個。
在上述製造製程中，將氧氮化矽膜用作第一絕緣膜及第二絕緣膜是特徵中之一。藉由採用將氧化物半導體層夾在氧氮化矽膜之間的結構，可以防止對氧化物半導體層的氫或水分等的侵入或擴散。例如可以在包含氧及氮的氣圍下藉由將矽或氧化矽等用作濺射靶的濺射法形成氧氮化矽膜，或者藉由高密度電漿CVD等所謂的CVD法形成氧氮化矽膜。當藉由CVD法進行成膜時，例如適當地混合矽烷、一氧化二氮、氮而用作反應氣體，即可。
濺射法包括如下方法：作為濺射電源使用高頻電源的RF濺射法、DC濺射法以及以脈衝方式施加偏壓的脈衝DC濺射法。RF濺射法主要用於絕緣膜的成膜，而DC濺 射法主要用於形成金屬膜。
另外，也有可以設置材料不同的多個靶的多元濺射裝置。多元濺射裝置既可以在同一處理室中層疊形成不同的材料膜，又可以在同一處理室中同時對多種材料進行放電而進行成膜。
另外，也有使用磁控管濺射法的濺射裝置和使用ECR濺射法的濺射裝置：在使用磁控管濺射法的濺射裝置中，在處理室內部具備磁鐵機構；而在使用ECR濺射法的濺射裝置中，不使用輝光放電而利用使用微波產生的電漿。
也可以將氧化矽膜或氮化矽膜等的絕緣膜用作第一絕緣膜或第二絕緣膜，但是藉由使用含氮量為3原子%或以上且30原子%或以下的氧氮化矽膜，可以防止對氧化物半導體層的氫或水分等的侵入或擴散。最好以在薄膜電晶體中不產生磁滯或充電的條件形成絕緣膜。
此外，在利用濺射法的氧化物半導體的成膜中使用至少包含In、Ga及Zn的氧化物半導體靶，且需要儘量降低靶中的含氫濃度。利用SIMS分析可知在一般的氧化物半導體的靶中包含1020atoms/cm3或以上且1021atoms/cm3或以下的氫，但是最好為1019atoms/cm3或以下。
一般地，藉由將靶材貼合到被稱為墊板的金屬板構成靶。例如，以相同的比率(In2O3：Ga2O3：ZnO=1：1：1[mol比])混合包含In(銦)、Ga(鎵)及Zn(鋅)的氧化物並在800℃以上的高溫進行燒結來製造氧化物半導體的靶材。藉由在惰性氣體(氮或稀有氣體)下進行燒 結，可以防止混入到靶材中的氫、水分或碳化氫等。也可以在真空中或高壓氣圍中進行燒結，而且還可以一邊施加機械壓力一邊進行燒結。
另外，靶材可以是非晶或結晶，並且如上所述使靶材包含0.1重量%或以上且20重量%或以下的SiO2，最好包含1重量%或以上且6重量%或以下的SiO2。在本發明說明中，除了特別指定的情況以外，也有將靶材稱為靶的情形。
一般地，墊板用來冷卻靶材並用作濺射電極，所以主要使用導熱性及導電性優異的銅。藉由在墊板的內部或背面形成冷卻路，且在冷卻路中迴圈用作冷卻劑的水或油脂等，可以提高靶的冷卻效率。但是，由於水的汽化溫度是100℃，因此當將靶保持為100℃以上時，不使用水而使用油脂等，即可。
例如，最好藉由電子束熔解貼合靶材和墊板。電子束熔接是指這樣的方法：藉由使在真空氣圍中產生的電子加速而會聚，並將該電子照射到物件物，可以只熔化熔接所希望的部分而不損壞熔接部之外的材料性質地進行熔接。由於可以控制熔接部的形狀及熔接的深度，並且在真空中進行熔接，因此可以防止氫、水分或碳化氫等附著到靶材。
當傳送所製造的靶時，在將靶保持在真空氣圍中或惰性氣圍(氮或稀有氣體氣圍)中的狀態下進行傳送。藉由這製程，可以防止氫、水分或碳化氫等附著到靶。
藉由不暴露大氣而在惰性氣體氣圍(氮或稀有氣體氣圍)下將靶安裝到濺射裝置時，也可以防止氫、水分或碳化氫等附著到靶。
在將靶安裝到濺射裝置之後，進行脫氫處理以去除殘留在靶表面或靶材內部的氫，即可。作為脫氫處理，有在減壓下將成膜處理室加熱到200℃或以上且600℃或以下的方法、在加熱狀態下反復氮或惰性氣體的引入和排氣的方法等。作為此時的靶冷卻劑，不使用水而使用油脂等，即可。雖然在不加熱地反復氮的引入及排氣時也可以獲得一定的效應，但是更佳在加熱的狀態下進行上述製程。此外，也可以對成膜處理室內引入氧或惰性氣體或氧和惰性氣體的兩者並使用高頻波或微波來產生惰性氣體或氧的電漿。雖然在不加熱的狀態下也可以獲得一定的效應，但是更佳在加熱的狀態下進行上述製程。
另外，作為用於濺射裝置等的真空裝置的真空泵，例如可使用低溫泵。低溫泵是指在真空室內設置極低溫面，且將真空室內的氣體分子凝結或吸附在該面上而進行捕捉，並進行排氣的泵。低溫泵的排氫或排水分能力高。
特別是，在使用所述加熱及其它的方法來充分地減少氣圍中的氫、水分、碳化氫之後，形成第一絕緣膜、氧化物半導體、第二絕緣膜。
作為在製造薄膜電晶體時使用的氣體，最好使用儘量減少氫、水分或碳化氫等的濃度的高純度氣體。藉由在氣體供給源和各裝置之間設置精製裝置，可以進一步提高氣 體純度。作為氣體純度，使用99.9999%或以上的氣體，即可。此外，為了防止從氣體藉由管內壁混入的氣體，最好使用將內表面進行鏡面拋光並由Cr2O3或Al2O3被鈍化的氣體藉由管。作為藉由管的接頭(joint)或閥，使用不將樹脂用於密封材料部分中的全金屬閥，即可。
注意，在本發明說明中，連續成膜是指如下狀態：在從第一成膜製程到第二成膜製程的一系列製程中，放置有被處理基板的氣圍不接觸大氣等的污染氣圍而一直控制為真空或惰性氣體氣圍(氮氣圍或稀有氣體氣圍)。藉由進行連續成膜，可以防止氫、水分或碳化氫等再次附著到清潔化了的被處理基板地進行成膜。
此外，導電膜用作源極電極或汲極電極。最好使用鋁、或者添加有銅、矽、鈦、釹、鈧、鉬等提高耐熱性的元素或防止小丘產生的元素的鋁合金的單層或疊層形成導電膜。或者，也可以為在鋁或鋁合金的單層或疊層的、下側或上側的一方或兩者，層疊鈦、鉬、鎢等高熔點金屬層的結構。尤其，作為與氧化物半導體層的介面特性優良的材料，可舉出鈦。特別是，當作為導電膜使用鈦膜、鋁膜和鈦膜的疊層時，電阻低，並且因由鈦膜夾上面和下面而不容易產生鋁膜所引起的小丘，從而該疊層適合於源極電極或汲極電極。
另外，也可以採用在閘電極和第一絕緣膜之間還具有氮化矽膜或氧化矽膜的結構。也就是說，閘極絕緣膜也可以採用兩層或其以上的疊層，作為與氧化物半導體層接觸 的最上層的膜即第一絕緣膜最好使用氧氮化矽膜，作為在其下層設置的絕緣膜也可以使用氮化矽膜或氧化矽膜。藉由設置氮化矽膜或氧化矽膜，用作防止在TFT的製造製程中基板表面被蝕刻的蝕刻停止膜。氮化矽膜或氧化矽膜也具有如下作用：可以抑制因鈉等可移動離子從包含鈉等鹼金屬的玻璃基板侵入到半導體區域中而使TFT的電特性變化。
可以實現使用氧化物半導體膜的薄膜電晶體的閘極電壓儘量接近於0V的正的臨界值電壓形成通道的結構。另外，可以減少臨界值的不均勻、防止電特性的退化、以及減少TFT偏移到常開啟狀態一側，更佳的是，可以消除偏移。
100‧‧‧基板
101‧‧‧閘電極
102‧‧‧絕緣膜
103‧‧‧半導體膜
104‧‧‧絕緣膜
105‧‧‧IGZO半導體層
106‧‧‧絕緣物
107‧‧‧接觸孔(開口)
108‧‧‧源極電極
109‧‧‧汲極電極
200、300、400、500、700‧‧‧基板
201、301、401、701‧‧‧閘電極
202、302、402、702‧‧‧絕緣膜
203、303、403、703‧‧‧半導體膜
204、304‧‧‧絕緣膜
205、305‧‧‧半導體層
206、306‧‧‧絕緣物
208、308、408、708‧‧‧源極電極
209、309、409、709‧‧‧汲極電極
210、310、410、710‧‧‧絕緣膜
211、311‧‧‧金屬多層膜
212、412‧‧‧半導體膜
213、413‧‧‧源極一側緩衝層
214、414‧‧‧汲極一側緩衝層
405、705‧‧‧IGZO半導體層
501‧‧‧絕緣膜
502‧‧‧氧化物半導體膜
503‧‧‧電極
510‧‧‧物性評價用樣品
581‧‧‧薄膜電晶體
585‧‧‧絕緣層
587、588‧‧‧電極層
589‧‧‧球形粒子
594‧‧‧空腔
595‧‧‧填充材料
596、597‧‧‧基板
601、602、603‧‧‧測定結果
604‧‧‧峰值
1000‧‧‧行動電話機
1001、2701、2703‧‧‧框體
1002、2705、2707‧‧‧顯示部
1003‧‧‧操作按鈕
1004‧‧‧外部連接埠
1005、2725‧‧‧揚聲器
1006‧‧‧麥克風
2600‧‧‧TFT基板
2601‧‧‧對置基板
2602‧‧‧密封材料
2603‧‧‧像素部
2604‧‧‧顯示元件
2605‧‧‧著色層
2606、2607‧‧‧偏光板
2608‧‧‧佈線電路部
2609‧‧‧撓性線路板
2610‧‧‧冷陰極管
2611‧‧‧反射板
2612‧‧‧電路基板
2613‧‧‧擴散板
2631‧‧‧海報
2632‧‧‧車內廣告
2700‧‧‧電子書閱讀器
2711‧‧‧軸部
2721‧‧‧電源開關
2723‧‧‧操作鍵
4001、4501、5300、5400‧‧‧基板
4002、4502、5301、5401‧‧‧像素部
4003、5303、5403‧‧‧信號線驅動電路
4004、5302、5402、5404‧‧‧掃描線驅動電路
4005、4505‧‧‧密封材料
4006、4506‧‧‧基板
4008‧‧‧液晶層
4010、4011、4509、4510‧‧‧薄膜電晶體
4013‧‧‧液晶元件
4015、4515‧‧‧連接端子電極
4016、4516‧‧‧端子電極
4018‧‧‧FPC
4019、4519‧‧‧各向異性導電膜
4020、4021‧‧‧絕緣層
4030‧‧‧像素電極層
4031‧‧‧對置電極層
4032‧‧‧絕緣層
4301、4302‧‧‧顯示部
4304‧‧‧操作部
4307‧‧‧顯示部
4308‧‧‧裝訂部
4309‧‧‧顯示按鈕
4310‧‧‧顯示部
4311、4312、4313‧‧‧顯示面板
4323‧‧‧信號線驅動電路
4507‧‧‧填充材料
4511‧‧‧發光元件
4512‧‧‧電場發光層
4513、4517‧‧‧電極層
4520‧‧‧分隔壁
5501-5506‧‧‧佈線
5543、5544‧‧‧節點
5571-5578‧‧‧薄膜電晶體
5601‧‧‧驅動器IC
5602‧‧‧開關群
5611、5612、5613、5621、5712-5717‧‧‧佈線
5701‧‧‧正反器
5721、5821‧‧‧信號
590a‧‧‧黑色區
590b‧‧‧白色區
6400‧‧‧像素
6401‧‧‧開關電晶體
6402‧‧‧驅動電晶體
6403‧‧‧電容元件
6404‧‧‧發光元件
6405‧‧‧信號線
6406‧‧‧掃描線
6407‧‧‧電源線
6408‧‧‧共同電極
7001‧‧‧TFT
7002‧‧‧發光元件
7003‧‧‧陰極
7004‧‧‧發光層
7005‧‧‧陽極
7011‧‧‧驅動TFT
7012‧‧‧發光元件
7013‧‧‧陰極
7014‧‧‧發光層
7015‧‧‧陽極
7016‧‧‧遮罩膜
7017‧‧‧導電膜
7021‧‧‧驅動TFT
7022‧‧‧發光元件
7023‧‧‧陰極
7024‧‧‧發光層
7025‧‧‧陽極
7027‧‧‧導電膜
9400‧‧‧通信裝置
9401‧‧‧框體
9402‧‧‧掃描按鈕
9403‧‧‧外部輸入端子
9404‧‧‧麥克風
9405‧‧‧揚聲器
9406‧‧‧發光部
9410‧‧‧顯示裝置
9411‧‧‧框體
9412‧‧‧顯示部
9413‧‧‧操作按鈕
9600‧‧‧電視裝置
9601‧‧‧框體
9603‧‧‧顯示部
9605‧‧‧支架
9607‧‧‧顯示部
9609‧‧‧操作鍵
9610‧‧‧搖控操作機
9700‧‧‧數位相框
9701‧‧‧框體
9703‧‧‧顯示部
9881‧‧‧框體
9882、9883‧‧‧顯示部
9884‧‧‧揚聲器部
9885‧‧‧操作鍵
9886‧‧‧記錄媒體插入部
9887‧‧‧連接端子
9888‧‧‧感測器
9889‧‧‧麥克風
9890‧‧‧LED燈
9891‧‧‧框體
9893‧‧‧連接部
9900‧‧‧投幣機
9901‧‧‧框體
9903‧‧‧顯示部
4321a、4322a、4504a‧‧‧掃描線驅動電路
4503a‧‧‧信號線驅動電路
4518a‧‧‧FPC
5603a、5603b、5603c‧‧‧薄膜電晶體
5703a、5703b、5703c、5803a、5803b、5803c‧‧‧時序
圖1A至圖1E是示出本發明的一個實施例的薄膜電晶體的製造製程的截面圖；圖2A至圖2F是示出本發明的一個實施例的薄膜電晶體的製造製程的截面圖；圖3A至圖3E是示出本發明的一個實施例的薄膜電晶體的製造製程的截面圖；圖4A至圖4E是示出本發明的一個實施例的薄膜電晶體的製造製程的截面圖；圖5A和圖5B是說明半導體裝置的方塊圖的圖；圖6是說明信號線驅動電路的結構的圖； 圖7是說明信號線驅動電路的工作的時序圖；圖8是說明信號線驅動電路的工作的時序圖；圖9是說明移位暫存器的結構的圖；圖10是說明正反器的連接結構的圖；圖11A1至圖11B是說明根據本發明的一個實施例的半導體裝置的圖；圖12是說明根據本發明的一個實施例的半導體裝置的圖；圖13是說明根據本發明的一個實施例的半導體裝置的圖；圖14是說明根據本發明的一個實施例的半導體裝置的像素等效電路的圖；圖15A至圖15C是說明根據本發明的一個實施例的半導體裝置的圖；圖16A和圖16B是說明根據本發明的一個實施例的半導體裝置的圖；圖17A和圖17B是說明電子紙的使用方式的例子的圖；圖18是示出電子書閱讀器的一個實施例的外觀圖；圖19A和圖19B是示出電視裝置及數位相框的一個實施例的外觀圖；圖20A和圖20B是示出遊戲機的一個實施例的外觀圖；圖21A和圖21B是示出行動電話機的一個實施例的 外觀圖；圖22A和圖22B是說明電子書閱讀器的一個實施例的圖；圖23是說明電子書閱讀器的一個實施例的圖；圖24A至圖24E是示出本發明的一個實施例的薄膜電晶體的製造製程的截面圖；圖25A至圖25C是示出氧化物半導體的霍爾(Hall)效應測量結果的圖；圖26是示出氧化物半導體層的XRD測量結果的圖。
下面，將說明本發明的實施例。
[實施例1]
在本實施例中，參照圖1A至圖1E說明薄膜電晶體及其製造製程。
首先，在基板100上形成閘電極101(參照圖1A)。
作為基板100，除了如鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃或鋁矽酸鹽玻璃等藉由熔融法或浮法製造的無鹼玻璃基板、以及陶瓷基板之外，還可以使用具有可耐受本製造製程的處理溫度的耐熱性的塑膠基板等。此外，還可以應用在不鏽鋼合金等的金屬基板的表面設置絕緣膜的基板。作為基板100的尺寸，可以使用320mm×400mm、370mm×470mm、550mm×650mm、600mm×720mm、680mm× 880mm、730mm×920mm、1000mm×1200mm、1100mm×1250mm、1150mm×1300mm、1500mm×1800mm、1900mm×2200mm、2160mm×2460mm、2400mm×2800mm或2850mm×3050mm等。
另外，也可以在形成閘電極101之前，在基板100上形成基底絕緣膜。作為基底絕緣膜，可藉由CVD法或濺射法等，以氧化矽膜、氮化矽膜、氧氮化矽膜或氮氧化矽膜的單層或疊層形成。也可以在基底絕緣膜中添加少量的鹵族元素例如氟、氯等來使鈉等的可動離子固定化。較佳的是，絕緣膜所包含的鹵族元素的濃度在於可藉由採用SIMS(二次離子質譜分析計)的分析獲得的濃度峰值為1×1015cm-3或以上且1×1020cm-3或以下的範圍內。
使用鈦、鉬、鉻、鉭、鎢、鋁等金屬材料或它們的合金材料來形成閘電極101。可以藉由濺射法或真空蒸鍍法在基板100上形成導電膜，藉由光微影技術或噴墨法在該導電膜上形成掩罩，並且使用該掩罩蝕刻導電膜，來形成閘電極101。另外，也可以使用銀、金、銅等導電奈米膏藉由噴墨法噴出並焙燒來形成閘電極101。另外，作為為了提高閘電極101的密接性並防止閘電極101擴散到基板或基底膜中的阻擋金屬，也可以在基板100及閘電極101之間提供上述金屬材料的氮化物膜。另外，閘電極101可以由單層結構或疊層結構形成，例如可以使用在基板100一側層疊鉬膜和鋁膜的結構、層疊鉬膜和鋁與釹的合金膜的結構、層疊鈦膜和鋁膜的結構、層疊鈦膜、鋁膜及鈦膜 的結構等。
在此，藉由濺射法形成鋁膜和鉬膜的疊層膜，並且利用光微影技術選擇性地進行蝕刻。此時，使用第一個光掩罩。注意，由於在閘電極101上形成半導體膜及佈線，因此最好將其端部加工為錐形，以便防止半導體膜及佈線的斷裂。
接下來，以不接觸大氣的方式連續地形成成為閘極絕緣膜的第一絕緣膜102、半導體膜103、第二絕緣膜104(參照圖1B)。藉由以不接觸大氣的方式連續地進行成膜，生產率高，並且薄膜介面的可靠性穩定。另外，可以形成各疊層介面而不被大氣中包含的水分、碳化氫及其它的污染雜質元素污染，且還可以防止氫被獲取到半導體膜中。
可以藉由CVD法或濺射法等並使用氧化矽膜、氮化矽膜、氧氮化矽膜或氮氧化矽膜形成第一絕緣膜102及第二絕緣膜104。在此，作為第一絕緣膜102及第二絕緣膜104，藉由RF濺射法形成含氮量為3原子%或以上且30原子%或以下的氧氮化矽膜。藉由使用含氮量為3原子%或以上且30原子%或以下的氧氮化矽膜，可以防止侵入或擴散到半導體膜103中的氫或水分等。最好以在薄膜電晶體中不產生磁滯或充電的條件形成絕緣膜。
此外，第一絕緣膜102還可以採用兩層或兩層以上的疊層。作為與氧化物半導體層接觸的最上層的膜，最好使用氧氮化矽膜。作為設置在其下層的絕緣膜，還可以使用 氮化矽膜或氧化矽膜。當作為閘電極101的材料使用可能產生小丘的材料時，這種下層膜還具有防止小丘的產生的效應。
在此，藉由DC磁控濺射法形成用作半導體層103的氧化物半導體層(IGZO半導體層)。在本發明說明中，將使用包含In、Ga及Zn的氧化物半導體膜形成的半導體層記為“IGZO半導體層”。IGZO半導體層的金屬元素的組成比率的自由度高，並且以寬範圍的混合比用作半導體層。例如，作為一例也可以舉出含有10重量%的氧化鋅的氧化銦、或者將氧化銦、氧化鎵、氧化鋅分別以等摩爾混合的材料、或者膜中的金屬元素的存在比率為In：Ga：Zn=2.2：2.2：1.0[atom比]的氧化物。為了減少薄膜電晶體的電特性的不均勻，IGZO半導體層最好為非晶狀態。
在只有氧的氣圍中形成半導體膜103。一般地，當採用濺射法時往往在包含Ar或Kr等稀有氣體的氣圍中進行成膜，但是因為這些稀有氣體元素的質量比氧的質量大，所以促進當進行濺射時附著到成膜處理室的內壁或工具的水分或碳化氫等含氫的氣體的脫離。但是，為了提高沈積速度，也可以在不影響到從成膜處理室內壁等的氣體的脫離的範圍內混合氧和稀有氣體而使用。具體地，可以在氧的流量比為50%或以上且100%或以下，最好為70%或以上且100%或以下的氣圍下進行濺射。另外，當進行半導體膜103的成膜時，最好使基板溫度為室溫(25℃)或以 上且低於200℃。
接著，為了對半導體膜103進行構圖，對第二絕緣膜104選擇性地進行蝕刻形成絕緣物106，而且對半導體膜103選擇性地進行蝕刻形成IGZO半導體層105。藉由使用氯氣體的乾蝕刻法進行蝕刻。絕緣物106用作通道保護膜。在這步驟中，在半導體膜103被去除的區域中，閘極絕緣膜的表面露出。在此使用第二個光掩罩。在氧氣圍下進行灰化處理去除當進行構圖時形成在第二絕緣膜104上的掩罩。這步驟的基板的截面結構相當於圖1C所示的基板的截面圖(參照圖1C)。為了儘量去除薄膜電晶體的製造製程中的水分，也可以不進行後面的使用水的清洗。
接著，最好以200℃或以上且600℃或以下，典型地以300℃或以上且500℃或以下進行熱處理。在此，在爐中，在包含氧的氮氣圍下以350℃進行一個小時的熱處理。藉由該熱處理，進行IGZO半導體層105的原子級的重新排列。由於藉由該熱處理(也包括光退火)釋放阻礙載子遷移的應變。另外，對於進行熱處理的時序，只要是在形成半導體膜103之後就沒有特別的限定。在本實施例中，因採用由絕緣物106覆蓋IGZO半導體層105上的結構而可以減少熱處理之後的IGZO半導體層105的退化，所以是較佳的。
接著，還去除絕緣物106的一部分並形成用來連接後面形成的源極電極108或汲極電極109和IGZO半導體層105的接觸孔(開口)107。為了選擇性地進行蝕刻來形 成使IGZO半導體層105的一部分露出的接觸孔(開口)107，使用光微影技術。在此使用第三個光掩罩。藉由使用氯氣體的乾蝕刻法進行蝕刻。對於在此的形成接觸孔(開口)107的蝕刻，使用蝕刻率與IGZO半導體層105充分不同的條件。此外，也可以藉由雷射照射，只選擇性地去除絕緣物106，從而形成接觸孔(開口)107。
將接觸孔(開口)107形成為儘量小以消除當形成時對IGZO半導體層105帶來的氫、水分或碳化氫等的影響，即可。但是，如果形成為太小，則不能充分地獲得完成後的薄膜電晶體的特性，所以可在沒有影響的範圍內形成為儘可能小。
接著，形成成為源極電極或汲極電極的金屬多層膜。在此，藉由DC磁控濺射法在鈦膜上層疊鋁膜，而且還在鋁膜上層疊鈦膜。藉由在濺射處理室設置鈦靶和鋁靶並使用擋板按順序層疊而進行連續成膜，可以在同一處理室中連續地層疊。此時，也可以在只有Ar或Kr等的稀有氣體的氣圍中層疊。這是因為如下緣故：已經實現由第一絕緣膜102和第二絕緣膜104夾著IGZO半導體層105的結構，特別是IGZO半導體層105中的通道形成區不受從處理室的內壁的氣體脫離所引起的氫、水分或碳化氫等的影響。
此外，也可以在形成金屬多層膜之前，對接觸孔(開口)107中的IGZO半導體層進行反濺射來蝕刻約10nm左右。反濺射是指這樣的方法：不對靶一側施加電壓而在 惰性氣體或氧氣圍下對基板一側施加電壓來在基板一側形成電漿，以對表面進行蝕刻。藉由反濺射，可以實現IGZO半導體層和金屬多層膜之間的良好的介面狀態，並減少接觸電阻。
另外，也可以在IGZO半導體層和金屬多層膜之間形成成為緩衝層的氧化物半導體膜。例如，可以使用氧化鈦、氧化鉬、氧化鋅、氧化銦、氧化鎢、氧化鎂、氧化鈣、氧化錫等。再者，還可以使用Al-Zn-O類非單晶膜或包含氮的Al-Zn-O類非單晶膜，即Al-Zn-O-N類非單晶膜。Al-Zn-O類氧化物半導體或Al-Zn-O-N類氧化物半導體所包含的鋁最好為1重量%或以上且10重量%或以下。
注意，在此所示的Al-Zn-O-N類氧化物半導體膜不意味著化學計量比為Al：Zn：O：N=1：1：1：1，只為容易的表示而進行記載。可以根據成膜條件適當地調整這些元素的結構比率。
也可以使緩衝層包含賦予n型或p型的導電型的雜質。作為雜質元素，可以使用銦、鎵、鋁、鋅、錫等。
由於緩衝層的載子濃度比IGZO半導體層高，且其導電性優異，因此可以與源極電極或汲極電極和IGZO半導體層直接接合的情況相比減少接觸電阻。
緩衝層還可以稱為源極區或汲極區。
接著，對金屬多層膜選擇性地進行蝕刻形成源極電極108或汲極電極109。在此，使用第四個光掩罩。可以藉由使用氯氣體的乾蝕刻法蝕刻按順序層疊鈦膜、鋁膜和鈦 膜而成的三層結構的導電膜。當在IGZO半導體層和金屬多層膜之間形成緩衝層時也可以在進行金屬多層膜的蝕刻的同時對緩衝層進行蝕刻。該步驟中的基板的截面結構相當於圖1E所示的基板的截面圖(參照圖1E)。
本實施例中的通道形成區是指如下區域，即IGZO半導體層105的閘電極101和IGZO半導體層105重疊的區域中的從用來使源極電極108與IGZO半導體層105連接的接觸孔(開口)107的端部到用來使汲極電極109與IGZO半導體層105連接的接觸孔(開口)107的端部。圖1D中的L1相當於通道長度。
藉由由含氮量為3原子%或以上且30原子%或以下的氧氮化矽膜夾著IGZO半導體層105的通道形成區，可以防止對通道形成區侵入或擴散的氫或水分等。最好以在薄膜電晶體中不產生磁滯或充電的條件形成氧氮化矽膜。
[實施例2]
在本實施例中，參照圖2A至圖2F說明薄膜電晶體及其製造製程。另外，省略對於與實施例1相同的部分或具有與此同樣的功能的部分以及製程的反復說明。
首先，在基板200上形成閘電極201。在此使用第一個光掩罩(參照圖2A)。
接著，不接觸大氣地連續形成成為閘極絕緣膜的第一絕緣膜202、第一半導體膜203、第二絕緣膜204(參照圖2B)。在此，作為第一絕緣膜202及第二絕緣膜204， 藉由RF濺射法形成含氮量為3原子%或以上且30原子%或以下的氧氮化矽膜，並且作為第一半導體膜203，藉由對包含Zn(鋅)的氧化物半導體(ZnO)使用包含0.1重量%或以上且20重量%或以下的SiO2的氧化物半導體靶的DC磁控濺射法形成氧化物半導體層。如在實施例1所說明，在只有氧的氣圍中形成氧化物半導體層，但是也可以使氧的流量比為50%或以上且100%或以下，最好為70%或以上且100%或以下，且混合稀有氣體的氣圍中形成氧化物半導體層。另外，較佳的是，當進行第一半導體膜203的成膜時，最好使基板溫度為室溫(25℃)或以上且低於200℃。
接著，以只有使與閘電極重疊的位置、與成為第一半導體膜203的通道形成區的位置重疊的部分殘留的方式對第二絕緣膜204進行蝕刻，來形成絕緣物206。絕緣物206用作通道保護膜。為了選擇性地進行蝕刻形成絕緣物206，使用光微影技術。在此，使用第二個光掩罩。在此的用來形成絕緣物206的蝕刻是藉由乾蝕刻法進行的，並使用蝕刻率與第一半導體膜203充分不同的條件(參照圖2C)。在氧氣圍下，進行灰化處理來去除當進行構圖時形成在第二絕緣膜204上的掩罩。為了儘量去除薄膜電晶體的製造製程中的水分，也可以不進行後面的使用水的清洗。
此外，當形成絕緣物206時，也可以不使用光掩罩而使用背面曝光並自對準地在重疊於閘電極的位置上選擇性 地形成掩罩。特別是，第一半導體膜203是氧化物半導體膜，並且它具有高透光性而適合於背面曝光。但是，當進行背面曝光時，第一絕緣膜202及第二絕緣膜204都需要為具有充分的透光性的材料。
接著，最好以200℃或以上且600℃或以下，典型地以300℃或以上且500℃或以下進行熱處理。在此，在爐中，在包含氧的氮氣圍下以350℃進行一個小時的熱處理。藉由該熱處理，進行第一半導體膜203的原子級的重新排列。由於藉由該熱處理(包括光退火)釋放阻礙載子遷移的應變。另外，對於進行熱處理的時序，只要是在形成第一半導體膜203之後就沒有特別的限定。在本實施例中，因採用由絕緣物206覆蓋第一半導體膜203上的結構而可以減少熱處理之後的第一半導體膜203的退化，所以是較佳的。
接著，形成成為緩衝層的第二半導體膜212和成為源極電極或汲極電極的金屬多層膜211。在此，藉由DC磁控濺射法形成用作第二半導體膜212的氧化鈦膜，在第二半導體膜212上層疊用作金屬多層膜211的鈦膜，在鈦膜上層疊鋁膜，再者在鋁膜上層疊鈦膜(參照圖2D)。
由於成為緩衝層的第二半導體膜212的載子濃度比氧化物半導體層高，且其導電性優異，因此可以與源極電極或汲極電極和半導體層直接接合的情況相比，在設置緩衝層的情況下減少接觸電阻。
最好在形成成為緩衝層的第二半導體膜212之後，以 200℃或以上且600℃或以下，典型地以300℃或以上且500℃或以下進行熱處理。在此，在爐中，在包含氧的氮氣圍下以350℃進行一個小時的熱處理。藉由該熱處理，進行第二半導體膜212的原子級的重新排列。由於藉由該熱處理(包括光退火)釋放阻礙載子遷移的應變。
接著，對金屬疊層膜選擇性地進行蝕刻形成源極電極208或汲極電極209。在此，使用第三個光掩罩。藉由乾蝕刻法進行蝕刻。此時，藉由以可以對金屬多層膜211、第二半導體膜212和第一半導體膜203均進行蝕刻的條件進行蝕刻，可以以同一蝕刻製程形成源極電極208、汲極電極209、源極一側緩衝層213、汲極一側緩衝層214及半導體層205。絕緣物206用作通道保護膜，防止通道形成區的半導體層205受到蝕刻(參照圖2E)。
本實施例中的通道形成區是半導體層205中的閘電極201、半導體層205和絕緣物206重疊的區域，並且絕緣物206的寬度L2相當於通道長度。
藉由在半導體層205的通道形成區的上層及下層中形成含氮量為3原子%或以上且30原子%或以下的氧氮化矽膜，並由氧氮化矽膜夾著通道形成區，可以防止侵入或擴散到通道形成區的氫或水分等。
另外，為了防止從半導體層側面部侵入或擴散的氫或水分等，也可以覆蓋薄膜電晶體地形成第三絕緣膜210。可以使用氧化矽膜、氮化矽膜、氧氮化矽膜或氮氧化矽膜形成第三絕緣膜210。例如，也可以藉由濺射法形成含氮 量為3原子%或以上且30原子%或以下的氧氮化矽膜。藉由使用含氮量為3原子%至30原子%的氧氮化矽膜，可以防止侵入或擴散到薄膜電晶體的氫、水分或碳化氫等。最好以在薄膜電晶體中不產生磁滯或充電的條件形成氧氮化矽膜。
[實施例3]
在本實施例中，參照圖3A至圖3E說明薄膜電晶體及其製造製程。另外，省略對於與實施例1相同的部分或具有與此同樣的功能的部分以及製程的反復說明。
首先，在基板300上形成閘電極301。在此，使用第一個光掩罩。
接著，形成成為閘極絕緣膜的第一絕緣膜302和成為源極電極或汲極電極的金屬多層膜311。
藉由CVD法或濺射法等並使用氧化矽膜、氮化矽膜、氧氮化矽膜或氮氧化矽膜形成第一絕緣膜302。在此，作為第一個絕緣膜302，藉由RF濺射法形成含氮量為3原子%或以上且30原子%或以下的氧氮化矽膜。
作為成為源極電極或汲極電極的金屬多層膜311，藉由DC磁控濺射法在鈦膜上層疊鋁膜，且在鋁膜上層疊鈦膜(參照圖3A)。
接著，對金屬多層膜選擇性地進行蝕刻形成源極電極308或汲極電極309。在此，使用第二個光掩罩(參照圖3B)。
接著，不接觸大氣地連續形成半導體膜303和第二絕緣膜304(參照圖3C)。作為半導體膜303使用氧化物半導體層(ZnO-SiOX(X>0)半導體層)，該氧化物半導體層是藉由DC磁控濺射法並使用使氧化鋅包含10重量%的氧化矽的靶形成的。如在實施例1所說明，在只有氧的氣圍中形成氧化物半導體層，但是也可以將氧的流量比設定為50%或以上且100%或以下，最好設定為70%或以上且100%或以下，且混合稀有氣體的氣圍中形成氧化物半導體層。另外，當進行半導體膜303的成膜時，最好將基板溫度設定為室溫(25℃)或以上且低於200℃。
在此示出藉由XRD測量的氧化物半導體層(ZnO-SiO半導體層)的晶性評價結果。對於使氧化鋅包含7.5重量%、10重量%、12.5重量%的氧化矽的靶形成的三種氧化物半導體層(ZnO-SiO半導體層)進行測量。
圖26示出XRD測量結果。橫軸表示對入射X射線的測量樣品和信號檢測部的旋轉角度(2θ)，而縱軸表示X射線衍射強度。在附圖中示出氧化矽的含量為7.5重量%時的測量結果601、氧化矽的含量為10重量%時的測量結果602、氧化矽的含量為12.5重量%的測量結果603。
根據圖26的測量結果可知：當氧化矽的含量為7.5重量%時檢測出呈現晶性的峰值604，但是當氧化矽的含量為10重量%以上時不檢測呈現晶性的峰值且形成非晶矽膜。另外，當ZnO-SiOX(X>0)半導體層的氧化矽的含量為10重量%或以上時，即使在進行700℃的熱處理時也 可以保持非晶狀態。
也可以在形成半導體膜303之前，藉由進行反濺射蝕刻第一絕緣膜302、源極電極308及汲極電極309的表面約10nm左右。藉由進行反濺射，能夠去除附著到第一絕緣膜302、源極電極308及汲極電極309的表面的氫、水分或碳化氫等。
接著，為了對半導體膜303進行構圖，對第二絕緣膜304選擇性地進行蝕刻形成絕緣物306，而且對半導體膜303選擇性地進行蝕刻形成ZnO-SiOX(X>0)半導體層305。在此使用第三個光掩罩。在氧氣圍下藉由灰化處理去除當構圖時形成在第二絕緣膜304上的掩罩。絕緣物306用作通道保護膜。藉由乾蝕刻法進行蝕刻。為了在薄膜電晶體的製造製程中儘量去除水分，也可以不進行後面的使用水的清洗。
接著，最好以200℃或以上且600℃或以下，典型地以300℃或以上且500℃或以下進行熱處理。在此，在爐中，在包含氧的氮氣圍下以350℃進行一個小時的熱處理。藉由該熱處理，進行半導體層305的原子級的重新排列。由於藉由該熱處理(包括光退火)釋放阻礙載子遷移的應變。另外，對於進行熱處理的時序，只要是在形成半導體膜303之後就沒有特別的限定。在本實施例中，因採用由絕緣物306覆蓋半導體層305上的結構而可以減少熱處理之後的半導體層305的退化，所以是較佳的。
本實施例中的通道形成區是指ZnO-SiOX(X>0)半導 體層305中的閘電極301和ZnO-SiOX(X>0)半導體層305重疊且被源極電極308和汲極電極309夾住的區域。源極電極308和汲極電極309之間的距離L3相當於通道長度。
藉由採用在半導體層305的通道形成區的上層及下層形成含氮量為3原子%或以上且30原子%或以下的氧氮化矽膜，並由氧氮化矽膜夾著通道形成區的結構，可以防止侵入或擴散到通道形成區的氫或水分等。最好以在薄膜電晶體中不產生磁滯或充電的條件形成氧氮化矽膜。
另外，為了防止從ZnO-SiOX(X>0)半導體層側面部侵入或擴散的氫或水分等，也可以覆蓋薄膜電晶體地形成第三絕緣膜310。最好以在薄膜電晶體中不產生磁滯或充電的條件形成第三絕緣膜310。使用氧化矽膜、氮化矽膜、氧氮化矽膜或氮氧化矽膜形成第三絕緣膜310。例如，也可以藉由RF濺射法形成含氮量為3原子%或以上且30原子%或以下的氧氮化矽膜。藉由使用含氮量為3原子%或以上且30原子%或以下的氧氮化矽膜，可以防止侵入或擴散到薄膜電晶體的氫或水分等。
此外，也可以根據需要在ZnO-SiOX(X>0)半導體層和金屬疊層膜之間形成成為緩衝層的氧化物半導體膜。
[實施例4]
在本實施例中，參照圖4A至圖4E說明薄膜電晶體及其製造製程。另外，省略對於與實施例1相同的部分或 具有與此同樣的功能的部分以及製程的反復說明。
首先，在基板400上形成閘電極401。在此使用第一個光掩罩(參照圖4A)。
接著，不接觸大氣地連續形成成為閘極絕緣膜的第一絕緣膜402、第一半導體膜403、第二半導體膜412(參照圖4B)。在此，作為第一絕緣膜402，藉由RF濺射法形成含氮量為3原子%或以上且30原子%或以下的氧氮化矽膜，作為第一半導體膜403，藉由DC磁控濺射法形成IGZO半導體層，並且作為第二半導體膜412形成Al-Zn-O-N類氧化物半導體膜。另外，當進行氧化物半導體膜的成膜時，最好將基板溫度設定為室溫(25℃)或以上且低於200℃。
注意，在此所示的Al-Zn-O-N類氧化物半導體膜不意味著化學計量比為Al：Zn：O：N=1：1：1：1，只為容易的表示而進行記載。可以根據成膜條件適當地調整這些元素的結構比率。
接著，最好以200℃或以下且600℃或以下，典型地以300℃或以下且500℃或以下進行熱處理。在此，在爐中，在包含氧的氮氣圍下以350℃進行一個小時的熱處理。藉由該熱處理，進行IGZO半導體層及Al-Zn-O-N類氧化物半導體膜的原子級的重新排列。由於藉由該熱處理(包括光退火)釋放阻礙載子遷移的應變。另外，對於進行熱處理的時序，只要是在形成第一半導體膜403及第二半導體膜412之後就沒有特別的限定。
接著，為了對第一半導體膜403進行構圖，對第二半導體膜412選擇性地進行蝕刻，而且對第一半導體膜403選擇性地進行蝕刻形成IGZO半導體層405。藉由使用氯氣體的乾蝕刻法進行蝕刻。第二半導體膜412用作緩衝層。在這步驟中，在第一半導體膜403被去除的區域中，閘極絕緣膜的表面露出。在此使用第二個光掩罩。在氧氣圍下進行灰化處理去除當進行構圖時形成在第二半導體膜412上的掩罩。這步驟的基板的截面結構相當於圖4C所示的基板的截面圖(參照圖4C)。為了儘量去除薄膜電晶體的製造製程中的水分，也可以不進行後面的使用水的清洗。
由於成為緩衝層的第二半導體膜412的載子濃度比IGZO半導體層高，且其導電性優異，因此可以與源極電極或汲極電極和IGZO半導體層直接接合的情況相比，在設置緩衝層的情況下減少接觸電阻。
接著，形成成為源極電極或汲極電極的金屬多層膜。在此，藉由DC磁控濺射法在鈦膜上層疊鋁膜，而且還在鋁膜上層疊鈦膜。藉由在濺射處理室設置鈦靶和鋁靶並使用擋板按順序層疊而進行連續成膜，可以在同一處理室中連續地層疊。
接著，對金屬多層膜進行選擇性蝕刻形成源極電極408或汲極電極409。在此使用第三個光掩罩。藉由乾蝕刻進行蝕刻。此時，可以對金屬多層膜和第二半導體膜412進行蝕刻，並採用與IGZO半導體層405的蝕刻率充 分不同的條件。由此，可以藉由同一蝕刻製程形成源極一側緩衝層413及汲極一側緩衝層414(參照圖4D)。
接著，為了防止從外部侵入或擴散的氫或水分等，覆蓋薄膜電晶體地形成第三絕緣膜410。最好以在薄膜電晶體中不產生磁滯或充電的條件形成第三絕緣膜410。可以使用氧化矽膜、氮化矽膜、氧氮化矽膜或氮氧化矽膜形成第三絕緣膜410。例如，也可以藉由RF濺射法形成含氮量為3原子%或以上且30原子%或以下的氧氮化矽膜。藉由使用含氮量為3原子%或以上且30原子%或以下的氧氮化矽膜，可以防止侵入或擴散到薄膜電晶體的氫或水分等。
也可以在形成第三絕緣膜410之前，藉由進行反濺射蝕刻IGZO半導體層405、源極電極408及汲極電極409的表面約10nm左右。藉由進行反濺射，去除附著到源極電極408及汲極電極409的表面的氫、水分或碳化氫等。
本實施例中的通道形成區是IGZO半導體層405中的閘電極401和IGZO半導體層405重疊且被源極一側緩衝層413及汲極一側緩衝層414夾住的區域。源極一側緩衝層413和汲極一側緩衝層414之間的距離L4相當於通道長度(參照圖4E)。
藉由採用在IGZO半導體層405的通道形成區的上層及下層形成含氮量為3原子%或以上且30原子%或以下的氧氮化矽膜，並由氧氮化矽膜夾著通道形成區的結構，可以防止侵入或擴散到通道形成區的氫或水分等。
[實施例5]
在本實施例中，參照圖24A至圖24E說明薄膜電晶體及其製造製程。另外，省略與實施例1相同部分或具有同樣的功能的部分及製程的反復說明。
首先，在基板700上形成閘電極701。在此使用第一個光掩罩(參照圖24A)。
接著，不接觸大氣地連續形成成為閘極絕緣膜的第一絕緣膜702和半導體膜703(參照圖24B)。在此，作為第一絕緣膜702，藉由RF濺射法形成含氮量為3原子%或以上且30原子%或以下的氧氮化矽膜，並且藉由濺射法並使用對包含In(銦)、Ga(鎵)及Zn(鋅)的氧化物添加氧化矽的靶來形成半導體膜703。另外，當進行半導體膜703的成膜時，最好將基板溫度設定為室溫(25℃)或以上且低於200℃。
當形成半導體膜703時，另外進行用作半導體膜703的氧化物半導體膜的物性評價。圖25A示出用來對氧化物半導體膜的物性進行評價的物性評價用樣品510的立體視圖。制造物性評價用樣品510並在室溫下進行霍爾(Hall)效應測量，來評價氧化物半導體膜的載子濃度和霍爾遷移率。在基板500上形成由氧氮化矽構成的絕緣膜501，在其上形成成為評價對象的氧化物半導體膜502，並在其上形成電極503至506制造物性評價用樣品510。對靶材添加2重量%、5重量%、10重量%的氧化矽的三 種靶形成成為評價對象的氧化物半導體膜。對各氧化物半導體膜分別制造物性評價用樣品510在室溫下進行霍爾效應測量。再者，作為參考值，準備使用沒有添加氧化矽的靶形成氧化物半導體膜的樣品來進行同樣的評價。
圖25B示出從霍爾效應測量得出的氧化物半導體膜的載子濃度。在圖25B中，橫軸表示氧化矽添加量，縱軸表示載子濃度。隨著氧化矽添加量從0重量%增加為2重量%、5重量%、10重量%，各載子濃度從1.6×1019/cm3降低為8.0×1017/cm3、2.7×1016/cm3、2.0×1012/cm3。
圖25C示出從霍爾效應測量得出的氧化物半導體膜的霍爾遷移率。在圖25C中，橫軸表示氧化矽添加量，縱軸表示霍爾遷移率。隨著氧化矽添加量從0重量%增加為2重量%、5重量%、10重量%，各載子濃度從15.1cm2/Vs降低為8.1cm2/Vs、2.6cm2/Vs、1.8cm2/Vs。
從圖25B及圖25C所示的結果觀察到隨著氧化矽的添加量增加而載子濃度和霍爾遷移率降低的趨勢，但是當氧化矽添加量為5重量%和10重量%時，霍爾遷移率沒有大的區別。所以，當對IGZO半導體層添加氧化矽時，也可以對靶添加多於0重量%且10重量%或以下的範圍的氧化矽，最好添加多於0重量%且6重量%以下的範圍的氧化矽。也就是說，載子濃度在2.0×1012/cm3或以上且低於1.6×1019/cm3的範圍內也可，但最好在2.0×1016/cm3或以上且低於1.6×1019/cm3的範圍內。此外，霍爾遷移率在1.8cm2/Vs或以上且低於15.1cm2/Vs的範圍內也可，最好 低於15.1cm2/Vs且2.4cm2/Vs或以上的範圍內。
最好在形成半導體膜703之後，以200℃或以上且600℃或以下，典型地以300℃或上以且500℃或以下進行熱處理。在此，在爐中，在包含氧的氮氣圍下以350℃進行一個小時的熱處理。藉由該熱處理，進行IGZO半導體層的原子級的重新排列。由於藉由該熱處理(包括光退火)釋放阻礙載子遷移的應變。另外，對於進行熱處理的時序，只要是在形成半導體膜703之後就沒有特別的限定。
接著，為了對半導體膜703進行構圖，對半導體膜703選擇性地進行蝕刻形成IGZO半導體層705。藉由使用氯氣體的乾蝕刻法進行蝕刻。在這步驟中，在半導體膜703被去除的區域中，閘極絕緣膜的表面露出。在此使用第二個光掩罩。在氧氣圍下進行灰化處理去除當進行構圖時形成在半導體膜703上的掩罩。這步驟的基板的截面結構相當於圖24C所示的基板的截面圖(參照圖24C)。為了儘量去除薄膜電晶體的製造製程中的水分，也可以不進行後面的使用水的清洗。
接著，形成成為源極電極或汲極電極的金屬多層膜。在此，藉由DC磁控濺射法在鈦膜上層疊鋁膜，並且在鋁膜上層疊鈦膜。在濺射處理室中設置鈦靶及鋁靶並使用擋板按順序層疊而進行連續成膜，可以在同一處理室中連續地層疊。
接著，對金屬多層膜選擇性地進行蝕刻形成源極電極 708或汲極電極709。在此使用第三個光掩罩。藉由乾蝕刻法進行蝕刻。此時，可以對金屬多層膜進行蝕刻，並使用蝕刻率與IGZO半導體層705充分不同的條件。由此，可以藉由同一蝕刻製程形成源極電極708及汲極電極709(參照圖24D)。
接著，為了防止從外部侵入或擴散的氫或水分等，覆蓋薄膜電晶體地形成第三絕緣膜710。最好以在薄膜電晶體中不產生磁滯或充電的條件形成第三絕緣膜710。使用氧化矽膜、氮化矽膜、氧氮化矽膜或氮氧化矽膜形成第三絕緣膜710。例如，也可以藉由RF濺射法形成含氮量為3原子%或以上且30原子%或以下的氧氮化矽膜。藉由使用含氮量為3原子%或以上且30原子%或以下的氧氮化矽膜，可以防止侵入或擴散到薄膜電晶體的氫或水分等。
也可以在形成第三絕緣膜710之前，藉由進行反濺射蝕刻IGZO半導體層705、源極電極708及汲極電極709的表面約10nm左右。藉由進行反濺射，能夠去除附著到源極電極708及汲極電極709的表面的氫、水分或碳化氫等。
本實施例中的通道形成區是IGZO半導體層705中的閘電極701和IGZO半導體層705重疊且被源極電極708及汲極電極709夾住的區域。源極電極708和汲極電極709之間的距離L5相當於通道長度(參照圖24E)。
藉由採用在IGZO半導體層705的通道形成區的上層及下層形成含氮量為3原子%或以上且30原子%或以下的 氧氮化矽膜，並由氧氮化矽膜夾著通道形成區的結構，可以防止侵入或擴散到通道形成區的氫或水分等。
可以藉由上述製程製造使用IGZO半導體層的薄膜電晶體。
根據圖25C及圖26可知：藉由添加氧化矽，可以獲得促進氧化物半導體層的非晶化並減少製造半導體裝置時的特性不均勻的效果。此外，包含在IGZO半導體層中的Ga具有促進非晶化的效果，但藉由使用氧化矽代替Ga可以減少或刪掉包含在IGZO半導體層中的高價的Ga來提高生產率。
[實施例6]
在本實施例中，在半導體裝置的一個方式的顯示裝置中，以下對至少在同一基板上製造驅動電路的一部分和配置在像素部中的薄膜電晶體的例子進行說明。
配置在像素部的薄膜電晶體根據實施例1至實施例5而形成。另外，由於實施例1至實施例5所示的薄膜電晶體為n通道型TFT，所以將驅動電路中的可以由n通道型TFT構成的驅動電路的一部分形成在與像素部的薄膜電晶體同一基板上。
圖5A示出半導體裝置的一個方式的主動矩陣型液晶顯示裝置的方塊圖的一例。圖5A所示的顯示裝置在基板5300上包括：具有多個具備顯示元件的像素的像素部5301；選擇各像素的掃描線驅動電路5302；以及控制對 被選擇的像素的視頻信號輸入的信號線驅動電路5303。
像素部5301藉由從信號線驅動電路5303在行方向上延伸地配置的多個信號線S1至Sm(未圖示)與信號線驅動電路5303連接，藉由從掃描線驅動電路5302在列方向上延伸地配置的多個掃描線G1至Gn(未圖示)與掃描線驅動電路5302連接，並且具有對應於信號線S1至Sm以及掃描線G1至Gn配置為矩陣狀的多個像素(未圖示)。並且，各個像素與信號線Sj(信號線S1至Sm中任一)、掃描線Gi(掃描線G1至Gn中任一)連接。
此外，實施例1至實施例5所示的薄膜電晶體是n通道型TFT，參照圖6說明由n通道型TFT構成的信號線驅動電路。
圖6所示的信號線驅動電路包括：驅動器IC5601；開關群5602_1至5602_M；第一佈線5611；第二佈線5612；第三佈線5613；以及佈線5621_1至5621_M。開關群5602_1至5602_M分別包括第一薄膜電晶體5603a、第二薄膜電晶體5603b以及第三薄膜電晶體5603c。
驅動器IC5601連接到第一佈線5611、第二佈線5612、第三佈線5613及佈線5621_1至5621_M。而且，開關群5602_1至5602_M分別連接到第一佈線5611、第二佈線5612、第三佈線5613及分別對應於開關群5602_1至5602_M的佈線5621_1至5621_M。而且，佈線5621_1至5621_M分別藉由第一薄膜電晶體5603a、第二薄膜電晶體5603b及第三薄膜電晶體5603c連接到三個信號線 (信號線Sm-2、信號線Sm-1、信號線Sm(m=3M))。例如，第J行的佈線5621_J(佈線5621_1至佈線5621_M中任一)藉由開關群5602_J所具有的第一薄膜電晶體5603a、第二薄膜電晶體5603b及第三薄膜電晶體5603c連接到信號線Sj-2、信號線Sj-1、信號線Sj(j=3J)。
另外，對第一佈線5611、第二佈線5612、第三佈線5613分別輸入信號。
另外，驅動器IC5601最好使用單晶半導體形成。再者，開關群5602_1至5602_M最好形成在與像素部同一基板上。因此，最好在不同的基板上形成驅動器IC5601和開關群5602_1至5602_M且藉由FPC等連接驅動器IC5601和開關群5602_1至5602_M。或者，也可以在與像素部同一基板上藉由進行貼合設置單晶半導體層形成驅動器IC5601。
接著，參照圖7的時序圖說明圖6所示的信號線驅動電路的工作。另外，圖7的時序圖示出選擇第i列掃描線Gi時的時序圖。再者，第i列掃描線Gi的選擇期間被分割為第一子選擇期間T1、第二子選擇期間T2及第三子選擇期間T3。而且，圖6的信號線驅動電路在其他列的掃描線被選擇的情況下也進行與圖7相同的工作。
另外，圖7的時序圖示出第J行佈線5621_J藉由第一薄膜電晶體5603a、第二薄膜電晶體5603b及第三薄膜電晶體5603c連接到信號線Sj-2、信號線Sj-1、信號線Sj的情況。
另外，圖7的時序圖示出第i列掃描線Gi被選擇的時序、第一薄膜電晶體5603a的導通/截止的時序5703a、第二薄膜電晶體5603b的導通/截止的時序5703b、第三薄膜電晶體5603c的導通/截止的時序5703c及輸入到第J行佈線5621_J的信號5721_J。
另外，在第一子選擇期間T1、第二子選擇期間T2及第三子選擇期間T3中，對佈線5621_1至佈線5621_M分別輸入不同的視頻信號。例如，在第一子選擇期間T1中輸入到佈線5621_J的視頻信號輸入到信號線Sj-2，在第二子選擇期間T2中輸入到佈線5621_J的視頻信號輸入到信號線Sj-1，在第三子選擇期間T3中輸入到佈線5621_J的視頻信號輸入到信號線Sj。再者，在第一子選擇期間T1、第二子選擇期間T2及第三子選擇期間T3中輸入到佈線5621_J的視頻信號分別為Data_j-2、Data_j-1、Data_j。
如圖7所示，在第一子選擇期間T1中，第一薄膜電晶體5603a導通，而第二薄膜電晶體5603b及第三薄膜電晶體5603c截止。此時，輸入到佈線5621_J的Data_j-2藉由第一薄膜電晶體5603a輸入到信號線Sj-2。在第二子選擇期間T2中，第二薄膜電晶體5603b導通，而第一薄膜電晶體5603a及第三薄膜電晶體5603c截止。此時，輸入到佈線5621_J的Data_j-1藉由第二薄膜電晶體5603b輸入到信號線Sj-1。在第三子選擇期間T3中，第三薄膜電晶體5603c導通，而第一薄膜電晶體5603a及第二薄膜 電晶體5603b截止。此時，輸入到佈線5621_J的Data_j藉由第三薄膜電晶體5603c輸入到信號線Sj。
據此，圖6的信號線驅動電路藉由將一個閘極選擇期間分割為三個而可以在一個閘極選擇期間中將視頻信號從一個佈線5621輸入到三個信號線。因此，圖6的信號線驅動電路可以將形成有驅動器IC5601的基板和形成有像素部的基板的連接數設定為信號線數的大約1/3。藉由將連接數設定為大約1/3，圖6的信號線驅動電路可以提高可靠性、良率等。
另外，只要能夠如圖6所示，將一個閘極選擇期間分割為多個子選擇期間，並在多個子選擇期間的每一個中從某一個佈線分別將視頻信號輸入到多個信號線，就不限制薄膜電晶體的配置、數量及驅動方法等。
例如，當在三個以上的子選擇期間的每一個期間中從一個佈線將視頻信號分別輸入到三個以上的信號線時，可追加薄膜電晶體及用來控制薄膜電晶體的佈線。但是，當將一個閘極選擇期間分割為四個以上的子選擇期間時，一個子選擇期間變短。因此，最好將一個閘極選擇期間分割為兩個或三個子選擇期間。
作為另一例，也可以如圖8的時序圖所示，將一個選擇期間分割為預充電期間Tp、第一子選擇期間T1、第二子選擇期間T2、第三子選擇期間T3。再者，圖8的時序圖示出選擇第i列掃描線Gi的時序、第一薄膜電晶體5603a的導通/截止的時序5803a、第二薄膜電晶體5603b 的導通/截止的時序5803b、第三薄膜電晶體5603c的導通/截止的時序5803c以及輸入到第J行佈線5621_J的信號5821_J。如圖8所示，在預充電期間Tp中，第一薄膜電晶體5603a、第二薄膜電晶體5603b及第三薄膜電晶體5603c導通。此時，輸入到佈線5621_J的預充電電壓Vp藉由第一薄膜電晶體5603a、第二薄膜電晶體5603b及第三薄膜電晶體5603c分別輸入到信號線Sj-2、信號線Sj-1、信號線Sj。在第一子選擇期間T1中，第一薄膜電晶體5603a導通，第二薄膜電晶體5603b及第三薄膜電晶體5603c截止。此時，輸入到佈線5621_J的Data_j-2藉由第一薄膜電晶體5603a輸入到信號線Sj-2。在第二子選擇期間T2中，第二薄膜電晶體5603b導通，第一薄膜電晶體5603a及第三薄膜電晶體5603c截止。此時，輸入到佈線5621_J的Data_j-1藉由第二薄膜電晶體5603b輸入到信號線Sj-1。在第三子選擇期間T3中，第三薄膜電晶體5603c導通，第一薄膜電晶體5603a及第二薄膜電晶體5603b截止。此時，輸入到佈線5621_J的Data_j藉由第三薄膜電晶體5603c輸入到信號線Sj。
據此，因為應用圖8的時序圖的圖6的信號線驅動電路可以藉由在子選擇期間之前設置預充電選擇期間來對信號線進行預充電，所以可以高速地進行對像素的視頻信號的寫入。另外，在圖8中，使用相同的附圖標記來表示與圖7相同的部分，而省略對於相同的部分或具有相同的功能的部分的詳細說明。
此外，說明掃描線驅動電路的結構。掃描線驅動電路包括移位暫存器、緩衝器。此外，根據情況，還可以包括電位移位器(level shifter)。在掃描線驅動電路中，藉由對移位暫存器輸入時脈信號(CLK)及起始脈衝信號(SP)，產生選擇信號。所產生的選擇信號在緩衝器中被緩衝放大，並供給到對應的掃描線。掃描線連接有一條線用的像素的電晶體的閘電極。而且，由於需要將一條線用的像素的電晶體一齊導通，因此使用能夠產生大電流的緩衝器。
參照圖9和圖10說明用於掃描線驅動電路的一部分的移位暫存器的一個方式。
圖9示出移位暫存器的電路結構。圖9所示的移位暫存器由多個正反器，即正反器5701_1至5701_n構成。此外，輸入第一時脈信號、第二時脈信號、起始脈衝信號、重設信號來進行工作。
說明圖9的移位暫存器的連接關係。第一級的正反器5701_1與第一佈線5711、第二佈線5712、第四佈線5714、第五佈線5715、第七佈線5717_1及第七佈線5717_2連接。此外，第二級的正反器5701_2與第三佈線5713、第四佈線5714、第五佈線5715、第七佈線5717_1、第七佈線5717_2及第七佈線5717_3連接。
同樣地，第i級的正反器5701_i(正反器5701_1至5701_n中的任一)與第二佈線5712或第三佈線5713的一方、第四佈線5714、第五佈線5715、第七佈線5717_i- 1、第七佈線5717_i、第七佈線5717_i+1連接。在此，當i是奇數時，第i級的正反器5701_i與第二佈線5712連接，當i是偶數時，第i級的正反器5701_i與第三佈線5713連接。
此外，第n級的正反器5701_n與第二佈線5712或第三佈線5713的一方、第四佈線5714、第五佈線5715、第七佈線5717_n-1、第七佈線5717_n及第六佈線5716連接。
另外，第一佈線5711、第二佈線5712、第三佈線5713、第六佈線5716也可以分別稱為第一信號線、第二信號線、第三信號線、第四信號線。再者，第四佈線5714、第五佈線5715也可以分別稱為第一電源線、第二電源線。
接著，參照圖10說明圖9所示的正反器的詳細結構。圖10所示的正反器包括第一薄膜電晶體5571、第二薄膜電晶體5572、第三薄膜電晶體5573、第四薄膜電晶體5574、第五薄膜電晶體5575、第六薄膜電晶體5576、第七薄膜電晶體5577以及第八薄膜電晶體5578。另外，第一薄膜電晶體5571、第二薄膜電晶體5572、第三薄膜電晶體5573、第四薄膜電晶體5574、第五薄膜電晶體5575、第六薄膜電晶體5576、第七薄膜電晶體5577以及第八薄膜電晶體5578是n通道型電晶體，並且當閘極-源極間電壓(Vgs)超過臨界值電壓(Vth)時它們成為導通狀態。
此外，圖10所示的正反器包括第一佈線5501、第二佈線5502、第三佈線5503、第四佈線5504、第五佈線5505及第六佈線5506。
在此，示出所有薄膜電晶體是增強型的n通道型電晶體的例子，但是並不侷限於此，例如當使用耗盡型的n通道型電晶體時也可以使驅動電路驅動。
接著，下面示出圖10所示的正反器的連接結構。
第一薄膜電晶體5571的第一電極(源極電極或汲極電極中的一方)連接到第四佈線5504，並且第一薄膜電晶體5571的第二電極(源極電極或汲極電極中的另一方)連接到第三佈線5503。
第二薄膜電晶體5572的第一電極連接到第六佈線5506，並且第二薄膜電晶體5572的第二電極連接到第三佈線5503。
第三薄膜電晶體5573的第一電極連接到第五佈線5505，第三薄膜電晶體5573的第二電極連接到第二薄膜電晶體5572的閘電極，第三薄膜電晶體5573的閘電極連接到第五佈線5505。
第四薄膜電晶體5574的第一電極連接到第六佈線5506，第四薄膜電晶體5574的第二電極連接到第二薄膜電晶體5572的閘電極，並且第四薄膜電晶體5574的閘電極連接到第一薄膜電晶體5571的閘電極。
第五薄膜電晶體5575的第一電極連接到第五佈線5505，第五薄膜電晶體5575的第二電極連接到第一薄膜 電晶體5571的閘電極，並且第五薄膜電晶體5575的閘電極連接到第一佈線5501。
第六薄膜電晶體5576的第一電極連接到第六佈線5506，第六薄膜電晶體5576的第二電極連接到第一薄膜電晶體5571的閘電極，並且第六薄膜電晶體5576的閘電極連接到第二薄膜電晶體5572的閘電極。
第七薄膜電晶體5577的第一電極連接到第六佈線5506，第七薄膜電晶體5577的第二電極連接到第一薄膜電晶體5571的閘電極，並且第七薄膜電晶體5577的閘電極連接到第二佈線5502。
第八薄膜電晶體5578的第一電極連接到第六佈線5506，第八薄膜電晶體5578的第二電極連接到第二薄膜電晶體5572的閘電極，並且第八薄膜電晶體5578的閘電極連接到第一佈線5501。
另外，以第一薄膜電晶體5571的閘電極、第四薄膜電晶體5574的閘電極、第五薄膜電晶體5575的第二電極、第六薄膜電晶體5576的第二電極以及第七薄膜電晶體5577的第二電極的連接部分為節點5543。再者，以第二薄膜電晶體5572的閘電極、第三薄膜電晶體5573的第二電極、第四薄膜電晶體5574的第二電極、第六薄膜電晶體5576的閘電極及第八薄膜電晶體5578的第二電極的連接部作為節點5544。
另外，第一佈線5501、第二佈線5502、第三佈線5503以及第四佈線5504也可以分別稱為第一信號線、第 二信號線、第三信號線、第四信號線。再者，第五佈線5505、第六佈線5506也可以分別稱為第一電源線、第二電源線。
在第i級的正反器5701_i中，圖10中的第一佈線5501和圖9中的第七佈線5717_i-1連接。此外，圖10中的第二佈線5502和圖9中的第七佈線5717_i+1連接。此外，圖10中的第三佈線5503和第七佈線5517_i連接。再者，圖10中的第六佈線5506和第五佈線5715連接。
當i是奇數時，圖10中的第四佈線5504與圖9中的第二佈線5712連接。當i是偶數時，圖10中的第四佈線5504與圖9中的第三佈線5713連接。此外，圖10中的第五佈線5505與圖9中的第四佈線5714連接。
但是，在第一級的正反器5701_1中，圖10中的第一佈線5501連接到圖9中的第一佈線5711。此外，在第n級的正反器5701_n中，圖10中的第二佈線5502連接到圖9中的第六佈線5716。
此外，也可以僅使用實施例1至實施例5所示的n通道型TFT製造信號線驅動電路及掃描線驅動電路。因為實施例1至實施例5所示的n通道型TFT的電晶體遷移率大，所以可以提高驅動電路的驅動頻率。也就是說，將氧化物半導體層用於實施例1至實施例5所示的n通道型TFT來可以提高頻率特性(稱為f特性)。例如，由於可以使使用實施例1至實施例5所示的n通道型TFT的掃描線驅動電路進行高速工作，因此藉由提高幀頻率可以實 現黑屏插入。
再者，藉由增大掃描線驅動電路的電晶體的通道寬度，或配置多個掃描線驅動電路等，可以實現更高的幀頻率。在配置多個掃描線驅動電路的情況下，例如藉由將用來驅動偶數列的掃描線的掃描線驅動電路配置在一側，並將用來驅動奇數列的掃描線的掃描線驅動電路配置在其相反一側，可以實現幀頻率的提高。另外，多個掃描線驅動電路向相同掃描線輸出信號有利於顯示裝置的大型化。
此外，在製造半導體裝置的一個方式的主動矩陣型發光顯示裝置的情況下，由於在至少一個像素中配置多個薄膜電晶體，因此最好配置多個掃描線驅動電路。圖5B示出主動矩陣型發光顯示裝置的方塊圖的一例。
圖5B所示的發光顯示裝置在基板5400上包括：具有多個具備顯示元件的像素的像素部5401；選擇各像素的第一掃描線驅動電路5402及第二掃描線驅動電路5404；以及控制對被選擇的像素的視頻信號的輸入的信號線驅動電路5403。
在輸入到圖5B所示的發光顯示裝置的像素的視頻信號為數位方式的情況下，藉由切換電晶體的導通和截止，像素處於發光或非發光狀態。因此，可以採用區域灰度法或時間灰度法進行灰度級顯示。區域灰度法是這樣的驅動法：藉由將一個像素分割為多個子像素並根據視頻信號分別驅動各子像素，來進行灰度級顯示。此外，時間灰度法是這樣的驅動法：藉由控制像素發光的期間，來進行灰度 級顯示。
因為發光元件的回應速度比液晶元件等快，所以與液晶元件相比適合於時間灰度法。在具體地採用時間灰度法進行顯示的情況下，將一個幀期間分割為多個子幀期間。然後，根據視頻信號，在各子幀期間中使像素的發光元件處於發光或非發光狀態。藉由將一個幀期間分割為多個子幀期間，可以利用視頻信號控制在一個幀期間中像素實際上發光的期間的總長度，並可以顯示灰度級。
另外，在圖5B所示的發光顯示裝置中示出一種例子，其中當在一個像素中配置兩個開關用TFT時，使用第一掃描線驅動電路5402產生輸入到一個開關用TFT的閘極佈線的第一掃描線的信號，而使用第二掃描線驅動電路5404產生輸入到另一個開關用TFT的閘極佈線的第二掃描線的信號。但是，也可以共同使用一個掃描線驅動電路產生輸入到第一掃描線的信號和輸入到第二掃描線的信號。此外，例如根據一個像素所具有的開關用TFT的數量，可能會在各像素中設置多個用來控制切換元件的工作的掃描線。在此情況下，既可以使用一個掃描線驅動電路產生輸入到多個掃描線的所有信號，也可以使用多個掃描線驅動電路分別產生輸入到多個第一掃描線的所有信號。
此外，在發光顯示裝置中也可以將驅動電路中的能夠由n通道型TFT構成的驅動電路的一部分形成在與像素部的薄膜電晶體同一基板上。另外，也可以僅使用實施例1至實施例5所示的n通道型TFT製造信號線驅動電路及 掃描線驅動電路。
此外，上述驅動電路並不限於用在液晶顯示裝置或發光顯示裝置，還可以用於利用與切換元件電連接的元件來驅動電子墨水的電子紙。電子紙也稱為電泳顯示裝置(電泳顯示器)，並具有如下優點：與紙相同程度的易讀性、耗電量比其他的顯示裝置小、可形成為薄且輕的形狀。
[實施例7]
可以藉由製造實施例1至實施例5所示的薄膜電晶體並將該薄膜電晶體用於像素部，進一步說用於驅動電路來製造具有顯示功能的半導體裝置(也稱為顯示裝置)。此外，可以將使用實施例1至實施例5所示的薄膜電晶體的驅動電路的一部分或整體一起形成在與像素部相同基板上，來形成系統型面板(system-on-panel)。
顯示裝置包括顯示元件。作為顯示元件，可以使用液晶元件(也稱為液晶顯示元件)、發光元件(也稱為發光顯示元件)。在發光元件的範圍內包括利用電流或電壓控制亮度的元件，明確而言，包括無機EL(Electro Luminescence：電致發光)元件、有機EL元件等。此外，也可以使用電子墨水等的對比度因電作用而變化的顯示介質。
此外，顯示裝置包括密封有顯示元件的狀態的面板和在該面板中安裝有包括控制器的IC等的狀態的模組。再者，關於在製造該顯示裝置的過程中相當於顯示元件完成 之前的一個方式的元件基板，該元件基板在多個像素中分別具備用於將電流供給到顯示元件的單元。具體地，元件基板既可以是只形成有顯示元件的像素電極的狀態，又可以是在形成成為像素電極的導電膜之後且在進行蝕刻形成像素電極之前的狀態。元件基板可以採用各種方式。
另外，本發明說明中的顯示裝置是指圖像顯示器件、顯示器件、或光源(包括照明裝置)。另外，顯示裝置還包括安裝有連接器諸如FPC(Flexible Printed Circuit：撓性印刷電路)、TAB(Tape Automated Bonding：載帶自動接合)帶或TCP(Tape Carrier Package：載帶封裝)的模組；或者將印刷線路板設置於TAB帶或TCP端部的模組；或者藉由COG(Chip On Glass：玻璃上晶片)方式將IC(積體電路)直接安裝到顯示元件上的模組。
在本實施例中，參照圖11A1、圖11A2和圖11B說明相當於半導體裝置的一個方式的液晶顯示面板的外觀及截面。圖11A1和圖11A2是一種面板的俯視圖，其中利用密封材料4005將形成在第一基板4001上的實施例1至實施例5所示的使用氧化物半導體層的可靠性高的薄膜電晶體4010、4011及液晶元件4013密封在第一基板4001和第二基板4006之間。圖11B相當於沿著圖11A1和圖11A2的線M-N的截面圖。
以圍繞設置在第一基板4001上的像素部4002和掃描線驅動電路4004的方式設置有密封材料4005。此外，在像素部4002和掃描線驅動電路4004上設置有第二基板 4006。因此，像素部4002和掃描線驅動電路4004與液晶層4008一起由第一基板4001、密封材料4005和第二基板4006密封。此外，在第一基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有信號線驅動電路4003，該信號線驅動電路4003使用單晶半導體膜或多晶半導體膜形成在另外準備的基板上。
另外，對於另外形成的驅動電路的連接方法沒有特別的限制，而可以採用COG方法、引線接合方法或TAB方法等。圖11A1是藉由COG方法安裝信號線驅動電路4003的例子，而圖11A2是藉由TAB方法安裝信號線驅動電路4003的例子。
此外，設置在第一基板4001上的像素部4002和掃描線驅動電路4004包括多個薄膜電晶體。在圖11B中例示像素部4002所包括的薄膜電晶體4010和掃描線驅動電路4004所包括的薄膜電晶體4011。在薄膜電晶體4010、4011上設置有絕緣層4020、4021。
作為薄膜電晶體4010、4011，可以應用使用氧化物半導體層的可靠性高的實施例1至實施例5所示的薄膜電晶體。在本實施例中，薄膜電晶體4010、4011是n通道型薄膜電晶體。
此外，液晶元件4013所具有的像素電極層4030與薄膜電晶體4010電連接。而且，液晶元件4013的對置電極層4031形成在第二基板4006上。像素電極層4030、對置電極層4031和液晶層4008重疊的部分相當於液晶元件 4013。另外，像素電極層4030、對置電極層4031分別設置有用作對準膜的絕緣層4032、4033，且隔著絕緣層4032、4033夾有液晶層4008。
另外，作為第一基板4001、第二基板4006，可以使用玻璃、金屬(典型的是不鏽鋼)、陶瓷、塑膠。作為塑膠，可以使用FRP(Fiberglass-Reinforced Plastics：纖維增強塑膠)板、PVF(聚氟乙烯)膜、聚酯膜或丙烯酸樹脂膜。此外，還可以使用具有將鋁箔夾在PVF膜或聚酯膜之間的結構的薄片。
此外，附圖標記4035表示藉由對絕緣膜選擇性地進行蝕刻而獲得的柱狀間隔物，並且它是為控制像素電極層4030和對置電極層4031之間的距離(盒(cell)間隙)而設置的。另外，還可以使用球狀間隔物。另外，對置電極層4031電連接到設置在與薄膜電晶體4010同一基板上的共同電位線。使用共同連接部，可以藉由配置在一對基板間的導電粒子，使對置電極層4031與共同電位線電連接。另外，導電粒子包含在密封材料4005中。
另外，還可以使用不使用對準膜的顯示為藍相的液晶。藍相是液晶相的一種，是指當使膽固醇相液晶的溫度上升時即將從膽固醇相轉變到均質相之前出現的相。由於藍相只出現在較窄的溫度範圍內，所以為了改善溫度範圍而將混合有5重量%或以上的手性試劑的液晶組合物用於液晶層4008。包含顯示為藍相的液晶和手性試劑的液晶組合物的回應速度短，即為10μs至100μs，並且由於其具 有光學各向同性而不需要對準處理從而視角依賴小。
另外，本實施例是透射型液晶顯示裝置的例子。本發明還可以用於反射型液晶顯示裝置或半透射型液晶顯示裝置。
另外，雖然在本實施例的液晶顯示裝置中示出在基板的外側(可見一側)設置偏光板，並在內側依次設置著色層、用於顯示元件的電極層的例子，但是也可以在基板的內側設置偏光板。另外，偏光板和著色層的疊層結構也不侷限於本實施例的結構，只要根據偏光板和著色層的材料或製造製程條件適當地設定即可。另外，還可以設置用作黑矩陣的遮光膜。
另外，在本實施例中，為了降低薄膜電晶體的表面凹凸並提高薄膜電晶體的可靠性，可以採用使用用作保護膜或平坦化絕緣膜的絕緣層(絕緣層4020、絕緣層4021)覆蓋根據實施例1至實施例5獲得的薄膜電晶體的結構。另外，因為保護膜用來防止懸浮在大氣中的有機物、金屬物、水蒸氣等的污染雜質的侵入，所以最好採用緻密的膜。利用濺射法並使用氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜或氮氧化鋁膜的單層或疊層而形成保護膜，即可。雖然在本實施例中示出利用濺射法來形成保護膜的例子，但是並不侷限於此而可以使用各種方法形成。
這裏，作為保護膜形成疊層結構的絕緣層4020。在此，使用濺射法形成氧化矽膜作為絕緣層4020的第一 層。當使用氧化矽膜作為保護膜時，有防止用作源極電極層和汲極電極層的鋁膜的小丘的效果。
另外，形成絕緣層作為保護膜的第二層。在此，使用濺射法形成氮化矽膜作為絕緣層4020的第二層。當使用氮化矽膜作為保護膜時，可以抑制鈉等的可動離子侵入到半導體區中而TFT的電特性變化的現象。
此外，也可以在形成保護膜之後進行氧化物半導體層的退火(300℃至400℃)。
作為平坦化絕緣膜，形成絕緣層4021。作為絕緣層4021，可以使用如聚醯亞胺、丙烯酸樹脂、苯並環丁烯、聚醯胺或環氧樹脂等的具有耐熱性的有機材料。另外，除了上述有機材料之外，還可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等。此外，也可以藉由層疊多個由這些材料形成的絕緣膜，形成絕緣層4021。
另外，矽氧烷基樹脂相當於以矽氧烷類材料為起始材料而形成的包含Si-O-Si鍵的樹脂。矽氧烷類樹脂還可以使用有機基(例如烷基或芳基)或氟基作為取代基。此外，有機基也可以包括氟基。
至於絕緣層4021的形成方法並沒有特別的限制，可以根據其材料利用濺射法、SOG法、旋塗法、浸漬法、噴塗法、液滴噴射法(噴墨法、絲網印刷、膠版印刷等)、刮刀、輥塗機、簾塗機、刮刀塗佈機等來形成。在使用材料溶液形成絕緣層4021的情況下，可在烘焙製程同時對 氧化物半導體層進行退火(300℃至400℃)。藉由兼作絕緣層4021的焙燒製程和氧化物半導體層的退火，可以高效地製造半導體裝置。
作為像素電極層4030、對置電極層4031，可以使用具有透光性的導電材料諸如包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦錫氧化物(下面表示為ITO)、銦鋅氧化物、添加有氧化矽的銦錫氧化物等。
此外，可以使用包含導電高分子(也稱為導電聚合物)的導電組合物形成像素電極層4030、對置電極層4031。使用導電組合物形成的像素電極的薄層電阻最好為10000Ω/□或以下，並且其波長為550nm時的透光率最好為70%或以上。另外，導電組合物所包含的導電聚合物的電阻率最好為0.1Ω．cm或以下。
作為導電高分子，可以使用所謂的π電子共軛類導電高分子。例如，可以舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者上述材料中的兩種以上的共聚物等。
另外，供給到另外形成的信號線驅動電路4003、掃描線驅動電路4004或像素部4002的各種信號及電位是從FPC4018供給的。
在本實施例中，由與液晶元件4013所具有的像素電極層4030相同的導電膜形成連接端子電極4015，並且端子電極4016由與薄膜電晶體4010、4011的源極電極層及 汲極電極層相同的導電膜形成。
連接端子電極4015藉由各向異性導電膜4019電連接到FPC4018所具有的端子。
此外，雖然在圖11A1、圖11A2以及圖11B中示出另外形成信號線驅動電路4003並將其安裝在第一基板4001的例子，但本實施例不侷限於該結構。既可以另外形成掃描線驅動電路而安裝，又可以另外僅形成信號線驅動電路的一部分或掃描線驅動電路的一部分而安裝。
圖12示出使用應用實施例1至實施例5所示的TFT製造的TFT基板2600來構成用作半導體裝置的液晶顯示模組的一例。
圖12是液晶顯示模組的一例，利用密封材料2602固定TFT基板2600和對置基板2601，並在其間設置包括TFT等的像素部2603、包括液晶層的顯示元件2604、著色層2605來形成顯示區。在進行彩色顯示時需要著色層2605，並且當採用RGB方式時，對應於各像素設置有分別對應於紅色、綠色、藍色的著色層。在TFT基板2600和對置基板2601的外側配置有偏光板2606、偏光板2607、漫射片2613。光源由冷陰極管2610和反射板2611構成，電路基板2612利用撓性線路板2609與TFT基板2600的佈線電路部2608連接，且其中組裝有控制電路及電源電路等的外部電路。此外，還可以在偏光板和液晶層之間夾有相位差板的狀態下進行層疊。
液晶顯示模組可以採用TN(扭曲向列：Twisted Nematic)模式、IPS(面內切換：In-Plane-Switching)模式、FFS(邊緣場切換：Fringe Field Switching)模式、MVA(多疇垂直對準：Multi-domain Vertical Alignment)模式、PVA(垂直對準型：Patterned Vertical Alignment)模式、ASM(軸對稱排列微單元：Axially Symmetric aligned Micro-cell)模式、OCB(光學自補償彎曲：Optically Compensated Birefringence)模式、FLC(鐵電液晶：Ferroelectric Liquid Crystal)模式、AFLC(反鐵電液晶：Anti Ferroelectric Liquid Crystal)模式等。
藉由上述製程，可以製造可靠性高的液晶顯示面板作為半導體裝置。
另外，本實施例所示的結構可以與其他實施例所示的結構適當地組合而使用。
[實施例8]
在本實施例中，作為應用實施例1至實施例5所示的薄膜電晶體的半導體裝置的一個方式，示出電子紙的例子。
在圖13中，作為半導體裝置的例子示出主動矩陣型電子紙。也可以應用實施例1至實施例5所示的薄膜電晶體作為用於半導體裝置的薄膜電晶體581。
圖13的電子紙是採用扭轉球顯示方式的顯示裝置的例子。扭轉球顯示方式是指這樣的方法：將一個半球表面為黑色而另一半球表面為白色的球形粒子配置在用於顯示 元件的電極層的第一電極層和第二電極層之間，並在第一電極層和第二電極層之間產生電位差來控制球形粒子的方向，以進行顯示。
形成在基板596上的薄膜電晶體581是底閘結構的薄膜電晶體，並利用源極電極層或汲極電極層在形成在絕緣層585中的開口中與第一電極層587互相接觸而電連接。在第一電極層587和形成在基板597上的第二電極層588之間設置有球形粒子589，該球形粒子589具有黑色區590a和白色區590b，其周圍具有充滿了液體的空腔594，並且球形粒子589的周圍充滿了樹脂等的填充材料595(參照圖13)。在本實施例中，第一電極層587相當於像素電極，第二電極層588相當於共同電極。第二電極層588電連接到設置在與薄膜電晶體581同一基板上的共同電位線。使用實施例1至實施例5所示的共同連接部中之一，可以藉由配置在一對基板間的導電粒子，使第二電極層588與共同電位線電連接。
此外，還可以使用電泳元件來代替扭轉球。使用直徑為10μm至200μm左右的微囊，該微囊中封入有透明液體、帶有正電的白色微粒以及帶有負電的黑色微粒。當對於設置在第一電極層和第二電極層之間的微囊由第一電極層和第二電極層施加電場時，白色微粒和黑色微粒移動到相反方向，從而可以顯示白色或黑色。應用這種原理的顯示元件就是電泳顯示元件，一般被稱為電子紙。電泳顯示元件具有比液晶顯示元件高的反射率，因而不需要輔助照 明。此外，其耗電量低，並且在昏暗的地方也能夠辨別顯示部。另外，即使不給顯示部供應電源，也能夠保持顯示過一次的圖像，因此，即使使具有顯示功能的半導體裝置(簡單地稱為顯示裝置，或稱為具備顯示裝置的半導體裝置)遠離電波發射源，也能夠保存顯示過的圖像。
電泳顯示元件是利用所謂的介電泳效應(dielectrophoretic effect)的顯示元件。在該介電泳效應中，介電常數高的物質移動到高電場區。電泳顯示元件不需要液晶顯示裝置所需的偏光板，從而可以與液晶顯示裝置相比減少其厚度、重量。
將在溶劑中分散有上述微囊的溶液稱為電子墨水，並且該電子墨水可以印刷到玻璃、塑膠、布、紙等的表面上。另外，還可以藉由使用濾色片或具有色素的粒子來進行彩色顯示。
此外，藉由在主動矩陣基板上適當地設置多個上述微囊，使得微囊夾在兩個電極之間，就完成主動矩陣型顯示裝置，並且，當對微囊施加電場時可以進行顯示。例如，可以使用利用實施例1至實施例5的薄膜電晶體來得到的主動矩陣基板。
此外，作為微囊中的微粒，使用選自導電體材料、絕緣體材料、半導體材料、磁性材料、液晶材料、鐵電材料、電致發光材料、電致變色材料、磁泳材料中的其中之一者或這些材料的複合材料即可。
另外，本實施例可以與其他實施例所記載的結構適當 地組合而實施。
[實施例9]
在本實施例中示出發光顯示裝置的例子作為應用實施例1至實施例5所示的薄膜電晶體的半導體裝置的一個方式。在此，示出利用電致發光的發光元件作為顯示裝置所具有的顯示元件。對利用電致發光的發光元件根據其發光材料是有機化合物還是無機化合物來進行區別，一般來說，前者被稱為有機EL元件，而後者被稱為無機EL元件。
在有機EL元件中，藉由對發光元件施加電壓，電子和電洞從一對電極分別植入到包含發光有機化合物的層，產生電流。然後，由於這些載子(電子和電洞)重新結合，發光有機化合物達到激發態，並且當該激發態恢復到基態時，獲得發光。根據這種機理，該發光元件被稱為電流激發型發光元件。
根據其元件的結構，將無機EL元件分類為分散型無機EL元件和薄膜型無機EL元件。分散型無機EL元件包括在黏合劑中分散有發光材料的粒子的發光層，且其發光機理是利用施體能級和受體能級的施體-受體重新結合型發光。薄膜型無機EL元件具有由電介質層夾住發光層並還利用電極夾住該發光層的結構，且其發光機理是利用金屬離子的內層電子躍遷的定域型發光。另外，在此使用有機EL元件作為發光元件而進行說明。
圖14示出可以使用數字時間灰度級驅動的像素結構的一個例子作為應用本發明的半導體裝置的例子。
對可以使用數位時間灰度級驅動的像素的結構以及像素的工作進行說明。這裏示出在一個像素中將實施例1至實施例5所示的、氧化物半導體層用於通道形成區的兩個n通道型的電晶體的例子。
像素6400包括開關電晶體6401、驅動電晶體6402、發光元件6404以及電容元件6403。在開關電晶體6401中，閘極與掃描線6406連接，第一電極(源極電極以及汲極電極中的一方)與信號線6405連接，第二電極(源極電極以及汲極電極的另一方)與驅動電晶體6402的閘極連接。在驅動電晶體6402中，閘極藉由電容元件6403與電源線6407連接，第一電極與電源線6407連接，第二電極與發光元件6404的第一電極(像素電極)連接。發光元件6404的第二電極相當於共同電極6408。共同電極6408與形成在同一基板上的共同電位線電連接。
另外，將發光元件6404的第二電極(共同電極6408)設定為低電源電位。另外，低電源電位是指，以電源線6407所設定的高電源電位為基準滿足低電源電位<高電源電位的電位，作為低電源電位例如可以設定為GND、0V等。將該高電源電位與低電源電位的電位差施加到發光元件6404上，為了使發光元件6404產生流過以使發光元件6404發光，以高電源電位與低電源電位的電位差為發光元件6404的正向臨界值電壓以上的方式分別 設定其電位。
另外，還可以使用驅動電晶體6402的閘極電容代替電容元件6403而省略電容元件6403。至於驅動電晶體6402的閘極電容，可以在通道形成區與閘電極之間形成電容。
這裏，在採用電壓輸入電壓驅動方式的情況下，對驅動電晶體6402的閘極輸入能夠使驅動電晶體6402充分成為導通或截止的兩個狀態的視頻信號。也就是說，驅動電晶體6402在線形區域進行工作。由於驅動電晶體6402在線形區域進行工作，將比電源線6407的電壓高的電壓施加到驅動電晶體6402的閘極上。另外，對信號線6405施加(電源線電壓+驅動電晶體6402的Vth)以上的電壓。
另外，當進行模擬灰度級驅動而代替數位時間灰度級驅動時，藉由使信號的輸入不同，可以使用與圖14相同的像素結構。
當進行模擬灰度級驅動時，對驅動電晶體6402的閘極施加發光元件6404的正向電壓+驅動電晶體6402的Vth以上的電壓。發光元件6404的正向電壓是指，設定為所希望的亮度時的電壓，至少包含正向臨界值電壓。另外，藉由輸入使驅動電晶體6402在飽和區域工作的視頻信號，可以使電流流過發光元件6404。為了使驅動電晶體6402在飽和區域進行工作，將電源線6407的電位設定為高於驅動電晶體6402的閘極電位。藉由將視頻信號設定為模擬方式，可以在發光元件6404中產生根據視頻信 號的電流，而進行模擬灰度級驅動。
另外，圖14所示的像素結構不侷限於此。例如，還可以對圖14所示的像素添加新的開關、電阻元件、電容元件、電晶體或邏輯電路等。
接著，參照圖15A至圖15C說明發光元件的結構。在此，以驅動TFT是n型的情況為例子來說明像素的截面結構。可以與實施例1至實施例5所示的薄膜電晶體同樣地製造用於圖15A、圖15B和圖15C的半導體裝置的驅動TFT的TFT7001、7011、7021，並且這些TFT是使用以In-Ga-Zn-O類非單晶膜為代表的氧化物半導體層的可靠性高的薄膜電晶體。
為了取出發光，發光元件的陽極或陰極的至少一方是透明的即可。而且，在基板上形成薄膜電晶體及發光元件，並且有如下結構的發光元件，即從與基板相反的面取出發光的頂部發射、從基板一側的面取出發光的底部發射以及從基板一側及與基板相反的面取出發光的雙面發射。本發明的像素結構可以應用於任何發射結構的發光元件。
參照圖15A說明頂部發射結構的發光元件。
在圖15A中示出當驅動TFT的TFT7001為n型且從發光元件7002發射的光穿過到陽極7005一側時的像素的截面圖。在圖15A中，發光元件7002的陰極7003和驅動TFT的TFT7001電連接，在陰極7003上按順序層疊有發光層7004、陽極7005。作為陰極7003，只要是功函數低且反射光的導電膜，就可以使用各種材料。例如，可以舉 出Ca、Al、MgAg、AlLi等。而且，發光層7004可以由單層或多層的疊層構成。在由多層構成時，在陰極7003上按順序層疊電子植入層、電子傳輸層、發光層、電洞傳輸層、電洞植入層。另外，不需要設置所有這些層。使用透射光的具有透光性的導電材料形成陽極7005，例如也可以使用具有透光性的導電膜例如包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦錫氧化物(下面，表示為ITO)、銦鋅氧化物、添加有氧化矽的銦錫氧化物等。
由陰極7003及陽極7005夾有發光層7004的區域相當於發光元件7002。在圖15A所示的像素中，從發光元件7002發射的光如箭頭所示那樣發射到陽極7005一側。
接著，參照圖15B說明底部發射結構的發光元件。示出在驅動TFT7011是n型，且從發光元件7012發射的光發射到陰極7013一側的情況下的像素的截面圖。在圖15B中，在與驅動TFT7011電連接的具有透光性的導電膜7017上形成有發光元件7012的陰極7013，且在陰極7013上按順序層疊有發光層7014、陽極7015。另外，在陽極7015具有透光性的情況下，也可以覆蓋陽極上地形成用來反射光或遮光的遮罩膜7016。與圖15A的情況同樣地，作為陰極7013，只要是功函數低的導電材料，就可以使用各種材料。但是，其厚度是透射光的程度(最好為5nm至30nm左右)。例如，可以將厚度為20nm的鋁膜用作陰極7013。而且，與圖15A同樣地，發光層7014 可以由單層或多個層的疊層構成。陽極7015不需要透射光，但是可以與圖15A同樣地使用具有透光性的導電材料形成。並且，雖然遮罩膜7016例如可以使用反射光的金屬等，但是不侷限於金屬膜。例如，也可以使用添加有黑色顏料的樹脂等。
由陰極7013及陽極7015夾有發光層7014的區域相當於發光元件7012。在圖15B所示的像素中，從發光元件7012發射的光如箭頭所示那樣發射到陰極7013一側。
接著，參照圖15C說明雙面發射結構的發光元件。在圖15C中，在與驅動TFT7021電連接的具有透光性的導電膜7027上形成有發光元件7022的陰極7023，且在陰極7023上按順序層疊有發光層7024、陽極7025。與圖15A的情況同樣地，作為陰極7023，只要是功函數低的導電材料，就可以使用各種材料。但是，其厚度為透射光的程度。例如，可以將厚度為20nm的Al用作陰極7023。而且，與圖15A同樣地，發光層7024可以由單層或多個層的疊層構成。陽極7025可以與圖15A同樣地使用透射光的具有透光性的導電材料形成。
陰極7023、發光層7024和陽極7025重疊的部分相當於發光元件7022。在圖15C所示的像素中，從發光元件7022發射的光如箭頭所示那樣發射到陽極7025一側和陰極7023一側的兩者。
另外，雖然在此描述了有機EL元件作為發光元件，但是也可以設置無機EL元件作為發光元件。
另外，雖然在本實施例中示出了控制發光元件的驅動的薄膜電晶體(驅動TFT)和發光元件電連接的例子，但是也可以採用在驅動TFT和發光元件之間連接有電流控制TFT的結構。
另外，本實施例所示的半導體裝置不侷限於圖15A至圖15C所示的結構而可以根據本發明的技術思想進行各種變形。
接著，參照圖16A和圖16B說明相當於應用實施例1至實施例5所示的薄膜電晶體的半導體裝置的一個方式的發光顯示面板(也稱為發光面板)的外觀及截面。圖16A是一種面板的俯視圖，其中利用密封材料將形成在第一基板上的薄膜電晶體及發光元件密封在與第二基板之間。圖16B相當於沿著圖16A的H-I的截面圖。
以圍繞設置在第一基板4501上的像素部4502、信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b的方式設置有密封材料4505。此外，在像素部4502、信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b上設有第二基板4506。因此，像素部4502、信號線驅動電路4503a、4503b以及掃描線驅動電路4504a、4504b與填料4507一起由第一基板4501、密封材料4505和第二基板4506密封。像這樣為了不暴露於大氣，最好由氣密性高且脫氣少的保護膜(貼合膜、紫外線固化樹脂膜等)或覆蓋材料來進行封裝(密封)。
此外，設置在第一基板4501上的像素部4502、信號 線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b包括多個薄膜電晶體。在圖16B中例示包括在像素部4502中的薄膜電晶體4510和包括在信號線驅動電路4503a中的薄膜電晶體4509。
作為薄膜電晶體4509、4510，可以應用實施例1至實施例5所示的薄膜電晶體，該薄膜電晶體使用以In-Ga-Zn-O類的非單晶膜為代表的氧化物半導體層且其可靠性高。在本實施例中，薄膜電晶體4509、4510是n通道型薄膜電晶體。
此外，附圖標記4511相當於發光元件，發光元件4511所具有的像素電極的第一電極層4517與薄膜電晶體4510的源極電極層或汲極電極層電連接。另外，雖然發光元件4511的結構為第一電極層4517、電致發光層4512和第二電極層4513的疊層結構，但其不侷限於本實施例所示的結構。可以根據從發光元件4511取出的光的方向等適當地改變發光元件4511的結構。
分隔壁4520使用有機樹脂膜、無機絕緣膜或有機聚矽氧烷而形成。特別佳的是，以如下條件形成分隔壁4520：使用感光性的材料，並在第一電極層4517上形成開口部，且使該開口部的側壁成為具有連續曲率的傾斜面。
電致發光層4512既可以由單層構成，又可以由多層的疊層構成。
為了不使氧、氫、水分、二氧化碳等侵入到發光元件 4511，可以在第二電極層4513以及分隔壁4520上形成保護膜。可以形成氮化矽膜、氮氧化矽膜、DLC膜等作為保護膜。
另外，供給到信號線驅動電路4503a、4503b、掃描線驅動電路4504a、4504b、或像素部4502的各種信號及電位是從FPC4518a、4518b供給的。
在本實施例中，連接端子電極4515由與發光元件4511所具有的第一電極層4517相同的導電膜形成，端子電極4516由與薄膜電晶體4509、4510所具有的源極電極層及汲極電極層相同的導電膜形成。
連接端子電極4515藉由各向異性導電膜4519電連接到FPC4518a所具有的端子。
位於從發光元件4511的取出光的方向上的基板即第二基板4506需要具有透光性。在此情況下，使用如玻璃板、塑膠板、聚酯薄膜或丙烯酸薄膜等的具有透光性的材料。
此外，作為填料4507，除了氮及氬等的惰性氣體之外，還可以使用紫外線固化樹脂或熱固化樹脂。可以使用PVC(聚氯乙烯)、丙烯酸樹脂、聚醯亞胺、環氧樹脂、矽樹脂、PVB(聚乙烯醇縮丁醛)、或EVA(乙烯-醋酸乙烯酯)等。本實施例可以使用氮作為填料。
另外，若有需要，也可以在發光元件的射出面上適當地設置諸如偏光板、或圓偏光板(包括橢圓偏光板)、相位差板(λ/4片、λ/2片)、彩色濾光片等的光學薄膜。 另外，也可以在偏光板或圓偏光板上設置抗反射膜。例如，可以進行抗眩光處理，該處理利用表面的凹凸來擴散反射光並降低眩光。
信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b也可以作為在另行準備的基板上由單晶半導體膜或多晶半導體膜形成的驅動電路而安裝。此外，也可以另外僅形成信號線驅動電路或其一部分、或者掃描線驅動電路或其一部分而安裝，而不侷限於圖16A和圖16B的結構。
藉由上述製程，可以製造可靠性高的發光顯示裝置(顯示面板)作為半導體裝置。
另外，本實施例所示的結構可以與其他實施例所記載的結構適當地組合而使用。
實施例10
可以將應用本實施例1至實施例5所示的薄膜電晶體用作電子紙。電子紙可以用於用來顯示資訊的各種領域的電子設備。例如，可以將電子紙應用於電子書閱讀器、海報、電車等的交通工具的車內廣告、信用卡等的各種卡片中的顯示等。圖17A和圖17B以及圖18示出電子設備的一個例子。
圖17A示出使用電子紙製造的海報2631。在廣告介質是紙的印刷物的情況下人工進行廣告的交換，但是如果使用電子紙，則可以在短時間內改變廣告的顯示內容。此 外，顯示不會打亂而可以獲得穩定的圖像。另外，海報也可以採用以無線的方式收發資訊的結構。
此外，圖17B示出電車等的交通工具的車內廣告2632。在廣告介質是紙的印刷物的情況下人工進行廣告的交換，但是如果使用電子紙，則可以在短時間內不需要較多人工而改變廣告的顯示內容。此外，顯示也不會打亂而可以獲得穩定的圖像。另外，車內廣告也可以採用以無線的方式收發資訊的結構。
另外，圖18示出電子書閱讀器2700的一個例子。例如，電子書閱讀器2700由兩個框體，即框體2701及框體2703構成。框體2701及框體2703由軸部2711形成為一體，且可以以該軸部2711為軸進行開合動作。藉由採用這種結構，可以進行如紙的書籍那樣的動作。
框體2701組裝有顯示部2705，而框體2703組裝有顯示部2707。顯示部2705及顯示部2707的結構既可以是顯示連屏畫面的結構，又可以是顯示不同的畫面的結構。藉由採用顯示不同的畫面的結構，例如在右邊的顯示部(圖18中的顯示部2705)中可以顯示文章，而在左邊的顯示部(圖18中的顯示部2707)中可以顯示圖像。
此外，在圖18中示出框體2701具備操作部等的例子。例如，在框體2701中，具備電源開關2721、操作鍵2723、揚聲器2725等。利用操作鍵2723可以翻頁。另外，也可以採用在與框體的顯示部同一面上具備鍵盤、定位裝置等的結構。另外，也可以採用在框體的背面或側面 具備外部連接用端子(耳機端子、USB端子或可與AC適配器及USB電纜等的各種電纜連接的端子等)、記錄媒體插入部等的結構。再者，電子書閱讀器2700也可以具有電子詞典的功能。
此外，電子書閱讀器2700也可以採用以無線的方式收發資訊的結構。還可以採用以無線的方式從電子書籍伺服器購買所希望的書籍資料等，然後下載的結構。
另外，本實施例所示的結構可以與其他實施例所記載的結構適當地組合而使用。
實施例11
可以將使用實施例1至實施例5所示的薄膜電晶體的半導體裝置應用於各種電子設備(包括遊戲機)。作為電子設備，例如可以舉出電視裝置(也稱為電視或電視接收機)、用於電腦等的監視器、數位相機、數位攝像機、數位相框、行動電話機(也稱為行動電話、行動電話裝置)、可攜式遊戲機、可攜式資訊終端、聲音再現裝置、彈珠機等的大型遊戲機等。
圖19A示出電視裝置9600的一個例子。在電視裝置9600中，框體9601組裝有顯示部9603。利用顯示部9603可以顯示映射。此外，在此示出利用支架9605支撐框體9601的結構。
可以藉由利用框體9601所具備的操作開關或另外提供的遙控操作機9610進行電視裝置9600的操作。藉由利 用遙控操作機9610所具備的操作鍵9609，可以進行頻道及音量的操作，並可以對在顯示部9603上顯示的映射進行操作。此外，也可以採用在遙控操作機9610中設置顯示從該遙控操作機9610輸出的資訊的顯示部9607的結構。
另外，電視裝置9600採用具備接收機及數據機等的結構。可以藉由利用接收機接收一般的電視廣播。再者，藉由數據機連接到有線或無線方式的通信網路，從而也可以進行單向(從發送者到接收者)或雙向(在發送者和接收者之間或在接收者之間等)的資訊通信。
圖19B示出數位相框9700的一個例子。例如，在數位相框9700中，框體9701組裝有顯示部9703。顯示部9703可以顯示各種圖像，例如藉由顯示使用數位相機等拍攝的圖像資料，可以發揮與一般的相框同樣的功能。
另外，數位相框9700採用具備操作部、外部連接用端子(USB端子、可以與USB電纜等的各種電纜連接的端子等)、記錄媒體插入部等的結構。這種結構也可以組裝到與顯示部同一個面，但是藉由將其設置在側面或背面上來提高設計性，所以是較佳的。例如，可以對數位相框的記錄媒體插入部插入儲存有使用數位相機拍攝的圖像資料的記憶體並提取圖像資料，然後可以將所提取的圖像資料顯示於顯示部9703。
此外，數位相框9700也可以採用以無線的方式收發資訊的結構。還可以採用以無線的方式提取所希望的圖像 資料並進行顯示的結構。
圖20A示出一種可攜式遊戲機，其由框體9881和框體9891這兩個框體構成，並且藉由連接部9893可以開合地連接。框體9881安裝有顯示部9882，並且框體9891安裝有顯示部9883。另外，圖20A所示的可攜式遊戲機還具備揚聲器部9884、記錄媒體插入部9886、LED燈9890、輸入單元(操作鍵9885、連接端子9887、感測器9888(包括測定如下因素的功能：力量、位移、位置、速度、加速度、角速度、轉動數、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流量、濕度、傾斜度、振動、氣味或紅外線)以及麥克風9889)等。當然，可攜式遊戲機的結構不侷限於上述結構，只要採用至少具備根據本發明的半導體裝置的結構即可，且可以採用適當地設置有其他附屬設備的結構。圖20A所示的可攜式遊戲機具有如下功能：讀出儲存在記錄媒體中的程式或資料並將其顯示在顯示部上；以及藉由與其他可攜式遊戲機進行無線通信而實現資訊共用。另外，圖20A所示的可攜式遊戲機所具有的功能不侷限於此，而可以具有各種各樣的功能。
圖20B示出大型遊戲機的一種的投幣機9900的一個例子。在投幣機9900的框體9901中安裝有顯示部9903。另外，投幣機9900還具備如起動杆或停止開關等的操作單元、投幣口、揚聲器等。當然，投幣機9900的結構不侷限於此，只要採用至少具備本發明的一個方式所 具備的結構即可，且可以採用適當地設置其他附屬設備的結構。
圖21A示出行動電話機1000的一例。行動電話機1000除了安裝在框體1001的顯示部1002之外還具備操作按鈕1003、外部連接埠1004、揚聲器1005、麥克風1006等。
圖21A所示的行動電話機1000可以用手指等觸摸顯示部1002來輸入資訊。此外，可以用手指等觸摸顯示部1002來打電話或進行電子郵件的輸入等的操作。
顯示部1002的畫面主要有三個模式。第一模式為顯示模式，其主要用於顯示圖像，第二模式為輸入模式，其主要用於輸入文字等資訊。第三模式是組合顯示模式和輸入模式的模式。
例如，在打電話或寫電子郵件的情況下，將顯示部1002設定為以文字輸入為主的文字輸入模式，並進行在畫面上顯示的文字的輸入操作，即可。在此情況下，較佳的是，在顯示部1002的畫面的大部分中顯示鍵盤或號碼按鈕。
此外，在行動電話機1000的內部設置具有陀螺儀或加速度感測器等檢測傾斜度的感測器的檢測裝置，判斷行動電話機1000的方向(豎向還是橫向)，從而可以對顯示部1002的畫面顯示進行自動切換。
藉由觸摸顯示部1002或對框體1001的操作按鈕1003進行操作，切換畫面模式。還可以根據顯示在顯示 部1002上的圖像種類切換畫面模式。例如，若在顯示部上顯示的視頻信號為運動圖像的資料，則切換成顯示模式，若為文本資料，則切換成輸入模式。
另外，當在輸入模式中藉由檢測出顯示部1002的光感測器所檢測的信號得知在一定期間中沒有顯示部1002的觸摸操作輸入時，可以以將畫面模式從輸入模式切換成顯示模式的方式進行控制。
還可以將顯示部1002用作圖像感測器。例如，藉由用手掌或手指觸摸顯示部1002，來拍攝掌紋、指紋等，從而可以進行身份識別。此外，藉由在顯示部中使用發射近紅外光的背光燈或發射近紅外光的感測用光源，還可以拍攝手指靜脈、手掌靜脈等。
圖21B也例示了行動電話機的例子。圖21B中的行動電話手機包括顯示裝置9410和通信裝置9400；顯示裝置9410具有包括顯示部9412和操作鍵9413的框架9411；通信裝置9400具有包括操作按鈕9402、外部輸入端子9403、麥克風9404、揚聲器9405、和當收到來電時發光的發光部9406的框架9401；具有顯示功能的顯示裝置9410可以在箭頭所示的兩個方向上從具有電話功能的通信裝置9400分離或安裝到通信裝置9400上。因此，顯示裝置9410和通信裝置9400可以沿其短軸或長軸彼此附著。當只需要顯示功能時，可以將顯示裝置9410從通信裝置9400上分離，以單獨使用顯示裝置9410。通信裝置9400和顯示裝置9410的每個都能藉由無線通信或有線通 信發射和接收圖像或輸入資訊，並且每個都具有可充電電池。
另外，本實施例所示的結構可以與其他實施例所示的結構適當地組合而使用。
實施例12
本實施例示出電子書閱讀器的例子作為應用使用實施例1至實施例5所示的薄膜電晶體的半導體裝置的一個方式。在本實施例中，說明使用圖22A、圖22B及圖23在第一顯示面板4311和第二顯示面板4312之間安裝雙面顯示型的第三顯示面板4313的例子。圖22A是打開電子書閱讀器的狀態，而圖22B是合上電子書閱讀器的狀態。此外，圖23是電子書閱讀器的從橫方向來看的截面圖。
圖22A、圖22B所示的電子書閱讀器包括：具有第一顯示部4301的第一顯示面板4311；具有操作部4304及第二顯示部4307的第二顯示面板4312；具有第三顯示部4302及第四顯示部4310的第三顯示面板4313；以及設置在第一顯示面板4311、第二顯示面板4312和第三顯示面板4313的一個端部的裝訂部4308。第三顯示面板4313插入在第一顯示面板4311和第二顯示面板4312之間。圖22A、圖22B的電子書閱讀器包括四個顯示畫面，即第一顯示部4301、第二顯示部4307、第三顯示部4302及第四顯示部4310。
第一顯示面板4311、第二顯示面板4312及第三顯示 面板4313具有撓性而容易彎曲。此外，藉由在第一顯示面板4311、第二顯示面板4312中使用塑膠基板且在第三顯示面板4313中使用薄膜，可以實現薄型的電子書閱讀器。也就是說，在圖23中，根據作為一例的電子書閱讀器的從橫方向來看的截面圖，第三顯示面板4313可以與第一顯示面板4311及第二顯示面板4312相比容易彎曲。由此，藉由使第三顯示面板4313的外側的顯示面板為堅硬，可以進行如書籍那樣的感覺進行操作，並且可以抑制第三顯示面板4313的損壞。
第三顯示面板4313是具有第三顯示部4302及第四顯示部4310的雙面顯示型面板。作為第三顯示面板4313，即可以使用雙面發射型顯示面板，又可以貼合單面發射型顯示面板而使用。此外，還可以使用在其間夾著背光燈(較佳的是薄型EL發光面板)的兩個液晶顯示面板。
此外，圖22A、圖22B所示的電子書閱讀器包括：進行第一顯示部4301的顯示控制的掃描線驅動電路(未圖示)；進行第二顯示部4307的顯示控制的掃描線驅動電路4322a、4322b；進行第三顯示部4302和/或第四顯示部4310的顯示控制的掃描線驅動電路(未圖示)；進行第一顯示部4301、第二顯示部4307、第三顯示部4302和/或第四顯示部4310的顯示控制的信號線驅動電路4323。另外，進行第一顯示部4301的顯示控制的掃描線驅動電路設置在第一顯示面板4311，掃描線驅動電路4322a、4322b設置在第二顯示面板4322，信號線驅動電路4323 設置在裝訂部4308的內部。
此外，在圖22A和22B所示的電子書閱讀器中，第二顯示面板4312包括操作部4304而可以對應於各功能諸如電源輸入開關、顯示切換開關等。
此外，可以藉由使用手指或輸入筆等觸碰第一顯示部4301或第二顯示部4307，或進行操作部4304的操作，進行圖22A和圖22B所示的電子書閱讀器的輸入操作。另外，圖22A圖示第二顯示部4307所顯示的顯示按鈕4309。可以藉由使用手指等觸碰顯示按鈕4309進行輸入。
另外，作為插入圖22A、圖22B所示的第三顯示面板4313的電子書閱讀器的使用方法的例子，方便的是：使用第一顯示部4301及第四顯示部4310看文章，使用第二顯示部4307及第三顯示部4302參照附圖。此時，由於第三顯示面板4313不能同時顯示第三顯示部4302和第四顯示部4310，因此當開始翻頁時從第三顯示部4302的顯示切換到第四顯示部4310的顯示。
此外，在看從第一顯示部4301至第三顯示部4302之後，當開始翻下一頁的第三顯示面板4313時，第四顯示部4310及第二顯示部4307以某個角度顯示下一頁。另外，在用完第四顯示部4310及第二顯示部4307之後，當開始翻第三顯示面板4313時，以某個角度第三顯示部4302及第一顯示部4301顯示下一頁。由此，可以不使螢幕的切換識別而抑制視覺的不適等。
另外，本實施例所示的結構可以與其他實施例所示的結構適當地組合而使用。
100‧‧‧基板
101‧‧‧閘電極
108‧‧‧源極電極
109‧‧‧汲極電極

Claims (10)

  1. 一種顯示裝置，包括：第一導電膜；在該第一導電膜之上的第一絕緣膜；在該第一絕緣膜之上的半導體層；在該半導體層之上的第二絕緣膜；在該第二絕緣膜之上的第二導電膜，其中，該第二導電膜透過該第二絕緣膜的第一接觸孔與該半導體層的蝕刻區域接觸；在該第二絕緣膜之上的第三導電膜，其中，該第三導電膜透過該第二絕緣膜的第二接觸孔與該半導體層的蝕刻區域接觸；在該第二導電膜和該第三導電膜之上的第三絕緣膜；以及在該第三絕緣膜之上的像素電極，其中，該像素電極透過該第三絕緣膜的接觸孔與該第二導電膜和該第三導電膜之一者接觸，其中，該第一接觸孔和該第二接觸孔之間的距離大於該第一接觸孔的寬度且大於該第二接觸孔的寬度，其中，該第一接觸孔包括與該第一導電膜重疊的區域，其中，該第三絕緣膜的該接觸孔包括與該第一導電膜不重疊的區域，其中，該半導體層包括與該像素電極不重疊的區域。
  2. 一種顯示裝置，包括：金屬膜；在該金屬膜之上的第一絕緣膜；在該第一絕緣膜之上的半導體層；在該半導體層之上的第二絕緣膜；在該第二絕緣膜之上的第一金屬多層膜，其中，該第一金屬多層膜透過該第二絕緣膜的第一接觸孔與該半導體層的蝕刻區域接觸，其中，該第一金屬多層膜的最上層是鈦膜、鉬膜和鎢膜中的一種；在該第二絕緣膜之上的第二金屬多層膜，其中，該第二金屬多層膜透過該第二絕緣膜的第二接觸孔與該半導體層的蝕刻區域接觸，其中，該第二金屬多層膜的最上層是鈦膜、鉬膜和鎢膜中的一種；在該第一金屬多層膜和該第二金屬多層膜之上的第三絕緣膜；以及在該第三絕緣膜之上的透光像素電極，其中，該透光像素電極透過該第三絕緣膜的接觸孔與該第一金屬多層膜和該第二金屬多層膜之一者的該最上層接觸，其中，該第一接觸孔和該第二接觸孔之間的距離大於該第一接觸孔的寬度且大於該第二接觸孔的寬度，其中，該第一接觸孔包括與該金屬膜重疊的區域，其中，該第三絕緣膜的該接觸孔包括與該金屬膜不重疊的區域，其中，該半導體層包括與該透光像素電極不重疊的區 域。
  3. 一種顯示裝置，包括：金屬膜；在該金屬膜之上的第一絕緣膜；在該第一絕緣膜之上的半導體層；在該半導體層之上的第二絕緣膜；在該第二絕緣膜之上的第一金屬多層膜，其中，該第一金屬多層膜透過該第二絕緣膜的第一接觸孔與該半導體層的蝕刻區域接觸，其中，該第一金屬多層膜的最上層是鈦膜、鉬膜和鎢膜中的一種；在該第二絕緣膜之上的第二金屬多層膜，其中，該第二金屬多層膜透過該第二絕緣膜的第二接觸孔與該半導體層的蝕刻區域接觸，其中，該第二金屬多層膜的最上層是鈦膜、鉬膜和鎢膜中的一種；在該第一金屬多層膜和該第二金屬多層膜之上的第三絕緣膜；以及在該第三絕緣膜之上的透光像素電極，其中，該透光像素電極透過該第三絕緣膜的接觸孔與該第一金屬多層膜和該第二金屬多層膜之一者的該最上層接觸，其中，該第一接觸孔和該第二接觸孔之間的距離大於該第一接觸孔的寬度且大於該第二接觸孔的寬度，其中，該第一接觸孔包括與該金屬膜重疊的區域，其中，該第三絕緣膜的該接觸孔包括與該金屬膜不重疊的區域， 其中，該半導體層包括與該透光像素電極不重疊的區域，其中，該顯示裝置是具有邊緣場切換模式的液晶顯示裝置。
  4. 一種顯示裝置，包括：第一導電膜；與該第一導電膜重疊的半導體層，具有第一絕緣膜介於該半導體層和該第一導電膜之間；在該半導體層之上的第二絕緣膜；在該第二絕緣膜之上的第二導電膜，其中，該第二導電膜透過該第二絕緣膜的第一接觸孔電連接到該半導體層，且與該半導體層的側表面接觸；在該第二絕緣膜之上的第三導電膜，其中，該第三導電膜透過該第二絕緣膜的第二接觸孔電連接到該半導體層；在該第二導電膜之上的第三絕緣膜；以及在該第三絕緣膜之上的像素電極，其中，該像素電極透過該第三絕緣膜的接觸孔與該第二導電膜接觸，其中，該第一接觸孔和該第二接觸孔之間的距離大於該第一接觸孔的寬度。
  5. 一種顯示裝置，包括：金屬膜；在該金屬膜之上的第一絕緣膜；在該第一絕緣膜之上的半導體層； 在該半導體層之上的第二絕緣膜；在該第二絕緣膜之上的第一金屬多層膜，其中，該第一金屬多層膜透過該第二絕緣膜的第一接觸孔電連接到該半導體層，且與該半導體層的側表面接觸，其中，該第一金屬多層膜的最上層是鈦膜、鉬膜和鎢膜中的一種；在該第二絕緣膜之上的第二金屬多層膜，其中，該第二金屬多層膜透過該第二絕緣膜的第二接觸孔電連接到該半導體層；在該第一金屬多層膜和該第二金屬多層膜之上的第三絕緣膜；以及在該第三絕緣膜之上的透光像素電極，其中，該透光像素電極透過該第三絕緣膜的接觸孔與該第一金屬多層膜的該最上層接觸，其中，該第一接觸孔和該第二接觸孔之間的距離大於該第一接觸孔的寬度且大於該第二接觸孔的寬度，其中，該第三絕緣膜的該接觸孔包括與該金屬膜不重疊的區域，其中，該半導體層包括與該透光像素電極不重疊的區域。
  6. 一種顯示裝置，包括：金屬膜；在該金屬膜之上的第一絕緣膜；在該第一絕緣膜之上的半導體層；在該半導體層之上的第二絕緣膜； 在該第二絕緣膜之上的第一金屬多層膜，其中，該第一金屬多層膜透過該第二絕緣膜的第一接觸孔電連接到該半導體層，且與該半導體層的側表面接觸，其中，該第一金屬多層膜的最上層是鈦膜、鉬膜和鎢膜中的一種；在該第二絕緣膜之上的第二金屬多層膜，其中，該第二金屬多層膜透過該第二絕緣膜的第二接觸孔電連接到該半導體層；在該第一金屬多層膜和該第二金屬多層膜之上的第三絕緣膜；以及在該第三絕緣膜之上的透光像素電極，其中，該透光像素電極透過該第三絕緣膜的接觸孔與該第一金屬多層膜的該最上層接觸，其中，該第一接觸孔和該第二接觸孔之間的距離大於該第一接觸孔的寬度且大於該第二接觸孔的寬度，其中，該第三絕緣膜的該接觸孔包括與該金屬膜不重疊的區域，其中，該半導體層包括與該透光像素電極不重疊的區域，其中，該顯示裝置是具有邊緣場切換模式的液晶顯示裝置。
  7. 一種顯示裝置，包括：第一導電膜；在該第一導電膜之上的第一絕緣膜；在該第一絕緣膜之上的氧化物半導體層； 在該氧化物半導體層之上的第二絕緣膜；在該第二絕緣膜之上的第二導電膜，其中，該第二導電膜透過該第二絕緣膜的第一接觸孔與該氧化物半導體層的蝕刻區域接觸；在該第二絕緣膜之上的第三導電膜，其中，該第三導電膜透過該第二絕緣膜的第二接觸孔與該氧化物半導體層的蝕刻區域接觸；在該第二導電膜和該第三導電膜之上的第三絕緣膜；以及在該第三絕緣膜之上的像素電極，其中，該像素電極透過該第三絕緣膜的接觸孔與該第二導電膜和該第三導電膜之一者接觸，其中，該第一接觸孔和該第二接觸孔之間的距離大於該第一接觸孔的寬度且大於該第二接觸孔的寬度，其中，該第一接觸孔包括與該第一導電膜重疊的區域，其中，該氧化物半導體層包括與該像素電極不重疊的區域。
  8. 一種顯示裝置，包括：第一導電膜；與該第一導電膜重疊的氧化物半導體層，具有第一絕緣膜介於該氧化物半導體層和該第一導電膜之間；在該氧化物半導體層之上的第二絕緣膜；在該第二絕緣膜之上的第二導電膜，其中，該第二導 電膜透過該第二絕緣膜的第一接觸孔電連接到該氧化物半導體層，且與該氧化物半導體層的側表面接觸；在該第二絕緣膜之上的第三導電膜，其中，該第三導電膜透過該第二絕緣膜的第二接觸孔電連接到該氧化物半導體層；在該第二導電膜之上的第三絕緣膜；以及在該第三絕緣膜之上的像素電極，其中，該像素電極透過該第三絕緣膜的接觸孔與該第二導電膜接觸，其中，該第一接觸孔和該第二接觸孔之間的距離大於該第一接觸孔的寬度。
  9. 一種顯示裝置，包括：第一導電膜；在該第一導電膜之上的第一絕緣膜；在該第一絕緣膜之上的氧化物半導體層；在該氧化物半導體層之上的第二絕緣膜；在該第二絕緣膜之上的第二導電膜，其中，該第二導電膜透過該第二絕緣膜的第一接觸孔與該氧化物半導體層的蝕刻區域接觸；在該第二絕緣膜之上的第三導電膜，其中，該第三導電膜透過該第二絕緣膜的第二接觸孔與該氧化物半導體層的蝕刻區域接觸；在該第二導電膜和該第三導電膜之上的第三絕緣膜；以及在該第三絕緣膜之上的發光元件的電極，其中，該電 極透過該第三絕緣膜的接觸孔與該第二導電膜和該第三導電膜之一者接觸，其中，該第一接觸孔和該第二接觸孔之間的距離大於該第一接觸孔的寬度且大於該第二接觸孔的寬度，其中，該第一接觸孔包括與該第一導電膜重疊的區域，其中，該氧化物半導體層包括與該電極不重疊的區域。
  10. 一種顯示裝置，包括：第一導電膜；與該第一導電膜重疊的氧化物半導體層，具有第一絕緣膜介於該氧化物半導體層和該第一導電膜之間；在該氧化物半導體層之上的第二絕緣膜；在該第二絕緣膜之上的第二導電膜，其中，該第二導電膜透過該第二絕緣膜的第一接觸孔電連接到該氧化物半導體層，且與該氧化物半導體層的側表面接觸；在該第二絕緣膜之上的第三導電膜，其中，該第三導電膜透過該第二絕緣膜的第二接觸孔電連接到該氧化物半導體層；在該第二導電膜之上的第三絕緣膜；以及在該第三絕緣膜之上的發光元件的電極，其中，該電極透過該第三絕緣膜的接觸孔與該第二導電膜接觸，其中，該第一接觸孔和該第二接觸孔之間的距離大於該第一接觸孔的寬度。
TW108115337A 2009-05-29 2010-05-11 半導體裝置及其製造方法 TWI697128B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-131616 2009-05-29
JP2009131616 2009-05-29

Publications (2)

Publication Number Publication Date
TW201941441A TW201941441A (zh) 2019-10-16
TWI697128B true TWI697128B (zh) 2020-06-21

Family

ID=42261890

Family Applications (9)

Application Number Title Priority Date Filing Date
TW099114955A TWI573278B (zh) 2009-05-29 2010-05-11 半導體裝置及其製造方法
TW108115337A TWI697128B (zh) 2009-05-29 2010-05-11 半導體裝置及其製造方法
TW106128144A TWI640100B (zh) 2009-05-29 2010-05-11 半導體裝置及其製造方法
TW103140462A TWI604616B (zh) 2009-05-29 2010-05-11 半導體裝置及其製造方法
TW107127480A TWI666778B (zh) 2009-05-29 2010-05-11 半導體裝置及其製造方法
TW105137653A TWI604618B (zh) 2009-05-29 2010-05-11 半導體裝置及其製造方法
TW105139251A TWI605600B (zh) 2009-05-29 2010-05-11 半導體裝置及其製造方法
TW109118928A TWI737338B (zh) 2009-05-29 2010-05-11 半導體裝置及其製造方法
TW110128481A TW202213798A (zh) 2009-05-29 2010-05-11 半導體裝置及其製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW099114955A TWI573278B (zh) 2009-05-29 2010-05-11 半導體裝置及其製造方法

Family Applications After (7)

Application Number Title Priority Date Filing Date
TW106128144A TWI640100B (zh) 2009-05-29 2010-05-11 半導體裝置及其製造方法
TW103140462A TWI604616B (zh) 2009-05-29 2010-05-11 半導體裝置及其製造方法
TW107127480A TWI666778B (zh) 2009-05-29 2010-05-11 半導體裝置及其製造方法
TW105137653A TWI604618B (zh) 2009-05-29 2010-05-11 半導體裝置及其製造方法
TW105139251A TWI605600B (zh) 2009-05-29 2010-05-11 半導體裝置及其製造方法
TW109118928A TWI737338B (zh) 2009-05-29 2010-05-11 半導體裝置及其製造方法
TW110128481A TW202213798A (zh) 2009-05-29 2010-05-11 半導體裝置及其製造方法

Country Status (6)

Country Link
US (2) US8872171B2 (zh)
EP (1) EP2256814B1 (zh)
JP (8) JP5675170B2 (zh)
KR (8) KR20100129201A (zh)
CN (3) CN106887458B (zh)
TW (9) TWI573278B (zh)

Families Citing this family (98)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2256814B1 (en) * 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
CN102460713B (zh) 2009-06-30 2016-12-07 株式会社半导体能源研究所 用于制造半导体器件的方法
WO2011007682A1 (en) 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
KR101967480B1 (ko) 2009-07-31 2019-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011058882A1 (en) 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Sputtering target and manufacturing method thereof, and transistor
WO2011070929A1 (en) 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
WO2011105183A1 (en) 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor element and deposition apparatus
WO2011118741A1 (en) 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR20130062919A (ko) 2010-03-26 2013-06-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하는 방법
WO2011135987A1 (en) * 2010-04-28 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8895375B2 (en) 2010-06-01 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor and method for manufacturing the same
KR102354354B1 (ko) 2010-07-02 2022-01-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2012029612A1 (en) * 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Sputtering target and method for manufacturing semiconductor device
JP5782695B2 (ja) * 2010-09-29 2015-09-24 凸版印刷株式会社 薄膜トランジスタ、薄膜トランジスタを備える画像表示装置、薄膜トランジスタの製造方法、画像表示装置の製造方法
CN103201843B (zh) * 2010-11-04 2016-06-29 夏普株式会社 半导体装置、显示装置以及半导体装置和显示装置的制造方法
US8894825B2 (en) 2010-12-17 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, method for manufacturing the same, manufacturing semiconductor device
KR101770969B1 (ko) * 2011-01-21 2017-08-25 삼성디스플레이 주식회사 터치 센싱 기판 및 이의 제조 방법
KR101899880B1 (ko) 2011-02-17 2018-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 프로그래머블 ｌｓｉ
JP5377796B2 (ja) * 2011-03-01 2013-12-25 シャープ株式会社 スパッタリングターゲット、その製造方法、および薄膜トランジスタの製造方法
WO2012121028A1 (ja) * 2011-03-04 2012-09-13 シャープ株式会社 スパッタリングターゲット、その製造方法、および薄膜トランジスタの製造方法
US8760903B2 (en) * 2011-03-11 2014-06-24 Semiconductor Energy Laboratory Co., Ltd. Storage circuit
EP2685505B1 (en) 2011-03-11 2016-12-21 Sharp Kabushiki Kaisha Thin-film transistor and display device
JP2012204548A (ja) * 2011-03-24 2012-10-22 Sony Corp 表示装置およびその製造方法
JP5857432B2 (ja) * 2011-04-11 2016-02-10 大日本印刷株式会社 薄膜トランジスタの製造方法
JP5883699B2 (ja) * 2011-04-13 2016-03-15 株式会社半導体エネルギー研究所 プログラマブルｌｓｉ
US9190526B2 (en) * 2011-04-18 2015-11-17 Sharp Kabushiki Kaisha Thin film transistor, display panel, and method for fabricating thin film transistor
TWI792087B (zh) 2011-05-05 2023-02-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9762246B2 (en) * 2011-05-20 2017-09-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with a storage circuit having an oxide semiconductor
JP5731904B2 (ja) * 2011-05-25 2015-06-10 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
KR102124557B1 (ko) 2011-06-08 2020-06-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟, 스퍼터링 타겟의 제조 방법 및 박막의 형성 방법
KR101425064B1 (ko) * 2011-06-09 2014-08-01 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법
CN102629609A (zh) * 2011-07-22 2012-08-08 京东方科技集团股份有限公司 阵列基板及其制作方法、液晶面板、显示装置
KR101506303B1 (ko) 2011-09-29 2015-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
SG11201505088UA (en) 2011-09-29 2015-08-28 Semiconductor Energy Lab Semiconductor device
KR101913207B1 (ko) 2011-10-12 2018-11-01 삼성디스플레이 주식회사 박막 트랜지스터, 및 박막 트랜지스터 표시판과 이들을 제조하는 방법
WO2013054823A1 (en) * 2011-10-14 2013-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2013065600A1 (ja) * 2011-11-02 2013-05-10 シャープ株式会社 薄膜トランジスタ、その製造方法、および表示装置
JP6076038B2 (ja) 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
WO2013072966A1 (ja) 2011-11-17 2013-05-23 パナソニック株式会社 薄膜半導体装置及びその製造方法
TWI489560B (zh) * 2011-11-24 2015-06-21 Au Optronics Corp 畫素結構及其製作方法
US8956929B2 (en) * 2011-11-30 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP6081162B2 (ja) * 2011-11-30 2017-02-15 株式会社半導体エネルギー研究所 駆動回路及び該駆動回路を具備する表示装置
TWI497689B (zh) * 2011-12-02 2015-08-21 Ind Tech Res Inst 半導體元件及其製造方法
TWI584383B (zh) 2011-12-27 2017-05-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN102651401B (zh) * 2011-12-31 2015-03-18 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及其制造方法和显示器件
US9419146B2 (en) 2012-01-26 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI605597B (zh) * 2012-01-26 2017-11-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
CN102629591B (zh) * 2012-02-28 2015-10-21 京东方科技集团股份有限公司 一种阵列基板的制造方法及阵列基板、显示器
CN102569417A (zh) * 2012-03-02 2012-07-11 福州华映视讯有限公司 薄膜晶体管及其制作方法
JP6059566B2 (ja) 2012-04-13 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6143423B2 (ja) * 2012-04-16 2017-06-07 株式会社半導体エネルギー研究所 半導体装置の製造方法
CN107403840B (zh) * 2012-05-10 2021-05-11 株式会社半导体能源研究所 半导体装置
US8995607B2 (en) 2012-05-31 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Pulse signal output circuit and shift register
US9153699B2 (en) * 2012-06-15 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with multiple oxide semiconductor layers
JP2014041874A (ja) * 2012-08-21 2014-03-06 Sony Corp 半導体装置およびその製造方法、並びに電子機器
CN102916051B (zh) * 2012-10-11 2015-09-02 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN102891106A (zh) * 2012-10-19 2013-01-23 深圳市华星光电技术有限公司 薄膜晶体管阵列制作方法
WO2014065985A1 (en) * 2012-10-22 2014-05-01 Applied Materials, Inc. High mobility compound semiconductor material using multiple anions
CN102891108B (zh) * 2012-10-24 2015-12-02 京东方科技集团股份有限公司 一种阵列基板的制造方法
TWI691084B (zh) 2012-10-24 2020-04-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN103915508B (zh) * 2013-01-17 2017-05-17 上海天马微电子有限公司 一种底栅结构的氧化物薄膜晶体管及其制作方法
JP6151070B2 (ja) * 2013-04-11 2017-06-21 株式会社ジャパンディスプレイ 薄膜トランジスタ及びそれを用いた表示装置
US10304859B2 (en) * 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
TWI620324B (zh) * 2013-04-12 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
US9552985B2 (en) * 2013-08-09 2017-01-24 Japan Advanced Institute Of Science And Technology Oxide semiconductor layer and production method therefor, oxide semiconductor precursor, oxide semiconductor layer, semiconductor element, and electronic device
KR102244553B1 (ko) * 2013-08-23 2021-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 용량 소자 및 반도체 장치
US9515656B2 (en) 2013-11-01 2016-12-06 Semiconductor Energy Laboratory Co., Ltd. Reconfigurable circuit, storage device, and electronic device including storage device
JP6496132B2 (ja) 2013-12-02 2019-04-03 株式会社半導体エネルギー研究所 半導体装置
TW201523738A (zh) 2013-12-06 2015-06-16 Chunghwa Picture Tubes Ltd 薄膜電晶體基板及其製造方法
JP6537264B2 (ja) 2013-12-12 2019-07-03 株式会社半導体エネルギー研究所 半導体装置
CN103681487A (zh) * 2013-12-13 2014-03-26 华映视讯（吴江）有限公司 薄膜晶体管基板及其制造方法
CN104752517A (zh) * 2013-12-31 2015-07-01 昆山工研院新型平板显示技术中心有限公司 一种薄膜晶体管及其制备方法和应用
CN104051541B (zh) * 2014-06-06 2017-02-15 昆山工研院新型平板显示技术中心有限公司 薄膜晶体管及其制作方法
CN104037090B (zh) * 2014-06-19 2016-10-19 深圳市华星光电技术有限公司 氧化物薄膜晶体管结构制作方法及氧化物薄膜晶体管结构
JP6400425B2 (ja) * 2014-10-15 2018-10-03 東京エレクトロン株式会社 多層膜をエッチングする方法
JP6584157B2 (ja) * 2015-06-08 2019-10-02 三菱電機株式会社 薄膜トランジスタ、薄膜トランジスタ基板、液晶表示装置及び薄膜トランジスタの製造方法
US20180197974A1 (en) * 2015-07-10 2018-07-12 Sharp Kabushiki Kaisha Oxide semiconductor film etching method and semiconductor device manufacturing method
US10061346B2 (en) * 2015-10-22 2018-08-28 Dell Products L.P. Folded continuous multielement touch display
JP6495808B2 (ja) * 2015-11-17 2019-04-03 株式会社東芝 酸化物半導体及び半導体装置
CN105355647B (zh) * 2015-11-26 2018-05-25 上海天马有机发光显示技术有限公司 一种封装结构、显示装置及其制作方法
WO2017115209A1 (ja) * 2015-12-28 2017-07-06 株式会社半導体エネルギー研究所 酸化物およびその作製方法
CN105576038A (zh) * 2016-01-12 2016-05-11 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板和显示装置
CN108496244B (zh) * 2016-01-27 2021-04-13 夏普株式会社 半导体装置及其制造方法
CN105632896B (zh) * 2016-01-28 2018-06-15 深圳市华星光电技术有限公司 制造薄膜晶体管的方法
JP6689108B2 (ja) 2016-03-22 2020-04-28 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
JP6827270B2 (ja) * 2016-03-28 2021-02-10 株式会社ジャパンディスプレイ 半導体装置の作製方法
CN106648277B (zh) * 2016-11-11 2019-05-03 京东方科技集团股份有限公司 电子装置及其制造方法和操作方法、电子复写系统
CN107204375B (zh) * 2017-05-19 2019-11-26 深圳市华星光电技术有限公司 薄膜晶体管及其制作方法
CN107293493A (zh) * 2017-06-06 2017-10-24 武汉华星光电技术有限公司 铟镓锌氧化物薄膜晶体管的制作方法
CN107316875A (zh) * 2017-08-15 2017-11-03 深圳市华星光电半导体显示技术有限公司 阵列基板的制作方法、阵列基板及液晶面板
CN107644880B (zh) 2017-10-19 2020-04-14 京东方科技集团股份有限公司 氧化物薄膜晶体管显示基板及其制作方法、显示装置
CN107577375A (zh) * 2017-10-24 2018-01-12 业成科技（成都）有限公司 触摸屏及其制造方法
TW201919130A (zh) * 2017-11-13 2019-05-16 友達光電股份有限公司 畫素結構、半導體結構的製造方法及半導體元件的製造方法
CN108183132A (zh) * 2017-12-27 2018-06-19 深圳市华星光电半导体显示技术有限公司 一种igzo薄膜晶体管制备方法
CN109390414B (zh) * 2018-11-14 2022-04-15 成都中电熊猫显示科技有限公司 一种薄膜晶体管、阵列基板以及显示面板
CN110794898B (zh) * 2019-11-19 2020-06-30 上海椒陵光学科技有限公司 一种能适应不同光照强度的夜视仪
JP7418230B2 (ja) * 2020-02-03 2024-01-19 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
CN111341849B (zh) * 2020-03-05 2022-04-12 合肥京东方光电科技有限公司 显示基板及其制备方法、显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080258143A1 (en) * 2007-04-18 2008-10-23 Samsung Electronics Co., Ltd. Thin film transitor substrate and method of manufacturing the same
US20080303024A1 (en) * 2007-06-08 2008-12-11 In-Duk Song Array substrate for fringe field switching mode liquid crystal display device and method of fabricating the same

Family Cites Families (225)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4244040A (en) 1978-10-10 1981-01-06 Robert Fondiller Miniature electronic device construction
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH04280637A (ja) * 1991-03-08 1992-10-06 Nippondenso Co Ltd 薄膜トランジスタの製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
US5508532A (en) * 1994-06-16 1996-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with braded silicon nitride
US5444673A (en) 1994-07-12 1995-08-22 Mathurin; Trevor S. Audio controlled and activated wristwatch memory aid device
JP3422096B2 (ja) 1994-09-22 2003-06-30 ソニー株式会社 薄膜半導体装置の製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) * 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP2652368B2 (ja) * 1996-04-05 1997-09-10 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置の作製方法
JPH1140814A (ja) 1997-07-18 1999-02-12 Furontetsuku:Kk 薄膜トランジスタ基板と液晶表示装置および薄膜トランジスタ基板の製造方法
JPH11109406A (ja) * 1997-09-30 1999-04-23 Sanyo Electric Co Ltd 表示装置とその製造方法
JPH11111994A (ja) 1997-10-03 1999-04-23 Sanyo Electric Co Ltd 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP4017240B2 (ja) 1998-03-30 2007-12-05 三洋電機株式会社 薄膜トランジスタの製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
US6246070B1 (en) 1998-08-21 2001-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device provided with semiconductor circuit made of semiconductor element and method of fabricating the same
JP4094179B2 (ja) 1998-08-21 2008-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
KR100539871B1 (ko) 1998-12-26 2006-04-21 삼성전자주식회사 텔레비전 휴대폰의 수신 메세지 표시 방법
US6888522B1 (en) 1999-03-31 2005-05-03 Minolta Co., Ltd. Information display apparatus
JP2000357586A (ja) 1999-06-15 2000-12-26 Sharp Corp 薄膜ｅｌ素子の製造方法および薄膜ｅｌ素子
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001284592A (ja) * 2000-03-29 2001-10-12 Sony Corp 薄膜半導体装置及びその駆動方法
JP2001311965A (ja) 2000-04-28 2001-11-09 Nec Corp アクティブマトリクス基板及びその製造方法
WO2002016679A1 (fr) 2000-08-18 2002-02-28 Tohoku Techno Arch Co., Ltd. Matiere semi-conductrice polycristalline
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP2002162646A (ja) 2000-09-14 2002-06-07 Sony Corp 反射型液晶表示装置
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
US6717181B2 (en) * 2001-02-22 2004-04-06 Semiconductor Energy Laboratory Co., Ltd. Luminescent device having thin film transistor
JP2002252353A (ja) * 2001-02-26 2002-09-06 Hitachi Ltd 薄膜トランジスタおよびアクティブマトリクス型液晶表示装置
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3512766B2 (ja) * 2001-08-09 2004-03-31 株式会社半導体エネルギー研究所 薄膜トランジスタ及び液晶表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
JP2003264148A (ja) 2002-03-07 2003-09-19 Nec Corp 薄膜製造方法、半導体デバイス製造方法、非晶質半導体薄膜、絶縁体薄膜、及び半導体装置
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP2003273133A (ja) * 2002-03-15 2003-09-26 Sanyo Electric Co Ltd 酸化物半導体層およびその形成方法ならびに半導体装置
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP2004292873A (ja) * 2003-03-26 2004-10-21 Sumitomo Heavy Ind Ltd 酸化亜鉛膜の製造方法
JP4108633B2 (ja) * 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
CN1577796A (zh) * 2003-07-10 2005-02-09 精工爱普生株式会社 电子器件的制造方法和半导体器件的制造方法
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7453426B2 (en) 2004-01-14 2008-11-18 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic apparatus
US20050170643A1 (en) * 2004-01-29 2005-08-04 Semiconductor Energy Laboratory Co., Ltd. Forming method of contact hole, and manufacturing method of semiconductor device, liquid crystal display device and EL display device
JP4667051B2 (ja) * 2004-01-29 2011-04-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101000451B1 (ko) * 2004-02-05 2010-12-13 삼성전자주식회사 Ｔｆｔ ｌｃｄ 기판의 알루미늄 배선 형성방법과 이에의한 ｔｆｔ ｌｃｄ 기판
JP3915810B2 (ja) * 2004-02-26 2007-05-16 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置、その製造方法、及び電子機器
US7381579B2 (en) * 2004-02-26 2008-06-03 Samsung Sdi Co., Ltd. Donor sheet, method of manufacturing the same, method of manufacturing TFT using the donor sheet, and method of manufacturing flat panel display device using the donor sheet
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN102867855B (zh) * 2004-03-12 2015-07-15 独立行政法人科学技术振兴机构 薄膜晶体管及其制造方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7642038B2 (en) 2004-03-24 2010-01-05 Semiconductor Energy Laboratory Co., Ltd. Method for forming pattern, thin film transistor, display device, method for manufacturing thereof, and television apparatus
KR100635065B1 (ko) * 2004-05-17 2006-10-16 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조방법
US7629633B2 (en) * 2004-05-20 2009-12-08 Isaac Wing Tak Chan Vertical thin film transistor with short-channel effect suppression
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US20080224125A1 (en) 2004-07-12 2008-09-18 Pioneer Corporation (Tmk) Semiconductor Device
KR100721555B1 (ko) 2004-08-13 2007-05-23 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7382421B2 (en) 2004-10-12 2008-06-03 Hewlett-Packard Development Company, L.P. Thin film transistor with a passivation layer
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CA2585071A1 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
WO2006051994A2 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
CN102945857B (zh) * 2004-11-10 2015-06-03 佳能株式会社 无定形氧化物和场效应晶体管
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) * 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI390735B (zh) * 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4870403B2 (ja) 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP4870404B2 (ja) * 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
TWI345313B (en) * 2005-09-05 2011-07-11 Au Optronics Corp Thin film transistor and method of manufacturing the same
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
KR100786498B1 (ko) 2005-09-27 2007-12-17 삼성에스디아이 주식회사 투명박막 트랜지스터 및 그 제조방법
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
KR101197053B1 (ko) * 2005-09-30 2012-11-06 삼성디스플레이 주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
JP5427340B2 (ja) * 2005-10-14 2014-02-26 株式会社半導体エネルギー研究所 半導体装置
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
WO2007058329A1 (en) 2005-11-15 2007-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5099740B2 (ja) * 2005-12-19 2012-12-19 財団法人高知県産業振興センター 薄膜トランジスタ
JP5244295B2 (ja) * 2005-12-21 2013-07-24 出光興産株式会社 Ｔｆｔ基板及びｔｆｔ基板の製造方法
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
EP1981085A4 (en) 2006-01-31 2009-11-25 Idemitsu Kosan Co TFT SUBSTRATE, REFLECTIVE TFT SUBSTRATE, AND METHOD OF MANUFACTURING THE SAME
JP2007258675A (ja) 2006-02-21 2007-10-04 Idemitsu Kosan Co Ltd Ｔｆｔ基板及び反射型ｔｆｔ基板並びにそれらの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP2007212699A (ja) 2006-02-09 2007-08-23 Idemitsu Kosan Co Ltd 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR101293567B1 (ko) * 2006-02-21 2013-08-06 삼성디스플레이 주식회사 표시장치의 제조방법
JP2007250982A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5135709B2 (ja) 2006-04-28 2013-02-06 凸版印刷株式会社 薄膜トランジスタ及びその製造方法
EP2025004A1 (en) 2006-06-02 2009-02-18 Kochi Industrial Promotion Center Semiconductor device including an oxide semiconductor thin film layer of zinc oxide and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US8974918B2 (en) 2006-07-04 2015-03-10 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP5228298B2 (ja) * 2006-08-04 2013-07-03 カシオ計算機株式会社 半導体薄膜の加工方法及び半導体装置の製造方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5216276B2 (ja) * 2006-08-30 2013-06-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7651896B2 (en) * 2006-08-30 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR100867866B1 (ko) * 2006-09-11 2008-11-07 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 Ｔｆｔ-ｌｃｄ 어레이 기판 및 그 제조 방법
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
TWI444951B (zh) 2006-09-29 2014-07-11 Semiconductor Energy Lab 顯示裝置和電子裝置
JP5468196B2 (ja) 2006-09-29 2014-04-09 株式会社半導体エネルギー研究所 半導体装置、表示装置及び液晶表示装置
US7989361B2 (en) * 2006-09-30 2011-08-02 Samsung Electronics Co., Ltd. Composition for dielectric thin film, metal oxide dielectric thin film using the same and preparation method thereof
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5099739B2 (ja) 2006-10-12 2012-12-19 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
KR100829570B1 (ko) * 2006-10-20 2008-05-14 삼성전자주식회사 크로스 포인트 메모리용 박막 트랜지스터 및 그 제조 방법
JP2008124215A (ja) 2006-11-10 2008-05-29 Kochi Prefecture Sangyo Shinko Center 薄膜半導体装置及びその製造方法
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5305630B2 (ja) * 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101410926B1 (ko) * 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
JP5196870B2 (ja) 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
KR100759086B1 (ko) 2007-02-23 2007-09-19 실리콘 디스플레이 (주) 국부 산화를 이용한 박막 트랜지스터 제조 방법 및 투명박막 트랜지스터
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP4727684B2 (ja) 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP5197058B2 (ja) 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
US20080266448A1 (en) 2007-04-30 2008-10-30 Gary Mark Reiner Wearable personal video/audio device method and system
KR100858617B1 (ko) * 2007-05-10 2008-09-17 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5215589B2 (ja) 2007-05-11 2013-06-19 キヤノン株式会社 絶縁ゲート型トランジスタ及び表示装置
JP5294651B2 (ja) 2007-05-18 2013-09-18 キヤノン株式会社 インバータの作製方法及びインバータ
KR100873081B1 (ko) * 2007-05-29 2008-12-09 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5361249B2 (ja) * 2007-05-31 2013-12-04 キヤノン株式会社 酸化物半導体を用いた薄膜トランジスタの製造方法
JP5364293B2 (ja) 2007-06-01 2013-12-11 株式会社半導体エネルギー研究所 表示装置の作製方法およびプラズマｃｖｄ装置
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
JP2009016469A (ja) * 2007-07-03 2009-01-22 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR100889688B1 (ko) * 2007-07-16 2009-03-19 삼성모바일디스플레이주식회사 반도체 활성층 제조 방법, 그를 이용한 박막 트랜지스터의제조 방법 및 반도체 활성층을 구비하는 박막 트랜지스터
JP5435907B2 (ja) 2007-08-17 2014-03-05 株式会社半導体エネルギー研究所 表示装置の作製方法
JP5393058B2 (ja) * 2007-09-05 2014-01-22 キヤノン株式会社 電界効果型トランジスタ
WO2009034953A1 (ja) 2007-09-10 2009-03-19 Idemitsu Kosan Co., Ltd. 薄膜トランジスタ
JP2009070861A (ja) 2007-09-11 2009-04-02 Hitachi Displays Ltd 表示装置
JP5354999B2 (ja) 2007-09-26 2013-11-27 キヤノン株式会社 電界効果型トランジスタの製造方法
US20090090915A1 (en) * 2007-10-05 2009-04-09 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device having thin film transistor, and method for manufacturing the same
US8058549B2 (en) 2007-10-19 2011-11-15 Qualcomm Mems Technologies, Inc. Photovoltaic devices with integrated color interferometric film stacks
WO2009052326A2 (en) 2007-10-19 2009-04-23 Qualcomm Mems Technologies, Inc. Display with integrated photovoltaics
JP5142943B2 (ja) 2007-11-05 2013-02-13 キヤノン株式会社 放射線検出装置の製造方法、放射線検出装置及び放射線撮像システム
US7982216B2 (en) 2007-11-15 2011-07-19 Fujifilm Corporation Thin film field effect transistor with amorphous oxide active layer and display using the same
US8319214B2 (en) 2007-11-15 2012-11-27 Fujifilm Corporation Thin film field effect transistor with amorphous oxide active layer and display using the same
US20090141004A1 (en) 2007-12-03 2009-06-04 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP5213422B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR101425131B1 (ko) 2008-01-15 2014-07-31 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 장치
JP5264197B2 (ja) * 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
KR101015338B1 (ko) * 2008-03-13 2011-02-16 삼성모바일디스플레이주식회사 박막 트랜지스터의 제조방법
JP4555358B2 (ja) * 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR101490112B1 (ko) 2008-03-28 2015-02-05 삼성전자주식회사 인버터 및 그를 포함하는 논리회로
KR20090124527A (ko) 2008-05-30 2009-12-03 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) * 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101753574B1 (ko) * 2008-07-10 2017-07-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
TWI475282B (zh) * 2008-07-10 2015-03-01 Semiconductor Energy Lab 液晶顯示裝置和其製造方法
JP2010040552A (ja) 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
TWI469354B (zh) 2008-07-31 2015-01-11 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI622175B (zh) 2008-07-31 2018-04-21 半導體能源研究所股份有限公司 半導體裝置
TWI491048B (zh) 2008-07-31 2015-07-01 Semiconductor Energy Lab 半導體裝置
JP5608347B2 (ja) 2008-08-08 2014-10-15 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
US8129718B2 (en) 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101563527B1 (ko) * 2008-09-19 2015-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5442234B2 (ja) * 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
TWI654689B (zh) 2008-12-26 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
EP2256814B1 (en) * 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
KR101913995B1 (ko) * 2009-07-31 2018-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101967480B1 (ko) 2009-07-31 2019-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR102251729B1 (ko) * 2009-07-31 2021-05-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
WO2011013523A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011013502A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101402294B1 (ko) 2009-10-21 2014-06-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080258143A1 (en) * 2007-04-18 2008-10-23 Samsung Electronics Co., Ltd. Thin film transitor substrate and method of manufacturing the same
US20080303024A1 (en) * 2007-06-08 2008-12-11 In-Duk Song Array substrate for fringe field switching mode liquid crystal display device and method of fabricating the same

Also Published As

Publication number Publication date
JP2011009719A (ja) 2011-01-13
KR20170126845A (ko) 2017-11-20
KR102150573B1 (ko) 2020-09-01
JP6212143B2 (ja) 2017-10-11
TW201508929A (zh) 2015-03-01
KR20190102165A (ko) 2019-09-03
JP7154348B2 (ja) 2022-10-17
JP2017224860A (ja) 2017-12-21
TWI605600B (zh) 2017-11-11
KR102017085B1 (ko) 2019-10-21
CN101901839A (zh) 2010-12-01
TW201115741A (en) 2011-05-01
TW201810684A (zh) 2018-03-16
KR101680847B1 (ko) 2016-11-29
TW201709535A (zh) 2017-03-01
KR20100129201A (ko) 2010-12-08
EP2256814A1 (en) 2010-12-01
JP2019083345A (ja) 2019-05-30
TW201717408A (zh) 2017-05-16
TWI640100B (zh) 2018-11-01
US8872171B2 (en) 2014-10-28
KR20140135927A (ko) 2014-11-27
JP2015099929A (ja) 2015-05-28
KR102591918B1 (ko) 2023-10-19
KR20180103810A (ko) 2018-09-19
JP2021168394A (ja) 2021-10-21
TW202105749A (zh) 2021-02-01
TWI573278B (zh) 2017-03-01
JP5675170B2 (ja) 2015-02-25
TW201842677A (zh) 2018-12-01
US20100301328A1 (en) 2010-12-02
JP2016096363A (ja) 2016-05-26
TW202213798A (zh) 2022-04-01
KR20200104271A (ko) 2020-09-03
TWI604616B (zh) 2017-11-01
CN106887458B (zh) 2021-09-07
TWI604618B (zh) 2017-11-01
CN101901839B (zh) 2017-04-12
TWI666778B (zh) 2019-07-21
US20150048363A1 (en) 2015-02-19
TWI737338B (zh) 2021-08-21
US9947797B2 (en) 2018-04-17
EP2256814B1 (en) 2019-01-16
KR20220002223A (ko) 2022-01-06
JP2020065048A (ja) 2020-04-23
CN106887458A (zh) 2017-06-23
KR20230149779A (ko) 2023-10-27
CN107221562B (zh) 2021-04-02
JP5886936B2 (ja) 2016-03-16
CN107221562A (zh) 2017-09-29
TW201941441A (zh) 2019-10-16
JP2023002589A (ja) 2023-01-10
KR102346526B1 (ko) 2021-12-31

Similar Documents

Publication Publication Date Title
JP7154348B2 (ja) 表示装置