WO2012121028A1 - スパッタリングターゲット、その製造方法、および薄膜トランジスタの製造方法 - Google Patents

スパッタリングターゲット、その製造方法、および薄膜トランジスタの製造方法 Download PDF

Info

Publication number
WO2012121028A1
WO2012121028A1 PCT/JP2012/054533 JP2012054533W WO2012121028A1 WO 2012121028 A1 WO2012121028 A1 WO 2012121028A1 JP 2012054533 W JP2012054533 W JP 2012054533W WO 2012121028 A1 WO2012121028 A1 WO 2012121028A1
Authority
WO
WIPO (PCT)
Prior art keywords
target
sputtering target
protective material
width
groove
Prior art date
Application number
PCT/JP2012/054533
Other languages
English (en)
French (fr)
Inventor
庸輔 神崎
崇嗣 楠見
直啓 玉利
守口　正生
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to US14/002,674 priority Critical patent/US20140110249A1/en
Publication of WO2012121028A1 publication Critical patent/WO2012121028A1/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/3414—Targets
    • H01J37/3417—Arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/3414—Targets
    • H01J37/3426—Material
    • H01J37/3429—Plural materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/3435—Target holders (includes backing plates and endblocks)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49826—Assembling or joining

Definitions

  • the present invention relates to a sputtering target, a method for manufacturing the same, and a method for manufacturing a thin film transistor, and more particularly, to a split sputtering target including a plurality of target materials, a method for manufacturing the same, and a method for manufacturing a thin film transistor using the sputtering target.
  • IGZO InGaZnO x
  • a sputtering method is known as one method for forming such an oxide semiconductor film.
  • a sputtering target used in this sputtering method generally includes a target material made of a thin film material to be formed and a support material made of a material having excellent conductivity and thermal conductivity, such as copper (Cu), from In or the like. It becomes the structure joined via the bonding material which becomes.
  • magnetron sputtering which is one of the sputtering methods
  • sputtering is performed by placing a magnet on the back surface of a sputtering target.
  • film formation can be performed at high speed. Therefore, the magnetron sputtering method is widely used for forming an oxide semiconductor film.
  • a slight gap is generally provided at the joint between adjacent target materials in order to prevent cracking of the target material.
  • the support material is exposed at the joint.
  • the bonding material protrudes from the seam. Therefore, a support material and a bonding material that are not originally sputtered are sputtered.
  • the sputtered support material and bonding material are mixed as impurities into the semiconductor film. Therefore, the characteristics of the semiconductor film are deteriorated.
  • Patent Document 1 discloses a sputtering target in which a groove is formed on a support material just below a joint, and a small piece of the same material as the target material is embedded in the groove.
  • Patent Document 2 discloses a sputtering target in which a joint is provided with a protective material made of the same material as the material that is difficult to be sputtered or the target material. According to these sputtering targets described in Patent Document 1 or 2, it is possible to prevent the support material from being sputtered and mixed into the thin film.
  • an object of the present invention is to provide a sputtering target capable of obtaining a film having good characteristics.
  • Another object of the present invention is to provide a method for producing a sputtering target capable of obtaining a film having good characteristics.
  • Another object of the present invention is to provide a method for manufacturing a thin film transistor using a sputtering target capable of obtaining a semiconductor film with good characteristics.
  • a first aspect of the present invention is a sputtering target, A plurality of target materials made of the same material, and A support material for supporting the plurality of target materials; A bonding material for bonding the plurality of target materials and the support material; With a protective material made of the same material as each target material, Of the surface of the support material, a groove is formed in a portion facing the joint between the target materials adjacent to each other, The width of the groove is wider than the width of the seam; The width of the protective material is wider than the width of the seam and narrower than the width of the groove, The protective material is provided in the groove; The surface of the protective material protrudes from the surface of the support material, A part of the surface of the protective material is in contact with a part of each of the adjacent target materials.
  • Each target material and the protective material are made of a semiconductor.
  • the semiconductor is an oxide semiconductor.
  • the oxide semiconductor contains indium, gallium, zinc, and oxygen as main components.
  • the oxide semiconductor includes at least one of indium, gallium, zinc, copper, silicon, tin, aluminum, calcium, germanium, and lead.
  • the thickness of the protective material is greater than the depth of the groove.
  • the support material is formed in a flat plate shape
  • Each target material is formed in a flat plate shape.
  • the support material is formed in a cylindrical shape or a columnar shape, Each target material is formed in a cylindrical shape.
  • the protective material is formed at a position corresponding to a portion where the erosion of the plurality of target materials progresses quickly.
  • a tenth aspect of the present invention is a method of manufacturing a thin film transistor, A step of forming a channel layer by sputtering the sputtering target according to any one of the second aspect to the ninth aspect of the present invention is provided.
  • An eleventh aspect of the present invention includes a plurality of target materials made of the same material, a support material that supports the plurality of target materials, and a bonding material that joins the plurality of target materials and the support material.
  • a method for producing a sputtering target comprising: A step of forming a groove in a portion of the surface of the support material facing a joint between adjacent target materials; A step of fitting a protective material made of the same material as each target material into the groove, The width of the groove is wider than the width of the seam; The width of the protective material is wider than the width of the seam and narrower than the width of the groove, The protective material is provided in the groove; The surface of the protective material protrudes from the surface of the support material, A part of the surface of the protective material is in contact with a part of each of the adjacent target materials.
  • a protective material of the same material as the target material is provided on the surface of the support material facing the seam. Moreover, since the protective material and the target material are in direct contact with each other and a gap is formed between each side surface of the protective material and the support material, the protrusion of the bonding material to the joint is sufficiently suppressed. Therefore, the support material and the bonding material are not sputtered at the joint. Accordingly, since the support material and the bonding material can be prevented from being mixed as impurities into the film to be formed, a film having excellent characteristics can be obtained.
  • a semiconductor film having good characteristics can be obtained.
  • an oxide semiconductor film with good characteristics can be obtained.
  • an IGZO semiconductor film having good characteristics can be obtained.
  • IGZO-based oxide semiconductor film having good characteristics can be obtained.
  • the same effect as in the second aspect of the present invention can be achieved by making the thickness of the protective material larger than the depth of the groove.
  • the same effect as that of the second aspect of the present invention can be achieved in the sputtering target in which the target material is flat.
  • the same effect as in the second aspect of the present invention can be achieved.
  • a bonding material can be filled in a portion where it is not necessary to provide a protective material. Thereby, the adhesion strength between the target material and the support material can be improved.
  • a thin film transistor having a channel layer with good characteristics can be obtained.
  • a sputtering target capable of obtaining a film with good characteristics can be produced.
  • FIG. 2 is a cross-sectional view taken along the line A-A ′ of the sputtering target shown in FIG. 1. It is the figure which expanded a part of sectional drawing concerning FIG.
  • FIGS. 4A to 4D are diagrams showing a method for manufacturing a sputtering target according to the first embodiment.
  • FIGS. 4A to 4D are enlarged views of parts of FIGS. 4A to 4D, respectively.
  • FIG. 4A to 4D are cross-sectional views for explaining a manufacturing process of the TFT in the first embodiment.
  • (A), (B) is sectional drawing for demonstrating the manufacturing process of TFT in the said 1st Embodiment. It is a figure which shows a part of active matrix substrate in which TFT shown in FIG. 6 was provided as pixel TFT. It is a figure which shows the characteristic of TFT which formed the channel layer using the sputtering target which concerns on the said 1st Embodiment. It is a top view of the sputtering target which concerns on the 1st modification of the said 1st Embodiment. It is a top view of the sputtering target which concerns on the 2nd modification of the said 1st Embodiment.
  • FIG. 16 is a sectional view taken along line B-B ′ of the sputtering target shown in FIG. 15. It is the figure which expanded a part of sectional drawing concerning FIG.
  • FIGS. 8A to 8C are diagrams showing a method for manufacturing a sputtering target according to the second embodiment.
  • FIG. 21 is a cross-sectional view of the sputtering target shown in FIG. 20 taken along line C-C ′. It is the figure which expanded a part of sectional drawing concerning FIG. It is sectional drawing which shows the structure of TFT which formed the channel layer using the conventional sputtering target. It is a schematic diagram for demonstrating DC magnetron sputtering method. It is a figure which shows the characteristic of TFT which formed the channel layer using the conventional sputtering target.
  • FIG. 20 is a plan view showing a configuration of a conventional sputtering target 190.
  • 21 is a cross-sectional view taken along the line CC ′ of the sputtering target 190 shown in FIG.
  • FIG. 22 is an enlarged view of a part (a portion surrounded by a broken line) of the sectional view according to FIG.
  • the sputtering target 190 is a split type sputtering target composed of a plurality of flat target materials 10, a backing plate 20, and a bonding material 30.
  • 20 and 21 show an example in which three target materials 10 are arranged side by side in the horizontal direction.
  • Each target material 10 is made of a thin film material to be formed.
  • Each target material 10 in this basic study is made of IGZO, which is an oxide semiconductor containing In, Ga, Zn, and O as main components.
  • the backing plate 20 is made of Cu or the like.
  • the bonding material 30 is made of In or the like.
  • the plurality of target materials 10 and the backing plate 20 are joined via a bonding material 30. In order to prevent cracking of the target material 10 and the like, a slight gap is provided in the joint 15 between the target materials 10 adjacent to each other. In general, the surface of the backing plate 20 is exposed at the joint 15 as shown in FIG.
  • FIG. 23 is a cross-sectional view showing a configuration of a TFT 290 in which a channel layer is formed using the conventional sputtering target 190.
  • the TFT 290 is a bottom gate type TFT having an etching stopper structure.
  • a gate electrode 220 is formed on an insulating substrate 210 made of glass or the like.
  • the gate electrode 220 is a stacked film in which a titanium (Ti) film with a thickness of 30 nm, an aluminum (Al) film with a thickness of 200 nm, and a Ti film with a thickness of 100 nm are sequentially formed.
  • a gate insulating film 230 is formed on the gate electrode 220 so as to cover the gate electrode 220.
  • the gate insulating film 230 is a laminated film in which a silicon nitride (SiN x ) film having a thickness of 325 nm and a silicon oxide (SiO 2 ) film having a thickness of 50 nm are sequentially formed.
  • a channel layer 240 made of IGZO is formed on the gate insulating film 230. A method for forming the channel layer 240 will be described later.
  • Etching stopper layers 250a, 250b, and 250c made of SiO 2 with a thickness of 150 nm are formed on the upper left portion, the upper right portion, and the upper central portion of the channel layer 240 in FIG.
  • a source electrode 260a is formed so as to cover the etching stopper layer 250a, the channel layer 240 whose surface is exposed between the etching stopper layers 250a and 250c, and the left end portion of the etching stopper layer 250c.
  • a drain electrode 260b is formed so as to cover the etching stopper layer 250b, the channel layer 240 whose surface is exposed between the etching stopper layers 250b and 250c, and the right end of the etching stopper layer 250c.
  • a contact hole is formed between the etching stopper layers 250a and 250c, and the source electrode 260a and the channel layer 240 are connected by this contact hole.
  • the source electrode 260a and the drain electrode 260b are stacked films in which a Ti film with a thickness of 30 nm and an Al film with a thickness of 200 nm are sequentially formed.
  • a single metal film such as Ti, Al, Cu, molybdenum (Mo), tungsten (W), or chromium (Cr) or titanium nitride may be used as the source electrode 260a and the drain electrode 260b.
  • An alloy film such as (TiN) or molybdenum nitride (MoN) may be used, or a laminated film of these may be used.
  • a protective film 270 made of SiO 2 having a thickness of 200 nm is formed so as to cover the entire insulating substrate 210 on which the source electrode 260a and the drain electrode 260b are formed.
  • the channel layer 240 is formed by magnetron sputtering.
  • the magnetron sputtering method include a DC (Direct Current) magnetron sputtering method, an RF (Radio Frequency) magnetron sputtering method, and the like. Either the DC magnetron sputtering method or the RF magnetron sputtering method may be used to form the semiconductor film made of IGZO, but the following description will be made assuming that the DC magnetron sputtering method is used.
  • a magnet 300 is disposed on the back surface (the surface on the backing plate 20 side) of the sputtering target 190, and the sputtering target 190 disposed on the back surface and the substrate 211 A DC voltage is applied between them.
  • the substrate 211 is an insulating substrate 210 having a gate electrode 220 and a gate insulating film 230 stacked on the surface.
  • Argon (Ar) gas or the like is used as the sputtering gas. Note that a plurality of magnets 300 are usually used, but in FIG.
  • the inventor of the present application conducted a characteristic measurement experiment of the TFT 290 in which the channel layer 240 was formed using the conventional sputtering target 190.
  • the thickness T1 of each target material 10 is 6.0 mm
  • the thickness T2 of the backing plate 20 is 10.0 mm
  • the thickness T3 of the bonding material 30 is 0.3 mm
  • the joint 15 The width W1 is set to 0.3 mm.
  • the TFT 290 has a channel length of 8 ⁇ m and a channel width of 20 ⁇ m.
  • FIG. 25 is a diagram showing Id-Vg characteristics of the TFT 290 in which the channel layer 240 is formed using the conventional sputtering target 190 described above.
  • Id represents the drain current
  • Vg represents the gate voltage.
  • the characteristics of the TFT 290 formed at a position other than the position corresponding to the seam 15 of the target material 10 are indicated by solid lines, and the position corresponding to the seam 15 of the target material 10 (hereinafter referred to as “seam portion”).
  • the rise of the Id-Vg characteristics of the TFT 290 formed in the joint portion is worse than that of the TFT 290 formed in the normal portion.
  • the cause is considered as follows. That is, in the sputtering target 190, the backing plate 20 is exposed at the joint 15 of the target material 10. Further, the bonding material 30 protrudes from the seam 15. Therefore, the backing plate 20 and the bonding material 30 that are not originally sputtered are sputtered. As a result, the sputtered backing plate 20 and bonding material 30 are mixed as impurities into the semiconductor film, and the characteristics of the semiconductor film are deteriorated. Therefore, the mobility of the TFT 290 formed in the joint portion is reduced, the threshold voltage is increased, and the like.
  • the width of the seam 15 is very narrow, it is difficult to keep the bonding material 30 from protruding from the seam while making the thickness of the bonding material 30 uniform. Furthermore, when the target material 10 is heated, there is a possibility that the dissolved bonding material 30 oozes out to the joint 15 due to a capillary phenomenon.
  • FIG. 1 is a plan view showing a configuration of a sputtering target 100 according to the present embodiment.
  • FIG. 2 is a cross-sectional view taken along line AA ′ of the sputtering target 100 shown in FIG.
  • FIG. 3 is an enlarged view of a part (a portion surrounded by a broken line) of the sectional view according to FIG.
  • the sputtering target 100 includes a plurality of flat target materials 10 made of the same material, a backing plate 20 as a flat support material, a bonding material 30, and a flat protective material 50. This is a split type sputtering target. Unlike the conventional sputtering target 190, the sputtering target 100 according to this embodiment includes a protective material 50.
  • the protective material 50 is made of the same material as each target material 10 as described later. 1 and 2 show an example in which three target materials 10 are arranged side by side in the horizontal direction, the present invention is not limited to this.
  • the plurality of target materials 10 and the backing plate 20 are joined via the bonding material 30.
  • a slight gap is provided in the joint 15 between the target materials 10 adjacent to each other.
  • the seam 15 is formed perpendicular to the surface of the backing plate 20, but is not limited thereto.
  • a groove 40 is formed in a portion of the surface of the backing plate 20 facing each seam 15.
  • Each groove 40 is provided with a protective material 50.
  • the width W2 of the protective material 50 is wider than the width W1 of the joint 15 and narrower than the width W3 of the groove 40.
  • the thickness T4 of the protective material 50 is larger than the depth D1 of the groove 40. That is, the surface of the protective material 50 protrudes from the surface of the backing plate 20.
  • the thickness T4 of the protective material is made to be the backing plate. You may make it protrude rather than the surface of 20.
  • portions of the surface of the protective material 50 that are close to the target materials on both sides of the joint 15 on the protective material 50 are targets on both sides. Each is in contact with the material 10.
  • each target material 10 is IGZO, which is an oxide semiconductor containing In, Ga, Zn, and O as main components. Not limited to this, the material of each target material 10 is at least one of In, Ga, Zn, Cu, silicon (Si), tin (Sn), Al, calcium (Ca), germanium (Ge), and lead (Pb). An oxide semiconductor including one (so-called “IGZO-based oxide semiconductor”) may be used. Each target material 10 may be a semiconductor other than an oxide (for example, Si).
  • the material of the backing plate 20 is not particularly limited, and is, for example, Cu or the like having excellent conductivity and thermal conductivity.
  • the material of the bonding material 30 is not particularly limited, and is, for example, In.
  • the material of the protective material 50 is IGZO like the material of each target material 10. Thereby, IGZO is sputtered also at the joint 15.
  • 4A to 4D are cross-sectional views taken along the line AA ′ of the sputtering target 100 shown in FIG. 1 for describing the method for manufacturing the sputtering target 100 according to the present embodiment.
  • 5A to 5D are enlarged views of parts of FIGS. 4A to 4D, respectively.
  • a groove 40 is formed on the surface of a flat backing plate 20 made of Cu or the like (FIGS. 4A and 5A) using a lathe or the like (FIGS. 4B and 5B). )).
  • the groove 40 may be formed not only by a lathe process using a lathe, but also by a grinding process using a disk grinder or a fusing process using a laser.
  • a flat protective material 50 made of IGZO is fitted into the formed groove 40 (FIGS. 4C and 5C).
  • the melted bonding material 30 is placed between the three target materials 10 and the backing plate 20. inject.
  • a tape for example, an insulating tape.
  • the bonding material 30 is solidified by cooling the bonding material 30. Accordingly, the three target materials 10 and the backing plate 20 are joined via the bonding material 30, and the protective material 50 and the target material 10 on both sides of the protective material 50 and the backing plate 20 are joined. (FIGS. 4D and 5D). At this time, a seam 15 having a width W1 is formed.
  • the width W1 can be accurately set by pasting the target materials 10 together using an insulating tape as described above.
  • the sputtering target 100 according to this embodiment is manufactured by the above method.
  • FIG. 6 is a cross-sectional view showing a configuration of a TFT 200 in which a channel layer is formed using the sputtering target 100 according to this embodiment. Since the configuration of the TFT 200 in this embodiment is the same as the configuration of the TFT 290 in the basic study, the description thereof is omitted.
  • FIG. 8A, and FIG. 8B are cross-sectional views for explaining the manufacturing process of the TFT 200 in the present embodiment. Note that in FIGS. 7A to 7D, FIG. 8A, and FIG. 8B, the resist pattern is not shown for convenience.
  • a resist pattern is formed on the center upper portion of the laminated film by photolithography.
  • the stacked film is etched using the resist pattern as a mask, thereby forming the gate electrode 220 (FIG. 7A).
  • a dry etching method is used for the etching.
  • a 325 nm-thickness SiN x film and a 50 nm-thickness SiO 2 film are sequentially stacked on the insulating substrate 210 on which the gate electrode 220 is formed by plasma CVD.
  • the gate insulating film 230 is formed (FIG. 7B).
  • an IGZO semiconductor film is formed on the gate insulating film 230.
  • either the DC magnetron sputtering method or the RF magnetron sputtering method may be used for forming the IGZO semiconductor film.
  • the magnet 300 is disposed on the back surface (the surface on the backing plate 20 side) of the sputtering target 100 according to the present embodiment, and between the sputtering target 100 and the substrate 211.
  • a DC voltage is applied to.
  • the substrate 211 is an insulating substrate 210 having a gate electrode 220 and a gate insulating film 230 stacked on the surface. Ar gas or the like is used as the sputtering gas.
  • a resist pattern is formed on the upper center of the IGZO semiconductor film by photolithography.
  • the channel layer 240 is formed by etching the IGZO semiconductor film using the resist pattern as a mask (FIG. 7C).
  • a wet etching method is used for the etching.
  • an etching stopper layer made of a 150 nm-thickness SiO 2 film is formed by plasma CVD on the insulating substrate 210 on which the channel layer 240 is formed.
  • a resist pattern is formed on the upper left portion, the upper right portion, and the upper central portion of the etching stopper layer in FIG. 7D by photolithography.
  • etching stopper layers 250a, 250b, and 250c are formed on the upper left side, upper right side, and upper center of the channel layer 240, respectively (FIG. 7D).
  • contact holes are formed between the etching stopper layers 250a and 250c and between the etching stopper layers 250b and 250c, respectively.
  • a dry etching method is used for the etching.
  • a laminated film in which a Ti film having a thickness of 30 nm and an Al film having a thickness of 200 nm are sequentially formed so as to cover the entire insulating substrate 210 is formed.
  • a single metal film such as Ti, Al, Cu, Mo, W, or Cr, or an alloy film such as TiN or MoN may be formed. May be formed.
  • the etching stopper layer 250a, the channel layer 240 whose surface is exposed between the etching stopper layers 250a and 250c, and the left end portion of the etching stopper layer 250c are opposed to each other by photolithography.
  • a resist pattern is formed at a position opposite the etching stopper layer 250b, the channel layer 240 whose surface is exposed between the etching stopper layers 250b and 250c, and the right end of the etching stopper layer 250c. Thereafter, the laminated film is etched using the resist pattern as a mask. As a result, the source electrode 260a is formed so as to cover the etching stopper layer 250a, the channel layer 240 whose surface is exposed between the etching stopper layers 250a and 250c, and the left end portion of the etching stopper layer 250c.
  • the drain electrode 260b is formed so as to cover the etching stopper layer 250b, the channel layer 240 whose surface is exposed between the etching stopper layers 250b and 250c, and the right end of the etching stopper layer 250c (FIG. 8A). )). At this time, since the surface of the channel layer 240 is covered with the etching stopper layer 250c, the surface of the channel layer 240 is not etched.
  • a wet etching method is used for the etching.
  • a protective film 270 made of SiO 2 having a thickness of 200 nm is formed by plasma CVD so as to cover the entire insulating substrate 210 (FIG. 8B).
  • the TFT 200 in this embodiment can be manufactured.
  • FIG. 9 is a diagram showing a part of an active matrix substrate of a liquid crystal display device in which a TFT 200 in which a channel layer 240 is formed using the sputtering target 100 according to the present embodiment is provided as a pixel TFT.
  • This active matrix substrate includes a plurality of source lines SL and a plurality of gate lines GL arranged in a lattice pattern on the insulating substrate 210 so as to intersect with each other, and each intersection of the plurality of source lines SL and the plurality of gate lines GL.
  • the TFT 200, the pixel electrode Ec, and the auxiliary capacitance electrode Ec provided in correspondence with each other, and the auxiliary capacitance line CSL arranged along each gate line GL.
  • the auxiliary capacitance line CSL is connected to the auxiliary capacitance electrode Ec.
  • Liquid crystal is filled between the pixel electrode Ep and a common electrode (not shown) facing the pixel electrode Ep.
  • a liquid crystal capacitor is formed by the pixel electrode Ep and the common electrode, and an auxiliary capacitor is formed by the pixel electrode Ep and the auxiliary capacitor line CSL.
  • the TFT 200 is provided corresponding to the intersection of the source line SL and the gate line GL that intersect each other.
  • the source electrode 260a of the TFT 200 is connected to the source line SL
  • the gate electrode 220 is connected to the gate line GL
  • the drain electrode 260b is connected to the pixel electrode Ep.
  • the drain electrode 260b and the pixel electrode Ep are connected to each other via a contact hole (not shown).
  • a plurality of source signals are respectively applied to the plurality of source lines SL, and a plurality of gate signals are respectively applied to the plurality of gate lines GL, whereby the pixel electrode is displayed on the basis of the potential applied to the common electrode.
  • a voltage corresponding to the pixel value of the pixel to be supplied is applied via the TFT 200, and is held in the pixel capacitor composed of the liquid crystal capacitor and the auxiliary capacitor. Thereby, a voltage corresponding to the potential difference between each pixel electrode and the common electrode is applied to the liquid crystal layer.
  • An image is displayed by controlling the light transmittance of the liquid crystal layer by this applied voltage.
  • the inventor of the present application conducted a characteristic experiment of the TFT 200 in which the channel layer 240 was formed using the sputtering target 100 according to the present embodiment.
  • the thickness T1 of each target material 10 is 6.0 mm
  • the thickness T2 of the backing plate 20 is 10.0 mm
  • the thickness T3 of the bonding material 30 is 0.3 mm
  • the protective material 50 is 2.0 mm
  • the depth D1 of the groove 40 is 1.7 mm
  • the width W1 of the joint 15 is 0.3 mm
  • the width W2 of the protective material 50 is 9.4 mm
  • the width W3 of the groove 40 is 10.0 mm.
  • the width W4 of the gap formed between each side surface of the protective material 50 and the backing plate 20 is set to 0.3 mm.
  • the TFT 200 has a channel length of 8 ⁇ m and a channel width of 20 ⁇ m.
  • FIG. 10 is a diagram showing Id-Vg characteristics of the TFT 200 in which the channel layer 240 is formed using the sputtering target 100 according to the present embodiment.
  • Id represents the drain current
  • Vg represents the gate voltage.
  • the characteristics of the TFT 200 formed in the normal portion are indicated by a solid line, and the characteristics of the TFT 200 formed in the joint portion are indicated by a broken line.
  • the TFT 290 in which the channel layer 240 is formed using the conventional sputtering target 190 has a worse Id-Vg characteristic when formed at the seam portion than when formed at the normal portion. There was a problem.
  • the Id-Vg characteristic when formed in the normal part is almost equal to the Id-Vg characteristic when formed in the normal part. Become.
  • the backing plate 20 facing the joint 15 is covered with the protective material 50 of the same material as the target material 10, the backing plate 20 is not sputtered. Moreover, since the bonding material 30 is prevented from protruding into the joint 15 as described above, the bonding material 30 is not sputtered. Therefore, the bonding material 30 and the backing plate 20 are not mixed as impurities into the channel layer 240 (semiconductor film). As a result, in the TFT 200 in which the channel layer 240 is formed using the sputtering target 100 according to the present embodiment, the characteristics when formed in the joint portion and the characteristics when formed in the normal portion are substantially equal.
  • the protective material 50 of the same material as the target material 10 is provided on the surface of the backing plate 20 that faces the joint 15 between the target materials 10 adjacent to each other. Further, since the protective material 50 and the target material 10 are in direct contact with each other and a gap is formed between each side surface of the protective material 50 and the backing plate 20, the protrusion of the bonding material 30 to the joint 15 is sufficiently suppressed. Is done. Therefore, the backing plate 20 and the bonding material 30 are not sputtered at the joint 15. As a result, the backing plate 20 and the bonding material 30 can be prevented from being mixed into the semiconductor film as impurities, so that a semiconductor film with good characteristics can be obtained.
  • FIG. 11 is a plan view showing the configuration of the sputtering target 100 according to the first modification of the present embodiment.
  • a protective material 50 is provided at a position corresponding to the erosion portion (portion surrounded by a broken line in FIG. 11) on the surface of the backing plate 20 facing the joint 15.
  • the protective material 50 is not provided at the position.
  • the “erosion portion” refers to a region in the target material 10 where erosion progresses quickly.
  • the bonding material 30 can be filled in a portion where the protective material 50 is not provided. Therefore, the adhesion strength between the target material 10 and the backing plate 20 can be improved.
  • this modified example is suitable for use in a magnet-fixed magnetron sputtering apparatus.
  • FIG. 12 is a plan view showing the configuration of the sputtering target 100 according to the second modification of the present embodiment.
  • the target material 10 is arranged side by side vertically and horizontally.
  • the protective material 50 is formed by extending vertically and horizontally in accordance with this. This modification is suitable for use in a large display panel.
  • FIG. 13 is a cross-sectional view showing a partial configuration of the sputtering target 100 according to the third modification of the present embodiment.
  • the seam 15 is formed in a staircase shape.
  • the protective material 50 is provided, it is possible to prevent the backing plate 20 and the bonding material 30 from being sputtered.
  • FIG. 14 the same effect can be obtained when the seam 15 is formed in an oblique shape as shown in FIG.
  • FIG. 15 is a perspective view showing the configuration of the sputtering target 100 according to the present embodiment.
  • 16 is a cross-sectional view of the sputtering target 100 shown in FIG. 15 taken along the line BB ′.
  • FIG. 17 is an enlarged view of a part (a portion surrounded by a broken line) of the sectional view according to FIG.
  • the sputtering target 100 according to the present embodiment replaces the plurality of flat target materials 10, the flat backing plate 20, and the flat protective material 50 with a plurality of cylindrical shapes made of the same material (IGZO).
  • a target material 10, a backing tube 22 as a cylindrical support material, and an annular protective material 50 are provided. That is, the sputtering target 100 according to the present embodiment is a split type sputtering target constituted by a plurality of cylindrical target materials 10, a backing tube 22, a bonding material 30, and an annular protective material 50.
  • the outer diameter and inner diameter of the protective material 50 are smaller than the outer diameter and inner diameter of the target material 10, respectively.
  • the outer diameter of the protective material 50 is slightly larger than the outer diameter of the backing plate 20, and the inner diameter of the protective material 50 is larger than the inner diameter of the backing plate 20.
  • 15 and 16 show an example in which two target materials 10 are arranged side by side, but the present invention is not limited to this. For example, three or more target materials 10 may be arranged side by side.
  • the seam 15 is formed perpendicular to the surface of the backing tube 22, but is not limited thereto.
  • the seam 15 may be formed in a staircase shape or an oblique shape.
  • a groove 40 is formed in a portion of the surface of the backing tube 22 facing the joint 15.
  • a protective material 50 is provided in the groove 40.
  • the width W2 of the protective material 50 is wider than the width W1 of the joint 15 and narrower than the width W3 of the groove 40.
  • the thickness T4 of the protective material 50 is larger than the depth D1 of the groove 40. That is, the surface of the protective material 50 protrudes from the surface of the backing tube 22.
  • the thickness T4 of the protective material is made smaller than the depth D1 of the groove 40, and another member is inserted between the protective material 50 and the backing tube 22, so that the surface of the protective material 50 is covered with the backing tube. You may make it protrude rather than the surface of 22.
  • portions of the surface of the protective material 50 that are close to the target material on both sides of the joint 15 on the protective material 50 are on both sides. Each is in contact with a certain target material 10.
  • the protective material 50 and the target material 10 are in direct contact with each other, so that the bonding material 30 can be prevented from protruding to the joint 15.
  • the protective material 50 functions as a spacer, the thickness of the bonding material 30 can be made uniform.
  • the width W4 of the gap formed between each side surface of the protective material 50 and the backing tube 22 and the thickness T3 of the bonding material 30 are the same size, but are not limited thereto. It is not a thing.
  • the bonding material 30 may be provided between the protective material 50 and the bottom surface of the groove 40.
  • a groove 40 is formed on the surface of a backing tube 22 made of Cu or the like (FIG. 18A) using a lathe or the like (FIG. 18B).
  • the groove 40 may be formed not only by a lathe process using a lathe, but also by a grinding process using a disk grinder or a fusing process using a laser or the like.
  • two arc-shaped protective members 50 made of IGZO are fitted into the formed groove 40 (FIG. 18C).
  • One circular protective member 50 is formed by the two arc-shaped protective members 50.
  • the two target materials 10 are fitted into the backing tube 22 so that the joint 15 is positioned on the corresponding protective material 50 (FIG. 19A). At this time, it is desirable that the two target materials 10 are bonded to each other with a tape (for example, an insulating tape).
  • a tape for example, an insulating tape.
  • the melted bonding material 30 is injected between the two target materials 10 and the backing tube 22. When the insulating tape is used, the insulating tape is then peeled off.
  • the bonding material 30 is solidified by cooling the bonding material 30. Accordingly, the two target materials 10 and the backing tube 22 are joined via the bonding material 30, and the protective material 50, the target material 10 on both sides of the protective material 50, and the backing tube 22 are joined. . At this time, a seam 15 having a width W1 is formed.
  • the width W1 can be accurately set by sticking the target materials 10 together using an insulating tape as described above.
  • the sputtering target 100 according to this embodiment is manufactured by the above method.
  • the sputtering target 100 according to the present invention can be used not only for forming a semiconductor film but also for forming a conductive film or the like.
  • a bottom gate type TFT having an etching stopper structure is taken as an example, but the present invention is not limited to this.
  • a TFT having a channel etch structure or a top gate type may be used.
  • a cylindrical support member (backing tube 22) is used, but a columnar support member may be used instead.
  • membrane with a favorable characteristic can be provided.
  • membrane with a favorable characteristic can be provided.
  • the present invention can be applied to a sputtering target used for forming a semiconductor film or the like.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

　特性の良好な膜を得ることができるスパッタリングターゲットを提供することを目的とする。　スパッタリングターゲット（１００）は、複数のターゲット材（１０）、バッキングプレート（２０）、ボンディング材（３０）、および保護材（５０）により構成される。複数のターゲット材（１０）とバッキングプレート（２０）とは、ボンディング材（３０）を介して接合されている。隣接するターゲット材（１０）同士の継ぎ目（１５）に相対するバッキングプレート（２０）の表面には溝（４０）が形成されている。各溝（４０）には、ターゲット材（１０）と同材料の保護材（５０）が設けられている。保護材（５０）の幅（Ｗ２）は、継ぎ目（１５）の幅（Ｗ１）よりも広く、かつ、溝（４０）の幅（Ｗ３）よりも狭い。保護材（５０）の厚さ（Ｔ４）は、溝（４０）の深さ（Ｄ１）よりも大きい。

Description

スパッタリングターゲット、その製造方法、および薄膜トランジスタの製造方法
　本発明は、スパッタリングターゲット、その製造方法、および薄膜トランジスタの製造方法に関し、特に、複数のターゲット材を備える分割型のスパッタリングターゲット、その製造方法、およびそのスパッタリングターゲットを用いた薄膜トランジスタの製造方法に関する。
　従来より、酸化物半導体をチャネル層に用いた薄膜トランジスタ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）が注目されている。酸化物半導体膜は、高移動度であり、かつ、可視光の透過性が高いため、液晶表示装置等の用途に用いられている。酸化物半導体膜としては、例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、および酸素（Ｏ）を主成分とする酸化物半導体であるＩｎＧａＺｎＯx（以下、「ＩＧＺＯ」という）からなるものが知られている。
　このような酸化物半導体膜を成膜する方法の１つとしてスパッタリング法が知られている。このスパッタリング法で用いられるスパッタリングターゲットは、一般に、形成すべき薄膜の材料からなるターゲット材と、銅（Ｃｕ）等の導電性・熱伝導性に優れた材質からなる支持材とを、Ｉｎ等からなるボンディング材を介して接合した構成となっている。
　スパッタリング法の１つであるマグネトロンスパッタリング法では、スパッタリングターゲットの裏面に磁石を配置してスパッタリングが行われる。マグネトロンスパッタリング法によれば高速で成膜を行うことができる。そのため、マグネトロンスパッタリング法が酸化物半導体膜の成膜に広く用いられている。
　近年、液晶表示装置等の表示パネルの大型化が進んでいる。これに伴い、ターゲット材も大型化する必要がある。しかし、大型のターゲット材を形成することは一般に困難である。そこで、複数のターゲット材が支持材上に平板状に設けられた分割型のスパッタリングターゲットが提案されている。このような構成によれば、ターゲット材の枚数を増やすことにより、スパッタリングターゲットの大型化に対応できる。
　分割型のスパッタリングターゲットでは一般に、ターゲット材の割れ等を防ぐために、互いに隣接するターゲット材同士の継ぎ目には僅かな隙間が設けられている。この隙間が設けられていることにより、継ぎ目では支持材が露出してしまう。また、この継ぎ目にボンディング材がはみ出てしまう。そのため、本来スパッタされるべき材料ではない支持材やボンディング材がスパッタされてしまう。その結果、スパッタされた支持材やボンディング材が半導体膜に不純物として混入する。したがって、その半導体膜の特性が悪化してしまう。
　本願発明に関連して、特許文献１には、継ぎ目の真下の支持材上に溝を形成し、この溝に、ターゲット材と同じ材質の小片を埋め込んだスパッタリングターゲットが開示されている。また、特許文献２には、継ぎ目に、スパッタリングされにくい材質またはターゲット材と同じ材質からなる保護材が設けられたスパッタリングターゲットが開示されている。これら特許文献１または２に記載のスパッタリングターゲットによれば、支持材がスパッタされて薄膜に混入することを防ぐことができる。
日本の特開昭６３－１００１７７号公報 日本の特開平１０－１２１２３２号公報
　しかし、上記特許文献１または２に記載のスパッタリングターゲットでは、ターゲット材と小片（保護材）との間に僅かな隙間が存在する。そのため、ボンディング材が継ぎ目にはみ出ることにより、このボンディング材がスパッタされてしまう。その結果、スパッタされたボンディング材が半導体膜に不純物として混入する。したがって、半導体膜の特性が悪化してしまう。
　そこで、本発明は、特性の良好な膜を得ることができるスパッタリングターゲットを提供することを目的とする。
　また、本発明は、特性の良好な膜を得ることができるスパッタリングターゲットの製造方法を提供することを他の目的とする。
　また、本発明は、特性の良好な半導体膜を得ることができるスパッタリングターゲットを用いた薄膜トランジスタの製造方法を提供することを他の目的とする。
　本発明の第１の局面は、スパッタリングターゲットであって、
　互いに同じ材料からなる複数のターゲット材と、
　前記複数のターゲット材を支持する支持材と、
　前記複数のターゲット材と前記支持材とを接合するボンディング材と、
　各ターゲット材の材料と同じ材料からなる保護材とを備え、
　前記支持材の表面のうち、互いに隣接するターゲット材同士の継ぎ目に相対する部分には溝が形成され、
　前記溝の幅が前記継ぎ目の幅よりも広く、
　前記保護材の幅が、前記継ぎ目の幅よりも広く、かつ、前記溝の幅よりも狭く、
　前記保護材が前記溝に設けられ、
　前記保護材の表面が前記支持材の表面よりも突出し、
　前記保護材の表面の一部が、前記隣接するターゲット材のそれぞれの一部に接していることを特徴とする。
　本発明の第２の局面は、本発明の第１の局面において、
　各ターゲット材および前記保護材が半導体からなることを特徴とする。
　本発明の第３の局面は、本発明の第２の局面において、
　前記半導体が酸化物半導体であることを特徴とする。
　本発明の第４の局面は、本発明の第３の局面において、
　前記酸化物半導体が、インジウム、ガリウム、亜鉛、および酸素を主成分とすることを特徴とする。
　本発明の第５の局面は、本発明の第３の局面において、
　前記酸化物半導体が、インジウム、ガリウム、亜鉛、銅、珪素、錫、アルミニウム、カルシウム、ゲルマニウム、および鉛のうち少なくとも１つを含むことを特徴とする。
　本発明の第６の局面は、本発明の第２の局面において、
　前記保護材の厚さが前記溝の深さより大きいことを特徴とする。
　本発明の第７の局面は、本発明の第２の局面において、
　前記支持材が平板状に形成され、
　各ターゲット材が平板状に形成されていることを特徴とする。
　本発明の第８の局面は、本発明の第２の局面において、
　前記支持材が円筒状または円柱状に形成され、
　各ターゲット材が円筒状に形成されていることを特徴とする。
　本発明の第９の局面は、本発明の第２の局面において、
　前記保護材は、前記複数のターゲット材のエロ－ジョンの進行が早い部分に対応した位置に形成されていることを特徴とする。
　本発明の第１０の局面は、薄膜トランジスタの製造方法であって、
　本発明の第２の局面から第９の局面までのいずれかに係るスパッタリングターゲットをスパッタすることによりチャネル層を形成する工程を備えることを特徴とする。
　本発明の第１１の局面は、互いに同じ材料からなる複数のターゲット材と、前記複数のターゲット材を支持する支持材と、前記複数のターゲット材と前記支持材とを接合するボンディング材とを備えるスパッタリングターゲットの製造方法であって、
　前記支持材の表面のうち、互いに隣接するターゲット材同士の継ぎ目に相対する部分に溝を形成する工程と、
　前記溝に、各ターゲット材の材料と同じ材料からなる保護材を嵌め込む工程とを備え、
　前記溝の幅が前記継ぎ目の幅よりも広く、
　前記保護材の幅が、前記継ぎ目の幅よりも広く、かつ、前記溝の幅よりも狭く、
　前記保護材が前記溝に設けられ、
　前記保護材の表面が前記支持材の表面よりも突出し、
　前記保護材の表面の一部が、前記隣接するターゲット材のそれぞれの一部に接していることを特徴とする。
　本発明の第１の局面によれば、継ぎ目に相対する支持材の表面に、ターゲット材と同材料の保護材が設けられる。また、保護材とターゲット材とが直接触れ、かつ、保護材の各側面と支持材との間に隙間が形成されるので、ボンディング材の継ぎ目へのはみ出しが十分に抑制される。したがって、継ぎ目において支持材およびボンディング材がスパッタされない。これにより、支持材およびボンディング材が成膜すべき膜に不純物として混入することを防止できるので、特性の良好な膜を得ることができる。
　本発明の第２の局面によれば、特性の良好な半導体膜を得ることができる。
　本発明の第３の局面によれば、特性の良好な酸化物半導体膜を得ることができる。
　本発明の第４の局面によれば、特性の良好なＩＧＺＯ半導体膜を得ることができる。
　本発明の第５の局面によれば、特性の良好な、いわゆるＩＧＺＯ系酸化物半導体膜を得ることができる。
　本発明の第６の局面によれば、保護材の厚さを溝の深さより大きくすることにより、本発明の第２の局面と同様の効果を奏することができる。
　本発明の第７の局面によれば、ターゲット材が平板状であるスパッタリングターゲットにおいて、本発明の第２の局面と同様の効果を奏することができる。
　本発明の第８の局面によれば、ターゲット材が円筒状であるスパッタリングターゲットにおいて、本発明の第２の局面と同様の効果を奏することができる。
　本発明の第９の局面によれば、保護材を設ける必要がない部分にはボンディング材を充填することができる。これにより、ターゲット材と支持材との密着強度を向上させることができる。
　本発明の第１０の局面によれば、特性の良好なチャネル層が形成された薄膜トランジスタを得ることができる。
　本発明の第１１の局面によれば、特性の良好な膜を得ることができるスパッタリングターゲットを製造することができる。
本発明の第１の実施形態に係るスパッタリングターゲットの平面図である。 図１に示すスパッタリングターゲットのＡ－Ａ’線断面図である。 図２に係る断面図の一部を拡大した図である。 （Ａ）～（Ｄ）は、上記第１の実施形態に係るスパッタリングターゲットの製造方法を示す図である。 （Ａ）～（Ｄ）は、上記図４（Ａ）～図４（Ｄ）の一部をそれぞれ拡大した図である。 上記第１の実施形態に係るスパッタリングターゲットを用いてチャネル層を形成したＴＦＴの構成を示す断面図である。 （Ａ）～（Ｄ）は、上記第１の実施形態におけるＴＦＴの製造工程を説明するための断面図である。 （Ａ）、（Ｂ）は、上記第１の実施形態におけるＴＦＴの製造工程を説明するための断面図である。 図６に示すＴＦＴが画素ＴＦＴとして設けられた、アクティブマトリクス基板の一部を示す図である。 上記第１の実施形態に係るスパッタリングターゲットを用いてチャネル層を形成したＴＦＴの特性を示す図である。 上記第１の実施形態の第１の変形例に係るスパッタリングターゲットの平面図である。 上記第１の実施形態の第２の変形例に係るスパッタリングターゲットの平面図である。 上記第１の実施形態の第３の変形例に係るスパッタリングターゲットの断面図である。 上記第１の実施形態の第３の変形例の他の態様を示す断面図である。 本発明の第２の実施形態に係るスパッタリングターゲットの斜視図である。 図１５に示すスパッタリングターゲットのＢ－Ｂ’線断面図である。 図１６に係る断面図の一部を拡大した図である。 （Ａ）～（Ｃ）は、上記第２の実施形態に係るスパッタリングターゲットの製造方法を示す図である。 （Ａ）、（Ｂ）は、上記第２の実施形態に係るスパッタリングターゲットの製造方法を示す図である。 従来のスパッタリングターゲットの平面図である。 図２０に示すスパッタリングターゲットのＣ－Ｃ’線断面図である。 図２１に係る断面図の一部を拡大した図である。 従来のスパッタリングターゲットを用いてチャネル層を形成したＴＦＴの構成を示す断面図である。 ＤＣマグネトロンスパッタリング法を説明するための模式図である。 従来のスパッタリングターゲットを用いてチャネル層を形成したＴＦＴの特性を示す図である。
　＜０．基礎検討＞
　本発明の実施形態について説明する前に、上記課題を解決すべく本願発明者によりなされた基礎検討について説明する。
　＜０．１　従来のスパッタリングターゲットの構成＞
　従来のスパッタリングターゲットの構成について、図２０～図２２を参照しながら説明する。図２０は、従来のスパッタリングターゲット１９０の構成を示す平面図である。図２１は、図２０に示すスパッタリングターゲット１９０のＣ－Ｃ’線断面図である。図２２は、図２１に係る断面図の一部（破線で囲んだ部分）を拡大した図である。
　スパッタリングターゲット１９０は、平板状の複数のターゲット材１０、バッキングプレート２０、およびボンディング材３０により構成された分割型のスパッタリングターゲットである。図２０および図２１では、ターゲット材１０が横方向に３つ並べて配置されている例を示している。各ターゲット材１０は形成すべき薄膜の材料からなる。本基礎検討における各ターゲット材１０は、Ｉｎ、Ｇａ、Ｚｎ、およびＯを主成分とする酸化物半導体であるＩＧＺＯからなっている。バッキングプレート２０はＣｕ等からなっている。ボンディング材３０はＩｎ等からなっている。複数のターゲット材１０とバッキングプレート２０とは、ボンディング材３０を介して接合されている。ターゲット材１０の割れ等を防ぐために、互いに隣接するターゲット材１０同士の継ぎ目１５には僅かな隙間が設けられている。この継ぎ目１５では一般に、図２２に示すように、バッキングプレート２０の表面が露出している。
　＜０．２　ＴＦＴの構成＞
　図２３は、上記従来のスパッタリングターゲット１９０を用いてチャネル層を形成したＴＦＴ２９０の構成を示す断面図である。図２３に示すように、ＴＦＴ２９０は、エッチングストッパ構造のボトムゲート型ＴＦＴである。
　ガラス等からなる絶縁基板２１０上にゲート電極２２０が形成されている。ゲート電極２２０は、膜厚３０ｎｍのチタン（Ｔｉ）膜、膜厚２００ｎｍのアルミニウム（Ａｌ）膜、膜厚１００ｎｍのＴｉ膜が順に成膜された積層膜である。
　ゲート電極２２０上には、ゲート電極２２０を覆うようにゲート絶縁膜２３０が成膜されている。ゲート絶縁膜２３０は、膜厚３２５ｎｍの窒化シリコン（ＳｉＮx）膜、膜厚５０ｎｍの酸化シリコン（ＳｉＯ2）膜が順に成膜された積層膜である。
　ゲート絶縁膜２３０上にＩＧＺＯからなるチャネル層２４０が形成されている。このチャネル層２４０の形成方法については、後で説明する。
　チャネル層２４０の図２３における左側上部、右側上部、および中央上部には、膜厚１５０ｎｍのＳｉＯ2からなるエッチングストッパ層２５０ａ、２５０ｂ、および２５０ｃそれぞれが形成されている。
　エッチングストッパ層２５０ａと、エッチングストッパ層２５０ａおよび２５０ｃの間に表面が露出したチャネル層２４０と、エッチングストッパ層２５０ｃの左側端部とを覆うようにソース電極２６０ａが形成されている。また、エッチングストッパ層２５０ｂと、エッチングストッパ層２５０ｂおよび２５０ｃの間に表面が露出したチャネル層２４０と、エッチングストッパ層２５０ｃの右側端部とを覆うようにドレイン電極２６０ｂが形成されている。エッチングストッパ層２５０ａおよび２５０ｃの間にはコンタクトホールが形成され、このコンタクトホールによりソース電極２６０ａとチャネル層２４０とが接続されている。同様に、エッチングストッパ層２５０ｂおよび２５０ｃの間にはコンタクトホールが形成され、このコンタクトホールによりドレイン電極２６０ｂとチャネル層２４０とが接続されている。ソース電極２６０ａおよびドレイン電極２６０ｂは、膜厚３０ｎｍのＴｉ膜、膜厚２００ｎｍのＡｌ膜が順に成膜された積層膜である。なお、このような積層膜に代えて、ソース電極２６０ａおよびドレイン電極２６０ｂとして、Ｔｉ、Ａｌ、Ｃｕ、モリブデン（Ｍｏ）、タングステン（Ｗ）、クロム（Ｃｒ）等の単一金属膜や、窒化チタン（ＴｉＮ）、窒化モリブデン（ＭｏＮ）等の合金膜を用いてもよく、また、これらの積層膜を用いてもよい。
　ソース電極２６０ａおよびドレイン電極２６０ｂが形成された絶縁基板２１０全体を覆うように、膜厚２００ｎｍのＳｉＯ2からなる保護膜２７０が成膜されている。
　＜０．３　チャネル層の形成＞
　上記チャネル層２４０は、マグネトロンスパッタリング法により形成される。マグネトロンスパッタリング法としては、ＤＣ（Ｄｉｒｅｃｔ　Ｃｕｒｒｅｎｔ）マグネトロンスパッタリング法、ＲＦ（Ｒａｄｉｏ　Ｆｒｅｑｕｅｎｃｙ）マグネトロンスパッタリング法等が挙げられる。ＩＧＺＯからなる半導体膜の成膜にはＤＣマグネトロンスパッタリング法またはＲＦマグネトロンスパッタリング方のどちらを用いてもよいが、以下では、ＤＣマグネトロンスパッタリング法を用いるものとして説明する。
　ＤＣマグネトロンスパッタリング法では、図２４に示すように、スパッタリングターゲット１９０の背面（バッキングプレート２０側の面）にマグネット３００が配置され、このマグネット３００が背面に配置されたスパッタリングターゲット１９０と基板２１１との間にＤＣ電圧が印加される。基板２１１は、ゲート電極２２０、ゲート絶縁膜２３０までが表面に積層された絶縁基板２１０である。スパッタガスとして、アルゴン（Ａｒ）ガス等が用いられる。なお、マグネット３００は通常複数用いられるが、図２４では図示の便宜上１枚としている。
　ＤＣ電圧が印加されると、Ａｒイオンが加速され、スパッタリングターゲット１９０のターゲット材１０表面に衝突する。これにより、ターゲット材１０表面から原子がはじき飛ばされ（スパッタされ）、基板２１１に到達する。このように、スパッタされたターゲット材１０が基板２１１に堆積することにより、半導体膜が成膜される。マグネトロンスパッタリング法では、マグネット３００がスパッタリングターゲット１９０の背面に配置されているので、電子のらせん軌道が束縛される。そのため、ターゲット材１０近傍で高密度プラズマが発生する。その結果、高速な成膜を行うことができる。
　＜０．４　考察＞
　本願発明者は、上記従来のスパッタリングターゲット１９０を用いてチャネル層２４０を形成したＴＦＴ２９０の特性測定実験を行った。この実験に用いたスパッタリングターゲット１９０では、各ターゲット材１０の厚さＴ１を６．０ｍｍ、バッキングプレート２０の厚さＴ２を１０．０ｍｍ、ボンディング材３０の厚さＴ３を０．３ｍｍ、継ぎ目１５の幅Ｗ１を０．３ｍｍとしている。また、ＴＦＴ２９０のチャネル長を８μｍ、チャネル幅を２０μｍとしている。
　図２５は、上記従来のスパッタリングターゲット１９０を用いてチャネル層２４０を形成したＴＦＴ２９０のＩｄ－Ｖｇ特性を示す図である。ここで、Ｉｄはドレイン電流を、Ｖｇはゲート電圧を表す。また、ターゲット材１０の継ぎ目１５に対応する位置以外（以下、「通常部」という）に形成されたＴＦＴ２９０の特性を実線で、ターゲット材１０の継ぎ目１５に対応する位置（以下、「継ぎ目部」という）に形成されたＴＦＴ２９０の特性を破線で示している。
　図２５に示すように、継ぎ目部に形成されたＴＦＴ２９０は、通常部に形成されたＴＦＴ２９０に比べてＩｄ－Ｖｇ特性の立ち上がりが悪化する。この原因は、以下のように考えられる。すなわち、スパッタリングターゲット１９０では、ターゲット材１０の継ぎ目１５においてバッキングプレート２０が露出している。また、この継ぎ目１５にはボンディング材３０がはみ出る。そのため、本来スパッタされるべき材料ではないバッキングプレート２０やボンディング材３０がスパッタされてしまう。その結果、スパッタされたバッキングプレート２０やボンディング材３０が半導体膜に不純物として混入し、半導体膜の特性が悪化してしまう。したがって、継ぎ目部に形成されたＴＦＴ２９０の移動度の低下やしきい値電圧の増加等が生じてしまう。
　このようなＴＦＴ２９０の特性の悪化を防止するために上記特許文献１または２に記載のスパッタリングターゲットを用いる場合、ターゲット材１０と保護材との間に存在する僅かな隙間が問題となる。すなわち、上述のように、ボンディング材３０が継ぎ目にはみ出ることにより、このボンディング材３０がスパッタされてしまう。その結果、スパッタされたボンディング材３０が半導体膜に不純物として混入する。したがって、半導体膜の特性が悪化してしまう。
　また、継ぎ目１５の幅は非常に狭いので、ボンディング材３０の厚さを均一にしつつボンディング材３０が継ぎ目にはみ出ないようにすることは困難である。さらに、ターゲット材１０が熱せられた場合、溶解したボンディング材３０が毛細管現象により継ぎ目１５に滲み出る可能性がある。
　以上の基礎検討に基づき本願発明者によりなされた本発明の実施形態について、以下、添付図面を参照しながら説明する。
　＜１．第１の実施形態＞
　＜１．１　スパッタリングターゲットの構成＞
　本発明の第１の実施形態に係るスパッタリングターゲットの構成について、図１～図３を参照しながら説明する。図１は、本実施形態に係るスパッタリングターゲット１００の構成を示す平面図である。図２は、図１に示すスパッタリングターゲット１００のＡ－Ａ’線断面図である。図３は、図２に係る断面図の一部（破線で囲んだ部分）を拡大した図である。
　本実施形態に係るスパッタリングターゲット１００は、互いに同じ材料からなる複数の平板状のターゲット材１０、平板状の支持材としてのバッキングプレート２０、ボンディング材３０、および平板状の保護材５０により構成された分割型のスパッタリングターゲットである。本実施形態に係るスパッタリングターゲット１００は、上記従来のスパッタリングターゲット１９０と異なり、保護材５０を備えている。この保護材５０は、後述のように各ターゲット材１０と同じ材料からなっている。なお、図１および図２では、ターゲット材１０が横方向に３つ並べて配置されている例を示しているが、本発明はこれに限定されるものではない。
　複数のターゲット材１０とバッキングプレート２０とは、ボンディング材３０を介して接合されている。ターゲット材１０の割れ等を防ぐために、互いに隣接するターゲット材１０同士の継ぎ目１５には僅かな隙間が設けられている。図３に示すように、継ぎ目１５はバッキングプレート２０の表面に対して垂直に形成されているが、これに限定されるものではない。
　バッキングプレート２０の表面のうち、各継ぎ目１５に相対する部分には溝４０が形成されている。各溝４０には保護材５０が設けられている。保護材５０の幅Ｗ２は、継ぎ目１５の幅Ｗ１よりも広く、かつ、溝４０の幅Ｗ３より狭い。保護材５０の厚さＴ４は、溝４０の深さＤ１よりも大きい。すなわち、保護材５０の表面は、バッキングプレート２０の表面よりも突出している。なお、保護材の厚さＴ４を溝４０の深さＤ１よりも小さくし、かつ、保護材５０とバッキングプレート２０との間に他の部材を挿入することにより、保護材５０の表面をバッキングプレート２０の表面よりも突出させてもよい。また、保護材５０の表面のうち、当該保護材５０上の継ぎ目１５の両側にあるターゲット材にそれぞれに寄った部分（図３においてそれぞれ左寄りの表面および右寄りの表面）が、当該両側にあるターゲット材１０にそれぞれ接している。
　このような構成により、保護材５０とターゲット材１０とが直接触れることとなるので、ボンディング材３０が継ぎ目１５にはみ出すことを防止できる。また、保護材５０の各側面とバッキングプレート２０との間に、幅Ｗ４（＝Ｗ３－Ｗ２）、深さＤ１の隙間が形成されるので、ボンディング材３０が継ぎ目１５にはみ出すことを防止する効果がさらに高められている。さらに、保護材５０がスペーサと機能するので、ボンディング材３０の厚さを均一にすることができる。なお、図３では、保護材５０の各側面とバッキングプレート２０との間に形成される隙間の幅Ｗ４とボンディング材３０の厚さＴ３とが同じ大きさとなっているが、これに限定されるものではない。
　各ターゲット材１０の材料は、Ｉｎ、Ｇａ、Ｚｎ、およびＯを主成分とする酸化物半導体であるＩＧＺＯである。これに限らず、各ターゲット材１０の材料は、Ｉｎ、Ｇａ、Ｚｎ、Ｃｕ、珪素（Ｓｉ）、錫（Ｓｎ）、Ａｌ、カルシウム（Ｃａ）、ゲルマニウム（Ｇｅ）、鉛（Ｐｂ）のうち少なくとも１つを含む酸化物半導体（いわゆる「ＩＧＺＯ系酸化物半導体」）であってもよい。また、各ターゲット材１０は、酸化物以外の半導体（例えばＳｉ）であってもよい。
　バッキングプレート２０の材質は特に限定されるものではないが、例えば、導電性・熱伝導性に優れたＣｕ等である。ボンディング材３０の材質も特に限定されるものではないが、例えばＩｎ等である。
　保護材５０の材料は各ターゲット材１０の材料と同じくＩＧＺＯである。これにより、継ぎ目１５においてもＩＧＺＯがスパッタされる。
　＜１．２　スパッタリングターゲットの製造方法＞
　本実施形態に係るスパッタリングターゲット１００の製造方法について、図４（Ａ）～図４（Ｄ）および図５（Ａ）～図５（Ｄ）を参照しながら説明する。図４（Ａ）～図４（Ｄ）は、本実施形態に係るスパッタリングターゲット１００の製造方法を説明するための、図１に示すスパッタリングターゲット１００のＡ－Ａ’線断面図である。図５（Ａ）～図５（Ｄ）は、図４（Ａ）～図４（Ｄ）の一部をそれぞれ拡大した図である。
　まず、Ｃｕ等からなる平板状のバッキングプレート２０（図４（Ａ）、図５（Ａ））の表面に、旋盤等を用いて溝４０を形成する（図４（Ｂ）、図５（Ｂ））。なお、旋盤等による旋盤加工に限らず、ディスクグラインダー等による研削加工やレーザー等による溶断加工等により溝４０を形成してもよい。
　次に、形成された溝４０に、ＩＧＺＯからなる平板状の保護材５０を嵌め込む（図４（Ｃ）、図５（Ｃ））。
　次に、対応する保護材５０上に継ぎ目１５が位置するように３つのターゲット材１０をバッキングプレート２０に押しつけながら、３つのターゲット材１０とバッキングプレート２０との間に、溶かしたボンディング材３０を注入する。このとき、ターゲット材１０同士を互いにテープ（例えば絶縁性テープ）で張り合わせておくことが望ましい。絶縁性テープを用いた場合には、その後、この絶縁性テープを剥がす。
　その後、ボンディング材３０を冷却することによりこのボンディング材３０が凝固する。これにより、ボンディング材３０を介して、３つのターゲット材１０とバッキングプレート２０とが接合されると共に、保護材５０と当該保護材５０の両脇のターゲット材１０とバッキングプレート２０とが接合される（図４（Ｄ）および図５（Ｄ））。このとき、幅Ｗ１の継ぎ目１５が形成される。この幅Ｗ１は、上述のように絶縁性テープを用いてターゲット材１０同士を張り合わせておくことにより、正確に設定することができる。
　以上の方法により、本実施形態に係るスパッタリングターゲット１００が製造される。
　＜１．３　ＴＦＴの構成および製造方法＞
　図６は、本実施形態に係るスパッタリングターゲット１００を用いてチャネル層を形成したＴＦＴ２００の構成を示す断面図である。本実施形態におけるＴＦＴ２００の構成は上記基礎検討におけるＴＦＴ２９０の構成と同様であるため、その説明を省略する。
　図７（Ａ）～図７（Ｄ）、図８（Ａ）、および図８（Ｂ）は、本実施形態におけるＴＦＴ２００の製造工程を説明するための断面図である。なお、図７（Ａ）～図７（Ｄ）、図８（Ａ）、および図８（Ｂ）では、レジストパターンの図示を便宜上省略している。
　まず、ガラス等からなる絶縁基板２１０上に、スパッタリング法により、膜厚３０ｎｍのＴｉ膜、膜厚２００ｎｍのＡｌ膜、膜厚１００ｎｍのＴｉ膜を順に成膜した積層膜を形成する。次に、フォトリゾグラフィ法によりこの積層膜の中央上部にレジストパターンを形成する。その後、このレジストパターンをマスクとしてこの積層膜をエッチングすることにより、ゲート電極２２０を形成する（図７（Ａ））。ここで、エッチングには例えばドライエッチング法が用いられる。
　次に、レジストパターンを剥離した後に、ゲート電極２２０が形成された絶縁基板２１０上に、プラズマＣＶＤ法により、膜厚３２５ｎｍのＳｉＮx膜、膜厚５０ｎｍのＳｉＯ2膜を順に積層する。これにより、ゲート絶縁膜２３０が成膜される（図７（Ｂ））。
　次に、ゲート絶縁膜２３０上にＩＧＺＯ半導体膜を成膜する。なお、ＩＧＺＯ半導体膜の成膜には、ＤＣマグネトロンスパッタリング法またはＲＦマグネトロンスパッタリング法のどちらを用いてもよい。例えばＤＣマグネトロンスパッタリング法では、上述の図２４に示すように、本実施形態に係るスパッタリングターゲット１００の背面（バッキングプレート２０側の面）にマグネット３００を配置し、スパッタリングターゲット１００と基板２１１との間にＤＣ電圧を印加する。基板２１１は、ゲート電極２２０、ゲート絶縁膜２３０までが表面に積層された絶縁基板２１０である。スパッタガスとして、Ａｒガス等が用いられる。
　ＤＣ電圧が印加されると、Ａｒイオンが加速され、スパッタリングターゲット１９０のターゲット材１０表面に衝突する。これにより、ターゲット材１０表面から原子がはじき飛ばされ（スパッタされ）、基板２１１に到達する。このように、スパッタされたターゲット材１０が基板２１１に堆積することにより、ＩＧＺＯ半導体膜が成膜される。
　その後、フォトリゾグラフィ法によりＩＧＺＯ半導体膜の中央上部にレジストパターンを形成する。その後、このレジストパターンをマスクとしてこのＩＧＺＯ半導体膜をエッチングすることにより、チャネル層２４０を形成する（図７（Ｃ））。ここで、エッチングには例えばウェットエッチング法が用いられる。
　次に、レジストパターンを剥離した後に、チャネル層２４０が形成された絶縁基板２１０上に、プラズマＣＶＤ法により、膜厚１５０ｎｍのＳｉＯ2膜からなるエッチングストッパ層を形成する。次に、フォトリゾグラフィ法により、このエッチングストッパ層の図７（Ｄ）における左側上部、右側上部、および中央上部にレジストパターンを形成する。このレジストパターンとしてエッチングストッパ層２５０をエッチングすることにより、チャネル層２４０の左側上部、右側上部、および中央上部にそれぞれ、エッチングストッパ層２５０ａ、２５０ｂ、および２５０ｃが形成される（図７（Ｄ））。このとき、エッチングストッパ層２５０ａおよび２５０ｃの間と、エッチングストッパ層２５０ｂおよび２５０ｃの間にそれぞれコンタクトホールが形成される。ここで、エッチングには例えばドライエッチング法が用いられる。
　次に、レジストパターンを剥離した後に、絶縁基板２１０全体を覆うように、スパッタリング法により、膜厚３０ｎｍのＴｉ膜、膜厚２００ｎｍのＡｌ膜を順に成膜した積層膜を形成する。なお、このような積層膜に代えて、Ｔｉ、Ａｌ、Ｃｕ、Ｍｏ、Ｗ、Ｃｒ等の単一金属膜や、ＴｉＮ、ＭｏＮ等の合金膜を形成してもよく、また、これらの積層膜を形成してもよい。次に、フォトリゾグラフィ法により、この積層膜において、エッチングストッパ層２５０ａと、エッチングストッパ層２５０ａおよび２５０ｃの間に表面が露出したチャネル層２４０と、エッチングストッパ層２５０ｃの左側端部とに対向する位置、さらに、エッチングストッパ層２５０ｂと、エッチングストッパ層２５０ｂおよび２５０ｃの間に表面が露出したチャネル層２４０と、エッチングストッパ層２５０ｃの右側端部とに対向する位置にレジストパターンを形成する。その後、このレジストパターンをマスクとしてこの積層膜をエッチングする。その結果、エッチングストッパ層２５０ａと、エッチングストッパ層２５０ａおよび２５０ｃの間に表面が露出したチャネル層２４０と、エッチングストッパ層２５０ｃの左側端部とを覆うようにソース電極２６０ａが形成されると共に、また、エッチングストッパ層２５０ｂと、エッチングストッパ層２５０ｂおよび２５０ｃの間に表面が露出したチャネル層２４０と、エッチングストッパ層２５０ｃの右側端部とを覆うようにドレイン電極２６０ｂが形成される（図８（Ａ））。このとき、チャネル層２４０の表面がエッチングストッパ層２５０ｃに覆われているので、チャネル層２４０の表面がエッチングされることはない。ここで、エッチングには例えばウェットエッチング法が用いられる。
　次に、レジストパターンを剥離した後に、絶縁基板２１０全体を覆うように、プラズマＣＶＤ法により、膜厚２００ｎｍのＳｉＯ2からなる保護膜２７０を成膜する（図８（Ｂ））。
　以上の工程により、本実施形態におけるＴＦＴ２００を製造することができる。
　図９は、本実施形態に係るスパッタリングターゲット１００を用いてチャネル層２４０を形成したＴＦＴ２００が画素ＴＦＴとして設けられた、液晶表示装置のアクティブマトリクス基板の一部を示す図である。このアクティブマトリクス基板は、絶縁基板２１０上に、互いに交差するように格子状に配置された複数のソースラインＳＬおよび複数のゲートラインＧＬと、複数のソースラインＳＬおよび複数のゲートラインＧＬの各交差点に対応して設けられたＴＦＴ２００、画素電極Ｅｃおよび補助容量電極Ｅｃと、各ゲートラインＧＬに沿って配置された補助容量線ＣＳＬとにより構成されている。補助容量線ＣＳＬは補助容量電極Ｅｃに接続されている。画素電極Ｅｐとこれに対向する共通電極（図示しない）との間には液晶が充填されている。画素電極Ｅｐと共通電極とによって液晶容量が形成され、画素電極Ｅｐと補助容量線ＣＳＬとによって補助容量が形成されている。
　ＴＦＴ２００は、互いに交差するソースラインＳＬとゲートラインＧＬとの交差点に対応して設けられている。ＴＦＴ２００のソース電極２６０ａはソースラインＳＬに接続され、ゲート電極２２０はゲートラインＧＬに接続され、ドレイン電極２６０ｂは画素電極Ｅｐに接続されている。なお、本実施形態のようにエッチングストッパ層が存在する場合には、ドレイン電極２６０ｂと画素電極Ｅｐとはコンタクトホール（図示しない）を介して互いに接続されている。
　複数のソースラインＳＬに複数のソース信号がそれぞれ印加され、複数のゲートラインＧＬに複数のゲート信号がそれぞれ印加されることにより、画素電極には、共通電極に印加される電位を基準として、表示すべき画素の画素値に応じた電圧がＴＦＴ２００を介して与えられ、液晶容量および補助容量からなる画素容量に保持される。これにより、液晶層には、各画素電極と共通電極との電位差に相当する電圧が印加される。この印加電圧によって液晶層の光透過率が制御されることにより画像が表示される。
　＜１．４　考察＞
　本願発明者は、本実施形態に係るスパッタリングターゲット１００を用いてチャネル層２４０を形成したＴＦＴ２００の特性実験を行った。この実験に用いたスパッタリングターゲット１００では、各ターゲット材１０の厚さＴ１を６．０ｍｍ、バッキングプレート２０の厚さＴ２を１０．０ｍｍ、ボンディング材３０の厚さＴ３を０．３ｍｍ、保護材５０の厚さＴ４を２．０ｍｍ、溝４０の深さＤ１を１．７ｍｍ、継ぎ目１５の幅Ｗ１を０．３ｍｍ、保護材５０の幅Ｗ２を９．４ｍｍ、溝４０の幅Ｗ３を１０．０ｍｍ、保護材５０の各側面とバッキングプレート２０との間に形成される隙間の幅Ｗ４を０．３ｍｍとしている。また、ＴＦＴ２００のチャネル長を８μｍ、チャネル幅を２０μｍとしている。
　図１０は、本実施形態に係るスパッタリングターゲット１００を用いてチャネル層２４０を形成したＴＦＴ２００のＩｄ－Ｖｇ特性を示す図である。ここで、Ｉｄはドレイン電流を、Ｖｇはゲート電圧を表す。また、通常部に形成されたＴＦＴ２００の特性を実線で、継ぎ目部に形成されたＴＦＴ２００の特性を破線で示している。
　上記従来のスパッタリングターゲット１９０を用いてチャネル層２４０を形成したＴＦＴ２９０には、上述のように、通常部に形成された場合に比べて継ぎ目部に形成された場合のＩｄ－Ｖｇ特性が悪化するという問題があった。一方、本実施形態に係るスパッタリングターゲット１００を用いてチャネル層２４０を形成したＴＦＴ２００では、通常部に形成された場合のＩｄ－Ｖｇ特性が通常部に形成された場合のＩｄ－Ｖｇ特性とほぼ等しくなる。
　本実施形態に係るスパッタリングターゲット１００では、継ぎ目１５に相対するバッキングプレート２０が、ターゲット材１０と同材料の保護材５０で覆われているので、バッキングプレート２０がスパッタされることがない。また、上述のようにボンディング材３０が継ぎ目１５にはみ出すことが防止されるので、ボンディング材３０もスパッタされることがない。したがって、ボンディング材３０やバッキングプレート２０がチャネル層２４０（半導体膜）に不純物として混入しない。その結果、本実施形態に係るスパッタリングターゲット１００を用いてチャネル層２４０を形成したＴＦＴ２００では、継ぎ目部に形成された場合の特性と通常部に形成された場合の特性とがほぼ等しくなる。
　＜１．５　効果＞
　本実施形態によれば、互いに隣接するターゲット材１０同士の継ぎ目１５に相対するバッキングプレート２０の表面に、ターゲット材１０と同材料の保護材５０が設けられる。また、保護材５０とターゲット材１０とが直接触れ、かつ、保護材５０の各側面とバッキングプレート２０との間に隙間が形成されるので、ボンディング材３０の継ぎ目１５へのはみ出しが十分に抑制される。したがって、継ぎ目１５においてバッキングプレート２０およびボンディング材３０がスパッタされない。これにより、バッキングプレート２０およびボンディング材３０が半導体膜に不純物として混入することを防止できるので、特性の良好な半導体膜を得ることができる。
　＜１．６　第１の変形例＞
　図１１は、本実施形態の第１の変形例に係るスパッタリングターゲット１００の構成を示す平面図である。本変形例に係るスパッタリングターゲット１００では、継ぎ目１５に相対するバッキングプレート２０の表面において、エロ－ジョン部分（図１１において破線で囲んだ部分）に対応した位置に保護材５０が設けられ、それ以外の位置には保護材５０が設けられていない。ここで、「エロ－ジョン部分」とは、ターゲット材１０においてエロ－ジョンの進行が早い領域をいう。
　継ぎ目１５に相対するバッキングプレート２０の表面の一部にのみ保護材５０が設けられるので、保護材５０が設けられていない部分にはボンディング材３０を充填することができる。そのため、ターゲット材１０とバッキングプレート２０との密着強度を向上させることができる。
　マグネット３００の位置が固定されているマグネット固定式のマグネトロンスパッタリング装置では、特定の領域のみでエロ－ジョンが進行する。したがって、本変形例は、マグネット固定式のマグネトロンスパッタリング装置での使用に好適である。
　＜１．７　第２の変形例＞
　図１２は、本実施形態の第２の変形例に係るスパッタリングターゲット１００の構成を示す平面図である。本変形例に係るスパッタリングターゲット１００は、ターゲット材１０が縦横に並べて配置されている。本変形例では、横方向に互いに隣り合うターゲット材１０同士のみならず、縦方向に互いに隣り合うターゲット材１０同士の継ぎ目１５が存在する。そのため、これに合わせて保護材５０が縦横に延伸して形成されている。本変形例は、大型の表示パネルへの使用に好適である。
　＜１．８　第３の変形例＞
　図１３は、本実施形態の第３の変形例に係るスパッタリングターゲット１００の一部の構成を示す断面図である。本変形例では、継ぎ目１５が階段形状に形成されている。本変形例において、スパッタリング中に継ぎ目１５が階段形状を維持できなくなったとしても、保護材５０が設けられているので、バッキングプレート２０およびボンディング材３０がスパッタされることを防止することができる。本変形例に限らず、例えば図１４に示すように継ぎ目１５が斜め形状に形成される場合にも同様の効果を奏することができる。
　＜２．第２の実施形態＞
　＜２．１　スパッタリングターゲットの構成＞
　本発明の第２の実施形態に係るスパッタリングターゲットの構成について、図１５～図１７を参照しながら説明する。なお、本実施形態の構成要素のうち、上記第１の実施形態に係るスパッタリングターゲット１００と同一の要素については、同一の参照符号を付して説明を省略する。図１５は、本実施形態に係るスパッタリングターゲット１００の構成を示す斜視図である。図１６は、図１５に示すスパッタリングターゲット１００のＢ－Ｂ’線断面図である。図１７は、図１６に係る断面図の一部（破線で囲んだ部分）を拡大した図である。
　本実施形態に係るスパッタリングターゲット１００は、複数の平板状のターゲット材１０、平板状のバッキングプレート２０、および平板状の保護材５０に代えて、互いに同じ材料（ＩＧＺＯ）からなる複数の円筒状のターゲット材１０、円筒状の支持材としてのバッキングチューブ２２、および環状の保護材５０を備えている。すなわち本実施形態に係るスパッタリングターゲット１００は、複数の円筒状のターゲット材１０、バッキングチューブ２２、ボンディング材３０、および環状の保護材５０により構成された分割型のスパッタリングターゲットである。ここで、保護材５０の外径および内径はターゲット材１０の外径および内径よりもそれぞれ小さい。また、保護材５０の外径はバッキングプレート２０の外径よりも僅かに大きく、保護材５０の内径はバッキングプレート２０の内径よりも大きい。なお、図１５および図１６では、ターゲット材１０が２つ並べて配置されている例を示しているが、本発明はこれに限定されるものではない。例えば、ターゲット材１０が３つ以上並べて配置されていてもよい。
　図１７に示すように、継ぎ目１５はバッキングチューブ２２の表面に対して垂直に形成されているが、これに限定されるものではない。例えば、上記第１の実施形態の第２の変形例のように、継ぎ目１５が階段形状または斜め形状に形成されていてもよい。
　バッキングチューブ２２の表面のうち、継ぎ目１５に相対する部分には溝４０が形成されている。溝４０には保護材５０が設けられている。保護材５０の幅Ｗ２は、継ぎ目１５の幅Ｗ１よりも広く、かつ、溝４０の幅Ｗ３よりも狭い。保護材５０の厚さＴ４は、溝４０の深さＤ１よりも大きい。すなわち、保護材５０の表面は、バッキングチューブ２２の表面よりも突出している。なお、保護材の厚さＴ４を溝４０の深さＤ１よりも小さくし、かつ、保護材５０とバッキングチューブ２２との間に他の部材を挿入することにより、保護材５０の表面をバッキングチューブ２２の表面よりも突出させてもよい。また、保護材５０の表面のうち、当該保護材５０上の継ぎ目１５の両側にあるターゲット材にそれぞれに寄った部分（図１７においてそれぞれ下寄りの表面および上寄りの表面）が、当該両側にあるターゲット材１０にそれぞれ接している。
　このような構成により、円筒型のターゲット材１０を用いる場合でも、保護材５０とターゲット材１０とが直接触れることとなるので、ボンディング材３０が継ぎ目１５にはみ出すことを防止できる。また、保護材５０の各側面とバッキングチューブ２２との間に、幅Ｗ４（＝Ｗ３－Ｗ２）、深さＤ１の隙間が形成されるので、ボンディング材３０が継ぎ目１５にはみ出すことを防止する効果がさらに高められている。さらに、保護材５０がスペーサと機能するので、ボンディング材３０の厚さを均一にすることができる。なお、図１７では、保護材５０の各側面とバッキングチューブ２２との間に形成される隙間の幅Ｗ４とボンディング材３０の厚さＴ３とが同じ大きさとなっているが、これに限定されるものではない。また、保護材５０と溝４０の底面との間にもボンディング材３０があってもよい。
　＜２．２　スパッタリングターゲットの製造方法＞
　本実施形態に係るスパッタリングターゲット１００の製造方法について、図１８（Ａ）～図１８（Ｃ）、図１９（Ａ）、および図１９（Ｂ）を参照しながら説明する。
　まず、Ｃｕ等からなるバッキングチューブ２２（図１８（Ａ））の表面に、旋盤等を用いて溝４０を形成する（図１８（Ｂ））。なお、旋盤等による旋盤加工に限らず、ディスクグラインダー等による研削加工やレーザー等による溶断加工等により溝４０を形成してもよい。
　次に、形成された溝４０に、ＩＧＺＯからなる円弧状の２つの保護材５０を嵌め込む（図１８（Ｃ））。円弧状の２つの保護材５０により、１つの環状の保護材５０が形成される。
　次に、対応する保護材５０上に継ぎ目１５が位置するように２つターゲット材１０をバッキングチューブ２２に嵌める（図１９（Ａ））。このとき、２つのターゲット材１０を互いにテープ（例えば絶縁性テープ）で張り合わせておくことが望ましい。次に、２つのターゲット材１０とバッキングチューブ２２との間に、溶かしたボンディング材３０を注入する。絶縁性テープを用いた場合には、その後、この絶縁性テープを剥がす。
　その後、ボンディング材３０を冷却することによりこのボンディング材３０が凝固する。これにより、ボンディング材３０を介して、２つのターゲット材１０とバッキングチューブ２２とが接合されると共に、保護材５０と当該保護材５０の両脇のターゲット材１０とバッキングチューブ２２とが接合される。このとき、幅Ｗ１の継ぎ目１５が形成される。この幅Ｗ１は、上述のように絶縁性テープを用いてターゲット材１０同士を互いに張り合わせておくことにより、正確に設定することができる。
　以上の方法により、本実施形態に係るスパッタリングターゲット１００が製造される。
　＜２．３　効果＞
　本実施形態によれば、円筒型のターゲット材１０を用いた場合に、上記第１の実施形態と同様の効果を奏することができる。
　なお、本実施形態においても、上記第１の実施形態の第１の変形例のように、エロ－ジョン部分に対応した位置にのみ保護材５０が設けられた構成を採用することができる。
　＜３．その他＞
　本発明に係るスパッタリングターゲット１００は、半導体膜の成膜のみならず、導電膜等の成膜にも用いることができる。
　上記第１の実施形態では、エッチングストッパ構造のボトムゲート型ＴＦＴを例に挙げているが、これに限定されるものではない。例えば、チャネルエッチ構造やトップゲート型等のＴＦＴでもよい。
　上記第２の実施形態では、円筒状の支持材（バッキングチューブ２２）を用いているが、これに代えて、円柱状の支持材を用いてもよい。
　以上、本発明を各実施形態および変形例で説明したが、本発明はこれらに限定されるものではない。本発明の趣旨を逸脱しない範囲で種々変形して実施することができる。
　以上、本発明によれば、特性の良好な膜を得ることができるスパッタリングターゲットを提供することができる。また、本発明によれば、特性の良好な膜を得ることができるスパッタリングターゲットの製造方法を提供することができる。さらに、本発明によれば、特性の良好な半導体膜を得ることができるスパッタリングターゲットを用いた薄膜トランジスタの製造方法を提供することができる。
　本発明は、半導体膜などの成膜に使用されるスパッタリングターゲットに適用することができる。
１０…ターゲット材
１５…継ぎ目
２０…バッキングプレート（支持材）
２２…バッキングチューブ（支持材）
３０…ボンディング材
４０…溝
５０…保護材
１００、１９０…スパッタリングターゲット
２００、２９０…ＴＦＴ（薄膜トランジスタ）
２４０…チャネル層

Claims (11)

  1. 　互いに同じ材料からなる複数のターゲット材と、
    　前記複数のターゲット材を支持する支持材と、
    　前記複数のターゲット材と前記支持材とを接合するボンディング材と、
    　各ターゲット材の材料と同じ材料からなる保護材とを備え、
    　前記支持材の表面のうち、互いに隣接するターゲット材同士の継ぎ目に相対する部分には溝が形成され、
    　前記溝の幅が前記継ぎ目の幅よりも広く、
    　前記保護材の幅が、前記継ぎ目の幅よりも広く、かつ、前記溝の幅よりも狭く、
    　前記保護材が前記溝に設けられ、
    　前記保護材の表面が前記支持材の表面よりも突出し、
    　前記保護材の表面の一部が、前記隣接するターゲット材のそれぞれの一部に接していることを特徴とする、スパッタリングターゲット。
  2. 　各ターゲット材および前記保護材が半導体からなることを特徴とする、請求項１に記載のスパッタリングターゲット。
  3. 　前記半導体が酸化物半導体であることを特徴とする、請求項２に記載のスパッタリングターゲット。
  4. 　前記酸化物半導体が、インジウム、ガリウム、亜鉛、および酸素を主成分とすることを特徴とする、請求項３に記載のスパッタリングターゲット。
  5. 　前記酸化物半導体が、インジウム、ガリウム、亜鉛、銅、珪素、錫、アルミニウム、カルシウム、ゲルマニウム、および鉛のうち少なくとも１つを含むことを特徴とする、請求項３に記載のスパッタリングターゲット。
  6. 　前記保護材の厚さが前記溝の深さより大きいことを特徴とする、請求項２に記載のスパッタリングターゲット。
  7. 　前記支持材が平板状に形成され、
    　各ターゲット材が平板状に形成されていることを特徴とする、請求項２に記載のスパッタリングターゲット。
  8. 　前記支持材が円筒状または円柱状に形成され、
    　各ターゲット材が円筒状に形成されていることを特徴とする、請求項２に記載のスパッタリングターゲット。
  9. 　前記保護材は、前記複数のターゲット材のエロ－ジョンの進行が早い部分に対応した位置に形成されていることを特徴とする、請求項２に記載のスパッタリングターゲット。
  10. 　薄膜トランジスタの製造方法であって、
    　請求項２から９までのいずれかに記載のスパッタリングターゲットをスパッタすることによりチャネル層を形成する工程を備えることを特徴とする、薄膜トランジスタの製造方法。
  11. 　互いに同じ材料からなる複数のターゲット材と、前記複数のターゲット材を支持する支持材と、前記複数のターゲット材と前記支持材とを接合するボンディング材とを備えるスパッタリングターゲットの製造方法であって、
    　前記支持材の表面のうち、互いに隣接するターゲット材同士の継ぎ目に相対する部分に溝を形成する工程と、
    　前記溝に、各ターゲット材の材料と同じ材料からなる保護材を嵌め込む工程とを備え、
    　前記溝の幅が前記継ぎ目の幅よりも広く、
    　前記保護材の幅が、前記継ぎ目の幅よりも広く、かつ、前記溝の幅よりも狭く、
    　前記保護材が前記溝に設けられ、
    　前記保護材の表面が前記支持材の表面よりも突出し、
    　前記保護材の表面の一部が、前記隣接するターゲット材のそれぞれの一部に接していることを特徴とする、スパッタリングターゲットの製造方法。
PCT/JP2012/054533 2011-03-04 2012-02-24 スパッタリングターゲット、その製造方法、および薄膜トランジスタの製造方法 WO2012121028A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/002,674 US20140110249A1 (en) 2011-03-04 2012-02-24 Sputtering target, method for manufacturing same, and method for manufacturing thin film transistor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-047128 2011-03-04
JP2011047128 2011-03-04

Publications (1)

Publication Number Publication Date
WO2012121028A1 true WO2012121028A1 (ja) 2012-09-13

Family

ID=46797997

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/054533 WO2012121028A1 (ja) 2011-03-04 2012-02-24 スパッタリングターゲット、その製造方法、および薄膜トランジスタの製造方法

Country Status (3)

Country Link
US (1) US20140110249A1 (ja)
TW (1) TW201243079A (ja)
WO (1) WO2012121028A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012148838A1 (en) 2011-04-26 2012-11-01 Alphatec Spine, Inc. Stand alone interbody fixation system
JP2017014562A (ja) * 2015-06-30 2017-01-19 株式会社コベルコ科研 スパッタリングターゲット組立体
US9566618B2 (en) 2011-11-08 2017-02-14 Tosoh Smd, Inc. Silicon sputtering target with special surface treatment and good particle performance and methods of making the same
WO2020250587A1 (ja) * 2019-06-10 2020-12-17 株式会社アルバック スパッタリングターゲット及びスパッタリングターゲットの製造方法
WO2021024896A1 (ja) * 2019-08-08 2021-02-11 三井金属鉱業株式会社 分割スパッタリングターゲット

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6764335B2 (ja) * 2016-12-26 2020-09-30 三菱マテリアル電子化成株式会社 シリコンターゲット材
JP6968300B2 (ja) * 2019-06-10 2021-11-17 株式会社アルバック スパッタリングターゲット及びスパッタリングターゲットの製造方法
WO2021087424A1 (en) * 2019-11-01 2021-05-06 SDK New Materials, Inc. Method and apparatus for enhancing retention time of bleached and colored states of electrochromic devices

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02209476A (ja) * 1989-02-07 1990-08-20 Toshiba Corp スパッタリング方法
JPH02254164A (ja) * 1989-03-28 1990-10-12 Koujiyundo Kagaku Kenkyusho:Kk 分割スパッタリングターゲット
JPH10121232A (ja) * 1996-10-14 1998-05-12 Mitsubishi Chem Corp スパッタリングターゲット
JP2001040469A (ja) * 1999-07-29 2001-02-13 Tosoh Corp 多分割ｉｔｏスパッタリングターゲットおよびその製造方法
JP2009084657A (ja) * 2007-10-02 2009-04-23 Mitsubishi Materials Corp スパッタリングターゲット及びターゲット組み立て体
JP2011009719A (ja) * 2009-05-29 2011-01-13 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63100177A (ja) * 1986-10-15 1988-05-02 Seiko Epson Corp スパツタリング用タ−ゲツト
AU2003248835A1 (en) * 2002-07-02 2004-01-23 Academy Precision Materials A Division Of Academy Corporation Rotary target and method for onsite mechanical assembly of rotary target
US20060266639A1 (en) * 2005-05-24 2006-11-30 Applied Materials, Inc. Sputtering target tiles having structured edges separated by a gap
CN102686766B (zh) * 2010-11-08 2014-04-09 三井金属矿业株式会社 分割溅镀靶及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02209476A (ja) * 1989-02-07 1990-08-20 Toshiba Corp スパッタリング方法
JPH02254164A (ja) * 1989-03-28 1990-10-12 Koujiyundo Kagaku Kenkyusho:Kk 分割スパッタリングターゲット
JPH10121232A (ja) * 1996-10-14 1998-05-12 Mitsubishi Chem Corp スパッタリングターゲット
JP2001040469A (ja) * 1999-07-29 2001-02-13 Tosoh Corp 多分割ｉｔｏスパッタリングターゲットおよびその製造方法
JP2009084657A (ja) * 2007-10-02 2009-04-23 Mitsubishi Materials Corp スパッタリングターゲット及びターゲット組み立て体
JP2011009719A (ja) * 2009-05-29 2011-01-13 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012148838A1 (en) 2011-04-26 2012-11-01 Alphatec Spine, Inc. Stand alone interbody fixation system
US9566618B2 (en) 2011-11-08 2017-02-14 Tosoh Smd, Inc. Silicon sputtering target with special surface treatment and good particle performance and methods of making the same
JP2017014562A (ja) * 2015-06-30 2017-01-19 株式会社コベルコ科研 スパッタリングターゲット組立体
WO2020250587A1 (ja) * 2019-06-10 2020-12-17 株式会社アルバック スパッタリングターゲット及びスパッタリングターゲットの製造方法
JPWO2020250587A1 (ja) * 2019-06-10 2021-09-13 株式会社アルバック スパッタリングターゲット及びスパッタリングターゲットの製造方法
TWI760739B (zh) * 2019-06-10 2022-04-11 日商愛發科股份有限公司 濺鍍靶以及濺鍍靶的製造方法
WO2021024896A1 (ja) * 2019-08-08 2021-02-11 三井金属鉱業株式会社 分割スパッタリングターゲット
JPWO2021024896A1 (ja) * 2019-08-08 2021-02-11
JP7419379B2 (ja) 2019-08-08 2024-01-22 三井金属鉱業株式会社 分割スパッタリングターゲット

Also Published As

Publication number Publication date
US20140110249A1 (en) 2014-04-24
TW201243079A (en) 2012-11-01

Similar Documents

Publication Publication Date Title
WO2012121028A1 (ja) スパッタリングターゲット、その製造方法、および薄膜トランジスタの製造方法
US8093076B2 (en) Organic light emitting apparatus and method of producing the same
US6858867B2 (en) Channel-etch thin film transistor
KR101274812B1 (ko) 표시 장치, 이것에 사용하는 Ｃｕ 합금막 및 Ｃｕ 합금 스퍼터링 타깃
JP5377796B2 (ja) スパッタリングターゲット、その製造方法、および薄膜トランジスタの製造方法
WO2020224095A1 (zh) 阵列基板及制备方法、显示装置
TWI578544B (zh) 薄膜電晶體及使用該薄膜電晶體之顯示陣列基板
TW201007951A (en) Display device and manufacturing method thereof
CN106531746A (zh) 一种阵列基板、阵列基板的制作方法、显示面板及显示装置
JP5308760B2 (ja) 表示装置
KR100748309B1 (ko) 유기전계발광 표시장치 및 그 제조방법
KR102311938B1 (ko) 유기전계발광 표시장치 및 그 제조 방법
KR101643510B1 (ko) 타겟 조립체
KR20120088037A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR101790062B1 (ko) 산화물 반도체층을 이용한 박막 트랜지스터 및 그의 제조방법
TW201021215A (en) Thin film transistor and fabricating method thereof
JP2009246093A (ja) 薄膜トランジスタ基板、その製造方法及び表示装置
KR100809750B1 (ko) 박막 트랜지스터의 제조방법
CN106298954A (zh) 薄膜晶体管及其制作方法
JP2000012869A (ja) 薄膜トランジスタ及びそれを用いた表示装置
WO2021184312A1 (zh) 薄膜晶体管及其制备方法、显示基板、显示面板
JPS62263676A (ja) 薄膜トランジスタの製造方法
JP5200430B2 (ja) 金属薄膜の形成方法
WO2022116336A1 (zh) 薄膜晶体管及其制备方法
JP2008112926A (ja) 薄膜トランジスタおよびその製造方法ならびに液晶表示装置およびｏｌｅｄ液晶表示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12755561

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 14002674

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 12755561

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP