CN104037090B - 氧化物薄膜晶体管结构制作方法及氧化物薄膜晶体管结构 - Google Patents

氧化物薄膜晶体管结构制作方法及氧化物薄膜晶体管结构 Download PDF

Info

Publication number
CN104037090B
CN104037090B CN201410277587.0A CN201410277587A CN104037090B CN 104037090 B CN104037090 B CN 104037090B CN 201410277587 A CN201410277587 A CN 201410277587A CN 104037090 B CN104037090 B CN 104037090B
Authority
CN
China
Prior art keywords
film transistor
thin film
semiconductor layer
oxide semiconductor
transistor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410277587.0A
Other languages
English (en)
Other versions
CN104037090A (zh
Inventor
胡宇彤
曾志远
苏智昱
李文辉
吕晓文
石龙强
张合静
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201410277587.0A priority Critical patent/CN104037090B/zh
Priority to PCT/CN2014/082126 priority patent/WO2015192418A1/zh
Priority to US14/384,447 priority patent/US10629745B2/en
Publication of CN104037090A publication Critical patent/CN104037090A/zh
Application granted granted Critical
Publication of CN104037090B publication Critical patent/CN104037090B/zh
Priority to US16/811,056 priority patent/US10991827B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

本发明提供一种氧化物薄膜晶体管结构的制作方法及氧化物薄膜晶体管结构。该氧化物薄膜晶体管结构的制作方法包括如下步骤：步骤1、提供载体；步骤2、形成氧化物半导体层(4)；步骤3、形成蚀刻阻挡层(5)；步骤4、在蚀刻阻挡层(5)上形成两个通孔(51、53)，露出部分氧化物半导体层(4)；步骤5、移除露置于两个通孔(51、53)内的氧化物半导体层(4)的表层，形成两个分别与该两个通孔(51、53)连通的凹槽(41、43)；步骤6、于蚀刻阻挡层(5)上形成源极(61)与漏极(63)，且该源极(61)填充一个通孔(51)及与其连通的凹槽(41)，该漏极(63)填充另一个通孔(53)及与其连通的凹槽(43)；步骤7，进行后制程。

Description

氧化物薄膜晶体管结构制作方法及氧化物薄膜晶体管结构
技术领域
本发明涉及显示技术领域，尤其涉及一种氧化物薄膜晶体管结构的制作方法及氧化物薄膜晶体管结构。
背景技术
薄膜晶体管(TFT)在电子装置中被广泛的作为开关装置和驱动装置使用。具体地，因为薄膜晶体管可形成在玻璃基板或塑料基板上，所以它们通常用在诸如液晶显示装置(LCD)、有机发光显示装置(OLED)等平板显
示装置领域。
氧化物半导体由于具有较高的电子迁移率(氧化物半导体的电子迁移率>10cm2/Vs，非晶硅(a-Si)的电子迁移率仅0.5～0.8cm2/Vs)，而且相比低温多晶硅(LTPS)，氧化物半导体制程简单，与非晶硅制程相容性较高，可以应用于液晶显示装置、有机发光显示装置、柔性显示(Flexible)等领域，且与高世代生产线兼容，可应用于大中小尺寸显示，具有良好的应用发展前景，为当前业界研究热门。
氧化物半导体在具有较高的电子迁移率、制程简单等优点的同时，目前也存在着稳定性差，受温、湿度变化影响大，氧化物薄膜晶体管电性随时间漂移，而且对制程条件，如成膜速率、制程气氛、制程温度、湿度控制等要求较高的缺点。此外，氧化物薄膜晶体管除了对氧化物半导体层本身，对绝缘层、氧化物半导体层与绝缘层的接触界面、氧化物半导体层与金属层接触界面都有较高的要求。
请参阅图1，为一种现有的底栅阻挡型氧化物薄膜晶体管结构的剖面示意图。该氧化物薄膜晶体管结构的制作方法主要包括：步骤1、提供一基板(100)；步骤2、于基板(100)上形成栅极(200)；步骤3、于基板(100)与栅极(200)上形成栅极绝缘层(300)，使所述栅极绝缘层(300)覆盖所 述栅极(200)；步骤4、于栅极绝缘层(300)上形成氧化物半导体层(400)；步骤5、于氧化物半导体层(400)上形成蚀刻阻挡层(500)；步骤6、在蚀刻阻挡层(500)上通过蚀刻分别形成两个通孔(510、530)，露出氧化物半导体层(400)；步骤7、于蚀刻阻挡层(500)上形成源极(610)与漏极(630)，所述源极(610)填充一个通孔(510)，从而与氧化物半导体层(400)连接，所述漏极(630)填充另一个通孔(530)，从而与氧化物半导体层(400)连接；步骤8、于源极(610)与漏极(630)上形成保护层(700)，以覆盖源极(610)与漏极(630)。
在上述氧化物薄膜晶体管结构的制作方法中，步骤5中蚀刻阻挡层(500)一般采用由TEOS+O2或者SiH4+N2O化学气相沉积SiOx膜层形成，但是在蚀刻阻挡层(500)成膜过程中等离子体会影响氧化物半导体层(400)的表面特性，例如SiH4+N2O中含氢，与氧化物半导体层(400)的氧结合，使得氧缺陷增加，导致阈值电压Vth偏负，而TEOS+O2中的氧会导致氧化物半导体层(400)中的氧缺陷减少，使沟道的导电性降低。因此，在源极(610)与漏极(630)成膜后，源极(610)与漏极(630)与受到破坏的氧化物半导体层(400)表面接触，最终影响该氧化物薄膜晶体管的电性。请参阅图2，为该氧化物薄膜晶体管结构的制作方法制得的现有氧化物薄膜晶体管结构的电性曲线图，由图可知，当漏极电压Vd＝10V时，阈值电压Vth＝-5V，亚阈值摆幅S.S＝0.45，该氧化物薄膜晶体管的电性较差。
发明内容
本发明的目的在于提供一种氧化物薄膜晶体管结构的制作方法，通过该方法能够使源极和漏极与未受到破坏、并保持初始特性的氧化物半导体层接触，使得通过该方法制得的氧化物薄膜晶体管具有更稳定、更优异的电性。
本发明的另一目的在于提供一种氧化物薄膜晶体管结构，其具有良好的电性，能够提升氧化物薄膜晶体管的品质。
为实现上述目的，本发明首先提供一种氧化物薄膜晶体管结构的制作方法，包括如下步骤：
步骤1、提供载体；
步骤2、于载体上形成氧化物半导体层；
步骤3、于氧化物半导体层上形成蚀刻阻挡层；
步骤4、在蚀刻阻挡层上形成两个通孔，露出部分氧化物半导体层；
步骤5、移除露置于两个通孔内的氧化物半导体层的表层，形成两个分别与该两个通孔连通的凹槽；
步骤6、于蚀刻阻挡层上形成源极与漏极，且该源极填充一个通孔及与其连通的凹槽，从而与氧化物半导体层连接，该漏极填充另一个通孔及与其连通的凹槽，从而与氧化物半导体层连接。
所述氧化物薄膜晶体管结构的制作方法，通过化学气相沉积于氧化物半导体层上形成蚀刻阻挡层；通过干蚀刻在蚀刻阻挡层上形成两个通孔；通过溅镀于蚀刻阻挡层上形成源极与漏极；通过干蚀刻或者湿蚀刻移除露置于两个通孔内的氧化物半导体层的表层。
所述蚀刻阻挡层采用由TEOS+O2或SiH4+N2O化学气相沉积SiOx膜层。
所述载体包括基板、形成于基板上的栅极及形成于基板与栅极上的栅极绝缘层。
所述氧化物薄膜晶体管结构的制作方法还包括步骤7，进行后制程，该后制程包括于源极与漏极上形成保护层，以覆盖源极与漏极。
所述载体为一基板。
所述氧化物薄膜晶体管结构的制作方法还包括步骤7，进行后制程，该后制程包括于源极与漏极上形成栅极绝缘层，并于该栅极绝缘层上溅镀栅极。
本发明还提供一种氧化物薄膜晶体管结构，包括：氧化物半导体层、位于氧化物半导体层上的蚀刻阻挡层、及位于蚀刻阻挡层上的源极与漏极，所述蚀刻阻挡层设有两个通孔，所述氧化物半导体层分别对应该两个通孔设置两个凹槽，且该两个凹槽分别与该两个通孔连通，该源极填充一个通孔及与其连通的凹槽，从而与氧化物半导体层连接，该漏极填充另一个通孔及与其连通的凹槽，从而与氧化物半导体层连接。
所述氧化物薄膜晶体管结构还包括基板、位于基板上的栅极、位于该基板与栅极上的栅极绝缘层及位于所述源极与漏极上的保护层；所述氧化物半导体层设置于所述栅极绝缘层上。
所述氧化物薄膜晶体管结构还包括一基板、位于源极与漏极上的栅极绝缘层及位于该栅极绝缘层上的栅极；所述氧化物半导体层设置于所述基板上。
本发明的有益效果：本发明提供的氧化物薄膜晶体管结构的制作方法，通过对露置于蚀刻阻挡层两个通孔内的氧化物半导体层的表层进行干蚀刻或者湿蚀刻，去除了因蚀刻阻挡层成膜时受等离子体中O及H的破坏而导致特性发生变化的氧化物半导体层的表层，使得源极和漏极与未受到破坏、并保持初始特性的氧化物半导体层接触，所以通过该方法制得的氧化物薄膜晶体管具有更稳定、更优异的电性，且该方法简便易操作。本发明提供的氧化物薄膜晶体管结构，通过在氧化物半导体层设置与蚀刻阻挡层两通孔对应的两个凹槽，且该两个凹槽分别与该两个通孔连通，使得源极和漏极与保持初始特性的氧化物半导体层接触，从而能够获取良好的电性并提升氧化物薄膜晶体管的品质。
附图说明
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图中，
图1为一种现有的氧化物薄膜晶体管结构的剖面示意图；
图2为现有氧化物薄膜晶体管的电性曲线图；
图3为本发明氧化物薄膜晶体管结构的制作方法的第一实施例的流程图；
图4为本发明氧化物薄膜晶体管结构的制作方法的第一实施例的步骤4的示意图；
图5为本发明氧化物薄膜晶体管结构的制作方法的第一实施例的步骤5的示意图；
图6为本发明氧化物薄膜晶体管结构的制作方法的第一实施例的步骤6的示意图；
图7为本发明氧化物薄膜晶体管结构的制作方法的第一实施例的步骤7的示意图暨本发明氧化物薄膜晶体管结构的第一实施例的剖面示意图；
图8为本发明氧化物薄膜晶体管结构的电性曲线图；
图9为本发明氧化物薄膜晶体管结构的制作方法的第二实施例的流程图；
图10为本发明氧化物薄膜晶体管结构的制作方法的第二实施例的步骤3的示意图；
图11为本发明氧化物薄膜晶体管结构的制作方法的第二实施例的步骤4的示意图；
图12为本发明氧化物薄膜晶体管结构的制作方法的第二实施例的步骤5的示意图；
图13为本发明氧化物薄膜晶体管结构的制作方法的第二实施例的步骤6的示意图；
图14为本发明氧化物薄膜晶体管结构的制作方法的第二实施例的步骤7的示意图暨本发明氧化物薄膜晶体管结构的第二实施例的剖面示意图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图3至图7，为本发明氧化物薄膜晶体管结构的制作方法的第一实施例，该第一实施例适用于制作底栅阻挡型的薄膜晶体管结构，其包括如下步骤：
步骤1、提供载体。
在该第一实施例中，所述载体包括：基板1、形成于基板1上的栅极2及形成于基板1与栅极2上的栅极绝缘层3。所述基板1为透明基板，优选的，所述基板1为玻璃基板。
步骤2、于载体上形成氧化物半导体层4。
优选的，所述氧化物半导体层4的材料为铟镓锌氧化物(IGZO)。
步骤3、于氧化物半导体层4上形成蚀刻阻挡层5。
所述蚀刻阻挡层5通过化学气相沉积于氧化物半导体层4上，进一步的，所述蚀刻阻挡层5采用由TEOS+O2或SiH4+N2O化学气相沉积SiOx膜层形成于所述氧化物半导体层4上。
步骤4、在蚀刻阻挡层5上形成两个通孔51、53，露出部分氧化物半导体层4。
在该步骤4中，通过干蚀刻的方式在蚀刻阻挡层5上形成两个通孔51、53。
步骤5、移除露置于两个通孔51、53内的氧化物半导体层4的表层，形成两个分别与该两个通孔51、53连通的凹槽41、43。
在该步骤5中，通过干蚀刻或者湿蚀刻的方式移除露置于两个通孔51、53内的氧化物半导体层4的表层。
由于所述氧化物半导体层4的表层在蚀刻阻挡层5形成的过程中，受等离子体中O及H的破坏，导致氧化物半导体层4的表层的特性发生了变化，而经该步骤5移除了露置于两个通孔51、53内的已受到破坏且特性发生变化的氧化物半导体层4的的表层。所述两个分别与该两个通孔51、53连通的凹槽41、43内新形成的氧化物半导体层4的的表层则未受破坏并保持氧化物半导体层4的初始特性。
步骤6、于蚀刻阻挡层5上形成源极61与漏极63，且该源极61填充一个通孔51及与其连通的凹槽41，从而与氧化物半导体层4连接，该漏极63填充另一个通孔53及与其连通的凹槽43，从而与氧化物半导体层4连接。
具体的，所述源极61与漏极63通过溅镀的方式形成于蚀刻阻挡层5上。
由于所述凹槽41、43内的氧化物半导体层4的表层未受破坏并保持氧化物半导体层4的初始特性，所述源极61与漏极63分别与保持初始特性的氧化物半导体层4连接。
步骤7、进行后制程，于源极61与漏极63上形成保护层7，以覆盖源极61与漏极63。
请参阅图8，为通过上述氧化物薄膜晶体管结构的制作方法制得的薄膜晶体管结构的电性曲线图。由图可知，当漏极电压Vd＝10V时，阈值电压Vth＝0.2V，亚阈值摆幅S.S＝0.13，阈值电压Vth在0V附近，亚阈值摆幅S.S 变小，通过本发明氧化物薄膜晶体管结构的制作方法制得的薄膜晶体管结构的电性得到明显改善。
请参阅图9至图14，为本发明氧化物薄膜晶体管结构的制作方法的第二实施例，该第二实施例适用于制作顶栅阻挡型的薄膜晶体管结构。该第二实施例与上述第一实施例的区别在于：
步骤1：提供载体。
在该第二实施例中，所述载体为1基板1’。所述基板1’为透明基板，优选的，所述基板1’为玻璃基板。
步骤7：进行后制程，于源极61与漏极63上形成栅极绝缘层3’，并于该栅极绝缘层3’上溅镀栅极2’。
其它步骤2-6与上述第一实施例相同，此处不再赘述。
在该氧化物薄膜晶体管结构的制作方法的基础上，本发明还提供一种氧化物薄膜晶体管结构，可用于LCD显示装置与OLED显示装置。
请参阅图7，为本发明氧化物薄膜晶体管结构第一实施例的剖面示意图，在该第一实施例中，所述氧化物薄膜晶体管结构为底栅阻挡型，包括：氧化物半导体层4、位于氧化物半导体层4上的蚀刻阻挡层5、及位于蚀刻阻挡层5上的源极61与漏极63，所述蚀刻阻挡层5设有两个通孔51、53，所述氧化物半导体层4分别对应该两个通孔51、53设置两个凹槽41、43，且该两个凹槽41、43分别与该两个通孔51、53连通，该源极61填充一个通孔51及与其连通的凹槽41，从而与氧化物半导体层4连接，该漏极63填充另一个通孔53及与其连通的凹槽43，从而与氧化物半导体层4连接；还包括基板1、位于基板1上的栅极2、位于该基板1与栅极2上的栅极绝缘层3及位于所述源极61与漏极63上的保护层7；所述氧化物半导体层4设置于所述栅极绝缘层3上。值得一提的是，所述两个凹槽41、43使得源极61和漏极63与保持初始特性的氧化物半导体层4接触，能够获取良好的电性。
请参阅图14，为本发明氧化物薄膜晶体管结构第二实施例的剖面示意图，在该第二实施例中，所述氧化物薄膜晶体管结构为顶栅阻挡型，其与上述第一实施例的区别在于，还包括一基板1’、位于源极61与漏极63上的栅极绝缘层3’及位于该栅极绝缘层3’上的栅极2’；所述氧化物半导体层4设置于所述基板1’上。其它结构与上述第一实施例相同，此处不再赘述。
综上所述，本发明的氧化物薄膜晶体管结构的制作方法，通过对露置于蚀刻阻挡层两个通孔内的氧化物半导体层的表层进行干蚀刻或者湿蚀刻，去除了因蚀刻阻挡层成膜时受等离子体中O及H的破坏而导致特性发生变化的氧化物半导体层的表层，使得源极和漏极与未受到破坏、并保持初始特性的氧化物半导体层接触，所以通过该方法制得的氧化物薄膜晶体管具有更稳定、更优异的电性，且该方法简便易操作。本发明提供的氧化物薄膜晶体管结构，通过在氧化物半导体层设置与蚀刻阻挡层两通孔对应的两个凹槽，且该两个凹槽分别与该两个通孔连通，使得源极和漏极与保持初始特性的氧化物半导体层接触，从而能够获取良好的电性并提升氧化物薄膜晶体管的品质。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明后附的权利要求的保护范围。

Claims (10)

1.一种氧化物薄膜晶体管结构的制作方法，其特征在于，包括如下步骤：
步骤1、提供载体；
步骤2、于载体上形成氧化物半导体层(4)；
步骤3、于氧化物半导体层(4)上形成蚀刻阻挡层(5)；
步骤4、在蚀刻阻挡层(5)上形成两个通孔(51、53)，露出部分氧化物半导体层(4)；
步骤5、移除露置于两个通孔(51、53)内的氧化物半导体层(4)的表层，形成两个分别与该两个通孔(51、53)连通的凹槽(41、43)；
步骤6、于蚀刻阻挡层(5)上形成源极(61)与漏极(63)，且该源极(61)填充一个通孔(51)及与其连通的凹槽(41)，从而与氧化物半导体层(4)连接，该漏极(63)填充另一个通孔(53)及与其连通的凹槽(43)，从而与氧化物半导体层(4)连接。
2.如权利要求1所述的氧化物薄膜晶体管结构的制作方法，其特征在于，通过化学气相沉积于氧化物半导体层(4)上形成蚀刻阻挡层(5)；通过干蚀刻在蚀刻阻挡层(5)上形成两个通孔(51、53)；通过干蚀刻或者湿蚀刻移除露置于两个通孔(51、53)内的氧化物半导体层(4)的表层；通过溅镀于蚀刻阻挡层(5)上形成源极(61)与漏极(63)。
3.如权利要求2所述的氧化物薄膜晶体管结构的制作方法，其特征在于，所述蚀刻阻挡层(5)采用由TEOS+O2或SiH4+N2O化学气相沉积SiOx膜层。
4.如权利要求1所述的氧化物薄膜晶体管结构的制作方法，其特征在于，所述载体包括基板(1)、形成于基板(1)上的栅极(2)及形成于基板(1)与栅极(2)上的栅极绝缘层(3)。
5.如权利要求4所述的氧化物薄膜晶体管结构的制作方法，其特征在于，还包括步骤7，进行后制程，该后制程包括于源极(61)与漏极(63)上形成保护层(7)，以覆盖源极(61)与漏极(63)。
6.如权利要求1所述的氧化物薄膜晶体管结构的制作方法，其特征在于，所述载体为一基板(1’)。
7.如权利要求6所述的氧化物薄膜晶体管结构的制作方法，其特征在于，还包括步骤7，进行后制程，该后制程包括于源极(61)与漏极(63)上形成栅极绝缘层(3’)，并于该栅极绝缘层(3’)上溅镀栅极(2’)。
8.一种氧化物薄膜晶体管结构，包括：氧化物半导体层(4)、位于氧化物半导体层(4)上的蚀刻阻挡层(5)、及位于蚀刻阻挡层(5)上的源极(61)与漏极(63)，所述蚀刻阻挡层(5)设有两个通孔(51、53)，其特征在于，所述氧化物半导体层(4)分别对应该两个通孔(51、53)设置两个凹槽(41、43)，且该两个凹槽(41、43)分别与该两个通孔(51、53)连通，该源极(61)填充一个通孔(51)及与其连通的凹槽(41)，从而与氧化物半导体层(4)连接，该漏极(63)填充另一个通孔(53)及与其连通的凹槽(43)，从而与氧化物半导体层(4)连接。
9.如权利要求8所述的氧化物薄膜晶体管结构，其特征在于，还包括基板(1)、位于基板(1)上的栅极(2)、位于该基板(1)与栅极(2)上的栅极绝缘层(3)及位于所述源极(61)与漏极(63)上的保护层(7)；所述氧化物半导体层(4)设置于所述栅极绝缘层(3)上。
10.如权利要求8所述的氧化物薄膜晶体管结构，其特征在于，还包括一基板(1’)、位于源极(61)与漏极(63)上的栅极绝缘层(3’)及位于该栅极绝缘层(3’)上的栅极(2’)；所述氧化物半导体层(4)设置于所述基板(1’)上。
CN201410277587.0A 2014-06-19 2014-06-19 氧化物薄膜晶体管结构制作方法及氧化物薄膜晶体管结构 Active CN104037090B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201410277587.0A CN104037090B (zh) 2014-06-19 2014-06-19 氧化物薄膜晶体管结构制作方法及氧化物薄膜晶体管结构
PCT/CN2014/082126 WO2015192418A1 (zh) 2014-06-19 2014-07-14 氧化物薄膜晶体管结构的制作方法及氧化物薄膜晶体管结构
US14/384,447 US10629745B2 (en) 2014-06-19 2014-07-14 Manufacturing method and structure of oxide thin film transistor
US16/811,056 US10991827B2 (en) 2014-06-19 2020-03-06 Structure of oxide thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410277587.0A CN104037090B (zh) 2014-06-19 2014-06-19 氧化物薄膜晶体管结构制作方法及氧化物薄膜晶体管结构

Publications (2)

Publication Number Publication Date
CN104037090A CN104037090A (zh) 2014-09-10
CN104037090B true CN104037090B (zh) 2016-10-19

Family

ID=51467814

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410277587.0A Active CN104037090B (zh) 2014-06-19 2014-06-19 氧化物薄膜晶体管结构制作方法及氧化物薄膜晶体管结构

Country Status (3)

Country Link
US (2) US10629745B2 (zh)
CN (1) CN104037090B (zh)
WO (1) WO2015192418A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104617038A (zh) 2015-01-13 2015-05-13 深圳市华星光电技术有限公司 一种阵列基板的制作方法、阵列基板及显示面板
CN104538358A (zh) * 2015-01-13 2015-04-22 深圳市华星光电技术有限公司 一种阵列基板的制作方法、阵列基板及显示面板
CN105047607A (zh) * 2015-08-11 2015-11-11 深圳市华星光电技术有限公司 氧化物半导体tft基板的制作方法及其结构
CN107527927B (zh) 2017-09-18 2019-08-30 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法、显示装置
CN108010919B (zh) * 2017-11-28 2020-07-31 武汉华星光电半导体显示技术有限公司 一种tft阵列基板及其制作方法、显示装置
WO2020154876A1 (zh) * 2019-01-29 2020-08-06 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板和显示装置
CN111477686B (zh) * 2020-03-16 2022-12-09 福建华佳彩有限公司 一种多开口式面板结构
US11825661B2 (en) * 2020-09-23 2023-11-21 Taiwan Semiconductor Manufacturing Company Limited Mobility enhancement by source and drain stress layer of implantation in thin film transistors

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101901839A (zh) * 2009-05-29 2010-12-01 株式会社半导体能源研究所 半导体装置及其制造方法
CN102403313A (zh) * 2011-08-26 2012-04-04 友达光电股份有限公司 半导体元件及其制作方法
TW201324740A (zh) * 2011-12-02 2013-06-16 Ind Tech Res Inst 半導體元件及其製造方法
US8895379B2 (en) * 2012-01-06 2014-11-25 International Business Machines Corporation Integrated circuit having raised source drains devices with reduced silicide contact resistance and methods to fabricate same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1282259C (zh) * 2003-03-03 2006-10-25 中国科学院长春应用化学研究所 含有保护层的有机半导体场效应晶体管及制作方法
JPWO2007032128A1 (ja) * 2005-09-16 2009-03-19 シャープ株式会社 薄膜トランジスタ
KR100873081B1 (ko) * 2007-05-29 2008-12-09 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101015338B1 (ko) * 2008-03-13 2011-02-16 삼성모바일디스플레이주식회사 박막 트랜지스터의 제조방법
KR101496148B1 (ko) * 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
KR100993416B1 (ko) * 2009-01-20 2010-11-09 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 평판 표시 장치
KR101147414B1 (ko) * 2009-09-22 2012-05-22 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20130040706A (ko) * 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
WO2013183733A1 (ja) * 2012-06-06 2013-12-12 株式会社神戸製鋼所 薄膜トランジスタ
KR20140106042A (ko) * 2013-02-25 2014-09-03 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조방법
JP6151070B2 (ja) * 2013-04-11 2017-06-21 株式会社ジャパンディスプレイ 薄膜トランジスタ及びそれを用いた表示装置
TWI567995B (zh) * 2013-06-27 2017-01-21 友達光電股份有限公司 薄膜電晶體及其製造方法
JP6326270B2 (ja) * 2013-06-28 2018-05-16 株式会社神戸製鋼所 薄膜トランジスタおよびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101901839A (zh) * 2009-05-29 2010-12-01 株式会社半导体能源研究所 半导体装置及其制造方法
CN102403313A (zh) * 2011-08-26 2012-04-04 友达光电股份有限公司 半导体元件及其制作方法
TW201324740A (zh) * 2011-12-02 2013-06-16 Ind Tech Res Inst 半導體元件及其製造方法
US8895379B2 (en) * 2012-01-06 2014-11-25 International Business Machines Corporation Integrated circuit having raised source drains devices with reduced silicide contact resistance and methods to fabricate same

Also Published As

Publication number Publication date
US10629745B2 (en) 2020-04-21
US10991827B2 (en) 2021-04-27
WO2015192418A1 (zh) 2015-12-23
US20160240687A1 (en) 2016-08-18
US20200212225A1 (en) 2020-07-02
CN104037090A (zh) 2014-09-10

Similar Documents

Publication Publication Date Title
CN104037090B (zh) 氧化物薄膜晶体管结构制作方法及氧化物薄膜晶体管结构
CN105161503B (zh) 非晶硅半导体tft背板结构
CN104064688B (zh) 具有存储电容的tft基板的制作方法及该tft基板
CN104241298B (zh) Tft背板结构及其制作方法
CN103730414B (zh) 薄膜晶体管基板的制造方法
CN104952880A (zh) 双栅极tft基板的制作方法及其结构
CN104241299B (zh) 氧化物半导体tft基板的制作方法及结构
WO2017156885A1 (zh) 薄膜晶体管、阵列基板及其制作和驱动方法、显示装置
CN104022079A (zh) 薄膜晶体管基板的制造方法
CN103094353B (zh) 一种薄膜晶体管结构、液晶显示装置及一种制造方法
CN102629589B (zh) 一种阵列基板及其制作方法和显示装置
CN110233156A (zh) 薄膜晶体管基板的制作方法及薄膜晶体管基板
CN104485420B (zh) 一种有机薄膜晶体管及其制备方法
CN106057825A (zh) Oled显示装置的阵列基板及其制造方法
CN103560112B (zh) 薄膜晶体管基板的制造方法及用该方法制造的薄膜晶体管基板
CN104966674A (zh) 薄膜晶体管和阵列基板的制备方法及相关装置
CN104157609A (zh) Tft基板的制作方法及其结构
CN108122991A (zh) 薄膜晶体管及其制作方法
CN203631564U (zh) 氧化物薄膜晶体管及显示装置
US9082664B2 (en) Method for manufacturing thin-film transistor substrate and thin-film transistor substrate manufactured with same
CN207425865U (zh) 一种含超薄金属氧化物薄膜介电层的晶体管
CN106571399A (zh) 一种薄膜晶体管及薄膜晶体管的制作方法
CN104157701A (zh) 氧化物半导体tft基板的制作方法及结构
CN105185715B (zh) 一种tft基板、tft开关管及其制造方法
CN103500711B (zh) 薄膜晶体管的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant