TW201324740A - 半導體元件及其製造方法 - Google Patents

半導體元件及其製造方法 Download PDF

Info

Publication number
TW201324740A
TW201324740A TW100144384A TW100144384A TW201324740A TW 201324740 A TW201324740 A TW 201324740A TW 100144384 A TW100144384 A TW 100144384A TW 100144384 A TW100144384 A TW 100144384A TW 201324740 A TW201324740 A TW 201324740A
Authority
TW
Taiwan
Prior art keywords
layer
opening
electrode
semiconductor device
insulating layer
Prior art date
Application number
TW100144384A
Other languages
English (en)
Other versions
TWI497689B (zh
Inventor
Jing-Yi Yan
Chih-Chieh Hsu
Hsiao-Chiang Yao
Chu-Yin Hung
Original Assignee
Ind Tech Res Inst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ind Tech Res Inst filed Critical Ind Tech Res Inst
Priority to TW100144384A priority Critical patent/TWI497689B/zh
Priority to US13/427,904 priority patent/US9165947B2/en
Publication of TW201324740A publication Critical patent/TW201324740A/zh
Application granted granted Critical
Publication of TWI497689B publication Critical patent/TWI497689B/zh
Priority to US14/848,355 priority patent/US9553176B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一種半導體元件及其製造方法，所述半導體元件包括閘極、第一電極、第一絕緣層、主動層、蝕刻終止層、第二絕緣層、源極、汲極以及第二電極。第一絕緣層覆蓋閘極以及第一電極。主動層以及蝕刻終止層分別位於閘極以及第一電極上方之第一絕緣層上。第二絕緣層覆蓋主動層以及蝕刻終止層，其中第二絕緣層具有第一開口、第二開口以及第三開口，第一開口及第二開口暴露出主動層，第三開口裸露出蝕刻終止層。源極以及汲極位於第二絕緣層上並且分別透過第一開口及第二開口而與主動層接觸。第二電極位於第二絕緣層上並且透過第三開口而與蝕刻終止層接觸。

Description

半導體元件及其製造方法
本揭露是有關於一種半導體元件及其製造方法，且特別是有關於一種包含薄膜電晶體及電容器之半導體元件及其製造方法。
隨著現代資訊科技的進步，各種不同規格的顯示器已被廣泛地應用在消費者電子產品的螢幕之中，例如手機、筆記型電腦、數位相機以及個人數位助理(PDAs)等。在這些顯示器中，由於液晶顯示器(liquid crystal displays,LCD)及有機電致發光顯示器(Organic Electroluminesence Display,OELD或稱為OLED)具有輕薄以及消耗功率低的優點，因此在市場中成為主流商品。LCD與OLED的製程包括將半導體元件陣列排列於基板上，而半導體元件包含薄膜電晶體(thin film transistors,TFTs)。
在習知的薄膜電晶體陣列基板上，多採用非晶矽(a-Si)薄膜電晶體或低溫多晶矽薄膜電晶體作為各個子畫素的切換元件。近年來，已有研究指出氧化物半導體(oxide semiconductor)薄膜電晶體相較於非晶矽薄膜電晶體，具有較高的載子移動率(mobility)，而氧化物半導體薄膜電晶體相較於低溫多晶矽薄膜電晶體，則具有較佳的臨界電壓(threshold voltage，Vth)均勻性。因此，氧化物半導體薄膜電晶體有潛力成為下一代平面顯示器之關鍵元件。
然而，薄膜電晶體之主動層若受到後續製程的影響將會產生電性飄移而使得元件的電性可靠度不足，特別是氧化物半導體薄膜電晶體更是明顯。因此如何改善薄膜電晶體之主動層之穩定性為目前積極研究的重點之一。
本發明提出一種半導體元件，所述半導體元件包括基板、閘極、第一電極、第一絕緣層、主動層、蝕刻終止層、第二絕緣層、源極、汲極以及第二電極。第一絕緣層覆蓋閘極以及第一電極。主動層以及蝕刻終止層分別位於閘極以及第一電極上方之第一絕緣層上。第二絕緣層覆蓋主動層以及蝕刻終止層，其中第二絕緣層具有第一開口、第二開口以及第三開口，第一開口及第二開口暴露出主動層，第三開口裸露出蝕刻終止層。源極以及汲極位於第二絕緣層上並且分別透過第一開口及第二開口而與主動層接觸。第二電極位於第二絕緣層上並且透過第三開口而與蝕刻終止層接觸。
本發明另提出一種半導體元件的製造方法，此方法包括在基板上形成第一導電層，其包括閘極以及第一電極。形成第一絕緣層以覆蓋第一導電層。在第一絕緣層上形成半導體層，其包括主動層以及蝕刻終止層。在半導體層上形成第二絕緣層。圖案化第二絕緣層以形成第一開口、第二開口以及第三開口，第一開口及第二開口暴露出主動層，且第三開口裸露出蝕刻終止層。在第二絕緣層上形成第二導電層，其包括源極、汲極以及第二電極，源極以及汲極透過第一開口以及第二開口而分別與主動層接觸，第二電極透過第三開口而與蝕刻終止層接觸。
為讓本揭露之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
本揭露提供一種半導體元件及其製造方法，藉由半導體材料與絕緣材料之間的蝕刻選擇比之特性，以保護半導體層之主動層不受到蝕刻程序的影響，以使主動層保有原來的電特性；另外，藉由半導體層之蝕刻終止層的設置，可以有效地控制電容器的品質。基於上述，其可以改善薄膜電晶體之主動層的穩定性。
圖1A是圖1D是根據本揭露之一實施例之半導體元件的製造流程剖面示意圖。請參照圖1A，首先提供基板100。基板100主要是用來承載元件及膜層之用。基板100之材質可為玻璃、石英、有機聚合物、或是不透光/反射材料等等。
接著，在基板100上形成第一導電層M1，其包括閘極G以及第一電極E1。基於導電性的考量，第一導電層M1一般是使用金屬材料。然，本揭露不限於此，根據其他實施例，第一導電層M1也可以使用其他導電材料，例如：合金、金屬材料的氮化物、金屬材料的氧化物、或是金屬材料與其它導材料的堆疊層。形成第一導電層M1的方法例如是先利用沈積程序形成一層導電層，之後再以微影蝕刻程圖案化，以定義出閘極G以及第一電極E1，但本揭露不以此為限。上述形成第一導電層M1之程序又可稱為第一道光罩製程。
請參照圖1B，在基板100上形成第一絕緣層102，以覆蓋第一導電層M1(閘極G以及第一電極E1)。第一絕緣層102的材料包含無機材料(例如：氧化矽、氮化矽、氮氧化矽、有機材料或上述之組合)。
接著，在第一絕緣層102上形成半導體層SE，其包括主動層CH以及蝕刻終止層ES。半導體層SE包括金屬氧化物半導體材料、非晶矽、多晶矽或是微晶矽，較佳的是半導體層SE是採用金屬氧化物半導體材料。上述之金屬氧化物半導體材料包括氧化銦鎵鋅(Indium-Gallium-Zinc Oxide,IGZO)、氧化鋅(ZnO)氧化錫(SnO)、氧化銦鋅(Indium-Zinc Oxide,IZO)、氧化鎵鋅(Gallium-Zinc Oxide,GZO)、氧化鋅錫(Zinc-Tin Oxide,ZTO)、氧化銦錫(Indium-Tin Oxide,ITO)或是上述材料之組合或疊層。形成半導體層SE的方法例如是先利用沈積程序形成一層半導體材料，之後再以微影蝕刻程圖案化，以在閘極G上方之第一絕緣層102上定義出主動層CH並且在第一電極E1上方之第一絕緣層102上定義出蝕刻終止層ES，但本揭露不以此為限。上述形成半導體層SE之程序又可稱為第二道光罩製程。
請參照圖1C，在基板100上形成第二絕緣層104，以覆蓋半導體層SE。第二絕緣層104的材料包含無機材料(例如：氧化矽、氮化矽、氮氧化矽、有機材料或上述之組合。
之後，圖案化第二絕緣層104以形成第一開口O1、第二開口O2以及第三開口O3，第一開口O1及第二開口O2暴露出主動層CH，且第三開口O3裸露出蝕刻終止層ES。更詳細來說，第一開口O1及第二開口O2是暴露出主動層CH之兩邊緣區域，且位於第一開口O1及第二開口O2之間的主動層CH(主動層CH之中間區域)仍有第二絕緣層104保護，因此位於第一開口O1及第二開口O2之間的第二絕緣層104又可稱為通道保護層。另外，第三開口O3則是裸露出大部分的蝕刻終止層ES。上述圖案化第二絕緣層104之方法例如是採用微影以及蝕刻程序，但本揭露不以此為限。上述圖案化第二絕緣層104之程序又可稱為第三道光罩製程。
值得一提的是，在上述圖案化第二絕緣層104(第三道光罩製程)之過程中，透過第二絕緣層104以及半導體層SE之蝕刻選擇比的調整，即可以使得圖案化第二絕緣層104之蝕刻程序能夠精確地終止於半導體層SE。
請參照圖1D，在第二絕緣層104上形成第二導電層M2，其包括源極S、汲極D以及第二電極E2，源極S以及汲極D透過第一開口O1以及第二開口O2而分別與主動層CH接觸，第二電極E2透過第三開口O3而與蝕刻終止層ES接觸。基於導電性的考量，第二導電層M2一般是使用金屬材料。然，本揭露不限於此，根據其他實施例，第二導電層M2也可以使用其他導電材料，例如：合金、金屬材料的氮化物、金屬材料的氧化物、或是金屬材料與其它導材料的堆疊層。形成第二導電層M2的方法例如是先利用沈積程序形成一層導電層，之後再以微影蝕刻程圖案化，以於主動層CH上方定義出源極S以及汲極D並且於蝕刻終止層ES上定義出第二電極E2，但本揭露不以此為限。上述形成第二導電層M2之程序又可稱為第四道光罩製程。
承上所述，上述所形成的閘極G、主動層CH、源極S以及汲極D構成薄膜電晶體。上述所形成的第一電極E1以及第二電極E2以構成電容器。值得一提的是，與第二電極E2接觸之蝕刻終止層ES因屬於半導體材料，因此當元件於運作時，蝕刻終止層ES可呈現出導體性質，以作為第二電極E2的一部份。因此，本實施例之電容器是由第一電極E1作為下電極，以第二電極E2以及蝕刻終止層ES作為上電極，並且以上電極與下電極之間的第一絕緣層102作為電容介電層。
以上述製造方法所形成的半導體元件如圖1D所示，其包括閘極G、第一電極E1、第一絕緣層102、主動層CH、蝕刻終止層ES、第二絕緣層104、源極S、汲極D以及第二電極E2。第一絕緣層102覆蓋閘極G以及第一電極E1。主動層CH以及蝕刻終止層ES分別位於閘極G以及第一電極E1上方之第一絕緣層102上。第二絕緣層104覆蓋主動層CH以及蝕刻終止層ES，其中第二絕緣層104具有第一開口O1、第二開口O2以及第三開口O3，第一開口O1及第二開口O2暴露出主動層CH，第三開口O3裸露出蝕刻終止層ES。源極S以及汲極D位於第二絕緣層104上並且透過第一開口O1及第二開口O2而分別與主動層CH接觸。第二電極E2位於第二絕緣層104上並且透過第三開口O3而與蝕刻終止層ES接觸。
圖2是根據本揭露之一實施例之半導體元件的剖面示意圖。請參照圖2，本實施例與上述圖1D之實施例相似，因此相同的元件以相同的符號表示，且不再重複說明。在圖2之實施例中，薄膜電晶體之汲極D更進一步透過接觸窗開口C1而與電容器之第一電極E1電性連接。換言之，薄膜電晶體之汲極D與電容器之第一電極E1等電位。電容器之第二電極E2則電性連接至另一電壓(例如共用電壓Vcom)，那麼即可在第一電極E1與第二電極E2之間形成電容。
圖3是根據本揭露之一實施例之半導體元件的剖面示意圖。請參照圖3，本實施例與上述圖1D之實施例相似，因此相同的元件以相同的符號表示，且不再重複說明。在圖2之實施例中，薄膜電晶體之源極S透過接觸窗開口C2而與其他元件DE電性連接。所述元件DE例如是另一薄膜電晶體或是其他的開關元件等等。一般來說，有機電致發光顯示器之畫素結構是由至少兩個薄膜電晶體以及至少一個電容器組成。若圖1D之薄膜電晶體以及電容器是應用於有機電致發光顯示器之畫素結構中，那麼薄膜電晶體之源極S通常會與其他元件DE(例如是另一薄膜電晶體)電性連接。
圖4是根據本揭露之一實施例之半導體元件的剖面示意圖。請參照圖4，本實施例與上述圖1D之實施例相似，因此相同的元件以相同的符號表示，且不再重複說明。在圖4之實施例中，第二絕緣層104之第一開口O1及第二開口O2除了暴露出主動層CH之兩邊緣區域之外，更進一步裸露出主動層CH之兩側壁W1、W2，且源極S以及汲極D透過第一開口O1及第二開口O2而分別與主動層CH之裸露出的兩側壁W1、W2接觸。在此，因第一開口O1及第二開口O2除了暴露出主動層CH之兩邊緣區域之外，更進一步裸露出主動層CH之兩側壁W1、W2，因此源極S以及汲極D與主動層CH之接觸面積較大。
圖5是根據本揭露之一實施例之半導體元件的剖面示意圖。請參照圖5，本實施例與上述圖1D之實施例相似，因此相同的元件以相同的符號表示，且不再重複說明。在圖5之實施例中，在主動層CH以及蝕刻終止層ES上更包括設置有一層保護輔助層A，且第一開口O1、第二開口O2以及第三開口O3貫穿保護輔助層A。保護輔助層A又可稱為通道保護輔助層，其主要是用來輔助保護位於第一開口O1以及第二開口O2之間的主動層CH。保護輔助層A的材料例如是無機材料(例如氧化矽、氮化矽或是氮氧化矽)或有機材料。根據本實施例，保護輔助層A是與半導體層SE是以同一道光罩(第二道光罩製程)形成。換言之，在定義出半導體層SE之前，先依序沈積半導體材料以及輔助材料之後，再以微影以及蝕刻程序同時圖案化半導體材料以及輔助材料即可同時定義出半導體層SE以及保護輔助層A。之後，當於進行圖案化第二絕緣層104(第三道光罩製程)時，藉由蝕刻參數之調整，即可同時對第二絕緣層104以及蝕刻保護輔助層A以形成第一開口O1、第二開口O2以及第三開口O3，且所述蝕刻製程可精確地終止於半導體層SE。
圖6是根據本揭露之一實施例之半導體元件的剖面示意圖。請參照圖6，本實施例與上述圖1D之實施例相似，因此相同的元件以相同的符號表示，且不再重複說明。在圖6之實施例中，大部分的第二絕緣層104都被移除，而只留下主動層CH上方之第二絕緣層104以做為通道保護層。由於大部分的第二絕緣層104都被移除，因此源極S以及汲極D與主動層CH之邊緣區域接觸之外也與主動層CH之兩側壁接觸。另外第二電極E2也直接與蝕刻終止層ES接觸。
圖7是根據本揭露之一實施例之半導體元件的剖面示意圖。請參照圖7，本實施例與上述圖1D之實施例相似，因此相同的元件以相同的符號表示，且不再重複說明。在圖7之實施例中，在形成第二導電層M2之後，更在第二絕緣層104上形成第三絕緣層106，以覆蓋源極S、汲極D以及第二電極E2。第三絕緣層106的材料包含無機材料(例如：氧化矽、氮化矽、氮氧化矽、有機材料或上述之組合。接著，於主動層CH上方之第三絕緣層106上形成頂閘極G’。換言之，本實施例之薄膜電晶體為雙閘極薄膜電晶體。
根據本實施例，在形成頂閘極G’之前，更先在第三絕緣層106、第二絕緣層104以及第一絕緣層102中形成接觸窗開口C3，因此後續所形成的頂閘極G’便可透過接觸窗開口C3而與閘極G電性連接。根據本實施例，頂閘極G’之材質可以與閘極G之材質相同或是不相同，其可為金屬、金屬合金、金屬氮化物、金屬氧化物或是上述材質之組合。因本實施例之頂閘極G’透過接觸窗開口C3而與閘極G電性連接，因此頂閘極G’與閘極G具有相同的電壓訊號。
圖8是根據本揭露之一實施例之半導體元件的剖面示意圖。請參照圖8，本實施例與上述圖7之實施例相似，因此相同的元件以相同的符號表示，且不再重複說明。在圖8之實施例中，頂閘極G’不是與閘極G電性連接，而是與另一導線L電性連接。換言之，頂閘極G’是透過接觸窗開口C3而與另一導線L電性連接。此導線L可電性連接到對應的外部電路，因此閘極G與頂閘極G’是分別由對應的導線控制。特別是，在本實施例中，導線L與閘極G都是屬於同一膜層，換言之，導線L是第一導電層M1的一部份。因此導線L是在第一道光罩製程所定義出。
圖9是根據本揭露之一實施例之半導體元件的剖面示意圖。請參照圖9，本實施例與上述圖8之實施例相似，因此相同的元件以相同的符號表示，且不再重複說明。在圖9之實施例中，頂閘極G’是透過接觸窗開口C3而與導線L電性連接。特別是，在本實施例中，導線L與源極S以及汲極D屬於同一膜層，換言之，導線L是第二導電層M2的一部份。因此導線L是在第四道光罩製程所定義出。在此，因導線L可電性連接到對應的外部電路，因此閘極G與頂閘極G’是各自由對應的導線控制。
圖10是根據本揭露之一實施例之半導體元件的剖面示意圖。請參照圖10，本實施例與上述圖9之實施例相似，因此相同的元件以相同的符號表示，且不再重複說明。在圖9之實施例中，在第三絕緣層106上更包括設置第三電極E3，且第三電極E3位於第二電極E2的上方。在此，所述第三電極E3透過接觸窗開口C5與汲極D電性連接，且汲極D又透過接觸窗開口C4與第一電極E1電性連接，因此第三電極E3透過接觸窗開口C5、C4即可與第一電極E1電性連接，但本揭露不易此為限。換言之，在其他的實施例中，第三電極E3亦可透過其他的接觸窗結構來與第一電極E1電性連接。
承上所述，本實施例之電容器是由第一電極E1、第二電極E2以及第三電極E3所構成，其中第一電極E1以及第二電極E2之間所形成的電容與第二電極E2以及第三電極E3之間所形成的電容並聯。如此一來，在維持一定的電容器之電容值的前提下可以進一步縮小電容器所佔用的面積。
圖11A以及圖11B是根據本揭露一實施例之半導體元件的製造流程剖面示意圖。本實施例之製造方法首先進行如圖1A至圖1C所示之步驟以於第二絕緣層104中形成第一開口O1、第二開口O2以及第三開口O3之後(第三道光罩製程之後)，接著請參考圖11A，進行電漿處理程序200。所述電漿處理程序200例如是氬氣電漿處理程序、氧氣電漿處理程序或是氦氣電漿處理程序。此時，因第二絕緣層104具有第一開口O1、第二開口O2以及第三開口O3，因此當於進行上述之電漿處理程序200之後，被第一開口O1、第二開口O2以及第三開口O3所暴露出的主動層CH以及蝕刻終止層ES之表面會受到所述電漿處理程序200之處理，而使得該處的電阻值降低。而主動層CH以及蝕刻終止層ES之電阻值降低有助於源極S及汲極D與主動層CH之間的電性接觸，且有助於第二電極E2與蝕刻終止層ES之間的電性接觸。
之後，請參照圖11B，在第二絕緣層104上形成第二導電層M2，其包括源極S、汲極D以及第二電極E2，源極S以及汲極D透過第一開口O1以及第二開口O2而與主動層CH接觸，第二電極E2透過第三開口O3而與蝕刻終止層ES接觸。此步驟與先前圖1D所述之相同或相似，因此不再重複說明。
以下表一列出半導體材料(以IGZO為例)被施予電漿處理程序之前以及之後的電阻值。由表一可知，當半導體材料經電漿處理程序處理之後，其電阻值確實可以降低。因此可以驗證上述實施例於第三道光罩製程之後進行電漿處理程序200確實可以降低主動層CH以及蝕刻終止層ES之電阻值，以有助於源極S及汲極D與主動層CH之間的電性接觸，且有助於第二電極E2與蝕刻終止層ES之間的電性接觸。
綜上所述，本揭露藉由半導體層與絕緣層之間的蝕刻選擇比之特性，可以保護半導體層之主動層不受到蝕刻程序的影響，以使主動層保有原來的電特性。另外，藉由半導體層之蝕刻終止層的設置，可以有效地控制電容器的品質。
上述各實施例之半導體元件可以應用於顯示器(例如是液晶顯示器、有機電致發光顯示器、電泳顯示器、電濕潤顯示器、或是其他的顯示器)、驅動裝置(例如是源極驅動器、閘極驅動器或是其他的驅動裝置)或是其他需要薄膜電晶體以及電容器的電子裝置中。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100．．．基板
102．．．第一絕緣層
104．．．第二絕緣層
106．．．第三絕緣層
200．．．電漿處理程序
G．．．閘極
E1．．．第一電極
E2．．．第二電極
CH．．．主動層
ES．．．蝕刻終止層
S．．．源極
D．．．汲極
M1．．．第一導電層
M2．．．第二導電層
SE．．．半導體層
C1～C5．．．接觸窗開口
O1～O3．．．開口
W1、W2．．．側壁
A．．．保護輔助層
G’．．．頂閘極
L．．．導線
E3．．．第三電極
圖1A是圖1D是根據本揭露之一實施例之半導體元件的製造流程剖面示意圖。
圖2至圖10是根據本揭露之數個實施例之半導體元件的剖面示意圖。
圖11A以及圖11B是根據本揭露之一實施例之半導體元件的製造流程剖面示意圖。
100．．．基板
102．．．第一絕緣層
104．．．第二絕緣層
M1．．．第一導電層
G．．．閘極
E1．．．第一電極
M2．．．第二導電層
E2．．．第二電極
S．．．源極
D．．．汲極
SE．．．半導體層
CH．．．主動層
ES．．．蝕刻終止層

Claims (22)

  1. 一種半導體元件，包括：一閘極以及一第一電極，位於一基板上；一第一絕緣層，覆蓋該閘極以及該第一電極；一主動層以及一蝕刻終止層，分別位於該閘極以及該第一電極上方之該第一絕緣層上；一第二絕緣層，覆蓋該主動層以及該蝕刻終止層，其中該第二絕緣層具有一第一開口、一第二開口以及一第三開口，該第一開口及該第二開口暴露出該主動層，該第三開口裸露出該蝕刻終止層；一源極以及一汲極，位於該第二絕緣層上，並且分別透過該第一開口及該第二開口而與該主動層接觸；以及一第二電極，位於該第二絕緣層上，並且透過該第三開口而與該蝕刻終止層接觸。
  2. 如申請專利範圍第1項所述之半導體元件，其中該第一開口及該第二開口更進一步裸露出該主動層之兩側壁，且該源極以及該汲極分別與該主動層之裸露出的兩側壁接觸。
  3. 如申請專利範圍第1項所述之半導體元件，更包括一保護輔助層，位於該主動層以及該蝕刻終止層上，且該第一開口、該第二開口以及該第三開口貫穿該保護輔助層。
  4. 如申請專利範圍第1項所述之半導體元件，更包括：一第三絕緣層，覆蓋該源極、該汲極以及該第二電極；以及一頂閘極，位於該主動層上方之該第三絕緣層上。
  5. 如申請專利範圍第4項所述之半導體元件，其中該頂閘極與該閘極電性連接。
  6. 如申請專利範圍第4項所述之半導體元件，其中該頂閘極與一導線電性連接，且該導線與該閘極屬於同一膜層。
  7. 如申請專利範圍第4項所述之半導體元件，其中該頂閘極與一導線電性連接，且該導線與該源極以及汲極屬於同一膜層。
  8. 如申請專利範圍第4項所述之半導體元件，更包括一第三電極，位於該第二電極上方之該第三絕緣層上。
  9. 如申請專利範圍第8項所述之半導體元件，其中該第三電極與該第一電極電性連接。
  10. 如申請專利範圍第1項所述之半導體元件，其中該主動層的材質與該蝕刻終止層的材質相同。
  11. 一種半導體元件的製造方法，包括：在一基板上形成一第一導電層，其包括一閘極以及一第一電極；形成一第一絕緣層，以覆蓋該第一導電層；在該第一絕緣層上形成一半導體層，其包括一主動層以及一蝕刻終止層；以及在該半導體層上形成一第二絕緣層；圖案化該第二絕緣層，以形成一第一開口、一第二開口以及一第三開口，該第一開口及該第二開口暴露出該主動層，且該第三開口裸露出該蝕刻終止層；在該第二絕緣層上形成一第二導電層，其包括一源極、一汲極以及一第二電極，該源極以及該汲極分別透過該第一開口以及該第二開口而與該主動層接觸，該第二電極透過該第三開口而與該蝕刻終止層接觸。
  12. 如申請專利範圍第11項所述之半導體元件的製造方法，其中於圖案化該第二絕緣層之後，更包括進行一電漿處理程序，以降低被該第一開口及該第二開口暴露出的該主動層的電阻值以及被該第三開口裸露出的該蝕刻終止層的電阻值。
  13. 如申請專利範圍第12項所述之半導體元件的製造方法，其中該電漿處理程序包括氬氣電漿處理程序、氧氣電漿處理程序或是氦氣電漿處理程序。
  14. 如申請專利範圍第11項所述之半導體元件的製造方法，其中該第一開口及該第二開口更進一步裸露出該主動層之兩側壁，且該源極以及該汲極分別與該主動層之裸露出的兩側壁接觸。
  15. 如申請專利範圍第11項所述之半導體元件的製造方法，更包括於該主動層以及該蝕刻終止層上形成一保護輔助層，且該第一開口、該第二開口以及該第三開口貫穿該保護輔助層。
  16. 如申請專利範圍第11項所述之半導體元件的製造方法，更包括：在該第二絕緣層上形成一第三絕緣層，以覆蓋該源極、該汲極以及該第二電極；以及於該主動層上方之該第三絕緣層上形成一頂閘極。
  17. 如申請專利範圍第16項所述之半導體元件的製造方法，更包括在該第三絕緣層、該第二絕緣層以及該第一絕緣層中形成一接觸窗開口，且該頂閘極透過該接觸窗開口而與該閘極電性連接。
  18. 如申請專利範圍第16項所述之半導體元件的製造方法，其中該第一導電層更包括一導線，且該頂閘極與該導線電性連接。
  19. 如申請專利範圍第16項所述之半導體元件的製造方法，其中該第二導電層更包括一導線，且該頂閘極與該導線電性連接。
  20. 如申請專利範圍第16項所述之半導體元件的製造方法，更包括於該第二電極上方之該第三絕緣層上一第三電極。
  21. 如申請專利範圍第20項所述之半導體元件的製造方法，其中該第三電極與該第一電極電性連接。
  22. 如申請專利範圍第11項所述之半導體元件的製造方法，其中該半導體層包括金屬氧化物半導體材料、非晶矽、多晶矽或是微晶矽。
TW100144384A 2011-12-02 2011-12-02 半導體元件及其製造方法 TWI497689B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW100144384A TWI497689B (zh) 2011-12-02 2011-12-02 半導體元件及其製造方法
US13/427,904 US9165947B2 (en) 2011-12-02 2012-03-23 Semiconductor device, TFT, capacitor and method of manufacturing the same
US14/848,355 US9553176B2 (en) 2011-12-02 2015-09-09 Semiconductor device, capacitor, TFT with improved stability of the active layer and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100144384A TWI497689B (zh) 2011-12-02 2011-12-02 半導體元件及其製造方法

Publications (2)

Publication Number Publication Date
TW201324740A true TW201324740A (zh) 2013-06-16
TWI497689B TWI497689B (zh) 2015-08-21

Family

ID=48523385

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100144384A TWI497689B (zh) 2011-12-02 2011-12-02 半導體元件及其製造方法

Country Status (2)

Country Link
US (2) US9165947B2 (zh)
TW (1) TWI497689B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104037090A (zh) * 2014-06-19 2014-09-10 深圳市华星光电技术有限公司 氧化物薄膜晶体管结构的制作方法及氧化物薄膜晶体管结构

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9905585B2 (en) * 2012-12-25 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising capacitor
KR102130139B1 (ko) * 2013-07-30 2020-07-03 엘지디스플레이 주식회사 산화물 반도체를 이용한 박막 트랜지스터 기판을 포함하는 유기발광 다이오드 표시장치 및 그 제조 방법
JP6433757B2 (ja) * 2013-10-31 2018-12-05 株式会社半導体エネルギー研究所 半導体装置、表示装置、電子機器
US10186618B2 (en) * 2015-03-18 2019-01-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN104752345B (zh) * 2015-04-27 2018-01-30 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制作方法
CN104952932A (zh) * 2015-05-29 2015-09-30 合肥鑫晟光电科技有限公司 薄膜晶体管、阵列基板及其制作方法、显示装置
KR20210055131A (ko) * 2019-11-06 2021-05-17 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6746959B2 (en) 1996-07-26 2004-06-08 Lg Philips Lcd Co., Ltd. Liquid crystal display and method
US6346730B1 (en) * 1999-04-06 2002-02-12 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having a pixel TFT formed in a display region and a drive circuit formed in the periphery of the display region on the same substrate
US6653159B2 (en) 2001-05-11 2003-11-25 Au Optronics Corp. Method of fabricating a thin film transistor liquid crystal display
JP2003172946A (ja) 2001-09-28 2003-06-20 Fujitsu Display Technologies Corp 液晶表示装置用基板及びそれを用いた液晶表示装置
KR20060111265A (ko) * 2005-04-22 2006-10-26 삼성전자주식회사 박막 트랜지스터 기판, 이의 제조 방법 및 이를 갖는 표시장치
US7652291B2 (en) * 2005-05-28 2010-01-26 Samsung Mobile Display Co., Ltd. Flat panel display
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP2009099887A (ja) * 2007-10-19 2009-05-07 Hitachi Displays Ltd 表示装置
KR101375831B1 (ko) * 2007-12-03 2014-04-02 삼성전자주식회사 산화물 반도체 박막 트랜지스터를 이용한 디스플레이 장치
JP5527966B2 (ja) 2007-12-28 2014-06-25 株式会社半導体エネルギー研究所 薄膜トランジスタ
KR100964227B1 (ko) * 2008-05-06 2010-06-17 삼성모바일디스플레이주식회사 평판 표시 장치용 박막 트랜지스터 어레이 기판, 이를포함하는 유기 발광 표시 장치, 및 이들의 제조 방법
JP5704790B2 (ja) 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101631454B1 (ko) * 2008-10-31 2016-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리회로
JP5491833B2 (ja) * 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置
EP2256814B1 (en) * 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
WO2011013596A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102097932B1 (ko) 2009-07-31 2020-04-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
WO2011013523A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011027664A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
CN102549757A (zh) 2009-09-30 2012-07-04 佳能株式会社 薄膜晶体管
KR101073272B1 (ko) * 2009-11-04 2011-10-12 삼성모바일디스플레이주식회사 유기전계발광 표시 장치의 제조 방법
KR101093424B1 (ko) * 2009-11-10 2011-12-14 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
CN104795323B (zh) * 2009-12-04 2017-12-29 株式会社半导体能源研究所 半导体装置及其制造方法
KR101117727B1 (ko) * 2009-12-16 2012-03-07 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
KR101711870B1 (ko) * 2009-12-23 2017-03-06 삼성디스플레이 주식회사 박막트랜지스터, 그 제조방법 및 박막트랜지스터를 이용한 표시기판
KR101597214B1 (ko) * 2010-01-14 2016-02-25 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101050466B1 (ko) * 2010-03-12 2011-07-20 삼성모바일디스플레이주식회사 유기 발광 표시 장치의 커패시터 및 그것을 구비한 유기 발광 표시 장치
US8461630B2 (en) * 2010-12-01 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI534905B (zh) * 2010-12-10 2016-05-21 半導體能源研究所股份有限公司 顯示裝置及顯示裝置之製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104037090A (zh) * 2014-06-19 2014-09-10 深圳市华星光电技术有限公司 氧化物薄膜晶体管结构的制作方法及氧化物薄膜晶体管结构
CN104037090B (zh) * 2014-06-19 2016-10-19 深圳市华星光电技术有限公司 氧化物薄膜晶体管结构制作方法及氧化物薄膜晶体管结构

Also Published As

Publication number Publication date
TWI497689B (zh) 2015-08-21
US9165947B2 (en) 2015-10-20
US20150380530A1 (en) 2015-12-31
US9553176B2 (en) 2017-01-24
US20130140635A1 (en) 2013-06-06

Similar Documents

Publication Publication Date Title
US10403757B2 (en) Top-gate self-aligned metal oxide semiconductor TFT and method of making the same
TWI497689B (zh) 半導體元件及其製造方法
US10013124B2 (en) Array substrate, touch screen, touch display device, and fabrication method thereof
US10615266B2 (en) Thin-film transistor, manufacturing method thereof, and array substrate
TWI535034B (zh) 畫素結構及其製作方法
US10297694B2 (en) Semiconductor device and method for manufacturing same
TWI500161B (zh) 混合式薄膜電晶體及其製造方法以及顯示面板
US20150295092A1 (en) Semiconductor device
CN107658345B (zh) 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
US9991319B2 (en) Thin film transistor, method of manufacturing the thin film transistor and flat panel display having the thin film transistor
WO2018010214A1 (zh) 金属氧化物薄膜晶体管阵列基板的制作方法
KR20100027377A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
JP2007220819A (ja) 薄膜トランジスタ及びその製法
US20160343739A1 (en) Thin film transistor, method of manufacturing thin film transistor, array substrate and display device
TW201411855A (zh) 半導體裝置及其製造方法
US20180286985A1 (en) Semiconductor device and production method for same
TW201342616A (zh) 半導體裝置及其製造方法
WO2017219412A1 (zh) 顶栅型薄膜晶体管的制作方法
US10205029B2 (en) Thin film transistor, manufacturing method thereof, and display device
JP5828911B2 (ja) 半導体装置、表示装置および半導体装置の製造方法
US20160181290A1 (en) Thin film transistor and fabricating method thereof, and display device
KR102103428B1 (ko) 박막 트랜지스터를 제조하는 방법, 박막 트랜지스터 및 디스플레이 장치
TW201810682A (zh) 薄膜電晶體及其製作方法
CN118039702A (zh) 一种顶栅肖特基氧化物薄膜晶体管及制备方法
KR20140081413A (ko) 박막 트랜지스터 표시판 및 그 제조 방법