JP2002185000A - 薄膜トランジスタパネルの製造方法 - Google Patents
薄膜トランジスタパネルの製造方法Info
- Publication number
- JP2002185000A JP2002185000A JP2000381296A JP2000381296A JP2002185000A JP 2002185000 A JP2002185000 A JP 2002185000A JP 2000381296 A JP2000381296 A JP 2000381296A JP 2000381296 A JP2000381296 A JP 2000381296A JP 2002185000 A JP2002185000 A JP 2002185000A
- Authority
- JP
- Japan
- Prior art keywords
- film transistor
- thin film
- film
- electrode
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
- ing And Chemical Polishing (AREA)
- Electrodes Of Semiconductors (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Abstract
(57)【要約】
【課題】 薄膜トランジスタを備えたアクティブマトリ
クス型液晶表示装置において、ゲート絶縁膜の絶縁耐圧
および薄膜トランジスタのオフ特性を向上する。 【解決手段】 ガラス基板１の上面にアルミニウムやア
ルミニウム合金などからなるゲート電極１１を含む走査
信号ライン２を形成する。次に、アルカリ系の水溶液を
用いて、ゲート電極１１を含む走査信号ライン２をライ
トエッチングする。すると、特に、走査信号ライン２の
エッジの断面形状がテーパ状となるので、ゲート絶縁膜
１２の絶縁耐圧を向上することができる。また、特に、
ゲート電極１１上にフォトレジスト残渣などの有機物質
があっても、ライトエッチングにより除去されるので、
ゲート絶縁膜１２がこの有機物質を取り込んだ膜とはな
らないようにすることができ、ひいては薄膜トランジス
タのオフ特性を向上することができる。
クス型液晶表示装置において、ゲート絶縁膜の絶縁耐圧
および薄膜トランジスタのオフ特性を向上する。 【解決手段】 ガラス基板１の上面にアルミニウムやア
ルミニウム合金などからなるゲート電極１１を含む走査
信号ライン２を形成する。次に、アルカリ系の水溶液を
用いて、ゲート電極１１を含む走査信号ライン２をライ
トエッチングする。すると、特に、走査信号ライン２の
エッジの断面形状がテーパ状となるので、ゲート絶縁膜
１２の絶縁耐圧を向上することができる。また、特に、
ゲート電極１１上にフォトレジスト残渣などの有機物質
があっても、ライトエッチングにより除去されるので、
ゲート絶縁膜１２がこの有機物質を取り込んだ膜とはな
らないようにすることができ、ひいては薄膜トランジス
タのオフ特性を向上することができる。
Description
【０００１】
【発明の属する技術分野】この発明は薄膜トランジスタ
パネルの製造方法に関する。
パネルの製造方法に関する。
【０００２】
【従来の技術】例えばアクティブマトリクス型液晶表示
装置には、薄膜トランジスタパネルと対向基板とを貼り
合わせ、その間に液晶を封入したものがある。図７は従
来のこのような液晶表示装置における薄膜トランジスタ
パネルの一例の一部の透過平面図を示し、図８はそのＸ
−Ｘ線に沿う断面図を示したものである。この薄膜トラ
ンジスタパネルはガラス基板１を備えている。ガラス基
板１の上面側には走査信号ライン２とデータ信号ライン
３とがマトリクス状に設けられ、その各交点近傍には薄
膜トランジスタ４および画素電極５が設けられ、画素電
極５の図７における上辺部下には補助容量ライン６が走
査信号ライン２と平行に設けられている。
装置には、薄膜トランジスタパネルと対向基板とを貼り
合わせ、その間に液晶を封入したものがある。図７は従
来のこのような液晶表示装置における薄膜トランジスタ
パネルの一例の一部の透過平面図を示し、図８はそのＸ
−Ｘ線に沿う断面図を示したものである。この薄膜トラ
ンジスタパネルはガラス基板１を備えている。ガラス基
板１の上面側には走査信号ライン２とデータ信号ライン
３とがマトリクス状に設けられ、その各交点近傍には薄
膜トランジスタ４および画素電極５が設けられ、画素電
極５の図７における上辺部下には補助容量ライン６が走
査信号ライン２と平行に設けられている。
【０００３】すなわち、ガラス基板１の上面の所定の箇
所にはアルミニウムやアルミニウム合金などのアルミニ
ウム系金属からなるゲート電極１１を含む走査信号ライ
ン２が設けられ、他の所定の箇所には同じくアルミニウ
ム系金属からなる補助容量ライン６が設けられ、その上
面全体には窒化シリコンからなるゲート絶縁膜１２が設
けられている。ゲート電極１１上におけるゲート絶縁膜
１２の上面の所定の箇所には真性アモルファスシリコン
からなる半導体薄膜１３が設けられている。半導体薄膜
１３の上面の所定の箇所には窒化シリコンからなるチャ
ネル保護膜１４が設けられている。チャネル保護膜１４
の上面の両側およびその両側における半導体薄膜１３の
上面にはｎ型アモルファスシリコンからなるオーミック
コンタクト層１５、１６が設けられている。
所にはアルミニウムやアルミニウム合金などのアルミニ
ウム系金属からなるゲート電極１１を含む走査信号ライ
ン２が設けられ、他の所定の箇所には同じくアルミニウ
ム系金属からなる補助容量ライン６が設けられ、その上
面全体には窒化シリコンからなるゲート絶縁膜１２が設
けられている。ゲート電極１１上におけるゲート絶縁膜
１２の上面の所定の箇所には真性アモルファスシリコン
からなる半導体薄膜１３が設けられている。半導体薄膜
１３の上面の所定の箇所には窒化シリコンからなるチャ
ネル保護膜１４が設けられている。チャネル保護膜１４
の上面の両側およびその両側における半導体薄膜１３の
上面にはｎ型アモルファスシリコンからなるオーミック
コンタクト層１５、１６が設けられている。
【０００４】一方のオーミックコンタクト層１５の上面
の所定の箇所およびゲート絶縁膜１２の上面の所定の箇
所にはＩＴＯからなる画素電極５が設けられている。一
方のオーミックコンタクト層１５の上面および画素電極
５の上面の所定の箇所にはアルミニウム系金属からなる
ソース電極１７が設けられている。他方のオーミックコ
ンタクト層１６の上面およびゲート絶縁膜１２の上面の
所定の箇所にはアルミニウム系金属からなるドレイン電
極１８を含むデータ信号ライン３が設けられている。こ
こで、ゲート電極１１、ゲート絶縁膜１２、半導体薄膜
１３、チャネル保護膜１４、オーミックコンタクト層１
５、１６、ソース電極１７およびドレイン電極１８によ
り、薄膜トランジスタ４が構成されている。薄膜トラン
ジスタ４および画素電極５などを含むゲート絶縁膜１２
の上面全体には窒化シリコンからなるオーバーコート膜
１９が設けられている。
の所定の箇所およびゲート絶縁膜１２の上面の所定の箇
所にはＩＴＯからなる画素電極５が設けられている。一
方のオーミックコンタクト層１５の上面および画素電極
５の上面の所定の箇所にはアルミニウム系金属からなる
ソース電極１７が設けられている。他方のオーミックコ
ンタクト層１６の上面およびゲート絶縁膜１２の上面の
所定の箇所にはアルミニウム系金属からなるドレイン電
極１８を含むデータ信号ライン３が設けられている。こ
こで、ゲート電極１１、ゲート絶縁膜１２、半導体薄膜
１３、チャネル保護膜１４、オーミックコンタクト層１
５、１６、ソース電極１７およびドレイン電極１８によ
り、薄膜トランジスタ４が構成されている。薄膜トラン
ジスタ４および画素電極５などを含むゲート絶縁膜１２
の上面全体には窒化シリコンからなるオーバーコート膜
１９が設けられている。
【０００５】次に、この薄膜トランジスタパネルの製造
方法について説明する。まず、図９（Ａ）に示すよう
に、ガラス基板１の上面の各所定の箇所に、同上面にス
パッタ法により成膜されたアルミニウム系金属膜（図示
せず）をフォトリソグラフィ法により所定のパターンに
加工することにより、ゲート電極１１を含む走査信号ラ
イン２および補助容量ライン６を形成する。次に、図９
（Ｂ）に示すように、走査信号ライン２および補助容量
ライン６を含むガラス基板１２の上面全体にＣＶＤ法に
より窒化シリコンからなるゲート絶縁膜１２、真性アモ
ルファスシリコン膜２１および窒化シリコン膜２２を連
続して成膜する。
方法について説明する。まず、図９（Ａ）に示すよう
に、ガラス基板１の上面の各所定の箇所に、同上面にス
パッタ法により成膜されたアルミニウム系金属膜（図示
せず）をフォトリソグラフィ法により所定のパターンに
加工することにより、ゲート電極１１を含む走査信号ラ
イン２および補助容量ライン６を形成する。次に、図９
（Ｂ）に示すように、走査信号ライン２および補助容量
ライン６を含むガラス基板１２の上面全体にＣＶＤ法に
より窒化シリコンからなるゲート絶縁膜１２、真性アモ
ルファスシリコン膜２１および窒化シリコン膜２２を連
続して成膜する。
【０００６】次に、窒化シリコン膜２２をフォトリソグ
ラフィ法により所定のパターンに加工することにより、
図９（Ｃ）に示すように、チャネル保護膜１４を形成す
る。次に、真性アモルファスシリコン膜２１の上面に形
成された自然酸化膜（図示せず）をフッ化アンモニウム
溶液を用いたエッチングにより除去する。次に、図９
（Ｄ）に示すように、チャネル保護膜１４を含む真性ア
モルファスシリコン膜２１の上面全体にＣＶＤ法により
ｎ型アモルファスシリコン膜２３を成膜する。次に、ｎ
型アモルファスシリコン膜２３および真性アモルファス
シリコン膜２１をフォトリソグラフィ法により所定のパ
ターンに加工することにより、図９（Ｅ）に示すよう
に、オーミックコンタクト層１５、１６および半導体薄
膜１３を形成する。
ラフィ法により所定のパターンに加工することにより、
図９（Ｃ）に示すように、チャネル保護膜１４を形成す
る。次に、真性アモルファスシリコン膜２１の上面に形
成された自然酸化膜（図示せず）をフッ化アンモニウム
溶液を用いたエッチングにより除去する。次に、図９
（Ｄ）に示すように、チャネル保護膜１４を含む真性ア
モルファスシリコン膜２１の上面全体にＣＶＤ法により
ｎ型アモルファスシリコン膜２３を成膜する。次に、ｎ
型アモルファスシリコン膜２３および真性アモルファス
シリコン膜２１をフォトリソグラフィ法により所定のパ
ターンに加工することにより、図９（Ｅ）に示すよう
に、オーミックコンタクト層１５、１６および半導体薄
膜１３を形成する。
【０００７】次に、スパッタ法によりＩＴＯ膜（図示せ
ず）を成膜し、このＩＴＯ膜をフォトリソグラフィ法に
より所定のパターンに加工することにより、図８に示す
ように、画素電極５を形成する。次に、スパッタ法によ
りアルミニウム系金属膜（図示せず）を成膜し、このア
ルミニウム系金属膜をフォトリソグラフィ法により所定
のパターンに加工することにより、ソース電極１７およ
びドレイン電極１８を含むデータ信号ライン３を形成す
る。次に、ＣＶＤ法により窒化シリコンからなるオーバ
ーコート膜１９を成膜する。かくして、従来の薄膜トラ
ンジスタパネルが製造される。
ず）を成膜し、このＩＴＯ膜をフォトリソグラフィ法に
より所定のパターンに加工することにより、図８に示す
ように、画素電極５を形成する。次に、スパッタ法によ
りアルミニウム系金属膜（図示せず）を成膜し、このア
ルミニウム系金属膜をフォトリソグラフィ法により所定
のパターンに加工することにより、ソース電極１７およ
びドレイン電極１８を含むデータ信号ライン３を形成す
る。次に、ＣＶＤ法により窒化シリコンからなるオーバ
ーコート膜１９を成膜する。かくして、従来の薄膜トラ
ンジスタパネルが製造される。
【０００８】
【発明が解決しようとする課題】ところで、上記従来の
薄膜トランジスタパネルの製造方法では、走査信号ライ
ン２のエッジが急峻である場合、走査信号ライン２のエ
ッジに対応する部分におけるゲート絶縁膜１２に比較的
大きな段差が生じ、当該段差の部分における絶縁耐圧が
低下してしまう。また、ゲート電極１１上にフォトレジ
スト残渣などの有機物質がある場合、その上に形成され
る窒化シリコンからなるゲート絶縁膜１２はこの有機物
質を取り込んだ膜となり、ゲート絶縁膜１２中に欠陥が
多く存在し、電子、正孔の捕獲が発生し、薄膜トランジ
スタ４の静特性（Ｖｇ（ゲート電圧）−Ｉｄ（ドレイン
電流））が低電圧領域でマイナス側にシフトし、薄膜ト
ランジスタ４のオフ特性が劣化してしまう。この発明の
課題は、ゲート絶縁膜の絶縁耐圧および薄膜トランジス
タのオフ特性を向上することである。
薄膜トランジスタパネルの製造方法では、走査信号ライ
ン２のエッジが急峻である場合、走査信号ライン２のエ
ッジに対応する部分におけるゲート絶縁膜１２に比較的
大きな段差が生じ、当該段差の部分における絶縁耐圧が
低下してしまう。また、ゲート電極１１上にフォトレジ
スト残渣などの有機物質がある場合、その上に形成され
る窒化シリコンからなるゲート絶縁膜１２はこの有機物
質を取り込んだ膜となり、ゲート絶縁膜１２中に欠陥が
多く存在し、電子、正孔の捕獲が発生し、薄膜トランジ
スタ４の静特性（Ｖｇ（ゲート電圧）−Ｉｄ（ドレイン
電流））が低電圧領域でマイナス側にシフトし、薄膜ト
ランジスタ４のオフ特性が劣化してしまう。この発明の
課題は、ゲート絶縁膜の絶縁耐圧および薄膜トランジス
タのオフ特性を向上することである。
【０００９】
【課題を解決するための手段】請求項１に記載の発明
は、基板上に薄膜トランジスタの電極を形成した後、前
記電極をライトエッチングし、次いで絶縁膜を成膜する
ようにしたものである。請求項２に記載の発明は、請求
項１に記載の発明において、前記電極に接続された信号
ラインを同時にライトエッチングするようにしたもので
ある。請求項３に記載の発明は、請求項１または２に記
載の発明において、前記電極がゲート電極であることを
特徴とするものである。請求項４に記載の発明は、請求
項１に記載の発明において、前記電極をアルミニウム系
金属によって形成するようにしたものである。請求項５
に記載の発明は、請求項１に記載の発明において、前記
ライトエッチングをアルカリ系の水溶液を用いて行うよ
うにしたものである。請求項６に記載の発明は、請求項
１に記載の発明において、前記ライトエッチングを酸系
の水溶液を用いて行うようにしたものである。請求項７
に記載の発明は、請求項１に記載の発明において、前記
ライトエッチングを反応ガスを用いて行うようにしたも
のである。そして、請求項１に記載の発明によれば、基
板上に薄膜トランジスタの電極を形成した後、この電極
をライトエッチングし、次いで絶縁膜を成膜しているの
で、電極上にフォトレジスト残渣などの有機物質があっ
ても、ライトエッチングにより除去され、絶縁膜が有機
物質を取り込んだ膜となることがなく、したがって薄膜
トランジスタのオフ特性を向上することができる。ま
た、請求項２に記載の発明によれば、電極に接続された
信号ラインを同時にライトエッチングしているので、信
号ラインのエッジの断面形状がテーパ状となり、絶縁膜
の絶縁耐圧を向上することができる。
は、基板上に薄膜トランジスタの電極を形成した後、前
記電極をライトエッチングし、次いで絶縁膜を成膜する
ようにしたものである。請求項２に記載の発明は、請求
項１に記載の発明において、前記電極に接続された信号
ラインを同時にライトエッチングするようにしたもので
ある。請求項３に記載の発明は、請求項１または２に記
載の発明において、前記電極がゲート電極であることを
特徴とするものである。請求項４に記載の発明は、請求
項１に記載の発明において、前記電極をアルミニウム系
金属によって形成するようにしたものである。請求項５
に記載の発明は、請求項１に記載の発明において、前記
ライトエッチングをアルカリ系の水溶液を用いて行うよ
うにしたものである。請求項６に記載の発明は、請求項
１に記載の発明において、前記ライトエッチングを酸系
の水溶液を用いて行うようにしたものである。請求項７
に記載の発明は、請求項１に記載の発明において、前記
ライトエッチングを反応ガスを用いて行うようにしたも
のである。そして、請求項１に記載の発明によれば、基
板上に薄膜トランジスタの電極を形成した後、この電極
をライトエッチングし、次いで絶縁膜を成膜しているの
で、電極上にフォトレジスト残渣などの有機物質があっ
ても、ライトエッチングにより除去され、絶縁膜が有機
物質を取り込んだ膜となることがなく、したがって薄膜
トランジスタのオフ特性を向上することができる。ま
た、請求項２に記載の発明によれば、電極に接続された
信号ラインを同時にライトエッチングしているので、信
号ラインのエッジの断面形状がテーパ状となり、絶縁膜
の絶縁耐圧を向上することができる。
【００１０】
【発明の実施の形態】図１はこの発明の一実施形態にお
ける薄膜トランジスタパネルの製造方法により製造され
た薄膜トランジスタパネルの要部の透過平面図を示し、
図８はそのＸ−Ｘ線に沿う断面図を示したものである。
なお、この薄膜トランジスタパネルの構造は、基本的に
は、図７および図８に示す従来例の場合と同じである
が、この従来例のものと同一名称部分には同一の符号を
付して再度説明する。
ける薄膜トランジスタパネルの製造方法により製造され
た薄膜トランジスタパネルの要部の透過平面図を示し、
図８はそのＸ−Ｘ線に沿う断面図を示したものである。
なお、この薄膜トランジスタパネルの構造は、基本的に
は、図７および図８に示す従来例の場合と同じである
が、この従来例のものと同一名称部分には同一の符号を
付して再度説明する。
【００１１】この薄膜トランジスタパネルはガラス基板
１を備えている。ガラス基板１の上面側には走査信号ラ
イン２とデータ信号ライン３とがマトリクス状に設けら
れ、その各交点近傍には薄膜トランジスタ４および画素
電極５が設けられ、画素電極５の図１における上辺部下
には補助容量ライン６が走査信号ライン２と平行に設け
られている。
１を備えている。ガラス基板１の上面側には走査信号ラ
イン２とデータ信号ライン３とがマトリクス状に設けら
れ、その各交点近傍には薄膜トランジスタ４および画素
電極５が設けられ、画素電極５の図１における上辺部下
には補助容量ライン６が走査信号ライン２と平行に設け
られている。
【００１２】すなわち、ガラス基板１の上面の所定の箇
所にはアルミニウムやアルミニウム合金などのアルミニ
ウム系金属からなるゲート電極１１を含む走査信号ライ
ン２が設けられ、他の所定の箇所には同じくアルミニウ
ム系金属からなる補助容量ライン６が設けられ、その上
面全体には窒化シリコンからなるゲート絶縁膜１２が設
けられている。ゲート電極１１上におけるゲート絶縁膜
１２の上面の所定の箇所には真性アモルファスシリコン
からなる半導体薄膜１３が設けられている。半導体薄膜
１３の上面の所定の箇所には窒化シリコンからなるチャ
ネル保護膜１４が設けられている。チャネル保護膜１４
の上面の両側およびその両側における半導体薄膜１３の
上面にはｎ型アモルファスシリコンからなるオーミック
コンタクト層１５、１６が設けられている。
所にはアルミニウムやアルミニウム合金などのアルミニ
ウム系金属からなるゲート電極１１を含む走査信号ライ
ン２が設けられ、他の所定の箇所には同じくアルミニウ
ム系金属からなる補助容量ライン６が設けられ、その上
面全体には窒化シリコンからなるゲート絶縁膜１２が設
けられている。ゲート電極１１上におけるゲート絶縁膜
１２の上面の所定の箇所には真性アモルファスシリコン
からなる半導体薄膜１３が設けられている。半導体薄膜
１３の上面の所定の箇所には窒化シリコンからなるチャ
ネル保護膜１４が設けられている。チャネル保護膜１４
の上面の両側およびその両側における半導体薄膜１３の
上面にはｎ型アモルファスシリコンからなるオーミック
コンタクト層１５、１６が設けられている。
【００１３】一方のオーミックコンタクト層１５の上面
の所定の箇所およびゲート絶縁膜１２の上面の所定の箇
所にはＩＴＯからなる画素電極５が設けられている。一
方のオーミックコンタクト層１５の上面および画素電極
５の上面の所定の箇所にはアルミニウム系金属からなる
ソース電極１７が設けられている。他方のオーミックコ
ンタクト層１６の上面およびゲート絶縁膜１２の上面の
所定の箇所にはアルミニウム系金属からなるドレイン電
極１８を含むデータ信号ライン３が設けられている。こ
こで、ゲート電極１１、ゲート絶縁膜１２、半導体薄膜
１３、チャネル保護膜１４、オーミックコンタクト層１
５、１６、ソース電極１７およびドレイン電極１８によ
り、薄膜トランジスタ４が構成されている。薄膜トラン
ジスタ４および画素電極５などを含むゲート絶縁膜１２
の上面全体には窒化シリコンからなるオーバーコート膜
１９が設けられている。
の所定の箇所およびゲート絶縁膜１２の上面の所定の箇
所にはＩＴＯからなる画素電極５が設けられている。一
方のオーミックコンタクト層１５の上面および画素電極
５の上面の所定の箇所にはアルミニウム系金属からなる
ソース電極１７が設けられている。他方のオーミックコ
ンタクト層１６の上面およびゲート絶縁膜１２の上面の
所定の箇所にはアルミニウム系金属からなるドレイン電
極１８を含むデータ信号ライン３が設けられている。こ
こで、ゲート電極１１、ゲート絶縁膜１２、半導体薄膜
１３、チャネル保護膜１４、オーミックコンタクト層１
５、１６、ソース電極１７およびドレイン電極１８によ
り、薄膜トランジスタ４が構成されている。薄膜トラン
ジスタ４および画素電極５などを含むゲート絶縁膜１２
の上面全体には窒化シリコンからなるオーバーコート膜
１９が設けられている。
【００１４】次に、この薄膜トランジスタパネルの製造
方法について説明する。まず、図３（Ａ）に示すよう
に、ガラス基板１の上面の各所定の箇所に、同上面にス
パッタ法により成膜されたアルミニウム系金属膜（図示
せず）をフォトリソグラフィ法により所定のパターンに
加工することにより、ゲート電極１１を含む走査信号ラ
イン２および補助容量ライン６を形成する。次に、アル
カリ系の水溶液を用いて、ゲート電極１１を含む走査信
号ライン２および補助容量ライン６をライトエッチング
する。すると、ゲート電極１１を含む走査信号ライン２
および補助容量ライン６のエッジの断面形状がテーパ状
となる。また、ゲート電極１１を含む走査信号ライン２
上および補助容量ライン６上にフォトレジスト残渣など
の有機物質があっても、ライトエッチングにより除去さ
れる。
方法について説明する。まず、図３（Ａ）に示すよう
に、ガラス基板１の上面の各所定の箇所に、同上面にス
パッタ法により成膜されたアルミニウム系金属膜（図示
せず）をフォトリソグラフィ法により所定のパターンに
加工することにより、ゲート電極１１を含む走査信号ラ
イン２および補助容量ライン６を形成する。次に、アル
カリ系の水溶液を用いて、ゲート電極１１を含む走査信
号ライン２および補助容量ライン６をライトエッチング
する。すると、ゲート電極１１を含む走査信号ライン２
および補助容量ライン６のエッジの断面形状がテーパ状
となる。また、ゲート電極１１を含む走査信号ライン２
上および補助容量ライン６上にフォトレジスト残渣など
の有機物質があっても、ライトエッチングにより除去さ
れる。
【００１５】ここで、本願において、ライトエッチング
とは、電極やラインなどを構成する金属膜の表面に付着
した汚染物を除去するために金属膜の表面を軽くエッチ
ングすることを意味し、具体的には、金属膜の表面を０
〜１０００Å程度（但し、金属膜が５００Å程度以上残
存する）エッチングするような場合とします。なお、ア
ルカリ系の水溶液としては、一例として、アルミニウム
のエッチレート３００〜５００Å／ｍｉｎ程度のポジ型
の現像液（濃度２．３８％のテトラメチルアンモニウム
ハイドロオキサイド）を用いる。
とは、電極やラインなどを構成する金属膜の表面に付着
した汚染物を除去するために金属膜の表面を軽くエッチ
ングすることを意味し、具体的には、金属膜の表面を０
〜１０００Å程度（但し、金属膜が５００Å程度以上残
存する）エッチングするような場合とします。なお、ア
ルカリ系の水溶液としては、一例として、アルミニウム
のエッチレート３００〜５００Å／ｍｉｎ程度のポジ型
の現像液（濃度２．３８％のテトラメチルアンモニウム
ハイドロオキサイド）を用いる。
【００１６】次に、図３（Ｂ）に示すように、走査信号
ライン２および補助容量ライン６を含むガラス基板１２
の上面全体にＣＶＤ法により窒化シリコンからなるゲー
ト絶縁膜１２、真性アモルファスシリコン膜２１および
窒化シリコン膜２２を連続して成膜する。この場合、上
述したように、特に、走査信号ライン２のエッジの断面
形状がテーパ状となっているので、ゲート絶縁膜１２の
絶縁耐圧を向上することができる。また、上述したよう
に、特に、ゲート電極１１上にフォトレジスト残渣など
の有機物質があっても、ライトエッチングにより除去さ
れているので、ゲート絶縁膜１２がこの有機物質を取り
込んだ膜とはならないようにすることができ、ひいては
薄膜トランジスタ４のオフ特性を向上することができ
る。
ライン２および補助容量ライン６を含むガラス基板１２
の上面全体にＣＶＤ法により窒化シリコンからなるゲー
ト絶縁膜１２、真性アモルファスシリコン膜２１および
窒化シリコン膜２２を連続して成膜する。この場合、上
述したように、特に、走査信号ライン２のエッジの断面
形状がテーパ状となっているので、ゲート絶縁膜１２の
絶縁耐圧を向上することができる。また、上述したよう
に、特に、ゲート電極１１上にフォトレジスト残渣など
の有機物質があっても、ライトエッチングにより除去さ
れているので、ゲート絶縁膜１２がこの有機物質を取り
込んだ膜とはならないようにすることができ、ひいては
薄膜トランジスタ４のオフ特性を向上することができ
る。
【００１７】次に、窒化シリコン膜２２をフォトリソグ
ラフィ法により所定のパターンに加工することにより、
図３（Ｃ）に示すように、チャネル保護膜１４を形成す
る。次に、真性アモルファスシリコン膜２１の上面に形
成された自然酸化膜（図示せず）をフッ化アンモニウム
溶液を用いたエッチングにより除去する。次に、図３
（Ｄ）に示すように、チャネル保護膜１４を含む真性ア
モルファスシリコン膜２１の上面全体にＣＶＤ法により
ｎ型アモルファスシリコン膜２３を成膜する。次に、ｎ
型アモルファスシリコン膜２３および真性アモルファス
シリコン膜２１をフォトリソグラフィ法により所定のパ
ターンに加工することにより、図３（Ｅ）に示すよう
に、オーミックコンタクト層１５、１６および半導体薄
膜１３を形成する。
ラフィ法により所定のパターンに加工することにより、
図３（Ｃ）に示すように、チャネル保護膜１４を形成す
る。次に、真性アモルファスシリコン膜２１の上面に形
成された自然酸化膜（図示せず）をフッ化アンモニウム
溶液を用いたエッチングにより除去する。次に、図３
（Ｄ）に示すように、チャネル保護膜１４を含む真性ア
モルファスシリコン膜２１の上面全体にＣＶＤ法により
ｎ型アモルファスシリコン膜２３を成膜する。次に、ｎ
型アモルファスシリコン膜２３および真性アモルファス
シリコン膜２１をフォトリソグラフィ法により所定のパ
ターンに加工することにより、図３（Ｅ）に示すよう
に、オーミックコンタクト層１５、１６および半導体薄
膜１３を形成する。
【００１８】次に、スパッタ法によりＩＴＯ膜（図示せ
ず）を成膜し、このＩＴＯ膜をフォトリソグラフィ法に
より所定のパターンに加工することにより、図２に示す
ように、画素電極５を形成する。次に、スパッタ法によ
りアルミニウム系金属膜（図示せず）を成膜し、このア
ルミニウム系金属膜をフォトリソグラフィ法により所定
のパターンに加工することにより、ソース電極１７およ
びドレイン電極１８を含むデータ信号ライン３を形成す
る。次に、ＣＶＤ法により窒化シリコンからなるオーバ
ーコート膜１９を成膜する。かくして、この実施形態に
おける薄膜トランジスタパネルが製造される。
ず）を成膜し、このＩＴＯ膜をフォトリソグラフィ法に
より所定のパターンに加工することにより、図２に示す
ように、画素電極５を形成する。次に、スパッタ法によ
りアルミニウム系金属膜（図示せず）を成膜し、このア
ルミニウム系金属膜をフォトリソグラフィ法により所定
のパターンに加工することにより、ソース電極１７およ
びドレイン電極１８を含むデータ信号ライン３を形成す
る。次に、ＣＶＤ法により窒化シリコンからなるオーバ
ーコート膜１９を成膜する。かくして、この実施形態に
おける薄膜トランジスタパネルが製造される。
【００１９】次に、実験結果について説明する。まず、
アルミニウムのエッチレート３００〜５００Å／分程度
のポジ型の現像液（濃度２．３８％のテトラメチルアン
モニウムハイドロオキサイド）を用いたライトエッチン
グの処理時間とゲート絶縁膜１２の欠陥密度との関係を
調べたところ、図４に示す結果が得られた。この場合、
ゲート絶縁膜１２の膜厚を２５００Åとし、走査信号ラ
イン２への印加電圧３５Ｖでの破壊評価を行った。図４
から明らかなように、ライトエッチングの処理時間が長
くなると、欠陥密度が低下していることが分かる。この
点から、走査信号ライン２をライトエッチングすると、
走査信号ライン２のエッジの断面形状がテーパ状とな
り、ゲート絶縁膜１２の絶縁耐圧が向上していると言え
る。
アルミニウムのエッチレート３００〜５００Å／分程度
のポジ型の現像液（濃度２．３８％のテトラメチルアン
モニウムハイドロオキサイド）を用いたライトエッチン
グの処理時間とゲート絶縁膜１２の欠陥密度との関係を
調べたところ、図４に示す結果が得られた。この場合、
ゲート絶縁膜１２の膜厚を２５００Åとし、走査信号ラ
イン２への印加電圧３５Ｖでの破壊評価を行った。図４
から明らかなように、ライトエッチングの処理時間が長
くなると、欠陥密度が低下していることが分かる。この
点から、走査信号ライン２をライトエッチングすると、
走査信号ライン２のエッジの断面形状がテーパ状とな
り、ゲート絶縁膜１２の絶縁耐圧が向上していると言え
る。
【００２０】次に、上記ポジ型の現像液を用いてライト
エッチングを３０秒行って得られた薄膜トランジスタパ
ネルと対向基板（図示せず）とを貼り合わせ、その間に
液晶（図示せず）を封入した液晶表示装置（以下、本実
施形態品という。）を用意した。また、比較のために、
上記ライトエッチングを行わない液晶表示装置（以下、
比較品という。）を用意した。そして、薄膜トランジス
タのゲート電圧ＶｇのローレベルＶｇｌと液晶表示装置
の透過率との関係を調べたところ、図５に示す結果が得
られた。図５において、実線は本実施形態品の場合であ
り、点線は比較品の場合である。
エッチングを３０秒行って得られた薄膜トランジスタパ
ネルと対向基板（図示せず）とを貼り合わせ、その間に
液晶（図示せず）を封入した液晶表示装置（以下、本実
施形態品という。）を用意した。また、比較のために、
上記ライトエッチングを行わない液晶表示装置（以下、
比較品という。）を用意した。そして、薄膜トランジス
タのゲート電圧ＶｇのローレベルＶｇｌと液晶表示装置
の透過率との関係を調べたところ、図５に示す結果が得
られた。図５において、実線は本実施形態品の場合であ
り、点線は比較品の場合である。
【００２１】ここで、図５に示す結果を得るための測定
装置について、図６に示す概略構成図を参照して簡単に
説明する（詳細は特願平１１−３６０１３０号明細書参
照）。液晶表示装置３１の薄膜トランジスタのゲート電
極にはゲート電圧制御部３２からゲート電圧Ｖｇがその
振幅が一定でローレベルＶｇｌを−２０Ｖ、−１５Ｖ、
−１０Ｖ、−５Ｖ、０Ｖと順次上げられて印加される。
液晶表示装置３１の薄膜トランジスタのドレイン電極に
はドレイン電圧印加部３３からドレイン電圧が印加され
る。液晶表示装置３１の対向基板のコモン電極にはコモ
ン電圧印加部３４からコモン電圧が印加される。
装置について、図６に示す概略構成図を参照して簡単に
説明する（詳細は特願平１１−３６０１３０号明細書参
照）。液晶表示装置３１の薄膜トランジスタのゲート電
極にはゲート電圧制御部３２からゲート電圧Ｖｇがその
振幅が一定でローレベルＶｇｌを−２０Ｖ、−１５Ｖ、
−１０Ｖ、−５Ｖ、０Ｖと順次上げられて印加される。
液晶表示装置３１の薄膜トランジスタのドレイン電極に
はドレイン電圧印加部３３からドレイン電圧が印加され
る。液晶表示装置３１の対向基板のコモン電極にはコモ
ン電圧印加部３４からコモン電圧が印加される。
【００２２】そして、光源３５から出た光は液晶表示装
置３１を透過し、その透過光はＣＣＤカメラ３６により
輝度情報として検出される。素子特性評価部３７は、Ｃ
ＣＤカメラ３６により検出された輝度情報に基づいて、
ゲート電圧ＶｇのローレベルＶｇｌと液晶表示装置３１
の透過率との関係を導き出し、当該透過率の変化と正常
な薄膜トランジスタを備えた液晶表示装置の透過率の変
化とを対比することにより、液晶表示装置３１の薄膜ト
ランジスタの素子特性（この場合、オフ特性）を簡易的
に判定するようになっている。
置３１を透過し、その透過光はＣＣＤカメラ３６により
輝度情報として検出される。素子特性評価部３７は、Ｃ
ＣＤカメラ３６により検出された輝度情報に基づいて、
ゲート電圧ＶｇのローレベルＶｇｌと液晶表示装置３１
の透過率との関係を導き出し、当該透過率の変化と正常
な薄膜トランジスタを備えた液晶表示装置の透過率の変
化とを対比することにより、液晶表示装置３１の薄膜ト
ランジスタの素子特性（この場合、オフ特性）を簡易的
に判定するようになっている。
【００２３】すなわち、素子特性評価部３７は、ゲート
電圧ＶｇのローレベルＶｇｌと透過率との関係を示す曲
線が図５において左よりならば、薄膜トランジスタのオ
フ特性が悪いと判定し、右よりならば良好であると判定
する。この場合、図５において実線で示す本実施形態品
の曲線が点線で示す比較品の曲線よりも右よりであるの
で、本実施形態品の方が比較品よりもオフ特性が良好で
あることが分かる。この点から、ゲート電極１１をライ
トエッチングすると、ゲート電極１１上の有機物質が除
去され、欠陥の少ないゲート絶縁膜１２が成膜されてい
ると言える。
電圧ＶｇのローレベルＶｇｌと透過率との関係を示す曲
線が図５において左よりならば、薄膜トランジスタのオ
フ特性が悪いと判定し、右よりならば良好であると判定
する。この場合、図５において実線で示す本実施形態品
の曲線が点線で示す比較品の曲線よりも右よりであるの
で、本実施形態品の方が比較品よりもオフ特性が良好で
あることが分かる。この点から、ゲート電極１１をライ
トエッチングすると、ゲート電極１１上の有機物質が除
去され、欠陥の少ないゲート絶縁膜１２が成膜されてい
ると言える。
【００２４】なお、上記実施形態では、ライトエッチン
グをポジ型の現像液を用いて行った場合について説明し
たが、これに限定されるものではない。例えば、フォト
レジストの剥離液（モノエタノールアミンとブチルグリ
コールエーテルと水との混合溶液、具体的には、長瀬産
業（株）製のＮ３０３Ｃ）を用いてライトエッチングを
行うようにしてもよい。また、フッ酸、フッ化アンモニ
ウムなどの酸系の水溶液を用いてライトエッチングを行
うようにしてもよい。さらに、塩素系の反応ガスを用い
てライトエッチングを行うようにしてもよい。また、上
記実施形態では、ゲート電極および走査信号ラインをラ
イトエッチングする場合で説明したが、ドレン電極やソ
ース電極およびこれらドレイン電極やソース電極に接続
されるラインなどを構成する金属膜上に絶縁膜を形成す
る場合にも適用が可能であり、また、その場合におい
て、薄膜トランジスタの構造は上記実施形態の逆スタガ
型に限らず、正スタガ型、コプラナ型、逆コプラナ型な
ど、本発明の趣旨を逸脱しない範囲で適用可能である。
グをポジ型の現像液を用いて行った場合について説明し
たが、これに限定されるものではない。例えば、フォト
レジストの剥離液（モノエタノールアミンとブチルグリ
コールエーテルと水との混合溶液、具体的には、長瀬産
業（株）製のＮ３０３Ｃ）を用いてライトエッチングを
行うようにしてもよい。また、フッ酸、フッ化アンモニ
ウムなどの酸系の水溶液を用いてライトエッチングを行
うようにしてもよい。さらに、塩素系の反応ガスを用い
てライトエッチングを行うようにしてもよい。また、上
記実施形態では、ゲート電極および走査信号ラインをラ
イトエッチングする場合で説明したが、ドレン電極やソ
ース電極およびこれらドレイン電極やソース電極に接続
されるラインなどを構成する金属膜上に絶縁膜を形成す
る場合にも適用が可能であり、また、その場合におい
て、薄膜トランジスタの構造は上記実施形態の逆スタガ
型に限らず、正スタガ型、コプラナ型、逆コプラナ型な
ど、本発明の趣旨を逸脱しない範囲で適用可能である。
【００２５】
【発明の効果】以上説明したように、請求項１に記載の
発明によれば、基板上に薄膜トランジスタの電極を形成
した後、この電極をライトエッチングし、次いで絶縁膜
を成膜しているので、電極上にフォトレジスト残渣など
の有機物質があっても、ライトエッチングにより除去さ
れ、絶縁膜が有機物質を取り込んだ膜となることがな
く、したがって薄膜トランジスタのオフ特性を向上する
ことができる。また、請求項２に記載の発明によれば、
電極に接続された信号ラインを同時にライトエッチング
しているので、信号ラインのエッジの断面形状がテーパ
状となり、絶縁膜の絶縁耐圧を向上することができる。
発明によれば、基板上に薄膜トランジスタの電極を形成
した後、この電極をライトエッチングし、次いで絶縁膜
を成膜しているので、電極上にフォトレジスト残渣など
の有機物質があっても、ライトエッチングにより除去さ
れ、絶縁膜が有機物質を取り込んだ膜となることがな
く、したがって薄膜トランジスタのオフ特性を向上する
ことができる。また、請求項２に記載の発明によれば、
電極に接続された信号ラインを同時にライトエッチング
しているので、信号ラインのエッジの断面形状がテーパ
状となり、絶縁膜の絶縁耐圧を向上することができる。
【図１】この発明の一実施形態における薄膜トランジス
タパネルの製造方法により製造された薄膜トランジスタ
パネルの要部の透過平面図。
タパネルの製造方法により製造された薄膜トランジスタ
パネルの要部の透過平面図。
【図２】図１のＸ−Ｘ線に沿う断面図。
【図３】（Ａ）〜（Ｅ）はそれぞれ図１および図２に示
す薄膜トランジスタパネルの各製造工程を示す断面図。
す薄膜トランジスタパネルの各製造工程を示す断面図。
【図４】ライトエッチングの処理時間とゲート絶縁膜の
欠陥密度との関係を示す図。
欠陥密度との関係を示す図。
【図５】薄膜トランジスタのゲート電圧Ｖｇのローレベ
ルＶｇｌと液晶表示装置の透過率との関係を示す図。
ルＶｇｌと液晶表示装置の透過率との関係を示す図。
【図６】図５に示す結果を得るための測定装置の概略構
成図。
成図。
【図７】従来の薄膜トランジスタの一例の一部の透過平
面図。
面図。
【図８】図７のＸ−Ｘ線に沿う断面図。
【図９】（Ａ）〜（Ｅ）はそれぞれ図７および図８に示
す薄膜トランジスタパネルの各製造工程を示す断面図。
す薄膜トランジスタパネルの各製造工程を示す断面図。
１ ガラス基板 ２ 走査信号ライン ３ データ信号ライン ４ 薄膜トランジスタ ５ 画素電極 ６ 補助容量ライン １１ ゲート電極 １２ ゲート絶縁膜 １３ 半導体薄膜 １４ チャネル保護膜 １５、１６ オーミックコンタクト層 １７ ソース電極 １８ ドレイン電極 １９ オーバーコート膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｆ 9/30 ３３８ Ｈ０１Ｌ 21/28 Ｂ ５Ｆ０４３ Ｈ０１Ｌ 21/28 ３０１Ｌ ５Ｆ０５８ ３０１ 21/318 Ｂ ５Ｆ１１０ 21/306 29/78 ６１７Ｊ 21/318 21/306 Ｆ 21/3213 21/88 Ｃ 21/336 29/78 ６１７Ｔ ６２７Ｃ Ｆターム(参考） 2H092 HA04 HA06 HA14 JA25 JA26 JA34 JA37 KA05 KA12 KA18 KB04 KB24 KB25 MA05 MA07 MA13 MA18 NA22 4K057 WA01 WB05 WB17 WE07 WE21 WN01 4M104 AA01 AA10 BB01 BB02 BB36 CC05 DD37 DD63 DD64 EE03 EE17 FF03 FF08 FF13 GG20 HH20 5C094 AA21 BA03 BA43 CA19 DA14 DA15 EA04 EA07 EB02 GB10 5F033 GG04 HH05 HH08 HH09 HH38 JJ01 JJ05 JJ08 JJ09 JJ38 KK05 LL04 MM09 MM20 NN12 PP06 PP15 QQ08 QQ19 QQ34 QQ94 QQ96 SS11 VV15 5F043 AA24 BB16 BB27 FF03 GG03 5F058 BA20 BC08 BE02 BF02 BJ01 BJ10 5F110 AA06 AA12 AA26 BB01 CC07 EE03 EE06 EE23 EE44 FF03 FF29 GG02 GG15 GG35 GG44 HK03 HK07 HK09 HK16 HK21 HK33 HK34 NN16 NN24 NN35 QQ04 QQ05
Claims (7)
- 【請求項１】 基板上に薄膜トランジスタの電極を形成
した後、前記電極をライトエッチングし、次いで絶縁膜
を成膜することを特徴とする薄膜トランジスタパネルの
製造方法。 - 【請求項２】 請求項１に記載の発明において、前記電
極に接続された信号ラインを同時にライトエッチングす
ることを特徴とする薄膜トランジスタパネルの製造方
法。 - 【請求項３】 請求項１または２に記載の発明におい
て、前記電極はゲート電極であることを特徴とする薄膜
トランジスタパネルの製造方法。 - 【請求項４】 請求項１に記載の発明において、前記電
極はアルミニウム系金属からなることを特徴とする薄膜
トランジスタパネルの製造方法。 - 【請求項５】 請求項１に記載の発明において、前記ラ
イトエッチングはアルカリ系の水溶液を用いて行うこと
を特徴とする薄膜トランジスタパネルの製造方法。 - 【請求項６】 請求項１に記載の発明において、前記ラ
イトエッチングは酸系の水溶液を用いて行うことを特徴
とする薄膜トランジスタパネルの製造方法。 - 【請求項７】 請求項１に記載の発明において、前記ラ
イトエッチングは反応ガスを用いて行うことを特徴とす
る薄膜トランジスタパネルの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000381296A JP2002185000A (ja) | 2000-12-15 | 2000-12-15 | 薄膜トランジスタパネルの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000381296A JP2002185000A (ja) | 2000-12-15 | 2000-12-15 | 薄膜トランジスタパネルの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002185000A true JP2002185000A (ja) | 2002-06-28 |
Family
ID=18849318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000381296A Pending JP2002185000A (ja) | 2000-12-15 | 2000-12-15 | 薄膜トランジスタパネルの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002185000A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013102154A (ja) * | 2011-10-19 | 2013-05-23 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
-
2000
- 2000-12-15 JP JP2000381296A patent/JP2002185000A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013102154A (ja) * | 2011-10-19 | 2013-05-23 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
| US9620623B2 (en) | 2011-10-19 | 2017-04-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US10535776B2 (en) | 2011-10-19 | 2020-01-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US11271115B2 (en) | 2011-10-19 | 2022-03-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US11817505B2 (en) | 2011-10-19 | 2023-11-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4187819B2 (ja) | 薄膜装置の製造方法 | |
| JP2007183556A (ja) | 画素構造の製造方法 | |
| JP2002185000A (ja) | 薄膜トランジスタパネルの製造方法 | |
| KR100326202B1 (ko) | 액정 표시소자와 그의 에칭 포인트 검출방법 | |
| WO2018014559A1 (en) | Array substrate and fabricating method thereof | |
| JPH11233780A (ja) | 半導体素子の製造方法と液晶表示パネル | |
| JP4380243B2 (ja) | 薄膜トランジスタパネルの製造方法 | |
| US20020056699A1 (en) | Method for eliminating surface roughness in metal lines | |
| US9791758B2 (en) | Display substrate and manufacturing method thereof | |
| JPS62226668A (ja) | 薄膜トランジスタ | |
| JPH10170960A (ja) | パターン形成方法 | |
| US20020031872A1 (en) | Method of manufacturing thin-film transistor | |
| JP2710793B2 (ja) | 液晶表示パネル及びその製造方法 | |
| JPH01219825A (ja) | 非晶質シリコン薄膜トランジスタ | |
| JP2002062543A (ja) | 液晶画像表示装置および画像表示装置用半導体装置の製造方法 | |
| KR20030053566A (ko) | 디지털 엑스레이 검출기용 박막트랜지스터 어레이 패널제조방법 | |
| JPH08106107A (ja) | 薄膜トランジスタマトリクスの製造方法及び薄膜トランジスタマトリクス | |
| JP2003086803A (ja) | 薄膜半導体素子の製造方法 | |
| KR0162370B1 (ko) | 박막트랜지스터 제조방법 | |
| JP2002196359A (ja) | アクティブマトリクス基板及びその製造方法 | |
| JP2001060692A (ja) | アクティブマトリクス回路基板 | |
| JP3201462B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2001053067A (ja) | アクティブマトリクス回路基板及びその製造方法 | |
| US8686423B2 (en) | Thin film transistor substrate and manufacturing method thereof | |
| CN110164871A (zh) | Tft阵列基板及其制造方法 |