CN110164871A - Tft阵列基板及其制造方法 - Google Patents

Tft阵列基板及其制造方法 Download PDF

Info

Publication number
CN110164871A
CN110164871A CN201910400628.3A CN201910400628A CN110164871A CN 110164871 A CN110164871 A CN 110164871A CN 201910400628 A CN201910400628 A CN 201910400628A CN 110164871 A CN110164871 A CN 110164871A
Authority
CN
China
Prior art keywords
substrate
layer
metal layer
tft array
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910400628.3A
Other languages
English (en)
Inventor
夏慧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201910400628.3A priority Critical patent/CN110164871A/zh
Priority to PCT/CN2019/089831 priority patent/WO2020228070A1/zh
Publication of CN110164871A publication Critical patent/CN110164871A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate

Abstract

本发明提供一种TFT阵列基板及其制造方法，所述TFT阵列基板包括基板和设置于基板上的膜层结构；其中，膜层结构包括第一金属层和位于第一金属层上方的第二金属层，第一金属层的第一部分在基板上的正投影与第二金属层的第二部分在所述基板上的正投影重合，基板上与第一部分和第二部分对应的位置处设置有凹槽。对基板进行预图形化处理在预设位置处形成凹槽，从而降低TFT阵列基板中双层金属区域与单层金属区域之间的高度差异，提高平坦度，从而提高各膜层的覆盖性，减小双层金属区域与单层金属区域的高度差异带来的地形复杂化问题。

Description

TFT阵列基板及其制造方法
技术领域
本发明涉及显示技术领域，尤其涉及一种TFT阵列基板及其制造方法。
背景技术
目前液晶显示器制造中，薄膜晶体管(Thin Film Transistor，TFT)阵列基板中各膜层的图形化差异导致部分区域含有两层金属，还有部分区域含有一层金属，两种地形区域之间的过渡区形成高度差较大的台阶，从而导致膜层的覆盖性较差。
发明内容
本发明提供一种TFT阵列基板，以解决部分区域含有两层金属，还有部分区域含有一层金属，不同地形区域之间的过渡区形成高度差较大的台阶，导致膜层的覆盖性较差的技术问题。
为解决上述问题，本发明提供的技术方案如下：
一种TFT阵列基板，包括基板和设置于所述基板上的膜层结构，所述膜层结构包括：
第一金属层；
位于所述第一金属层上方的第二金属层；
其中，所述第一金属层的第一部分在所述基板上的正投影与所述第二金属层的第二部分在所述基板上的正投影重合，所述基板上与所述第一部分和所述第二部分对应的位置处设置有凹槽。
进一步的，所述凹槽的深度等于所述第一部分的厚度与所述第二部分的厚度之和的一半。
进一步的，所述第一金属层包括栅极金属层和扫描走线，所述第二金属层包括源漏金属层和数据走线，所述源漏金属层在所述基板上的正投影与所述栅极金属层在所述基板上的正投影部分重合。
进一步的，所述数据走线在所述基板上的正投影与所述扫描走线在所述基板上的正投影部分重合。
进一步的，所述膜层结构还包括：
设置于所述基板上且覆盖所述第一金属层的栅极绝缘层；
设置于所述栅极绝缘层上的有源层和钝化层；
设置于所述钝化层上的像素电极；
其中，所述第一金属层设置于所述基板上；所述第二金属层设置于所述栅极绝缘层上且所述源漏金属层与所述有源层接触连接；所述钝化层覆盖所述第二金属层。
本发明还提供一种TFT阵列基板的制造方法，包括以下步骤：
S10、提供一基板；
S20、在所述基板上的预设位置处形成凹槽；
S30、在所述基板上形成图案化的第一金属层，所述第一金属层的第一部分位于所述凹槽中；
S40、在所述基板上形成覆盖所述第一金属层的栅极绝缘层；
S50、在所述栅极绝缘层上形成有源层；
S60、在所述栅极绝缘层上形成图案化的第二金属层，所述第一金属层的第一部分在所述基板上的正投影与所述第二金属层的第二部分在所述基板上的正投影重合；
S70、在所述栅极绝缘层上形成覆盖所述第二金属层的钝化层；
S80、在所述钝化层上形成像素电极。
进一步的，所述步骤S20包括：
S21、在所述基板上形成光阻层；
S22、对所述光阻层进行曝光和显影，将光阻层位于所述基板上预设位置处的部分剥离；
S23、使用蚀刻液对预设位置处的基板进行蚀刻处理，以形成凹槽。
进一步的，所述凹槽的深度等于所述第一金属层的厚度与所述第二金属层的厚度之和的一半。
进一步的，所述第一金属层包括栅极金属层和扫描走线，所述第二金属层包括源漏金属层和数据走线，所述源漏金属层在所述基板上的正投影与所述栅极金属层在所述基板上的正投影部分重合。
进一步的，所述数据走线在所述基板上的正投影与所述扫描走线在所述基板上的正投影部分重合。
本发明的有益效果为：对基板进行预图形化处理在预设位置处形成凹槽，从而降低TFT阵列基板中双层金属区域与单层金属区域之间的高度差异，提高平坦度，从而提高各膜层的覆盖性，减小双层金属区域与单层金属区域的高度差异带来的地形复杂化问题。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明具体实施方式中TFT阵列基板的结构示意图；
图2为本发明具体实施方式中TFT阵列基板的制造流程示意图；
图3至图8为本发明具体实施方式中TFT阵列基板的制造步骤示意图。
附图标记：
10、基板；11、凹槽；21、栅极金属层；22、扫描走线；23、电容极板；24、第一部分；30、栅极绝缘层；40、有源层；51、源漏金属层；52、数据走线；53、第二部分；60、钝化层；70、像素电极；80、光阻层。
具体实施方式
以下各实施例的说明是参考附加的图示，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相似的单元是用以相同标号表示。
本发明针对现有的TFT阵列基板中，部分区域含有两层金属，还有部分区域含有一层金属，两种地形区域之间的过渡区形成高度差较大的台阶，导致膜层的覆盖性较差的技术问题。本发明可以解决上述问题。
一种TFT阵列基板，如图1所示，所述TFT阵列基板包括基板10和设置于所述基板10上的膜层结构，所述膜层结构包括第一金属层、栅极绝缘层30、有源层40、第二金属层、钝化层60以及像素电极70。
其中，所述第二金属层位于所述第一金属层的上方，所述第一金属层包括第一部分24，所述第二金属层包括第二部分53，所述第一金属层的第一部分24在所述基板10上的正投影与所述第二金属层的第二部分53在所述基板10上的正投影重合，所述基板10上与所述第一部分24和所述第二部分53对应的位置处设置有凹槽11。
对基板10进行预图形化处理以在预设位置处形成凹槽11，从而降低TFT阵列基板10中双层金属区域与单层金属区域之间的高度差异，提高平坦度，从而提高各膜层的覆盖性，减小双层金属区域与单层金属区域的高度差异带来的地形复杂化问题。
进一步的，所述凹槽11的深度等于所述第一部分24的厚度与所述第二部分53的厚度之和的一半。
需要说明的是，所述第一金属层的第一部分24的厚度为A，所述第二金属层的第二部分53的厚度为B，所述凹槽11的深度为C，则C＝(A+B)÷2。
具体的，所述第一金属层设置于所述基板10上，所述第一金属层包括栅极金属层21、扫描走线22以及与所述栅极金属层21和所述扫描走线22相互隔离的电容极板23。
具体的，所述栅极绝缘层30设置于所述基板10上且覆盖所述第一金属层。
具体的，所述有源层40设置于所述栅极绝缘层30上，所述有源层40包括有源岛，所述有源岛具有离子掺杂区。
具体的，所述第二金属层设置于所述栅极绝缘层30上，所述第二金属层包括源漏金属层51和数据走线52，所述源漏金属层51与所述有源层40接触连接。
进一步的，所述源漏金属层51与所述有源岛的离子掺杂区接触连接。
其中，所述源漏金属层51在所述基板10上的正投影与所述栅极金属层21在所述基板10上的正投影部分重合，所述数据走线52在所述基板10上的正投影与所述扫描走线22在所述基板10上的正投影部分重合。
具体的，所述钝化层60设置于所述栅极绝缘层30上且覆盖所述第二金属层。
具体的，所述像素电极70设置于所述钝化层60上且与所述源漏金属层51接触连接，所述像素电极70与所述电容极板23形成存储电容。
基于上述TFT阵列基板，本发明还提供一种TFT阵列基板的制造方法，如图2所示，包括以下步骤：
S10、提供一基板10；
S20、在所述基板10上的预设位置处形成凹槽11；
S30、在所述基板10上形成图案化的第一金属层，所述第一金属层的第一部分24位于所述凹槽11中；
S40、在所述基板10上形成覆盖所述第一金属层的栅极绝缘层30；
S50、在所述栅极绝缘层30上形成有源层40；
S60、在所述栅极绝缘层30上形成图案化的第二金属层，所述第一金属层的第一部分24在所述基板10上的正投影与所述第二金属层的第二部分53在所述基板10上的正投影重合；
S70、在所述栅极绝缘层30上形成覆盖所述第二金属层的钝化层60；
S80、在所述钝化层60上形成像素电极70。
进一步的，所述步骤S20包括：
S21、在所述基板10上形成光阻层80；
S22、对所述光阻层80进行曝光和显影，将光阻层80位于所述基板10上预设位置处的部分剥离；
S23、使用蚀刻液对预设位置处的基板10进行蚀刻处理，以形成凹槽11。
需要说明的是，实际实施中，根据所述第一金属层的第一部分24和所述第二金属层的第二部分53在基板10上的投影所限定的区域来确定预设位置，所述第一部分24和所述第二部分53在基板10上的投影被预设位置所限定的区域包纳。
具体的，所述凹槽11的深度等于所述第一部分24的厚度与所述第二部分53的厚度之和的一半。
具体的，所述第一金属层包括栅极金属层21和扫描走线22，所述第二金属层包括源漏金属层51和数据走线52。
其中，所述源漏金属层51在所述基板10上的正投影与所述栅极金属层21在所述基板10上的正投影部分重合，所述数据走线52在所述基板10上的正投影与所述扫描走线22在所述基板10上的正投影部分重合。
参见图3至图8，图3至图8为所述TFT阵列基板的制造步骤示意图。
如图3所示，在所述基板10上形成光阻层80，并对所述光阻层80进行曝光和显影，将光阻层80位于所述基板10上预设位置处的部分剥离，以使位于预设位置处的基板10表面露出。
如图4所示，使用蚀刻液对预设位置处的基板10进行蚀刻处理，以形成凹槽11。
在一实施方式中，所述基板10为玻璃基板，所述蚀刻液为玻璃蚀刻液。
如图5所示，在所述基板10上形成第一金属层，并对所述第一金属层进行图案化处理，以形成栅极金属层21、扫描走线22以及与所述栅极金属层21和所述扫描走线22相互隔离的电容极板23，同时，所述第一金属层的第一部分24位于所述凹槽11中。
如图6所示，在所述基板10上形成覆盖所述第一金属层的栅极绝缘层30后，在所述栅极绝缘层30上形成有源层40。
如图7所示，在所述栅极绝缘层30上形成第二金属层，并对所述第二金属层进行图案化处理，以形成源漏金属层51和数据走线52；其中，所述源漏金属层51与所述有源层40接触连接，所述第二金属层的第二部分53在所述基板10上的正投影与所述第一金属层的第一部分24在所述基板10上的正投影重合。
如图8所示，在所述栅极绝缘层30上形成覆盖所述第二金属层的钝化层60后，在所述钝化层60上形成与所述源漏金属层51接触连接的像素电极70，所述像素电极70与所述电容极板23形成存储电容，所述像素电极70与所述电容极板23之间的钝化层60和栅极绝缘层30为电容的介质材料。
本发明的有益效果为：对基板10进行预图形化处理在预设位置处形成凹槽11，从而降低TFT阵列基板10中双层金属区域与单层金属区域之间的高度差异，提高平坦度，从而提高各膜层的覆盖性，减小双层金属区域与单层金属区域的高度差异带来的地形复杂化问题。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (10)

1.一种TFT阵列基板，其特征在于，所述TFT阵列基板包括基板和设置于所述基板上的膜层结构，所述膜层结构包括：
第一金属层；
位于所述第一金属层上方的第二金属层；
其中，所述第一金属层的第一部分在所述基板上的正投影与所述第二金属层的第二部分在所述基板上的正投影重合，所述基板上与所述第一部分和所述第二部分对应的位置处设置有凹槽。
2.根据权利要求1所述的TFT阵列基板，其特征在于，所述凹槽的深度等于所述第一部分的厚度与所述第二部分的厚度之和的一半。
3.根据权利要求1所述的TFT阵列基板，其特征在于，所述第一金属层包括栅极金属层和扫描走线，所述第二金属层包括源漏金属层和数据走线，所述源漏金属层在所述基板上的正投影与所述栅极金属层在所述基板上的正投影部分重合。
4.根据权利要求3所述的TFT阵列基板，其特征在于，所述数据走线在所述基板上的正投影与所述扫描走线在所述基板上的正投影部分重合。
5.根据权利要求3所述的TFT阵列基板，其特征在于，所述膜层结构还包括：
设置于所述基板上且覆盖所述第一金属层的栅极绝缘层；
设置于所述栅极绝缘层上的有源层和钝化层；
设置于所述钝化层上的像素电极；
其中，所述第一金属层设置于所述基板上；所述第二金属层设置于所述栅极绝缘层上且所述源漏金属层与所述有源层接触连接；所述钝化层覆盖所述第二金属层。
6.一种TFT阵列基板的制造方法，其特征在于，包括以下步骤：
S10、提供一基板；
S20、在所述基板上的预设位置处形成凹槽；
S30、在所述基板上形成图案化的第一金属层，所述第一金属层的第一部分位于所述凹槽中；
S40、在所述基板上形成覆盖所述第一金属层的栅极绝缘层；
S50、在所述栅极绝缘层上形成有源层；
S60、在所述栅极绝缘层上形成图案化的第二金属层，所述第一金属层的第一部分在所述基板上的正投影与所述第二金属层的第二部分在所述基板上的正投影重合；
S70、在所述栅极绝缘层上形成覆盖所述第二金属层的钝化层；
S80、在所述钝化层上形成像素电极。
7.根据权利要求6所述的TFT阵列基板的制造方法，其特征在于，所述步骤S20包括：
S21、在所述基板上形成光阻层；
S22、对所述光阻层进行曝光和显影，将光阻层位于所述基板上预设位置处的部分剥离；
S23、使用蚀刻液对预设位置处的基板进行蚀刻处理，以形成凹槽。
8.根据权利要求6所述的TFT阵列基板的制造方法，其特征在于，所述凹槽的深度等于所述第一金属层的厚度与所述第二金属层的厚度之和的一半。
9.根据权利要求6所述的TFT阵列基板的制造方法，其特征在于，所述第一金属层包括栅极金属层和扫描走线，所述第二金属层包括源漏金属层和数据走线，所述源漏金属层在所述基板上的正投影与所述栅极金属层在所述基板上的正投影部分重合。
10.根据权利要求9所述的TFT阵列基板的制造方法，其特征在于，所述数据走线在所述基板上的正投影与所述扫描走线在所述基板上的正投影部分重合。
CN201910400628.3A 2019-05-15 2019-05-15 Tft阵列基板及其制造方法 Pending CN110164871A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910400628.3A CN110164871A (zh) 2019-05-15 2019-05-15 Tft阵列基板及其制造方法
PCT/CN2019/089831 WO2020228070A1 (zh) 2019-05-15 2019-06-03 Tft阵列基板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910400628.3A CN110164871A (zh) 2019-05-15 2019-05-15 Tft阵列基板及其制造方法

Publications (1)

Publication Number Publication Date
CN110164871A true CN110164871A (zh) 2019-08-23

Family

ID=67634624

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910400628.3A Pending CN110164871A (zh) 2019-05-15 2019-05-15 Tft阵列基板及其制造方法

Country Status (2)

Country Link
CN (1) CN110164871A (zh)
WO (1) WO2020228070A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09139508A (ja) * 1995-11-10 1997-05-27 Toyota Motor Corp 薄膜トランジスタの製造方法
CN104795400A (zh) * 2015-02-12 2015-07-22 合肥鑫晟光电科技有限公司 阵列基板制造方法、阵列基板和显示装置
US20180102379A1 (en) * 2016-03-01 2018-04-12 Shenzhen China Star Optoelectronics Technology Co., Ltd. Manufacture method of array substrate and array substrate manufactured by the method
CN109742121A (zh) * 2019-01-10 2019-05-10 京东方科技集团股份有限公司 一种柔性基板及其制备方法、显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100993426B1 (ko) * 2008-11-10 2010-11-09 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09139508A (ja) * 1995-11-10 1997-05-27 Toyota Motor Corp 薄膜トランジスタの製造方法
CN104795400A (zh) * 2015-02-12 2015-07-22 合肥鑫晟光电科技有限公司 阵列基板制造方法、阵列基板和显示装置
US20180102379A1 (en) * 2016-03-01 2018-04-12 Shenzhen China Star Optoelectronics Technology Co., Ltd. Manufacture method of array substrate and array substrate manufactured by the method
CN109742121A (zh) * 2019-01-10 2019-05-10 京东方科技集团股份有限公司 一种柔性基板及其制备方法、显示装置

Also Published As

Publication number Publication date
WO2020228070A1 (zh) 2020-11-19

Similar Documents

Publication Publication Date Title
JP3941032B2 (ja) 垂直薄膜トランジスタを有する薄膜トランジスタ液晶表示素子
US5926235A (en) Active matrix liquid crystal display and method of making
US8633066B2 (en) Thin film transistor with reduced edge slope angle, array substrate and having the thin film transistor and manufacturing method thereof
US10573595B2 (en) Array substrate, fabricating method thereof, and display device
WO2017054384A1 (zh) 一种阵列基板及其制作方法、显示面板
US6197625B1 (en) Method of fabricating a thin film transistor
US11049889B2 (en) Method for preparing array substrate by stripping first photo-resist layer through wet etching before forming ohm contact layer and active layer
CN107611139B (zh) 薄膜晶体管阵列基板及制作方法
WO2014190702A1 (zh) 阵列基板及其制作方法、显示装置
CN103441128B (zh) 一种tft阵列基板及其制造方法
US10204936B2 (en) Array substrate and method for manufacturing the same, display device
CN109494257B (zh) 一种薄膜晶体管及其制造方法、阵列基板、显示装置
US9190427B2 (en) Array substrate and manufacturing method thereof, and display device
US20160266425A1 (en) Coa substrate and manufacturing method thereof
CN109659312B (zh) 一种阵列基板及其制备方法
US9905592B2 (en) Method for manufacturing TFT, array substrate and display device
US20190094639A1 (en) Array substrate, manufacturing method thereof and display device
JP2005316356A (ja) 薄膜トランジスタアレイとその製造方法
WO2016041349A1 (zh) 阵列基板及其制备方法、显示装置
US10126610B2 (en) Array substrate, manufacturing method thereof and display device
CN110164871A (zh) Tft阵列基板及其制造方法
US20190206902A1 (en) Manufacturing method of a thin film transistor and manufacturing method of an array substrate
CN103293803A (zh) 用于ffs模式液晶显示器的阵列基板及其制造方法
JP6621188B2 (ja) アレイ基板及びその製作方法
WO2023272503A1 (zh) 薄膜晶体管及其制备方法、显示基板、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province

Applicant after: TCL Huaxing Photoelectric Technology Co.,Ltd.

Address before: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province

Applicant before: Shenzhen China Star Optoelectronics Technology Co.,Ltd.

CB02 Change of applicant information
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190823

WD01 Invention patent application deemed withdrawn after publication