JP2014053629A - 半導体装置 - Google Patents

Abstract

【課題】酸化物半導体を用いた半導体装置において、オン電流の低下を抑制すること。
【解決手段】酸化物半導体膜を用いたトランジスタにおいて、ゲート電極と、ゲート電極を覆い、シリコンを含む酸化物を含むゲート絶縁膜と、ゲート絶縁膜と接し、少なくともゲート電極と重畳する領域に設けられた酸化物半導体膜と、酸化物半導体膜と電気的に接続するソース電極およびドレイン電極と、を有し、酸化物半導体膜において、ゲート絶縁膜との界面からの厚さが５ｎｍ以下の第１の領域は、シリコンの濃度が１．０原子％以下であり、酸化物半導体膜の第１の領域以外の領域に含まれるシリコンの濃度は、第１の領域に含まれるシリコンの濃度より小さくする。
【選択図】図１

Description

半導体装置及び半導体装置の作製方法に関する。

なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。

絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術
が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のよ
うな電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシ
リコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目され
ている。

例えば、トランジスタの活性層として、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び
亜鉛（Ｚｎ）を含む非晶質酸化物を用いたトランジスタが開示されている（特許文献１参
照）。

酸化物半導体を用いたトランジスタは、アモルファスシリコンを用いたトランジスタよ
りも高いオン特性（オン電流など）を有する。

また、このようなトランジスタに用いる酸化物半導体について、「酸化物半導体は不純
物に対して鈍感であり、膜中にはかなりの金属不純物が含まれていても問題がなく、ナト
リウムのようなアルカリ金属が多量に含まれる廉価なソーダ石灰ガラスも使える」といっ
たことも述べられている（非特許文献１参照）。

特開２００６−１６５５２８号公報

神谷、野村、細野、「アモルファス酸化物半導体の物性とデバイス開発の現状」、固体物理、２００９年９月号、Ｖｏｌ．４４、ｐｐ．６２１−６３３

しかしながら、酸化物半導体は不純物に対して鈍感であるという従来の技術認識に従っ
て、酸化物半導体膜を用いたトランジスタのデバイス構造及びプロセスの設計を行うと、
ソース領域及びドレイン領域の抵抗が増大する、またはオン電流が設計値より低下してし
まうといった問題が発生する。

このような問題に鑑み、開示する発明の一態様は、酸化物半導体膜を用いたトランジス
タ又はこのトランジスタによって構成される半導体装置の性能向上を図ることを目的の一
とする。例えば、酸化物半導体膜を用いたトランジスタのオン電流の低下を抑制し、この
ようなトランジスタによって構成される半導体装置の動作特性の向上を図ることを目的の
一とする。

本発明者らは、酸化物半導体膜中にシリコンなどの不純物が添加されることにより当該
酸化物半導体膜のシート抵抗が増大することを見出した。

また、トランジスタに用いられる酸化物半導体膜は、スパッタリング法を用いて成膜さ
れることが多い。しかしながら、酸化物半導体膜のスパッタリングの際に、イオン化され
た希ガス元素やターゲット表面からはじき飛ばされた粒子が、ゲート絶縁膜などの酸化物
半導体膜の被形成面となる膜の構成元素をはじき飛ばしてしまうことがある。このように
して被形成面となる膜からはじき飛ばされた粒子は、不純物元素として酸化物半導体膜に
取り込まれてしまう。特に酸化物半導体膜の被形成面近傍には不純物元素が高い濃度で取
り込まれるおそれがある。

ゲート絶縁膜を構成するシリコンなどが不純物として酸化物半導体膜の被形成面近傍に
取り込まれ、当該酸化物半導体膜のシート抵抗は増大してしまう。このような酸化物半導
体を用いてトランジスタを作製すると、酸化物半導体膜の被形成面近傍に位置するチャネ
ル形成領域の抵抗が増大し、当該トランジスタのオン電流が低下すると考えられる。

そこで、開示する発明の一態様では、酸化物半導体膜の被形成面近傍に取り込まれるシ
リコンなどの不純物を抑制する。

開示する発明の一態様は、ゲート電極と、ゲート電極を覆い、シリコンを含む酸化物を
含むゲート絶縁膜と、ゲート絶縁膜と接し、少なくともゲート電極と重畳する領域に設け
られた酸化物半導体膜と、酸化物半導体膜と電気的に接続するソース電極およびドレイン
電極と、を有し、酸化物半導体膜は、ゲート絶縁膜との界面から酸化物半導体膜に向けて
シリコンの濃度が１．０原子％以下の濃度で分布する第１の領域を有する半導体装置であ
る。

開示する発明の他の一態様は、ゲート電極と、ゲート電極を覆い、シリコンを含む酸化
物を含むゲート絶縁膜と、ゲート絶縁膜と接し、少なくともゲート電極と重畳する領域に
設けられた酸化物半導体膜と、酸化物半導体膜に接して設けられたチャネル保護膜と、チ
ャネル保護膜上に設けられ、酸化物半導体膜と電気的に接続するソース電極およびドレイ
ン電極と、を有し、酸化物半導体膜は、ゲート絶縁膜との界面から酸化物半導体膜に向け
てシリコンの濃度が１．０原子％以下の濃度で分布する第１の領域を有する半導体装置で
ある。

また、上記において、第１の領域は、ゲート絶縁膜との界面からの厚さが５ｎｍ以下の
範囲に存在し、第１の領域以外に含まれるシリコンの濃度は、第１の領域に含まれるシリ
コンの濃度より小さいことが好ましい。

開示する発明の他の一態様は、ゲート電極と、ゲート電極を覆い、シリコンを含む酸化
物を含むゲート絶縁膜と、ゲート絶縁膜と接し、少なくともゲート電極と重畳する領域に
設けられた酸化物半導体膜と、酸化物半導体膜と電気的に接続するソース電極およびドレ
イン電極と、酸化物半導体膜、ソース電極およびドレイン電極を覆い、シリコンを含む酸
化物を含む保護絶縁膜と、を有し、酸化物半導体膜において、ゲート絶縁膜との界面から
の厚さが５ｎｍ以下の第１の領域は、シリコンの濃度が１．０原子％以下であり、酸化物
半導体膜において、保護絶縁膜との界面からの厚さが５ｎｍ以下の第２の領域は、シリコ
ンの濃度が１．０原子％より多く、酸化物半導体膜の第１の領域および第２の領域以外の
領域に含まれるシリコンの濃度は、第１の領域に含まれるシリコンの濃度より小さい半導
体装置である。

また、上記において、第１の領域に含まれるシリコンの濃度が０．１原子％以下とする
ことが好ましい。

また、上記において、ゲート絶縁膜は炭素を含み、第１の領域において、炭素濃度が１
．０×１０^２０ａｔｏｍｓ／ｃｍ^３以下含まれてもよい。

また、上記において、酸化物半導体膜は結晶性を有してもよいし、酸化物半導体膜は非
晶質構造を有してもよい。

開示する発明の一態様は、酸化物半導体膜を用いたトランジスタ又は該トランジスタに
よって構成される半導体装置の性能向上を図ることができる。

また、開示する発明の一態様は、酸化物半導体膜を用いたトランジスタのオン電流の低
下を抑制し、該トランジスタによって構成される半導体装置の動作特性の向上を図ること
ができる。

半導体装置の一態様を示す平面図及び断面図。 半導体装置の一態様を示す平面図及び断面図。 半導体装置の一態様を示す平面図及び断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 計算に用いたモデル図。 計算結果を示す図。 計算結果を示す図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 電子機器を示す図。 本発明の一実施例に係る測定結果を示すグラフ。 本発明の一実施例に係るサンプルの構造を示す図。 本発明の一実施例に係る測定結果を示すグラフ。 本発明の一実施例に係るサンプルの構造を示す図。 本発明の一実施例に係る測定結果を示すグラフ。 本発明の一実施例に係る測定結果を示すグラフ。

以下では、本明細書に開示する発明の実施の形態について図面を用いて詳細に説明する
。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱するこ
となくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。
従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。

なお、図面等において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、
実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、
必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。

なお、本明細書等における「第１」、「第２」、「第３」などの序数は、構成要素の混
同を避けるために付すものであり、数的に限定するものではないことを付記する。

なお、本明細書等において「上」や「下」の用語は、構成要素の位置関係が「直上」ま
たは「直下」であることを限定するものではない。例えば、「ゲート絶縁層上のゲート電
極」の表現であれば、ゲート絶縁層とゲート電極との間に他の構成要素を含むものを除外
しない。

また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に
限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり
、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「
配線」が一体となって形成されている場合なども含む。

また、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合
や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このた
め、本明細書等においては、「ソース」や「ドレイン」の用語は、入れ替えて用いること
ができるものとする。

なお、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するも
の」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するも
の」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない
。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジス
タなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有
する素子などが含まれる。

（実施の形態１）
本実施の形態では、半導体装置及び半導体装置の作製方法の一形態を、図１乃至図５を
用いて説明する。

〈半導体装置の構成例〉
図１（Ａ）および図１（Ｂ）に、半導体装置の例として、ボトムゲート構造の一つであ
るチャネルエッチ型のトランジスタの平面図および断面図を示す。図１（Ａ）は平面図で
あり、図１（Ｂ）は、図１（Ａ）におけるＡ−Ｂ断面に係る断面図である。なお、図１（
Ａ）では、煩雑になることを避けるため、トランジスタ１１０の構成要素の一部（例えば
、保護絶縁膜１０９など）を省略している。

図１（Ａ）および図１（Ｂ）に示すトランジスタ１１０は、絶縁表面を有する基板１０
０上に、ゲート電極１０１と、ゲート電極１０１を覆うゲート絶縁膜１０２と、ゲート絶
縁膜１０２と接し、少なくともゲート電極１０１と重畳する領域に設けられた酸化物半導
体膜１０３と、酸化物半導体膜１０３と電気的に接続するソース電極１０５ａおよびドレ
イン電極１０５ｂと、酸化物半導体膜１０３、ソース電極１０５ａおよびドレイン電極１
０５ｂを覆う保護絶縁膜１０９とを含む。

酸化物半導体膜１０３は、非晶質構造としてもよいし、単結晶、または多結晶（ポリク
リスタル）などの結晶性を有する構造としてもよい。また、完全な単結晶ではなく、完全
な非晶質でもない、非晶質相に結晶部を有する結晶−非晶質混相構造としてもよい。また
、酸化物半導体膜１０３の膜厚は、５ｎｍより大きく２００ｎｍ以下とし、好ましくは１
０ｎｍ以上３０ｎｍ以下とする。

非晶質構造の酸化物半導体膜１０３は、比較的容易に平坦な表面を得ることができるた
め、これを用いたトランジスタは動作させた際の界面散乱を低減でき、比較的容易に、比
較的高い電界効果移動度を得ることができる。

また、図１（Ｂ）に示すように、酸化物半導体膜１０３は端部に２０°乃至５０°のテ
ーパーを有していることが好ましい。酸化物半導体膜１０３の端部が垂直であると酸化物
半導体膜１０３から酸素が抜けやすく酸素欠損を生じやすいが、酸化物半導体膜１０３の
端部にテーパーを有することで酸素欠損の発生を抑制し、トランジスタ１１０のリーク電
流の発生を低減することができる。

酸化物半導体膜１０３に用いる酸化物半導体としては、少なくともインジウム（Ｉｎ）
あるいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。ま
た、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビラ
イザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビ
ライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフ
ニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）、スカンジウム（Ｓｃ）、イッ
トリウム（Ｙ）、ランタノイド（例えば、セリウム（Ｃｅ）、ネオジム（Ｎｄ）、ガドリ
ニウム（Ｇｄ））から選ばれた一種又は複数種が含まれていることが好ましい。

例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸
化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ
系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属
の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ
系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系
酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｚｒ−Ｚｎ系酸
化物、Ｉｎ−Ｔｉ−Ｚｎ系酸化物、Ｉｎ−Ｓｃ−Ｚｎ系酸化物、Ｉｎ−Ｙ−Ｚｎ系酸化物
、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、
Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉ
ｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ
−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−
Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ
−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸
化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ
−Ａｌ−Ｚｎ系酸化物を用いることができる。

ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化
物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外
の金属元素が入っていてもよい。

また、酸化物半導体として、ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０、且つ、ｍは整数でない
）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれ
た一の金属元素または複数の金属元素、若しくは上記のスタビライザーとしての元素を示
す。また、酸化物半導体として、Ｉｎ_２ＳｎＯ_５（ＺｎＯ）_ｎ（ｎ＞０、且つ、ｎは整数
）で表記される材料を用いてもよい。

例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２、Ｉｎ：Ｇａ
：Ｚｎ＝１：３：２、あるいはＩｎ：Ｇａ：Ｚｎ＝２：１：３の原子数比のＩｎ−Ｇａ−
Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。酸化物半導体膜１０３は、以上
に示す酸化物半導体材料を用いて、単層構造または積層構造で形成することができる。

ゲート絶縁膜１０２は、十分な耐圧および絶縁性を有する酸化物絶縁膜を用いることが
好ましい。ゲート絶縁膜１０２を単層構造とする場合には、例えば、酸化シリコンのよう
なシリコンを含む酸化物を含む絶縁膜を用いればよい。

また、ゲート絶縁膜１０２を積層構造としても良い。ゲート絶縁膜１０２を積層構造と
する場合、酸化ガリウム、酸化アルミニウム、窒化シリコン、酸化窒化シリコン、酸化窒
化アルミニウム、酸化イットリウム、酸化ランタンまたは窒化酸化シリコンなどの上に酸
化シリコンを積層すればよい。また、酸化ハフニウム、ハフニウムシリケート（ＨｆＳｉ
_ｘＯ_ｙｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉＯ_ｘＮ_ｙ
（ｘ＞０、ｙ＞０））、ハフニウムアルミネート（ＨｆＡｌ_ｘＯ_ｙ（ｘ＞０、ｙ＞０））
などのｈｉｇｈ−ｋ材料の上に酸化シリコンを積層すればよい。また、ｈｉｇｈ−ｋ材料
を用いることでゲートリーク電流を低減することができる。

ゲート絶縁膜１０２として酸化物絶縁膜を用いることにより、当該酸化物絶縁膜を加熱
することにより酸素の一部を脱離させることができるので、酸化物半導体膜１０３に酸素
を供給し、酸化物半導体膜１０３中の酸素欠損を補填することができる。特に、ゲート絶
縁膜１０２中（バルク中）に少なくとも化学量論比を超える量の酸素が存在することが好
ましく、例えば、ゲート絶縁膜１０２として、ＳｉＯ_２＋α（ただし、α＞０）で表され
る酸化シリコン膜を用いることが好ましい。このような酸化シリコン膜をゲート絶縁膜１
０２として用いることで、酸化物半導体膜１０３に酸素を供給することができ、当該酸化
物半導体膜１０３を用いたトランジスタ１１０のトランジスタ特性を良好にすることがで
きる。

しかしながら、ゲート絶縁膜１０２として酸化シリコン膜を用いる場合、ゲート絶縁膜
１０２中のシリコンが不純物として酸化物半導体膜１０３に取り込まれるおそれがある。
酸化物半導体膜１０３にシリコンなどが不純物として取り込まれることにより、酸化物半
導体膜１０３の抵抗が増大してしまう。

そこで、本実施の形態に示す半導体装置において、酸化物半導体膜の被形成面近傍に取
り込まれるシリコンなどの不純物を抑制する。その結果、酸化物半導体膜１０３において
、ゲート絶縁膜１０２との界面から酸化物半導体膜１０３に向けてシリコンの濃度が１．
０原子％以下の濃度で分布する領域が形成される。図１（Ｂ）に示すように該領域を、領
域１０３ａと示す。また、領域１０３ａに含まれるシリコンの濃度は、０．１原子％以下
であるとより好ましい。また、領域１０３ａは、ゲート絶縁膜１０２との界面からの厚さ
が５ｎｍ以下の範囲に存在する。

なお、図１（Ｂ）に示すように、酸化物半導体膜１０３の領域１０３ａ以外の領域を領
域１０３ｂと示す。また、領域１０３ｂに含まれるシリコンの濃度は、領域１０３ａに含
まれるシリコンの濃度より小さくなる。

また、ゲート絶縁膜１０２に炭素などの不純物が含まれる場合、これも上記のシリコン
と同様に酸化物半導体膜１０３に不純物として取り込まれるおそれがある。そこで、領域
１０３ａに含まれる炭素濃度は１．０×１０^２０ａｔｏｍｓ／ｃｍ^３以下、より好ましく
は１．０×１０^１９ａｔｏｍｓ／ｃｍ^３以下とする。

このように、酸化物半導体膜１０３の領域１０３ａに取り込まれるシリコンなどの不純
物の量を低減することにより、酸化物半導体膜１０３を用いたトランジスタ１１０のオン
電流の低下を抑制することができる。よって、トランジスタ１１０によって構成される半
導体装置の動作特性の向上を図ることができる。そして、酸化物半導体膜を用いたトラン
ジスタ又は該トランジスタによって構成される半導体装置の性能向上を図ることができる
。

なお、その他の構成要素の詳細については、後述するトランジスタ１１０の作製方法に
おいて、図４（Ａ）乃至図４（Ｅ）を用いて説明する。

なお、トランジスタ１１０上には、さらに平坦化絶縁膜が設けられていても良い。また
、ゲート電極１０１、ソース電極１０５ａまたはドレイン電極１０５ｂなどと配線とを電
気的に接続させるために、ゲート絶縁膜１０２、保護絶縁膜１０９、などには開口が形成
されていても良い。また、酸化物半導体膜１０３の上方のゲート電極１０１と重畳する領
域に、さらに、第２のゲート電極を有していても良い。

また、図２（Ａ）および図２（Ｂ）に図１（Ａ）および図１（Ｂ）に示すトランジスタ
１１０とは異なる構成のトランジスタ１２０を示す。図２（Ａ）は平面図であり、図２（
Ｂ）は、図２（Ａ）におけるＣ−Ｄ断面に係る断面図である。なお、図２（Ａ）では、煩
雑になることを避けるため、トランジスタ１２０の構成要素の一部（例えば、保護絶縁膜
１０９など）を省略している。

図２（Ａ）および図２（Ｂ）に示すトランジスタ１２０は、絶縁表面を有する基板１０
０上に、ゲート電極１０１と、ゲート電極１０１を覆うゲート絶縁膜１０２と、ゲート絶
縁膜１０２と接し、少なくともゲート電極１０１と重畳する領域に設けられた酸化物半導
体膜１０３と、酸化物半導体膜１０３と電気的に接続するソース電極１０５ａおよびドレ
イン電極１０５ｂと、酸化物半導体膜１０３、ソース電極１０５ａおよびドレイン電極１
０５ｂを覆う保護絶縁膜１０９とを含む。ここで、トランジスタ１２０のトランジスタ１
１０との相違点は、保護絶縁膜１０９として上記ゲート絶縁膜１０２と同様にシリコンを
含む酸化物を含む絶縁膜を用いている点と、酸化物半導体膜１０３が保護絶縁膜１０９と
接する界面近傍に領域１０３ｃを有する点である。

トランジスタ１２０の酸化物半導体膜１０３は、領域１０３ａ乃至領域１０３ｃを有す
る。領域１０３ａは、上述のように、酸化物半導体膜１０３において、ゲート絶縁膜１０
２との界面から酸化物半導体膜１０３に向けてシリコンの濃度が１．０原子％以下の濃度
で分布する領域である。領域１０３ａは、ゲート絶縁膜１０２との界面からの厚さが５ｎ
ｍ以下の範囲に存在することが好ましい。また、領域１０３ｃは、酸化物半導体膜１０３
において、保護絶縁膜１０９との界面から酸化物半導体膜１０３に向けてシリコンの濃度
が１．０原子％より高い濃度で分布する領域である。領域１０３ｃは、保護絶縁膜１０９
との界面からの厚さが５ｎｍ以下の範囲に存在することが好ましい。またここで、酸化物
半導体膜１０３の領域１０３ａおよび領域１０３ｃ以外の領域を領域１０３ｂとする。

なお、領域１０３ｂに含まれるシリコンの濃度は、領域１０３ａに含まれるシリコンの
濃度より小さくなる。また、領域１０３ａに含まれるシリコンの濃度は、０．１原子％以
下であるとより好ましい。

このように、酸化物半導体膜１０３のバックチャネル側に当たる領域１０３ｃに、シリ
コンなどの不純物を多く含ませて抵抗を増大させることにより、トランジスタ１２０のオ
フ電流の低減を図ることができる。また、トランジスタ１１０と同様に、酸化物半導体膜
１０３の領域１０３ａに取り込まれるシリコンなどの不純物の量を低減することにより、
酸化物半導体膜１０３を用いたトランジスタ１２０のオン電流の低下を抑制することがで
きる。

その他の構成要素については、図１（Ａ）および図１（Ｂ）に示す半導体装置と同様で
ある。詳細は、図１（Ａ）および図１（Ｂ）に関する記載を参酌することができる。

また、図１および図２に示すトランジスタは所謂チャネルエッチ型のトランジスタであ
るが、本実施の形態に示す半導体装置はこれに限られるものではない。図３（Ａ）および
図３（Ｂ）に、図１および図２に示すトランジスタとは異なるチャネルストップ型のトラ
ンジスタ１３０の構成例を示す。図３（Ａ）は平面図であり、図３（Ｂ）は、図３（Ａ）
におけるＥ−Ｆ断面に係る断面図である。なお、図３（Ａ）では、煩雑になることを避け
るため、トランジスタ１３０の構成要素の一部（例えば、保護絶縁膜１０９など）を省略
している。また、図３（Ａ）では、理解が容易になるようにチャネル保護膜１０８の形状
を立体的に示している。

図３（Ａ）および図３（Ｂ）に示すトランジスタ１３０は、絶縁表面を有する基板１０
０上に、ゲート電極１０１と、ゲート電極１０１を覆うゲート絶縁膜１０２と、ゲート絶
縁膜１０２と接し、少なくともゲート電極１０１と重畳する領域に設けられた酸化物半導
体膜１０３と、酸化物半導体膜１０３上に接して設けられたチャネル保護膜１０８と、チ
ャネル保護膜１０８上に設けられて酸化物半導体膜１０３と電気的に接続するソース電極
１０５ａおよびドレイン電極１０５ｂと、そして、酸化物半導体膜１０３、ソース電極１
０５ａおよびドレイン電極１０５ｂを覆う保護絶縁膜１０９とを含む。また、酸化物半導
体膜１０３は、トランジスタ１１０と同様に領域１０３ａおよび領域１０３ｂを有する。
つまり、トランジスタ１３０のトランジスタ１１０との相違点はチャネル保護膜１０８を
有する点である。

チャネル保護膜１０８としては、酸素を含む無機絶縁膜を用いることが好ましく、例え
ば、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム
膜、酸化ガリウム膜、酸化ハフニウム膜などの絶縁膜を用いることができる。また、チャ
ネル保護膜１０８の膜厚としては５ｎｍ以上３００ｎｍ以下とすることが好ましい。

このように、酸化物半導体膜１０３上に接してチャネル保護膜１０８を設けることによ
り、ソース電極１０５ａおよびドレイン電極１０５ｂのエッチングによる酸化物半導体膜
１０３のバックチャネル側へのダメージ（例えば、エッチング時のプラズマまたはエッチ
ング剤によるダメージ）を防ぐことができる。これにより、トランジスタ１３０の電気特
性を安定したものにすることができる。

また、チャネル保護膜１０８は端部に１０°以上６０°以下のテーパーを有しているこ
とが好ましい。チャネル保護膜１０８をこのような形状とすることにより、チャネル保護
膜１０８の下端部近傍における電界集中を緩和することができる。

その他の構成要素については、図１（Ａ）および図１（Ｂ）に示す半導体装置と同様で
ある。詳細は、図１（Ａ）および図１（Ｂ）に関する記載を参酌することができる。

〈トランジスタの作製工程の例〉
以下、図４または図５を用いて、図１乃至図３に示すトランジスタの作製工程の例につ
いて説明する。

〈トランジスタ１１０の作製工程〉
図４（Ａ）乃至図４（Ｅ）を用いて、図１に示すトランジスタ１１０の作製工程の一例
について説明する。

まず、絶縁表面を有する基板１００を準備する。絶縁表面を有する基板１００に使用す
ることができる基板に大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐
熱性を有していることが必要となる。例えば、バリウムホウケイ酸ガラスやアルミノホウ
ケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などの基板
を用いることができる。また、絶縁表面を有していれば、シリコンや炭化シリコンなどの
単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、
ＳＯＩ基板などを適用することも可能である。

また、基板１００として、可撓性基板を用いてもよい。可撓性基板を用いる場合、可撓
性基板上に酸化物半導体膜１０３を含むトランジスタを直接作製してもよいし、他の作製
基板に酸化物半導体膜１０３を含むトランジスタを作製し、その後可撓性基板に剥離、転
置してもよい。なお、作製基板から可撓性基板に剥離、転置するために、作製基板と酸化
物半導体膜１０３を含むトランジスタとの間に剥離層を設けるとよい。

下地膜となる絶縁膜を基板１００とゲート電極１０１との間に設けてもよい。下地膜は
、基板１００からの水素、水分などの不純物元素の拡散を防止する機能があり、窒化シリ
コン膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一
又は複数の膜による積層構造により形成することができる。

次いで、基板１００上に、ゲート電極（これと同じ層で形成される配線を含む）を形成
するための導電膜を形成する。ゲート電極に用いる導電膜としては、例えば、モリブデン
、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金
属材料又はこれらを主成分とする合金材料を用いることができる。ゲート電極に用いる導
電膜としては、導電性の金属酸化物を用いて形成しても良い。導電性の金属酸化物として
は酸化インジウム（Ｉｎ_２Ｏ_３）、酸化スズ（ＳｎＯ_２）、酸化亜鉛（ＺｎＯ）、インジ
ウムスズ酸化物（Ｉｎ_２Ｏ_３−ＳｎＯ_２、ＩＴＯと略記する場合がある）、インジウム亜
鉛酸化物（Ｉｎ_２Ｏ_３−ＺｎＯ）、または、これらの金属酸化物材料にシリコン若しくは
酸化シリコンを含有させたものを用いることができる。ゲート電極は、上記の材料を用い
て単層で又は積層して形成することができる。形成方法も特に限定されず、蒸着法、ＣＶ
Ｄ法、スパッタリング法、スピンコート法などの各種成膜方法を用いることができる。

次いで、フォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的に
エッチングを行って、ゲート電極１０１を形成した後、レジストマスクを除去する。また
、ゲート電極１０１を形成するためのレジストマスクをインクジェット法で形成してもよ
い。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製
造コストを低減できる。なお、ゲート電極１０１のエッチングは、ドライエッチングでも
ウェットエッチングでもよく、両方を用いてもよい。

次いで、ゲート電極１０１を覆ってゲート絶縁膜１０２を形成する（図４（Ａ）参照）
。ここで、ゲート絶縁膜１０２の膜厚は、例えば１ｎｍ以上５００ｎｍ以下とすることが
できる。また、ゲート絶縁膜１０２の作製方法に特に限定はないが、例えば、スパッタリ
ング法、ＭＢＥ法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ法等を適宜用いてゲート絶縁
膜１０２を作製することができる。

ゲート絶縁膜１０２は、十分な耐圧および絶縁性を有する酸化物絶縁膜を用いることが
好ましい。ゲート絶縁膜１０２を単層構造とする場合には、例えば、酸化シリコンのよう
なシリコンを含む酸化物を含む絶縁膜を用いればよい。

また、ゲート絶縁膜１０２を積層構造としても良い。ゲート絶縁膜１０２を積層構造と
する場合、酸化ガリウム、酸化アルミニウム、窒化シリコン、酸化窒化シリコン、酸化窒
化アルミニウム、酸化イットリウム、酸化ランタンまたは窒化酸化シリコンなどの上に酸
化シリコンを積層すればよい。また、酸化ハフニウム、ハフニウムシリケート（ＨｆＳｉ
_ｘＯ_ｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉＯ_ｘＮ
_ｙ（ｘ＞０、ｙ＞０））、ハフニウムアルミネート（ＨｆＡｌ_ｘＯ_ｙ（ｘ＞０、ｙ＞０）
）などのｈｉｇｈ−ｋ材料の上に酸化シリコンを積層すればよい。また、ｈｉｇｈ−ｋ材
料を用いることでゲートリーク電流を低減することができる。

ゲート絶縁膜１０２として酸化物絶縁膜を用いることにより、後述する熱処理によって
当該酸化物絶縁膜の酸素の一部を脱離させることができるので、酸化物半導体膜１０３に
酸素を供給し、酸化物半導体膜１０３中の酸素欠損を補填することができる。特に、ゲー
ト絶縁膜１０２中（バルク中）に少なくとも化学量論比を超える量の酸素が存在すること
が好ましく、例えば、ゲート絶縁膜１０２として、ＳｉＯ_２＋α（ただし、α＞０）で表
される酸化シリコン膜を用いることが好ましい。このような酸化シリコン膜をゲート絶縁
膜１０２として用いることで、酸化物半導体膜１０３に酸素を供給することができ、当該
酸化物半導体膜１０３を用いたトランジスタ１１０のトランジスタ特性を良好にすること
ができる。

なお、酸化物半導体膜１０３を成膜する前に、アルゴンガスを導入してプラズマを発生
させる逆スパッタを行い、ゲート絶縁膜１０２の表面に付着している粉状物質（パーティ
クル、ごみともいう）を除去することが好ましい。逆スパッタとは、基板に電圧を印加し
、基板近傍にプラズマを形成して、基板側の表面を改質する方法である。なお、アルゴン
に代えて、窒素、ヘリウム、酸素などのガスを用いてもよい。

また、酸化物半導体膜１０３の成膜工程において、酸化物半導体膜１０３に水素、又は
水がなるべく含まれないようにするために、酸化物半導体膜１０３の成膜工程の前処理と
して、スパッタリング装置の予備加熱室でゲート絶縁膜１０２が成膜された基板１００を
予備加熱し、基板１００及びゲート絶縁膜１０２に吸着した水素、水分などの不純物を脱
離し排気することが好ましい。なお、予備加熱室に設ける排気手段はクライオポンプが好
ましい。

次いで、ゲート絶縁膜１０２上に、膜厚５ｎｍより大きく２００ｎｍ以下の酸化物半導
体膜１０３を成膜する（図４（Ｂ）参照）。酸化物半導体膜１０３は、非晶質構造として
もよいし、単結晶または多結晶（ポリクリスタル）などの結晶性を有する構造としてもよ
い。また、完全な単結晶ではなく、完全な非晶質でもない、非晶質相に結晶部を有する結
晶−非晶質混相構造としてもよい。なお、ゲート絶縁膜１０２および酸化物半導体膜１０
３は、大気に触れさせることなく連続して成膜するのが好ましい。

本実施の形態では、酸化物半導体膜１０３としてＩｎ−Ｇａ−Ｚｎ系酸化物ターゲット
を用いてスパッタリング法により成膜する。また、酸化物半導体膜１０３は、希ガス（代
表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガスと酸素の混合雰囲気下において
スパッタ法により形成することができる。

酸化物半導体膜１０３としてＩｎ−Ｇａ−Ｚｎ−Ｏ膜をスパッタリング法で作製するた
めのターゲットとしては、例えば、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１の酸化物タ
ーゲットや、原子数比がＩｎ：Ｇａ：Ｚｎ＝３：１：２の酸化物ターゲットや、原子数比
がＩｎ：Ｇａ：Ｚｎ＝２：１：３の酸化物ターゲットを用いることができる。ただし、酸
化物半導体膜１０３のターゲットは、これらのターゲットの材料及び組成に限定されるも
のではない。

また、酸化物ターゲットの相対密度は９０％以上１００％以下、好ましくは９５％以上
９９．９％以下である。相対密度の高い酸化物ターゲットを用いることにより、成膜した
酸化物半導体膜１０３は緻密な膜とすることができる。

酸化物半導体膜１０３を成膜する際に用いるスパッタガスとしては、水素、水、水酸基
又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。

酸化物半導体膜１０３の成膜は、減圧状態に保持された成膜室内に基板１００を保持し
て行う。このとき、基板１００を加熱しながら成膜してもよく、基板１００を加熱する場
合、基板温度を１００℃以上基板１００の歪み点以下として行う。基板１００を加熱しな
がら成膜することにより、成膜した酸化物半導体膜１０３に含まれる水素、水分などの不
純物濃度を低減することができる。また、スパッタリングによる損傷が軽減されるため好
ましい。そして、成膜室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガ
スを導入し、上記ターゲットを用いて基板１００上に酸化物半導体膜１０３を成膜する。
成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ
、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手
段は、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを
用いて排気した成膜室は、例えば、水素原子、水（Ｈ_２Ｏ）など水素原子を含む化合物（
より好ましくは炭素原子を含む化合物も）等が排気されるため、当該成膜室で成膜した酸
化物半導体膜１０３に含まれる水素、水分などの不純物の濃度を低減できる。

なお、スパッタリング法を用いて酸化物半導体膜１０３を成膜する場合、酸化物半導体
膜１０３を構成する粒子などがゲート絶縁膜１０２に対して衝突すると、ゲート絶縁膜１
０２を構成する元素が酸化物半導体膜１０３中に混入してしまう（ミキシング、ミキシン
グ効果とも言われる。）。当該混入現象は、ゲート絶縁膜１０２との界面近傍の酸化物半
導体膜１０３中、具体的には、上述の領域１０３ａにおいて、特に顕著に生じる。本実施
の形態等に記載するトランジスタでは、ゲート絶縁膜１０２近傍の酸化物半導体膜１０３
中にチャネル領域が形成されるため、ゲート絶縁膜１０２を構成する元素が当該領域に不
純物として混入することにより、トランジスタのオン特性（例えば、オン電流など）を低
下させる要因となり得る。

ここで、ゲート絶縁膜１０２上に酸化物半導体膜１０３を成膜する際に、ゲート絶縁膜
１０２と酸化物半導体膜１０３との界面近傍においてミキシングが起こる可能性について
、古典分子動力学計算により調査した結果について説明する。なお、上記計算を行うため
古典分子動力学計算ソフトウェアとして、富士通株式会社製ＳＣＩＧＲＥＳＳ ＭＥを用
いた。

ゲート絶縁膜としてアモルファス酸化シリコン膜（以下、ａ−ＳｉＯ_２と記す。）を用
いて、図６に示すモデルを作製した。計算に係る単位胞（計算単位胞）のサイズは、ｘ軸
方向に３ｎｍ、ｙ軸方向に３ｎｍ、ｚ軸方向に７．５ｎｍとした。ここで、ｘ軸及びｙ軸
は、ａ−ＳｉＯ_２膜に平行な方向であり、ｚ軸は、ａ−ＳｉＯ_２膜の膜厚方向である。な
お、計算に当たって、ｘ軸方向及びｙ軸方向に周期境界条件を適用することで、ｘ軸方向
及びｙ軸方向に十分広い膜を想定することとした。

次に、ａ−ＳｉＯ_２膜上に、１ｅＶのエネルギーをもつインジウム原子、ガリウム原子
、亜鉛原子、酸素原子を、１：１：１：４の割合（合計８４０原子）で、上方（図６中、
原子発生）から下方に向かって入射させ、温度を３００℃、時間を２ｎｓｅｃ（時間刻み
幅を０．２ｆｓ、ステップ数を１０００万回）として古典分子動力学計算を行った。

図７及び図８に、上記計算の結果を示す。図７（Ａ）に、０ｓｅｃにおける酸素原子及
びシリコン原子の配置を示し、図７（Ｂ）に、１ｎｓｅｃ後の酸素原子、シリコン原子、
ガリウム原子、及び亜鉛原子の配置を示し、図７（Ｃ）に、２ｎｓｅｃ後の酸素原子、シ
リコン原子、ガリウム原子、及び亜鉛原子の配置を示す。また、図８（Ａ）は、２ｎｓｅ
ｃ後の酸素原子、シリコン原子、ガリウム原子、及び亜鉛原子の配置を示し、図８（Ｂ）
に、２ｎｓｅｃ後のシリコン原子のみの配置を示し、図８（Ｃ）に、２ｎｓｅｃ後のイン
ジウム原子、ガリウム原子、及び亜鉛原子の配置を示す。

図８（Ｂ）に示すシリコン原子のみの配置と、図８（Ｃ）に示すインジウム原子、ガリ
ウム原子、及び亜鉛原子の配置とを比較することによって、シリコン原子の層に、インジ
ウム原子、ガリウム原子、及び亜鉛原子が浸入していることが確認された。

上記計算の結果から、１ｅＶのエネルギーをもつインジウム原子、ガリウム原子、亜鉛
原子、および酸素原子を、ａ−ＳｉＯ_２膜に入射させることより、ａ−ＳｉＯ_２膜とＩＧ
ＺＯ膜との間に、シリコン原子、インジウム原子、ガリウム原子、亜鉛原子、および酸素
原子とが混合した層が形成されることが示された。

以上の結果から、酸化物半導体膜１０３とゲート絶縁膜１０２との界面近傍においてミ
キシングを発生させないためには、酸化物半導体膜１０３を構成する粒子がゲート絶縁膜
１０２に衝突する勢いを弱くすることが有効であり、例えば、酸化物半導体膜１０３の成
膜電力を低くする、成膜圧力を高くする方法がある。または、ターゲットと被成膜基板間
の距離（以下、Ｔ−Ｓ間距離とも記載する。）を広げてもよい。

なお、上述のようにスパッタリングによるミキシングは、ゲート絶縁膜１０２との界面
近傍の酸化物半導体膜１０３中において発生しうる。よって、酸化物半導体膜１０３を構
成する粒子がゲート絶縁膜１０２に衝突する勢いを弱くしてスパッタリングを行って、ミ
キシング効果を低減して当該界面近傍の酸化物半導体膜を成膜してしまえば、その後は衝
突する勢いを強くしてもよい。例えば、酸化物半導体膜１０３の成膜電力を低くして当該
界面近傍の酸化物半導体膜を成膜し、それから成膜電力を高くして酸化物半導体膜を成膜
してもよい。また、酸化物半導体膜１０３の成膜圧力を高くして当該界面近傍の酸化物半
導体膜を成膜し、それから成膜圧力を低くして酸化物半導体膜を成膜してもよい。また、
酸化物半導体膜１０３のＴ−Ｓ間距離を広くして当該界面近傍の酸化物半導体膜を成膜し
、それからＴ−Ｓ間距離を狭くして酸化物半導体膜を成膜してもよい。

成膜電力の具体的な数値としては、１０ｋＷ以下、好ましくは１ｋＷ以下、より好まし
くは５００Ｗ以下、更に好ましくは２００Ｗ以下とすることが望ましい。なお、成膜電力
を下げるほど酸化物半導体膜１０３の成膜レートが低下してしまう。また、成膜電力が非
常に低いと、スパッタリング装置内でプラズマが発生しにくくなり、正常に成膜処理が行
えなくなる可能性が高まる。このため、成膜電力は、使用するスパッタ装置で印加するこ
とのできる最大電力の５％以上とすることが望ましい。成膜電力をどの程度まで下げるか
については、スパッタリング装置の性能や酸化物半導体膜１０３の膜厚などを鑑み、成膜
を正常に行うことができ、かつ、成膜時間がトランジスタ１１０の作製工程（タクトタイ
ム）に対して重大な影響を及ぼさない範囲で、実施者が適宜最適な電力値を選択すればよ
い。

また、成膜圧力の具体的な数値としては、０．４Ｐａ以上、好ましくは１．０Ｐａ以上
、より好ましくは２．０Ｐａ以上、更に好ましくは５．０Ｐａ以上とすることが望ましい
。なお、成膜圧力を高くするほど、成膜される膜の膜質が悪化する（例えば、膜質が疎に
なる。）傾向がある。このため、成膜圧力は１００Ｐａ以下とすることが望ましい。成膜
圧力をどの程度まで高めるかについては、酸化物半導体膜１０３に必要とされる特性（例
えば、電界効果移動度など）を鑑み、実施者が適宜最適な圧力値を選択すればよい。

また、Ｔ−Ｓ間距離の具体的な数値としては、３０ｍｍ以上、好ましくは５０ｍｍ以上
、より好ましくは１００ｍｍ以上、更に好ましくは３００ｍｍ以上とすることが望ましい
。なお、Ｔ−Ｓ間距離を広くするほど酸化物半導体膜１０３の成膜レートが低下してしま
う。このため、Ｔ−Ｓ間距離は５００ｍｍ以下とすることが望ましい。Ｔ−Ｓ間距離をど
の程度まで広げるかについては、成膜時間がトランジスタ１１０の作製工程（タクトタイ
ム）に対して重大な影響を及ぼさない範囲で、実施者が適宜最適なＴ−Ｓ間距離を選択す
ればよい。

なお、酸化物半導体膜１０３を構成する粒子がゲート絶縁膜１０２に衝突する勢いを弱
くするためには、成膜電力、成膜圧力またはＴ−Ｓ間距離のいずれか一つの条件を上述の
範囲として酸化物半導体膜１０３を成膜してもよいし、複数の条件を上述の範囲として酸
化物半導体膜１０３を成膜してもよい。

なお、スパッタリング装置として、ターゲットと被成膜基板が略平行に設置されたマグ
ネトロン方式スパッタ装置（単に、マグネトロンスパッタ装置とも言われる。）を用いた
場合、ゲート絶縁膜１０２には、酸化物半導体膜１０３を構成する粒子以外にもプラズマ
や二次電子なども衝突するため、ゲート絶縁膜１０２を構成する元素が酸化物半導体膜１
０３中に非常に混入しやすい状態にあると言える。このため、酸化物半導体膜１０３を成
膜するスパッタリング装置としては、対向ターゲット式スパッタ装置（ミラートロンスパ
ッタ装置とも言われる。）を用いてもよい。当該装置は、２枚のターゲットが対向する状
態に設置され、被成膜基板は２枚のターゲットに挟まれた空間以外の場所に、ターゲット
に対して概垂直な状態に設置されている。そして、対向する２枚のターゲット間に高密度
のプラズマを生成し、当該プラズマによりターゲット（酸化物半導体膜１０３の成膜に用
いるターゲット。）表面がスパッタリングされることで、被成膜基板に酸化物半導体膜１
０３が成膜される。このため、被成膜基板はプラズマや二次電子に直接晒されることがな
い（または非常に少ない）。

また、酸化物半導体膜１０３のスパッタリング成膜を希ガス雰囲気で行う場合、アルゴ
ンの代わりにヘリウムを用いてもよい。アルゴンより原子量の小さいヘリウムを用いるこ
とにより、酸化物半導体膜１０３を構成する粒子がゲート絶縁膜１０２に衝突する勢いを
弱くすることができる。さらに、酸化物半導体膜１０３のゲート絶縁膜１０２との界面近
傍の成膜をヘリウム雰囲気で行った後、成膜室内をアルゴン雰囲気に切り替えることによ
り、酸化物半導体膜１０３の成膜スピードを向上させることができる。

また、酸化物半導体膜１０３を、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔ
ｉｏｎ）法、蒸着法、塗布法などのゲート絶縁膜１０２への衝撃が弱い方法で成膜しても
よい。

以上のように、酸化物半導体膜１０３を構成する粒子がゲート絶縁膜１０２に衝突する
勢いを弱くして酸化物半導体膜１０３を成膜することで、上述のように、酸化物半導体膜
１０３において、ゲート絶縁膜１０２との界面から酸化物半導体膜１０３に向けてシリコ
ンの濃度が１．０原子％以下の濃度で分布する領域１０３ａと、領域１０３ａより含有さ
れるシリコン濃度が小さい領域１０３ｂが形成される。ここで、領域１０３ｂとは、酸化
物半導体膜１０３の領域１０３ａ以外の領域のことである。また、領域１０３ａに含まれ
るシリコンの濃度は、０．１原子％以下であるとより好ましい。

また、このようにして酸化物半導体膜１０３を成膜することでゲート絶縁膜１０２中に
含まれる炭素などの不純物が酸化物半導体膜１０３に混入することも低減されるので、上
述のように領域１０３ａに含まれる炭素濃度は１．０×１０^２０ａｔｏｍｓ／ｃｍ^３以下
、より好ましくは１．０×１０^１９ａｔｏｍｓ／ｃｍ^３以下となる。

このように、酸化物半導体膜１０３の領域１０３ａに取り込まれるシリコンなどの不純
物の量を低減することにより、酸化物半導体膜１０３を用いたトランジスタ１１０のオン
電流の低下を抑制することができる。

また、酸化物半導体膜１０３を構成する粒子がゲート絶縁膜１０２に衝突する勢いを弱
くして酸化物半導体膜１０３を成膜することにより、ゲート絶縁膜１０２中に酸化物半導
体膜１０３を構成する元素が混入することも抑制できる。これにより、ゲート絶縁膜１０
２中に酸化物半導体膜１０３を構成する金属元素などの導電性の高い元素が混入すること
を抑制できるので、ゲート絶縁膜１０２の抵抗率の低減を防ぐことができる。

また、酸化物半導体膜１０３の成膜後、酸化物半導体膜１０３に対して、熱処理を行っ
てもよい。当該熱処理の温度は、３００℃以上７００℃以下、または基板の歪み点未満と
する。当該熱処理を行うことで、過剰な水素（水や水酸基を含む）を除去することが可能
である。

当該熱処理は、例えば、抵抗発熱体などを用いた電気炉に被処理物を導入し、窒素雰囲
気下、４５０℃、１時間の条件で行うことができる。この間、酸化物半導体膜１０３は大
気に触れさせず、水や水素の混入が生じないようにする。

熱処理装置は電気炉に限られず、加熱されたガスなどの媒体からの熱伝導、または熱輻
射によって、被処理物を加熱する装置を用いても良い。例えば、ＧＲＴＡ（Ｇａｓ Ｒａ
ｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈ
ｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａ
ｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドラン
プ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ラ
ンプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である
。ＧＲＴＡ装置は、高温のガスを用いて熱処理を行う装置である。ガスとしては、アルゴ
ンなどの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活性気体
が用いられる。

例えば、当該熱処理として、熱せられた不活性ガス雰囲気中に被処理物を投入し、数分
間熱した後、当該不活性ガス雰囲気から被処理物を取り出すＧＲＴＡ処理を行ってもよい
。ＧＲＴＡ処理を用いると短時間での高温熱処理が可能となる。また、被処理物の耐熱温
度を超える温度条件であっても適用が可能となる。なお、処理中に、不活性ガスを、酸素
を含むガスに切り替えても良い。

なお、不活性ガス雰囲気としては、窒素、または希ガス（ヘリウム、ネオン、アルゴン
等）を主成分とする雰囲気であって、水、水素などが含まれない雰囲気を適用するのが望
ましい。例えば、熱処理装置に導入する窒素や、ヘリウム、ネオン、アルゴン等の希ガス
の純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上
（すなわち、不純物濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とする。

また、当該熱処理で酸化物半導体膜１０３を加熱した後、同じ炉に高純度の酸素ガス、
一酸化二窒素ガス、高純度の一酸化二窒素ガス、又は超乾燥エア（ＣＲＤＳ（キャビティ
リングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ
（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下
の空気）を導入してもよい。酸素ガスまたは一酸化二窒素ガスに、水、水素などが含まれ
ないことが好ましい。または、熱処理装置に導入する酸素ガスまたは一酸化二窒素ガスの
純度を、６Ｎ以上好ましくは７Ｎ以上（即ち、酸素ガスまたは一酸化二窒素ガス中の不純
物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。酸素ガス
又は一酸化二窒素ガスの作用により、上記熱処理によって同時に減少してしまった酸化物
半導体を構成する主成分材料である酸素を供給することによって、酸化物半導体膜を高純
度化及びｉ型（真性）化することができる。

なお、ここでは、酸化物半導体膜を島状に加工する前に、熱処理を行う構成について説
明したが、開示する発明の一態様はこれに限定して解釈されない。酸化物半導体膜を島状
に加工した後に、当該熱処理を行ってもよい。

次いで、酸化物半導体膜１０３をフォトリソグラフィ工程により島状の酸化物半導体膜
１０３に加工するのが好ましい（図４（Ｃ）参照）。また、島状の酸化物半導体膜１０３
を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスク
をインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減でき
る。なお、酸化物半導体膜１０３のエッチングは、ドライエッチングでもウェットエッチ
ングでもよく、両方を用いてもよい。

ここで、図４（Ｃ）に示すように、酸化物半導体膜１０３は端部に２０°乃至５０°の
テーパーを有していることが好ましい。酸化物半導体膜１０３の端部が垂直であると酸化
物半導体膜１０３から酸素が抜けやすく酸素欠損を生じやすいが、酸化物半導体膜１０３
の端部にテーパーを有することで酸素欠損の発生を抑制し、トランジスタ１１０のリーク
電流の発生を低減することができる。

次いで、酸化物半導体膜１０３上に、ソース電極及びドレイン電極（これと同じ層で形
成される配線を含む）に用いる導電膜を成膜する。ソース電極及びドレイン電極に用いる
導電膜としては、例えば、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、
タングステンから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化
物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる
。また、アルミニウム、銅などの金属膜の下側又は上側の一方または双方にチタン、モリ
ブデン、タングステンなどの高融点金属膜またはそれらの金属窒化物膜（窒化チタン膜、
窒化モリブデン膜、窒化タングステン膜）を積層させた構成としても良い。また、ソース
電極及びドレイン電極に用いる導電膜は、導電性の金属酸化物で形成しても良い。導電性
の金属酸化物としては酸化インジウム（Ｉｎ_２Ｏ_３）、酸化スズ（ＳｎＯ_２）、酸化亜鉛
（ＺｎＯ）、インジウムスズ酸化物（Ｉｎ_２Ｏ_３−ＳｎＯ_２、ＩＴＯと略記する）、イン
ジウム亜鉛酸化物（Ｉｎ_２Ｏ_３−ＺｎＯ）を用いることができる。ソース電極及びドレイ
ン電極に用いる導電膜は、上記の材料を用いて単層で又は積層して成膜することができる
。形成方法も特に限定されず、蒸着法、ＣＶＤ法、スパッタリング法、スピンコート法な
どの各種成膜方法を用いることができる。

フォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチン
グを行ってソース電極１０５ａ、ドレイン電極１０５ｂを形成した後、レジストマスクを
除去する（図４（Ｄ）参照）。当該フォトリソグラフィ工程におけるレジストマスク形成
時の露光には、紫外線やＫｒＦレーザ光やＡｒＦレーザ光を用いることが好ましい。ここ
で、酸化物半導体膜１０３上で隣り合うソース電極１０５ａの下端部とドレイン電極１０
５ｂの下端部との間隔幅によって、後に形成されるトランジスタのチャネル長Ｌが決定さ
れる。よって、チャネル長Ｌ＝２５ｎｍ未満の露光を行う場合には、例えば、数ｎｍ〜数
１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）を用
いてフォトリソグラフィ工程でのレジストマスク形成時の露光を行うとよい。超紫外線に
よる露光は、解像度が高く焦点深度も大きい。従って、後に形成されるトランジスタのチ
ャネル長Ｌを微細化することが可能であり、回路の動作速度を高速化できる。

また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透
過した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジスト
マスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジスト
マスクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形する
ことができるため、異なるパターンに加工する複数のエッチング工程に用いることができ
る。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対
応するレジストマスクを形成することができる。よって露光マスク数を削減することがで
き、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。

なお、導電膜のエッチングの際に、酸化物半導体膜１０３がエッチングされ、分断する
ことのないようエッチング条件を最適化することが望まれる。しかしながら、導電膜のみ
をエッチングし、酸化物半導体膜１０３を全くエッチングしないという条件を得ることは
難しく、導電膜のエッチングの際に酸化物半導体膜１０３は一部のみがエッチングされ、
例えば、酸化物半導体膜１０３の膜厚の５％乃至５０％がエッチングされ、溝部（凹部）
を有する酸化物半導体膜１０３となることもある。

次いで、ソース電極１０５ａ、及びドレイン電極１０５ｂを覆い、且つ酸化物半導体膜
１０３の一部と接する保護絶縁膜１０９を形成する（図４（Ｅ）参照）。保護絶縁膜１０
９としては、無機絶縁膜を用いることが好ましく、酸化シリコン膜、酸化窒化シリコン膜
、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ガリウム膜、酸化ハフニウム膜な
どの酸化物絶縁膜を単層、或いは積層して用いればよい。また、上述の酸化物絶縁膜上に
、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、窒化酸化アルミニウム膜
などの窒化物絶縁膜の単層、或いは積層をさらに形成してもよい。例えば、スパッタリン
グ法を用いて、ソース電極１０５ａ及びドレイン電極１０５ｂ側から順に酸化シリコン膜
及び酸化アルミニウム膜の積層を形成する。

なお当該工程において、保護絶縁膜１０９としてスパッタリング法を用いてシリコンを
含む酸化物を含む絶縁膜を成膜し、シリコンを酸化物半導体膜１０３に混入させ、酸化物
半導体膜１０３における、酸化物半導体膜１０３と保護絶縁膜１０９が接する界面近傍に
領域１０３ｃを形成することにより、図２（Ａ）および図２（Ｂ）に示すトランジスタ１
２０を形成することができる。ここで、領域１０３ｃは、酸化物半導体膜１０３において
、保護絶縁膜１０９との界面から酸化物半導体膜１０３に向けてシリコンの濃度が１．０
原子％より高い濃度で分布する領域である。領域１０３ｃは、保護絶縁膜１０９との界面
からの厚さが５ｎｍ以下の範囲に存在することが好ましい。

ここで、保護絶縁膜１０９としては、ゲート絶縁膜１０２と同様の絶縁膜を用いること
ができる。また、シリコンを酸化物半導体膜１０３に混入させるためには、酸化物半導体
膜１０３と保護絶縁膜１０９の界面近傍においてミキシングを発生させればよいので、ス
パッタリングの時に保護絶縁膜１０９を構成するシリコンが酸化物半導体膜１０３に衝突
する勢いを強くすればよい。例えば、保護絶縁膜１０９の成膜電力を高くする、保護絶縁
膜１０９の成膜圧力を低くする、またはＴ−Ｓ間距離を短くする等の方法がある。

このようにして、酸化物半導体膜１０３のバックチャネル側に当たる領域１０３ｃに、
シリコンなどの不純物を多く含ませて抵抗を増大させることにより、トランジスタ１２０
のオフ電流の低減を図ることができる。また、トランジスタ１１０と同様に、酸化物半導
体膜１０３の領域１０３ａに取り込まれるシリコンなどの不純物の量を低減することによ
り、酸化物半導体膜１０３を用いたトランジスタ１２０のオン電流の低下を抑制すること
ができる。

以下、トランジスタ１１０の作製方法と同様の工程でトランジスタ１２０を作製するこ
とができる。

保護絶縁膜１０９の成膜後、酸化物半導体膜１０３に対して熱処理を行うのが好ましい
。当該熱処理の温度は、３００℃以上７００℃以下、または基板の歪み点未満とする。

当該熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１
ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウムな
ど）の雰囲気下で行えばよいが、上記窒素、酸素、超乾燥空気、または希ガス等の雰囲気
に水、水素などが含まれないことが好ましい。また、熱処理装置に導入する窒素、酸素、
または希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９９
９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすること
が好ましい。

酸化物半導体膜成膜後の熱処理によって、酸化物半導体を構成する主成分材料の一つで
ある酸素が同時に減少してしまう可能性がある。しかし、当該熱処理において、シリコン
を含む酸化物を含む絶縁膜を用いて形成されるゲート絶縁膜１０２より、酸素を酸化物半
導体膜１０３へ供給することができるので、酸化物半導体膜１０３の酸素欠損を補完する
ことができる。

上述のような熱処理を行うことで、酸化物半導体膜１０３を、その主成分以外の不純物
が極力含まれないように高純度化することができる。高純度化された酸化物半導体膜１０
３中にはドナーに由来するキャリアが極めて少なく（ゼロに近い）、キャリア濃度は１×
１０^１４／ｃｍ^３未満、好ましくは１×１０^１２／ｃｍ^３未満、さらに好ましくは１×１
０^１１／ｃｍ^３未満である。このようにして、ｉ型（真性）化された酸化物半導体膜１０
３を形成することができる。

以上の工程でトランジスタ１１０が形成される（図４（Ｅ）参照）。トランジスタ１１
０は、酸化物半導体膜１０３の領域１０３ａに取り込まれるシリコンなどの不純物が低減
されている。これにより、トランジスタ１１０のオン電流の低下を抑制することができる
。

また、トランジスタ１１０上に平坦化絶縁膜を設けても良い。平坦化絶縁膜としては、
アクリル樹脂、ポリイミド樹脂、ベンゾシクロブテン系樹脂、ポリアミド樹脂、エポキシ
樹脂等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低
誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（
リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜を
複数積層させてもよい。

〈トランジスタ１３０の作製工程〉
次に、図５（Ａ）乃至図５（Ｅ）を用いて、図３に示すトランジスタ１３０の作製工程
の一例について説明する。

まず、図４（Ｃ）に示す工程までトランジスタ１１０と同様の方法で、基板１００上に
ゲート電極１０１、ゲート絶縁膜１０２および、領域１０３ａおよび領域１０３ｂを有す
る酸化物半導体膜１０３を形成する（図５（Ａ）参照）。基板１００、ゲート電極１０１
、ゲート絶縁膜１０２および酸化物半導体膜１０３の詳細については、図４（Ａ）乃至図
４（Ｃ）に関する記載を参酌することができる。

次に、チャネル保護膜に用いる絶縁膜１０７を膜厚５ｎｍ以上３００ｎｍ以下として成
膜する（図５（Ｂ）参照）。絶縁膜１０７としては、酸素を含む無機絶縁膜を用いること
が好ましく、例えば、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化
窒化アルミニウム膜、酸化ガリウム膜、酸化ハフニウム膜などの絶縁膜を用いることがで
きる。また、絶縁膜１０７の作製方法に特に限定はないが、例えば、スパッタリング法、
ＭＢＥ法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ法等を適宜用いて成膜することができ
る。

次に、フォトリソグラフィ工程により絶縁膜１０７上にレジストマスクを形成し、エッ
チングを行ってチャネル保護膜１０８を形成した後、レジストマスクを除去する（図５（
Ｃ）参照）。また、チャネル保護膜１０８を形成するためのレジストマスクをインクジェ
ット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスク
を使用しないため、製造コストを低減できる。ここでのチャネル保護膜１０８のエッチン
グは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。

ここで、図５（Ｃ）に示すように、チャネル保護膜１０８は端部に１０°以上６０°以
下のテーパーを有していることが好ましい。チャネル保護膜１０８をこのような形状とす
ることにより、チャネル保護膜１０８の下端部近傍における電界集中を緩和することがで
きる。

このように、酸化物半導体膜１０３上に接してチャネル保護膜１０８を設けることによ
り、ソース電極１０５ａおよびドレイン電極１０５ｂのエッチングによる酸化物半導体膜
１０３のバックチャネル側へのダメージ（例えば、エッチング時のプラズマまたはエッチ
ング剤によるダメージ）を防ぐことができる。これにより、安定した電気特性を有する、
酸化物半導体を用いた半導体装置を提供することができる。

次に、チャネル保護膜１０８および酸化物半導体膜１０３上に、ソース電極及びドレイ
ン電極（これと同じ層で形成される配線を含む）に用いる導電膜を成膜し、フォトリソグ
ラフィ工程により当該導電膜を選択的にエッチングしてソース電極１０５ａおよびドレイ
ン電極１０５ｂを形成する（図５（Ｄ）参照）。当該工程は図４（Ｄ）に示す工程と同様
の方法を用いて行うことができるので、ソース電極１０５ａおよびドレイン電極１０５ｂ
の詳細については、図４（Ｄ）に関する記載を参酌することができる。

次いで、ソース電極１０５ａ、及びドレイン電極１０５ｂおよびチャネル保護膜１０８
を覆って保護絶縁膜１０９を形成する（図５（Ｅ）参照）。当該工程は図４（Ｅ）に示す
工程と同様の方法を用いて行うことができるので、保護絶縁膜１０９の詳細については、
図４（Ｅ）に関する記載を参酌することができる。

以上のようにして、開示する発明の一態様は、酸化物半導体を用いた半導体装置におい
て、酸化物半導体膜の被形成面近傍に含まれる不純物濃度を低減することができる。また
、開示する発明の一態様は、酸化物半導体を用いた半導体装置において、オン電流の低下
を抑制することができる。そして、該トランジスタによって構成される半導体装置の動特
性の向上を図ることができる。

また、開示する発明の一態様は、酸化物半導体膜を用いたトランジスタ又は該トランジ
スタによって構成される半導体装置の性能向上を図ることができる。

以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと
適宜組み合わせて用いることができる。

（実施の形態２）
実施の形態１で例示したトランジスタを用いて表示機能を有する半導体装置（表示装置
ともいう）を作製することができる。また、トランジスタを含む駆動回路の一部または全
体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。

図９（Ａ）において、第１の基板４００１上に設けられた画素部４００２を囲むように
して、シール材４００５が設けられ、第２の基板４００６によって封止されている。図９
（Ａ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域
とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成さ
れた走査線駆動回路４００４、信号線駆動回路４００３が実装されている。また、別途形
成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与
えられる各種信号及び電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕ
ｉｔ）４０１８ａ、４０１８ｂから供給されている。

図９（Ｂ）及び図９（Ｃ）において、第１の基板４００１上に設けられた画素部４００
２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている
。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられ
ている。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１と
シール材４００５と第２の基板４００６とによって、表示素子と共に封止されている。図
９（Ｂ）及び図９（Ｃ）においては、第１の基板４００１上のシール材４００５によって
囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶
半導体膜で形成された信号線駆動回路４００３が実装されている。図９（Ｂ）及び図９（
Ｃ）においては、別途形成された信号線駆動回路４００３と、走査線駆動回路４００４ま
たは画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されてい
る。

また、図９（Ｂ）及び図９（Ｃ）においては、信号線駆動回路４００３を別途形成し、
第１の基板４００１に実装している例を示しているが、この構成に限定されない。走査線
駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路
の一部のみを別途形成して実装しても良い。

なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃ
ｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ
Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。図９（Ａ）は、
ＣＯＧ方法により信号線駆動回路４００３、走査線駆動回路４００４を実装する例であり
、図９（Ｂ）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図９（
Ｃ）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。

また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントロー
ラを含むＩＣ等を実装した状態にあるモジュールとを含む。

なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは
光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣもしくはＴＡＢテープも
しくはＴＣＰが取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板
が設けられたモジュール、または表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実
装されたモジュールも全て表示装置に含むものとする。

また、第１の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有
しており、実施の形態１に例示したトランジスタを適用することができる。

表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう）、発光素子
（発光表示素子ともいう）、を用いることができる。発光素子は、電流または電圧によっ
て輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ
Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的
作用によりコントラストが変化する表示媒体も適用することができる。

半導体装置の一形態について、図１０乃至図１２を用いて説明する。図１０乃至図１２
は、図９（Ｂ）のＭ−Ｎにおける断面図に相当する。

図１０乃至図１２で示すように、半導体装置は接続端子電極４０１５及び端子電極４０
１６を有しており、接続端子電極４０１５及び端子電極４０１６はＦＰＣ４０１８が有す
る端子と異方性導電膜４０１９を介して、電気的に接続されている。

接続端子電極４０１５は、第１の電極層４０３０と同じ導電膜から形成され、端子電極
４０１６は、トランジスタ４０１０、トランジスタ４０１１のソース電極及びドレイン電
極と同じ導電膜で形成されている。

また、第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４
は、トランジスタを複数有しており、図１０乃至図１２では、画素部４００２に含まれる
トランジスタ４０１０と、走査線駆動回路４００４に含まれるトランジスタ４０１１とを
例示している。

本実施の形態では、トランジスタ４０１０、トランジスタ４０１１として、実施の形態
１で示したトランジスタを適用することができる。トランジスタ４０１０、トランジスタ
４０１１は、電気的特性変動が抑制されており、電気的に安定である。よって、図１０乃
至図１２で示す本実施の形態の半導体装置として信頼性の高い半導体装置を提供すること
ができる。

走査線駆動回路４００４に含まれるトランジスタ４０１１は、絶縁膜４０３４上に第２
のゲート電極を設ける構造である。第２のゲート電極に印加される電圧を制御することに
より、トランジスタ４０１１のしきい値電圧を制御することができる。

画素部４００２に設けられたトランジスタ４０１０は表示素子と電気的に接続し、表示
パネルを構成する。表示素子は表示を行うことがでれば特に限定されず、様々な表示素子
を用いることができる。

図１０に表示素子として液晶素子を用いた液晶表示装置の例を示す。図１０において、
表示素子である液晶素子４０１３は、第１の電極層４０３０、第２の電極層４０３１、及
び液晶層４００８を含む。なお、液晶層４００８を挟持するように配向膜として機能する
絶縁膜４０３２、絶縁膜４０３３が設けられている。第２の電極層４０３１は第２の基板
４００６側に設けられ、第１の電極層４０３０と第２の電極層４０３１とは液晶層４００
８を介して積層する構成となっている。

また、スペーサ４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペ
ーサであり、液晶層４００８の膜厚（セルギャップ）を制御するために設けられている。
なお、球状のスペーサを用いていても良い。

表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子
液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これ
らの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カ
イラルネマチック相、等方相等を示す。

また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つ
であり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する
直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改
善するために数重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層に用いる
。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と
短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また、配
向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き
起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽
減することができる。よって、液晶表示装置の生産性を向上させることが可能となる。

また、液晶材料の固有抵抗率は、１×１０^９Ω・ｃｍ以上であり、好ましくは１×１０
^１１Ω・ｃｍ以上であり、さらに好ましくは１×１０^１２Ω・ｃｍ以上である。なお、本
明細書における固有抵抗率の値は、２０℃で測定した値とする。

液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリ
ーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。高純度の酸
化物半導体膜を有するトランジスタを用いることにより、各画素における液晶容量に対し
て１／３以下、好ましくは１／５以下の容量の大きさを有する保持容量を設ければ充分で
ある。

本実施の形態で用いる高純度化された酸化物半導体膜を用いたトランジスタは、オフ状
態における電流値（オフ電流値）を低くすることができる。よって、画像信号等の電気信
号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。
よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効
果を奏する。

また、本実施の形態で用いる高純度化された酸化物半導体膜を用いたトランジスタは、
比較的高い電界効果移動度が得られるため、高速駆動が可能である。よって、液晶表示装
置の画素部に上記トランジスタを用いることで、高画質な画像を提供することができる。
また、上記トランジスタは、同一基板上に駆動回路部または画素部に作り分けて作製する
ことができるため、液晶表示装置の部品点数を削減することができる。

液晶表示装置には、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−
Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉ
ｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ
Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ
Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕ
ｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉ
ｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。

また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用し
た透過型の液晶表示装置としてもよい。ここで、垂直配向モードとは、液晶表示パネルの
液晶分子の配列を制御する方式の一種であり、電圧が印加されていないときにパネル面に
対して液晶分子が垂直方向を向く方式である。垂直配向モードとしては、いくつか挙げら
れるが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍ
ｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ
）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ−Ｖｉｅｗ）モードなどを用いること
ができる。また、画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ
別の方向に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計
といわれる方法を用いることができる。

また、表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反
射防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差
基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを
用いてもよい。

また、バックライトとして複数の発光ダイオード（ＬＥＤ）を用いて、時間分割表示方
式（フィールドシーケンシャル駆動方式）を行うことも可能である。フィールドシーケン
シャル駆動方式を適用することで、カラーフィルタを用いることなく、カラー表示を行う
ことができる。

また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用い
ることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒ
は赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す
）、又はＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお
、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、本発明の一
態様はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用
することもできる。

また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光
素子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材
料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機
ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。

有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正
孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキ
ャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形
成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよ
うな発光素子は、電流励起型の発光素子と呼ばれる。

無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに
分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を
有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−
アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み
、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を
利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明
する。

発光素子は発光を取り出すために少なくとも一対の電極の一方が透明であればよい。そ
して、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出
す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の
面から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用す
ることができる。

図１１に表示素子として発光素子を用いた発光装置の例を示す。表示素子である発光素
子４５１３は、画素部４００２に設けられたトランジスタ４０１０と電気的に接続してい
る。なお発光素子４５１３の構成は、第１の電極層４０３０、電界発光層４５１１、第２
の電極層４０３１の積層構造であるが、示した構成に限定されない。発光素子４５１３か
ら取り出す光の方向などに合わせて、発光素子４５１３の構成は適宜変えることができる
。

隔壁４５１０は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹
脂材料を用い、第１の電極層４０３０上に開口部を形成し、その開口部の側壁が連続した
曲率を持って形成される傾斜面となるように形成することが好ましい。

電界発光層４５１１は、単数の層で構成されていても、複数の層が積層されるように構
成されていてもどちらでも良い。

発光素子４５１３に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極
層４０３１及び隔壁４５１０上に保護膜を形成してもよい。保護膜としては、窒化シリコ
ン膜、窒化酸化シリコン膜、ＤＬＣ膜等を形成することができる。また、第１の基板４０
０１、第２の基板４００６、及びシール材４００５によって封止された空間には充填材４
５１４が設けられ密封されている。このように外気に曝されないように気密性が高く、脱
ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー
材でパッケージング（封入）することが好ましい。

充填材４５１４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂ま
たは熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル樹脂、
ポリイミド樹脂、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）または
ＥＶＡ（エチレンビニルアセテート）を用いることができる。例えば充填材として窒素を
用いればよい。

また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）
、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けても
よい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸によ
り反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。

また、表示装置として、電子インクを駆動させる電子ペーパーを提供することも可能で
ある。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）とも呼ばれており、
紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能
という利点を有している。

電気泳動表示装置は、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒子
と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に複
数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカ
プセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示する
ものである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合において
移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含
む）とする。

このように、電気泳動表示装置は、誘電定数の高い物質が高い電界領域に移動する、い
わゆる誘電泳動的効果を利用したディスプレイである。

上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、
この電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。ま
た、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。

なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料
、半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレ
クトロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料
を用いればよい。

また、電子ペーパーとして、ツイストボール表示方式を用いる表示装置も適用すること
ができる。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に
用いる電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２
の電極層に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法
である。

図１２に、半導体装置の一形態としてアクティブマトリクス型の電子ペーパーを示す。
図１２の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。

トランジスタ４０１０と接続する第１の電極層４０３０と、第２の基板４００６に設け
られた第２の電極層４０３１との間には黒色領域４６１５ａ及び白色領域４６１５ｂを有
し、周りに液体で満たされているキャビティ４６１２を含む球形粒子４６１３が設けられ
ており、球形粒子４６１３の周囲は樹脂等の充填材４６１４で充填されている。第２の電
極層４０３１が共通電極（対向電極）に相当する。第２の電極層４０３１は、共通電位線
と電気的に接続される。

なお、図１０乃至図１２において、第１の基板４００１、第２の基板４００６としては
、ガラス基板の他、可撓性を有する基板も用いることができ、例えば透光性を有するプラ
スチック基板などを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇ
ｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオラ
イド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができ
る。また、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造の
シートを用いることもできる。

絶縁層４０２１は、無機絶縁材料又は有機絶縁材料を用いて形成することができる。な
お、アクリル樹脂、ポリイミド樹脂、ベンゾシクロブテン樹脂、ポリアミド樹脂、エポキ
シ樹脂等の、耐熱性を有する有機絶縁材料を用いると、平坦化絶縁膜として好適である。
また、上記有機絶縁材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、
ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、
これらの材料で形成される絶縁膜を複数積層させることで、絶縁層を形成してもよい。

絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタリング法、
スピンコート法、ディッピング法、スプレー塗布、液滴吐出法（インクジェット法等）、
印刷法（スクリーン印刷、オフセット印刷等）、ロールコーティング、カーテンコーティ
ング、ナイフコーティング等を用いることができる。

表示装置は光源又は表示素子からの光を透過させて表示を行う。よって、光が透過する
画素部に設けられる基板、絶縁膜、導電膜などの薄膜はすべて可視光の波長領域の光に対
して透光性とする。

表示素子に電圧を印加する第１の電極層４０３０及び第２の電極層４０３１（画素電極
層、共通電極層、対向電極層などともいう）においては、取り出す光の方向、電極層が設
けられる場所、及び電極層のパターン構造によって透光性、反射性を選択すればよい。

第１の電極層４０３０、第２の電極層４０３１は、酸化タングステンを含むインジウム
酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸
化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す
。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を
有する導電性材料を用いることができる。

また、第１の電極層４０３０、第２の電極層４０３１はタングステン（Ｗ）、モリブデ
ン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（
Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チ
タン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属
、又はその合金、若しくはその窒化物から一つ、又は複数種を用いて形成することができ
る。

また、第１の電極層４０３０、第２の電極層４０３１として、導電性高分子（導電性ポ
リマーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子とし
ては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリン
またはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、
若しくはアニリン、ピロールおよびチオフェンの２種以上からなる共重合体またはその誘
導体などがあげられる。

また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回
路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。

以上のように実施の形態１で例示したトランジスタを適用することで、信頼性の高い半
導体装置を提供することができる。なお、実施の形態１で例示したトランジスタは上述の
表示機能を有する半導体装置のみでなく、電源回路に搭載されるパワーデバイス、ＬＳＩ
等の半導体集積回路、対象物の情報を読み取るイメージセンサ機能を有する半導体装置な
ど様々な機能を有する半導体装置に適用することが可能である。

以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと
適宜組み合わせて用いることができる。

（実施の形態３）
本明細書等に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用する
ことができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジ
ョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオ
カメラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置とも
いう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機
などが挙げられる。上記実施の形態で説明した液晶表示装置を具備する電子機器の例につ
いて説明する。

図１３（Ａ）は、ノート型のパーソナルコンピュータであり、本体３００１、筐体３０
０２、表示部３００３、キーボード３００４などによって構成されている。実施の形態１
または２で示した半導体装置を適用することにより、信頼性の高いノート型のパーソナル
コンピュータとすることができる。

図１３（Ｂ）は、携帯情報端末（ＰＤＡ）であり、本体３０２１には表示部３０２３と
、外部インターフェイス３０２５と、操作ボタン３０２４等が設けられている。また操作
用の付属品としてスタイラス３０２２がある。実施の形態１または２で示した半導体装置
を適用することにより、信頼性の高い携帯情報端末（ＰＤＡ）とすることができる。

図１３（Ｃ）は、電子書籍の一例を示している。例えば、電子書籍２７００は、筐体２
７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７
０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行
うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる
。

筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組
み込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成とし
てもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とする
ことで、例えば右側の表示部（図１３（Ｃ）では表示部２７０５）に文章を表示し、左側
の表示部（図１３（Ｃ）では表示部２７０７）に画像を表示することができる。実施の形
態１または２で示した半導体装置を適用することにより、信頼性の高い電子書籍２７００
とすることができる。

また、図１３（Ｃ）では、筐体２７０１に操作部などを備えた例を示している。例えば
、筐体２７０１において、電源２７２１、操作キー２７２３、スピーカー２７２５などを
備えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同
一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体
の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部な
どを備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持
たせた構成としてもよい。

また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により
、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とするこ
とも可能である。

図１４（Ｄ）は、スマートフォンであり、筐体２８００と、ボタン２８０１と、マイク
ロフォン２８０２と、タッチパネルを備えた表示部２８０３と、スピーカ２８０４と、カ
メラ用レンズ２８０５と、を具備し、携帯型電話機としての機能を有する。実施の形態１
または２で示した半導体装置を適用することにより、信頼性の高いスマートフォンとする
ことができる。

表示部２８０３は、使用形態に応じて表示の方向が適宜変化する。また、表示部２８０
３と同一面上にカメラ用レンズ２８０５を備えているため、テレビ電話が可能である。ス
ピーカ２８０４及びマイクロフォン２８０２は音声通話に限らず、テレビ電話、録音、再
生などが可能である。

また、外部接続端子２８０６はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと
接続可能であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。ま
た、外部メモリスロット（図示せず）に記録媒体を挿入し、より大量のデータ保存及び移
動に対応できる。

また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであって
もよい。

図１３（Ｅ）は、デジタルビデオカメラであり、本体３０５１、表示部（Ａ）３０５７
、接眼部３０５３、操作スイッチ３０５４、表示部（Ｂ）３０５５、バッテリー３０５６
などによって構成されている。実施の形態１または２で示した半導体装置を適用すること
により、信頼性の高いデジタルビデオカメラとすることができる。

図１３（Ｆ）は、テレビジョン装置の一例を示している。テレビジョン装置９６００は
、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表
示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持
した構成を示している。実施の形態１または２で示した半導体装置を適用することにより
、信頼性の高いテレビジョン装置９６００とすることができる。

テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリ
モコン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機か
ら出力する情報を表示する表示部を設ける構成としてもよい。

なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機
により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線
による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方
向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である
。

以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと
適宜組み合わせて用いることができる。

本実施例では、酸化物ターゲット中に含まれるシリコンの濃度について、ＳＩＭＳ測定
を行った結果について説明する。

まず、本実施例で用いた酸化物ターゲットについて説明する。

サンプルＡとして、Ｉｎ−Ｇａ−Ｚｎ系酸化物ターゲット（原子数比がＩｎ：Ｇａ：Ｚ
ｎ＝２：１：３）を用い、サンプルＢとしてＩｎ−Ｇａ−Ｚｎ系酸化物ターゲット（原子
数比がＩｎ：Ｇａ：Ｚｎ＝３：１：２）、サンプルＣとして、Ｉｎ−Ｓｎ−Ｚｎ系酸化物
（原子数比がＩｎ：Ｓｎ：Ｚｎ＝２：１：３）を用いた。また、標準サンプルＤとして、
シリコンが添加されたＩｎ−Ｇａ−Ｚｎ系酸化物ターゲット（原子数比がＩｎ：Ｇａ：Ｚ
ｎ＝１：１：１）を用いた。

サンプルＡ、サンプルＢ、サンプルＣ、及び標準サンプルＤに対して、ＳＩＭＳ測定を
行うことにより、各サンプルに含まれるシリコンの濃度を調べた。

図１４に、サンプルＡ乃至サンプルＣ、及び標準サンプルＤのＳＩＭＳ測定の結果を示
す。

図１４に示すように、サンプルＡのシリコンの濃度は、４×１０^１８ａｔｏｍｓ／ｃｍ
^３、サンプルＢのシリコンの濃度は、３×１０^１７ａｔｏｍｓ／ｃｍ^３、サンプルＣのシ
リコンの濃度は、２×１０^１７ａｔｏｍｓ／ｃｍ^３、標準サンプルＤのシリコンの濃度は
、２×１０^１８ａｔｏｍｓ／ｃｍ^３であることがわかった。なお、本実施例のサンプルＡ
乃至サンプルＣのＳＩＭＳ測定結果は、標準サンプルＤにより定量した結果である。

上述のデータは、サンプルＡ乃至サンプルＣ、及び標準サンプルＤのターゲットを用い
て酸化物半導体膜を成膜した際に、ターゲット中に含まれるシリコン以外のシリコン（例
えば、ミキシングにより混入した絶縁膜中のシリコン）が酸化物半導体膜中に含まれるか
否かを判断する材料として用いることができる。

例えば、ターゲットとしてサンプルＡ（Ｉｎ：Ｇａ：Ｚｎ＝２：１：３（原子数比）で
ある酸化物ターゲット）を用いて成膜した酸化物半導体膜において、膜中のシリコン濃度
が４×１０^１８ａｔｏｍｓ／ｃｍ^３より高い場合、ターゲット以外の部分からシリコンが
混入されていると判断できる。

上述の実施の形態において、酸化物半導体膜中への絶縁膜構成元素の混入は、酸化物半
導体膜を成膜する際に生じるミキシングが原因であると記載したが、酸化物半導体膜を成
膜後に基板を加熱処理することで、絶縁膜構成元素が酸化物半導体中に拡散している可能
性も考えられる。そこで、本実施例では、酸化物半導体膜中への絶縁膜構成元素の混入が
熱拡散に起因するかを調査した実験についての説明を行う。

実験内容は、まず、基板上に絶縁膜および酸化物半導体膜を形成した構造の基板を３つ
準備した後、熱処理を行わないサンプル（以下、サンプルＥと呼称する。）、４５０℃の
熱処理を行ったサンプル（以下、サンプルＦと呼称する。）、６５０℃の熱処理を行った
サンプル（以下、サンプルＧと呼称する。）を作製した。そして、各サンプルについて、
飛行時間型二次イオン質量分析法（ＴｏＦ−ＳＩＭＳ：Ｔｉｍｅ−ｏｆ−ｆｌｉｇｈｔ
ｓｅｃｏｎｄａｒｙ ｉｏｎ ｍａｓｓ ｓｐｅｃｔｒｏｍｅｔｅｒ）を用いて、酸化物
半導体膜中のゲート絶縁膜との界面近傍におけるシリコン濃度を測定した。

まず、ＴｏＦ−ＳＩＭＳ測定に用いたサンプルの構造を図１５に示す。

図１５に示すサンプルは、シリコン基板２００上に酸化シリコン膜２０２を成膜し、化
学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）
装置を用いて表面の平坦性を高め、ＩＧＺＯ膜２０４を成膜し、最後に熱処理を行ったも
のである。

酸化シリコン膜２０２は、スパッタリング装置を用いて成膜した。酸化シリコン膜２０
２の成膜条件は、基板温度：１００℃、ガス流量：Ａｒ／Ｏ_２＝２５ｓｃｃｍ／２５ｓｃ
ｃｍ、成膜電力：１．５ｋＷ（ＲＦ電源）、成膜圧力：０．４Ｐａ、膜厚：３００ｎｍと
した。なお、スパッタリングターゲットとしては、酸化シリコンターゲットを用いた。な
お、酸化シリコン膜２０２を形成する前に、希弗酸にてシリコン基板２００表面に形成さ
れた酸化膜を除去した。

ＩＧＺＯ膜２０４は、スパッタリング装置を用いて成膜した。ＩＧＺＯ膜２０４の成膜
条件は、基板温度：２００℃、ガス流量：Ａｒ／Ｏ_２＝３０ｓｃｃｍ／１５ｓｃｃｍ、成
膜電力：０．５ｋＷ（ＤＣ電源）、成膜圧力：０．４Ｐａ、膜厚：１５ｎｍとした。なお
、スパッタリングターゲットとしては、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２［原子数比］の酸
化物ターゲットを用いた。

熱処理は、抵抗発熱体などを用いた電気炉に基板を導入して加熱処理を行った。処理条
件は、サンプルＦについては、加熱温度：４５０℃、加熱時間：１時間とし、サンプルＧ
については、加熱温度：６５０℃、加熱時間：１時間とした。なお、加熱雰囲気は、両サ
ンプルとも窒素および酸素の混合雰囲気とした。また、サンプルＥは、加熱処理を行って
いない。

次に、サンプルＥ乃至サンプルＧに対して、基板表面側（ＩＧＺＯ膜２０４側）からＴ
ｏＦ−ＳＩＭＳ測定を行い、酸化シリコン膜との界面近傍におけるＩＧＺＯ膜中のシリコ
ン濃度を測定した。結果を図１６に示す。

図１６より、全てのサンプルにおいて、酸化シリコン膜界面近傍の酸化物半導体膜中の
シリコン濃度は、実施例１にて記載したＩｎ−Ｇａ−Ｚｎ系酸化物ターゲット（原子数比
がＩｎ：Ｇａ：Ｚｎ＝３：１：２）中に含まれるシリコン濃度である３×１０^１７ａｔｏ
ｍｓ／ｃｍ^３よりも高くなっていることが確認できる。したがって、ゲート絶縁膜界面近
傍の酸化物半導体膜中にて測定されたシリコンは、Ｉｎ−Ｇａ−Ｚｎ系酸化物ターゲット
起因のシリコンではないと言える。

また、図１６より、加熱処理を行っていないサンプル（サンプルＥ）および、加熱処理
を行ったサンプル（サンプルＦおよびサンプルＧ）において、酸化シリコン膜界面近傍に
おける、ＩＧＺＯ膜中のシリコン濃度の傾き（Ｓｉ濃度勾配とも言える。）に、特異な差
は確認されない。したがって、酸化物半導体膜中への絶縁膜構成元素の混入は、熱拡散に
起因するものではなくミキシングに起因するものであると言える。

本実施例では、ミキシングによって生じる酸化物半導体膜中への絶縁膜構成元素の混入
を、酸化物半導体膜の成膜電力を弱くすることで抑制できるかを調査した実験についての
説明を行う。

実験内容は、まず、基板上に絶縁膜を成膜し、絶縁膜上に酸化物半導体膜を４種類の電
力条件（１ｋＷ、５ｋＷ、９ｋＷおよび１ｋＷ＋５ｋＷ）で成膜した後に、各基板に対し
て熱処理を行い４種類のサンプルを作製した。そして、各サンプルについて、酸化物半導
体膜中のゲート絶縁膜との界面近傍におけるシリコン濃度を、ＴｏＦ−ＳＩＭＳ法を用い
て測定した。

まず、ＴｏＦ−ＳＩＭＳ測定に用いたサンプルの構造を図１７に示す。

図１７に示すサンプルは、ガラス基板３００上に酸化窒化シリコン膜３０２を成膜した
後に、ＩＧＺＯ膜３０４を成膜し、最後に熱処理を行ったものである。

酸化窒化シリコン膜３０２は、高密度プラズマＣＶＤ装置を用いて成膜した。酸化窒化
シリコン膜３０２の成膜条件は、基板温度：３２５℃、ガス流量：ＳｉＨ_４／Ｎ_２Ｏ／Ａ
ｒ＝２５０ｓｃｃｍ／２５００ｓｃｃｍ／２５００ｓｃｃｍ、成膜電力：５ｋＷ×４台（
マイクロ波電源）、成膜圧力：３０Ｐａ、膜厚：１００ｎｍとした。なお、酸化窒化シリ
コン膜３０２を形成する前に、ガラス基板３００表面を洗浄してパーティクル等を除去し
た。

ＩＧＺＯ膜３０４は、スパッタリング装置を用いて成膜した。ＩＧＺＯ膜３０４の成膜
条件は、基板温度：１７０℃、ガス流量：Ａｒ／Ｏ_２＝１００ｓｃｃｍ／１００ｓｃｃｍ
、成膜圧力：０．６Ｐａ、膜厚：３５ｎｍとし、１ｋＷ、５ｋＷ、９ｋＷおよび１ｋＷ＋
５ｋＷの４条件の電力で成膜を行った（共に、ＡＣ電源使用）。なお、スパッタリングタ
ーゲットとしては、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］の酸化物ターゲットを用
いた。

なお、上述成膜電力の「１ｋＷ＋５ｋＷ」とは、最初の５ｎｍの成膜を１ｋＷの電力で
、その後の３０ｎｍの成膜を５ｋＷの電力で成膜したことを表す。また、以下では、酸化
物半導体膜を９ｋＷで成膜したサンプルをサンプルＨ、５ｋＷで成膜したサンプルをサン
プルＩ、１ｋＷで成膜したサンプルをサンプルＪ、１ｋＷ＋５ｋＷで成膜したサンプルを
サンプルＫと呼称する。

熱処理としては、抵抗発熱体などを用いた電気炉に基板を導入して加熱を行った。処理
条件は、まず、加熱温度：４５０℃、加熱雰囲気：Ｎ_２の条件で１時間の加熱を行った後
、加熱温度：６５０℃、加熱雰囲気：Ｎ_２＋Ｏ_２の条件で、１時間の加熱を行った。

次に、サンプルＨ乃至サンプルＫに対して、基板表面側（ＩＧＺＯ膜３０４側）からＴ
ｏＦ−ＳＩＭＳ測定を行い、酸化窒化シリコン膜との界面近傍におけるＩＧＺＯ膜中のシ
リコン濃度を測定した。結果を図１８に示す。なお、図１８（Ｂ）は図１８（Ａ）の一部
分を拡大した図である。

図１８より、全てのサンプルにおいて、酸化窒化シリコン膜界面近傍のＩＧＺＯ膜中の
シリコン濃度は、実施例１にて記載したＩｎ−Ｇａ−Ｚｎ系酸化物ターゲット（原子数比
がＩｎ：Ｇａ：Ｚｎ＝１：１：１）中に含まれるシリコン濃度である２×１０^１８ａｔｏ
ｍｓ／ｃｍ^３よりも高くなっていることが確認できる。したがって、酸化窒化シリコン膜
界面近傍のＩＧＺＯ膜中にて測定されたシリコンは、Ｉｎ−Ｇａ−Ｚｎ系酸化物ターゲッ
ト起因のシリコンではないと言える。

また、図１８より、酸化窒化シリコン膜界面近傍におけるＩＧＺＯ膜中のシリコン濃度
は、成膜電力を弱くするに従い低下する傾向が確認された。したがって、酸化物半導体膜
の成膜電力を弱くすることにより、ミキシングによって生じる酸化物半導体膜中への絶縁
膜構成元素の混入を抑制できることが確認された。

加えて、サンプルＪとサンプルＫのシリコン濃度が略一致していることより、成膜初期
段階は弱い電力で酸化物半導体膜を成膜し、その後、成膜電力を高めて酸化物半導体膜を
成膜しても、ミキシングによって生じる酸化物半導体膜中への絶縁膜構成元素の混入を抑
制できることが確認された。

本実施例では、シリコンを含有する酸化物半導体膜を作製し、当該酸化物半導体膜のシ
ート抵抗の測定とＸ線光電子分光法（ＸＰＳ：Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ
Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて組成分析を行った結果について説明する。

本実施例では、それぞれ異なる濃度のＳｉＯ_２（０重量％、２重量％、５重量％）を添
加したターゲットについて、異なるガス流量（酸素３３％、酸素１００％）でスパッタリ
ングを行って、酸化物半導体膜をガラス基板上に成膜してサンプルを作製した。

スパッタリングターゲットとしては、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］のＩ
ＧＺＯターゲットと、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］のＩＧＺＯターゲット
に２重量％のＳｉＯ_２を添加したターゲットと、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数
比］のＩＧＺＯターゲットに５重量％のＳｉＯ_２を添加したターゲットを用いた。

それぞれのターゲットについて、ガス流量をＯ_２＝１０ｓｃｃｍまたはＡｒ／Ｏ_２＝１
０ｓｃｃｍ／５ｓｃｃｍとして酸化物半導体膜のスパッタリング成膜を行った。また、そ
の他の成膜条件は、全サンプル共通で、基板温度：２００℃、成膜電力：１００Ｗ（ＤＣ
電源）、成膜圧力：０．４Ｐａ、膜厚：１００ｎｍとした。

つまり、ＳｉＯ_２を添加しないターゲットを用いて酸素１００％の雰囲気で成膜したサ
ンプルＬ、ＳｉＯ_２を２重量％添加したターゲットを用いて酸素１００％の雰囲気で成膜
したサンプルＭ、ＳｉＯ_２を５重量％添加したターゲットを用いて酸素１００％の雰囲気
で成膜したサンプルＮ、ＳｉＯ_２を添加しないターゲットを用いて酸素３３％の雰囲気で
成膜したサンプルＯ、ＳｉＯ_２を２重量％添加したターゲットを用いて酸素３３％の雰囲
気で成膜したサンプルＰ、ＳｉＯ_２を５重量％添加したターゲットを用いて酸素３３％の
雰囲気で成膜したサンプルＱを作製した。

さらに、サンプルＬ乃至サンプルＱを抵抗発熱体などを用いた電気炉に導入して加熱処
理を行った。当該加熱処理は、４５０℃のＮ２雰囲気で１時間の加熱を行った後、４５０
℃のＯ２雰囲気で１時間の加熱を行った。

以上の処理を施したサンプルＬ乃至サンプルＱについてシート抵抗の測定を行った。サ
ンプルＬ乃至サンプルＱのシート抵抗の測定結果を図１９のグラフに示す。図１９のグラ
フの縦軸にはシート抵抗（Ω／□）をとり、横軸にはターゲット中のＳｉＯ_２濃度（ｗｔ
％）をとっている。

図１９のグラフより、ターゲット中のＳｉＯ_２濃度が増えるにつれて、酸化物半導体膜
のシート抵抗も増加する傾向が見られる。ターゲットにＳｉＯ_２が添加されていないサン
プルＬおよびサンプルＯでは、シート抵抗が１×１０^６Ω／□程度であり、トランジスタ
などの活性層として用いることができるシート抵抗となった。また、ターゲット中のＳｉ
Ｏ_２濃度が２重量％のサンプルＭおよびサンプルＰでも、シート抵抗が１×１０^６Ω／□
乃至３×１０^６Ω／□程度であり、トランジスタなどの活性層として用いるのに好ましい
シート抵抗となった。しかし、ターゲット中のＳｉＯ_２濃度が５重量％のサンプルＮおよ
びサンプルＱでは、シート抵抗が測定上限より大きく、トランジスタなどの活性層として
用いた場合オン電流が低下するおそれがある。

このように、トランジスタの酸化物半導体膜の成膜に用いるターゲット中のＳｉＯ_２濃
度は低い方が好ましく、例えば、ターゲット中のＳｉＯ_２濃度は２重量％程度以下とすれ
ばよい。

さらに本実施例においては、サンプルＭおよびサンプルＮと同様の条件で酸化物半導体
膜をシリコン基板上に成膜してサンプルを作製し、ＸＰＳを用いて組成分析を行った。

スパッタリングターゲットとしては、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］のＩ
ＧＺＯターゲットに２重量％のＳｉＯ_２を添加したターゲットと、Ｉｎ：Ｇａ：Ｚｎ＝１
：１：１［原子数比］のＩＧＺＯターゲットに５重量％のＳｉＯ_２を添加したターゲット
を用いた。

成膜条件は、ガス流量：Ｏ_２＝１０ｓｃｃｍ、基板温度：２００℃、成膜電力：１００
Ｗ（ＤＣ電源）、成膜圧力：０．４Ｐａ、膜厚：１５ｎｍとした。

つまり、ＳｉＯ_２を２重量％添加したターゲットを用いて酸素１００％の雰囲気で成膜
したサンプルＲ、ＳｉＯ_２を５重量％添加したターゲットを用いて酸素１００％の雰囲気
で成膜したサンプルＳを作製した。

サンプルＲおよびサンプルＳについてＸＰＳを用いて組成分析を行った結果、サンプル
Ｒの酸化物半導体膜中のシリコンの濃度は、１．１原子％であり、サンプルＳの酸化物半
導体膜中のシリコンの濃度は、２．６原子％であった。つまり、ＳｉＯ_２を２重量％添加
したターゲットを用いた酸化物半導体膜中のシリコンの濃度は、１．１原子％であり、Ｓ
ｉＯ_２を５重量％添加したターゲットを用いた酸化物半導体膜中のシリコンの濃度は、２
．６原子％であった。

上述のように、ミキシングなどによって酸化物半導体膜のゲート絶縁膜との界面近傍に
シリコンなどの不純物が混入すると、チャネル形成領域の抵抗が増大し、当該トランジス
タのオン電流が低下するおそれがある。よって、酸化物半導体膜のゲート絶縁膜との界面
近傍において、上記のようにシリコンの濃度を低減させることが重要である。

１００ 基板
１０１ ゲート電極
１０２ ゲート絶縁膜
１０３ 酸化物半導体膜
１０３ａ 領域
１０３ｂ 領域
１０３ｃ 領域
１０５ａ ソース電極
１０５ｂ ドレイン電極
１０７ 絶縁膜
１０８ チャネル保護膜
１０９ 保護絶縁膜
１１０ トランジスタ
１２０ トランジスタ
１３０ トランジスタ
２００ シリコン基板
２０２ 酸化シリコン膜
２０４ ＩＧＺＯ膜
３００ ガラス基板
３０２ 酸化窒化シリコン膜
３０４ ＩＧＺＯ膜
２７００ 電子書籍
２７０１ 筐体
２７０３ 筐体
２７０５ 表示部
２７０７ 表示部
２７１１ 軸部
２７２１ 電源
２７２３ 操作キー
２７２５ スピーカー
２８００ 筐体
２８０１ ボタン
２８０２ マイクロフォン
２８０３ 表示部
２８０４ スピーカ
２８０５ カメラ用レンズ
２８０６ 外部接続端子
３００１ 本体
３００２ 筐体
３００３ 表示部
３００４ キーボード
３０２１ 本体
３０２２ スタイラス
３０２３ 表示部
３０２４ 操作ボタン
３０２５ 外部インターフェイス
３０５１ 本体
３０５３ 接眼部
３０５４ 操作スイッチ
３０５６ バッテリー
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ トランジスタ
４０１１ トランジスタ
４０１３ 液晶素子
４０１５ 接続端子電極
４０１６ 端子電極
４０１９ 異方性導電膜
４０２１ 絶縁層
４０３０ 電極層
４０３１ 電極層
４０３２ 絶縁膜
４０３３ 絶縁膜
４０３４ 絶縁膜
４５１０ 隔壁
４５１１ 電界発光層
４５１３ 発光素子
４５１４ 充填材
４６１２ キャビティ
４６１３ 球形粒子
４６１４ 充填材
４６１５ａ 黒色領域
４６１５ｂ 白色領域
９６００ テレビジョン装置
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド

Claims (1)

1. ゲート電極と、
   前記ゲート電極を覆い、シリコンを含む酸化物を含むゲート絶縁膜と、
   前記ゲート絶縁膜と接し、少なくとも前記ゲート電極と重畳する領域に設けられた酸化物半導体膜と、
   前記酸化物半導体膜と電気的に接続するソース電極およびドレイン電極と、を有し、
   前記酸化物半導体膜は、前記ゲート絶縁膜との界面から前記酸化物半導体膜に向けてシリコンが１．０原子％以下の濃度で分布する第１の領域を有する半導体装置。