TW201620141A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW201620141A
TW201620141A TW105103139A TW105103139A TW201620141A TW 201620141 A TW201620141 A TW 201620141A TW 105103139 A TW105103139 A TW 105103139A TW 105103139 A TW105103139 A TW 105103139A TW 201620141 A TW201620141 A TW 201620141A
Authority
TW
Taiwan
Prior art keywords
film
oxide semiconductor
semiconductor film
region
oxide
Prior art date
Application number
TW105103139A
Other languages
English (en)
Other versions
TWI570935B (zh
Inventor
本田達也
津吹將志
野中裕介
島津貴志
山崎舜平
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201620141A publication Critical patent/TW201620141A/zh
Application granted granted Critical
Publication of TWI570935B publication Critical patent/TWI570935B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Abstract

本發明提供一種半導體裝置，包括：閘極電極；覆蓋閘極電極並包含含有矽的氧化物的閘極絕緣膜；以與閘極絕緣膜接觸並至少與閘極電極重疊的方式設置的氧化物半導體膜；以及與氧化物半導體膜連接的源極電極及汲極電極，其中，在氧化物半導體膜中的與閘極絕緣膜接觸且厚度為5nm以下的第一區域中，矽濃度為1.0at.%以下，包含在氧化物半導體膜的第一區域之外的區域中的矽濃度比包含在第一區域中的矽濃度低，並且，至少在第一區域中包括結晶部。

Description

半導體裝置
本發明係關於半導體裝置及半導體裝置的製造方法。
注意，在本說明書中，半導體裝置是指能夠藉由利用半導體特性工作的所有裝置，因此，電光裝置、半導體電路及電子裝置都是半導體裝置。
使用形成在具有絕緣表面的基板上的半導體薄膜構成電晶體的技術受到關注。該電晶體被廣泛地應用於如積體電路(IC)及影像顯示裝置(顯示裝置)等的電子裝置。作為可以應用於電晶體的半導體薄膜，矽類半導體材料被廣泛地周知。但是，作為其他材料，氧化物半導體受到關注。
例如，已公開有作為電晶體的活性層使用包含銦(In)、鎵(Ga)及鋅(Zn)的非晶氧化物的電晶體(參照專利文獻1)。
使用氧化物半導體的電晶體的導通特性(導通電流等)比使用非晶矽的電晶體的導通特性高。為了將使用氧 化物半導體的電晶體應用於高功能裝置，需要進一步提高其特性，因此不斷研發氧化物半導體的晶化技術(參照專利文獻2)。專利文獻2公開了藉由對氧化物半導體進行熱處理來實現晶化的技術。
[專利文獻1]日本專利申請公開第2006-165528號公報
[專利文獻2]日本專利申請公開第2008-311342號公報
用於電晶體的氧化物半導體膜的大部分利用濺射法形成。然而，當對氧化物半導體膜進行蝕刻時，有時被離子化的稀有氣體元素或從靶材表面彈出的粒子將閘極絕緣膜等的成為氧化物半導體膜的被形成面的膜的粒子彈出。因此，從成為被形成面的膜彈出的粒子作為雜質元素進入到氧化物半導體膜。尤其是，有高濃度的雜質元素進入到被形成面附近的氧化物半導體膜中的擔憂。另外，當雜質元素殘留在被形成面附近的氧化物半導體膜中時會影響到電晶體的特性。
另外，當雜質元素進入到被形成面附近的氧化物半導體膜中時雜質元素會阻礙氧化物半導體膜的晶化。由此，非晶區殘留在被形成面附近的氧化物半導體膜中。
因此，也可以考慮增厚氧化物半導體膜而使用表層的結晶區。然而，為了降低寄生電容並以低耗電量使電晶體工作，較佳為減薄氧化物半導體膜。此時，由於通道形成區形成在被形成面附近的氧化物半導體膜中，所以氧化物 半導體膜的晶化較佳為進行到被形成面附近。
鑒於上述問題，本發明的目的之一是降低包含在被形成面附近的氧化物半導體膜中的雜質的濃度。另外，本發明的目的之一是提高氧化物半導體膜的結晶性。另外，本發明的目的之一是藉由使用該氧化物半導體膜提供一種具有穩定的電特性的半導體裝置。
所公開的發明的一個方式是一種半導體裝置，包括：包含含有矽的氧化物的絕緣膜；以與絕緣膜接觸的方式設置的氧化物半導體膜；與氧化物半導體膜電連接的源極電極及汲極電極；以及與氧化物半導體膜相鄰的閘極電極，其中，氧化物半導體膜包括分佈在從與閘極絕緣膜的介面向氧化物半導體膜的內側的矽的濃度為1.0at.%以下的第一區域，至少第一區域包括結晶部，並且，閘極電極隔著絕緣膜位於氧化物半導體膜之下。
另外，所公開的發明的一個方式是一種半導體裝置，包括：閘極電極；覆蓋閘極電極並包含含有矽的氧化物的閘極絕緣膜；與閘極絕緣膜接觸並至少設置在與閘極電極重疊的區域上的氧化物半導體膜；以與氧化物半導體膜接觸的方式設置的通道保護膜；以及設置在通道保護膜上並與氧化物半導體膜電連接的源極電極及汲極電極，其中，氧化物半導體膜包括分佈在從與閘極絕緣膜的介面向氧化物半導體膜的內側的矽的濃度為1.0at.%以下的第一區 域，並且，至少在第一區域中包括結晶部。
在上述各結構中較佳的是，第一區域以與閘極絕緣膜或絕緣膜接觸且厚度為5nm以下的方式設置，並且，包含在第一區域之外的區域中的矽的濃度低於包含在第一區域中的矽的濃度。
在上述各結構中較佳的是，在氧化物半導體膜的第一區域之外的區域中包括結晶部。
另外，所公開的發明的一個方式是一種半導體裝置，包括：閘極電極；覆蓋閘極電極並包含含有矽的氧化物的閘極絕緣膜；與閘極絕緣膜接觸並至少設置在與閘極電極重疊的區域上的氧化物半導體膜；與氧化物半導體膜電連接的源極電極及汲極電極；以及覆蓋氧化物半導體膜、源極電極及汲極電極並包含含有矽的氧化物的保護絕緣膜，其中，氧化物半導體膜包括分佈在從與閘極絕緣膜的介面向氧化物半導體膜的內側的矽的濃度為1.0at.%以下的第一區域，氧化物半導體膜包括分佈在從與保護絕緣膜的介面向氧化物半導體膜的內側的矽的濃度為1.0at.%以下的第二區域，並且，至少在第一區域及第二區域中包括結晶部。
在上述結構中較佳的是，第一區域以與閘極絕緣膜接觸且厚度為5nm以下的方式設置，第二區域以與保護絕緣膜接觸且厚度為5nm以下的方式設置，並且，包含在第一區域及第二區域之外的區域中的矽的濃度低於包含在第一區域及第二區域中的矽的濃度。
另外，在上述結構中較佳的是，在氧化物半導體膜的第一區域及第二區域之外的區域中包括結晶部。
另外，在上述各結構中較佳的是，結晶部的c軸在垂直於氧化物半導體膜與閘極絕緣膜或絕緣膜的介面的方向上一致。
另外，在上述各結構中較佳的是，包含在第一區域中的矽的濃度為0.1at.%以下。
另外，在上述各結構中較佳的是，閘極絕緣膜或絕緣膜包含碳，並且，第一區域的碳濃度為1.0×1020atoms/cm3以下。
根據所公開的發明的一個方式，可以降低包含在被形成面附近的氧化物半導體膜中的雜質的濃度。另外，可以提高氧化物半導體膜的結晶性。而且，可以藉由使用該氧化物半導體膜提供一種具有穩定的電特性的半導體裝置。
100‧‧‧基板
101‧‧‧閘極電極
102‧‧‧閘極絕緣膜
103‧‧‧氧化物半導體膜
103a‧‧‧區域
103b‧‧‧區域
103c‧‧‧區域
105a‧‧‧源極電極
105b‧‧‧汲極電極
107‧‧‧絕緣膜
108‧‧‧通道保護膜
109‧‧‧保護絕緣膜
110‧‧‧電晶體
120‧‧‧電晶體
130‧‧‧電晶體
200‧‧‧矽基板
202‧‧‧氧化矽膜
204‧‧‧IGZO膜
300‧‧‧玻璃基板
302‧‧‧氧氮化矽膜
304‧‧‧IGZO膜
400‧‧‧玻璃基板
402‧‧‧IGZO膜
500‧‧‧玻璃基板
502‧‧‧IGZO膜
2700‧‧‧電子書閱讀器
2701‧‧‧外殼
2703‧‧‧外殼
2705‧‧‧顯示部
2707‧‧‧顯示部
2711‧‧‧軸部
2721‧‧‧電源
2723‧‧‧操作鍵
2725‧‧‧揚聲器
2800‧‧‧外殼
2801‧‧‧按鈕
2802‧‧‧麥克風
2803‧‧‧顯示部
2804‧‧‧揚聲器
2805‧‧‧影像拍攝用透鏡
2806‧‧‧外部連接端子
3001‧‧‧主體
3002‧‧‧外殼
3003‧‧‧顯示部
3004‧‧‧鍵盤
3021‧‧‧主體
3022‧‧‧觸控筆
3023‧‧‧顯示部
3024‧‧‧操作按鈕
3025‧‧‧外部介面
3051‧‧‧主體
3053‧‧‧取景器
3054‧‧‧操作開關
3056‧‧‧電池
4001‧‧‧基板
4002‧‧‧像素部
4003‧‧‧信號線驅動電路
4004‧‧‧掃描線驅動電路
4005‧‧‧密封材料
4006‧‧‧基板
4008‧‧‧液晶層
4010‧‧‧電晶體
4011‧‧‧電晶體
4013‧‧‧液晶元件
4015‧‧‧連接端子電極
4016‧‧‧端子電極
4019‧‧‧各向異性導電膜
4021‧‧‧絕緣層
4030‧‧‧電極層
4031‧‧‧電極層
4032‧‧‧絕緣膜
4033‧‧‧絕緣膜
4034‧‧‧絕緣膜
4510‧‧‧分隔壁
4511‧‧‧電致發光層
4513‧‧‧發光元件
4514‧‧‧填充材料
4612‧‧‧空洞
4613‧‧‧球形粒子
4614‧‧‧填充材料
4615a‧‧‧黑色區域
4615b‧‧‧白色區域
9600‧‧‧電視機
9601‧‧‧外殼
9603‧‧‧顯示部
9605‧‧‧支架
在圖式中：圖1A及圖1B是示出半導體裝置的一個方式的平面圖及剖面圖；圖2A及圖2B是示出半導體裝置的一個方式的平面圖及剖面圖；圖3A及圖3B是示出半導體裝置的一個方式的平面圖及剖面圖；圖4A至圖4E是示出半導體裝置的製程的一個例子 的剖面圖；圖5A至圖5E是示出半導體裝置的製程的一個例子的剖面圖；圖6是用於計算的模型圖；圖7A至圖7C是示出計算結果的圖；圖8A至圖8C是示出計算結果的圖；圖9A至圖9C是說明半導體裝置的一個方式的圖；圖10是說明半導體裝置的一個方式的圖；圖11是說明半導體裝置的一個方式的圖；圖12是說明半導體裝置的一個方式的圖；圖13A至圖13F是示出電子裝置的圖；圖14是示出本發明的一個實施例的測量結果的圖表；圖15是示出本發明的一個實施例的樣本的結構的圖；圖16是示出本發明的一個實施例的測量結果的圖表；圖17是示出本發明的一個實施例的樣本的結構的圖；圖18A及圖18B是示出本發明的一個實施例的測量結果的圖表；圖19A及圖19B是示出本發明的一個實施例的樣本的結構的圖；圖20A及圖20B是示出本發明的一個實施例的測量 結果的圖表；圖21A及圖21B是用於計算的模型圖；圖22A及圖22B是用於計算的模型圖；圖23是示出計算結果的圖；圖24A及圖24B是用於計算的模型圖；圖25是示出計算結果的圖。
下面，參照圖式對本說明書所公開的發明的實施方式進行詳細說明。但是，本發明不侷限於以下說明，所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式及詳細內容在不脫離本發明的宗旨及其範圍的情況下可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在以下所示的實施方式所記載的內容中。
注意，為了便於理解，在圖式等中所示的各結構的位置、大小及範圍等有時不表示實際上的位置、大小及範圍等。因此，所公開的發明不一定侷限於圖式等所公開的位置、大小及範圍等。
另外，本說明書中的“第一”、“第二”、“第三”等的序數詞是為了避免構成要素的混淆而附記的，而不是用於在數目方面上進行限制。
另外，在本說明書等中，“上”或“下”不侷限於構成要素的位置關係為“直接在xx之上”或“直接在xx之下”。例如，“閘極絕緣層上的閘極電極”不排除閘極絕 緣層與閘極電極之間具有其他構成要素的情況。
另外，在本說明書等中，“電極”或“佈線”不限定構成要素的功能。例如，有時將“電極”用作“佈線”的一部分，反之亦然。再者，“電極”或“佈線”還包括多個“電極”或“佈線”形成為一體的情況等。
此外，在採用極性不同的電晶體的情況下或在電路工作中電流方向發生變化的情況等下，“源極”和“汲極”’的功能有時互相調換。因此，在本說明書等中，可以互相調換使用“源極”和“汲極”。
另外，在本說明書等中，“電連接”包括藉由“具有某種電作用的元件”連接的情況。這裏，“具有某種電作用的元件”只要可以進行連接目標間的電信號的接收，就對其沒有特別的限制。例如，“具有某種電作用的元件”不僅包括電極和佈線，而且還包括電晶體等的切換元件、電阻元件、電感器、電容器、具有其他各種功能的元件等。
實施方式1
在本實施方式中，參照圖1A至圖5E說明半導體裝置及半導體裝置的製造方法的一個方式。
〈半導體裝置的結構例〉
在圖1A及圖1B中，作為半導體裝置的例子，示出為底閘極結構的一種的通道蝕刻型電晶體的平面圖及剖面 圖。圖1A是平面圖，圖1B是沿著圖1A中的線A-B的剖面圖。注意，在圖1A中，為了簡化起見，省略電晶體110的構成要素的一部分(例如，保護絕緣膜109等)。
圖1A及圖1B所示的電晶體110在具有絕緣表面的基板100上包括：閘極電極101；覆蓋閘極電極101的閘極絕緣膜102；與閘極絕緣膜102接觸並至少設置在與閘極電極101重疊的區域中的氧化物半導體膜103；與氧化物半導體膜103電連接的源極電極105a及汲極電極105b；以及覆蓋氧化物半導體膜103、源極電極105a及汲極電極105b的保護絕緣膜109。
氧化物半導體膜103的厚度大於5nm且200nm以下，較佳為10nm以上且30nm以下。另外，氧化物半導體膜103較佳為採用具有單晶或微晶等結晶性的結構。
在本實施方式中，氧化物半導體膜103較佳為CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)膜。
CAAC-OS膜不是完全的單晶，也不是完全的非晶。CAAC-OS膜是在非晶相中具有結晶部的結晶-非晶混合相結構的氧化物半導體膜。另外，一般該結晶部分的尺寸為能夠容納於一個邊長小於100nm的立方體內的尺寸。另外，在使用透射電子顯微鏡(TEM：Transmission Electron Microscope)觀察時的影像中，包含於CAAC-OS膜中的非晶區與結晶部的邊界不明確。另外，當利用TEM時在CAAC-OS膜中觀察不到晶界(grain boundary)。因此，在CAAC-OS膜中，起因於晶界的電子遷移率的降低得到抑制。
包含於CAAC-OS膜中的結晶部的c軸在垂直於CAAC-OS膜的被形成面或表面的方向上一致，在從垂直於ab面的方向看時具有三角形或六角形的原子排列，且在從垂直於c軸的方向看時，金屬原子排列為層狀或者金屬原子和氧原子排列為層狀。另外，不同結晶部的a軸及b軸的方向也可以彼此不同。在本說明書等中，在只記載“垂直”時，也包括85°以上且95°以下的範圍。
另外，在CAAC-OS膜中，結晶部的分佈也可以不均勻。例如，在CAAC-OS膜的形成過程中，當從氧化物半導體膜的表面一側進行結晶生長時，有時表面附近的結晶部所占的比例更高。
由於包含於CAAC-OS膜中的結晶部的c軸在垂直於CAAC-OS膜的被形成面或表面的方向上一致，所以有時其根據CAAC-OS膜的形狀(被形成面的剖面形狀或膜表面的剖面形狀)而朝向不同方向。另外，結晶部的c軸方向是垂直於形成CAAC-OS膜時的被形成面或表面的方向。結晶部是藉由成膜或藉由在成膜之後進行加熱處理等的晶化處理而形成的。
使用CAAC-OS膜的電晶體能夠降低由可見光或紫外光引起的電晶體的電特性的變動。另外，可以抑制閾值的變動及偏差。因此，該電晶體的可靠性高。
另外，具有結晶性的氧化物半導體可以進一步降低塊 體內缺陷。再者，藉由提高具有結晶性的氧化物半導體膜表面的平坦性，使用該氧化物半導體的電晶體可以得到使用處於非晶狀態的氧化物半導體的電晶體的場效應遷移率以上的場效應遷移率。為了提高氧化物半導體膜表面的平坦性，較佳為在平坦的表面上形成氧化物半導體，具體地，較佳為在平均面粗糙度(Ra)為0.15nm以下，較佳為0.1nm以下的表面上形成氧化物半導體。
注意，Ra是將JIS B0601：2001(ISO4287：1997)中定義的算術平均粗糙度擴大為三維以使其能夠應用於曲面，可以以“將從基準面到指定面的偏差的絕對值平均而得的值”表示，以如下算式定義。
這裏，指定面是指成為測量粗糙度對象的面，並且是以座標(x1，y1，f(x1，y1))、(x1，y2，f(x1，y2))、(x2，y1，f(x2，y1))、(x2，y2，f(x2，y2))的四點表示的四角形的區域，指定面投影在xy平面的長方形的面積為S0，基準面的高度(指定面的平均高度)為Z0。可以利用原子力顯微鏡(AFM：Atomic Force Microscope)測量Ra。
另外，如圖1B所示，氧化物半導體膜103的端部較佳為具有20°至50°的錐角。當氧化物半導體膜103具有垂直端部時，氧容易從氧化物半導體膜103脫離而產生氧 缺陷。但是，藉由使氧化物半導體膜103的端部為錐角，可以抑制氧缺陷的產生並降低電晶體110的洩漏電流的產生。
較佳為用於氧化物半導體膜103的氧化物半導體至少包含銦(In)或鋅(Zn)。特別較佳為包含In及Zn。另外，作為用來減少使用該氧化物半導體的電晶體的電特性不均勻的穩定劑，較佳為除了包含上述元素以外，還包含選自鎵(Ga)、錫(Sn)、鉿(Hf)、鋯(Zr)、鈦(Ti)、鈧(Sc)、釔(Y)、鑭系元素(例如，鈰(Ce)、釹(Nd)、釓(Gd))中的一種或多種。
例如，作為氧化物半導體可以使用氧化銦；氧化錫；氧化鋅；二元金屬氧化物如In-Zn氧化物、Sn-Zn氧化物、Al-Zn氧化物、Zn-Mg氧化物、Sn-Mg氧化物、In-Mg氧化物、In-Ga氧化物；三元金屬氧化物如In-Ga-Zn氧化物(也稱為IGZO)、In-Al-Zn氧化物、In-Sn-Zn氧化物、Sn-Ga-Zn氧化物、Al-Ga-Zn氧化物、Sn-Al-Zn氧化物、In-Hf-Zn氧化物、In-Zr-Zn氧化物、In-Ti-Zn氧化物、In-Sc-Zn氧化物、In-Y-Zn氧化物、In-La-Zn氧化物、In-Ce-Zn氧化物、In-Pr-Zn氧化物、In-Nd-Zn氧化物、In-Sm-Zn氧化物、In-Eu-Zn氧化物、In-Gd-Zn氧化物、In-Tb-Zn氧化物、In-Dy-Zn氧化物、In-Ho-Zn氧化物、In-Er-Zn氧化物、In-Tm-Zn氧化物、In-Yb-Zn氧化物、In-Lu-Zn氧化物；以及四元金屬氧化物如In-Sn-Ga-Zn氧化物、In-Hf-Ga-Zn氧化物、In-Al-Ga-Zn氧化物、 In-Sn-Al-Zn氧化物、In-Sn-Hf-Zn氧化物、In-Hf-Al-Zn氧化物。
在此，“In-Ga-Zn氧化物”是指以In、Ga以及Zn為主要成分的氧化物，對In、Ga以及Zn的比率沒有限制。此外，也可以包含In、Ga及Zn以外的金屬元素。
另外，作為氧化物半導體可以使用由InMO3(ZnO)m(m>0，且m不是整數)表示的材料。另外，M表示選自Ga、Fe、Mn及Co中的一種或多種金屬元素或者用作上述穩定劑的元素。另外，作為氧化物半導體，也可以使用由In2SnO5(ZnO)n(n>0，且n是整數)表示的材料。
例如，可以使用其原子數比為In：Ga：Zn=1：1：1、In：Ga：Zn=3：1：2或In：Ga：Zn=2：1：3的In-Ga-Zn類氧化物或其組成附近的氧化物。
閘極絕緣膜102較佳為使用具有充分的耐壓性及絕緣性的氧化物絕緣膜。當閘極絕緣膜102採用單層結構時，例如可以使用包含氧化矽等含有矽的氧化物的絕緣膜。
另外，閘極絕緣膜102也可以採用疊層結構。當閘極絕緣膜102採用疊層結構時，可以在氧化鎵、氧化鋁、氮化矽、氧氮化矽、氧氮化鋁、氧化釔、氧化鑭或氮氧化矽等上層疊氧化矽。此外，可以在氧化鉿、矽酸鉿(HfSixOy(x>0，y>0))、添加有氮的矽酸鉿(HfSiOxNy(x>0、y>0))及鋁酸鉿(HfAlxOy(x>0、y>0))等high-k材料上層疊氧化矽。另外，藉由使用high-k材料可以降低閘極漏電流。
藉由使用氧化物絕緣膜作為閘極絕緣膜102，可以藉由對該氧化物絕緣膜進行加熱使氧的一部分脫離，從而可以將氧供應到氧化物半導體膜103以填補氧化物半導體膜103中的氧缺損。尤其是，較佳為在閘極絕緣膜102(塊體)中含有至少超過化學計量比的氧，例如，作為閘極絕緣膜102較佳為使用以SiO2+α(α>0)表示的氧化矽膜。藉由將上述氧化矽膜用作閘極絕緣膜102，可以將氧供應到氧化物半導體膜103，從而可以提高使用該氧化物半導體膜103的電晶體110的電晶體特性。
然而，當作為閘極絕緣膜102使用氧化矽膜時，有閘極絕緣膜102中的矽作為雜質進入到氧化物半導體膜103的擔憂。矽等作為雜質進入氧化物半導體膜103，成為影響到電晶體特性的要因。另外，當雜質元素進入到被形成面附近的氧化物半導體膜103中時阻礙氧化物半導體膜的晶化。由此，非晶區殘留在被形成面附近的氧化物半導體膜中。另外，當氧化物半導體膜103是CAAC-OS膜時，難以在被形成面附近形成結晶部。
尤其是，矽等雜質容易進入被形成面附近的與閘極絕緣膜102接觸的氧化物半導體膜103中。由於電晶體110的通道形成區形成在被形成面附近的氧化物半導體膜103中，所以當矽等雜質進入到被形成面附近時，有使電晶體110的特性變動的擔憂。
在此，參照圖21A至圖25對利用經典分子動力學計算檢查當作為雜質對氧化物半導體膜103添加含有矽的氧 化物的SiO2時發生的結構變化的結果進行說明。注意，作為經典分子動力學計算軟體使用富士通株式會社製造的SCIGRESS ME，以進行上述計算。在經典分子動力學法中，藉由對成為原子間相互作用的特徵的經驗勢進行定義來對作用於各原子的力量進行評價。藉由對牛頓運動方程進行數值求解，可以對各原子的運動(時間演化)進行決定論的追跡。
以下說明計算模型和計算條件。另外，在本計算中使用Born-Mayer-Huggins勢。
作為計算模型，製造1680原子的InGaZnO4的單晶結構(參照圖21A)以及使用矽(Si)原子分別取代1680原子的InGaZnO4中的In、Ga、Zn的各20原子的結構(參照圖21B)。在圖21B所示的矽(Si)取代模型中，矽(Si)占3.57atom%(2.34wt%)。另外，圖21A所示的單晶模型的密度是6.36g/cm3，並且圖21B所示的矽(Si)取代模型的密度是6.08g/cm3。
藉由在低於InGaZnO4的單晶結構的溶點(利用經典分子動力學計算的估計約為2000℃)的1727℃下，以一定的壓力(1atm)進行150psec(時間步長0.2fsec×75萬步(step))的經典分子動力學計算，而對圖21A及圖21B所示的計算模型進行結構弛豫。此外，求出上述兩個結構的徑向分佈函數g(r)。注意，徑向分佈函數g(r)是指表示在離某個原子距離r的位置上存在其他原子的概率密度的函數。隨著原子之間的相關性減弱，g(r)逐漸接近 於1。
圖22A及圖22B分別表示藉由對上述兩個計算模型進行150psec的經典分子動力學計算而得到的最終結構。另外，圖23表示各結構中的徑向分佈函數g(r)。
圖22A所示的單晶模型穩定並且其最終結構也保持晶體結構，但是圖22B所示的矽(Si)取代模型不穩定並隨著時間推移晶體結構崩潰，而變為非晶結構。另外，當參照圖23比較各結構模型的徑向分佈函數g(r)時，可知單晶模型在長距離的地點也有峰值而具有長程有序性。另一方面，在矽(Si)取代模型中，在0.6nm附近峰值消失，可知其不具有長程有序性。
從上述計算結果可知，藉由使InGaZnO4包含矽(Si)，容易使InGaZnO4非晶化。另外，確認到即使在InGaZnO4中含有矽(Si)的狀態下進行高溫加熱，InGaZnO4也不會發生晶化。
接著，參照圖21A、圖24A至圖25對利用經典分子動力學計算檢查當對氧化物半導體膜103添加碳原子(C)時發生的結構變化的結果進行說明。注意，作為經典分子動力學計算軟體使用富士通株式會社製造的SCIGRESS ME，以進行上述計算。
以下說明計算模型和計算結果。另外，在本計算中使用Born-Mayer-Huggins勢。另外，在與碳原子(C)的原子間互相作用中使用Lennard-Jones勢。
作為計算模型，製造1680原子的InGaZnO4的單晶結 構(參照圖21A)以及使用碳原子(C)分別取代1680原子的InGaZnO4中的In、Ga、Zn的各20原子且使用碳原子(C)取代氧(O)的80原子的結構(參照圖24A)。在圖24A所示的碳(C)取代模型中，碳原子(C)占8.33atom%。另外，圖21A所示的單晶模型的密度是6.36g/cm3，並且圖24A所示的碳(C)取代模型的密度是5.89g/cm3。
藉由在低於InGaZnO4的單晶結構的溶點(利用經典分子動力學計算的估計約為2000℃)的1727℃下，以一定的壓力(1atm)進行140psec(時間步長0.2fsec×75萬步(step))的經典分子動力學計算，而對圖21A及圖24A所示的計算模型進行結構弛豫。此外，求出上述兩個結構的徑向分佈函數g(r)。注意，徑向分佈函數g(r)是指表示在離某個原子距離r的位置上存在其他原子的概率密度的函數。隨著原子之間的相關性減弱，g(r)逐漸接近於1。
圖22A及圖24B分別表示藉由對上述兩個計算模型進行150psec的經典分子動力學計算而得到的最終結構。另外，圖25表示各結構中的徑向分佈函數g(r)。
圖22A所示的單晶模型穩定並且其最終結構也保持晶體結構，但是圖24B所示的碳(C)取代模型不穩定並隨著時間推移晶體結構崩潰，而變為非晶結構。另外，當參照圖25比較各結構模型的徑向分佈函數g(r)時，可知單晶模型在長距離的地點也有峰值而具有長程有序性。另一 方面，在碳(C)取代模型中，在0.6nm附近峰值消失，可知其不具有長程有序性。
從上述計算結果可知，藉由使InGaZnO4包含碳(C)，容易使InGaZnO4非晶化。另外，確認到即使在InGaZnO4中含有碳(C)的狀態下進行高溫加熱，InGaZnO4也不會發生晶化。
如上所述，雜質進入到氧化物半導體膜導致氧化物半導體膜的結晶性的降低。於是，在本實施方式所示的半導體裝置中抑制矽等雜質進入到被形成面附近的氧化物半導體膜中。其結果是，在氧化物半導體膜103中形成分佈在從與閘極絕緣膜102的介面向氧化物半導體膜103的內側的矽的濃度為1.0at.%以下的區域。該區域表示為區域103a。另外，包含在區域103a中的矽濃度更佳為0.1at.%以下。另外，區域103a以與閘極絕緣膜102接觸且厚度為5nm以下的方式設置。
另外，氧化物半導體膜103中的區域103a之外的區域表示為區域103b。另外，包含在區域103b中的矽的濃度比包含在區域103a中的矽的濃度小。
另外，當在閘極絕緣膜102中含有碳等雜質時，也有與上述矽同樣地作為雜質進入氧化物半導體膜103的擔憂。於是，將包含在區域103a中的碳濃度設定為1.0×1020atoms/cm3以下，較佳為設定為1.0×1019atoms/cm3以下。
如上所述，藉由降低進入氧化物半導體膜103的區域 103a中的矽等雜質的濃度，可以抑制電晶體110的特性變動。另外，氧化物半導體膜103的晶化可以進行到被形成面附近。另外，當氧化物半導體膜103是CAAC-OS膜時，結晶部可以形成到被形成面附近。藉由使用上述氧化物半導體膜製造電晶體，可以製造具有穩定的電特性的半導體裝置。
注意，其他構成要素的詳細內容將參照圖4A至圖4E在後述的電晶體110的製造方法中進行說明。
另外，在電晶體110上還可以設置有平坦化絕緣膜。另外，為了使源極電極105a或汲極電極105b與佈線電連接，也可以在閘極絕緣膜102及保護絕緣膜109等中形成有開口。此外，在氧化物半導體膜103的上方的與閘極電極101重疊的區域中還可以具有第二閘極電極。
另外，圖2A及圖2B示出與圖1A及圖1B所示的電晶體110不同結構的電晶體120。圖2A是平面圖，圖2B是沿著圖2A中的線C-D的剖面圖。注意，在圖2A中，為了簡化起見，省略電晶體120的構成要素的一部分(例如，保護絕緣膜109等)。
圖2A及圖2B所示的電晶體120在具有絕緣表面的基板100上包括：閘極電極101；覆蓋閘極電極101的閘極絕緣膜102；與閘極絕緣膜102接觸並至少設置在與閘極電極101重疊的區域上的氧化物半導體膜103；與氧化物半導體膜103電連接的源極電極105a及汲極電極105b；以及覆蓋氧化物半導體膜103、源極電極105a及 汲極電極105b的保護絕緣膜109。在此，電晶體120與電晶體110不同之處在於：作為保護絕緣膜109，與上述閘極絕緣膜102同樣地使用包含氧化物的絕緣膜，該氧化物含有矽；以及在氧化物半導體膜103與保護絕緣膜109接觸的介面附近具有區域103c。
電晶體120的氧化物半導體膜103包括區域103a至區域103c。區域103a是在氧化物半導體膜103中分佈在從與閘極絕緣膜102的介面向氧化物半導體膜103的內側的矽的濃度為1.0at.%以下的區域。區域103a較佳為以與閘極絕緣膜102接觸且厚度為5nm以下的方式設置。另外，區域103c是在氧化物半導體膜103中分佈在從與保護絕緣膜109的介面向氧化物半導體膜103的內側的矽的濃度為1.0at.%以下的區域。區域103c較佳為以與保護絕緣膜109接觸且厚度為5nm以下的方式設置。另外，氧化物半導體膜103中的區域103a及區域103c之外的區域表示為區域103b。
另外，包含在區域103b中的矽的濃度比包含在區域103a中的矽的濃度小。另外，包含在區域103a中的矽濃度更佳為0.1at.%以下。
在此，將包含在區域103a中的矽的濃度設定為1.0at.%以下，較佳為設定為0.1at.%以下，並將包含在區域103c中的矽的濃度設定為1.0at.%以下，較佳為設定為0.1at.%以下。另外，此時，包含在區域103b中的矽的濃度比包含在區域103a及區域103c中的矽的濃度小。
如上所述，也可以藉由降低相當於氧化物半導體膜103的背通道的區域103c中的矽等的雜質的濃度來抑制電晶體120的電特性變動。
其他構成要素與圖1A及圖1B所示的半導體裝置相同。至於詳細內容，可以參照關於圖1A及圖1B的記載。
另外，圖1A至圖2B所示的電晶體是所謂的通道蝕刻型電晶體，但是本實施方式所示的半導體裝置不侷限於此。圖3A及圖3B示出與圖1A至圖2B所示的電晶體不同的通道停止型電晶體130的結構例。圖3A是平面圖，圖3B是沿著圖3A中的線E-F的剖面圖。注意，在圖3A中，為了簡化起見，省略電晶體130的構成要素的一部分(例如，保護絕緣膜109等)。另外，為了簡化起見，圖3A示出通道保護膜108的立體圖。
圖3A及圖3B所示的電晶體130在具有絕緣表面的基板100上包括：閘極電極101；覆蓋閘極電極101的閘極絕緣膜102；與閘極絕緣膜102接觸並至少設置在與閘極電極101重疊的區域中的氧化物半導體膜103；以接觸於氧化物半導體膜103上的方式設置的通道保護膜108；設置在通道保護膜108上的與氧化物半導體膜103電連接的源極電極105a及汲極電極105b；以及覆蓋氧化物半導體膜103、源極電極105a及汲極電極105b的保護絕緣膜109。另外，與電晶體110同樣，氧化物半導體膜103包括區域103a及區域103b。就是說，電晶體130與電晶體 110的不同之處在於包括通道保護膜108。
作為通道保護膜108較佳為使用包含氧的無機絕緣膜，例如可以使用氧化矽膜、氧氮化矽膜、氧化鋁膜、氧氮化鋁膜、氧化鎵膜或氧化鉿膜等的絕緣膜。另外，較佳為將通道保護膜108的厚度設定為5nm以上且300nm以下。
如上所述，藉由以接觸於氧化物半導體膜103上的方式設置通道保護膜108，可以防止對源極電極105a及汲極電極105b進行蝕刻時產生的對氧化物半導體膜103的背通道側的損傷(例如，當進行蝕刻時電漿或蝕刻劑所導致的損傷)。由此，可以使電晶體130的電特性穩定。
此外，如圖3B所示，通道保護膜108的端部較佳為具有10°以上且60°以下的錐角。藉由將通道保護膜108形成為上述形狀，可以緩和通道保護膜108的下端部附近的電場集中。
其他構成要素與圖1A及圖1B所示的半導體裝置相同。至於詳細內容，可以參照關於圖1A及圖1B的記載。
〈電晶體的製程的例子〉
下面，參照圖4A至圖5E說明圖1A至圖3B所示的電晶體的製程的例子。
〈電晶體110的製程〉
參照圖4A至圖4E說明圖1A及圖1B所示的電晶體110的製程的一個例子。
首先，準備具有絕緣表面的基板100。對可用作具有絕緣表面的基板100的基板沒有大的限制，但是基板100需要至少具有能夠承受後面進行的熱處理的程度的耐熱性。例如，可以使用玻璃基板如硼矽酸鋇玻璃和硼矽酸鋁玻璃等、陶瓷基板、石英基板、藍寶石基板等。另外，只要具有絕緣表面，就也可以應用矽或碳化矽等的單晶半導體基板、多晶半導體基板、矽鍺等的化合物半導體基板、SOI基板等。
另外，作為基板100，也可以使用撓性基板。在使用撓性基板時，既可以在撓性基板上直接形成包括氧化物半導體膜103的電晶體，也可以在其他製造基板上形成包括氧化物半導體膜103的電晶體，然後將其從製造基板剝離並轉置到撓性基板上。另外，為了將氧化物半導體膜103從製造基板剝離並轉置到撓性基板上，較佳為在製造基板與具有氧化物半導體膜103的電晶體之間設置剝離層。
可以在基板100和閘極電極101之間設置用作基底膜的絕緣膜。該基底膜有防止氫或水分等雜質元素從基板100擴散的功能，並可以使用選自氮化矽膜、氧化矽膜、氮氧化矽膜和氧氮化矽膜中的一種或多種膜的疊層結構形成。
接著，在基板100上形成用來形成閘極電極(包括形成在與其相同層中的佈線)的導電膜。作為用於閘極電極 的導電膜，例如可以使用鉬、鈦、鉭、鎢、鋁、銅、釹、鈧等的金屬材料或以這些金屬材料為主要成分的合金材料。另外，用於閘極電極的導電膜也可以使用導電金屬氧化物形成。作為導電金屬氧化物，可以採用氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、銦錫氧化物(In2O3-SnO2，有時縮寫為ITO)、銦鋅氧化物(In2O3-ZnO)或者藉由使這些金屬氧化物材料含有矽或氧化矽而形成的金屬氧化物。閘極電極可以使用上述材料的單層或疊層形成。對形成方法也沒有特別的限制，可以使用蒸鍍法、CVD法、濺射法、旋塗法等的各種成膜方法。
接著，利用光微影製程在導電膜上形成光阻掩罩，並進行選擇性的蝕刻來形成閘極電極101，然後去除光阻掩罩。此外，也可以藉由噴墨法形成用來形成閘極電極101的光阻掩罩。當利用噴墨法形成光阻掩罩時不需要光掩模，由此可以降低製造成本。另外，作為閘極電極101的蝕刻，可以採用乾蝕刻及濕蝕刻中的一者或兩者。
接著，覆蓋閘極電極101形成閘極絕緣膜102(參照圖4A)。在此，例如可以將閘極絕緣膜102的厚度設定為1nm以上且500nm以下。另外，對閘極絕緣膜102的製造方法沒有特別的限制，而可以適當地利用濺射法、MBE法、CVD法、脈衝雷射沉積法、ALD法等製造閘極絕緣膜102。
閘極絕緣膜102較佳為使用具有充分的耐壓性及絕緣 性的氧化物絕緣膜。當閘極絕緣膜102採用單層結構時例如可以使用包含氧化矽等含有矽的氧化物的絕緣膜。
另外，閘極絕緣膜102也可以採用疊層結構。當閘極絕緣膜102採用疊層結構時，可以在氧化鎵、氧化鋁、氮化矽、氧氮化矽、氧氮化鋁、氧化釔、氧化鑭或氮氧化矽等上層疊氧化矽。此外，可以在氧化鉿、矽酸鉿(HfSixOy(x>0，y>0))、添加有氮的矽酸鉿(HfSiOxNy(x>0、y>0))及鋁酸鉿(HfAlxOy(x>0、y>0))等high-k材料上層疊氧化矽。另外，藉由使用high-k材料可以降低閘極漏電流。
藉由使用氧化物絕緣膜作為閘極絕緣膜102，可以藉由對該氧化物絕緣膜進行下述熱處理使氧的一部分脫離，從而可以將氧供應到氧化物半導體膜103以填補氧化物半導體膜103中的氧缺損。尤其是，較佳為在閘極絕緣膜102(塊體)中含有至少超過化學計量比的氧，例如，作為閘極絕緣膜102較佳為使用以SiO2+α(α>0)表示的氧化矽膜。藉由將上述氧化矽膜用作閘極絕緣膜102，可以將氧供應到氧化物半導體膜103，從而可以提高使用該氧化物半導體膜103的電晶體110的電晶體特性。
另外，也可以在形成氧化物半導體膜103之前對閘極絕緣膜102進行平坦化處理。對平坦化處理沒有特別的限制，作為平坦化處理可以使用乾蝕刻處理、電漿處理及拋光處理(例如，化學機械拋光(Chemical Mechanical Polishing：CMP)法)等。
作為電漿處理，例如可以進行引入氬氣體來產生電漿的反濺射。反濺射是指使用RF電源在氬氛圍下對基板一側施加電壓來在基板附近形成電漿以進行表面改性的方法。另外，也可以使用氮、氦、氧等代替氬氛圍。藉由進行反濺射，可以去除附著在氧化物半導體膜103的成膜表面上的粉狀物質(也稱為微粒、塵屑)。
作為平坦化處理，既可以進行多次的乾蝕刻處理、電漿處理以及拋光處理，也可以組合上述處理。此外，當組合它們而進行時，對製程順序也沒有特別的限制，可以根據氧化物半導體膜103的被形成面的凹凸狀態適當地設定。
另外，在氧化物半導體膜103的成膜製程中，為了使氧化物半導體膜103儘量不包含氫或水，作為氧化物半導體膜103的成膜製程的預處理，較佳為在濺射裝置的預熱室中對形成有閘極絕緣膜102的基板100進行預熱，而使吸附在基板100及閘極絕緣膜102的氫或水分等的雜質脫離且進行排氣。另外，設置在預熱室中的排氣單元較佳為使用低溫泵。
接著，在閘極絕緣膜102上形成厚度為大於5nm且200nm以下，較佳為10nm以上且30nm以下的氧化物半導體膜103(參照圖4B)。氧化物半導體膜103較佳為採用單晶或微晶等具有結晶性的結構。另外，氧化物半導體膜103較佳為CAAC-OS膜。另外，較佳為以不接觸於大氣的方式連續地形成閘極絕緣膜102及氧化物半導體膜 103。
在本實施方式中，使用In-Ga-Zn類氧化物靶材藉由濺射法形成氧化物半導體膜103。此外，氧化物半導體膜103可以在稀有氣體(典型為氬)氛圍下、氧氛圍下或者稀有氣體和氧的混合氛圍下利用濺射法來形成。
當將利用濺射法製造的In-Ga-Zn-O膜作為氧化物半導體膜103時，作為靶材，例如可以使用原子數比為In：Ga：Zn=1：1：1的氧化物靶材、原子數比為In：Ga：Zn=3：1：2的氧化物靶材或原子數比為In：Ga：Zn=2：1：3的氧化物靶材。但是，當將利用濺射法製造氧化物半導體膜103時，靶材不侷限於上述靶材的材料及組成。
另外，氧化物靶材的相對密度為90%以上且100%以下，較佳為95%以上且99.9%以下。藉由使用相對密度高的氧化物靶材，可以使所形成的氧化物半導體膜103成為緻密的膜。
作為當形成氧化物半導體膜103時使用的濺射氣體，較佳為使用去除了諸如氫、水、羥基或氫化物等雜質的高純度氣體。
當作為氧化物半導體膜103應用CAAC-OS膜時，作為形成該CAAC-OS膜的熱處理方法，可以舉出三個方法。第一個方法是：在200℃以上且450℃以下的成膜溫度下形成氧化物半導體膜，由此形成c軸在垂直於氧化物半導體膜的被形成面或表面的方向上一致的結晶部。第二個方法是：在以較薄的厚度形成氧化物半導體膜之後進行 200℃以上且700℃以下的熱處理，由此形成c軸在垂直於氧化物半導體膜的被形成面或表面的方向上一致的結晶部。第三個方法是：在以較薄的厚度形成第一層氧化物半導體膜之後進行200℃以上且700℃以下的熱處理，並形成第二層氧化物半導體膜，由此形成c軸在垂直於氧化物半導體膜的被形成面或表面的方向上一致的結晶部。
另外，藉由邊加熱基板100邊進行成膜，可以降低包含在所形成的氧化物半導體膜103中的氫或水等雜質的濃度。另外，可以減輕由於濺射帶來的損傷，所以是較佳的。
另外，當作為氧化物半導體膜103形成CAAC-OS膜以外的具有結晶性的氧化物半導體膜(單晶或微晶)時，對成膜溫度沒有特別的限制。
當作為氧化物半導體膜103使用CAAC-OS膜時，CAAC-OS膜例如使用作為多晶的氧化物半導體濺射靶材，且利用濺射法形成。當離子碰撞到該濺射靶材時，有時包含在濺射靶材中的結晶區域從a-b面劈開，即具有平行於a-b面的面的平板狀或顆粒狀的濺射粒子剝離。此時，藉由該平板狀的濺射粒子保持結晶狀態到達基板，可以形成CAAC-OS膜。
另外，為了形成CAAC-OS膜，較佳為應用如下條件。
藉由降低成膜時的雜質的混入，可以抑制因雜質導致的結晶狀態的破壞。例如，可以降低存在於沉積室內的雜 質濃度(氫、水、二氧化碳及氮等)。另外，可以降低成膜氣體中的雜質濃度。明確而言，使用露點為-80℃以下，較佳為-100℃以下的成膜氣體。
另外，藉由增高成膜時的基板加熱溫度，在濺射粒子到達基板之後發生濺射粒子的遷移。明確而言，在將基板加熱溫度設定為100℃以上且740℃以下，較佳為200℃以上且500℃以下的狀態下進行成膜。藉由增高成膜時的基板加熱溫度，當平板狀的濺射粒子到達基板時，在基板上發生遷移，濺射粒子的平坦的面附著到基板。
另外，較佳的是，藉由增高成膜氣體中的氧比例並對電力進行最優化，減輕成膜時的電漿損傷。將成膜氣體中的氧比例設定為30vol.%以上，較佳為100vol.%。
以下，作為濺射靶材的一個例子示出多晶In-Ga-Zn類氧化物靶材。
將InOx粉末、GaOY粉末及ZnOZ粉末以規定的莫耳數混合，進行加壓處理，然後在1000℃以上且1500℃以下的溫度下進行加熱處理，由此得到多晶In-Ga-Zn類氧化物靶材。另外，X、Y及Z為任意正數。在此，InOx粉末、GaOY粉末及ZnOZ粉末的莫耳數比例如為2：2：1、8：4：3、3：1：1、1：1：1、4：2：3或3：1：2。另外，粉末的種類及其混合莫耳數比可以根據所製造的濺射靶材適當地改變。
然後，在去除沉積室內的殘留水分的同時導入去除了氫和水分的濺射氣體，使用上述靶材在基板100上形成氧 化物半導體膜103。為了去除沉積室內的殘留水分，較佳為使用吸附型的真空泵，例如低溫泵、離子泵、鈦昇華泵。另外，作為排氣單元，也可以使用提供有冷阱的渦輪泵。因為在使用低溫泵進行了排氣的沉積室中，例如氫原子、水(H2O)等包含氫原子的化合物(更佳的是，還對包含碳原子的化合物)等被排出，所以可以降低在該沉積室中形成的氧化物半導體膜103所包含的氫、水分等雜質的濃度。
另外，在利用濺射法形成氧化物半導體膜103的情況下，當構成氧化物半導體膜103的粒子等碰撞到閘極絕緣膜102時，構成閘極絕緣膜102的元素混入到氧化物半導體膜103中(也稱為混合、混合效果)。該混入現象在與閘極絕緣膜102的介面附近的氧化物半導體膜103中，明確而言，在上述區域103a中尤為明顯。在本實施方式等所述的電晶體中，由於閘極絕緣膜102附近的氧化物半導體膜103中形成通道區，由於構成閘極絕緣膜102的元素作為雜質混入到該區域而使電晶體的導通特性(例如，導通電流等)降低。
在此，對利用經典分子動力學計算檢查當在閘極絕緣膜102上形成氧化物半導體膜103時在閘極絕緣膜102與氧化物半導體膜103的介面附近發生混合的可能性的結果進行說明。注意，作為經典分子動力學計算軟體使用富士通株式會社製造的SCIGRESS ME，以進行上述計算。
作為閘極絕緣膜使用非晶氧化矽膜(以下稱為a- SiO2)，來製造圖6所示的模型。用於計算的單位胞(計算單位胞)的尺寸如下：x軸方向為3nm，y軸方向為3nm，z軸方向為7.5nm。在此，x軸及y軸是平行於a-SiO2膜的方向，z軸是a-SiO2膜的膜厚方向。注意，在計算中，藉由將週期邊界條件應用於x軸方向及y軸方向，可以形成在x軸方向及y軸方向上充分寬的膜。
接著，在a-SiO2膜上，將具有1eV能量的銦原子、鎵原子、鋅原子及氧原子以1：1：1：4的比率(合計840原子)從上方(圖6中的“原子發生”)入射到下方，並且在溫度為300℃，時間為2nsec(時間步長為0.2fs，步驟數為1000萬次)的條件下進行經典分子動力學計算。
圖7A至圖8C示出上述計算的結果。圖7A示出0sec的氧原子及矽原子的配置，圖7B示出1nsec後的氧原子、矽原子、鎵原子及鋅原子的配置，圖7C示出2nsec後的氧原子、矽原子、鎵原子及鋅原子的配置。另外，圖8A示出2nsec後的氧原子、矽原子、鎵原子及鋅原子的配置，圖8B示出2nsec後的只有矽原子的配置，圖8C示出2nsec後的銦原子、鎵原子及鋅原子的配置。
藉由比較圖8B所示的只有矽原子的配置與圖8C所示的銦原子、鎵原子及鋅原子的配置，確認到銦原子、鎵原子及鋅原子侵入到矽原子層中。
從上述計算的結果可知，由於使具有1eV能量的銦原子、鎵原子、鋅原子及氧原子入射到a-SiO2膜，在a-SiO2膜與IGZO膜之間形成矽原子、銦原子、鎵原子、鋅原子 及氧原子所混合的層。
從上述結果可知，為了防止形成氧化物半導體膜103及閘極絕緣膜102混合的層，使構成氧化物半導體膜103的粒子碰撞到閘極絕緣膜102的衝擊降低是有效的。例如，有降低氧化物半導體膜103的成膜電力的方法或提高成膜壓力的方法。或者，也可以擴大靶材與被成膜基板之間的距離(以下也稱為T-S間距離)。
另外，如上所述，起因於濺射的混合有可能在與閘極絕緣膜102的介面附近的氧化物半導體膜103中發生。由此，降低構成氧化物半導體膜103的粒子碰撞到閘極絕緣膜102的衝擊進行濺射來在降低混合效果的狀態下形成該介面附近的氧化物半導體膜，也可以在其後提高碰撞的衝擊。例如，也可以降低氧化物半導體膜103的成膜電力形成該介面附近的氧化物半導體膜，然後提高成膜電力形成氧化物半導體膜。此外，也可以提高氧化物半導體膜103的成膜壓力形成該介面附近的氧化物半導體膜，然後降低成膜壓力形成氧化物半導體膜。此外，也可以擴大氧化物半導體膜103的T-S間距離形成該介面附近的氧化物半導體膜，然後縮小T-S間距離形成氧化物半導體膜。
成膜電力的具體數值為5kW以下，較佳為1kW以下，更佳為500W以下，進一步較佳為200W以下。另外，成膜電力越低，氧化物半導體膜103的成膜速率越低。另外，當成膜電力非常低時，不容易在濺射裝置內產生電漿，而使不能進行正常的成膜處理的可能性變高。由 此，較佳為將成膜電力設定為所使用的濺射裝置能夠施加的最大電力的5%以上。至於將成膜電力降低到什麼程度，鑒於濺射裝置的性能及氧化物半導體膜103的厚度等，實施者在能夠正常進行成膜且成膜時間對電晶體110的製程(節拍時間)沒有重大的影響的範圍中選擇適當的電力值，即可。
另外，成膜壓力的具體數值為0.4Pa以上，較佳為1.0Pa以上，更佳為2.0Pa以上，進一步較佳為5.0Pa以上。注意，有成膜壓力越高被形成的膜的膜質越差(例如，膜質變得稀疏)的傾向。由此，成膜壓力較佳為100Pa以下。至於將成膜壓力提高到什麼程度，鑒於氧化物半導體膜103所需要的特性(例如，場效應遷移率等)，實施者選擇適當的壓力值，即可。
另外，T-S間距離的具體數值為30mm以上，較佳為50mm以上，更佳為100mm以上，進一步較佳為300mm以上。注意，T-S間距離越大，氧化物半導體膜103的成膜速率越低。由此，T-S間距離較佳為500mm以下。至於將T-S間距離擴大到什麼程度，實施者在成膜時間對電晶體110的製程(節拍時間)沒有重大的影響的範圍中選擇適當的T-S間距離，即可。
另外，為了使構成氧化物半導體膜103的粒子碰撞到閘極絕緣膜102的衝擊降低，可以將成膜電力、成膜壓力和T-S間距離中的任一個條件設定為上述範圍來形成氧化物半導體膜103，也可以將成膜電力、成膜壓力和T-S間 距離中的多個條件設定為上述範圍來形成氧化物半導體膜103。
另外，當作為濺射裝置使用靶材與被形成基板設置為大致平行的磁控管方式濺射裝置(簡單地稱為磁控管濺射裝置)時，除了構成氧化物半導體膜103的粒子之外，電漿、二次電子等也碰撞到閘極絕緣膜102，由此構成閘極絕緣膜102的元素非常容易混入到氧化物半導體膜103中。由此，作為形成氧化物半導體膜103的濺射裝置，也可以使用對向靶材式濺射裝置(也稱為mirrortron sputtering apparatus)。在該裝置中，兩個靶材彼此對置，並且被成膜基板以大致垂直於靶材的方式設置於夾在兩個靶材之間的空間之外的部分中。而且，藉由將高密度電漿生成在對向的兩個靶材之間並使用該電漿對靶材(用於氧化物半導體膜103的成膜的靶材)表面進行濺射，在被成膜基板上形成氧化物半導體膜103。由此，被成膜基板不會(或者非常少)暴露於電漿或二次電子。
此外，當在稀有氣體氛圍下進行氧化物半導體膜103的濺射成膜時，也可以使用氦代替氬。藉由使用其原子量比氬小的氦，可以使構成氧化物半導體膜103的粒子碰撞到閘極絕緣膜102的衝擊降低。再者，藉由在氦氛圍下形成與閘極絕緣膜102的介面附近的氧化物半導體膜103之後將沉積室內的氛圍轉換為氬氛圍，可以提高氧化物半導體膜103的沈積速度。
另外，也可以藉由利用ALD(Atomic Layer Deposition)法、蒸鍍法、塗敷法等對閘極絕緣膜102的衝擊弱的方法形成氧化物半導體膜103。
如上所述，藉由降低構成氧化物半導體膜103的粒子碰撞到閘極絕緣膜102的衝擊形成氧化物半導體膜103，在氧化物半導體膜103中形成分佈在從與閘極絕緣膜102的介面向氧化物半導體膜103的內側的矽的濃度為1.0at.%以下的區域103a及其矽濃度比區域103a小的區域103b。在此，區域103b是指氧化物半導體膜103中的區域103a之外的區域。另外，包含在區域103a中的矽濃度較佳為0.1at.%以下。
另外，如上所述，藉由形成氧化物半導體膜103可以降低包含在閘極絕緣膜102中的碳等雜質混入到氧化物半導體膜103，所以包含在區域103a中的碳濃度為1.0×1020atoms/cm3以下，較佳為1.0×1019atoms/cm3以下。
另外，當邊對CAAC-OS膜進行加熱邊形成氧化物半導體膜103(第一個方法)時，藉由降低進入區域103a的矽等雜質的量，在被形成面附近的CAAC-OS膜中也可以形成c軸在垂直於氧化物半導體膜的被形成面或表面的方向上一致的結晶部。
另外，藉由降低構成氧化物半導體膜103的粒子碰撞到閘極絕緣膜102的衝擊形成氧化物半導體膜103，還可以抑制構成氧化物半導體膜103的元素混入到閘極絕緣膜102中。因此，由於可以抑制構成氧化物半導體膜103的金屬元素等的具有高導電性的元素混入到閘極絕緣膜102 中，所以可以防止閘極絕緣膜102的電阻率的降低。
另外，也可以在形成氧化物半導體膜103之後對氧化物半導體膜103進行熱處理。該熱處理的溫度為200℃以上且700℃以下或者低於基板的應變點。藉由進行該熱處理，可以去除過剩的氫(包含水、羥基)。
另外，當利用第二個方法或第三個方法形成CAAC-OS膜時，藉由進行該熱處理，可以形成c軸在垂直於氧化物半導體膜的被形成面或表面的方向上一致的結晶部。另外，由於在氧化物半導體膜103的區域103a中矽等雜質的濃度被降低，所以該結晶部可以形成到被形成面附近的氧化物半導體膜103中。
作為該熱處理，例如，可以將被處理物放入使用電阻發熱體等的電爐中，並在氮氛圍下以450℃加熱1小時。在該期間，不使氧化物半導體膜103接觸大氣，以避免水或氫的混入。
熱處理裝置不限於電爐，還可以使用利用被加熱的氣體等的介質的熱傳導或熱輻射來加熱被處理物的裝置。例如，可以使用GRTA(Gas Rapid Thermal Anneal：氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Anneal：燈快速熱退火)裝置等的RTA(Rapid Thermal Anneal：快速熱退火)裝置。LRTA裝置是藉由利用從鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或者高壓汞燈等的燈發射的光(電磁波)的輻射來加熱被處理物的裝置。GRTA裝置是使用高溫氣體進行熱處理的裝置。作為氣 體，使用氬等的稀有氣體或氮等的即使進行熱處理也不與被處理物產生反應的惰性氣體。
例如，作為該熱處理，可以採用GRTA處理，即：將被處理物放入被加熱的惰性氣體氛圍中，進行幾分鐘的加熱，然後從該惰性氣體氛圍中取出被處理物。藉由使用GRTA處理，可以在短時間內進行高溫熱處理。另外，即使溫度條件超過被處理物的耐熱溫度，也可以應用該方法。另外，在處理中，還可以將惰性氣體轉換為含有氧的氣體。
另外，作為惰性氣體氛圍，較佳為採用以氮或稀有氣體(氦、氖、氬等)為主要成分且不含有水、氫等的氛圍。例如，將引入熱處理裝置中的氮或氦、氖、氬等的稀有氣體的純度設定為6N(99.9999%)以上，較佳為設定為7N(99.99999%)以上(即，雜質濃度為1ppm以下，較佳為0.1ppm以下)。
另外，在利用該熱處理對氧化物半導體膜103進行加熱之後，也可以對相同的爐內引入高純度的氧氣體、一氧化二氮氣體、高純度的一氧化二氮氣體或超乾燥空氣(使用CRDS(cavity ring-down laser spectroscopy：光腔衰蕩光譜法))方式的露點儀進行測量時的水分量是20ppm(露點換算，-55℃)以下，較佳的是1ppm以下，更佳的是10ppb以下的空氣)。較佳為在氧氣體或一氧化二氮氣體中不包含水、氫等。或者，較佳為將引入到熱處理裝置的氧氣體或一氧化二氮氣體的純度設定為6N以上，較 佳為7N以上(也就是說，將氧氣體或一氧化二氮氣體中的雜質濃度設定為1ppm以下，較佳為設定為0.1ppm以下)。藉由利用氧氣體或一氧化二氮氣體的作用來供應在進行上述熱處理時減少的構成氧化物半導體的主要成分材料的氧，可以使氧化物半導體膜高度純化及i型(本質)化。
另外，當利用第三個方法形成CAAC-OS膜時，還可以形成氧化物半導體膜。因此，以c軸在垂直於氧化物半導體膜的被形成面或表面的方向上一致的結晶部為種子形成在其上的氧化物半導體膜也可以具有該結晶部。
另外，當形成CAAC-OS膜之外的具有結晶性的氧化物半導體膜(單晶或微晶)時，藉由進行該熱處理，可以使氧化物半導體膜晶化。另外，由於在氧化物半導體膜103的區域103a中矽等雜質的濃度被降低，所以可以使被形成面附近的氧化物半導體膜也晶化。
另外，雖然在此說明了在將氧化物半導體膜加工為島狀之前進行熱處理的結構，但是所公開的發明的一個方式不侷限於此。也可以在將氧化物半導體膜加工為島狀之後進行該熱處理。
接著，較佳為藉由光微影製程將氧化物半導體膜103加工為島狀的氧化物半導體膜103(參照圖4C)。此外，也可以藉由噴墨法形成用來形成島狀的氧化物半導體膜103的光阻掩罩。因為當使用噴墨法形成光阻掩罩時不使用光掩模，所以可以降低製造成本。另外，作為氧化物半 導體膜103的蝕刻，可以採用乾蝕刻和濕蝕刻中的一者或兩者。
在此，如圖4C所示，氧化物半導體膜103的端部較佳為具有20°至50°的錐角。當氧化物半導體膜103具有垂直端部時，氧容易從氧化物半導體膜103脫離而產生氧缺陷。但是，藉由使氧化物半導體膜103的端部為錐角，可以抑制氧缺陷的產生並降低電晶體110的洩漏電流的產生。
接著，在氧化物半導體膜103上形成用作源極電極及汲極電極(包括使用與其相同的層形成的佈線)的導電膜。作為用作源極電極及汲極電極的導電膜，例如可以使用含有選自鋁、鉻、銅、鉭、鈦、鉬及鎢中的元素的金屬膜或以上述元素為成分的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)等。另外，還可以採用在鋁、銅等的金屬膜的下側和上側中的一者或兩者層疊鈦、鉬、鎢等的高熔點金屬膜或它們的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)的結構。此外，也可以使用導電金屬氧化物形成用於源極電極及汲極電極的導電膜。作為導電金屬氧化物，可以使用氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、氧化銦錫(In2O3-SnO2，縮寫為ITO)或氧化銦鋅(In2O3-ZnO)。用於源極電極及汲極電極的導電膜可以使用上述材料的單層或疊層形成。對形成方法也沒有特別的限制，可以使用蒸鍍法、CVD法、濺射法、旋塗法等各種成膜方法。
利用光微影製程在導電膜上形成光阻掩罩，並藉由進行選擇性的蝕刻來形成源極電極105a及汲極電極105b，然後去除光阻掩罩(參照圖4D)。作為利用該光微影製程形成光阻掩罩時的曝光，較佳為使用紫外線、KrF雷射或ArF雷射。在此，在後面形成的電晶體的通道長度L取決於在氧化物半導體膜103上相鄰的源極電極105a的下端部與汲極電極105b的下端部之間的間隔寬度。因此，在進行通道長度L短於25nm的曝光的情況下，例如較佳為使用波長極短，即幾nm至幾十nm的超紫外線(Extreme Ultraviolet)進行藉由光微影製程形成光阻掩罩時的曝光。利用超紫外線的曝光的解析度高且景深大。因此，也可以使在後面形成的電晶體的通道長度L微型化，從而可以實現電路的工作速度的高速化。
此外，為了縮減用於光微影製程的光掩模數及製程數，也可以使用由透過的光成為多種強度的曝光掩模的多色調掩模形成的光阻掩罩進行蝕刻製程。由於使用多色調掩模形成的光阻掩罩成為具有多種厚度的形狀，並且藉由進行蝕刻可以進一步改變形狀，因此可以用於加工為不同圖案的多個蝕刻製程。由此，可以使用一個多色調掩模形成至少對應於兩種以上的不同圖案的光阻掩罩。從而，可以縮減曝光掩模數，並可以縮減與其對應的光微影製程，所以可以實現製程的簡化。
另外，較佳的是，當進行導電膜的蝕刻時，使蝕刻條件最適化以防止氧化物半導體膜103被蝕刻而被分離。但 是，很難獲得僅蝕刻導電膜而完全不對氧化物半導體膜103蝕刻的條件，當對導電膜進行蝕刻時氧化物半導體膜103只有一部分被蝕刻，例如有時氧化物半導體膜103的厚度的5%至50%被蝕刻，而氧化物半導體膜103成為具有槽部(凹部)的氧化物半導體膜103。
接著，形成覆蓋源極電極105a及汲極電極105b並與氧化物半導體膜103的一部分接觸的保護絕緣膜109(參照圖4E)。作為保護絕緣膜109較佳為使用無機絕緣膜，例如使用氧化矽膜、氧氮化矽膜、氧化鋁膜、氧氮化鋁膜、氧化鎵膜或氧化鉿膜等的氧化物絕緣膜的單層或疊層，即可。另外，在上述氧化物絕緣膜上還可以形成氮化矽膜、氮氧化矽膜、氮化鋁膜或氮氧化鋁膜等的氮化物絕緣膜的單層或疊層。例如，藉由利用濺射法，從源極電極105a及汲極電極105b一側依次層疊氧化矽膜及氧化鋁膜。
另外，在該製程中，當利用濺射法形成保護絕緣膜109時，與氧化物半導體膜103的形成同樣，降低構成保護絕緣膜109的粒子碰撞到氧化物半導體膜103的衝擊是有效的。因此，在氧化物半導體膜103與保護絕緣膜109接觸的介面附近形成區域103c。因此，形成圖2A及圖2B所示的電晶體120。在此，區域103c是在氧化物半導體膜103中分佈在從與保護絕緣膜109的介面向氧化物半導體膜103的內側的矽的濃度為1.0at.%以下的區域。區域103c較佳為以與保護絕緣膜109接觸且厚度為5nm以 下的方式設置。
在此，作為保護絕緣膜109可以使用與閘極絕緣膜102同樣的絕緣膜。另外，為了防止將矽等的雜質混入到氧化物半導體膜103中，在氧化物半導體膜103與保護絕緣膜109的介面附近抑制混合即可，由此當進行濺射時降低構成保護絕緣膜109的矽碰撞到氧化物半導體膜103的衝擊，即可。例如，有如下方法：降低保護絕緣膜109的成膜電力；提高保護絕緣膜109的成膜壓力；或者延長T-S間距離。
如上所述，在相當於氧化物半導體膜103的背通道的區域103c中也可以降低矽等的雜質的濃度。
以下，可以利用與電晶體110的製造方法同樣的製程製造電晶體120。
較佳為在形成保護絕緣膜109之後對氧化物半導體膜103進行熱處理。該熱處理的溫度為300℃以上且700℃以下或者低於基板的應變點。
只要在氮、氧、超乾燥空氣(含水量為20ppm以下，較佳為1ppm以下，更佳為10ppb以下的空氣)或稀有氣體(氬、氦等)的氛圍下進行該熱處理，即可。但是，上述氮、氧、超乾燥空氣或稀有氣體等的氛圍較佳為不含有水、氫等。另外，較佳為將引入到熱處理裝置中的氮、氧或稀有氣體的純度設定為6N(99.9999%)以上，較佳為設定為7N(99.99999%)以上(即，將雜質濃度設定為1ppm以下，較佳為設定為0.1ppm以下)。
形成氧化物半導體膜之後的熱處理有可能減少構成氧化物半導體的主要成分材料之一的氧。然而，在該熱處理中，可以從使用包含含有矽的氧化物的絕緣膜形成的閘極絕緣膜102對氧化物半導體膜103供應氧，由此可以填補氧化物半導體膜103中的氧缺損。
藉由進行如上述那樣的熱處理，可以以儘量不含有主要成分以外的雜質的方式使氧化物半導體膜103高度純化。在被高度純化的氧化物半導體膜103中，起因於施體的載子極少(近於0)，載子濃度低於1×1014/cm3，較佳低於1×1012/cm3，更佳低於1×1011/cm3。如上所述，可以形成被i型(本質)化的氧化物半導體膜103。
藉由上述製程形成電晶體110(參照圖4E)。在電晶體110中降低進入氧化物半導體膜103的區域103a中的矽等的雜質的濃度。因此，可以使電晶體110具有穩定的電特性。
此外，也可以在電晶體110上設置平坦化絕緣膜。作為平坦化絕緣膜，可以使用具有耐熱性的有機材料如丙烯酸樹脂、聚醯亞胺樹脂、苯並環丁烯類樹脂、聚醯胺樹脂、環氧樹脂等。另外，除了上述有機材料之外，還可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等。另外，也可以層疊多個由這些材料形成的絕緣膜。
〈電晶體130的製程〉
接著，參照圖5A至圖5E說明圖3A及圖3B所示的電晶體130的製程的一個例子。
首先，藉由利用與圖4C所示的電晶體110的製程同樣的製程，在基板100上形成閘極電極101、閘極絕緣膜102以及具有區域103a及區域103b的氧化物半導體膜103(參照圖5A)。基板100、閘極電極101、閘極絕緣膜102以及氧化物半導體膜103的詳細內容可以參照有關圖4A至圖4C的記載。
接著，形成用於通道保護膜的厚度為5nm以上且300nm以下的絕緣膜107(參照圖5B)。作為絕緣膜107較佳為使用包含氧的無機絕緣膜，例如可以使用氧化矽膜、氧氮化矽膜、氧化鋁膜、氧氮化鋁膜、氧化鎵膜或氧化鉿膜等的絕緣膜。另外，對絕緣膜107的製造方法沒有特別的限制，例如可以適當地利用濺射法、MBE法、CVD法、脈衝雷射沉積法、ALD法等形成絕緣膜107。
接著，藉由光微影製程，在絕緣膜107上形成光阻掩罩，並進行蝕刻形成通道保護膜108，然後去除光阻掩罩(參照圖5C)。此外，也可以藉由噴墨法形成用來形成通道保護膜108的光阻掩罩。當利用噴墨法形成光阻掩罩時不需要光掩模，由此可以降低製造成本。在此作為通道保護膜108的蝕刻，可以採用乾蝕刻及濕蝕刻中的一者或兩者。
在此，如圖5C所示，通道保護膜108的端部較佳為具有10°以上且60°以下的錐角。藉由將通道保護膜108 形成為上述形狀，可以緩和通道保護膜108的下端部附近的電場集中。
如上所述，藉由接觸於氧化物半導體膜103上設置通道保護膜108，可以防止對源極電極105a及汲極電極105b進行蝕刻時產生的對氧化物半導體膜103的背通道側的損傷(例如，當進行蝕刻時電漿或蝕刻劑所導致的損傷)。由此，可以提供具有穩定的電特性的使用氧化物半導體的半導體裝置。
接著，在通道保護膜108及氧化物半導體膜103上形成用於源極電極及汲極電極(包括使用與其相同的層形成的佈線)的導電膜並藉由光微影製程對該導電膜選擇性地進行蝕刻來形成源極電極105a及汲極電極105b(參照圖5D)。該製程可以利用與圖4D所示的製程同樣的製程，由此源極電極105a及汲極電極105b的詳細內容可以參照有關圖4D的記載。
接著，覆蓋源極電極105a、汲極電極105b及通道保護膜108形成保護絕緣膜109(參照圖5E)。該製程可以利用與圖4E所示的製程同樣的製程，由此保護絕緣膜109的詳細內容可以參照有關圖4E的記載。
如上所述，藉由形成氧化物半導體膜，可以降低包含在被形成面附近的氧化物半導體膜中的雜質的濃度。另外，氧化物半導體膜103的晶化可以進行到被形成面附近，由此可以提高氧化物半導體膜103的結晶性。另外，當氧化物半導體膜103是CAAC-OS膜時，可以在被形成 面附近形成結晶部。另外，結晶部的c軸在垂直於氧化物半導體膜103與閘極絕緣膜102的介面或者氧化物半導體膜103與保護絕緣膜109的介面的方向上一致。藉由使用上述氧化物半導體膜，可以提供具有穩定的電特性的半導體裝置。
以上，本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而使用。
實施方式2
可以藉由使用實施方式1所例示的電晶體來製造具有顯示功能的半導體裝置(也稱為顯示裝置)。此外，可以藉由將包括電晶體的驅動電路的一部分或全部與像素部一起形成在與該像素部相同的基板上來形成系統化面板(system-on-panel)。
在圖9A中，以圍繞設置在第一基板4001上的像素部4002的方式設置密封材料4005，並且，使用第二基板4006進行密封。在圖9A中，在第一基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有使用單晶半導體膜或多晶半導體膜形成在另行準備的基板上的掃描線驅動電路4004、信號線驅動電路4003。此外，供給到另行形成的信號線驅動電路4003、掃描線驅動電路4004或者像素部4002的各種信號及電位從FPC(Flexible printed circuit)4018a、4018b供給。
在圖9B及圖9C中，以圍繞設置在第一基板4001上 的像素部4002和掃描線驅動電路4004的方式設置密封材料4005。此外，在像素部4002和掃描線驅動電路4004上設置有第二基板4006。因此，像素部4002、掃描線驅動電路4004由第一基板4001、密封材料4005以及第二基板4006與顯示元件一起密封。在圖9B及圖9C中，在第一基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有使用單晶半導體膜或多晶半導體膜形成在另行準備的基板上的信號線驅動電路4003。在圖9B及圖9C中，供給到另行形成的信號線驅動電路4003、掃描線驅動電路4004或者像素部4002的各種信號及電位從FPC4018供給。
此外，圖9B及圖9C示出另行形成信號線驅動電路4003並且將該信號線驅動電路4003安裝到第一基板4001的實例，但是不侷限於該結構。既可以另行形成掃描線驅動電路並進行安裝，又可以另行僅形成信號線驅動電路的一部分或者掃描線驅動電路的一部分並進行安裝。
注意，對另行形成的驅動電路的連接方法沒有特別的限制，而可以採用COG(Chip On Glass，玻璃上晶片)方法、打線接合方法或者TAB(Tape Automated Bonding，卷帶式自動接合)方法等。圖9A是藉由COG方法安裝信號線驅動電路4003、掃描線驅動電路4004的例子，圖9B是藉由COG方法安裝信號線驅動電路4003的例子，而圖9C是藉由TAB方法安裝信號線驅動電路4003的例子。
此外，顯示裝置包括密封有顯示元件的面板和在該面板中安裝有包括控制器的IC等的模組。
注意，本說明書中的顯示裝置是指影像顯示裝置、顯示裝置或光源(包括照明設備)。
另外，顯示裝置還包括：安裝有連接器諸如FPC、TAB膠帶或TCP的模組；在TAB膠帶或TCP的端部上設置有印刷線路板的模組；藉由COG方式將IC(積體電路)直接安裝到顯示元件的模組。
此外，設置在第一基板上的像素部及掃描線驅動電路包括多個電晶體，並且，可以應用實施方式1所例示的電晶體。
作為設置在顯示裝置中的顯示元件，可以使用液晶元件(也稱為液晶顯示元件)、發光元件(也稱為發光顯示元件)。發光元件將由電流或電壓控制亮度的元件包括在其範疇內，明確而言，包括無機EL(Electro Luminescence，電致發光)、有機EL等。此外，也可以應用電子墨水等由於電作用而改變對比度的顯示媒體。
參照圖10至圖12說明半導體裝置的一個方式。圖10至圖12相當於沿著圖9B的M-N線的剖面圖。
如圖10至圖12所示，半導體裝置包括連接端子電極4015及端子電極4016，並且，連接端子電極4015及端子電極4016藉由各向異性導電膜4019電連接到FPC4018所包括的端子。
連接端子電極4015由與第一電極層4030相同的導電 膜形成，並且，端子電極4016由與電晶體4010、電晶體4011的源極電極及汲極電極相同的導電膜形成。
此外，設置在第一基板4001上的像素部4002、掃描線驅動電路4004包括多個電晶體，並且，在圖10至圖12中例示像素部4002所包括的電晶體4010、掃描線驅動電路4004所包括的電晶體4011。
在本實施方式中，作為電晶體4010、電晶體4011，可以應用在實施方式1中示出的電晶體。電晶體4010、電晶體4011的電特性變動被抑制，所以在電性上是穩定的。因此，作為圖10至圖12所示的本實施方式的半導體裝置，可以提供可靠性高的半導體裝置。
包括在掃描線驅動電路4004中的電晶體4011採用在絕緣膜4034上設置第二閘極電極的結構。藉由控制施加到第二閘極電極的電壓，可以控制電晶體4011的臨界電壓。
設置在像素部4002中的電晶體4010電連接到顯示元件，構成顯示面板。只要可以進行顯示就對顯示元件沒有特別的限制，而可以使用各種各樣的顯示元件。
圖10示出作為顯示元件使用液晶元件的液晶顯示裝置的例子。在圖10中，作為顯示元件的液晶元件4013包括第一電極層4030、第二電極層4031以及液晶層4008。注意，以夾持液晶層4008的方式設置有用作配向膜的絕緣膜4032、絕緣膜4033。第二電極層4031設置在第二基板4006一側，並且，第一電極層4030和第二電極層 4031夾著液晶層4008而層疊。
此外，間隔物4035表示藉由對絕緣膜選擇性地進行蝕刻而獲得的柱狀間隔物，並且它是為控制液晶層4008的厚度(單元間隙)而設置的。另外，還可以使用球狀間隔物。
當作為顯示元件使用液晶元件時，可以使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶、鐵電液晶、反鐵電液晶等。上述液晶材料根據條件而呈現膽固醇相、近晶相、立方相、手征向列相(chiral nematic phase)、均質相等。
另外，還可以使用不使用配向膜的呈現藍相的液晶。藍相是液晶相的一種，是指當使膽固醇相液晶的溫度上升時即將從膽固醇相轉變到均質相之前出現的相。因為藍相只在較窄的溫度範圍內出現，所以將其中混合了幾wt%以上的手征性試劑的液晶組合物用於液晶層，以擴大溫度範圍。由於包含呈現藍相的液晶和手性試劑的液晶組成物的回應速度短，即為1msec以下，並且其具有光學各向同性，所以不需要配向處理，並且視角依賴性小。另外，由於不需要設置配向膜而不需要摩擦處理，因此可以防止由於摩擦處理而引起的靜電破壞，並可以降低製程中的液晶顯示裝置的故障、破損。從而，可以提高液晶顯示裝置的生產率。
此外，液晶材料的固有電阻率為1×109Ω．cm以上，較佳為1×1011Ω．cm以上，更佳為1×1012Ω．cm以上。注意， 本說明書中的固有電阻率的值為以20℃測量的值。
考慮到配置在像素部中的電晶體的洩漏電流等而以能夠在指定期間中保持電荷的方式設定設置在液晶顯示裝置中的儲存電容器的大小。藉由使用具有高純度氧化物半導體膜的電晶體，設置具有各像素中的液晶電容的三分之一以下，較佳為五分之一以下的電容的大小的儲存電容器，就足夠了。
在本實施方式中使用的具有高度純化的氧化物半導體膜的電晶體可以降低截止狀態下的電流值(截止電流值)。因此，可以延長影像信號等的電信號的保持時間，並且，還可以延長電源導通狀態下的寫入間隔。因此，可以降低更新工作的頻率，所以可以得到抑制耗電量的效果。
此外，在本實施方式中使用的具有高度純化的氧化物半導體膜的電晶體可以得到較高的場效應遷移率，所以可以進行高速驅動。因此，藉由將上述電晶體用於液晶顯示裝置的像素部，可以提供高影像品質的影像。另外，由於該電晶體可以在同一基板上分別製造驅動電路部、像素部，由此可以減少液晶顯示裝置的部件個數。
液晶顯示裝置可以採用TN(Twisted Nematic，扭曲向列)模式、IPS(In-Plane-Switching，平面內轉換)模式、FFS(Fringe Field Switching，邊緣電場轉換)模式、ASM(Axially Symmetric aligned Micro-cell，軸對稱排列微單元)模式、OCB(Optical Compensated Birefringence，光學補償彎曲)模式、FLC(Ferroelectric Liquid Crystal，鐵電性液晶)模式、以及AFLC(AntiFerroelectric Liquid Crystal，反鐵電性液晶)模式等。
此外，也可以使用常黑型液晶顯示裝置，例如採用垂直配向(VA)模式的透過型液晶顯示裝置。在此，垂直配向模式是指控制液晶顯示面板的液晶分子的排列的方式的一種，是當不施加電壓時液晶分子朝向垂直於面板表面的方向的方式。作為垂直配向模式，例如可以使用MVA(Multi-Domain Vertical Alignment：多象限垂直配向)模式、PVA(Patterned Vertical Alignment：垂直配向構型)模式、ASV(Advanced Super-View：高級超視覺)模式等。此外，也可以使用將像素(pixel)分成幾個區域(子像素)，並且使分子分別倒向不同方向的稱為多疇化或者多域設計的方法。
此外，在顯示裝置中，適當地設置黑矩陣(遮光層)、偏振構件、相位差構件、抗反射構件等的光學構件(光學基板)等。例如，也可以使用利用偏振基板以及相位差基板的圓偏振。此外，作為光源，也可以使用背光、側光燈等。
此外，也可以利用多個發光二極體(LED)作為背光來進行分時顯示方式(場序驅動方式)。藉由採用場序驅動方式，可以不使用濾色片而進行彩色顯示。
此外，作為像素部中的顯示方式，可以採用逐行掃描 方式或隔行掃描方式等。此外，當進行彩色顯示時在像素中受到控制的顏色因素不侷限於RGB(R顯示紅色，G顯示綠色，B顯示藍色)的三種顏色。例如，也可以採用RGBW(W顯示白色)、或者對RGB追加黃色(yellow)、青色(cyan)、洋紅色(magenta)等中的一種顏色以上的顏色。注意，也可以按每個顏色因素的點使其顯示區域的大小不同。但是，本發明的一個方式不侷限於彩色顯示的顯示裝置，而也可以應用於單色顯示的顯示裝置。
此外，作為顯示裝置所包括的顯示元件，可以應用利用電致發光的發光元件。利用電致發光的發光元件根據發光材料是有機化合物還是無機化合物被區別，一般地，前者被稱為有機EL元件，而後者被稱為無機EL元件。
在有機EL元件中，藉由對發光元件施加電壓，電子及電洞分別從一對電極注入到包括具有發光性的有機化合物的層，以流過電流。並且，這些載子(電子及電洞)重新結合，因此發光性有機化合物形成激發狀態，當從該激發狀態回到基態時發光。由於這種機制，這種發光元件被稱為電流激發型發光元件。
無機EL元件根據其元件結構而分類為分散型無機EL元件和薄膜型無機EL元件。分散型無機EL元件具有發光層，其中發光材料的粒子分散在黏合劑中，並且其發光機制是利用施體能階和受體能階的施體-受體重新結合型發光。薄膜型無機EL元件具有一種結構，其中，發光層 夾在介電層之間，並且該夾著發光層的介電層由電極夾住，其發光機制是利用金屬離子的內殼層電子躍遷的定域型發光。注意，這裏作為發光元件使用有機EL元件進行說明。
為了取出發光，使發光元件的一對電極中的至少一個是透明電極即可。並且，在基板上形成電晶體及發光元件，作為發光元件，有從與基板相反一側的表面取出發光的頂部發射；從基板一側的表面取出發光的底部發射；從基板一側及與基板相反一側的表面取出發光的雙面發射結構的發光元件，可以應用上述任一種發射結構的發光元件。
圖11示出作為顯示元件使用發光元件的發光裝置的例子。作為顯示元件的發光元件4513電連接到設置在像素部4002中的電晶體4010。注意，發光元件4513的結構是由第一電極層4030、電致發光層4511、第二電極層4031構成的疊層結構，但是，不侷限於該結構。根據從發光元件4513取出的光的方向等，可以適當地改變發光元件4513的結構。
分隔壁4510使用有機絕緣材料或者無機絕緣材料形成。尤其是，使用感光樹脂材料，在第一電極層4030上形成開口部，並且較佳為將該開口部的側壁形成為具有連續曲率的傾斜面。
電致發光層4511可以使用一個層構成，也可以使用多個層的疊層構成。
為了防止氧、氫、水分、二氧化碳等侵入發光元件4513中，而也可以在第二電極層4031及分隔壁4510上形成保護膜。作為保護膜，可以形成氮化矽膜、氮氧化矽膜、DLC膜等。此外，在由第一基板4001、第二基板4006以及密封材料4005密封的空間中設置有填充材料4514並被密封。如此，為了不暴露於外氣，而較佳為使用氣密性高且脫氣少的保護薄膜(黏合薄膜、紫外線固化樹脂薄膜等)、覆蓋材料進行封裝(封入)。
作為填充材料4514，除了氮或氬等惰性氣體以外，還可以使用紫外線固化樹脂、熱固性樹脂，並且，可以使用PVC(聚氯乙烯)、丙烯酸樹脂、聚醯亞胺樹脂、環氧樹脂、矽酮樹脂、PVB(聚乙烯醇縮丁醛)或者EVA(乙烯-醋酸乙烯酯)。例如，作為填充材料而使用氮，即可。
另外，如果需要，則可以在發光元件的射出表面上適當地設置諸如偏光板、圓偏光板(包括橢圓偏光板)、相位差板(λ/4板，λ/2板)、濾色片等的光學薄膜。此外，也可以在偏光板、圓偏光板上設置防反射膜。例如，可以進行抗眩光處理，該處理是利用表面的凹凸來擴散反射光而可以降低眩光的處理。
此外，作為顯示裝置，也可以提供驅動電子墨水的電子紙。電子紙也稱為電泳顯示裝置(電泳顯示器)，並且，具有如下優點：與紙同樣的易讀性；其耗電量比其他顯示裝置的耗電量低；形狀薄且輕。
作為電泳顯示裝置，有各種各樣的形式，但是它是多個包括具有正電荷的第一粒子和具有負電荷的第二粒子的微膠囊分散在溶劑或溶質中，並且，藉由對微膠囊施加電場，使微膠囊中的粒子彼此移動到相對方向，以只顯示集合在一方側的粒子的顏色的裝置。注意，第一粒子或者第二粒子包括染料，並且，當沒有電場時不移動。此外，第一粒子的顏色和第二粒子的顏色不同(包括無色)。
如此，電泳顯示裝置是利用介電常數高的物質移動到高電場區域，即所謂的介電泳效應(dielectrophoretic effect)的顯示器。
分散有上述微囊的溶劑被稱為電子墨水，並且該電子墨水可以印刷到玻璃、塑膠、布、紙等的表面上。另外，還可以藉由使用濾色片、具有色素的粒子來進行彩色顯示。
此外，作為微囊中的第一粒子及第二粒子，使用選自導電材料、絕緣材料、半導體材料、磁性材料、液晶材料、鐵電性材料、電致發光材料、電致變色材料、磁泳材料中的一種材料或這些的材料的複合材料即可。
此外，作為電子紙，還可以應用使用旋轉球顯示方式的顯示裝置。旋轉球顯示方式是如下方法，即將分別塗為白色和黑色的球形粒子配置在用於顯示元件的電極層的第一電極層與第二電極層之間，使第一電極層與第二電極層之間產生電位差來控制球形粒子的方向，以進行顯示。
圖12示出半導體裝置的一個方式的主動矩陣型電子 紙。圖12所示的電子紙是使用旋轉球顯示方式的顯示裝置的例子。
在連接到電晶體4010的第一電極層4030與設置在第二基板4006上的第二電極層4031之間設置有具有黑色區域4615a及白色區域4615b並且在該黑色區域4615a及白色區域4615b的周圍包括填充有液體的空洞4612的球形粒子4613，並且，球形粒子4613的周圍填充有樹脂等填充材料4614。第二電極層4031相當於共用電極(反電極)。第二電極層4031電連接到共用電位線。
注意，在圖10至圖12中，作為第一基板4001、第二基板4006，除了玻璃基板以外，還可以使用具有撓性的基板。例如，可以使用具有透光性的塑膠基板等。作為塑膠基板，可以使用FRP(Fiberglass-Reinforced Plastics；纖維增強塑膠)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸樹脂薄膜。另外，也可以使用具有由PVF薄膜或聚酯薄膜夾住鋁箔的結構的薄片。
絕緣層4021可以使用無機絕緣材料或者有機絕緣材料來形成。另外，藉由使用具有耐熱性的有機絕緣材料如丙烯酸樹脂、聚醯亞胺樹脂、苯並環丁烯樹脂、聚醯胺樹脂、環氧樹脂等，可以獲得較佳的平坦化絕緣膜。此外，除了上述有機絕緣材料之外，還可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等。注意，可以藉由層疊多個由這些材料形成的絕緣膜，來形成絕緣層。
對絕緣層4021的形成方法沒有特別的限制，可以根據其材料而利用濺射法、旋塗法、浸漬法、噴塗法、液滴噴射法(噴墨法等)、印刷法(絲網印刷、膠版印刷等)、輥塗法、幕式塗布法、刮刀式塗布法等。
顯示裝置藉由透過來自光源或顯示元件的光來進行顯示。因此，設置在透過光的像素部中的基板、絕緣膜、導電膜等的薄膜全都對可見光的波長區域的光具有透光性。
關於對顯示元件施加電壓的第一電極層4030及第二電極層4031(也稱為像素電極層、共用電極層、反電極層等)，根據取出光的方向、設置電極層的地方以及電極層的圖案結構而選擇其透光性、反射性，即可。
作為第一電極層4030、第二電極層4031，可以使用包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦錫(以下，表示為ITO)、氧化銦鋅、添加有氧化矽的氧化銦錫等具有透光性的導電材料。
此外，第一電極層4030、第二電極層4031可以使用鎢(W)、鉬(Mo)、鋯(Zr)、鉿(Hf)、釩(V)、鈮(Nb)、鉭(Ta)、鉻(Cr)、鈷(Co)、鎳(Ni)、鈦(Ti)、鉑(Pt)、鋁(Al)、銅(Cu)、銀(Ag)等的金屬、其合金或者其氮化物中的一種或多種來形成。
此外，第一電極層4030、第二電極層4031可以使用包含導電高分子(也稱為導電聚合體)的導電組成物來形 成。作為導電高分子，可以使用所謂的π電子共軛類導電高分子。例如，可以舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者由苯胺、吡咯及噻吩中的兩種以上構成的共聚物或其衍生物等。
此外，由於電晶體容易受到靜電等的破壞，所以較佳為設置驅動電路保護用的保護電路。保護電路較佳為使用非線性元件構成。
如上所述，藉由應用在實施方式1中例示的電晶體，可以提供可靠性高的半導體裝置。另外，不僅將實施方式1所例示的電晶體應用於具有上述顯示功能的半導體裝置，而且還可以將它應用於具有各種功能的半導體裝置諸如安裝在電源電路中的功率裝置、LSI等的半導體積體電路、具有讀取目標物的資訊的影像感測器功能的半導體裝置等。
以上，本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而使用。
實施方式3
可以將本說明書等所公開的半導體裝置應用於多種電子裝置(包括遊戲機)。作為電子裝置，例如可以舉出電視機(也稱為電視或電視接收機)、用於電腦等的監視器、數位相機、數位攝像機等影像拍攝裝置、數位相框、行動電話機(也稱為手機、行動電話裝置)、可攜式遊戲機、移動資訊終端、音頻再生裝置、彈子機等大型遊戲機等。以 下，對具備上述實施方式所說明的液晶顯示裝置的電子裝置的例子進行說明。
圖13A示出膝上型個人電腦，由主體3001、外殼3002、顯示部3003以及鍵盤3004等構成。藉由應用實施方式1或實施方式2所示的半導體裝置，能夠提供高可靠性的膝上型個人電腦。
圖13B示出可攜式資訊終端(PDA)，在主體3021中設置有顯示部3023、外部介面3025以及操作按鈕3024等。另外，還具備操作可攜式資訊終端的觸控筆3022。藉由應用實施方式1或實施方式2所示的半導體裝置，能夠提供高可靠性的可攜式資訊終端(PDA)。
圖13C示出電子書閱讀器的一個例子。例如，電子書閱讀器2700由兩個外殼，即外殼2701及外殼2703構成。外殼2701及外殼2703由軸部2711形成為一體，且可以以該軸部2711為軸進行開閉工作。藉由採用這種結構，可以進行如紙的書籍那樣的工作。
外殼2701組裝有顯示部2705，而外殼2703組裝有顯示部2707。顯示部2705及顯示部2707的結構既可以是顯示連屏畫面的結構，又可以是顯示不同的畫面的結構。藉由採用顯示不同的畫面的結構，例如在右邊的顯示部(圖13C中的顯示部2705)中可以顯示文章，而在左邊的顯示部(圖13C中的顯示部2707)中可以顯示影像。藉由應用實施方式1或實施方式2所示的半導體裝置，能夠提供高可靠性的電子書閱讀器2700。
此外，在圖13C中示出外殼2701具備操作部等的例子。例如，在外殼2701中具備電源開關2721、操作鍵2723、揚聲器2725等。利用操作鍵2723可以翻頁。注意，在與外殼的顯示部相同的平面上可以設置鍵盤、指向裝置等。另外，也可以採用在外殼的背面或側面具備外部連接端子(耳機端子、USB端子等)、儲存介質插入部等的結構。再者，電子書閱讀器2700也可以具有電子詞典的功能。
此外，電子書閱讀器2700也可以採用能夠以無線的方式收發資訊的結構。還可以採用以無線的方式從電子書閱讀器伺服器購買所希望的書籍資料等，並且下載的結構。
圖13D示出智慧手機，包括外殼2800、按鈕2801、麥克風2802、具備觸摸屏的顯示部2803、揚聲器2804、影像拍攝用透鏡2805，並用作可攜式電話機。藉由應用實施方式1或實施方式2所示的半導體裝置，能夠提供高可靠性的智慧手機。
顯示部2803根據使用方式適當地改變顯示的方向。另外，由於在與顯示部2803同一面上設置影像拍攝用透鏡2805，所以能夠實現可視電話。揚聲器2804及麥克風2802不侷限於音頻通話，還可以進行可視通話、錄音、再生等。
另外，外部連接端子2806可以與AC轉接器及各種電纜如USB電纜等連接，而可以進行充電及與個人電腦 等的資料通訊。另外，藉由將儲存介質插入外部儲存槽(未圖示)中，可以對應於更大量資料的保存及移動。
另外，也可以是除了上述功能以外還具有紅外線通信功能、電視接收功能等的行動電話。
圖13E示出數位攝像機，其由主體3051、顯示部A3057、取景器3053、操作開關3054、顯示部B3055以及電池3056等構成。藉由應用實施方式1或實施方式2所示的半導體裝置，能夠提供高可靠性的數位攝像機。
圖13F示出電視機的一例。在電視機9600中，外殼9601組裝有顯示部9603。利用顯示部9603可以顯示影像。此外，在此示出利用支架9605支撐外殼9601的結構。藉由應用實施方式1或實施方式2所示的半導體裝置，能夠提供高可靠性的電視機9600。
可以藉由利用外殼9601所具備的操作開關或另行提供的遙控器進行電視機9600的操作。或者，也可以採用在遙控器中設置顯示部的結構，該顯示部顯示從該遙控器輸出的資訊。
另外，電視機9600採用具備接收機、數據機等的結構。可以藉由利用接收機接收一般的電視廣播。再者，藉由數據機連接到有線或無線方式的通信網路，從而也可以進行單向(從發送者到接收者)或雙向(在發送者和接收者之間或在接收者之間等)的資訊通信。
以上，本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而使用。
實施例1
在本實施例中，說明對包含在氧化物靶材中的矽濃度進行SIMS測量的結果。
首先，說明在本實施例中使用的氧化物靶材。
作為樣本A使用In-Ga-Zn類氧化物靶材(原子數比為In：Ga：Zn=2：1：3)，作為樣本B使用In-Ga-Zn類氧化物靶材(原子數比為In：Ga：Zn=3：1：2)，作為樣本C使用In-Sn-Zn類氧化物(原子數比為In：Sn：Zn=2：1：3)。另外，作為標準樣本D使用添加矽的In-Ga-Zn類氧化物靶材(原子數比為In：Ga：Zn=1：1：1)。
藉由對樣本A、樣本B、樣本C及標準樣本D進行SIMS測量，檢測包含在各樣本中的矽濃度。
圖14示出樣本A至樣本C及標準樣本D的SIMS測量的結果。
如圖14所示，樣本A的矽濃度為4×1018atoms/cm3，樣本B的矽濃度為3×1017atoms/cm3，樣本C的矽濃度為2×1017atoms/cm3，標準樣本D的矽濃度為2×1018atoms/cm3。注意，樣本A至樣本C的SIMS測量結果是根據標準樣本D定量的結果。
當使用樣本A至樣本C及標準樣本D的靶材形成氧化物半導體膜時，可以利用上述資料判斷包含在靶材中的矽之外的矽(例如，因混合而混入的絕緣膜中的矽)是否包含在氧化物半導體膜中。
例如，在作為靶材使用樣本A(In：Ga：Zn=2：1：3(原子數比)的氧化物靶材)形成的氧化物半導體膜中，當膜中的矽濃度高於4×1018atoms/cm3時，可以認為矽從靶材之外的部分混入。
實施例2
雖然在上述實施方式中說明形成氧化物半導體膜時產生的混合導致構成絕緣膜的元素混入到氧化物半導體膜中。但是，也可以認為是由於在形成氧化物半導體膜之後對基板進行加熱處理，構成絕緣膜的元素擴散到氧化物半導體膜中。於是，在本實施例中對檢測構成絕緣膜的元素混入到氧化物半導體膜中是否起因於熱擴散的實驗進行說明。
實驗內容如下：首先，準備在基板上形成有絕緣膜及氧化物半導體膜的三個基板，然後製造不進行熱處理的樣本(以下稱為樣本E)、以450℃進行熱處理的樣本(以下稱為樣本F)、以650℃進行熱處理的樣本(以下稱為樣本G)；然後，利用飛行時間二次離子質譜分析法(ToF-SIMS：Time-of-Flight Secondary Ion Mass Spectrometer)測量各樣本的與閘極絕緣膜的介面附近的氧化物半導體膜中的矽濃度。
首先，圖15示出用於ToF-SIMS測量的樣本的結構。
在圖15所示的樣本中，在矽基板200上形成氧化矽 膜202，使用化學機械拋光(CMP：Chemical Mechanical Polishing)裝置提高表面的平坦性，形成IGZO膜204，最後進行熱處理。
氧化矽膜202使用濺射裝置形成。氧化矽膜202的成膜條件如下：基板溫度為100℃，氣體流量為Ar/O2=25sccm/25sccm，成膜電力為1.5kW(RF電源)，成膜壓力為0.4Pa，膜厚為300nm。另外，作為濺射靶材使用氧化矽靶材。另外，在形成氧化矽膜202之前使用稀氫氟酸(diluted hydrofluoric acid)來去除在矽基板200表面上形成的氧化膜。
IGZO膜204使用濺射裝置形成。IGZO膜204的成膜條件如下：基板溫度為200℃，氣體流量為Ar/O2=30sccm/15sccm，成膜電力為0.5kW(DC電源)，成膜壓力為0.4Pa，膜厚為15nm。另外，作為濺射靶材使用In：Ga：Zn=3：1：2[原子數比]的氧化物靶材。
將基板放在使用電阻發熱體等的電爐中進行熱處理。處理條件如下：作為樣本F，加熱溫度為450℃，加熱時間為1小時；作為樣本G，加熱溫度為650℃，加熱時間為1小時。另外，樣本F及樣本G的加熱氛圍為氮及氧的混合氛圍。另外，對樣本E不進行加熱處理。
接著，對樣本E至樣本G從基板表面一側(IGZO膜204一側)進行ToF-SIMS測量，來測量與氧化矽膜的介面附近的IGZO膜中的矽濃度。圖16示出其結果。
從圖16可知，在所有樣本中，氧化矽膜介面附近的 氧化物半導體膜中的矽濃度比包含在實施例1所記載的In-Ga-Zn類氧化物靶材(原子數比為In：Ga：Zn=3：1：2)中的3×1017atoms/cm3的矽濃度高。由此可知，在氧化矽膜介面附近的氧化物半導體膜中測量的矽不是起因於In-Ga-Zn類氧化物靶材的矽。
另外，從圖16可知，在不進行加熱處理的樣本(樣本E)與進行加熱處理的樣本(樣本F及樣本G)中，氧化矽膜介面附近的IGZO膜中的矽濃度的傾斜(也稱為矽濃度梯度)沒有確認到特別差異。由此可知，氧化物半導體膜中的構成絕緣膜的元素的混入不是起因於熱擴散而是起因於混合。
實施例3
在本實施例中對檢測是否能夠藉由降低氧化物半導體膜的成膜電力來抑制因混合所導致的氧化物半導體膜中的構成絕緣膜的元素的混入的實驗進行說明。
實驗內容如下：首先，在基板上形成絕緣膜，在絕緣膜上以4種電力條件(1kW、5kW、9kW及1kW+5kW)形成氧化物半導體膜，然後對各基板進行熱處理而製造四個樣本；然後，利用ToF-SIMS法測量各樣本的與閘極絕緣膜的介面附近的氧化物半導體膜中的矽濃度。
首先，圖17示出用於ToF-SIMS測量的樣本的結構。
在圖17所示的樣本中，在玻璃基板300上形成氧氮 化矽膜302之後，形成IGZO膜304，最後進行熱處理。
氧氮化矽膜302使用高密度電漿CVD設備形成。氧氮化矽膜302的成膜條件如下：基板溫度為325℃，氣體流量為SiH4/N2O/Ar=250sccm/2500sccm/2500sccm，成膜電力為5kW×4個(微波電源)，成膜壓力為30Pa，膜厚為100nm。另外，在形成氧氮化矽膜302之前對玻璃基板300表面進行清洗來去除微粒等。
IGZO膜304使用濺射裝置形成。IGZO膜304的成膜條件如下：基板溫度為170℃，氣體流量為Ar/O2=100sccm/100sccm，成膜壓力為0.6Pa，膜厚為35nm，並使用1kW、5kW、9kW及1kW+5kW的4個條件的電力進行成膜(都使用AC電源)。另外，作為濺射靶材使用In：Ga：Zn=1：1：1[原子數比]的氧化物靶材。
注意，上述成膜電力的“1kW+5kW”是指：首先使用1kW電力進行5nm的成膜，然後使用5kW電力進行30nm的成膜。另外，以下，將使用9kW形成的氧化物半導體膜的樣本稱為樣本H，將使用5kW形成的氧化物半導體膜的樣本稱為樣本I，將使用1kW形成的氧化物半導體膜的樣本稱為樣本J，將使用1kW+5kW形成的氧化物半導體膜的樣本稱為樣本K。
將基板放在使用電阻發熱體等的電爐中進行熱處理。處理條件如下：首先在加熱溫度為450℃、加熱氛圍為N2的條件下進行1小時的加熱，然後在加熱溫度為650℃、加熱氛圍為N2+O2的條件下進行1小時的加熱。
接著，對樣本H至樣本K從基板表面一側(IGZO膜304一側)進行ToF-SIMS測量，來測量與氧氮化矽膜的介面附近的IGZO膜中的矽濃度。圖18A及圖18B示出其結果。注意，圖18B是放大圖18A中的一部分的圖。
從圖18A及圖18B可知，在所有樣本中，氧氮化矽膜介面附近的IGZO膜中的矽濃度比包含在實施例1所記載的In-Ga-Zn類氧化物靶材(原子數比為In：Ga：Zn=1：1：1)中的2×1018atoms/cm3的矽濃度高。由此可知，在氧氮化矽膜介面附近的氧化物半導體膜中測量到的矽不是起因於In-Ga-Zn類氧化物靶材的矽。
另外，從圖18A及圖18B可知，氧氮化矽膜介面附近的IGZO膜中的矽濃度有隨著成膜電力的降低而下降的傾向。由此可以確認藉由降低氧化物半導體膜的成膜電力可以抑制因混合所導致的氧化物半導體膜中的構成絕緣膜的元素的混入。
再者，由於樣本J與樣本K的矽濃度大致一致，由此可以確認即使在成膜初期步驟使用弱電力形成氧化物半導體膜之後提高成膜電力形成氧化物半導體膜，也可以抑制因混合所導致的氧化物半導體膜中的構成絕緣膜的元素的混入。
實施例4
在本實施例中，說明對構成絕緣膜的元素混入到氧化物半導體膜中時的氧化物半導體膜中的結晶狀態進行檢測 的結果。
首先，準備在基板上使用其組成不同的靶材形成有氧化物半導體膜的2個基板，將各個基板分割成3個基板。然後，藉由在不同的條件下對分割成3個基板的基板進行熱處理，製造不同條件的共6個樣本。並且，利用X線繞射(XRD：X-ray Diffraction)法測量各樣本的氧化物半導體膜的結晶狀態。
首先，圖19A示出用於XRD測量的樣本的結構。
在圖19A所示的樣本中，在玻璃基板400上使用添加SiO2的IGZO(In：Ga：Zn=1：1：1[原子數比])靶材形成IGZO膜402，然後進行熱處理。
IGZO膜402使用濺射裝置形成。IGZO膜402的成膜條件如下：基板溫度為200℃，成膜電力為100W，成膜壓力為0.4Pa，氣體流量為O2=10sccm，膜厚為100nm。另外，作為濺射靶材，使用對In：Ga：Zn=1：1：1[原子數比]添加2wt%的SiO2的靶材及對In：Ga：Zn=1：1：1[原子數比]添加5wt%的SiO2的靶材。另外，在形成IGZO膜402之前對玻璃基板400表面進行清洗來去除微粒等。
將基板放在使用電阻發熱體等的電爐中進行熱處理。在形成IGZO膜之後分割成三個基板的基板之一的處理條件如下：在N2氛圍下以650℃進行1小時的熱處理，然後在O2氛圍下以650℃進行1小時的熱處理。另外，分割成三個基板的基板之一的處理條件如下：在N2氛圍下以450℃進行1小時的加熱，然後在O2氛圍下以450℃進 行1小時的加熱。另外，分割成三個基板的基板之一不進行熱處理。
藉由採用上述使用靶材及上述加熱條件，形成表1所示的樣本L至樣本Q的6個樣本。
接著，對樣本L至樣本Q的IGZO膜進行XRD測量來測量各個膜的結晶狀態。圖20A及圖20B示出其結果。圖20A示出樣本L至樣本N的XRD測量結果，圖20B示出樣本O至樣本Q的XRD測量結果。
在圖20A中，以上述所記載的溫度範圍內的650℃進行熱處理的樣本L在2θ=31°附近確認到起因於結晶的峰值。另一方面，在圖20B中，所有樣本都沒有確認到起因於結晶的峰值。由此可以確認藉由作為雜質包含過剩的 矽，能夠阻礙熱處理所導致的IGZO膜的晶化。
接著，為了檢測使用添加2wt%的矽的靶材形成的IGZO膜的矽含量，利用X射線光電子能譜技術(XPS：X-ray Photoelectron Spectroscopy)測量包含在IGZO膜中的元素的組成。
如圖19B所示，用於XPS測量的樣本採用在矽基板500上形成IGZO膜502的結構。
IGZO膜502使用濺射裝置形成。IGZO膜502的成膜條件如下：基板溫度為200℃，成膜電力為100W，成膜壓力為0.4Pa，氣體流量為O2=10sccm，膜厚為15nm。另外，作為濺射靶材，使用對In：Ga：Zn=1：1：1[原子數比]添加2wt%的SiO2的靶材。另外，在形成IGZO膜502之前使用稀氫氟酸去除形成在矽基板500表面上的氧化膜。
從XPS測量的結果可知，使用添加2wt%的矽的靶材而形成的IGZO膜含有1.1atom%的矽。
如上所述，可知當矽等雜質由於混合等而混入到與閘極絕緣膜的介面附近的氧化物半導體膜中時，有阻礙氧化物半導體膜中的通道形成區的晶化的擔憂。因此，藉由實施例可知，降低與閘極絕緣膜的介面附近的氧化物半導體膜中的矽濃度是重要的。
100‧‧‧基板
101‧‧‧閘極電極
102‧‧‧閘極絕緣膜
103‧‧‧氧化物半導體膜
103a‧‧‧區域
103b‧‧‧區域
105a‧‧‧源極電極
105b‧‧‧汲極電極
109‧‧‧保護絕緣膜
110‧‧‧電晶體

Claims (13)

  1. 一種半導體裝置，包括：閘極絕緣膜；以及與該閘極絕緣膜接觸的氧化物半導體膜，其中，該閘極絕緣膜包含矽及氧，其中，該氧化物半導體膜包括與該閘極絕緣膜接觸的第一區域，其中，該第一區域中的矽的濃度低於或等於1.0at.%，且其中，包含在該第一區域之外的該氧化物半導體膜的一區域中的矽的濃度低於包含在該第一區域中的該矽的濃度。
  2. 一種半導體裝置，包括：閘極絕緣膜；與該閘極絕緣膜接觸的氧化物半導體膜；以及與該氧化物半導體膜接觸的絕緣膜，其中，該閘極絕緣膜包含矽及氧，其中，該氧化物半導體膜包括與該閘極絕緣膜接觸的第一區域，其中，該第一區域中的矽的濃度低於或等於1.0at.%，且其中，包含在該第一區域之外的該氧化物半導體膜的一區域中的矽的濃度低於包含在該第一區域中的該矽的濃度。
  3. 根據申請專利範圍第1或2項之半導體裝置，其中，至少該第一區域包括結晶部。
  4. 根據申請專利範圍第3項之半導體裝置，其中，該結晶部的c軸在垂直於該氧化物半導體膜與該絕緣膜之間的介面的方向上一致。
  5. 根據申請專利範圍第1或2項之半導體裝置，其中，該第一區域的厚度小於或等於5nm。
  6. 根據申請專利範圍第1或2項之半導體裝置，其中，包含在該第一區域中的該矽的濃度小於或等於0.1at.%。
  7. 一種半導體裝置，包括：閘極絕緣膜；與該閘極絕緣膜接觸的氧化物半導體膜；以及與該氧化物半導體膜接觸的絕緣膜，其中，該閘極絕緣膜及該絕緣膜的每一者包含矽及氧，其中，該氧化物半導體膜包括與該閘極絕緣膜接觸的第一區域，其中，該氧化物半導體膜包括與該絕緣膜接觸的第二區域，其中，該第一區域中的矽的濃度低於或等於1.0at.%，其中，該第二區域中的矽的濃度低於或等於1.0at.%，且 其中，包含在該第一區域及該第二區域之外的該氧化物半導體膜的一區域中的矽的濃度低於包含在該第一區域及該第二區域中的該矽的濃度。
  8. 根據申請專利範圍第7項之半導體裝置，其中，至少該第一區域及該第二區域包括結晶部。
  9. 根據申請專利範圍第8項之半導體裝置，其中，該結晶部的c軸在垂直於該氧化物半導體膜與該絕緣膜之間的介面的方向上一致。
  10. 根據申請專利範圍第7項之半導體裝置，其中，該第一區域的厚度小於或等於5nm，且其中，該第二區域的厚度小於或等於5nm。
  11. 根據申請專利範圍第7項之半導體裝置，其中，包含在該第一區域及該第二區域中的該矽的濃度小於或等於0.1at.%。
  12. 根據申請專利範圍第1、2及7項中任一項之半導體裝置，其中，該閘極絕緣膜包含碳，且該第一區域中的碳的濃度低於或等於1.0×1020atoms/cm3。
  13. 根據申請專利範圍第1、2及7項中任一項之半導體裝置，其中，該氧化物半導體膜包含銦及鋅。
TW105103139A 2011-09-29 2012-09-26 半導體裝置 TWI570935B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011215682 2011-09-29

Publications (2)

Publication Number Publication Date
TW201620141A true TW201620141A (zh) 2016-06-01
TWI570935B TWI570935B (zh) 2017-02-11

Family

ID=47991724

Family Applications (2)

Application Number Title Priority Date Filing Date
TW101135301A TWI532176B (zh) 2011-09-29 2012-09-26 半導體裝置
TW105103139A TWI570935B (zh) 2011-09-29 2012-09-26 半導體裝置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW101135301A TWI532176B (zh) 2011-09-29 2012-09-26 半導體裝置

Country Status (8)

Country Link
US (7) US9029852B2 (zh)
JP (10) JP5279939B2 (zh)
KR (4) KR102504604B1 (zh)
CN (3) CN107068766B (zh)
DE (1) DE112012004061T5 (zh)
SG (1) SG11201505088UA (zh)
TW (2) TWI532176B (zh)
WO (1) WO2013047629A1 (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112012007294B3 (de) * 2011-09-29 2019-05-29 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
SG11201505088UA (en) 2011-09-29 2015-08-28 Semiconductor Energy Lab Semiconductor device
KR20130040706A (ko) * 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
SG10201601757UA (en) * 2011-10-14 2016-04-28 Semiconductor Energy Lab Semiconductor device
JP6082562B2 (ja) 2011-10-27 2017-02-15 株式会社半導体エネルギー研究所 半導体装置
KR20130046357A (ko) 2011-10-27 2013-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102330543B1 (ko) 2012-04-13 2021-11-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI821777B (zh) 2012-09-24 2023-11-11 日商半導體能源研究所股份有限公司 半導體裝置
WO2014104267A1 (en) 2012-12-28 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10304859B2 (en) * 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
TWI652822B (zh) * 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 氧化物半導體膜及其形成方法
US9443987B2 (en) * 2013-08-23 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2015059842A1 (ja) * 2013-10-22 2015-04-30 株式会社半導体エネルギー研究所 酸化物半導体膜の作製方法
US9276128B2 (en) * 2013-10-22 2016-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, and etchant used for the same
JPWO2015059850A1 (ja) * 2013-10-24 2017-03-09 株式会社Ｊｏｌｅｄ 薄膜トランジスタの製造方法
JP6537264B2 (ja) * 2013-12-12 2019-07-03 株式会社半導体エネルギー研究所 半導体装置
US9287516B2 (en) 2014-04-07 2016-03-15 International Business Machines Corporation Forming pn junction contacts by different dielectrics
US20160155849A1 (en) * 2014-12-02 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, module, and electronic device
DE112015005620B4 (de) 2014-12-16 2023-09-28 Lg Display Co., Ltd. Dünnschichttransistorarraysubstrat
US9633710B2 (en) 2015-01-23 2017-04-25 Semiconductor Energy Laboratory Co., Ltd. Method for operating semiconductor device
CN104952914A (zh) * 2015-04-30 2015-09-30 京东方科技集团股份有限公司 一种氧化物半导体薄膜、薄膜晶体管、制备方法及装置
KR102378211B1 (ko) * 2015-06-23 2022-03-25 삼성디스플레이 주식회사 마스크 및 이를 이용한 표시장치의 제조방법
WO2017145943A1 (ja) * 2016-02-24 2017-08-31 シャープ株式会社 アクティブマトリクス基板及び液晶表示装置
JP6930885B2 (ja) 2017-09-21 2021-09-01 株式会社東芝 半導体装置
US10777662B2 (en) * 2017-11-22 2020-09-15 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Thin film transistor and manufacturing method thereof
CN109037349B (zh) * 2018-07-24 2020-09-29 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制备方法、阵列基板
TWI672715B (zh) * 2019-01-29 2019-09-21 致伸科技股份有限公司 薄膜線路板以及具有薄膜線路板的鍵盤裝置
CN116864510A (zh) * 2019-03-19 2023-10-10 群创光电股份有限公司 具有晶体管元件的工作模块
US11346542B2 (en) 2019-06-13 2022-05-31 Apple Inc. Electronic device with diffusively illuminated housing portions
US11379231B2 (en) 2019-10-25 2022-07-05 Semiconductor Energy Laboratory Co., Ltd. Data processing system and operation method of data processing system
US20230047769A1 (en) * 2020-02-19 2023-02-16 Sony Semiconductor Solutions Corporation Biological substance detection chip, biological substance detection device and biological substance detection system

Family Cites Families (278)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52137773A (en) 1976-05-14 1977-11-17 Ishikawajima Harima Heavy Ind Co Ltd Method of removing dust of dust collecting flat electrode
JPS5430785U (zh) 1977-08-03 1979-02-28
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
US5973369A (en) 1997-03-11 1999-10-26 Nec Corporation SRAM having P-channel TFT as load element with less series-connected high resistance
JP3625330B2 (ja) 1995-12-26 2005-03-02 フィガロ技研株式会社 ガスセンサ
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH098340A (ja) 1996-06-06 1997-01-10 Canon Inc 光起電力素子及びその製造方法
JP3355949B2 (ja) 1996-08-16 2002-12-09 日本電気株式会社 プラズマｃｖｄ絶縁膜の形成方法
JP2000026119A (ja) 1998-07-09 2000-01-25 Hoya Corp 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001077443A (ja) * 1999-09-07 2001-03-23 Hitachi Ltd 積層膜成膜装置、これを用いた磁気抵抗センサの製法および磁気抵抗センサ
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP4431925B2 (ja) 2000-11-30 2010-03-17 信越半導体株式会社 発光素子の製造方法
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2003029293A (ja) 2001-07-13 2003-01-29 Minolta Co Ltd 積層型表示装置及びその製造方法
JP3694737B2 (ja) 2001-07-27 2005-09-14 独立行政法人物質・材料研究機構 酸化亜鉛基ホモロガス化合物薄膜の製造法
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US20050084610A1 (en) 2002-08-13 2005-04-21 Selitser Simon I. Atmospheric pressure molecular layer CVD
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
TWI300950B (en) * 2002-11-29 2008-09-11 Adv Lcd Tech Dev Ct Co Ltd Semiconductor structure, semiconductor device, and method and apparatus for manufacturing the same
JP4356309B2 (ja) 2002-12-03 2009-11-04 セイコーエプソン株式会社 トランジスタ、集積回路、電気光学装置、電子機器
JP2004266263A (ja) * 2003-02-12 2004-09-24 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
CN100401478C (zh) 2003-02-12 2008-07-09 松下电器产业株式会社 半导体器件的制造方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
CN102867855B (zh) 2004-03-12 2015-07-15 独立行政法人科学技术振兴机构 薄膜晶体管及其制造方法
US7105889B2 (en) 2004-06-04 2006-09-12 International Business Machines Corporation Selective implementation of barrier layers to achieve threshold voltage control in CMOS device fabrication with high k dielectrics
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CN102945857B (zh) 2004-11-10 2015-06-03 佳能株式会社 无定形氧化物和场效应晶体管
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
TWI259538B (en) 2004-11-22 2006-08-01 Au Optronics Corp Thin film transistor and fabrication method thereof
CN100353565C (zh) 2004-12-13 2007-12-05 友达光电股份有限公司 薄膜晶体管元件及其制造方法
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
KR100729043B1 (ko) 2005-09-14 2007-06-14 삼성에스디아이 주식회사 투명 박막 트랜지스터 및 그의 제조방법
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP2007115735A (ja) 2005-10-18 2007-05-10 Toppan Printing Co Ltd トランジスタ
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP2007121788A (ja) 2005-10-31 2007-05-17 Hitachi Displays Ltd アクティブマトリクス基板およびそれを用いた液晶表示装置
JP4560505B2 (ja) 2005-11-08 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
US7745798B2 (en) 2005-11-15 2010-06-29 Fujifilm Corporation Dual-phosphor flat panel radiation detector
WO2007058329A1 (en) 2005-11-15 2007-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7998372B2 (en) 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
JP5250930B2 (ja) 2005-12-07 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
KR100732849B1 (ko) 2005-12-21 2007-06-27 삼성에스디아이 주식회사 유기 발광 표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5015473B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタアレイ及びその製法
JP2007250982A (ja) 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5328083B2 (ja) 2006-08-01 2013-10-30 キヤノン株式会社 酸化物のエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
TWI478347B (zh) 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
KR101410926B1 (ko) 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US8158974B2 (en) 2007-03-23 2012-04-17 Idemitsu Kosan Co., Ltd. Semiconductor device, polycrystalline semiconductor thin film, process for producing polycrystalline semiconductor thin film, field effect transistor, and process for producing field effect transistor
JP5244331B2 (ja) 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
JP2008276212A (ja) 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
JP5197058B2 (ja) 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR100982395B1 (ko) 2007-04-25 2010-09-14 주식회사 엘지화학 박막 트랜지스터 및 이의 제조방법
JP5043499B2 (ja) 2007-05-02 2012-10-10 財団法人高知県産業振興センター 電子素子及び電子素子の製造方法
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5361249B2 (ja) 2007-05-31 2013-12-04 キヤノン株式会社 酸化物半導体を用いた薄膜トランジスタの製造方法
JP5242083B2 (ja) * 2007-06-13 2013-07-24 出光興産株式会社 結晶酸化物半導体、及びそれを用いてなる薄膜トランジスタ
KR20080111693A (ko) 2007-06-19 2008-12-24 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
US7935964B2 (en) 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
KR20090002841A (ko) * 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
US8786793B2 (en) 2007-07-27 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP5393058B2 (ja) 2007-09-05 2014-01-22 キヤノン株式会社 電界効果型トランジスタ
WO2009034953A1 (ja) 2007-09-10 2009-03-19 Idemitsu Kosan Co., Ltd. 薄膜トランジスタ
JP2009085944A (ja) 2007-09-11 2009-04-23 Yamaha Motor Co Ltd ガスセンサ、空燃比制御装置および輸送機器
JP2009135430A (ja) 2007-10-10 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2009099847A (ja) 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
US8384077B2 (en) 2007-12-13 2013-02-26 Idemitsu Kosan Co., Ltd Field effect transistor using oxide semicondutor and method for manufacturing the same
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5264197B2 (ja) 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
JP5540517B2 (ja) 2008-02-22 2014-07-02 凸版印刷株式会社 画像表示装置
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP2009265271A (ja) 2008-04-23 2009-11-12 Nippon Shokubai Co Ltd 電気光学表示装置
JP5704790B2 (ja) 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
KR101461127B1 (ko) 2008-05-13 2014-11-14 삼성디스플레이 주식회사 반도체 장치 및 이의 제조 방법
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US8314765B2 (en) * 2008-06-17 2012-11-20 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device, and electronic device
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
KR101657957B1 (ko) 2008-09-12 2016-09-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101829673B1 (ko) 2008-09-12 2018-02-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101563527B1 (ko) 2008-09-19 2015-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
KR101622978B1 (ko) 2008-09-19 2016-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
KR102113024B1 (ko) 2008-09-19 2020-06-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
EP2172977A1 (en) 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
KR20200085934A (ko) 2008-10-03 2020-07-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN102187467A (zh) 2008-10-23 2011-09-14 出光兴产株式会社 薄膜晶体管及其制造方法
US8741702B2 (en) 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2010047288A1 (en) 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductordevice
JP5616012B2 (ja) 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
CN103730509B (zh) 2008-11-07 2018-03-30 株式会社半导体能源研究所 半导体器件
JP5123141B2 (ja) * 2008-11-19 2013-01-16 株式会社東芝 表示装置
JP2010153802A (ja) 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
TWI506795B (zh) 2008-11-28 2015-11-01 Semiconductor Energy Lab 半導體裝置和其製造方法
JP5538797B2 (ja) 2008-12-12 2014-07-02 キヤノン株式会社 電界効果型トランジスタ及び表示装置
US8114720B2 (en) 2008-12-25 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101049808B1 (ko) 2008-12-30 2011-07-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치
KR101648927B1 (ko) * 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8492756B2 (en) 2009-01-23 2013-07-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5514447B2 (ja) 2009-01-29 2014-06-04 株式会社半導体エネルギー研究所 半導体装置
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
JP4752925B2 (ja) 2009-02-04 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
US8367486B2 (en) 2009-02-05 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
US8247812B2 (en) 2009-02-13 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device including the transistor, and manufacturing method of the transistor and the semiconductor device
US8704216B2 (en) 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI535023B (zh) 2009-04-16 2016-05-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
EP2256814B1 (en) 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
JP5564331B2 (ja) 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5322787B2 (ja) 2009-06-11 2013-10-23 富士フイルム株式会社 薄膜トランジスタ及びその製造方法、電気光学装置、並びにセンサー
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
EP2449595B1 (en) 2009-06-30 2017-07-26 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
JP5663214B2 (ja) 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8018758B2 (en) 2009-07-06 2011-09-13 Magic Technologies, Inc. Gate drive voltage boost schemes for memory array
KR101782176B1 (ko) 2009-07-18 2017-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
KR101638978B1 (ko) 2009-07-24 2016-07-13 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
TWI596741B (zh) 2009-08-07 2017-08-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
EP2284891B1 (en) 2009-08-07 2019-07-24 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
JP5500907B2 (ja) 2009-08-21 2014-05-21 株式会社日立製作所 半導体装置およびその製造方法
JP2011049448A (ja) 2009-08-28 2011-03-10 Mitsubishi Chemicals Corp 酸化亜鉛系基板及び酸化亜鉛系基板の製造方法
WO2011027723A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011033915A1 (en) 2009-09-16 2011-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP2544237B1 (en) 2009-09-16 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
KR102180761B1 (ko) 2009-09-24 2020-11-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
WO2011037010A1 (en) 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and method for manufacturing the same
KR101877149B1 (ko) 2009-10-08 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체층, 반도체 장치 및 그 제조 방법
KR102399469B1 (ko) 2009-10-08 2022-05-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101832698B1 (ko) 2009-10-14 2018-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP5237917B2 (ja) * 2009-10-30 2013-07-17 スタンレー電気株式会社 ＺｎＯ系化合物半導体の製造方法
KR101770981B1 (ko) 2009-10-30 2017-08-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리 회로 및 반도체 장치
KR101761432B1 (ko) 2009-11-06 2017-07-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011055620A1 (en) 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011055631A1 (en) 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011058882A1 (en) 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Sputtering target and manufacturing method thereof, and transistor
KR102248564B1 (ko) 2009-11-13 2021-05-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 이 표시 장치를 구비한 전자 기기
KR102304078B1 (ko) * 2009-11-28 2021-09-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011068033A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102462239B1 (ko) 2009-12-04 2022-11-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102450889B1 (ko) 2009-12-04 2022-10-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101945171B1 (ko) 2009-12-08 2019-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5497417B2 (ja) 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
KR20120102748A (ko) * 2009-12-11 2012-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전계 효과 트랜지스터
WO2011074409A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011074407A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102652356B (zh) 2009-12-18 2016-02-17 株式会社半导体能源研究所 半导体装置
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
KR101675113B1 (ko) 2010-01-08 2016-11-11 삼성전자주식회사 트랜지스터 및 그 제조방법
WO2011089852A1 (en) 2010-01-22 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and driving method thereof
CN105405747B (zh) * 2010-02-05 2020-03-13 株式会社半导体能源研究所 半导体装置和制造半导体装置的方法
KR20120117915A (ko) 2010-02-05 2012-10-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101817054B1 (ko) 2010-02-12 2018-01-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이를 포함한 표시 장치
JP2011169757A (ja) 2010-02-18 2011-09-01 Taiyo Yuden Co Ltd 抵抗型酸素センサ素子
CN105826363B (zh) 2010-02-19 2020-01-14 株式会社半导体能源研究所 半导体装置及其制造方法
JP2011187506A (ja) 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
KR101867272B1 (ko) 2010-03-05 2018-06-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그의 제작 방법
JP2011205017A (ja) * 2010-03-26 2011-10-13 Dainippon Printing Co Ltd 薄膜トランジスタ、薄膜集積回路装置及びそれらの製造方法
US8304919B2 (en) 2010-03-26 2012-11-06 Stats Chippac Ltd. Integrated circuit system with stress redistribution layer and method of manufacture thereof
JP2012124446A (ja) * 2010-04-07 2012-06-28 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP5705559B2 (ja) 2010-06-22 2015-04-22 ルネサスエレクトロニクス株式会社 半導体装置、及び、半導体装置の製造方法
JP2012015436A (ja) 2010-07-05 2012-01-19 Sony Corp 薄膜トランジスタおよび表示装置
US9293597B2 (en) 2010-07-30 2016-03-22 Hitachi, Ltd. Oxide semiconductor device
JP2012033836A (ja) 2010-08-03 2012-02-16 Canon Inc トップゲート型薄膜トランジスタ及びこれを備えた表示装置
US8530273B2 (en) 2010-09-29 2013-09-10 Guardian Industries Corp. Method of making oxide thin film transistor array
US9911857B2 (en) * 2010-10-29 2018-03-06 Cbrite Inc. Thin film transistor with low trap-density material abutting a metal oxide active layer and the gate dielectric
CN102130009B (zh) 2010-12-01 2012-12-05 北京大学深圳研究生院 一种晶体管的制造方法
JP5723262B2 (ja) 2010-12-02 2015-05-27 株式会社神戸製鋼所 薄膜トランジスタおよびスパッタリングターゲット
KR102637010B1 (ko) 2010-12-03 2024-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
JP2012160679A (ja) 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器
US8797303B2 (en) 2011-03-21 2014-08-05 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
US20130037793A1 (en) 2011-08-11 2013-02-14 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
WO2013039126A1 (en) 2011-09-16 2013-03-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
SG11201505088UA (en) 2011-09-29 2015-08-28 Semiconductor Energy Lab Semiconductor device
DE112012007294B3 (de) 2011-09-29 2019-05-29 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
SG10201601757UA (en) 2011-10-14 2016-04-28 Semiconductor Energy Lab Semiconductor device
KR20130040706A (ko) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR20130043063A (ko) 2011-10-19 2013-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP6082562B2 (ja) * 2011-10-27 2017-02-15 株式会社半導体エネルギー研究所 半導体装置
KR20130046357A (ko) 2011-10-27 2013-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9379254B2 (en) 2011-11-18 2016-06-28 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
US9245958B2 (en) 2012-08-10 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9929276B2 (en) 2012-08-10 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2014024808A1 (en) 2012-08-10 2014-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20150043307A (ko) 2012-08-10 2015-04-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
JP6220597B2 (ja) 2012-08-10 2017-10-25 株式会社半導体エネルギー研究所 半導体装置
KR102171650B1 (ko) 2012-08-10 2020-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2014046222A1 (en) 2012-09-24 2014-03-27 Semiconductor Energy Laboratory Co., Ltd. Display device

Also Published As

Publication number Publication date
JP2020184635A (ja) 2020-11-12
CN103843145A (zh) 2014-06-04
CN107068766A (zh) 2017-08-18
JP5279939B2 (ja) 2013-09-04
KR102504604B1 (ko) 2023-02-27
DE112012004061T5 (de) 2014-07-10
JP5277354B2 (ja) 2013-08-28
JP2019110328A (ja) 2019-07-04
KR102304125B1 (ko) 2021-09-17
WO2013047629A1 (en) 2013-04-04
JP6989652B2 (ja) 2022-01-05
JP2013084940A (ja) 2013-05-09
US20210257498A1 (en) 2021-08-19
JP5430785B2 (ja) 2014-03-05
KR20200077623A (ko) 2020-06-30
US20170148925A1 (en) 2017-05-25
JP6114168B2 (ja) 2017-04-12
TWI570935B (zh) 2017-02-11
JP6495979B2 (ja) 2019-04-03
KR20220133317A (ko) 2022-10-04
US20130082262A1 (en) 2013-04-04
KR20140066222A (ko) 2014-05-30
JP2017143286A (ja) 2017-08-17
CN106847929A (zh) 2017-06-13
JP2014112680A (ja) 2014-06-19
JP2022031840A (ja) 2022-02-22
JP2013179345A (ja) 2013-09-09
US20150214382A1 (en) 2015-07-30
US20200212223A1 (en) 2020-07-02
TWI532176B (zh) 2016-05-01
CN107068766B (zh) 2020-12-29
SG11201505088UA (en) 2015-08-28
KR102447866B1 (ko) 2022-09-26
JP6716739B2 (ja) 2020-07-01
JP2013118393A (ja) 2013-06-13
JP6190554B2 (ja) 2017-08-30
US10290744B2 (en) 2019-05-14
KR102128369B1 (ko) 2020-06-30
CN103843145B (zh) 2017-03-29
US9029852B2 (en) 2015-05-12
US11217701B2 (en) 2022-01-04
US20190237585A1 (en) 2019-08-01
US20230420570A1 (en) 2023-12-28
TW201322450A (zh) 2013-06-01
US10622485B2 (en) 2020-04-14
JP2017216476A (ja) 2017-12-07
US9741860B2 (en) 2017-08-22
CN106847929B (zh) 2020-06-23
JP2023162370A (ja) 2023-11-08
US11791415B2 (en) 2023-10-17
KR20210116690A (ko) 2021-09-27

Similar Documents

Publication Publication Date Title
TWI570935B (zh) 半導體裝置
JP6818114B2 (ja) トランジスタ
TWI578535B (zh) 半導體裝置及半導體裝置的製造方法