WO2016084778A1 - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
WO2016084778A1
WO2016084778A1 PCT/JP2015/082872 JP2015082872W WO2016084778A1 WO 2016084778 A1 WO2016084778 A1 WO 2016084778A1 JP 2015082872 W JP2015082872 W JP 2015082872W WO 2016084778 A1 WO2016084778 A1 WO 2016084778A1
Authority
WO
WIPO (PCT)
Prior art keywords
liquid crystal
layer
display device
crystal display
alignment
Prior art date
Application number
PCT/JP2015/082872
Other languages
English (en)
French (fr)
Inventor
敢 三宅
庸輔 神崎
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to US15/531,382 priority Critical patent/US20170329185A1/en
Priority to CN201580064690.XA priority patent/CN107003572A/zh
Publication of WO2016084778A1 publication Critical patent/WO2016084778A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/13378—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers by treatment of the surface, e.g. embossing, rubbing or light irradiation
    • G02F1/133788—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers by treatment of the surface, e.g. embossing, rubbing or light irradiation by light irradiation, e.g. linearly polarised light photo-polymerisation
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes

Definitions

  • the present invention relates to a liquid crystal display device. More specifically, the present invention relates to a liquid crystal display device in which an oxide semiconductor is applied to a thin film transistor substrate.
  • a liquid crystal display device is a display device that uses a liquid crystal composition for display, and a typical display method is that a light is incident on a liquid crystal panel in which the liquid crystal composition is sealed between a pair of substrates, and a liquid crystal display device is used. By applying a voltage to the composition to change the orientation of the liquid crystal molecules, the amount of light transmitted through the liquid crystal panel is controlled.
  • Such a liquid crystal display device has features such as thinness, light weight, and low power consumption, and thus is used in a wide range of fields.
  • TFT thin film transistor
  • the alignment of liquid crystal molecules in a state where no voltage is applied is controlled by an alignment film subjected to an alignment treatment.
  • the rubbing method has been widely used as an alignment treatment method, but in recent years, research and development on a photo-alignment method capable of performing the alignment treatment in a non-contact manner has been advanced (for example, see Patent Document 1). .
  • the threshold voltage (Vth) of the TFT sometimes decreases (minus shift).
  • Vth threshold voltage
  • static electricity may be generated when an electrostatic chuck is used or transported, and this static electricity is unintentionally written to each pixel via a negatively shifted pixel transistor. become.
  • DC direct current
  • the present invention has been made in view of the above situation, and an object of the present invention is to provide a liquid crystal display device in which display unevenness is suppressed by preventing deterioration of TFT characteristics due to photo-alignment processing.
  • the TFT characteristics were degraded because the TFT had a channel etch (CE) structure and an oxide semiconductor was used for the channel layer. Focused on what happens when. Then, when the cause of the deterioration of the TFT characteristics was examined, when the channel layer is composed of an oxide semiconductor, the oxide semiconductor is damaged in the process of forming the CE structure, and the damaged oxide It has been found that electron-hole pairs are generated when a semiconductor is irradiated with light. When this electron-hole pair is generated, the current-voltage characteristic (IV characteristic) of the TFT shifts to the minus side, causing display unevenness.
  • I characteristic current-voltage characteristic
  • the present inventors have focused on the fact that an oxide semiconductor can be prevented from being damaged by employing an etching stopper (ES) structure instead of the channel etch structure. Furthermore, it has been found that the use of a liquid crystal having negative dielectric anisotropy can mitigate the influence of unintentionally written DC charge on a pixel. Then, it has been found that by combining these means, deterioration of TFT characteristics can be prevented even when a photoalignment process is performed on a TFT using an oxide semiconductor. Thus, the present inventors have conceived that the above problems can be solved brilliantly and have reached the present invention.
  • ES etching stopper
  • one embodiment of the present invention is a liquid crystal display device including a thin film transistor substrate and a liquid crystal layer
  • the thin film transistor substrate includes a thin film transistor having an etching stopper structure, an alignment film, and a pair of electrodes for applying an electric field to the liquid crystal layer.
  • the thin film transistor includes a gate electrode, a gate insulating film, a channel layer containing an oxide semiconductor, an etching stopper layer, and a pair of source and drain electrodes in order.
  • the liquid crystal layer having a photofunctional group and the liquid crystal layer may have a negative dielectric anisotropy.
  • the oxide semiconductor constituting the channel layer can be prevented from being damaged during the channel etching.
  • the current voltage (IV) characteristics of the TFT from being deteriorated by the photo-alignment process.
  • the liquid crystal layer having negative dielectric anisotropy is included, the influence of unintentionally written DC charge on the pixel can be reduced. From the above, it is possible to effectively prevent DC charge unevenness due to TFT characteristics and to realize a liquid crystal display device with excellent display quality.
  • FIG. 1 is a cross-sectional view schematically showing a configuration of a liquid crystal display device of Example 1.
  • FIG. 1 is a diagram schematically showing a cross section of a thin film transistor substrate of Example 1.
  • FIG. 3 is a plan view schematically showing pixels of a thin film transistor substrate of Example 1.
  • FIG. 3 is a diagram showing an irradiation spectrum of alignment treatment in Example 1.
  • FIG. It is the graph which showed the current-voltage characteristic of TFT of Example 1 measured before and after the exposure for orientation processing.
  • 6 is a diagram showing an irradiation spectrum of alignment treatment in Comparative Example 1.
  • FIG. It is the graph which showed the current voltage characteristic of TFT of the comparative example 1 measured before and after the exposure for orientation processing.
  • 6 is a diagram showing an irradiation spectrum of alignment treatment in Example 2.
  • FIG. It is the graph which showed the current voltage characteristic of TFT of Example 2 measured before and after the exposure for orientation processing.
  • the liquid crystal display device of the present embodiment is a liquid crystal display device having a thin film transistor substrate and a liquid crystal layer
  • the thin film transistor substrate includes a thin film transistor having an etching stopper structure, an alignment film, and a pair of electrodes for applying an electric field to the liquid crystal layer.
  • the thin film transistor includes a gate electrode, a gate insulating film, a channel layer containing an oxide semiconductor, an etching stopper layer, and a pair of source and drain electrodes in order. It has a photofunctional group, and the liquid crystal layer has negative dielectric anisotropy.
  • the thin film transistor substrate has a thin film transistor (TFT) having an etching stopper structure.
  • the etching stopper structure includes an etching stopper layer for protecting the channel layer before performing channel etching for forming the source electrode and the drain electrode (a process for removing the conductive film on the channel layer by etching).
  • the TFT has a structure. That is, in the etching stopper structure, the etching stopper layer is disposed on the channel layer, and the end portions of the source electrode and the drain electrode face each other on the etching stopper layer.
  • an etching stopper layer is interposed between the channel layer and the source electrode and the drain electrode, but in the region where the etching stopper layer is not disposed, The source electrode and the drain electrode are connected. According to such an etching stopper structure, it is possible to prevent the channel layer from being exposed during the channel etching by the etching stopper layer, so that damage to the channel layer can be reduced.
  • the etching stopper layer is preferably formed of a material excellent in resistance to an etching solution or an etching gas used for removing the conductive film in the channel etching process.
  • the etching stopper layer is preferably formed of an insulating material. Examples of the material of the etching stopper layer include silicon dioxide (SiO 2 ), silicon nitride (SiNx), tantalum oxide, aluminum oxide, titanium oxide, and the like.
  • the thickness of an etching stopper layer is not specifically limited, It is preferable that it is 50 nm or more, and it is preferable that it is 500 nm or less.
  • the etching stopper layer When the etching stopper layer is thin, the channel layer is exposed by being etched back when patterning the source electrode and the drain electrode, and may not function as an original etching stopper. When the etching stopper layer is thick, it takes a long time to form a film, resulting in a decrease in mass productivity.
  • the TFT has a gate electrode, a gate insulating film, a channel layer containing an oxide semiconductor, an etching stopper layer, and a pair of source and drain electrodes in this order. That is, the TFT has a bottom gate structure. In the bottom gate structure, since the gate electrode is formed before the channel layer, the surface of the channel layer is not covered by the gate electrode. For this reason, when the channel layer is damaged by channel etching, light is incident on the surface of the damaged channel layer without being shielded by the gate electrode during the photo-alignment process.
  • each member constituting the TFT substrate has (1) a gate electrode, (2) a gate insulating film, (3) a channel layer, (4) an etching stopper layer, and (5) a source in the order of formation.
  • the electrode and the drain electrode are stacked in this order. (5) The source electrode and the drain electrode side are closer to the alignment film.
  • Examples of the material of the gate electrode include refractory metals such as tungsten, molybdenum, tantalum, and titanium, and nitrides of refractory metals.
  • the gate electrode may be a single layer or a laminate of two or more layers.
  • Examples of the material of the gate insulating film include insulating materials such as silicon dioxide (SiO 2 ), silicon nitride (SiNx), tantalum oxide, and aluminum oxide.
  • an oxide semiconductor used for the channel layer for example, at least one of In, Ga, Zn, Al, Fe, Sn, Mg, Ca, Si, Ge, Y, Zr, La, Ce, and Hf and oxygen are used.
  • an oxide semiconductor containing indium, gallium, zinc, and oxygen is preferably used.
  • An In—Ga—Zn—O-based oxide semiconductor can provide a TFT with excellent electron mobility and low leakage current.
  • Examples of the material for the source electrode and the drain electrode include metals such as titanium, chromium, aluminum, and molybdenum, and alloys thereof.
  • the source electrode and the drain electrode may be a single layer or a laminate of two or more layers.
  • the source electrode and the drain electrode can be formed, for example, by etching (channel etching) the conductive film by a photolithography method. Specifically, processing is performed in the order of resist coating, pre-baking (temporary baking), exposure, development, post-baking (main baking), dry etching, and resist peeling, and the conductive film is patterned.
  • the TFT is preferably a pixel TFT located in the display area.
  • the driving TFT located in a frame region or the like outside the display region can suppress the occurrence of light leakage current by shielding light during the photo-alignment process.
  • damage to the channel layer can be reduced by forming an etching stopper layer so that no photo-leakage current is generated during the photo-alignment process. Desired.
  • the alignment film is disposed on the surface of the TFT substrate on the liquid crystal layer side and has a function of controlling the alignment of liquid crystal molecules in the liquid crystal layer.
  • the voltage applied to the liquid crystal layer is less than the threshold voltage (including no voltage applied)
  • the alignment of the liquid crystal molecules in the liquid crystal layer is controlled mainly by the action of the alignment film.
  • the alignment film has a photofunctional group.
  • a photofunctional group is a functional group that undergoes a structural change when irradiated with light (electromagnetic waves) such as ultraviolet light and visible light.
  • the alignment film is a so-called photo-alignment film that exhibits photo-alignment properties by having a photofunctional group.
  • photo-alignment refers to a material that develops a property (alignment regulating force) that regulates the orientation of liquid crystal molecules existing in the vicinity thereof when irradiated with light, and the magnitude and / or orientation of the orientation regulating force. Means all materials that change.
  • the type of the photofunctional group is not particularly limited, but preferably includes at least one selected from the group consisting of a cinnamate structure, a chalcone structure, a cyclobutane structure, an azobenzene structure, a stilbene structure, a coumarin structure, and a phenyl ester structure.
  • These structures can perform alignment treatment by light.
  • the cinnamate structure, chalcone structure, cyclobutane structure, azobenzene structure, stilbene structure, coumarin structure and phenyl ester structure may be contained in the main chain or side chain in the polymer constituting the alignment film. May be.
  • the cinnamate structure, chalcone structure, coumarin structure, and stilbene structure are photofunctional groups that undergo dimerization (dimer formation) and isomerization by light irradiation, or are dimerized or isomerized of the photofunctional group.
  • the cyclobutane structure is a photofunctional group that is decomposed by ring opening by light irradiation.
  • the azobenzene structure is a photofunctional group that causes isomerization upon irradiation with light, or is an isomerization of the photofunctional group.
  • the phenyl ester structure is a photofunctional group that undergoes optical fleece transition upon irradiation with light, or a photofunctional group that undergoes optical fleece transition.
  • the alignment film may be a single layer or a laminate of two or more layers.
  • the alignment film is, for example, in the order of application of an alignment agent containing a material exhibiting photo-alignment, temporary baking, exposure for alignment treatment, main baking, or application of an alignment agent including a material exhibiting photo-alignment, It can form by implementing a process in order of temporary baking, main baking, and exposure for orientation processing.
  • a polymer layer may be formed on the surface of the alignment film on the liquid crystal layer side by a polymer supported alignment (PSA) system.
  • PSA polymer supported alignment
  • a liquid crystal material containing a photopolymerizable monomer (precursor) and liquid crystal molecules is sealed in a liquid crystal panel, and then the liquid crystal material is irradiated with light to photopolymerize the photopolymerizable monomer. Since the polymer produced by photopolymerization has a lower solubility in the liquid crystal material than the photopolymerizable monomer, a polymer layer can be formed on the alignment film.
  • an acrylate monomer or a methacrylate monomer is preferably used as the photopolymerizable monomer because radical polymerization can be efficiently performed by light.
  • the polymer layer formed by polymerization of the acrylate monomer and / or methacrylate monomer includes an acrylate structure and / or a methacrylate structure.
  • Examples of the acrylate monomer and the methacrylate monomer include monomers represented by the following formula (C).
  • C A1- (R1) n -Y- (R2) m -A2 (C)
  • Y represents a structure containing at least one benzene ring and / or a condensed benzene ring, and a hydrogen atom in the benzene ring and the condensed benzene ring may be replaced by a halogen atom
  • A1 and A2 At least one represents acrylate or methacrylate, and A1 and A2 are bonded to the benzene ring or the condensed benzene ring via R1 and R2.
  • R1 and R2 represent a spacer, specifically carbon.
  • An alkyl chain having a number of 10 or less, wherein the methylene group in the alkyl chain may be substituted with a functional group selected from an ester group, an ether group, an amide group and a ketone group, and a hydrogen atom is substituted with a halogen atom N and m are each 0 or 1, and when n and m 0, there is no spacer.
  • the skeleton Y in the above formula (C) preferably has a structure represented by the following formula (C-1), (C-2) or (C-3). Note that hydrogen atoms in the following formulas (C-1), (C-2), and (C-3) may be each independently replaced with a halogen atom, a methyl group, or an ethyl group.
  • monomer represented by the above formula (C) include, for example, the following formulas (C-1-1), (C-1-2), and (C-3-1).
  • the polymer layer formed by the PSA method may be a film that covers the entire surface of the alignment film, or may be formed discretely on the alignment film.
  • the size of the pretilt angle (angle formed by the major axis of the liquid crystal molecules with respect to the surface of the alignment film) of the liquid crystal molecules provided by the alignment film (or the alignment film and the polymer layer) is not particularly limited.
  • the alignment film may be a horizontal alignment film or a vertical alignment film.
  • the pretilt angle is preferably substantially 0 ° (for example, less than 10 °), and more preferably 0 °.
  • the pair of electrodes is not particularly limited as long as it is configured to apply an electric field to the liquid crystal layer, and may be designed according to the type of display mode of the liquid crystal display device.
  • the display mode of the liquid crystal display device of the present embodiment is not particularly limited as long as the display is performed by applying an electric field to the liquid crystal layer by the pair of electrodes.
  • fringe field switching (FFS) is possible.
  • FFS fringe field switching
  • IPS in-plane switching
  • the liquid crystal having negative dielectric anisotropy follows the vertical electric field generated by the DC charge unevenness and hardly moves, so that the influence on the display quality due to the DC charge unevenness can be reduced. .
  • the TFT substrate is provided with a structure (FFS electrode structure) including a planar electrode, a slit electrode, and an insulating film disposed between the planar electrode and the slit electrode, and a liquid crystal adjacent to the TFT substrate.
  • FFS electrode structure a structure including a planar electrode, a slit electrode, and an insulating film disposed between the planar electrode and the slit electrode, and a liquid crystal adjacent to the TFT substrate.
  • An oblique electric field is formed in the layer.
  • the slit electrode, the insulating film, and the planar electrode are arranged in this order from the liquid crystal layer side.
  • the slit electrode and the planar electrode correspond to a pair of electrodes for applying an electric field to the liquid crystal layer.
  • slit electrode for example, a slit having a linear opening surrounded by the electrode around the entire circumference, or a linear notch provided with a plurality of comb teeth and disposed between the comb teeth.
  • the comb-shaped thing which comprises a slit can be used.
  • a pair of comb electrodes is provided on the thin film transistor substrate, and a horizontal electric field is formed in the liquid crystal layer adjacent to the thin film transistor substrate.
  • the pair of comb electrodes corresponds to a pair of electrodes for applying an electric field to the liquid crystal layer.
  • the pair of comb-shaped electrodes for example, an electrode pair that includes a plurality of comb-tooth portions and is arranged so that the comb-tooth portions mesh with each other can be used.
  • liquid crystal layer a layer normally used in a liquid crystal display device of a system in which the initial alignment of liquid crystal is controlled by an alignment film can be used.
  • Liquid crystal molecules contained in the liquid crystal layer have negative dielectric anisotropy.
  • liquid crystal molecules having a negative dielectric anisotropy ( ⁇ ) defined by the following formula (P), for example, those having ⁇ of ⁇ 1 to ⁇ 20 can be used.
  • ⁇ (dielectric constant in the major axis direction)
  • ⁇ dielectric constant in the minor axis direction
  • Liquid crystal molecules having a negative dielectric anisotropy tend to have higher ion solubility than liquid crystal molecules having a positive dielectric anisotropy. It can be mitigated by the formation of a double layer, and as a result, it tends to be less susceptible to charge unevenness.
  • the liquid crystal display device of the present embodiment includes a color filter substrate; a polarizing plate; a backlight; an optical film such as a retardation film, a viewing angle widening film, and a brightness enhancement film; -An external circuit such as a carrier package) or a PCB (printed wiring board); a member such as a bezel (frame) may be provided.
  • a color filter substrate such as a polarizing plate; a backlight; an optical film such as a retardation film, a viewing angle widening film, and a brightness enhancement film; -An external circuit such as a carrier package) or a PCB (printed wiring board); a member such as a bezel (frame) may be provided.
  • Example 1 relates to a fringe field switching (FFS) mode liquid crystal display device which is a kind of horizontal alignment mode.
  • FIG. 1 is a cross-sectional view schematically showing the configuration of the liquid crystal display device of Example 1
  • FIG. 2 is a view schematically showing the cross section of the thin film transistor substrate of Example 1
  • FIG. 3 is a plan view schematically showing pixels of a thin film transistor substrate of Example 1.
  • FIG. 1 is a cross-sectional view schematically showing the configuration of the liquid crystal display device of Example 1
  • FIG. 2 is a view schematically showing the cross section of the thin film transistor substrate of Example 1
  • FIG. 3 is a plan view schematically showing pixels of a thin film transistor substrate of Example 1.
  • FIG. 1 is a cross-sectional view schematically showing the configuration of the liquid crystal display device of Example 1
  • FIG. 2 is a view schematically showing the cross section of the thin film transistor substrate of Example 1
  • FIG. 3 is a plan view schematically showing pixels of a thin film transistor substrate of Example 1.
  • the liquid crystal display device of Example 1 has a backlight 10, a thin film transistor (TFT) substrate 20, an alignment film 50, a liquid crystal layer 60, an alignment film 50, from the back side to the observer side.
  • a color filter (CF) substrate 40 is arranged in order.
  • the white arrow in FIG. 1 has shown typically the advancing direction of the light which the backlight 10 emitted.
  • the TFT substrate 20 has a bottom gate type etching stopper (ES) structure.
  • a gate electrode 22g which is a laminate (W / TaN) of a tungsten film having a thickness of 300 nm and a tantalum nitride film having a thickness of 20 nm is provided on the substrate 21 in a predetermined pattern.
  • the gate electrode 22 g is a portion branched from the gate wiring 22.
  • a gate insulating film 23 which is a laminated body (SiO 2 / SiN x ) of a silicon oxide film having a thickness of 50 nm and a silicon nitride film having a thickness of 300 nm is provided so as to cover the entire surface of the substrate.
  • a channel layer 24 made of an oxide semiconductor with a thickness of 50 nm was provided on the gate insulating film 23.
  • the oxide semiconductor an oxide semiconductor containing indium, gallium, zinc, and oxygen (In—Ga—Zn—O-based oxide semiconductor) was used.
  • a method for forming the channel layer 24 a method was used in which an oxide semiconductor was formed by a sputtering method, and then the formed film was patterned into a desired shape by a photolithography method including a wet etching step and a resist stripping step.
  • a silicon oxide film having a thickness of 100 nm was provided as an etching stopper layer 31.
  • a source electrode 25s and a drain electrode 25d which are a laminate (Ti / Al / Ti) of a titanium film having a thickness of 100 nm, an aluminum film having a thickness of 300 nm, and a titanium film having a thickness of 30 nm, are provided. Provided in a predetermined pattern. As shown in FIG. 3, the source electrode 25 s is a portion branched from the source wiring 25, and the drain electrode 25 d is disposed so as to face the source electrode 25 s with the channel layer 24 interposed therebetween.
  • a laminated body is formed on the entire surface of the substrate 21 by a sputtering method, and then the laminated film is subjected to a photolithography method including a dry etching step (channel etching) and a resist stripping step.
  • a patterning method was used.
  • an inorganic insulating film 26 which is a silicon oxide film (SiO 2 ) having a thickness of 300 nm is provided so as to cover the entire surface of the substrate. Further, an acrylic resin film 27 having a thickness of 2.0 ⁇ m was provided on the entire surface of the substrate.
  • the auxiliary capacitance electrode 28 made of an indium-zinc-oxygen film (IZO) having a thickness of 100 nm is provided in a predetermined pattern on the acrylic resin film 27. . Further, an opening penetrating the inorganic insulating film 26 and the acrylic resin film 27 was formed, and a part of the drain electrode 25d was exposed.
  • IZO indium-zinc-oxygen film
  • an alignment film 50 is provided on the pixel electrode 30.
  • the alignment film 50 was also formed on the surface of the CF substrate 40 adjacent to the liquid crystal layer 60.
  • the alignment film 50 was produced by the following procedure. First, an alignment agent containing a polyimide polymer having a cyclobutane structure in the main chain as a solid content was applied on the TFT substrate 20.
  • NMP N-methyl-2-pyrrolidone
  • BC butyl cellosolve
  • solid content 66: 30: 4.
  • a similar alignment agent was also applied on the CF substrate 40.
  • FIG. 4 is a diagram showing an irradiation spectrum of the alignment treatment in Example 1.
  • a high-luminance point light source (product name “Deep UV lamp” manufactured by USHIO INC.) was used as a polarized ultraviolet light source, and no bandpass filter was used.
  • the intensity of the polarized ultraviolet light irradiated to the alignment film 50 is 0.6 J / when measured with an ultraviolet integrating light meter (product name “UIT-250”, product type “UVD-S365” manufactured by USHIO INC.). cm 2 .
  • the alignment film 50 was heated at 230 ° C. for 30 minutes as post-baking.
  • a sealant manufactured by Kyoritsu Chemical Industry Co., Ltd., trade name “World Rock”
  • a sealant manufactured by Kyoritsu Chemical Industry Co., Ltd., trade name “World Rock”
  • the liquid crystal was dropped on the TFT substrate 20 by a liquid crystal dropping (ODF) method.
  • ODF liquid crystal dropping
  • the CF substrate 40 and the TFT substrate 20 were bonded so that the polarization axes of the polarized ultraviolet rays irradiated during the alignment treatment were coincident, and liquid crystal was sealed between the TFT substrate 20 and the CF substrate 40.
  • heat treatment was performed at 130 ° C. for 40 minutes.
  • D ⁇ ⁇ n (product of thickness d and refractive index anisotropy ⁇ n) of the formed liquid crystal layer 60 was 330 nm.
  • a pair of polarizing plates was attached to the back surface side of the TFT substrate 20 and the observation surface side of the CF substrate 40 so that the polarization axes have a crossed Nicols relationship.
  • a backlight 10 including an issuing diode (LED) was attached to the back side of the TFT substrate 20 to complete the FFS mode liquid crystal display device of Example 1.
  • Example 1 1) Current-Voltage (IV) Characteristics of TFT
  • the IV characteristics of the TFT of Example 1 were measured before and after exposure for alignment treatment using a semiconductor parameter analyzer 4156C manufactured by Agilent Technology.
  • Vds 10V
  • FIG. 5 is a graph showing the current-voltage characteristics of the TFT of Example 1 measured before and after exposure for alignment treatment.
  • the IV characteristics hardly changed before and after the exposure for alignment treatment.
  • the screen lit with 31 gradations was visually observed to evaluate display unevenness.
  • the 31 gradation corresponds to the rising portion of the voltage transmittance curve (VT line), and is a gradation in which the transmittance shows a sharp change with respect to the voltage change, and therefore display unevenness tends to be noticeable.
  • the liquid crystal display device of Example 1 had good display quality with no display unevenness. Therefore, it was confirmed that DC charge unevenness due to TFT characteristics does not occur.
  • FIG. 6 is a diagram showing an irradiation spectrum of the alignment treatment in Comparative Example 1.
  • FIG. A high-luminance point light source (product name “Deep UV lamp” manufactured by USHIO INC.) was used as a polarized ultraviolet light source, and no bandpass filter was used.
  • the intensity of polarized ultraviolet light irradiated to the alignment film is 0.6 J / cm when measured with a UV integrating light meter (product name “UIT-250”, receiver type “UVD-S254” manufactured by USHIO INC.). 2 .
  • Example 2 An FFS mode liquid crystal display device was fabricated in the same manner as in Example 1 except for the formation of the alignment film.
  • the alignment film was produced by the following procedure. First, an alignment agent containing a polyimide polymer having an azobenzene structure in the main chain as a solid content was applied on the TFT substrate.
  • a similar alignment agent was also applied on the CF substrate.
  • FIG. 8 is a diagram showing an irradiation spectrum of the alignment treatment in Example 2.
  • a high-luminance point light source (product name “Deep UV lamp” manufactured by USHIO INC.) was used as a polarized ultraviolet light source, and no bandpass filter was used.
  • the intensity of polarized ultraviolet light irradiated to the alignment film is 1 J / cm 2 when measured with a UV integrated light meter (product name “UIT-250”, receiver type “UVD-S365” manufactured by USHIO INC.). there were.
  • the alignment film was heated at 110 ° C. for 30 minutes and then heated at 230 ° C. for 30 minutes.
  • Example 3 An FFS mode liquid crystal display device was fabricated in the same manner as in Example 1 except for the formation of the alignment film.
  • the alignment film was produced by the following procedure. First, an alignment agent containing an acrylic polymer containing a cinnamate structure in the side chain as a solid content was applied on the TFT substrate.
  • a similar alignment agent was also applied on the CF substrate.
  • the TFT substrate and the CF substrate coated with the alignment agent were calcined by heating at 70 ° C. for 2 minutes.
  • the film thickness of the alignment film formed after calcination was 100 nm.
  • polarized ultraviolet rays were irradiated from the normal direction of the substrate as exposure for alignment treatment.
  • a high-luminance point light source (product name “Deep UV lamp” manufactured by USHIO INC.) was used as a polarized ultraviolet light source, and no bandpass filter was used.
  • the intensity of polarized ultraviolet light irradiated to the alignment film is 6 mJ / cm 2 when measured with a UV integrated light meter (product name “UIT-250”, receiver type “UVD-S313” manufactured by USHIO INC.). there were.
  • the main baking was performed at 230 ° C. for 30 minutes.
  • the spectrum of the light used for the alignment treatment includes ultraviolet rays having a short wavelength of 350 nm or less, and has a remarkable influence on the characteristics of the oxide semiconductor (In—Ga—Zn—O) constituting the channel layer. Can give.
  • the channel layer surface was not damaged by the plasma discharge, and it is considered that the generation of defect levels was significantly reduced.
  • One embodiment of the present invention is a liquid crystal display device including a thin film transistor substrate and a liquid crystal layer, wherein the thin film transistor substrate includes a thin film transistor having an etching stopper structure, an alignment film, and a pair of electrodes for applying an electric field to the liquid crystal layer.
  • the thin film transistor includes a gate electrode, a gate insulating film, a channel layer containing an oxide semiconductor, an etching stopper layer, and a pair of source and drain electrodes in order.
  • the liquid crystal layer may be a liquid crystal display device having negative dielectric anisotropy. According to the above aspect, since the thin film transistor having the etching stopper structure is provided, the oxide semiconductor constituting the channel layer can be prevented from being damaged during the channel etching.
  • the photofunctional group may include at least one selected from the group consisting of a cinnamate structure, a chalcone structure, a cyclobutane structure, an azobenzene structure, a stilbene structure, a coumarin structure, and a phenyl ester structure. These structures can perform alignment treatment by light.
  • a cinnamate structure is preferably used as the photofunctional group.
  • a polymer layer containing at least one of the acrylate structure and the methacrylate structure may be provided between the alignment film and the liquid crystal layer.
  • Such a polymer layer can be produced by the PSA method.
  • the polymer layer is suitable because it can be formed by efficiently radical polymerization of a precursor (monomer or the like) contained in the liquid crystal by light.
  • the oxide semiconductor preferably contains indium, gallium, zinc, and oxygen.
  • Such an oxide semiconductor can realize a thin film transistor having excellent electron mobility and low leakage current. Therefore, when the oxide semiconductor having such excellent TFT characteristics and the etching stopper layer are used in combination, the effect of preventing the deterioration of the TFT characteristics is remarkably obtained.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)

Abstract

本発明は、光配向処理によるＴＦＴ特性の劣化が防止されたことによって表示ムラが抑制された液晶表示装置を提供する。 本発明の液晶表示装置は、薄膜トランジスタ基板及び液晶層を有する液晶表示装置であって、上記薄膜トランジスタ基板は、エッチングストッパー構造の薄膜トランジスタと、配向膜と、上記液晶層に電界を印加する一対の電極とを有し、上記薄膜トランジスタは、ゲート電極と、ゲート絶縁膜と、酸化物半導体を含有するチャネル層と、エッチングストッパー層と、一対のソース及びドレイン電極とを順に有し、上記配向膜は、光官能基を有し、上記液晶層は、負の誘電異方性を有するものである。

Description

液晶表示装置
本発明は、液晶表示装置に関する。より詳しくは、薄膜トランジスタ基板に酸化物半導体を適用した液晶表示装置に関するものである。
液晶表示装置は、表示のために液晶組成物を利用する表示装置であり、その代表的な表示方式は、一対の基板間に液晶組成物を封入した液晶パネルに対して光を入射させ、液晶組成物に電圧を印加して液晶分子の配向を変化させることにより、液晶パネルを透過する光の量を制御するものである。このような液晶表示装置は、薄型、軽量及び低消費電力といった特長を有することから、幅広い分野で用いられている。
従来では、液晶表示装置の画素ごとに設けられる薄膜トランジスタ（ＴＦＴ）のチャネル層を構成する材料として、多結晶シリコン、アモルファスシリコン等のシリコン系材料が用いられていた。これに対して、近年では、チャネル層に酸化物半導体を用いることによって、ＴＦＴの性能向上が図られている。
電圧が印加されていない状態における液晶分子の配向は、配向処理が施された配向膜によって制御されるのが一般的である。従来では、配向処理の方法として、ラビング法が広く用いられてきたが、近年では、非接触で配向処理を実施できる光配向法に関する研究開発が進められている（例えば、特許文献１参照。）。
国際公開第２０１２／０５０１７７号
シクロブタン構造を含む光分解型配向膜を用いて光配向処理を行った場合に、ＴＦＴの閾値電圧（Ｖｔｈ）が低下（マイナスシフト）することがあった。液晶表示装置の製造工程では、静電チャックの使用や搬送等の際に静電気が発生することがあり、この静電気は、マイナスシフトした画素トランジスタを介して、それぞれの画素に意図せず書き込まれることになる。その結果、液晶に印加される直流（ＤＣ）電位によって液晶中に残留ＤＣが発生し、表示ムラを引き起こしてしまう（ＤＣチャージムラ）。
本発明は、上記現状に鑑みてなされたものであり、光配向処理によるＴＦＴ特性の劣化が防止されたことによって表示ムラが抑制された液晶表示装置を提供することを目的とするものである。
本発明者らは、光配向処理によるＴＦＴ特性の劣化について研究を進める中で、ＴＦＴ特性の劣化は、ＴＦＴがチャネルエッチ（ＣＥ）構造を有し、かつチャネル層に酸化物半導体が使用された場合に起こることに着目した。そして、ＴＦＴ特性の劣化の原因について検討したところ、チャネル層が酸化物半導体で構成される場合には、ＣＥ構造を形成するプロセスにおいて酸化物半導体がダメージを受けており、ダメージを受けた酸化物半導体に、光が照射されると電子－正孔対が発生することを見出した。この電子－正孔対が発生することで、ＴＦＴの電流電圧特性（Ｉ－Ｖ特性）は、マイナス側にシフトし、表示ムラを引き起こしてしまう。
そこで本発明者らは、チャネルエッチ構造に代えて、エッチングストッパー（ＥＳ）構造を採用することによって酸化物半導体のダメージを抑制できることに着目した。更に、負の誘電異方性を有する液晶を用いれば、画素に意図せず書き込まれたＤＣチャージの影響を緩和できることを見出した。そして、これらの手段を組み合わせることによって、酸化物半導体が用いられたＴＦＴに光配向処理をおこなう場合であっても、ＴＦＴ特性の劣化を防止できることを見出した。こうして、本発明者らは、上記課題をみごとに解決することができることに想到し、本発明に到達した。
すなわち、本発明の一態様は、薄膜トランジスタ基板及び液晶層を有する液晶表示装置であって、上記薄膜トランジスタ基板は、エッチングストッパー構造の薄膜トランジスタと、配向膜と、上記液晶層に電界を印加する一対の電極とを有し、上記薄膜トランジスタは、ゲート電極と、ゲート絶縁膜と、酸化物半導体を含有するチャネル層と、エッチングストッパー層と、一対のソース及びドレイン電極とを順に有し、上記配向膜は、光官能基を有し、上記液晶層は、負の誘電異方性を有する液晶表示装置であってもよい。
本発明の液晶表示装置によれば、エッチングストッパー構造の薄膜トランジスタを有することから、チャネルエッチングの際にチャネル層を構成する酸化物半導体がダメージを受けることを防止できる。これによって、光配向処理によってＴＦＴの電流電圧（Ｉ－Ｖ）特性が劣化することを防止できる。また、負の誘電異方性を有する液晶層を有することから、画素に意図せず書き込まれたＤＣチャージの影響を緩和することもできる。以上のことから、ＴＦＴ特性に起因するＤＣチャージムラを効果的に防止でき、表示品位に優れた液晶表示装置を実現することができる。
実施例１の液晶表示装置の構成を模式的に示した断面図である。 実施例１の薄膜トランジスタ基板の断面を模式的に示した図である。 実施例１の薄膜トランジスタ基板の画素を模式的に示した平面図である。 実施例１における配向処理の照射スペクトルを示した図である。 配向処理用の露光の前後で測定された実施例１のＴＦＴの電流電圧特性を示したグラフである。 比較例１における配向処理の照射スペクトルを示した図である。 配向処理用の露光の前後で測定された比較例１のＴＦＴの電流電圧特性を示したグラフである。 実施例２における配向処理の照射スペクトルを示した図である。 配向処理用の露光の前後で測定された実施例２のＴＦＴの電流電圧特性を示したグラフである。
以下、本発明の実施形態について説明する。本発明は、以下の実施形態に記載された内容に限定されるものではなく、本発明の構成を充足する範囲内で、適宜設計変更を行うことが可能である。
本実施形態の液晶表示装置は、薄膜トランジスタ基板及び液晶層を有する液晶表示装置であって、上記薄膜トランジスタ基板は、エッチングストッパー構造の薄膜トランジスタと、配向膜と、上記液晶層に電界を印加する一対の電極とを有し、上記薄膜トランジスタは、ゲート電極と、ゲート絶縁膜と、酸化物半導体を含有するチャネル層と、エッチングストッパー層と、一対のソース及びドレイン電極とを順に有し、上記配向膜は、光官能基を有し、上記液晶層は、負の誘電異方性を有することを特徴とする。
上記薄膜トランジスタ基板は、エッチングストッパー構造の薄膜トランジスタ（ＴＦＴ）を有するものである。エッチングストッパー構造は、ソース電極とドレイン電極とを形成するためのチャネルエッチング（チャネル層上の導電膜をエッチングにより除去するプロセス）をおこなう前に、チャネル層を保護するためのエッチングストッパー層をチャネル層上に形成する場合に、ＴＦＴが備える構造である。すなわち、エッチングストッパー構造においては、チャネル層上にエッチングストッパー層が配置され、ソース電極及びドレイン電極の端部は、エッチングストッパー層上で対向する。また、ソース電極及びドレイン電極の端部が対向する領域では、チャネル層とソース電極及びドレイン電極との間にエッチングストッパー層が介在するが、エッチングストッパー層が配置されていない領域において、チャネル層とソース電極及びドレイン電極とは接続されている。このようなエッチングストッパー構造によれば、チャネルエッチングの際にチャネル層が露出することをエッチングストッパー層によって防止できるので、チャネル層のダメージを低減できる。
エッチングストッパー層は、チャネルエッチングの工程において導電膜の除去に用いられるエッチング液又はエッチングガスに対する耐性に優れた材料で形成されることが好ましい。また、エッチングストッパー層は、絶縁性材料によって形成されることが好ましい。エッチングストッパー層の材質としては、例えば、二酸化珪素（ＳｉＯ２）、窒化シリコン（ＳｉＮｘ）、酸化タンタル、酸化アルミニウム、酸化チタン等が挙げられる。エッチングストッパー層の厚さは特に限定されないが、５０ｎｍ以上であることが好ましく、５００ｎｍ以下であることが好ましい。エッチングストッパー層が薄い場合には、ソース電極及びドレイン電極のパターニングの際にエッチングバックされてチャネル層が露出してしまい、本来のエッチングストッパーとしての機能を果たさない可能性がある。エッチングストッパー層が厚い場合には、成膜に時間がかかるため、量産性が低下してしまう。
また、上記ＴＦＴは、ゲート電極と、ゲート絶縁膜と、酸化物半導体を含有するチャネル層と、エッチングストッパー層と、一対のソース及びドレイン電極とを順に有するものである。すなわち、上記ＴＦＴは、ボトムゲート構造を有する。ボトムゲート構造では、ゲート電極がチャネル層よりも先に形成されるため、チャネル層の表面は、ゲート電極によって覆われない。このため、チャネルエッチングによってチャネル層がダメージを受けると、光配向処理の際に、ゲート電極によって遮光されることなく、ダメージを受けたチャネル層の表面に光が入射することになる。
以上のように、ＴＦＴ基板を構成する各部材は、それらの形成順に従い、（１）ゲート電極、（２）ゲート絶縁膜、（３）チャネル層、（４）エッチングストッパー層、（５）ソース電極及びドレイン電極、の順に積層され、（５）ソース電極及びドレイン電極の側が配向膜により近くなる。
上記ゲート電極の材質としては、例えば、タングステン、モリブデン、タンタル、チタン等の高融点金属、高融点金属の窒化物等が挙げられる。上記ゲート電極は、単層であってもよいし、２以上の層が積層されたものであってもよい。
上記ゲート絶縁膜の材質としては、二酸化珪素（ＳｉＯ２）、窒化シリコン（ＳｉＮｘ）、酸化タンタル、酸化アルミニウム等の絶縁性材料が挙げられる。
上記チャネル層に用いられる酸化物半導体としては、例えば、Ｉｎ、Ｇａ、Ｚｎ、Ａｌ、Ｆｅ、Ｓｎ、Ｍｇ、Ｃａ、Ｓｉ、Ｇｅ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ及びＨｆの少なくとも一種と酸素とを含む酸化物半導体を用いることができ、なかでも、インジウム、ガリウム、亜鉛及び酸素を含有するもの（Ｉｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体）が好適に用いられる。Ｉｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体は、優れた電子移動度を有するとともに、リーク電流の小さいＴＦＴを実現することができる。
上記ソース電極及びドレイン電極の材質としては、例えば、チタン、クロム、アルミニウム、モリブデン等の金属、それらの合金が挙げられる。上記ソース電極及びドレイン電極は、単層であってもよいし、２以上の層が積層されたものであってもよい。上記ソース電極及びドレイン電極は、例えば、フォトリソグラフィ法により導電膜をエッチング（チャネルエッチング）することによって形成できる。具体的には、レジスト塗布、プリベーク（仮焼成）、露光、現像、ポストベーク（本焼成）、ドライエッチング、レジスト剥離の順番で処理が実施され、上記導電膜がパターニングされる。
なお、上記ＴＦＴは、表示領域に位置する画素ＴＦＴであることが好ましい。表示領域外の額縁領域等に位置する駆動ＴＦＴは、光配向処理の際に遮光することで、光リーク電流の発生を抑制できる場合がある。一方、表示領域は光配向処理の際に遮光できないため、エッチングストッパー層を形成することによってチャネル層のダメージを低減しておき、光配向処理の際に光リーク電流が発生しないようにすることが求められる。
上記配向膜は、ＴＦＴ基板の液晶層側の表面に配置され、液晶層中の液晶分子の配向を制御する機能を有するものである。液晶層への印加電圧が閾値電圧未満（電圧無印加を含む）のときには、主に配向膜の働きによって液晶層中の液晶分子の配向が制御される。
上記配向膜は、光官能基を有する。光官能基は、紫外光、可視光等の光（電磁波）が照射されることによって構造変化を生じる官能基である。上記配向膜は、光官能基を有することによって光配向性を示す、いわゆる光配向膜である。光配向性を示すとは、光が照射されることによって、その近傍に存在する液晶分子の配向を規制する性質（配向規制力）を発現する材料や、配向規制力の大きさ及び／又は向きが変化する材料全般を意味する。
上記光官能基の種類は特に限定されないが、シンナメート構造、カルコン構造、シクロブタン構造、アゾベンゼン構造、スチルベン構造、クマリン構造及びフェニルエステル構造からなる群より選択された少なくとも１つを含むことが好ましい。これらの構造は、光によって配向処理を実施できるものである。なお、シンナメート構造、カルコン構造、シクロブタン構造、アゾベンゼン構造、スチルベン構造、クマリン構造及びフェニルエステル構造は、配向膜を構成するポリマーにおいて、主鎖に含まれていてもよいし、側鎖に含まれていてもよい。
シンナメート構造、カルコン構造、クマリン構造、スチルベン構造は、光照射によって、二量化（二量体形成）及び異性化を生じる光官能基、又は、該光官能基が二量化又は異性化したものである。シクロブタン構造は、光照射によって開環して分解される光官能基である。アゾベンゼン構造は、光照射によって、異性化を生じる光官能基、又は、該光官能基が異性化したものである。フェニルエステル構造は、光照射によって、光フリース転移する光官能基、又は、該光官能基が光フリース転移したものである。
なお、上記配向膜は、単層であってもよいし、２以上の層が積層されたものであってもよい。
上記配向膜は、例えば、光配向性を示す材料を含む配向剤の塗布、仮焼成、配向処理用の露光、本焼成の順番で、又は、光配向性を示す材料を含む配向剤の塗布、仮焼成、本焼成、配向処理用の露光の順番で処理を実施することによって形成できる。
上記配向膜の液晶層側の表面には、高分子支持配向（ＰＳＡ：Ｐｏｌｙｍｅｒ　Ｓｕｓｔａｉｎｅｄ　Ａｌｉｇｎｍｅｎｔ）方式によってポリマー層が形成されてもよい。ＰＳＡ方式では、液晶パネル中に、光重合性モノマー（前躯体）及び液晶分子を含有する液晶材料を封入した後、液晶材料に対して光を照射し、光重合性モノマーを光重合させる。光重合によって生じたポリマーは、液晶材料への溶解度が光重合性モノマーよりも低下するため、配向膜上にポリマー層を成膜させることができる。光によって効率よくラジカル重合させることができることから、光重合性モノマーとしては、例えば、アクリレートモノマー、メタクリレートモノマーが好適に用いられる。アクリレートモノマー及び／又はメタクリレートモノマーの重合によって形成されるポリマー層は、アクリレート構造及び／又はメタクリレート構造を含むものとなる。
アクリレートモノマー及びメタクリレートモノマーとしては、下記式（Ｃ）で表されるモノマーが挙げられる。
Ａ１－（Ｒ１）ｎ－Ｙ－（Ｒ２）ｍ－Ａ２　（Ｃ）
（式中、Ｙは、少なくとも１つのベンゼン環及び／又は縮合ベンゼン環を含む構造を表し、上記ベンゼン環及び上記縮合ベンゼン環中の水素原子はハロゲン原子に置き換えられていてもよく、Ａ１及びＡ２の少なくとも一方は、アクリレート又はメタクリレートを表し、Ａ１及びＡ２は、Ｒ１及びＲ２を介して上記ベンゼン環又は上記縮合ベンゼン環に結合している。Ｒ１及びＲ２はスペーサーを表し、具体的には、炭素数が１０以下のアルキル鎖であって、そのアルキル鎖中のメチレン基はエステル基、エーテル基、アミド基及びケトン基から選ばれる官能基に置換されていてもよく、水素原子はハロゲン原子に置換されていてもよい。ｎ及びｍはそれぞれ０又は１であり、ｎ、ｍ＝０の場合はスペーサーが無い。）
上記式（Ｃ）中の骨格Ｙは、下記式（Ｃ－１）、（Ｃ－２）又は（Ｃ－３）で表される構造であることが好ましい。なお、下記式（Ｃ－１）、（Ｃ－２）、（Ｃ－３）中の水素原子は、それぞれ独立して、ハロゲン原子、メチル基、エチル基に置き換えられていてもよい。
Figure JPOXMLDOC01-appb-C000001
上記式（Ｃ）で表されるモノマーの具体例としては、例えば、下記式（Ｃ－１－１）、（Ｃ－１－２）、（Ｃ－３－１）が挙げられる。
Figure JPOXMLDOC01-appb-C000002
なお、ＰＳＡ方式によって形成されるポリマー層は、配向膜の全面を覆う膜であってもよいし、配向膜上に離散的に形成されたものであってもよい。
上記配向膜（又は上記配向膜及び上記ポリマー層）によって付与される液晶分子のプレチルト角（配向膜の表面に対して液晶分子の長軸が形成する角度）の大きさは特に限定されず、上記配向膜は、水平配向膜であってもよいし、垂直配向膜であってもよい。ＩＰＳモード、ＦＦＳモード等の横電界モードに用いられる水平配向膜の場合、プレチルト角は、実質的に０°（例えば、１０°未満）であることが好ましく、０°であることがより好ましい。
上記一対の電極は、液晶層に電界を印加することができるように構成されたものであれば特に限定されず、液晶表示装置の表示モードの種類等に応じて設計すればよい。本実施形態の液晶表示装置の表示モードは、上記一対の電極によって液晶層に電界を印加して表示をおこなうものであれば特に限定されないが、例えば、フリンジ・フィールド・スイッチング（ＦＦＳ：Ｆｒｉｎｇｅ　Ｆｉｅｌｄ　Ｓｗｉｔｃｈｉｎｇ）モード、面内スイッチング（ＩＰＳ：Ｉｎ－Ｐｌａｎｅ　Ｓｗｉｔｃｈｉｎｇ）モード等の横電界モードが好適である。横電界モードによれば、ＤＣチャージムラで生じる縦電界に対して、負の誘電異方性を有する液晶が追随して動きにくいため、ＤＣチャージムラによる表示品位への影響を緩和することができる。
ＦＦＳモードでは、ＴＦＴ基板に、面状電極と、スリット電極と、面状電極及びスリット電極の間に配置された絶縁膜とを含む構造（ＦＦＳ電極構造）が設けられ、ＴＦＴ基板に隣接する液晶層中に斜め電界（フリンジ電界）が形成される。通常では、液晶層側から、スリット電極、絶縁膜、面状電極の順に配置される。このモードでは、スリット電極及び面状電極が、液晶層に電界を印加する一対の電極に相当する。スリット電極としては、例えば、その全周を電極に囲まれた線状の開口部をスリットとして備えるものや、複数の櫛歯部を備え、かつ櫛歯部間に配置された線状の切れ込みがスリットを構成する櫛型形状のものを用いることができる。
ＩＰＳモードでは、薄膜トランジスタ基板に、一対の櫛形電極が設けられ、薄膜トランジスタ基板に隣接する液晶層中に横電界が形成される。このモードでは、一対の櫛形電極が、液晶層に電界を印加する一対の電極に相当する。一対の櫛形電極としては、例えば、それぞれ複数の櫛歯部を備え、かつ櫛歯部が互いに噛み合うように配置された電極対を用いることができる。
上記液晶層としては、配向膜によって液晶の初期配向を制御する方式の液晶表示装置において通常使用されるものを用いることができる。液晶層に含まれる液晶分子は、負の誘電異方性を有する。すなわち、液晶分子は、下記式（Ｐ）で定義される誘電率異方性（Δε）が負の値を有し、例えば、Δεが－１～－２０のものを用いることができる。
Δε＝（長軸方向の誘電率）－（短軸方向の誘電率）　　（Ｐ）
負の誘電異方性を有する液晶分子は、正の誘電異方性を有する液晶分子と比べ、イオンの溶解性が高い傾向にあるため、画素に意図せず書き込まれたＤＣチャージの影響を電気二重層の形成で緩和することができ、その結果、チャージムラの影響を受けにくい傾向にある。
本実施形態の液晶表示装置は、上記薄膜トランジスタ基板、上記液晶層の他に、カラーフィルタ基板；偏光板；バックライト；位相差フィルム、視野角拡大フィルム、輝度向上フィルム等の光学フィルム；ＴＣＰ（テープ・キャリア・パッケージ）、ＰＣＢ（プリント配線基板）等の外部回路；ベゼル（フレーム）等の部材を備えるものであってもよい。これらの部材については特に限定されず、液晶表示装置の分野において通常使用されるものを用いることができるので、説明を省略する。
以上、本発明の実施形態について説明したが、説明された個々の事項は、すべて本発明全般に対して適用され得るものである。
以下に実施例及び比較例を掲げ、本発明について図面を参照しながら更に詳細に説明するが、本発明はこれらの実施例のみに限定されるものではない。
［実施例１］
実施例１は、水平配向モードの一種であるフリンジ・フィールド・スイッチング（ＦＦＳ）モードの液晶表示装置に関する。図１は、実施例１の液晶表示装置の構成を模式的に示した断面図であり、図２は、実施例１の薄膜トランジスタ基板の断面を模式的に示した図であり、図３は、実施例１の薄膜トランジスタ基板の画素を模式的に示した平面図である。
図１に示したように、実施例１の液晶表示装置は、背面側から観察者側に向かって、バックライト１０、薄膜トランジスタ（ＴＦＴ）基板２０、配向膜５０、液晶層６０、配向膜５０、カラーフィルタ（ＣＦ）基板４０が順に配置された構成を有する。なお、図１中の白抜き矢印は、バックライト１０が発した光の進行方向を模式的に示している。
図２に示したように、ＴＦＴ基板２０は、ボトムゲート型のエッチングストッパー（ＥＳ）構造を有する。具体的には、基板２１上に、厚さ３００ｎｍのタングステン膜と厚さ２０ｎｍの窒化タンタル膜の積層体（Ｗ／ＴａＮ）であるゲート電極２２ｇを、所定のパターンで設けた。図３に示したように、ゲート電極２２ｇは、ゲート配線２２から分岐した部分である。
ゲート電極２２ｇ上には、基板全面を覆って、厚さ５０ｎｍの酸化珪素膜と厚さ３００ｎｍの窒化珪素膜の積層体（ＳｉＯ２／ＳｉＮｘ）であるゲート絶縁膜２３を設けた。
ゲート絶縁膜２３上には、厚さ５０ｎｍの酸化物半導体からなるチャネル層２４を設けた。酸化物半導体としては、インジウム、ガリウム、亜鉛及び酸素を含有するもの（Ｉｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体）を用いた。チャネル層２４の形成方法としては、酸化物半導体をスパッタ法によって成膜した後、形成された膜をウェットエッチング工程及びレジスト剥離工程を含むフォトリソグラフィ法によって所望の形状にパターニングする方法を用いた。
チャネル層２４上には、エッチングストッパー層３１として厚さ１００ｎｍの酸化珪素膜を設けた。
エッチングストッパー層３１上には、厚さ１００ｎｍのチタン膜、厚さ３００ｎｍのアルミニウム膜、及び、厚さ３０ｎｍのチタン膜の積層体（Ｔｉ／Ａｌ／Ｔｉ）であるソース電極２５ｓ及びドレイン電極２５ｄを、所定のパターンで設けた。図３に示したように、ソース電極２５ｓは、ソース配線２５から分岐した部分であり、ドレイン電極２５ｄは、チャネル層２４を挟んでソース電極２５ｓと対向するように配置された。ソース電極２５ｓ及びドレイン電極２５ｄの形成方法としては、スパッタ法によって基板２１全面に積層体を形成した後、この積層膜をドライエッチング工程（チャネルエッチング）及びレジスト剥離工程を含むフォトリソグラフィ法を用いてパターニングする方法を用いた。上記ドライエッチング工程によって、エッチングストッパー層３１上に形成された積層体の一部が、所定のチャネル長（Ｌ＝６μｍ）及びチャネル幅（Ｗ＝６μｍ）を有するように除去された。なお、ドライエッチング工程で発生するプラズマは、酸化物半導体からなるチャネル層２４に対してダメージを与えるものである。
ソース電極２５ｓ及びドレイン電極２５ｄ上には、基板全面を覆って、厚さ３００ｎｍの酸化珪素膜（ＳｉＯ２）である無機絶縁膜２６を設けた。更に、厚さ２．０μｍのアクリル樹脂膜２７を基板全面に設けた。
本実施例の液晶表示装置はＦＦＳモードであることから、アクリル樹脂膜２７上には、厚さ１００ｎｍのインジウム－亜鉛－酸素膜（ＩＺＯ）である補助容量電極２８を、所定のパターンで設けた。更に、無機絶縁膜２６及びアクリル樹脂膜２７を貫通する開口を形成し、ドレイン電極２５ｄの一部を露出させた。
続いて、ドレイン電極２５ｄの一部が露出した領域を除いて、厚さ１００ｎｍの窒化珪素膜（ＳｉＮｘ）である補助容量絶縁膜２９を設けた。更に、厚さ１００ｎｍのインジウム－亜鉛－酸素膜（ＩＺＯ）である画素電極３０を、所定のパターンで設けた。以上のようにして、図２及び図３に示した構造を有するＴＦＴ基板が作製された。
図２には図示されていないが、画素電極３０上には配向膜５０を設けた。また、配向膜５０は、ＣＦ基板４０の液晶層６０と隣接する側の表面にも形成した。
配向膜５０は、以下の手順で作製した。まず、シクロブタン構造を主鎖に含むポリイミドポリマーを固形分として含む配向剤を、ＴＦＴ基板２０上に塗布した。配向剤の組成は、Ｎ－メチル－２－ピロリドン（ＮＭＰ）：ブチルセロソルブ（ＢＣ）：固形分＝６６：３０：４の重量比とした。ＣＦ基板４０上にも同様の配向剤を塗布した。
配向剤が塗布されたＴＦＴ基板２０及びＣＦ基板４０を７０℃で２分間加熱する仮焼成を行った。仮焼成後に形成された配向膜５０の膜厚は１００ｎｍであった。仮焼成の後、本焼成として、配向膜５０を２３０℃で３０分間加熱した。本焼成の後に、配向処理用の露光として、偏光紫外線を基板法線方向から照射した。図４は、実施例１における配向処理の照射スペクトルを示した図である。偏光紫外線の光源には、高輝度点光源（ウシオ電機社製、製品名「Ｄｅｅｐ　ＵＶランプ」）を使用し、バンドパスフィルターは使用しなかった。配向膜５０に照射された偏光紫外線の強度は、紫外線積算光量計（ウシオ電機社製、製品名「ＵＩＴ－２５０」、受光器形式「ＵＶＤ－Ｓ３６５」）で測定したときに、０．６Ｊ／ｃｍ２であった。配向処理用の露光の後には、後焼成として、配向膜５０を２３０℃で３０分間加熱した。
続いて、ＣＦ基板４０上にシール剤（協立化学産業社製、商品名「ワールドロック」）を所定のパターンで描画した。その後、液晶を液晶滴下（ＯＤＦ）方式でＴＦＴ基板２０上に滴下した。液晶には、メルク社製のＭＬＣ６６１０（Δε＝－３．１）を使用した。そして、ＣＦ基板４０とＴＦＴ基板２０とを、配向処理時に照射した偏光紫外線の偏光軸が一致するように貼り合せ、ＴＦＴ基板２０とＣＦ基板４０との間に液晶を封入した。その後、１３０℃４０分間の熱処理を行った。形成された液晶層６０のｄ・Δｎ（厚みｄと屈折率異方性Δｎの積）は３３０ｎｍであった。そして、偏光軸がクロスニコルの関係になるように、ＴＦＴ基板２０の背面側及びＣＦ基板４０の観察面側に、一対の偏光板を貼り付けた。更に、発行ダイオード（ＬＥＤ）を備えるバックライト１０をＴＦＴ基板２０の背面側に取り付け、実施例１のＦＦＳモードの液晶表示装置が完成した。
＜実施例１の特性評価＞
１）ＴＦＴの電流電圧（Ｉ－Ｖ）特性
実施例１のＴＦＴについて、Ａｇｉｌｅｎｔ　Ｔｅｃｈｎｏｌｏｇｙ社製の半導体パラメータアナライザー４１５６Ｃを用いて、配向処理用の露光の前後でＩ－Ｖ特性を測定した。測定においては、ソース電極２５ｓ－ドレイン電極２５ｄ間の電圧を１０Ｖに設定し（Ｖｄｓ＝１０Ｖ）、ゲート電極２２ｇの電圧（Ｖｇ）を変化させたときにチャネル層２４を流れる電流量（Ｉｄ）を計測した。図５は、配向処理用の露光の前後で測定された実施例１のＴＦＴの電流電圧特性を示したグラフである。図５に示したように、Ｉ－Ｖ特性は、配向処理用の露光の前後で殆ど変化しなかった。具体的には、ＴＦＴの閾値電圧は、露光後に０．０７Ｖ低下した（ΔＶｔｈ＝－０．０７Ｖ）。
２）３１階調での表示ムラ
３１階調で点灯させた画面を目視で観察し、表示ムラの評価を行った。３１階調は、電圧透過率曲線（Ｖ－Ｔライン）の立ち上がり部分に相当し、電圧変化に対して透過率が急峻な変化を示す階調であるため、表示ムラが顕著になりやすい。観察の結果、実施例１の液晶表示装置は、表示ムラがなく良好な表示品位であった。したがって、ＴＦＴ特性に起因するＤＣチャージムラが発生しないことが確認された。
［比較例１］
エッチングストッパー層３１を設けなかったことを除いて、実施例１と同様にして、ＦＦＳモードの液晶表示装置を作製した。
図６は、比較例１における配向処理の照射スペクトルを示した図である。偏光紫外線の光源には、高輝度点光源（ウシオ電機社製、製品名「Ｄｅｅｐ　ＵＶランプ」）を使用し、バンドパスフィルターは使用しなかった。配向膜に照射された偏光紫外線の強度は、紫外線積算光量計（ウシオ電機社製、製品名「ＵＩＴ－２５０」、受光器形式「ＵＶＤ－Ｓ２５４」）で測定したときに、０．６Ｊ／ｃｍ２であった。
＜比較例１の特性評価＞
１）ＴＦＴの電流電圧（Ｉ－Ｖ）特性
比較例１のＴＦＴについて、実施例１と同様に、配向処理用の露光の前後でＩ－Ｖ特性を測定した。図７は、配向処理用の露光の前後で測定された比較例１のＴＦＴの電流電圧特性を示したグラフである。図７に示したように、Ｉ－Ｖ特性は、配向処理用の露光の前後で明らかに変化した。具体的には、ＴＦＴの閾値電圧は、露光後に０．８９Ｖ低下した（ΔＶｔｈ＝－０．８９Ｖ）。
２）３１階調での表示ムラ
３１階調で点灯させた画面を目視で観察し、表示ムラの評価を行った。観察の結果、比較例１の液晶表示装置は、光を１０％透過させる減光フィルター（ＮＤ１０フィルター）越しでも表示ムラが観察され、充分な表示品位を有していなかった。この表示ムラは、ＴＦＴ特性に起因するＤＣチャージムラであると考えられる。
［実施例２］
配向膜の形成を除いて、実施例１と同様にして、ＦＦＳモードの液晶表示装置を作製した。
配向膜は、以下の手順で作製した。まず、アゾベンゼン構造を主鎖に含むポリイミドポリマーを固形分として含む配向剤を、ＴＦＴ基板上に塗布した。配向剤の組成は、ＮＭＰ：ＢＣ：固形分＝６６：３０：４の重量比とした。ＣＦ基板上にも同様の配向剤を塗布した。
配向剤が塗布されたＴＦＴ基板及びＣＦ基板を７０℃で２分間加熱する仮焼成を行った。仮焼成後に形成された配向膜の膜厚は１００ｎｍであった。仮焼成の後、配向処理用の露光として、偏光紫外線を基板法線方向から照射した。図８は、実施例２における配向処理の照射スペクトルを示した図である。偏光紫外線の光源には、高輝度点光源（ウシオ電機社製、製品名「Ｄｅｅｐ　ＵＶランプ」）を使用し、バンドパスフィルターは使用しなかった。配向膜に照射された偏光紫外線の強度は、紫外線積算光量計（ウシオ電機社製、製品名「ＵＩＴ－２５０」、受光器形式「ＵＶＤ－Ｓ３６５」）で測定したときに、１Ｊ／ｃｍ２であった。配向処理用の露光の後には、本焼成として、配向膜を１１０℃で３０分間加熱した後、２３０℃で３０分間加熱した。
＜実施例２の特性評価＞
１）ＴＦＴの電流電圧（Ｉ－Ｖ）特性
実施例２のＴＦＴについて、実施例１と同様に、配向処理用の露光の前後でＩ－Ｖ特性を測定した。図９は、配向処理用の露光の前後で測定された実施例２のＴＦＴの電流電圧特性を示したグラフである。図９に示したように、Ｉ－Ｖ特性は、配向処理用の露光の前後で殆ど変化しなかった。具体的には、ＴＦＴの閾値電圧は、露光後に０．０６Ｖ低下した（ΔＶｔｈ＝－０．０６Ｖ）。
２）３１階調での表示ムラ
３１階調で点灯させた画面を目視で観察し、表示ムラの評価を行った。観察の結果、実施例２の液晶表示装置において、表示ムラ（ＴＦＴ特性に起因するＤＣチャージムラ）は、目視で観察されず、良好な表示品位であった。
［実施例３］
配向膜の形成を除いて、実施例１と同様にして、ＦＦＳモードの液晶表示装置を作製した。
配向膜は、以下の手順で作製した。まず、シンナメート構造を側鎖に含むアクリルポリマーを固形分として含む配向剤を、ＴＦＴ基板上に塗布した。配向剤の組成は、ＮＭＰ：ＢＣ：固形分＝６６：３０：４の重量比とした。ＣＦ基板上にも同様の配向剤を塗布した。
配向剤が塗布されたＴＦＴ基板及びＣＦ基板を７０℃で２分間加熱する仮焼成を行った。仮焼成後に形成された配向膜の膜厚は１００ｎｍであった。仮焼成の後、配向処理用の露光として、偏光紫外線を基板法線方向から照射した。偏光紫外線の光源には、高輝度点光源（ウシオ電機社製、製品名「Ｄｅｅｐ　ＵＶランプ」）を使用し、バンドパスフィルターは使用しなかった。配向膜に照射された偏光紫外線の強度は、紫外線積算光量計（ウシオ電機社製、製品名「ＵＩＴ－２５０」、受光器形式「ＵＶＤ－Ｓ３１３」）で測定したときに、６ｍＪ／ｃｍ２であった。配向処理用の露光の後には、本焼成として、２３０℃で３０分間加熱した。
＜実施例３の特性評価＞
１）ＴＦＴの電流電圧（Ｉ－Ｖ）特性
実施例３のＴＦＴについて、実施例１と同様に、配向処理用の露光の前後でＩ－Ｖ特性を測定した。その結果、Ｉ－Ｖ特性は、配向処理用の露光の前後で殆ど変化しなかった。具体的には、ＴＦＴの閾値電圧は、露光後に僅かに０．０１Ｖ低下した（ΔＶｔｈ＝－０．０１Ｖ）。低照射量で配向露光が可能なシンナメート構造の光官能基は、本発明において特に好適である。
２）３１階調での表示ムラ
３１階調で点灯させた画面を目視で観察し、表示ムラの評価を行った。観察の結果、実施例３の液晶表示装置において、表示ムラ（ＴＦＴ特性に起因するＤＣチャージムラ）は、目視で観察されず、良好な表示品位であった。
［実施例１～３及び比較例１の評価結果に関する考察］
比較例１のＴＦＴは、配向処理用の露光によって閾値電圧が大幅に低下し、その結果、表示ムラが引き起こされた。チャネルエッチ（ＣＥ）構造のＴＦＴでは、ソース・ドレイン電極を分離するドライエッチングプロセス中に、チャネル層表面（バックチャネル）が露出し、プラズマ放電によるダメージを受けてしまう。このダメージによって、チャネル層には欠陥準位が生成され、配向処理のために光が照射された場合には欠陥準位が電子－正孔対の発生中心となる。その結果、ＴＦＴのＩ－Ｖ特性はマイナスシフトすると考えられる。ちなみに、配向処理に用いられた光のスペクトルは、３５０ｎｍ以下の短波長の紫外線を含むものであり、チャネル層を構成する酸化物半導体（Ｉｎ－Ｇａ－Ｚｎ－Ｏ）の特性に顕著な影響を与え得る。
一方、実施例１～３では、エッチングストッパー層によってチャネル層表面の露出が防止されたため、チャネル層表面にプラズマ放電によるダメージが生じず、欠陥準位の生成が著しく減少したと考えられる。
なお、本発明の各実施例に記載されている技術特徴はお互いに組合せして新しい本発明の実施態様を形成することができる。
［付記］
本発明の一態様は、薄膜トランジスタ基板及び液晶層を有する液晶表示装置であって、上記薄膜トランジスタ基板は、エッチングストッパー構造の薄膜トランジスタと、配向膜と、上記液晶層に電界を印加する一対の電極とを有し、上記薄膜トランジスタは、ゲート電極と、ゲート絶縁膜と、酸化物半導体を含有するチャネル層と、エッチングストッパー層と、一対のソース及びドレイン電極とを順に有し、上記配向膜は、光官能基を有し、上記液晶層は、負の誘電異方性を有する液晶表示装置であってもよい。上記態様によれば、エッチングストッパー構造の薄膜トランジスタを有することから、チャネルエッチングの際にチャネル層を構成する酸化物半導体がダメージを受けることを防止できる。これによって、光配向処理によってＴＦＴの電流電圧（Ｉ－Ｖ）特性が劣化することを防止できる。また、負の誘電異方性を有する液晶層を有することから、画素に意図せず書き込まれたＤＣチャージの影響を緩和することもできる。以上のことから、ＴＦＴ特性に起因するＤＣチャージムラを効果的に防止でき、表示品位に優れた液晶表示装置を実現することができる。
上記光官能基は、シンナメート構造、カルコン構造、シクロブタン構造、アゾベンゼン構造、スチルベン構造、クマリン構造及びフェニルエステル構造からなる群より選択された少なくとも１つを含むものであってもよい。これらの構造は、光によって配向処理を実施できるものである。上記光官能基としては、シンナメート構造が好適に用いられる。
上記配向膜と上記液晶層の間に、上記アクリレート構造及び上記メタクリレート構造の少なくとも一方を含むポリマー層を有してもよい。このようなポリマー層は、ＰＳＡ方式によって作製することができる。また、上記ポリマー層は、光によって液晶中に含有させた前駆体（モノマー等）を効率よくラジカル重合させることによって形成できるため、好適である。
上記酸化物半導体は、インジウム、ガリウム、亜鉛及び酸素を含有するものであることが好ましい。このような酸化物半導体は、優れた電子移動度を有するとともに、リーク電流の小さい薄膜トランジスタを実現することができるものである。したがって、このような優れたＴＦＴ特性を有する酸化物半導体と上記エッチングストッパー層とを組み合わせて用いた場合に、ＴＦＴ特性の劣化を防止する効果が顕著に得られる。
以上に示した本発明の技術特徴は、本発明の要旨を逸脱しない範囲において適宜組み合わされてもよい。
１０　バックライト
２０　薄膜トランジスタ（ＴＦＴ）基板
２１　基板
２２　ゲート配線
２２ｇ　ゲート電極
２３　ゲート絶縁膜
２４　チャネル層
２５　ソース配線
２５ｄ　ドレイン電極
２５ｓ　ソース電極
２６　無機絶縁膜
２７　アクリル樹脂膜
２８　補助容量電極
２９　補助容量絶縁膜
３０　画素電極
３１　エッチングストッパー層
４０　カラーフィルタ（ＣＦ）基板
５０　配向膜
６０　液晶層

Claims (5)

  1. 薄膜トランジスタ基板及び液晶層を有する液晶表示装置であって、
    前記薄膜トランジスタ基板は、エッチングストッパー構造の薄膜トランジスタと、配向膜と、前記液晶層に電界を印加する一対の電極とを有し、
    前記薄膜トランジスタは、ゲート電極と、ゲート絶縁膜と、酸化物半導体を含有するチャネル層と、エッチングストッパー層と、一対のソース及びドレイン電極とを順に有し、
    前記配向膜は、光官能基を有し、
    前記液晶層は、負の誘電異方性を有する
    ことを特徴とする液晶表示装置。
  2. 前記光官能基は、シンナメート構造、カルコン構造、シクロブタン構造、アゾベンゼン構造、スチルベン構造、クマリン構造及びフェニルエステル構造からなる群より選択された少なくとも１つを含むことを特徴とする請求項１に記載の液晶表示装置。
  3. 前記光官能基は、シンナメート構造であることを特徴とする請求項２に記載の液晶表示装置。
  4. 前記配向膜と前記液晶層の間に、アクリレート構造及びメタクリレート構造の少なくとも一方を含むポリマー層を有することを特徴とする請求項１～３のいずれかに記載の液晶表示装置。
  5. 前記酸化物半導体は、インジウム、ガリウム、亜鉛及び酸素を含有することを特徴とする請求項１～４のいずれかに記載の液晶表示装置。
PCT/JP2015/082872 2014-11-28 2015-11-24 液晶表示装置 WO2016084778A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US15/531,382 US20170329185A1 (en) 2014-11-28 2015-11-24 Liquid crystal display device
CN201580064690.XA CN107003572A (zh) 2014-11-28 2015-11-24 液晶显示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-242116 2014-11-28
JP2014242116 2014-11-28

Publications (1)

Publication Number Publication Date
WO2016084778A1 true WO2016084778A1 (ja) 2016-06-02

Family

ID=56074338

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/082872 WO2016084778A1 (ja) 2014-11-28 2015-11-24 液晶表示装置

Country Status (4)

Country Link
US (1) US20170329185A1 (ja)
CN (1) CN107003572A (ja)
TW (1) TWI625576B (ja)
WO (1) WO2016084778A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105632896B (zh) * 2016-01-28 2018-06-15 深圳市华星光电技术有限公司 制造薄膜晶体管的方法
US20180026104A1 (en) * 2016-07-20 2018-01-25 Electronics And Telecommunications Research Institute P-type oxide semiconductor, method for forming p-type oxide semiconductor, and transistor with the p-type oxide semiconductor
CN111146293B (zh) * 2020-01-03 2021-04-27 中山大学 一种基于AlOx双电层薄膜晶体管的神经仿生器件及其制备方法
CN113451414B (zh) * 2020-06-18 2022-07-29 重庆康佳光电技术研究院有限公司 一种薄膜晶体管器件及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002031812A (ja) * 2000-06-01 2002-01-31 Hynix Semiconductor Inc フリンジフィールドスイッチングモード液晶表示装置
JP2012220831A (ja) * 2011-04-12 2012-11-12 Toppan Printing Co Ltd 液晶表示装置及びその製造方法
JP2014109589A (ja) * 2012-11-30 2014-06-12 Panasonic Liquid Crystal Display Co Ltd 表示装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101671660B1 (ko) * 2008-11-21 2016-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치 및 전자 기기
JP5296096B2 (ja) * 2008-11-27 2013-09-25 シャープ株式会社 液晶表示装置及びその製造方法
TWI617029B (zh) * 2009-03-27 2018-03-01 半導體能源研究所股份有限公司 半導體裝置
WO2012050178A1 (ja) * 2010-10-14 2012-04-19 シャープ株式会社 液晶表示装置
US9557605B2 (en) * 2010-10-14 2017-01-31 Merck Patent Gmbh Method of producing liquid crystal display device
JP5763769B2 (ja) * 2011-08-12 2015-08-12 シャープ株式会社 液晶表示装置
JP2013221971A (ja) * 2012-04-13 2013-10-28 Ricoh Co Ltd 画像形成装置保守システム及びこれに使用される管理装置
JP5472373B2 (ja) * 2012-05-17 2014-04-16 凸版印刷株式会社 液晶表示装置
JP6002088B2 (ja) * 2012-06-06 2016-10-05 株式会社神戸製鋼所 薄膜トランジスタ
US9488869B2 (en) * 2012-09-24 2016-11-08 Sharp Kabushiki Kaisha Liquid crystal display device and method for manufacturing same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002031812A (ja) * 2000-06-01 2002-01-31 Hynix Semiconductor Inc フリンジフィールドスイッチングモード液晶表示装置
JP2012220831A (ja) * 2011-04-12 2012-11-12 Toppan Printing Co Ltd 液晶表示装置及びその製造方法
JP2014109589A (ja) * 2012-11-30 2014-06-12 Panasonic Liquid Crystal Display Co Ltd 表示装置の製造方法

Also Published As

Publication number Publication date
US20170329185A1 (en) 2017-11-16
TW201621435A (zh) 2016-06-16
TWI625576B (zh) 2018-06-01
CN107003572A (zh) 2017-08-01

Similar Documents

Publication Publication Date Title
JP6317582B2 (ja) 液晶ディスプレイおよびその製造方法
JP5815950B2 (ja) 液晶表示装置及びその製造方法
TWI480651B (zh) 液晶顯示裝置及其製造方法
US10921623B2 (en) Liquid crystal display device
WO2016084778A1 (ja) 液晶表示装置
US10203558B2 (en) Liquid crystal display device
JP2011170031A (ja) 液晶表示装置
US20150056544A1 (en) Method for manufacturing liquid crystal display device, and liquid crystal display device
JP2009288298A (ja) 液晶表示装置
KR20110014284A (ko) 액정표시패널 및 이의 제조방법
KR102409741B1 (ko) 액정표시장치 및 이의 제조방법
WO2016093103A1 (ja) 液晶表示装置
WO2016080491A1 (ja) 液晶表示装置及びその製造方法
JP5981100B2 (ja) スイッチング素子基板
US10620474B2 (en) Liquid crystal display device
CN111373319B (zh) 液晶显示装置
CN109557724B (zh) 液晶显示装置
KR20200098496A (ko) 액정 표시 소자
JP2014044430A (ja) 液晶表示装置および光配向膜用配向膜材料
WO2016059896A1 (ja) 液晶表示装置及び液晶組成物
JP5631954B2 (ja) 液晶表示装置
WO2016013690A1 (ja) 液晶組成物及びそれを使用した液晶表示素子
KR101818456B1 (ko) 액정 표시 패널
WO2014208122A1 (ja) 液晶表示装置
JP5400213B2 (ja) 光配向膜用配向膜材料

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15863720

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15531382

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: JP

122 Ep: pct application non-entry in european phase

Ref document number: 15863720

Country of ref document: EP

Kind code of ref document: A1